JPH10270815A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法

Info

Publication number
JPH10270815A
JPH10270815A JP9087507A JP8750797A JPH10270815A JP H10270815 A JPH10270815 A JP H10270815A JP 9087507 A JP9087507 A JP 9087507A JP 8750797 A JP8750797 A JP 8750797A JP H10270815 A JPH10270815 A JP H10270815A
Authority
JP
Japan
Prior art keywords
wiring board
electrode
solder resist
electrodes
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9087507A
Other languages
English (en)
Inventor
Hatsuo Ohashi
初夫 大橋
Yasuhiro Sugimoto
康宏 杉本
Masao Kuroda
正雄 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP9087507A priority Critical patent/JPH10270815A/ja
Publication of JPH10270815A publication Critical patent/JPH10270815A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

(57)【要約】 【課題】 配線基板へのフリップチップの接合で、両者
間の位置決め精度をあげる。 【解決手段】 フリップチップ接続用の配線基板101
で、主面102を被覆するソルダーレジスト124が、
電極103と位置決めマーク104の上面周縁を被覆す
る構成とする。電極103やマーク104を形成した
後、ソルダーレジスト124を塗布し、マスクパターン
に電極103及びマーク104の各上面周縁に所定の幅
でソルダーレジスト124が残存するように形成された
ものを用いて露光・現像する。得られた基板101のマ
ーク104の露出部を読み取って割り出される電極の露
出部の中心位置と、実際の電極103の露出部の中心位
置は一致するから、チップ201のバンプ202を正し
く位置決めできる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、IC等の電子部品
を搭載、接続する配線基板に関し、詳しくは、IC等の
電極(外部端子)を一主面に多数備えたフリップチップ
を搭載、接続するための樹脂やセラミックなどの絶縁材
を主体として形成されてなる単層構造若しくは多層(複
数層)構造の配線基板(以下、単に基板ともいう)及び
その製造方法に関する。
【0002】
【従来の技術】図4はフリップチップ(以下、単にチッ
プともいう)201を接続する配線基板101の一例を
示すものであり、その一主面102にはチップ201の
電極(以下、チップ側の電極をバンプという)に対応す
る多数の電極103,103を備えている。そして同図
に示したように、この配線基板101にはチップ201
のアッセンブル工程で、それを正しく位置決めして接続
するために、電極103と同材質で比較的大きめ(例え
ば直径1000μm程度)の位置決めマーク(フィディ
シャルマーク或いはアライメントマークともいわれる)
104,104が例えば基板101の外周寄り部位の対
角方向に2か所設けられている。チップ201のアッセ
ンブル工程で、この2つの位置決めマーク(以下、単に
マークともいう)104,104の周縁の位置を読取
り、それに基づいて各電極103及びこの上に形成され
たハンダバンプ(図示せず)の位置を検出し、この検出
位置にチップ201の各バンプが正対するようにチップ
201の位置を修正、位置決めし、配線基板101上に
正しく搭載し、ハンダバンプを溶融させて両者を接合す
るように構成されている。
【0003】ところで、こうした配線基板101は電極
103の部位を除きその上面の略全面にソルダーレジス
ト124が塗布、形成される。このソルダーレジスト1
24は、図5に示したように電極103,103相互の
ピッチP1が比較的大きい場合には、電極103の周縁
との間に比較的大きな隙間ができるように形成されてい
た。しかし、近時はフリップチップのバンプ相互のピッ
チの微小化に対応して配線基板の電極のピッチも微小化
されてきている。これに対応して図6に示されるよう
に、ソルダーレジスト124は電極103の上面周縁を
若干被覆するように塗布、形成する必要が出てきた。
【0004】一方、位置決めマーク104にはこのよう
な要請もなく、またチップ接合時の位置決めに際して例
えばその周縁(図6中A点)を読み取って位置決めの基
準とできればよいことから、同図に示されるようにマー
ク104についてはその外周に所定の隙間が存在するよ
うにソルダーレジスト124が形成されていた。もっと
も、ソルダーレジストが透明の場合にはマークの上面を
被覆されても位置決めマークの周縁が読取り可能なこと
から、その上面全体が被覆されることもある。
【0005】ところで、この種の配線基板101のうち
樹脂製の多層配線基板は、その電極103やマーク10
4が内部配線と同様に、無電解銅メッキ及び電解銅メッ
キを用いたセミアディティブ法で形成され、その後、フ
ォトリソグラフィ技術を用い、ソルダーレジスト(以
下、単にレジストともいう)を塗布し、所定のマスクパ
ターンを有するマスクを重ね、露光・現像して電極及び
マークの上のレジストを除去することで製造される。図
6に示した構造をもつ基板101のこの製法の詳細は次
のようである(図7参照)。
【0006】すなわち、例えばコア基板上に、エポキシ
樹脂による絶縁層を形成すると共に、これらに無電解銅
メッキ及び電解銅メッキを用いたセミアディティブ法
で、銅による内部配線を形成して積層し、ベースをなす
配線基板101をつくる(図7−A参照)。
【0007】そして、このような基板101の最表面1
02に無電解メッキで銅メッキ層121を形成し(図7
−B参照)、ドライフィルム122を積層する(図7−
C参照)。そして、ドライフィルム122上に所定のマ
スクパターンをを有するマスク(図示せず)を重ね、各
電極位置及び位置決めマーク位置に開口123が形成さ
れるように露光し、現像する(図7−D参照)。次に、
その各開口位置に電解銅メッキをすることで多数の電極
本体103a及び所定数の位置決めマーク本体(図7で
は電極本体103aのみ図示)を形成する(図7−E参
照)。
【0008】この後、基板上面102のドライフィルム
122を除去し(図7−F参照)、無電解銅メッキ膜1
21をエッチングにより除去する(図7−G参照)。そ
して、ソルダーレジストの密着性を高めるために、電極
本体及び位置決めマーク本体の表面に、図示はしないが
黒化処理して表面を粗面化したり、Ni−Cu合金の針
状メッキをする。その後、ソルダーレジスト(感光性エ
ポキシ樹脂)124を所定厚さ塗布して半硬化させ(図
7−H参照)、電極部位の上面周縁が所定幅で被覆され
て開口するとともに位置決めマーク104については例
えばその全体が露出するような所定のマスクパターンを
有するマスク(図示せず)を配線基板に重ね、露光し、
現像後硬化させる(図7−I)。そして、ハンダの濡れ
性を高めるため無電解メッキによりNiメッキ層125
及びAuメッキ層126を形成する(図7−J)。
【0009】こうすることで、配線基板101の上面1
02にはソルダーレジスト124が塗布、形成されると
ともに、図6に示したように電極103の部位ではその
上面周縁133に所定の幅でソルダーレジスト124が
被覆されるとともに、位置決めマーク104はその全体
がソルダーレジストから露出した状態となる。以後、電
極103には、所定のハンダペーストを印刷により塗布
し、リフローすることでハンダバンプが形成され、配線
基板として完成する。
【0010】
【発明が解決しようとする課題】ところで、上記のよう
に、電極103の上面中央寄り部位を除く上面周縁13
3にソルダーレジスト124が被覆される一方、マーク
104についてはその全体がソルダーレジスト124か
ら露出するように製造される場合には次のような問題が
ある。すなわち、上記のようにして製造される配線基板
101の各電極103と位置決めマーク104相互間の
位置精度は、ドライフィルム122の露光時点で用いら
れる電極及び位置決めマーク用(電解メッキパターン
用)マスクパターンの精度に依拠しており、その精度
(製造上の許容誤差)は±数μm程度以内と極めて高い
ことから、それにおける電極部位及びマーク部位のパタ
ーンに位置や寸法の誤差はないとみてよい。そして、ソ
ルダーレジスト124を塗布した後、電極や位置決めマ
ークを露出させるための露光に用いられるソルダーレジ
スト用のマスクパターンについても、そのパターンの精
度は同様に極めて高く、したがって誤差がないとみてよ
い。
【0011】しかし、このような2つのマスクの各マス
クパターン自体には誤差がないとはいえ、それらを配線
基板101に相前後して重ねる場合には、両パターンの
重なる位置にその重ね合せの精度上必ず誤差(ずれ)が
発生する。すなわち、電極及び位置決めマーク用のマス
クを配線基板101に重ねたときの、このマスクの位置
には誤差が発生する。さらにソルダーレジスト用のマス
クを配線基板101に重ねたときにも、このマスクの位
置には誤差が発生する。このため、本来は図8中2点鎖
線で示したように、電極103の上面周縁に存在するソ
ルダーレジスト124は同電極に対して平面視同芯状と
なり、またマーク104の外側に存在するソルダーレジ
スト124も同マーク104に対して平面視同芯状とな
るべきところ、その位置ずれδの発生ため、同図中実線
で示したように電極103の上面周縁に存在するソルダ
ーレジスト124は同電極に対して例えば同図中左にδ
ずれて存在し、マーク104の外側に存在するソルダー
レジスト124も同図中左にδずれて存在することにな
る。
【0012】このような配線基板101の電極103に
ハンダバンプを形成し、その後、チップ201を搭載、
接続する場合には、対角方向にある2つの位置決めマー
ク104の外周縁(図8中A,A点)を基準点として読
取り、これに基づいてマーク104の中心点Sを求め、
各中心点Sから各電極103の中心Bまでの設計寸法K
を割り出すことになるが、ソルダーレジスト124の露
光時のマスクの全体的な位置ずれδにより、電極103
の露出部位の上面中心(ハンダバンプの中心)Bはこの
ようにして割り出された位置よりδ分左にある。したが
って、基準点A,Aに基づいて寸法Kを割り出してチッ
プ201を位置決めした場合には、チップ201のバン
プ202は基板101の電極103及びこの上に形成さ
れたハンダバンプに正対せず相対的に右にδずれて配置
されることになり、接合精度の低下を招くことになる。
そしてさらに、このずれδが大きくなるとソルダーレジ
スト124が干渉して接合不良や接合不能を起こしてし
まうことがある。因みに、このずれδは通常、20μm
程度の大きさで発生しており、電極の高密度化により益
々問題視されている。
【0013】そして、このような問題は、電極及び位置
決めマークを形成した配線基板にフォトリソグラフィ技
術を用い、ソルダーレジストを塗布し、所定のマスクパ
ターンを有するマスクを用いて露光・現像して電極及び
マークの上のレジストを除去することでそれらを露出さ
せ、或いは所定のスクリーンパターンを有するスクリー
ンを用いて電極及びマークの上に所定のパターンのソル
ダーレジストを塗布して、図6に示したような断面構造
の配線基板を製造する場合において発生するものであ
る。したがって上述したセミアディティブ法にかかわら
ず、フルアディティブ法やサブトラクティブ法を用いる
場合にも同様に発生する。また、樹脂製配線基板にかか
わらず、セラミック製配線基板にあっても、その主面上
に同様にしてソルダーレジストを形成する場合には発生
すると考えられる。
【0014】なお、ソルダーレジストが電極の上面周縁
に被覆されておらず、電極の回りとソルダーレジストと
の間に隙間がある場合にはこのような問題は生じないも
のの、上記したように電極の高密度化の要請に応えられ
ないだけでなく、次のような問題がある。すなわち、ソ
ルダーレジストと、それが塗布、形成される配線基板に
用いられる樹脂やセラミックとは材質が異なり、通常は
熱膨張係数が大きく相違する。一方、隙間の部位は、そ
の断面構造から明らかなように相対的に切欠構造を形成
し、したがって熱変化があると応力集中を起こしやす
い。このため、このような構造ではソルダーレジストの
端と電極の端との間(切欠溝部)で基板にクラックが発
生することがあった。
【0015】本発明は、前記のような問題点に鑑みて案
出されたもので、その目的とするところは、このような
クラックを発生させないだけでなく、配線基板へのフリ
ップチップの搭載、接合において両者の電極相互間の位
置決め精度の低下を招かない配線基板及びその製法を提
供することを目的とする。
【0016】
【解決を解決するための手段】上記の問題点を解決する
ために本発明は、主面に、フリップチップ接続用の多数
の電極及びそのフリップチップの接続における位置決め
のための位置決めマークを備えると共にソルダーレジス
トが形成されてなる配線基板において、そのソルダーレ
ジストが、前記電極の上面周縁及び前記位置決めマーク
の上面周縁を被覆していることにある。
【0017】本発明に係る配線基板は、配線基板の主面
に電極及び位置決めマークを形成した後、その電極及び
位置決めマークも含む前記主面上にソルダーレジストを
塗布し、露光・現像することにより前記電極及び前記位
置決めマークを露出させる際、前記電極及び前記位置決
めマークともに上面周縁が露出せず前記ソルダーレジス
トで被覆されるようにすることで製造できる。このよう
にして製造される場合には、ソルダーレジストの露光に
用いる1のマスクパターン自体のもつ高い精度でもって
各電極と位置決めマーク相互間の位置決めのための寸法
関係が定まるため、その各位置及び寸法精度の低下を招
かない。したがって、そのマークの読み取りに基づいて
配線基板の電極にフリップチップのバンプを正しく位置
決めすることができる。
【0018】すなわち、電極や位置決めマークを例えば
前記したように銅メッキを用いたセミアディティブ法で
形成し、フォトリソグラフィ技術を用い、ソルダーレジ
ストを塗布し、所定のマスクパターンを用いて露光・現
像して電極及びマークの上面の中央寄り部位のレジスト
を除去する場合には、前記した製造工程(図7)中、ソ
ルダーレジストの露光に用いるマスクパターンに、電極
及びマークの各上面周縁に所定の幅でソルダーレジスト
が残存するように形成されたものを用いる。このような
マスクパターンを有するマスクを用いる場合には、マス
クをソルダーレジスト上(配線基板上)に重ねる際に位
置ずれがあっても、そのずれは一定方向に一定の大きさ
である。したがってこの下で露光・現像された際には、
位置決めマークの上面周縁に被覆されるソルダーレジス
トの開口内周面(マークの露出部位の外周縁)から、各
電極の上面周縁に被覆されるソルダーレジストの開口内
周面(電極の露出部位の外周縁)までの寸法、及び寸法
精度は、ソルダーレジスト用のマスクパターンのパター
ン精度によって決まり、マスクの位置ずれ(許容ずれ
量)の有無、大小にかかわらず常に一定である。
【0019】したがって、前記の配線基板の電極にハン
ダバンプを形成し、これにチップを搭載、接合するに際
しては、例えば対角方向にある2つの位置決めマークの
露出している外周縁(ソルダーレジストの開口内周面)
を基準にして各電極の露出部位すなわちハンダバンプの
位置を正しく割り出すことができ、フリップチップの搭
載、接合時におけるフリップチップのバンプと配線基板
の電極(又はハンダバンプ)との間の位置決め精度の低
下を招かない。なお、そのソルダーレジストが、前記電
極の上面周縁及び前記位置決めマークの上面周縁を被覆
する各幅は、ソルダーレジストの露光に用いるマスクを
配線基板に重ねる際に発生する位置ずれ(許容最大値)
より適量大きくなるように、電極やマークの大きさ
(径)或いは電極及びマークの平面形状などを考慮し、
配線基板に応じて設計すればよい。すなわちソルダーレ
ジストの露光に使用されるマスクが配線基板に重ねられ
る際、一方に許容最大量までずれても、各電極及び位置
決めマークの上面周縁が常にソルダーレジストによって
被覆されるように設定しておくとよい。
【0020】なお、ソルダーレジストの開口部を露光・
現像により形成しないで、スクリーンマスク(又はメタ
ルマスク)を用いてソルダーレジストペーストを所定パ
ターンに印刷して形成してもよい。この場合でも各電極
上面の露出部とマーク上面の露出部との間の寸法精度は
スクリーン印刷等のパターン精度によって決まり、高い
精度を得ることができるからである。
【0021】
【発明の実施の形態】本発明に係る配線基板の一実施形
態例について、図1及び図2を参照しながら詳細に説明
する。ただし、本例では樹脂製の配線基板において具体
化した場合を説明する。図中101は、本例の配線基板
であって矩形平板状をなし、図示はしないが、内部には
下面に形成された外部配線取り出し用の各パッドに接続
された内部配線を備えており、多数の積層構造をなして
いる。そして、上面(主面)102の中央寄り部位に
は、フリップチップ(図示せず)のバンプとの接続用の
多数の電極(群)103が平面視において同チップの各
接続端子と対面するように、それと同じ微細なピッチ、
配置で絶縁を確保し縦横に多数形成されており、これら
は前記した内部配線に接続されている。そして、基板1
01の上面102の外周寄り部位にはこの電極103と
同じ構成からなる位置決めマーク104が対角方向に2
か所形成されている。なお、この電極103及びマーク
104の基板101上の高さ(厚さ)は例えば12μm
程度である。
【0022】配線基板101の上面102には、その略
全面を覆うようにエポキシ樹脂からなるソルダーレジス
ト124が所定厚さ(例えば20μm)で形成されてい
る。ただし、このソルダーレジスト124は、図1,2
中の部分拡大図に示されるように、電極103及び位置
決めマーク104の中央寄り部位を同芯状に露出させる
ようにしてそれらの上面周縁133,144を所定の幅
Wa(例えば25μm程度)、Wb(例えば100μm
程度)で被覆するよう形成されている。そしてこの電極
103の露出部位の上にはハンダバンプ151が形成さ
れている。なお、本例では電極103とマーク104と
もにその平面形状は円形とされ、その各直径は、それぞ
れ200μm及び900μmに設定されており、したが
って、各露出部位の径は150μm及び700μmに設
定されている。
【0023】さて、このような配線基板101の内部配
線や電極103或いはマーク104は、前記した銅メッ
キを用いたセミアディティブ法(図7参照)などで形成
でき、その形成後、フォトリソグラフィ技術を用い、感
光性ソルダーレジストを塗布し、電極103及びマーク
104の各上面周縁133,144に所定の幅Wa,W
bでソルダーレジスト124が残存して開口するように
形成された所定のマスクパターンを用いて露光し現像・
硬化することで、所望とするソルダーレジスト124の
層を備えた配線基板101となすことができる。
【0024】すなわち、ソルダーレジスト124の露光
に際し、このようなマスクパターンを有するマスクを配
線基板101に重ねる際には、配線基板101上の設計
位置に対してある量の位置合せ誤差が生じる。例えば、
マスクパターンが基板101上の電極103及び位置決
めマーク104に対し、左にある量δずれて重ねられ、
その下で露光・現像された場合には、図3に示したよう
に電極103及び位置決めマーク104ともにその露出
部分がδ左にずれるが、各露出部分相互間の寸法精度に
くるいはでず、そのマスクパターンの通りに転写された
ようになる。そしてこのような配線基板101で、チッ
プの接合における位置決めマーク104の基準位置を図
3に示したようにそれが露出している部位の外周縁A,
A(ソルダーレジスト124の開口内周面)とし、この
A,A点からマーク104の露出部の中心Sを求めた場
合、この中心Sから電極103の露出部分の中心Bまで
の距離Kbは、ずれ量δの大きさにかかわらず常に一定
であり、また電極103の露出部分の中心相互間の距離
P1も常に一定である。
【0025】したがって、この配線基板101の各電極
103にハンダバンプ151が形成され、フリップチッ
プ201を搭載、接合する場合の位置決めにおいては、
対角方向にある2つの位置決めマーク104のうち露出
している部位の各外周縁A,Aからマーク露出部の中心
Sをそれぞれ求め、この2つの中心S,Sから演算して
割り出される各電極103〜103の中心は、常に実際
の電極103の露出部位の中心(ハンダバンプ151の
中心)Bと一致する。このように、ソルダーレジストの
露光用のマスクの位置ずれによる誤差が、位置合せマー
ク104と各電極103相互(SB間)の寸法関係に影
響を与えないから、チップ201のバンプ202は配線
基板101の電極103(ハンダバンプ151)に精度
良く位置決め(正対)される。かくては、加熱によりそ
の位置でハンダバンプ151を溶融させることでフリッ
プチップ201は配線基板101に正しく接続される。
【0026】上記においては、樹脂製の多層配線基板で
具体化した場合を説明したが当然のことながら樹脂製の
単層配線基板(片面或いは両面基板)においても適用で
きる。なお、基板の樹脂の材質としては、エポキシ系樹
脂にかかわらず、BT樹脂(ビスマレイミド・トリアジ
ン)、PPE樹脂(ポリフェニレンエーテル樹脂)或い
はガラスエポキシ樹脂など適宜の材質を用いることがで
きる。また、多層、単層にかかわらず、セラミックなど
の絶縁材からなる配線基板についても、電極や位置決め
マークを形成した後、フォトリソグラフィ技術を用い、
ソルダーレジストを塗布し、所定のマスクパターンを用
いて露光・現像して電極及びマークの上のレジストを除
去することでこれらを露出させる配線基板を製造する場
合において同様に適用できる。また、非感光性の樹脂か
らなるソルダーレジストを用い、スクリーン印刷によっ
て各電極やマーク上面に露出部を形成するようにしても
よい。
【0027】なお、ソルダーレジストは、上記例ではエ
ポキシ樹脂を用いたが、アクリル樹脂、その他配線基板
に応じて適宜の材質のものが用いられる。また、位置合
せマークの数や配置、形状は配線基板に応じて適宜に設
定すればよいことはいうまでもない。本発明は上記の形
態例に限定されるものではなく、その要旨を逸脱しない
範囲において、種々設計変更して具体化できる。
【0028】
【発明の効果】以上の説明から明らかなように、本発明
による配線基板の構造によれば、配線基板上に露出する
各電極と位置決めマークとの平面的配置、寸法について
の誤差を極めて小さくすることができる。
【0029】かくして、このような配線基板によれば、
フリップチップ搭載時において例えば2つの位置決めマ
ークの各々の露出する部位の外周縁を読み取って算出さ
れる各電極の中心位置と、主面に露出している実際の各
電極の中心位置若しくはその上に形成されたハンダバン
プの中心位置とが常に一致することから、チップのアッ
センブル工程において位置決めマークを読み取ること
で、配線基板の各電極に対してチップの各バンプが正対
するように高精度で位置決めすることができ、したがっ
てチップを正しく搭載、接続することができる。
【図面の簡単な説明】
【図1】本発明に係る配線基板の実施形態例の平面図及
び部分拡大図。
【図2】本発明に係る配線基板の実施形態例の一部破断
側面図及び部分拡大図。
【図3】図1の実施形態例において、チップの接続にお
ける位置決めを説明する部分拡大断面図。
【図4】従来の配線基板の平面図。
【図5】図4の配線基板の電極部分の拡大断面図。
【図6】図4の配線基板の電極部分の別例の拡大断面
図。
【図7】図4の配線基板の製法例を説明する工程図。
【図8】図7の製法で製造された配線基板において、チ
ップの接続における位置決めを説明する部分拡大断面
図。
【符号の説明】
101 配線基板 102 配線基板の上面(主面) 103 電極 104 位置決めマーク 124 ソルダーレジスト 133 電極の上面周縁 144 位置決めマークの上面周縁 151 ハンダバンプ 201 フリップチップ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 主面に、フリップチップ接続用の多数の
    電極及びそのフリップチップの接続における位置決めの
    ための位置決めマークを備えると共にソルダーレジスト
    が形成されてなる配線基板において、そのソルダーレジ
    ストが、前記電極の上面周縁及び前記位置決めマークの
    上面周縁を被覆していることを特徴とする配線基板。
  2. 【請求項2】 前記電極にハンダバンプが形成されてい
    ることを特徴とする請求項1記載の配線基板。
  3. 【請求項3】 配線基板の主面に電極及び位置決めマー
    クを形成した後、その電極及び位置決めマークも含む前
    記主面上にソルダーレジストを塗布し、露光・現像する
    ことにより前記電極及び前記位置決めマークを露出させ
    る際、前記電極及び前記位置決めマークともに上面周縁
    が露出せず前記ソルダーレジストで被覆されるようにし
    たことを特徴とする、請求項1記載の配線基板の製造方
    法。
JP9087507A 1997-03-21 1997-03-21 配線基板及びその製造方法 Pending JPH10270815A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9087507A JPH10270815A (ja) 1997-03-21 1997-03-21 配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9087507A JPH10270815A (ja) 1997-03-21 1997-03-21 配線基板及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004111531A Division JP2004214700A (ja) 2004-04-05 2004-04-05 配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10270815A true JPH10270815A (ja) 1998-10-09

Family

ID=13916904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9087507A Pending JPH10270815A (ja) 1997-03-21 1997-03-21 配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10270815A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176232A (ja) * 2000-09-29 2002-06-21 Sumitomo Bakelite Co Ltd アライメントマーク
JP2005301057A (ja) * 2004-04-14 2005-10-27 Hitachi Displays Ltd 表示装置
CN100463130C (zh) * 2004-05-20 2009-02-18 威盛电子股份有限公司 倒装芯片封装工艺
US7908747B2 (en) 2005-04-20 2011-03-22 Yamaichi Electronics Co., Ltd. Method for assembling testing equipment for semiconductor substrate
JP2012079850A (ja) * 2010-09-30 2012-04-19 Kyocer Slc Technologies Corp 配線基板
JP2015050384A (ja) * 2013-09-03 2015-03-16 ルネサスエレクトロニクス株式会社 半導体装置
CN112916972A (zh) * 2021-01-27 2021-06-08 长沙安牧泉智能科技有限公司 一种功率芯片无工装定位焊接方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176232A (ja) * 2000-09-29 2002-06-21 Sumitomo Bakelite Co Ltd アライメントマーク
JP2005301057A (ja) * 2004-04-14 2005-10-27 Hitachi Displays Ltd 表示装置
JP4721651B2 (ja) * 2004-04-14 2011-07-13 株式会社 日立ディスプレイズ 表示装置
CN100463130C (zh) * 2004-05-20 2009-02-18 威盛电子股份有限公司 倒装芯片封装工艺
US7908747B2 (en) 2005-04-20 2011-03-22 Yamaichi Electronics Co., Ltd. Method for assembling testing equipment for semiconductor substrate
JP2012079850A (ja) * 2010-09-30 2012-04-19 Kyocer Slc Technologies Corp 配線基板
JP2015050384A (ja) * 2013-09-03 2015-03-16 ルネサスエレクトロニクス株式会社 半導体装置
CN104517907A (zh) * 2013-09-03 2015-04-15 瑞萨电子株式会社 半导体器件
CN112916972A (zh) * 2021-01-27 2021-06-08 长沙安牧泉智能科技有限公司 一种功率芯片无工装定位焊接方法

Similar Documents

Publication Publication Date Title
KR100268608B1 (ko) 반도체장치의제조방법및반도체장치
US9027238B2 (en) Multilayered printed circuit board and method for manufacturing the same
JP2001267747A (ja) 多層回路基板の製造方法
CN100380649C (zh) 电气元件的基片及其制造方法
JPH10223800A (ja) 半導体パッケージの製造方法
JP3289858B2 (ja) マルチチップモジュールの製造方法およびプリント配線板への実装方法
JPH10270815A (ja) 配線基板及びその製造方法
JP2004022729A (ja) 実装基板及びその製造方法
JP2004214700A (ja) 配線基板及びその製造方法
TW201927090A (zh) 佈線板及其製造方法
KR100651423B1 (ko) 경연성 다층 인쇄회로기판의 제조 방법
JPH11191672A (ja) プリント配線基板
JP2943767B2 (ja) 多層配線基板の製造方法
JPH0722735A (ja) プリント配線板
WO2023004641A1 (zh) 电路基板、相关的电路组件和电子设备
JP2005268416A (ja) プリント配線基板およびその製造方法
JPH05504233A (ja) プリント回路板及びその製法
JP2616588B2 (ja) ポリイミド多層配線基板およびその製造方法
TWI498068B (zh) A surface mounting method for an electronic component, and a printed circuit board produced by the method
JP2003324168A (ja) 半導体集積回路実装用プリント配線板
JP2665293B2 (ja) 配線回路基板
JPH05259617A (ja) プリント配線板の製造方法
JP2894267B2 (ja) リードフレームとその製造方法と半導体装置
JP2000216304A (ja) 半導体装置用パッケ―ジ
JP2004119646A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040203