JP2004119646A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004119646A JP2004119646A JP2002280246A JP2002280246A JP2004119646A JP 2004119646 A JP2004119646 A JP 2004119646A JP 2002280246 A JP2002280246 A JP 2002280246A JP 2002280246 A JP2002280246 A JP 2002280246A JP 2004119646 A JP2004119646 A JP 2004119646A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- electrode
- pads
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Abstract
【課題】フリップチップ接続による実装を行う際、電極パッドが微細化した場合であっても、セルフアラインで半導体チップと回路基板とのアライメントを行うことが可能な半導体装置およびその製造方法を提供する。
【解決手段】回路基板１と半導体チップ１１との対向面部分に設けられたダミーパッド５ｂ，１５ｂ間に突起部材９を狭持させた状態で、回路基板１と半導体チップ１１とを対向配置する。突起部材９を溶融させ、突起部材９を挟んで対向配置されているダミーパッド５ｂ，１５ｂ間が最も近くなるように突起部材９の表面張力によって回路基板１に対して半導体チップ１１を相対的に移動させた後、突起部材９を硬化させて位置合わせを行う。位置合わせを行った半導体チップ１１と回路基板１とにそれぞれ形成された電極パッド５ａ，１５ａ上にメッキ処理によって突起電極を成長させ、電極パッド５ａ，１５ａ間を接続する。
【選択図】 図１
【解決手段】回路基板１と半導体チップ１１との対向面部分に設けられたダミーパッド５ｂ，１５ｂ間に突起部材９を狭持させた状態で、回路基板１と半導体チップ１１とを対向配置する。突起部材９を溶融させ、突起部材９を挟んで対向配置されているダミーパッド５ｂ，１５ｂ間が最も近くなるように突起部材９の表面張力によって回路基板１に対して半導体チップ１１を相対的に移動させた後、突起部材９を硬化させて位置合わせを行う。位置合わせを行った半導体チップ１１と回路基板１とにそれぞれ形成された電極パッド５ａ，１５ａ上にメッキ処理によって突起電極を成長させ、電極パッド５ａ，１５ａ間を接続する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関し、特には回路基板に対して半導体チップをフリップチップ実装してなる半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
電気製品の小型、軽量、低消費電力化といった要求に応えるため、半導体素子の高集積化技術と共に、これらの半導体素子を高密度に組み付ける実装技術も展開してきている。そのような実装技術のうち、多層配線が形成された回路基板に半導体チップをフェイスダウン状態でベアチップ実装するフリップチップ接続は、半導体パッケージの小型・軽量化だけではなく、高速化の点からも有利である。
【０００３】
フリップチップ接続によって半導体装置を製造する場合、先ず、回路基板に形成された電極パッドおよび半導体チップに形成された電極パッドの少なくとも一方に突起電極を形成する。その後、回路基板と半導体チップのそれぞれに形成された複数の電極パッドが対向配置されるようにおおよその位置合わせを行い、回路基板上に半導体チップを載置する。次いで、熱処理を行うことにより突起電極を溶融させ、再び硬化させることで対向配置された電極パッド間を突起電極で接続する。
【０００４】
以上の手順においては、突起電極を溶融させることにより、当該突起電極を挟んで対向配置された電極パッド間が最も近づけられるように、溶融した突起電極材料の表面張力によって半導体チップが移動するため、回路基板に対して半導体チップがセルフアラインで高精度に位置合わせされる。
【０００５】
【発明が解決しようとする課題】
ところが、上述した半導体装置の製造方法においては、次のような課題があった。すなわち、半導体装置の高集積化の進展により、半導体チップおよび回路基板においては、電極パッドの配置間隔（ピッチ）の縮小化と電極パッド面積の縮小化が進んでいる。また、これに伴い、各電極パッド間を接続する突起電極の体積の縮小化が進んでいる。
【０００６】
ところが、突起電極の体積が縮小化されると、溶融させた突起電極の表面張力によって半導体チップを移動させる力が弱まるため、半導体チップと回路基板とのセルフアラインでの高精度な位置合わせを行うことが困難になってきている。このため、高集積化が進展した半導体装置においては、光照射等のアライメント手段を用いて半導体チップと回路基板とのアライメントを行わなければならない。したがって、特別なアライメント装置が必要になり製造コストが増加することや、さらに特別なアライメント工程が必要になり全体の工程数が増加する等の問題が生じる。
【０００７】
そこで本発明は、フリップチップ接続による実装がなされた半導体装置において、電極パッドの高集積化が進展した場合であっても、セルフアラインで半導体チップと回路基板とのアライメントを行うことが可能な半導体装置およびその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
このような目的を達成するための本発明の半導体装置は、回路基板と半導体チップとの対向面部分に電極パッドが設けられ、各電極パッド間に突起電極が狭持されている。そして、回路基板と半導体チップとの対向面部分には、回路基板と半導体チップとの位置合わせを行うための複数のダミーパッドが、電極パッドよりも大きな面積を有して配置されている。これらのダミーパッド間には、突起部材が狭持されていることとする。
【０００９】
このような構成の半導体装置では、電極パッドよりも大きな面積のダミーパッドを設けて突起部材を狭持させた構成とすることにより、電極パッド間の突起電極の体積と比較して、より大きな体積の突起電極がダミーパッド間に狭持される。このため、溶融させた突起電極が、その体積が小さいために、その表面張力によって半導体チップを回路基板に対して移動させることができない場合であっても、溶融させた突起部材の表面張力によって、半導体チップを回路基板に対して移動させて位置合わせを行ったものとすることができる。
【００１０】
また本発明の半導体装置の製造方法は次のように行うことを特徴としている。先ず、回路基板と半導体チップとの対向面部分に設けられたダミーパッド間に突起部材を狭持させた状態で、当該回路基板と半導体チップとを対向配置する。次いで、突起部材を溶融させ、当該突起部材を挟んで対向配置されているダミーパッド間が最も近くなるように当該突起部材の表面張力によって半導体チップを回路基板に対して相対的に移動させた後、突起部材を硬化させて位置合わせを行う。その後、半導体チップと回路基板とにそれぞれ形成された電極パッド上にメッキ処理によって突起電極を成長させ、対向配置された電極パッド間を当該突起電極によって接続する。
【００１１】
このような製造方法では、ダミーパッド間に狭持させた突起部材を溶融させることで、半導体チップと回路基板との位置合わせを行った後、メッキ処理によって、半導体チップと回路基板にそれぞれ形成された電極パッド上に同時に突起電極を成長させることで、対向して配置された電極パッド間の突起電極によって接続される。したがって、電極パッドが微細化された場合であっても、ダミーパッド間の突起部材の溶融によってセルフアラインで高精度の位置合わせを行うことができる。
【００１２】
【発明の実施の形態】
以下、本発明の半導体装置およびその製造方法の実施の形態を、図面に基づいて詳細に説明する。尚、各実施形態においては、先ず半導体装置の製造方法を説明し、次いでこれによって形成された半導体装置の構成を説明する。
【００１３】
＜第１実施形態＞
図１および図２は、第１実施形態の半導体装置の製造方法を説明するための要部を拡大した断面工程図であり、以下これらの図に基づいて第１実施形態の製造方法を説明する。
【００１４】
先ず、図１（ａ）に示すように、回路基板１を用意する。この回路基板１は、例えば半導体基板や、セラミックや樹脂等の絶縁性基板からなる基板３の一主面側に、多層構造の配線５を設けてなり、最上層の配線５の一部が電極パッド５ａおよびダミーパッド５ｂとして形成されたものである。各配線５を構成する層間には絶縁膜７が配置され、さらに回路基板１の表面は、電極パッド５ａおよびダミーパッド５ｂのみを露出させた状態となるように絶縁膜７で覆われていることとする。
【００１５】
ここで、電極パッド５ａは、回路基板１に設けられた配線５の端子として設けられており、配線５に接続され、また配線５によって相互に接続された状態で設けられている。
【００１６】
一方、ダミーパッド５ｂは、配線５や他の電極パッド５ａに接続されておらず、電気的に絶縁された状態であることとする。また、ダミーパッド５ｂは、次に説明するようにこの回路基板１上に配置される半導体チップの対向面部分に対して均等に配置されていることとし、好ましくは半導体チップの対向面部分の周縁となる位置に配置されることとする。ここでは、例えば半導体チップの対向面部分の四隅に相当する位置に、ダミーパッド５ｂが配置されており、図面においては１つのダミーパッド５ｂのみが図示されていることとする。
【００１７】
そして特に、各ダミーパッド５ｂは、電極パッド５ａよりも大きな露出面積を有していることとする。ここで、ダミーパッド５ｂの露出面積は、次の工程でこの上部に形成する突起部材を溶融させた場合に、この突起部材を介して回路基板１上に配置された半導体チップが、突起部材の表面張力によって十分に移動可能な体積の突起電極が設けられる程度の大きさであることとする。
【００１８】
次に、以上のような構成の回路基板１のダミーパッド５ｂ上に、スクリーン印刷や他の方法によって突起部材９を形成する。この突起部材９は、ダミーパッド５ｂに対するぬれ性の良好な材料を用いることが好ましく、樹脂や金属材料で構成されることとする。
【００１９】
次いで、図１（ｂ）に示すように、上記回路基板１上に搭載する半導体チップ１１を用意する。この半導体チップ１１は、ここでの図示を省略した機能素子が形成されている半導体基板１３の一主面側に、電極パッド１５ａおよびダミーパッド１５ｂを設けてなるものである。ただし、半導体チップ１１の表面は、電極パッド１５ａおよびダミーパッド１５ｂのみを露出させるように絶縁膜１７によって覆われていることとする。
【００２０】
ここで、電極パッド１５ａは、半導体チップ１１に設けられた機能素子に接続された端子として設けられている。一方、ダミーパッド１５ｂは、機能素子や他の電極パッド１５ａに接続されておらず、電気的に絶縁された状態であることとする。また、これらの電極パッド１５ａおよびダミーパッド１５ｂは、回路基板１上に設けられた電極パッド５ａおよびダミーパッド５ｂと対向する位置にそれぞれ設けられていることとする。
【００２１】
そして、回路基板１の突起部材９の形成面と、半導体チップ１１の電極パッド１５ａおよびダミーパッド１５ｂの形成面とを対向させ、さらに回路基板１と半導体チップ１１における電極パッド５ａ−１５ａおよびダミーパッド５ｂ−１５ｂを対向させるように、大まかな位置合わせを行った状態で、回路基板１上に半導体チップ１１を載置する。そして、回路基板１のダミーパッド５ｂと半導体チップ１１のダミーパッド１５ｂとで突起部材９を狭持させた状態とする。
【００２２】
次に、図１（ｃ）に示すように、熱処理を行うことにより、突起部材９を溶融させる。
【００２３】
これにより、図２（ｄ）に示すように、溶融した突起部材９の表面張力によって、ダミーパッド５ｂ−１５ｂ間が最短距離となるように回路基板１に対して半導体チップ１１を移動させた後、突起部材９を硬化させ、この突起部材９によって回路基板１と半導体チップ１１とを仮止めする。以上により、回路基板１と半導体チップ１１との高精度の位置合わせをセルフアラインで行う。
【００２４】
その後、図２（ｅ）に示すように、仮止めされた回路基板１と半導体チップ１１とのセットを、メッキ液中に浸漬させ回路基板１の電極パッド５ａと半導体チップ１１の電極パッド１５ａとの表面上に、それぞれメッキを成長させて中央部で接合させ、これを突起電極１９として電極パッド５ａ−１５ａ間を接続する。
【００２５】
この突起電極１９の形成におけるメッキ処理は無電界メッキが行われ、先ず第１段階においては、電極パッド表面がＡｌの場合はＺｎ置換メッキを行った後、Ｎｉメッキ液を用いてＮｉメッキを成長させ、これを下地層１９ａとする。続く第２段階においては、Ｃｕメッキ液を用いて下地層１９ａ上にＣｕメッキを成長させ、電極パッド５ａ，１５ａの両側から成長させたＣｕメッキを中央部で接合させることで突起電極１９を形成する。
【００２６】
尚、突起電極１９は、無電界メッキによって電極パッド５ａ、１５ａ上に選択的に形成可能であればＣｕからなるものに限定されることはない。例えば、Ｓｎを用いた突起電極１９を形成する場合には、次のように行う。
【００２７】
先ず、第１段階のＮｉメッキの成長の後、Ｃｕメッキ（または５ｎｍの膜厚のＡｕメッキ）を成長させてこれらを下地層１７ａとする。そして、２５０℃程度の高温にして溶融させたＳｎ中にこれらのメッキ部分を浸漬させ、電極パッド５ａ，１５ａの両側から成長させた下地層１９ａ（ＣｕメッキまたはＡｕメッキ）間にＳｎを付着させる。そして、さらに２５０℃程度の高温にさらすことでＳｎとＣｕ（またはＡｕ）とを合金化させ、Ｓｎ−Ｃｕ合金（またはＳｎ−Ａｕ合金）からなる突起電極１９を形成する。ただしこのような加熱を伴うメッキ処理によって突起電極１９の形成を行う場合には、先に形成した突起部材９がこの際の加熱によって溶融することのないように、突起部材９の材質を選択する必要がある。
【００２８】
以上のようなメッキ処理によって突起電極１９を形成した後、図２（ｆ）に示すように、回路基板１と半導体チップ１１との間にアンダーフィル２０を注入し、回路基板１と半導体チップ１１との接合を強固にし、回路基板１に対して半導体チップ１１をフリップチップ接続してなる半導体装置２１を得る。
【００２９】
以上説明した製造方法によれば、電極パッド５ａ，１５ａの大きさに関わらず、半導体チップと回路基板との位置合わせをセルフアラインで高精度に行うことが可能になる。つまり、電極パッド５ａ，１５ａの微細化によって、これらの突起電極５ａ，１５ａ間に狭持される突起電極１９の体積が小さくなると、これを溶融させた場合に、その表面張力によって半導体チップを回路基板に対して移動させるセルフアラインでの位置合わせができなくなるが、このような場合であっても、ダミーパッド５ｂ，１５ｂ間に狭持させた突起部材９を溶融させることでセルフアラインでの高精度な位置合わせが可能になるのである。
【００３０】
また、電極パッド５ａ，１５ａ間には、メッキ処理によって同時に突起電極１９が形成される。これは、電極パッド５ａ，１５ａが微細化した場合、回路基板１および半導体チップ１１の電極パッド５ａ，１５ａのそれぞれに突起電極を形成した後、回路基板１と半導体チップ１１とを対向配置して突起電極間を接合させる方法が行われるが、このような方法と比較して突起電極の形成が１回で良いため、工程数を削減する観点からも有利である。
【００３１】
＜第２実施形態＞
図３および図４は、第２実施形態の半導体装置の製造方法を説明するための要部を拡大した断面工程図であり、以下これらの図に基づいて第２実施形態の製造方法を説明する。
【００３２】
先ず、図３（ａ）に示すように、回路基板１を用意する。この回路基板１は、第１実施形態の回路基板１と同様に構成されたものであることとする。そして、この回路基板１の表面の全面に、電界メッキの際に電極となるシード層３１をスパッタ法によって形成する。このシード層３１は、例えばＴｉ膜（膜厚０．１８μｍ程度）と、その上層のＣｕ膜（膜厚０．３μｍ程度）との２層構造で形成することとする。
【００３３】
次に、このシード層３１の上部に、電極パッド５ａおよびダミーパッド５ｂ上を開口するマスクパターン３３を形成する。このマスクパターン３３は、例えばリソグラフィー技術によって形成したレジストパターンであって良い。ここで、このマスクパターン３３に形成される開口部３３ａは、電極パッド５ａおよびダミーパッド５ｂを覆う絶縁膜７に設けられた開口より一回り大きく形成されていることとする。
【００３４】
以上の後、回路基板１のダミーパッド５ｂ上に、シード層３１を介してスクリーン印刷や他の方法によって突起部材９’を形成する。この突起部材９’は、第１実施形態で形成した突起電極と同様の位置に形成され、またシード層３１に対するぬれ性の良好な材料を用いることが好ましく、樹脂や金属材料で構成されることとする。
【００３５】
次いで、図３（ｂ）に示すように、上記回路基板１上に搭載する半導体チップ１１を用意する。この半導体チップ１１は、第１実施形態と同様に構成されたものであることとする。そして、この半導体チップ１１の表面の全面に、電界メッキの際に電極となるシード層３５をスパッタ法によって形成する。このシード層３５は、例えば回路基板１上に形成したシード層３１と同様の構成であることとする。
【００３６】
次に、このシード層３５の上部に、半導体チップ１１の電極パッド１５ａおよびダミーパッド１５ｂ上を開口するマスクパターン（例えばレジストパターン）３７を形成する。ここで、このマスクパターン３７に形成される開口部３７ａは、電極パッド１５ａおよびダミーパッド１５ｂを覆う絶縁膜１７に設けられた開口より一回り大きく形成されていることとする。
【００３７】
そして、突起部材９’が形成された回路基板１の突起部材９’形成面と、半導体チップ１１の電極パッド１５ａおよびダミーパッド１５ｂ形成面とを対向させ、さらに回路基板１と半導体チップ１１との電極パッド５ａ−電極パッド１５ａおよびダミーパッド５ｂ−ダミーパッド１５ｂを対向させるように位置合わせした状態で、回路基板１上に半導体チップ１１を載置する。またこれにより、シード層３１を介して、回路基板１のダミーパッド５ｂと半導体チップ１１のダミーパッド１５ｂとで突起部材９’を狭持させた状態とする。
【００３８】
次に、第１実施形態と同様に、熱処理を行うことにより突起部材９’を溶融させる。これにより、図３（ｃ）に示すように、溶融した突起部材９’の表面張力によって、ダミーパッド５ｂ−１５ｂ間が最短距離となるように回路基板１と半導体チップ１１を移動させた後、突起部材９’を硬化させ、この突起部材９’によって回路基板１と半導体チップ１１とを仮止めする。以上により、回路基板１と半導体チップ１１との高精度の位置合わせをセルフアラインで行う。
【００３９】
その後、図４（ｄ）に示すように、仮止めされた回路基板１と半導体チップ１１とのセットを、メッキ液中に浸漬させ、回路基板１の電極パッド５ａと半導体チップ１１の電極パッド１５ａの表面を覆うシード層３１，３５の露出表面上に、それぞれメッキを成長させて中央部で接合させ、これを突起電極１９’として電極パッド５ａ−１５ａ間を接続する。
【００４０】
この突起電極１９’の形成におけるメッキ処理は、シード層３１，３５を電極とした電界メッキが行われ、先ず第１段階においてはＣｕメッキ液を用いてＣｕメッキ層（膜厚５μｍ程度）を成長させ、これを下地層１９ａ’とする。尚、Ｃｕメッキ層に換えてＮｉメッキ層を成長させ、これを下地層１９ａ’としても良い。続く第２段階においては、Ｓｎメッキ液を用いてＳｎメッキを成長させ、電極パッド５ａ，１５ａの両側から成長させたＳｎメッキを中央部で接合させることで突起電極１９’を形成する。
【００４１】
その後、図４（ｅ）に示すように、回路基板１と半導体チップ１１の表面を覆っているマスクパターン３３，３７［図４（ｄ）参照］をウェットエッチングによって除去し、さらに、シード層３１，３５の露出部分をウェットエッチングによって除去する。この際、マスクパターン３３，３７［図４（ｄ）参照］に形成された開口部は、電極パッド５ａ，１５ａおよびダミーパッド５ｂ，１５ｂを覆う絶縁膜７，１７に設けられた開口より一回り大きく形成されているため、この開口部内に形成された突起部材９’および突起電極１９’は、絶縁膜７，１７に対して重なりをもって形成される。このため、シード層３１，３５を除去するためのエッチングが、電極パッド５ａ，１５ａやダミーパッド５ｂ，１５ｂにまで及ぶことを防止できる。
【００４２】
しかる後、図４（ｆ）に示すように、回路基板１と半導体チップ１１との間にアンダーフィル２０を注入し、回路基板１と半導体チップ１１との接合を強固にし、回路基板１に対して半導体チップ１１をフリップチップ接続してなる半導体装置２１’を得る。
【００４３】
以上説明した第２実施形態の製造方法であっても、第１実施形態の製造方法と同様に、突起部材９’も溶融によって半導体チップ１１と回路基板１との位置合わせを行った後、メッキ処理によって対向して配置される電極パッド５ａ，１５ａ間に同時に突起電極１９’を形成しているため、第１実施形態と同様の効果を得ることができる。
【００４４】
尚、上述した第１実施形態および第２実施形態においては、回路基板１に形成されるダミーパッド５ｂ、および半導体基板１１に形成されるダミーパッド１５ｂが、配線５や他の電極パッド５ａ，１５ａに接続されておらず、電気的に絶縁された状態であることとした。しかし、本発明の半導体装置は、このような構成に限定されることはない。すなわち、ダミーパッド５ｂ，１５ｂは、これらの間に狭持される突起部材９，９’を溶融させた場合に、その表面張力によって半導体基板１１−回路基板１間の位置合わせがセルフアラインで行われる大きさであれば良い。このため、このダミーパッド５ｂ，１５ｂを、他の電極パッド５ａ，１５ａと同様に用いても良く、この場合、突起部材９，９’としては、導電性材料が用いられることになる。
【００４５】
【発明の効果】
以上説明したように本発明の半導体装置およびその製造方法によれば、回路基板上に半導体チップをフリップチップ接続する際、高集積化によって電極パッドが微細化した場合であっても、特別な位置合わせ装置を用いることなく、セルフアラインで高精度に回路基板に対して半導体チップの位置合わせを行うことが可能になる。更に、突起電極の形成が１回で良いため、工程数を削減することができる。これにより、高集積化した半導体装置の製造コストの低減を図ることが可能になる。
【図面の簡単な説明】
【図１】第１実施形態の半導体装置の製造方法を示す断面工程図（その１）である。
【図２】第１実施形態の半導体装置の製造方法を示す断面工程図（その２）である。
【図３】第２実施形態の半導体装置の製造方法を示す断面工程図（その１）である。
【図４】第２実施形態の半導体装置の製造方法を示す断面工程図（その２）である。
【符号の説明】
１…回路基板、５…配線、５ａ，１５ａ…電極パッド、５ｂ，１５ｂ…ダミーパッド、９，９’…突起部材、１１…半導体チップ、１９，１９’…突起電極、２１，２１’…半導体装置
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関し、特には回路基板に対して半導体チップをフリップチップ実装してなる半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
電気製品の小型、軽量、低消費電力化といった要求に応えるため、半導体素子の高集積化技術と共に、これらの半導体素子を高密度に組み付ける実装技術も展開してきている。そのような実装技術のうち、多層配線が形成された回路基板に半導体チップをフェイスダウン状態でベアチップ実装するフリップチップ接続は、半導体パッケージの小型・軽量化だけではなく、高速化の点からも有利である。
【０００３】
フリップチップ接続によって半導体装置を製造する場合、先ず、回路基板に形成された電極パッドおよび半導体チップに形成された電極パッドの少なくとも一方に突起電極を形成する。その後、回路基板と半導体チップのそれぞれに形成された複数の電極パッドが対向配置されるようにおおよその位置合わせを行い、回路基板上に半導体チップを載置する。次いで、熱処理を行うことにより突起電極を溶融させ、再び硬化させることで対向配置された電極パッド間を突起電極で接続する。
【０００４】
以上の手順においては、突起電極を溶融させることにより、当該突起電極を挟んで対向配置された電極パッド間が最も近づけられるように、溶融した突起電極材料の表面張力によって半導体チップが移動するため、回路基板に対して半導体チップがセルフアラインで高精度に位置合わせされる。
【０００５】
【発明が解決しようとする課題】
ところが、上述した半導体装置の製造方法においては、次のような課題があった。すなわち、半導体装置の高集積化の進展により、半導体チップおよび回路基板においては、電極パッドの配置間隔（ピッチ）の縮小化と電極パッド面積の縮小化が進んでいる。また、これに伴い、各電極パッド間を接続する突起電極の体積の縮小化が進んでいる。
【０００６】
ところが、突起電極の体積が縮小化されると、溶融させた突起電極の表面張力によって半導体チップを移動させる力が弱まるため、半導体チップと回路基板とのセルフアラインでの高精度な位置合わせを行うことが困難になってきている。このため、高集積化が進展した半導体装置においては、光照射等のアライメント手段を用いて半導体チップと回路基板とのアライメントを行わなければならない。したがって、特別なアライメント装置が必要になり製造コストが増加することや、さらに特別なアライメント工程が必要になり全体の工程数が増加する等の問題が生じる。
【０００７】
そこで本発明は、フリップチップ接続による実装がなされた半導体装置において、電極パッドの高集積化が進展した場合であっても、セルフアラインで半導体チップと回路基板とのアライメントを行うことが可能な半導体装置およびその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
このような目的を達成するための本発明の半導体装置は、回路基板と半導体チップとの対向面部分に電極パッドが設けられ、各電極パッド間に突起電極が狭持されている。そして、回路基板と半導体チップとの対向面部分には、回路基板と半導体チップとの位置合わせを行うための複数のダミーパッドが、電極パッドよりも大きな面積を有して配置されている。これらのダミーパッド間には、突起部材が狭持されていることとする。
【０００９】
このような構成の半導体装置では、電極パッドよりも大きな面積のダミーパッドを設けて突起部材を狭持させた構成とすることにより、電極パッド間の突起電極の体積と比較して、より大きな体積の突起電極がダミーパッド間に狭持される。このため、溶融させた突起電極が、その体積が小さいために、その表面張力によって半導体チップを回路基板に対して移動させることができない場合であっても、溶融させた突起部材の表面張力によって、半導体チップを回路基板に対して移動させて位置合わせを行ったものとすることができる。
【００１０】
また本発明の半導体装置の製造方法は次のように行うことを特徴としている。先ず、回路基板と半導体チップとの対向面部分に設けられたダミーパッド間に突起部材を狭持させた状態で、当該回路基板と半導体チップとを対向配置する。次いで、突起部材を溶融させ、当該突起部材を挟んで対向配置されているダミーパッド間が最も近くなるように当該突起部材の表面張力によって半導体チップを回路基板に対して相対的に移動させた後、突起部材を硬化させて位置合わせを行う。その後、半導体チップと回路基板とにそれぞれ形成された電極パッド上にメッキ処理によって突起電極を成長させ、対向配置された電極パッド間を当該突起電極によって接続する。
【００１１】
このような製造方法では、ダミーパッド間に狭持させた突起部材を溶融させることで、半導体チップと回路基板との位置合わせを行った後、メッキ処理によって、半導体チップと回路基板にそれぞれ形成された電極パッド上に同時に突起電極を成長させることで、対向して配置された電極パッド間の突起電極によって接続される。したがって、電極パッドが微細化された場合であっても、ダミーパッド間の突起部材の溶融によってセルフアラインで高精度の位置合わせを行うことができる。
【００１２】
【発明の実施の形態】
以下、本発明の半導体装置およびその製造方法の実施の形態を、図面に基づいて詳細に説明する。尚、各実施形態においては、先ず半導体装置の製造方法を説明し、次いでこれによって形成された半導体装置の構成を説明する。
【００１３】
＜第１実施形態＞
図１および図２は、第１実施形態の半導体装置の製造方法を説明するための要部を拡大した断面工程図であり、以下これらの図に基づいて第１実施形態の製造方法を説明する。
【００１４】
先ず、図１（ａ）に示すように、回路基板１を用意する。この回路基板１は、例えば半導体基板や、セラミックや樹脂等の絶縁性基板からなる基板３の一主面側に、多層構造の配線５を設けてなり、最上層の配線５の一部が電極パッド５ａおよびダミーパッド５ｂとして形成されたものである。各配線５を構成する層間には絶縁膜７が配置され、さらに回路基板１の表面は、電極パッド５ａおよびダミーパッド５ｂのみを露出させた状態となるように絶縁膜７で覆われていることとする。
【００１５】
ここで、電極パッド５ａは、回路基板１に設けられた配線５の端子として設けられており、配線５に接続され、また配線５によって相互に接続された状態で設けられている。
【００１６】
一方、ダミーパッド５ｂは、配線５や他の電極パッド５ａに接続されておらず、電気的に絶縁された状態であることとする。また、ダミーパッド５ｂは、次に説明するようにこの回路基板１上に配置される半導体チップの対向面部分に対して均等に配置されていることとし、好ましくは半導体チップの対向面部分の周縁となる位置に配置されることとする。ここでは、例えば半導体チップの対向面部分の四隅に相当する位置に、ダミーパッド５ｂが配置されており、図面においては１つのダミーパッド５ｂのみが図示されていることとする。
【００１７】
そして特に、各ダミーパッド５ｂは、電極パッド５ａよりも大きな露出面積を有していることとする。ここで、ダミーパッド５ｂの露出面積は、次の工程でこの上部に形成する突起部材を溶融させた場合に、この突起部材を介して回路基板１上に配置された半導体チップが、突起部材の表面張力によって十分に移動可能な体積の突起電極が設けられる程度の大きさであることとする。
【００１８】
次に、以上のような構成の回路基板１のダミーパッド５ｂ上に、スクリーン印刷や他の方法によって突起部材９を形成する。この突起部材９は、ダミーパッド５ｂに対するぬれ性の良好な材料を用いることが好ましく、樹脂や金属材料で構成されることとする。
【００１９】
次いで、図１（ｂ）に示すように、上記回路基板１上に搭載する半導体チップ１１を用意する。この半導体チップ１１は、ここでの図示を省略した機能素子が形成されている半導体基板１３の一主面側に、電極パッド１５ａおよびダミーパッド１５ｂを設けてなるものである。ただし、半導体チップ１１の表面は、電極パッド１５ａおよびダミーパッド１５ｂのみを露出させるように絶縁膜１７によって覆われていることとする。
【００２０】
ここで、電極パッド１５ａは、半導体チップ１１に設けられた機能素子に接続された端子として設けられている。一方、ダミーパッド１５ｂは、機能素子や他の電極パッド１５ａに接続されておらず、電気的に絶縁された状態であることとする。また、これらの電極パッド１５ａおよびダミーパッド１５ｂは、回路基板１上に設けられた電極パッド５ａおよびダミーパッド５ｂと対向する位置にそれぞれ設けられていることとする。
【００２１】
そして、回路基板１の突起部材９の形成面と、半導体チップ１１の電極パッド１５ａおよびダミーパッド１５ｂの形成面とを対向させ、さらに回路基板１と半導体チップ１１における電極パッド５ａ−１５ａおよびダミーパッド５ｂ−１５ｂを対向させるように、大まかな位置合わせを行った状態で、回路基板１上に半導体チップ１１を載置する。そして、回路基板１のダミーパッド５ｂと半導体チップ１１のダミーパッド１５ｂとで突起部材９を狭持させた状態とする。
【００２２】
次に、図１（ｃ）に示すように、熱処理を行うことにより、突起部材９を溶融させる。
【００２３】
これにより、図２（ｄ）に示すように、溶融した突起部材９の表面張力によって、ダミーパッド５ｂ−１５ｂ間が最短距離となるように回路基板１に対して半導体チップ１１を移動させた後、突起部材９を硬化させ、この突起部材９によって回路基板１と半導体チップ１１とを仮止めする。以上により、回路基板１と半導体チップ１１との高精度の位置合わせをセルフアラインで行う。
【００２４】
その後、図２（ｅ）に示すように、仮止めされた回路基板１と半導体チップ１１とのセットを、メッキ液中に浸漬させ回路基板１の電極パッド５ａと半導体チップ１１の電極パッド１５ａとの表面上に、それぞれメッキを成長させて中央部で接合させ、これを突起電極１９として電極パッド５ａ−１５ａ間を接続する。
【００２５】
この突起電極１９の形成におけるメッキ処理は無電界メッキが行われ、先ず第１段階においては、電極パッド表面がＡｌの場合はＺｎ置換メッキを行った後、Ｎｉメッキ液を用いてＮｉメッキを成長させ、これを下地層１９ａとする。続く第２段階においては、Ｃｕメッキ液を用いて下地層１９ａ上にＣｕメッキを成長させ、電極パッド５ａ，１５ａの両側から成長させたＣｕメッキを中央部で接合させることで突起電極１９を形成する。
【００２６】
尚、突起電極１９は、無電界メッキによって電極パッド５ａ、１５ａ上に選択的に形成可能であればＣｕからなるものに限定されることはない。例えば、Ｓｎを用いた突起電極１９を形成する場合には、次のように行う。
【００２７】
先ず、第１段階のＮｉメッキの成長の後、Ｃｕメッキ（または５ｎｍの膜厚のＡｕメッキ）を成長させてこれらを下地層１７ａとする。そして、２５０℃程度の高温にして溶融させたＳｎ中にこれらのメッキ部分を浸漬させ、電極パッド５ａ，１５ａの両側から成長させた下地層１９ａ（ＣｕメッキまたはＡｕメッキ）間にＳｎを付着させる。そして、さらに２５０℃程度の高温にさらすことでＳｎとＣｕ（またはＡｕ）とを合金化させ、Ｓｎ−Ｃｕ合金（またはＳｎ−Ａｕ合金）からなる突起電極１９を形成する。ただしこのような加熱を伴うメッキ処理によって突起電極１９の形成を行う場合には、先に形成した突起部材９がこの際の加熱によって溶融することのないように、突起部材９の材質を選択する必要がある。
【００２８】
以上のようなメッキ処理によって突起電極１９を形成した後、図２（ｆ）に示すように、回路基板１と半導体チップ１１との間にアンダーフィル２０を注入し、回路基板１と半導体チップ１１との接合を強固にし、回路基板１に対して半導体チップ１１をフリップチップ接続してなる半導体装置２１を得る。
【００２９】
以上説明した製造方法によれば、電極パッド５ａ，１５ａの大きさに関わらず、半導体チップと回路基板との位置合わせをセルフアラインで高精度に行うことが可能になる。つまり、電極パッド５ａ，１５ａの微細化によって、これらの突起電極５ａ，１５ａ間に狭持される突起電極１９の体積が小さくなると、これを溶融させた場合に、その表面張力によって半導体チップを回路基板に対して移動させるセルフアラインでの位置合わせができなくなるが、このような場合であっても、ダミーパッド５ｂ，１５ｂ間に狭持させた突起部材９を溶融させることでセルフアラインでの高精度な位置合わせが可能になるのである。
【００３０】
また、電極パッド５ａ，１５ａ間には、メッキ処理によって同時に突起電極１９が形成される。これは、電極パッド５ａ，１５ａが微細化した場合、回路基板１および半導体チップ１１の電極パッド５ａ，１５ａのそれぞれに突起電極を形成した後、回路基板１と半導体チップ１１とを対向配置して突起電極間を接合させる方法が行われるが、このような方法と比較して突起電極の形成が１回で良いため、工程数を削減する観点からも有利である。
【００３１】
＜第２実施形態＞
図３および図４は、第２実施形態の半導体装置の製造方法を説明するための要部を拡大した断面工程図であり、以下これらの図に基づいて第２実施形態の製造方法を説明する。
【００３２】
先ず、図３（ａ）に示すように、回路基板１を用意する。この回路基板１は、第１実施形態の回路基板１と同様に構成されたものであることとする。そして、この回路基板１の表面の全面に、電界メッキの際に電極となるシード層３１をスパッタ法によって形成する。このシード層３１は、例えばＴｉ膜（膜厚０．１８μｍ程度）と、その上層のＣｕ膜（膜厚０．３μｍ程度）との２層構造で形成することとする。
【００３３】
次に、このシード層３１の上部に、電極パッド５ａおよびダミーパッド５ｂ上を開口するマスクパターン３３を形成する。このマスクパターン３３は、例えばリソグラフィー技術によって形成したレジストパターンであって良い。ここで、このマスクパターン３３に形成される開口部３３ａは、電極パッド５ａおよびダミーパッド５ｂを覆う絶縁膜７に設けられた開口より一回り大きく形成されていることとする。
【００３４】
以上の後、回路基板１のダミーパッド５ｂ上に、シード層３１を介してスクリーン印刷や他の方法によって突起部材９’を形成する。この突起部材９’は、第１実施形態で形成した突起電極と同様の位置に形成され、またシード層３１に対するぬれ性の良好な材料を用いることが好ましく、樹脂や金属材料で構成されることとする。
【００３５】
次いで、図３（ｂ）に示すように、上記回路基板１上に搭載する半導体チップ１１を用意する。この半導体チップ１１は、第１実施形態と同様に構成されたものであることとする。そして、この半導体チップ１１の表面の全面に、電界メッキの際に電極となるシード層３５をスパッタ法によって形成する。このシード層３５は、例えば回路基板１上に形成したシード層３１と同様の構成であることとする。
【００３６】
次に、このシード層３５の上部に、半導体チップ１１の電極パッド１５ａおよびダミーパッド１５ｂ上を開口するマスクパターン（例えばレジストパターン）３７を形成する。ここで、このマスクパターン３７に形成される開口部３７ａは、電極パッド１５ａおよびダミーパッド１５ｂを覆う絶縁膜１７に設けられた開口より一回り大きく形成されていることとする。
【００３７】
そして、突起部材９’が形成された回路基板１の突起部材９’形成面と、半導体チップ１１の電極パッド１５ａおよびダミーパッド１５ｂ形成面とを対向させ、さらに回路基板１と半導体チップ１１との電極パッド５ａ−電極パッド１５ａおよびダミーパッド５ｂ−ダミーパッド１５ｂを対向させるように位置合わせした状態で、回路基板１上に半導体チップ１１を載置する。またこれにより、シード層３１を介して、回路基板１のダミーパッド５ｂと半導体チップ１１のダミーパッド１５ｂとで突起部材９’を狭持させた状態とする。
【００３８】
次に、第１実施形態と同様に、熱処理を行うことにより突起部材９’を溶融させる。これにより、図３（ｃ）に示すように、溶融した突起部材９’の表面張力によって、ダミーパッド５ｂ−１５ｂ間が最短距離となるように回路基板１と半導体チップ１１を移動させた後、突起部材９’を硬化させ、この突起部材９’によって回路基板１と半導体チップ１１とを仮止めする。以上により、回路基板１と半導体チップ１１との高精度の位置合わせをセルフアラインで行う。
【００３９】
その後、図４（ｄ）に示すように、仮止めされた回路基板１と半導体チップ１１とのセットを、メッキ液中に浸漬させ、回路基板１の電極パッド５ａと半導体チップ１１の電極パッド１５ａの表面を覆うシード層３１，３５の露出表面上に、それぞれメッキを成長させて中央部で接合させ、これを突起電極１９’として電極パッド５ａ−１５ａ間を接続する。
【００４０】
この突起電極１９’の形成におけるメッキ処理は、シード層３１，３５を電極とした電界メッキが行われ、先ず第１段階においてはＣｕメッキ液を用いてＣｕメッキ層（膜厚５μｍ程度）を成長させ、これを下地層１９ａ’とする。尚、Ｃｕメッキ層に換えてＮｉメッキ層を成長させ、これを下地層１９ａ’としても良い。続く第２段階においては、Ｓｎメッキ液を用いてＳｎメッキを成長させ、電極パッド５ａ，１５ａの両側から成長させたＳｎメッキを中央部で接合させることで突起電極１９’を形成する。
【００４１】
その後、図４（ｅ）に示すように、回路基板１と半導体チップ１１の表面を覆っているマスクパターン３３，３７［図４（ｄ）参照］をウェットエッチングによって除去し、さらに、シード層３１，３５の露出部分をウェットエッチングによって除去する。この際、マスクパターン３３，３７［図４（ｄ）参照］に形成された開口部は、電極パッド５ａ，１５ａおよびダミーパッド５ｂ，１５ｂを覆う絶縁膜７，１７に設けられた開口より一回り大きく形成されているため、この開口部内に形成された突起部材９’および突起電極１９’は、絶縁膜７，１７に対して重なりをもって形成される。このため、シード層３１，３５を除去するためのエッチングが、電極パッド５ａ，１５ａやダミーパッド５ｂ，１５ｂにまで及ぶことを防止できる。
【００４２】
しかる後、図４（ｆ）に示すように、回路基板１と半導体チップ１１との間にアンダーフィル２０を注入し、回路基板１と半導体チップ１１との接合を強固にし、回路基板１に対して半導体チップ１１をフリップチップ接続してなる半導体装置２１’を得る。
【００４３】
以上説明した第２実施形態の製造方法であっても、第１実施形態の製造方法と同様に、突起部材９’も溶融によって半導体チップ１１と回路基板１との位置合わせを行った後、メッキ処理によって対向して配置される電極パッド５ａ，１５ａ間に同時に突起電極１９’を形成しているため、第１実施形態と同様の効果を得ることができる。
【００４４】
尚、上述した第１実施形態および第２実施形態においては、回路基板１に形成されるダミーパッド５ｂ、および半導体基板１１に形成されるダミーパッド１５ｂが、配線５や他の電極パッド５ａ，１５ａに接続されておらず、電気的に絶縁された状態であることとした。しかし、本発明の半導体装置は、このような構成に限定されることはない。すなわち、ダミーパッド５ｂ，１５ｂは、これらの間に狭持される突起部材９，９’を溶融させた場合に、その表面張力によって半導体基板１１−回路基板１間の位置合わせがセルフアラインで行われる大きさであれば良い。このため、このダミーパッド５ｂ，１５ｂを、他の電極パッド５ａ，１５ａと同様に用いても良く、この場合、突起部材９，９’としては、導電性材料が用いられることになる。
【００４５】
【発明の効果】
以上説明したように本発明の半導体装置およびその製造方法によれば、回路基板上に半導体チップをフリップチップ接続する際、高集積化によって電極パッドが微細化した場合であっても、特別な位置合わせ装置を用いることなく、セルフアラインで高精度に回路基板に対して半導体チップの位置合わせを行うことが可能になる。更に、突起電極の形成が１回で良いため、工程数を削減することができる。これにより、高集積化した半導体装置の製造コストの低減を図ることが可能になる。
【図面の簡単な説明】
【図１】第１実施形態の半導体装置の製造方法を示す断面工程図（その１）である。
【図２】第１実施形態の半導体装置の製造方法を示す断面工程図（その２）である。
【図３】第２実施形態の半導体装置の製造方法を示す断面工程図（その１）である。
【図４】第２実施形態の半導体装置の製造方法を示す断面工程図（その２）である。
【符号の説明】
１…回路基板、５…配線、５ａ，１５ａ…電極パッド、５ｂ，１５ｂ…ダミーパッド、９，９’…突起部材、１１…半導体チップ、１９，１９’…突起電極、２１，２１’…半導体装置
Claims (4)
- 回路基板上に、半導体チップをフリップチップ接続にて実装してなる半導体装置であって、
前記回路基板と半導体チップとの接続を図るために前記回路基板と半導体チップとの対向面部分にそれぞれ設けられた電極パッドと、
前記電極パッド間に狭持された突起電極と、
前記回路基板と半導体チップとの位置合わせを行うために前記回路基板と半導体チップとの対向面部分にそれぞれ設けられ、前記電極パッドよりも大きな面積を有する複数のダミーパッドと、
前記ダミーパッド間に狭持された突起部材とを備えた
ことを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記突起部材は樹脂からなる
ことを特徴とする半導体装置。 - 回路基板上に、半導体チップをフリップチップ接続にて実装する半導体装置の製造方法であって、
前記回路基板と半導体チップとの対向面部分に設けられたダミーパッド間に突起部材を狭持させた状態で、当該回路基板と半導体チップとを対向配置する工程と、
前記突起部材を溶融させ、当該突起部材を挟んで対向配置されている前記ダミーパッド間が最も近くなるように当該突起部材の表面張力によって前記回路基板に対して前記半導体チップを相対的に移動させた後、当該突起部材を硬化させて位置合わせを行う工程と、
前記位置合わせを行った半導体チップと回路基板とにそれぞれ形成された電極パッド上にメッキ処理によって突起電極を成長させ、対向配置された前記電極パッド間を当該突起電極で接続する工程とを行うこと
を特徴とする半導体装置の製造方法。 - 請求項３記載の半導体装置の製造方法において、
前記突起部材は樹脂からなる
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002280246A JP2004119646A (ja) | 2002-09-26 | 2002-09-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002280246A JP2004119646A (ja) | 2002-09-26 | 2002-09-26 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004119646A true JP2004119646A (ja) | 2004-04-15 |
Family
ID=32274992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002280246A Pending JP2004119646A (ja) | 2002-09-26 | 2002-09-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004119646A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004102663A1 (ja) * | 2003-05-15 | 2004-11-25 | Kumamoto Technology & Industry Foundation | 半導体チップ実装体およびその製造方法 |
| JP2011060941A (ja) * | 2009-09-09 | 2011-03-24 | Tokyo Electron Ltd | 半導体装置の製造方法 |
-
2002
- 2002-09-26 JP JP2002280246A patent/JP2004119646A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004102663A1 (ja) * | 2003-05-15 | 2004-11-25 | Kumamoto Technology & Industry Foundation | 半導体チップ実装体およびその製造方法 |
| JP2011060941A (ja) * | 2009-09-09 | 2011-03-24 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| US8664106B2 (en) | 2009-09-09 | 2014-03-04 | Tokyo Electron Limited | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3813402B2 (ja) | 半導体装置の製造方法 | |
| US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
| US20120119391A1 (en) | Semiconductor package and manufacturing method thereof | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| US8269354B2 (en) | Semiconductor package substrate structure and manufacturing method thereof | |
| JPH0982834A (ja) | 半導体パッケージの製造方法 | |
| JP2005109496A (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| US20010004134A1 (en) | Electronic device and method of producing same | |
| JP2012204391A (ja) | 半導体装置、半導体装置の製造方法、及び配線基板の製造方法 | |
| US20150087146A1 (en) | Microelectronic interconnect element with decreased conductor spacing | |
| JP2001068495A (ja) | 半導体装置及びその製造方法 | |
| US9941232B2 (en) | Electronic component device | |
| JP2004259988A (ja) | キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置 | |
| US6936927B2 (en) | Circuit device having a multi-layer conductive path | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| JPH10135404A (ja) | 半導体チップモジュール及びその製造方法 | |
| JP2004079716A (ja) | 半導体用ｃｓｐ型パッケージ及びその製造方法 | |
| JP5734624B2 (ja) | 半導体パッケージの製造方法 | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| WO2020000933A1 (zh) | 一种控制形变的扇出封装结构及其制造方法 | |
| JP2004335660A (ja) | 半導体装置及びその製造方法、並びに配線基板及びその製造方法 | |
| US11869844B2 (en) | Semiconductor device | |
| JP3568869B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| KR20140086531A (ko) | 패키지 기판 및 그 제조방법, 그리고 패키지 온 패키지 기판 | |
| JP2004119646A (ja) | 半導体装置およびその製造方法 |