JP2004335660A - 半導体装置及びその製造方法、並びに配線基板及びその製造方法 - Google Patents
半導体装置及びその製造方法、並びに配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2004335660A JP2004335660A JP2003128185A JP2003128185A JP2004335660A JP 2004335660 A JP2004335660 A JP 2004335660A JP 2003128185 A JP2003128185 A JP 2003128185A JP 2003128185 A JP2003128185 A JP 2003128185A JP 2004335660 A JP2004335660 A JP 2004335660A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bump
- bumps
- center
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1413—Square or rectangular array
- H01L2224/14132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】基板の反りの影響を受けず、バンプ同士の接続を容易にする半導体装置、配線基板、及びその製造方法を提供する。
【解決手段】基板２５上に電気回路が形成されたバンプ面積が、基板中心から基板端に向けて変わるようにして成る。
【選択図】 図１
【解決手段】基板２５上に電気回路が形成されたバンプ面積が、基板中心から基板端に向けて変わるようにして成る。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、並びに配線基板及びその製造方法に関する。
【０００２】
【従来の技術】
フリップチップ実装、フリップチップＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）やマルチチップモジュール（Ｍｕｌｔｉ−Ｃｈｉｐ Ｍｏｄｕｌｅ）等に代表されるフリップチップタイプの半導体装置は、基板上に電気回路が形成され、この電気回路の上に導電性のバンプが形成されることで、基板同士がバンプを通して電気的に接続される構造を有していた。バンプによって接合される半導体チップ基板やＳｉ基板、有機基板の大きさは最大１０〜２０ｍｍ程度であった。
【０００３】
このような従来のフリップチップタイプの半導体装置に形成される接続のためのバンプ数も最大数百程度であったため、バンプピッチは、おおよそ百から数百μｍとることが可能で、バンプの高さもおおよそ５０〜１００μｍ以上確保することが可能であった。そのため、基板がもつ反りを十分なバンプ高さによって吸収してバンプ同士を接続でき、電気的に接続不良が起きることはほとんどなかった。
【０００４】
ところが近年、システムインパッケージ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）に代表されるように、接続バンプ材が数千以上にのぼるようなフリップチップタイプの半導体装置が開発されている。この半導体装置の場合は、チップサイズが従来と同様に最大１０〜２０ｍｍ程度であるにもかかわらず、数〜数十μｍピッチのバンプピッチで電気的に接続する必要に迫られてきた。
【０００５】
このような微細ピッチの場合でもバンプ形成は、電解メッキなどの従来法で形成していた。即ち、そのバンプ形成は、半導体素子の接続用端子（いわゆるパッド部）にレジストを塗布し、フォトリソグラフィー法にてパターニングして作製したバンプ用の開口部に電解メッキ法や蒸着法等で半田やＡｕなどの材質のバンプを形成する方法が主流であった。
【０００６】
フォトリソグラフィー法で形成するバンプ形成法の場合は、微細なバンプピッチに対応して、微細なバンプ用開口部を形成する必要性がある。バンプ形成用レジストのアスペクト比（レジスト膜厚／レジスト幅）は、１程度までしか良好なパターニング性を維持できないことから、レジスト膜厚を薄くして対応している。
【０００７】
通常、図１０に示すように接続用端子１が形成された基板（例えば半導体基板、有機基板等）４上に、接続用端子１より大きい径での開口５を有するようにパターニングされたレジストマスク２が形成され、この開口５内に接続用端子１にバンプ下地金属（ＵＢＭ）６を介してバンプ３が形成される。例えば接続端子１の大きさが１０μｍで、ピッチが２０μｍのバンプ３では、レジストマスク２の膜厚ｈ１が６μｍ程度で、バンプ３高さｈ２が、レジスト膜厚ｈ１以下の数μｍ程度になる。
【０００８】
特許文献１には、基板の反りを考慮して、半田バンプを形成した後に、基板中央から周辺に掛けての半田バンプをその頂部の高さが面一となるように押し潰して成る半田バンプを有する配線基板が記載されている。
【０００９】
【特許文献１】
特開平１０−５６２５６号公報
【００１０】
【発明が解決しようとする課題】
ところで、図１１に示すように、例えばバンプ３が形成された第１の半導体基板４Ａと同様にバンプ３が形成された第２の半導体基板４Ｂを、バンプ３同士が互いに接続するように接合して半導体装置１１を構成する接合、微細なバンプ３になるほどバンプ高さｈ２が低くなるため、従来あまり気にされなかった基板４［４Ａ，４Ｂ］自身のもつ反りの影響により、バンプ３の全数が接続できない現象が起こってきた。
【００１１】
基板４がＳｉの場合は、Ｓｉとその上に形成される保護膜の熱膨張係数差により反りが生じ、また、保護膜がＳｉＮやＳｉＯ２の無機保護膜の場合は、通常、回路形成面が凸になるように反っている。例えば、厚み７２５μｍの基板、２０ｍｍの半導体チップの場合においては、１μｍ程度反りが存在した。
【００１２】
この反りにより、例えば、Ｓｉ基板４同士を微細バンプ３で接合する場合は、接続時に両側の基板［４Ａ，４Ｂ］の反り量の和により影響を受け、例えば前例の２０ｍｍの半導体チップ同士を接合する場合、基板［４Ａ，４Ｂ］中心付近と基板［４Ａ，４Ｂ］端では２μｍ程度の差となり。バンプ３同士のギャップに差が存在した。
【００１３】
基板同士を接続する際の半田バンプは、あらかじめ基板に半田の活性を有するアンダーフィルを塗布後、フリップチップボンダー装置にてバンプに荷重をかけながら加熱溶融させる。図１２に示すように基板４の回路形成面が凸に反っていると、基板４は自身の剛性のため平坦なマウント治具８に夫々の真空吸着孔８Ａ，８Ｂを通じて真空引きして、真空チャックしても基板４の反りは完全に矯正されずにマウント治具８に対して回路形成面が凸に反ったまま吸着されてしまう。このため基板の反りにより基板中心付近のバンプ３は、潰れすぎてしまい、ひどい場合は近接バンプとショートを起こし、基板端のバンプ３はバンプ同士が接続できない不良が生じた。
【００１４】
ここで中心付近のバンプ同士をショートさせないようにフリップチップボンダー装置の荷重を低下させると、今度はチップ端のバンプ同士がチップの反りのために接することができない接続不良が発生する。仮にフリップチップボンダー装置の荷重により一旦基板の反りを緩和できバンプ同士を接合できても、基板同士をボンディングした直後に基板が持つ反りの復元力により一旦接続したバンプが破断する不良が生じた。
【００１５】
これは、バンプの高さが、数μｍと微細になったために、従来の半田バンプでは、例えば、半田バンプの高さが５０〜１００μｍ以上の場合、あまり気にされなかった基板自身のもつ反りの影響により接続不良が生じることとなった。
【００１６】
また、ＡｕやＣｕバンプの場合も、図１３Ａに示すように、あらかじめ基板４にアンダーフィル材６を塗布した後、フリップチップボンダー装置８にてバンプを加圧しながら２００〜２５０℃程度に加熱し、樹脂を硬化させ、バンプを圧接もしくは金属接合させている。しかし、図１３Ｂに示すように基板の回路形成面が凸に反っていると、基板端付近のバンプ３はフリップチップボンダー装置８による加圧接続時には一旦チップ基板がある程度平坦化されて、バンプ同士が接触していたものが、ボンディング直後に基板の持つ反りの復元力により一旦接続したバンプ３が破断する不良が生じた。
いずれのバンプ接続の場合も数μｍ高さの微細なバンプになったために、従来からあるバンプ高さあまり気にされなかった基板自身のもつ反りの影響により接続不良が生じた。
また、従来のフリップチップ実装では、ＡｕやＣｕバンプは半田バンプと比較して接合荷重が高くかつ硬いため、図１４に示すように回路形成面が凸に反っていると、基板の反りのためバンプのうち基板端のバンプ同士から接合してしまい、局所的に一部のバンプに高荷重がかかることで、その下にトランジスタが形成された構造のＬＳＩは、Ｔｒ破壊を生じる原因となった。
基板の反りの影響は、基板の大きさが大きくなる程大きくなるため、特に基板が大きくバンプ接続数の多いＬＳＩにて顕著に表れた。
【００１７】
本発明は、上述の点に鑑み、基板の反りの影響を受けず、バンプを介して基板の電気的接続を確実にするようにした半導体装置及びその製造方法、配線基板及びその製造方法を提供するものである。
【００１８】
【課題を解決するための手段】
本発明に係る半導体装置は、基板上の電気回路に形成されたバンプの面積を、基板中心から基板端に向けて変えるようにして構成する。
【００１９】
本発明に係る半導体装置では、バンプの面積を基板中心から基板端に向けて変えるように構成されるので、バンプ面積の大きさに対応してバンプ高さを大きくすることができる。このため、基板が反っていてもバンプ高さが主面でみたとき同程度の高さになり、半導体装置を良好に接続することができる。
【００２０】
本発明に係る配線基板は、基板上の電気回路に形成されたバンプの面積を、基板中心から基板端に向けて変えるようにして構成する。
【００２１】
本発明に係る配線基板では、バンプの面積を基板中心から基板端に向けて変えるように構成されるので、バンプ面積の大きさに対応してバンプ高さを大きくすることができる。このため、基板が反っていてもバンプ高さが主面でみたとき同程度の高さになり、配線基板を良好に接続することができる。
【００２２】
本発明に係る半導体装置は、電気回路が形成され該電気回路上にバンプを有した基板同士が、基板中央から基板端に向けて面積及び高さを変えて形成したバンプを介して電気的に接合されて構成する。
【００２３】
本発明に係る半導体装置では、基板上のバンプがその面積及び高さを基板中央から基板端に向けて変えるように、即ち基板端に向けて大きくなるように形成されるので、バンプ高さが主面で見たとき同程度の高さになる。このため、基板が反っていても基板同士を良好に接続することができる。
【００２４】
本発明に係る半導体装置の製造方法は、電気回路が形成された半導体基板上に、電気回路の接続端子に対応する位置において開口が形成され該開口の面積が基板中央から基板端に向けて大きくなるマスクを形成する工程と、マスクを介して接続端子上に基板中央から基板端に向けて面積及び高さが大きくなるバンプを形成する工程とを有する。
【００２５】
本発明に係る半導体装置の製造方法によれば、開口面積が基板中央から基板端に向けて大きくなるマスクを介してバンプを形成するので、形成されるバンプの面積及び高さは基板中心から基板端に向けて大きくなる。このため、基板が反っていても主面で見たとき同程度の高さのバンプを有する半導体装置が得られる。
【００２６】
本発明に係る配線基板の製造方法は、電気回路が形成された半導体基板上に、電気回路の接続端子に対応する位置において開口が形成され該開口の面積が基板中央から基板端に向けて大きくなるマスクを形成する工程と、マスクを介して接続端子上に基板中央から基板端に向って面積及び高さが大きくなるバンプを形成する工程とを有する。
【００２７】
本発明に係る配線基板の製造方法によれば、開口面積が基板中央から基板端に向けて大きくなるマスクを介してバンプを形成するので、形成されるバンプの面積及び高さは基板中心から基板端に向けて大きくなる。このため、基板が反っていても主面で見たとき同程度の高さのバンプを有する配線基板が得られる。
【００２８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【００２９】
本発明の実施の形態においては、微細化が進んだバンプによるフリップチップ接続を行う際、基板が有する反りの影響による電気接続不良をなくすために、バンプ面積、例えば直径を基板内で変えることで、バンプ高さも変わり、バンプ同士を均一に接続できるように構成するものである。
【００３０】
図１は、本発明に係るバンプを有した半導体装置、あるいはバンプを有した配線基板に適用される一実施の形態を示す。
本実施の形態に係るバンプを有する基体２０は、上面に電気回路が形成された基板２５の該回路形成面が凸に反っている場合、バンプ２１［２１１，２１２，２１３，２１４］の面積、本例では直径φ［φ１，φ２，φ３，φ４］基板中心から基板端に向って段階的に変えることで、バンプ２１の高さＨ［Ｈ１，Ｈ２，Ｈ３，Ｈ４］を段階的に変えるように構成する。
即ち、基板中心のバンプ２１１を径φ１及び高さＨ１として、基板端に向ってバンプ２１２の径φ２及び高さＨ２、バンプ２１３の径φ３及び高さＨ３、バンプ２１４の径φ４及び高さＨ４が段階的に大きく（φ１＜φ２＜φ３＜φ４、Ｈ１＜Ｈ２＜Ｈ３＜Ｈ４）なるよう構成する。各バンプ２１は回路配線の端部に形成された接続端子（いわゆるＡｌパッド）２３〔２３１、２３２、２３３、２３４〕上に形成される。本例では、バンプ２１の径に対応して接続端子の面積も基板中央から基板端に向って段階的に大きく形成される。この結果、基板２０が反っても基板主面を見たとき、基板中央から基板端に向ってバンプ高さＨを同程度にすることができる。
【００３１】
バンプを有する基体２０が半導体装置の場合は、基板２５である半導体基板に半導体素子が形成され、基板表面に例えばＡｌによる内部配線が形成され、各内部配線の端部に接続端子２３が形成され、各接続端子２３上に基板中央から基板端に向って径φ及び高さＨが段階的に大きくなるバンプ２１が形成されて成る。半導体装置の基板２５としては、半導体チップ、半導体ウェハー等を用いることができる。
バンプを有する基体２０が配線基板の場合は、基板２５である所要の基板の表面に所要の配線、例えばＡｌ配線が形成され、各配線の端部に接続端子２３が形成され、各接続端子２３上に基板中央から基板端に向って径φ及び高さＨが段階的に大きくなるバンプ２１が形成されて成る。配線基板の基板２５としては、プラスチック基板などの有機基板、ガラス基板、セラミック基板、Ｓｉ基板、ＧａＡｓ基板等を用いることができる。
【００３２】
従って、本実施の形態では、図３に示すように、バンプ２１を有する半導体装置とバンプ２１を有する配線基板とを互いのバンプ２１同士が接続されるようにして電気的に接合して成る半導体装置を構成することができる。あるいはバンプ２１を有する２つの半導体装置を互いのバンプ２１同士が接続されるようにして電気的に接合して成る半導体装置を構成することができる。この構成においては、基板の反りに関わらず接合される両基板２０のバンプ同士が基板全域にわたり良好に接続される。
【００３３】
バンプ２１〔２１１〜２１４〕の形成法は、例えば電解メッキ、無電解メッキ、あるいは印刷で形成することが可能である。電解メッキ法の場合、バンプ径φはフォトリソグラフィ法を用いて形成したレジストマスクにより決定される。図２に示すように、基板２５上にバンプ用開口部２７〔２７１、２７２、２７３、２７４〕を有するレジストマスク２６を形成した際、バンプ用開口部２７を図示するように基板内で変えると、レジスト膜厚ｔが一定なためバンプ用開口部２７のアスペクト比（＝レジスト膜厚ｔ／開口径ｄ）は、バンプ用開口部２７が小さい程、即ちバンプ径φが小さい程高く、バンプ用開口部２７すなわちバンプ径φが大きい程低くなる。
【００３４】
図２に示すように、レジストマスク２６のバンプ用開口部２７のアスペクト比を基板中央から基板端に向けて変えると、電解メッキ液がバンプ用開口部２７に循環する液量が変わり、供給される金属イオン量も同時に変わるため、バンプ下地金属（図示せず）及びバンプ２１の形成膜厚を変えることができ、その結果バンプ高さＨを変えることが可能になる。
【００３５】
レジストマスク２６のバンプ用開口部２７のアスペクト比が高い部分すなわちバンプ径φが小さい部分は、メッキ液がバンプ用開口部２７内に入り難くなるためバンプ高さＨが低くなり、アスペクト比が低い部分すなわちバンプ径φが大きい部分は、メッキ液がバンプ用開口部２７内に入り易くなるためバンプ高さＨを高くすることが可能になる。接続端子２３〔２３１〜２３４〕を除く基板表面に形成される保護層膜（図示せず）としては、例えばＳｉ基板の場合、ＳｉＮ膜、ＳｉＯ２膜が一般的であるが、この表面保護層膜の膜厚は通常約１〜３μｍ程度である。Ｓｉ基板が例えば四角形状の一辺の長さ２０ｍｍの大きさを持つ場合の反り量が前述したように１μｍ程度であることから、バンプ高さＨが数μｍの微細バンプの場合、保護膜の１〜３μｍ程度の段差によるバンプ高さの差により基板の反りに影響を低減することが可能である。
【００３６】
次に、図４、図５及び図６を用いて本発明に係る半導体装置の製造方法の一実施の形態を説明する。図４は作製フローを示し、図５及び図６は各工程の断面構造を示す。
【００３７】
図４において、工程Ｓ１〜Ｓ１１はバンプを有する半導体装置の作製を示し、工程Ｓ１２〜Ｓ２２はバンプを有する配線基板の作製を示し、工程Ｓ２３〜Ｓ２４は半導体装置と配線基板を接合した全体の半導体装置の作製を示す。
先ず、図４の工程Ｓ１及び図５Ａに示すように、半導体装置を作製するためのＳｉウェハー３１を用意する。この半導体ウェハー３１は、所要の大きさ本例では５×２０ｍｍの各半導体チップ基板に対応する基板領域３２に図示せざるも半導体素子、内部配線等が形成され、内部配線の接続端子２３［２３１〜２３４］を除く全面に保護膜が形成されて成る。保護膜としては、例えばＳｉＮなどの無機膜を用いることができ、所要の膜厚本例では２μｍの膜厚で形成される。半導体ウェハー３１は、内部配線形成面側が凸となるような反りが存在している。接続端子２３［２３１〜２３４］は、例えば基板中心部で小さな所要の開口径及びピッチを有し、基板端に行くほど段階的に開口径を大きくし、基板端では最も大きい開口径及びピッチで形成される。本例では、接続端子２３が基板中心部で１０μｍの開口径及び２０μｍのピッチ、基板端で２０μｍの開口径及び４０μｍのピッチで形成される。
【００３８】
次に、図４の工程Ｓ２及び図５Ｂに示すように、半導体ウェハー３１の全面上にバンプ下地金属膜３３を形成する。本例ではＴｉ，Ｃｕによるメッキシードメタルをスパッタ法にて被着し、Ｔｉ膜３４とＣｕ膜３５を順次積層してなる厚さ０．５μｍのバンプ下地金属膜３３を形成する。
【００３９】
次に、図４の工程Ｓ３、Ｓ４及び図５Ｃに示すように、バンプ下地金属膜３３上にフォトレジスト層を塗布し、パターニングして基板中央部で狭い開口径（あるいは開口幅）となり基板端に行くほど段階的に広い開口径（あるいは開口幅）となる開口３７［３７１、３７２、３７３、３７４］を有するレジストマスク３６を形成する。本例では厚さ１０μｍ程度のフォトレジスト層を塗布し、基板中心部の開口径（開口幅）が１５μｍ、基板端部の開口径（開口幅）が２５μｍとなるようにパターニングしてレジストマスク３６を形成する。
【００４０】
次に、図４の工程Ｓ５及び図５Ｄに示すように、例えば電解メッキ法にてレジストマスク３６の各開口３７［３７１〜３７４］にバンプとなるべき金属層３９［３９１、３９２、３９３、３９４］を形成する。本例では下からＮｉ層、Ｓｎ層を積層してバンプ用の金属層３９を形成する。この電解メッキにおいて、アスペクト比が高い開口３７では電解メッキ液が入り難くバンプ用の金属層３９の膜厚が小さくなり、アスペクト比が低い開口３７では電解メッキ液が入り易くバンプ用の金属層３９の膜厚が大きくなる。このため、基板中央部の開口３７１から基板端の開口３７４に向って段階的にバンプ用の金属層３９の膜厚が大きくなる。
【００４１】
次に、図４の工程Ｓ６及び図５Ｅに示すように、剥離液によりレジストマスク３６を除去する。
次に、図４の工程Ｓ７及び図５Ｆに示すように、バンプ用の金属層３９をマスクにＴｉ／Ｃｕのバンプ下地金属膜３３をエッチング液により選択的に除去する。
【００４２】
次に、図４の工程Ｓ８及び図６Ｇに示すように、バンプ用の金属層３９を被覆するようにフラックス４０を塗布する。
次に、図４の工程Ｓ９及び図６Ｈに示すように、窒素リフロー炉にて熱処理しバンプ用の金属層３９、特に上層のＳｎ層を溶融して半球状のはんだバンプ２１［２１１〜２１４］を形成する。本例では窒素リフロー炉にて最大温度２７０℃中加熱してＳｎ層を溶融し、基板中心部ではＮｉ／Ｓｎ層が平均３μｍの厚みに対して、 基板端ではＮｉ／Ｓｎ層が３．５μｍの厚みで半球状の半田バンプとなす。
【００４３】
次に、図４の工程Ｓ１０及び図６Ｉに示すように、フラックス４０を例えばグリコールエーテル系有機溶剤にて除去する。ここに基板中心から基板端に向けて、バンプ径（あるいは面積）φが大きく且つバンプ高さＨが段階的に大きくなるバンプ２１［２１１〜２１４］が完成する。
次に、図４の工程Ｓ１１及び図６Ｊに示すように、半導体ウェハー３１をダイサーを用いてダイシングし、目的の半導体素子が形成されたシリコン基板４２上にバンプ２１［２１１〜２１４］を有する半導体チップ４１を作製する。
【００４４】
一方、配線基板は図４の工程Ｓ１２〜Ｓ２２により作製する。なお、断面構造は、出発基板が異なるだけで、図５Ａ〜図６Ｊと同様であるので図面は省略する。
先ず、図４の工程Ｓ１２に示すように、配線基板、本例ではＡｌ配線シリコン基板を作製するためのＳｉウェハーを用意する。このＳｉ体ウェハーは、所要の大きさ本例では２１×２１ｍｍのＡｌ配線シリコン基板（図６Ｋ参照）に対応する基板領域に図示せざるもＡｌ配線が形成され、Ａｌ配線の接続端子４４［４４１〜４４４］（図６Ｋ参照）を除く全面に保護膜が形成されて成る。半導体チップ４１と同様に、保護膜としては、例えばＳｉＮなどの無機膜を用いることができ、所要の膜厚本例では２μｍの膜厚で形成される。半導体ウェハーは、Ａｌ配線形成面側が凸となるような反りが存在している。接続端子４４［４４１〜４４４］は、例えば基板中心部で小さな所要の開口径及びピッチを有し、基板端に行くほど段階的に開口径を大きくし、基板端では最も大きい開口径及びピッチで形成される。本例では、接続端子４４が基板中心部で１０μｍの開口径及び２０μｍのピッチ、基板端で２０μｍの開口径及び４０μｍのピッチで形成される。
【００４５】
これ以降の工程は、上述した図４の工程Ｓ２〜Ｓ１１と同様である。即ち、図４の工程Ｓ１３に示すように、半導体ウェハーの全面上にバンプ下地金属膜を形成する。本例ではＴｉ、Ｃｕによるメッキシードメタルをスパッタ法にて被着し、Ｔｉ膜とＣｕ膜を順次積層してなる厚さ０．５μｍのバンプ下地金属膜を形成する。
【００４６】
次に、図４の工程Ｓ１４、Ｓ１５に示すように、バンプ下地金属膜上にフォトレジスト層を塗布し、パターニングして基板中央部で狭い開口径（あるいは開口幅）となり基板端に行くほど段階的に広い開口径（あるいは開口幅）となる開口を有するレジストマスクを形成する。本例では厚さ１０μｍ程度のフォトレジスト層を塗布し、基板中心部の開口径（開口幅）が１５μｍ、基板端部の開口径（開口幅）が２５μｍとなるようにパターニングしてレジストマスクを形成する。
【００４７】
次に、図４の工程Ｓ１６に示すように、例えば電解メッキ法にてレジストマスクの各開口にバンプとなるべき金属層を形成する。本例では下からＮｉ層、Ｓｎ層を積層してバンプ用の金属層を形成する。この電解メッキにおいて、開口のアスペクト比が高い開口では電解メッキ液が入り難くバンプ用の金属層の膜厚が小さくなり、アスペクト比が低い開口では電解メッキ液が入り易くバンプ用の金属層の膜厚が大きくなる。このため、基板中央部の開口から基板端の開口に向って段階的にバンプ用の金属層の膜厚が大きくなる。
【００４８】
次に、図４の工程Ｓ１７に示すように、剥離液によりレジストマスクを除去する。
次に、図４の工程Ｓ１８に示すように、バンプ用の金属層をマスクにＴｉ／Ｃｕのバンプ下地金属膜をエッチング液により選択的に除去する。
【００４９】
次に、図４の工程Ｓ１９に示すように、バンプ用の金属層を被覆するようにフラックスを塗布する。
次に、図４の工程Ｓ２０に示すように、窒素リフロー炉にて熱処理しバンプ用の金属層、特に上層のＳｎ層を溶融して半球状のはんだバンプ４５［４５１〜４５４］（図６Ｋ参照）を形成する。本例では窒素リフロー炉にて最大温度２７０℃中加熱してＳｎ層を溶融し、基板中心部ではＮｉ／Ｓｎ層が平均３μｍの厚みに対して、基板端ではＮｉ／Ｓｎ層が３．５μｍの厚みで半球状の半田バンプとなす。
【００５０】
次に、図４の工程Ｓ２１に示すように、フラックスを例えばグリコールエーテル系有機溶剤にて除去する。ここに基板中心から基板端に向けて、バンプ径（あるいは面積）φが大きく且つバンプ高さＨが段階的に大きくなるバンプ４４［４４１〜４４４］が完成する。
次に、図４の工程Ｓ２２に示すように、半導体ウェハーをダイサーを用いてダイシングし、目的のシリコン基板４３のＡｌ配線形成面にバンプ４４［４４１〜４４４］を有するＡｌ配線シリコン基板４７（図６Ｋ参照）を作製する。
【００５１】
そして、図４の工程Ｓ２３に示すように、バンプ２１の高さが段階的に異なる半導体チップ４１とＡＬ配線シリコン基板４７同士にアンダーフィルを塗布する。次に、図４の工程Ｓ２４及び図６Ｋに示すように、半導体チップ４１とＡＬ配線シリコン基板４７同士をフリップチップボンダーを用いて接合する。本例ではフリップチップボンダーにより、接合温度２４０℃に加熱しながら１０ｋｇｆ荷重をかけてフリップチップマウント接続する。これによって、チップ基板４２、４３の剛性により完全にチップ基板４２、４３の反りを矯正せずにマウントしても、バンプ２１及び４４同士が基板中央ほど低く、基板端に行くほど高く形成されているため、バンプ２１及び４４同士をショートあるいはオープンなく均一に接合した目的の半導体装置４８を得る。
【００５２】
図７、図８及び図９は、本発明に係る半導体装置の製造方法の他の実施の形態を示す。図７は作製フローを示し、図８及び図９は各工程の断面構造を示す。
【００５３】
図７において、工程３１〜Ｓ３８はバンプを有する半導体装置の作製を示し、工程Ｓ３９〜Ｓ４６はバンプを有する配線基板の作製を示し、工程Ｓ４７〜工程Ｓ４８半導体装置と配線基板を接合した全体の半導体装置の作製を示す。
先ず、図７の工程Ｓ３１及び図８Ａに示すように、半導体装置を作製するためのＳｉウェハー５１を用意する。この半導体ウェハー５１は、所要の大きさ本例では５×２０ｍｍの各半導体チップ基板に対応する基板領域５２に図示せざるも半導体素子、内部配線等が形成され、内部配線の接続端子５３［５３１〜５３４］を除く全面に保護膜が形成されて成る。保護膜としては、例えばＳｉＮなどの無機膜を用いることができ、所要の膜厚本例では２μｍの膜厚で形成される。半導体ウェハー５１は、内部配線形成面側が凸となるような反りが存在している。接続端子５２［５２１〜５２４］は、例えば基板中心部で小さな所要の開口径及びピッチを有し、基板端に行くほど段階的に開口径を大きくし、基板端では最も大きい開口径及びピッチで形成される。本例では、接続端子５２が基板中心部で１０μｍの開口径及び２０μｍのピッチ、基板端で２０μｍの開口径及び４０μｍのピッチで形成される。
【００５４】
次に、図７の工程Ｓ３２及び図８Ｂに示すように、半導体ウェハー５１の全面上にバンプ下地金属膜５４を形成する。本例ではＴｉ、Ｎｉによるメッキシードメタルをスパッタ法にて被着し、Ｔｉ膜５５とＮｉ膜５６を順次積層してなる厚さ０．５μｍのバンプ下地金属膜５４を形成する。
【００５５】
次に、図７の工程Ｓ３３、Ｓ３４及び図８Ｃに示すように、バンプ下地金属膜５４上にフォトレジスト層を塗布し、パターニングして基板中央部で狭い開口径（あるいは開口幅）となり基板端に行くほど段階的に広い開口径（あるいは開口幅）となる開口５８［５８１、５８２、５８３、５８４］を有するレジストマスク５９を形成する。本例では厚さ１０μｍ程度のフォトレジスト層を塗布し、基板中心部の開口径（開口幅）が１５μｍ、基板端部の開口径（開口幅）が２５μｍとなるようにパターニングしてレジストマスク５９を形成する。
【００５６】
次に、図７の工程Ｓ３５及び図８Ｄに示すように、例えば電解メッキ法にてレジストマスク５９の各開口５８［５８１〜５８４］にバンプとなるべき金属層６０［６０１、６０２、６０３、６０４］を形成する。本例では下からＡｕ層によるバンプ用の金属層６０を形成する。この電解メッキにおいて、アスペクト比が高い開口５８では電解メッキ液が入り難くバンプ用のＡｕ金属層６０の膜厚が小さくなり、アスペクト比が低い開口５８では電解メッキ液が入り易くバンプ用のＡｕ金属層３９の膜厚が大きくなる。このため、基板中央部の開口５８１から基板端の開口５８４に向って段階的にバンプ用のＡｕ金属層６０の膜厚が大きくなる。本例では基板中央でＡｕ層６０が平均厚さ５μｍに対して、基板端でＡｕ層６０が平均厚さ５．５μｍである。
【００５７】
次に、図７の工程Ｓ３６及び図８Ｅに示すように、剥離液によりレジストマスク５９を除去する。
次に、図７の工程Ｓ３７及び図９Ｆに示すように、バンプ用のＡｕ金属層６０をマスクにＴｉ／Ｎｉのバンプ下地金属膜５４をエッチング液により選択的に除去する。ここに基板中心から基板端に向けて、バンプ径（あるいは面積）φが大きく且つバンプ高さＨが段階的に大きくなるバンプ６１［６１１〜６１４］が完成する。
次に、図７の工程Ｓ３８及び図９Ｇに示すように、半導体ウェハー５１をダイサーを用いてダイシングし、目的の半導体素子が形成されたシリコン基板５２上にバンプ６１［６１１〜６１４］を有する半導体チップ６２を作製する。
【００５８】
一方、配線基板は図７の工程Ｓ３９〜Ｓ４６により作製する。なお、断面構造は、出発基板が異なるだけで、図８Ａ〜図８Ｇと同様であるので図面は省略する。
先ず、図７の工程Ｓ３９に示すように、配線基板、本例ではＡｌ配線シリコン基板を作製するためのＳｉウェハーを用意する。このＳｉ体ウェハーは、所要の大きさ本例では２１×２１ｍｍのＡｌ配線シリコン基板（図８Ｋ参照）に対応する基板領域に図示せざるもＡｌ配線が形成され、Ａｌ配線の接続端子６５［６５１〜６５４］（図９Ｈ参照）を除く全面に保護膜が形成されて成る。半導体チップ６２と同様に、保護膜としては、例えばＳｉＮなどの無機膜を用いることができ、所要の膜厚本例では２μｍの膜厚で形成される。半導体ウェハーは、Ａｌ配線形成面側が凸となるような反りが存在している。接続端子６５［６５１〜６５４］は、例えば基板中心部で小さな所要の開口径及びピッチを有し、基板端に行くほど段階的に開口径を大きくし、基板端では最も大きい開口径及びピッチで形成される。本例では、接続端子６５が基板中心部で１０μｍの開口径及び２０μｍのピッチ、基板端で２０μｍの開口径及び４０μｍのピッチで形成される。
【００５９】
これ以降の工程は、上述した図７の工程Ｓ３２〜Ｓ３８と同様である。即ち、図７の工程Ｓ４０に示すように、半導体ウェハーの全面上にバンプ下地金属膜を形成する。本例ではＴｉ、Ｎｉによるメッキシードメタルをスパッタ法にて被着し、Ｔｉ膜とＮｉ膜を順次積層してなる厚さ０．５μｍのバンプ下地金属膜を形成する。
【００６０】
次に、図７の工程Ｓ４１、Ｓ４２に示すように、バンプ下地金属膜上にフォトレジスト層を塗布し、パターニングして基板中央部で狭い開口径（あるいは開口幅）となり基板端に行くほど段階的に広い開口径（あるいは開口幅）となる開口を有するレジストマスクを形成する。本例では厚さ１０μｍ程度のフォトレジスト層を塗布し、基板中心部の開口径（開口幅）が１５μｍ、基板端部の開口径（開口幅）が２５μｍとなるようにパターニングしてレジストマスクを形成する。
【００６１】
次に、図７の工程Ｓ４３に示すように、例えば電解メッキ法にてレジストマスクの各開口にバンプとなるべき金属層を形成する。本例ではＡｕ層によりバンプ用の金属層を形成する。この電解メッキにおいて、アスペクト比が高い開口では電解メッキ液が入り難くバンプ用の金属層の膜厚が小さくなり、アスペクト比が低い開口では電解メッキ液が入り易くバンプ用のＡｕ金属層の膜厚が大きくなる。このため、基板中央部の開口から基板端の開口に向って段階的にバンプ用のＡｕ金属層の膜厚が大きくなる。本例では基板中央でＡｕ層が平均厚さ５μｍに対して、基板端でＡｕ層が平均厚さ５．５μｍである。
【００６２】
次に、図７の工程Ｓ４４に示すように、剥離液によりレジストマスクを除去する。
次に、図７の工程Ｓ４５に示すように、バンプ用のＡｕ金属層をマスクにＴｉ／Ｎｉのバンプ下地金属膜をエッチング液により選択的に除去する。ここに基板中心から基板端に向けて、バンプ径（あるいは面積）φが大きく且つバンプ高さＨが段階的に大きくなるバンプ６６［６６１〜６６４］が完成する。
次に、図７の工程Ｓ４６に示すように、半導体ウェハーをダイサーを用いてダイシングし、目的のシリコン基板６７のＡｌ配線形成面にバンプ６６［６６１〜６６４］を有するＡｌ配線シリコン基板６８を作製する。
【００６３】
そして、図７の工程Ｓ４７に示すように、バンプ６１の高さが段階的に異なる半導体チップ６２と同様にバンプ６６の高さが段階的に異なるＡＬ配線シリコン基板６８同士にアンダーフィルを塗布する。次に、図７の工程Ｓ４８及び図９Ｈに示すように、半導体チップ６２とＡＬ配線シリコン基板６８同士をフリップチップボンダーを用いて接合する。本例ではフリップチップボンダーにより、接合温度２５０℃に加熱しながら３０ｋｇｆ荷重をかけてフリップチップマウント接続する。これによって、チップ基板５２、６７の剛性により完全にチップ基板５２、６７の反りを矯正せずにマウントしても、バンプ６１及び６６同士が基板中央ほど低く、基板端に行くほど高く形成されているため、バンプ６１及び６６同士をショートあるいはオープンさせることなく均一に接合した目的の半導体装置６９を得る。
【００６４】
上述した本実施の形態に係るバンプを有する半導体装置及び配線基板によれば、バンプ径（バンプ面積）を基板内で段階的に変えることにより、バンプの高さも段階的にかえることができる。即ち、バンプ高さが基板中央から基板端に向けて段階的に大きくすることができる。このため、基板同士、即ち半導体装置（半導体チップ）同士、あるいは半導体装置（半導体チップ）と配線基板とをフリップチップ実装する際には、基板が反っていても均一な荷重で基板中央から基板端にかけてバンプ同士を均一の接続することが可能になる。
【００６５】
本実施の形態に係るフリップチップ実装して構成した半導体装置によれば、基板の反りの影響を低減し、バンプ同士が均一に接合されので、バンプ同士のショート、オープンが減少し、接合の歩留りを向上することができる。また、信頼性の高いこの種の半導体装置を提供することができる。
【００６６】
また、上述した実施の形態に係る半導体チップ及び配線基板の製造方法によれば、レジストマスクの開口面積を基板中央から基板端に向けて段階的に広くなるように変化させることにより、電解メッキによりバンプを形成した際、バンプ径（面積）が基板中央から基板端に向けて段階的に大きくなるように変わると共に、バンプ高さも同じように基板中央から基板端に向けて大きくなるように変えることができる。従って、基板内で段階的にバンプ径８面積）及びバンプ高さを変え、しかも基板が反った状態で各バンプの頂部を略同じ面上に有るようにした、半導体チップ及び配線基板を容易に製造することができる。
【００６７】
本実施の形態に係るフリップチップ実装の半導体装置の製造方法によれば、バンプ同士の電気的接続不良が低減し、製造歩留りを向上することができる。
バンプが基板の反りの影響を受けないので、均一な荷重で実装が可能になり、例えばバンプ下にトランジスタ等の半導体素子が形成されている場合、一部のバンプに局部的に過大な荷重がかかることがなく、半導体素子の荷重ダメージを最小限に抑えることができ、信頼性の高いこの種の半導体装置を製造することができる。
【００６８】
本実施の形態では、特にバンプ接続数が多いＬＳＩに適用して好適ならしめる。
本実施の形態では、バンプ径（面積）、バンプ高さを段階的に変えるようにしたが、連続的に変えるようにしても良く、あるいは複数のバンプ群で段階的に変えるようにしても良い。
本実施の形態では、回路形成面を凸になる基板に適用したが、逆に回路形成面が凹になる基板に対しては、バンプ径（面積）及びバンプ高さを上例と逆に方向に変えるようにする。
【００６９】
本実施の形態では、バンプの形成方法として、電解メッキ以外にも、無電解メッキ、印刷等で形成することができる。
【００７０】
【発明の効果】
本発明の半導体装置によれば、バンプ面積を基板中心から基板端に向けて変えることにより、バンプ面積に応じてバンプ高さも変えることができる。
本発明の半導体装置によれば、バンプ面積及びバンプ高さ基板中心から基板端に向けて変えることにより、基板に反りが生じていても、各バンプ高さを主面で見たとき同程度の高さにすることができる。
【００７１】
本発明の配線基板によれば、バンプ面積を基板中心から基板端に向けて変えることにより、バンプ面積に応じてバンプ高さも変えることができる。
本発明の配線基板によれば、バンプ面積及びバンプ高さ基板中心から基板端に向けて変えることにより、基板に反りが生じていても、各バンプ高さを主面で見たとき同程度の高さにすることができる。
【００７２】
上記バンプを電解メッキで形成するときは、基板内で高さの異なるバンプを形成することができる。
半導体装置の場合、基板を半導体チップ、半導体ウェハーで形成することが可能である。
配線基板の場合、基板を有機基板、ガラス基板、半導体基板で形成することが可能である。
【００７３】
本発明のいわゆるフリップチップ実装の半導体装置によれば、互いのバンプが基板中央から基板端に向けてその面積及び高さを変えているので、実装の際に基板の反りの影響を低減し、バンプ同士を均一に接合することができる。バンプ同士の接続不良が低減し、信頼性の高いこの種の半導体装置を提供することができる。基板の反りの影響を受けず、均一な荷重で実装が可能になる。このため、バンプ下にトランジスタ等の半導体素子が形成されている場合、一部のバンプに局所的にお過大な荷重がかかることがなく、半導体素子の荷重ダメージを最小限に抑えることができる。
【００７４】
本発明に係る半導体装置の製造方法によれば、配向の面積を基板中央から基板端に向けて大きくなるマスクを介してバンプを形成するので、基板中央から基板端に向けて面積及び高さが大きくなるバンプを形成することができる。即ち、基板に反りが生じていても、各バンプ高さを主面で見たとき同程度の高さにすることができる。従って、フリップチップ実装の際に、バンプ同士の接続を良好にする半導体装置を製造することができる。
【００７５】
本発明に係る配線基板の製造方法によれば、配向の面積を基板中央から基板端に向けて大きくなるマスクを介してバンプを形成するので、基板中央から基板端に向けて面積及び高さが大きくなるバンプを形成することができる。即ち、基板に反りが生じていても、各バンプ高さを主面で見たとき同程度の高さにすることができる。従って、フリップチップ実装の際に、バンプ同士の接続を良好にする配線基板を製造することができる。
【００７６】
上述の半導体装置あるいは配線基板の製造において、バンプを電解メッキで形成するときは、マスクの開口面積に応じてバンプ高さが変わるので、基板内で高さの異なるバンプを容易に形成することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置あるいは配線基板に適用されるバンプを有する基体の一実施の形態を示す概略構成図である。
【図２】図１の基体のバンプを作成するレジスト開口を示す断面図である。
【図３】本発明に係るフリップチップ実装された半導体装置の実施の形態を示す概略構成図である。
【図４】本発明に係るフリップチップ実装された半導体装置の製造方法の一実施の形態を示す製造フローフャートである。
【図５】Ａ〜Ｆ 本発明に係るフリップチップ実装された半導体装置の製造方法の一実施の形態を示す工程順の断面図である（その１）である。
【図６】Ｇ〜Ｋ 本発明に係るフリップチップ実装された半導体装置の製造方法の一実施の形態を示す工程順の断面図である（その２）である。
【図７】本発明に係るフリップチップ実装された半導体装置の製造方法の他の実施の形態を示す製造フローフャートである。
【図８】Ａ〜Ｅ 本発明に係るフリップチップ実装された半導体装置の製造方法の他の実施の形態を示す工程順の断面図である（その１）である。
【図９】Ｆ〜Ｈ 本発明に係るフリップチップ実装された半導体装置の製造方法の他の実施の形態を示す工程順の断面図である（その２）である。
【図１０】従来の半導体装置のバンプ形成を示す断面図である。
【図１１】従来のフリップチップ実装された半導体装置の説明に供する概略構成図である。
【図１２】従来の半導体装置のフリップチップ実装の説明図である。
【図１３】Ａ，Ｂ 従来の半導体装置のフリップチップ実装で基板の反りの影響を説明する断面図である。
【図１４】従来の半導体装置のフリップチップ実装の説明図である。
【符号の説明】
２０・・バンプを有する基体、２１〔２１１〜２１４〕・・バンプ、２３〔２３１〜２３４〕・・接続端子、２５・・基板、２６・・レジストマスク、２７〔２７１〜２７４〕・・開口、３１・・半導体ウェハー、３３・・バンプ下地金属層、３４・・Ｔｉ層、３５・・Ｃｕ層、３６・・レジストマスク、３７［３７１〜３７４］・・開口、３９［３９１〜３９４］・・バンプ用金属層、４１・・半導体チップ、４３・・基板、４４［４４１〜４４４］・・接続端子、４５［４５１〜４５４］・・バンプ、５１・・半導体ウェハー、５３［５３１〜５３４］・・接続端子、５４・・バンプ下地金属層、５５・・Ｔｉ層、５６・・Ｎｉ層、５８［５８１〜５８４］・・開口、５９・・レジストマスク、６０［６０１〜６０４］・・バンプ用金属層、６１［６１１〜６１４］・・バンプ、６２・・半導体チップ、６７・・基板、６５［６５１〜６５４］・・接続端子、６６［６６１〜６６４］・・バンプ、６８・・配線基板、６９・・半導体装置
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、並びに配線基板及びその製造方法に関する。
【０００２】
【従来の技術】
フリップチップ実装、フリップチップＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）やマルチチップモジュール（Ｍｕｌｔｉ−Ｃｈｉｐ Ｍｏｄｕｌｅ）等に代表されるフリップチップタイプの半導体装置は、基板上に電気回路が形成され、この電気回路の上に導電性のバンプが形成されることで、基板同士がバンプを通して電気的に接続される構造を有していた。バンプによって接合される半導体チップ基板やＳｉ基板、有機基板の大きさは最大１０〜２０ｍｍ程度であった。
【０００３】
このような従来のフリップチップタイプの半導体装置に形成される接続のためのバンプ数も最大数百程度であったため、バンプピッチは、おおよそ百から数百μｍとることが可能で、バンプの高さもおおよそ５０〜１００μｍ以上確保することが可能であった。そのため、基板がもつ反りを十分なバンプ高さによって吸収してバンプ同士を接続でき、電気的に接続不良が起きることはほとんどなかった。
【０００４】
ところが近年、システムインパッケージ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）に代表されるように、接続バンプ材が数千以上にのぼるようなフリップチップタイプの半導体装置が開発されている。この半導体装置の場合は、チップサイズが従来と同様に最大１０〜２０ｍｍ程度であるにもかかわらず、数〜数十μｍピッチのバンプピッチで電気的に接続する必要に迫られてきた。
【０００５】
このような微細ピッチの場合でもバンプ形成は、電解メッキなどの従来法で形成していた。即ち、そのバンプ形成は、半導体素子の接続用端子（いわゆるパッド部）にレジストを塗布し、フォトリソグラフィー法にてパターニングして作製したバンプ用の開口部に電解メッキ法や蒸着法等で半田やＡｕなどの材質のバンプを形成する方法が主流であった。
【０００６】
フォトリソグラフィー法で形成するバンプ形成法の場合は、微細なバンプピッチに対応して、微細なバンプ用開口部を形成する必要性がある。バンプ形成用レジストのアスペクト比（レジスト膜厚／レジスト幅）は、１程度までしか良好なパターニング性を維持できないことから、レジスト膜厚を薄くして対応している。
【０００７】
通常、図１０に示すように接続用端子１が形成された基板（例えば半導体基板、有機基板等）４上に、接続用端子１より大きい径での開口５を有するようにパターニングされたレジストマスク２が形成され、この開口５内に接続用端子１にバンプ下地金属（ＵＢＭ）６を介してバンプ３が形成される。例えば接続端子１の大きさが１０μｍで、ピッチが２０μｍのバンプ３では、レジストマスク２の膜厚ｈ１が６μｍ程度で、バンプ３高さｈ２が、レジスト膜厚ｈ１以下の数μｍ程度になる。
【０００８】
特許文献１には、基板の反りを考慮して、半田バンプを形成した後に、基板中央から周辺に掛けての半田バンプをその頂部の高さが面一となるように押し潰して成る半田バンプを有する配線基板が記載されている。
【０００９】
【特許文献１】
特開平１０−５６２５６号公報
【００１０】
【発明が解決しようとする課題】
ところで、図１１に示すように、例えばバンプ３が形成された第１の半導体基板４Ａと同様にバンプ３が形成された第２の半導体基板４Ｂを、バンプ３同士が互いに接続するように接合して半導体装置１１を構成する接合、微細なバンプ３になるほどバンプ高さｈ２が低くなるため、従来あまり気にされなかった基板４［４Ａ，４Ｂ］自身のもつ反りの影響により、バンプ３の全数が接続できない現象が起こってきた。
【００１１】
基板４がＳｉの場合は、Ｓｉとその上に形成される保護膜の熱膨張係数差により反りが生じ、また、保護膜がＳｉＮやＳｉＯ２の無機保護膜の場合は、通常、回路形成面が凸になるように反っている。例えば、厚み７２５μｍの基板、２０ｍｍの半導体チップの場合においては、１μｍ程度反りが存在した。
【００１２】
この反りにより、例えば、Ｓｉ基板４同士を微細バンプ３で接合する場合は、接続時に両側の基板［４Ａ，４Ｂ］の反り量の和により影響を受け、例えば前例の２０ｍｍの半導体チップ同士を接合する場合、基板［４Ａ，４Ｂ］中心付近と基板［４Ａ，４Ｂ］端では２μｍ程度の差となり。バンプ３同士のギャップに差が存在した。
【００１３】
基板同士を接続する際の半田バンプは、あらかじめ基板に半田の活性を有するアンダーフィルを塗布後、フリップチップボンダー装置にてバンプに荷重をかけながら加熱溶融させる。図１２に示すように基板４の回路形成面が凸に反っていると、基板４は自身の剛性のため平坦なマウント治具８に夫々の真空吸着孔８Ａ，８Ｂを通じて真空引きして、真空チャックしても基板４の反りは完全に矯正されずにマウント治具８に対して回路形成面が凸に反ったまま吸着されてしまう。このため基板の反りにより基板中心付近のバンプ３は、潰れすぎてしまい、ひどい場合は近接バンプとショートを起こし、基板端のバンプ３はバンプ同士が接続できない不良が生じた。
【００１４】
ここで中心付近のバンプ同士をショートさせないようにフリップチップボンダー装置の荷重を低下させると、今度はチップ端のバンプ同士がチップの反りのために接することができない接続不良が発生する。仮にフリップチップボンダー装置の荷重により一旦基板の反りを緩和できバンプ同士を接合できても、基板同士をボンディングした直後に基板が持つ反りの復元力により一旦接続したバンプが破断する不良が生じた。
【００１５】
これは、バンプの高さが、数μｍと微細になったために、従来の半田バンプでは、例えば、半田バンプの高さが５０〜１００μｍ以上の場合、あまり気にされなかった基板自身のもつ反りの影響により接続不良が生じることとなった。
【００１６】
また、ＡｕやＣｕバンプの場合も、図１３Ａに示すように、あらかじめ基板４にアンダーフィル材６を塗布した後、フリップチップボンダー装置８にてバンプを加圧しながら２００〜２５０℃程度に加熱し、樹脂を硬化させ、バンプを圧接もしくは金属接合させている。しかし、図１３Ｂに示すように基板の回路形成面が凸に反っていると、基板端付近のバンプ３はフリップチップボンダー装置８による加圧接続時には一旦チップ基板がある程度平坦化されて、バンプ同士が接触していたものが、ボンディング直後に基板の持つ反りの復元力により一旦接続したバンプ３が破断する不良が生じた。
いずれのバンプ接続の場合も数μｍ高さの微細なバンプになったために、従来からあるバンプ高さあまり気にされなかった基板自身のもつ反りの影響により接続不良が生じた。
また、従来のフリップチップ実装では、ＡｕやＣｕバンプは半田バンプと比較して接合荷重が高くかつ硬いため、図１４に示すように回路形成面が凸に反っていると、基板の反りのためバンプのうち基板端のバンプ同士から接合してしまい、局所的に一部のバンプに高荷重がかかることで、その下にトランジスタが形成された構造のＬＳＩは、Ｔｒ破壊を生じる原因となった。
基板の反りの影響は、基板の大きさが大きくなる程大きくなるため、特に基板が大きくバンプ接続数の多いＬＳＩにて顕著に表れた。
【００１７】
本発明は、上述の点に鑑み、基板の反りの影響を受けず、バンプを介して基板の電気的接続を確実にするようにした半導体装置及びその製造方法、配線基板及びその製造方法を提供するものである。
【００１８】
【課題を解決するための手段】
本発明に係る半導体装置は、基板上の電気回路に形成されたバンプの面積を、基板中心から基板端に向けて変えるようにして構成する。
【００１９】
本発明に係る半導体装置では、バンプの面積を基板中心から基板端に向けて変えるように構成されるので、バンプ面積の大きさに対応してバンプ高さを大きくすることができる。このため、基板が反っていてもバンプ高さが主面でみたとき同程度の高さになり、半導体装置を良好に接続することができる。
【００２０】
本発明に係る配線基板は、基板上の電気回路に形成されたバンプの面積を、基板中心から基板端に向けて変えるようにして構成する。
【００２１】
本発明に係る配線基板では、バンプの面積を基板中心から基板端に向けて変えるように構成されるので、バンプ面積の大きさに対応してバンプ高さを大きくすることができる。このため、基板が反っていてもバンプ高さが主面でみたとき同程度の高さになり、配線基板を良好に接続することができる。
【００２２】
本発明に係る半導体装置は、電気回路が形成され該電気回路上にバンプを有した基板同士が、基板中央から基板端に向けて面積及び高さを変えて形成したバンプを介して電気的に接合されて構成する。
【００２３】
本発明に係る半導体装置では、基板上のバンプがその面積及び高さを基板中央から基板端に向けて変えるように、即ち基板端に向けて大きくなるように形成されるので、バンプ高さが主面で見たとき同程度の高さになる。このため、基板が反っていても基板同士を良好に接続することができる。
【００２４】
本発明に係る半導体装置の製造方法は、電気回路が形成された半導体基板上に、電気回路の接続端子に対応する位置において開口が形成され該開口の面積が基板中央から基板端に向けて大きくなるマスクを形成する工程と、マスクを介して接続端子上に基板中央から基板端に向けて面積及び高さが大きくなるバンプを形成する工程とを有する。
【００２５】
本発明に係る半導体装置の製造方法によれば、開口面積が基板中央から基板端に向けて大きくなるマスクを介してバンプを形成するので、形成されるバンプの面積及び高さは基板中心から基板端に向けて大きくなる。このため、基板が反っていても主面で見たとき同程度の高さのバンプを有する半導体装置が得られる。
【００２６】
本発明に係る配線基板の製造方法は、電気回路が形成された半導体基板上に、電気回路の接続端子に対応する位置において開口が形成され該開口の面積が基板中央から基板端に向けて大きくなるマスクを形成する工程と、マスクを介して接続端子上に基板中央から基板端に向って面積及び高さが大きくなるバンプを形成する工程とを有する。
【００２７】
本発明に係る配線基板の製造方法によれば、開口面積が基板中央から基板端に向けて大きくなるマスクを介してバンプを形成するので、形成されるバンプの面積及び高さは基板中心から基板端に向けて大きくなる。このため、基板が反っていても主面で見たとき同程度の高さのバンプを有する配線基板が得られる。
【００２８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【００２９】
本発明の実施の形態においては、微細化が進んだバンプによるフリップチップ接続を行う際、基板が有する反りの影響による電気接続不良をなくすために、バンプ面積、例えば直径を基板内で変えることで、バンプ高さも変わり、バンプ同士を均一に接続できるように構成するものである。
【００３０】
図１は、本発明に係るバンプを有した半導体装置、あるいはバンプを有した配線基板に適用される一実施の形態を示す。
本実施の形態に係るバンプを有する基体２０は、上面に電気回路が形成された基板２５の該回路形成面が凸に反っている場合、バンプ２１［２１１，２１２，２１３，２１４］の面積、本例では直径φ［φ１，φ２，φ３，φ４］基板中心から基板端に向って段階的に変えることで、バンプ２１の高さＨ［Ｈ１，Ｈ２，Ｈ３，Ｈ４］を段階的に変えるように構成する。
即ち、基板中心のバンプ２１１を径φ１及び高さＨ１として、基板端に向ってバンプ２１２の径φ２及び高さＨ２、バンプ２１３の径φ３及び高さＨ３、バンプ２１４の径φ４及び高さＨ４が段階的に大きく（φ１＜φ２＜φ３＜φ４、Ｈ１＜Ｈ２＜Ｈ３＜Ｈ４）なるよう構成する。各バンプ２１は回路配線の端部に形成された接続端子（いわゆるＡｌパッド）２３〔２３１、２３２、２３３、２３４〕上に形成される。本例では、バンプ２１の径に対応して接続端子の面積も基板中央から基板端に向って段階的に大きく形成される。この結果、基板２０が反っても基板主面を見たとき、基板中央から基板端に向ってバンプ高さＨを同程度にすることができる。
【００３１】
バンプを有する基体２０が半導体装置の場合は、基板２５である半導体基板に半導体素子が形成され、基板表面に例えばＡｌによる内部配線が形成され、各内部配線の端部に接続端子２３が形成され、各接続端子２３上に基板中央から基板端に向って径φ及び高さＨが段階的に大きくなるバンプ２１が形成されて成る。半導体装置の基板２５としては、半導体チップ、半導体ウェハー等を用いることができる。
バンプを有する基体２０が配線基板の場合は、基板２５である所要の基板の表面に所要の配線、例えばＡｌ配線が形成され、各配線の端部に接続端子２３が形成され、各接続端子２３上に基板中央から基板端に向って径φ及び高さＨが段階的に大きくなるバンプ２１が形成されて成る。配線基板の基板２５としては、プラスチック基板などの有機基板、ガラス基板、セラミック基板、Ｓｉ基板、ＧａＡｓ基板等を用いることができる。
【００３２】
従って、本実施の形態では、図３に示すように、バンプ２１を有する半導体装置とバンプ２１を有する配線基板とを互いのバンプ２１同士が接続されるようにして電気的に接合して成る半導体装置を構成することができる。あるいはバンプ２１を有する２つの半導体装置を互いのバンプ２１同士が接続されるようにして電気的に接合して成る半導体装置を構成することができる。この構成においては、基板の反りに関わらず接合される両基板２０のバンプ同士が基板全域にわたり良好に接続される。
【００３３】
バンプ２１〔２１１〜２１４〕の形成法は、例えば電解メッキ、無電解メッキ、あるいは印刷で形成することが可能である。電解メッキ法の場合、バンプ径φはフォトリソグラフィ法を用いて形成したレジストマスクにより決定される。図２に示すように、基板２５上にバンプ用開口部２７〔２７１、２７２、２７３、２７４〕を有するレジストマスク２６を形成した際、バンプ用開口部２７を図示するように基板内で変えると、レジスト膜厚ｔが一定なためバンプ用開口部２７のアスペクト比（＝レジスト膜厚ｔ／開口径ｄ）は、バンプ用開口部２７が小さい程、即ちバンプ径φが小さい程高く、バンプ用開口部２７すなわちバンプ径φが大きい程低くなる。
【００３４】
図２に示すように、レジストマスク２６のバンプ用開口部２７のアスペクト比を基板中央から基板端に向けて変えると、電解メッキ液がバンプ用開口部２７に循環する液量が変わり、供給される金属イオン量も同時に変わるため、バンプ下地金属（図示せず）及びバンプ２１の形成膜厚を変えることができ、その結果バンプ高さＨを変えることが可能になる。
【００３５】
レジストマスク２６のバンプ用開口部２７のアスペクト比が高い部分すなわちバンプ径φが小さい部分は、メッキ液がバンプ用開口部２７内に入り難くなるためバンプ高さＨが低くなり、アスペクト比が低い部分すなわちバンプ径φが大きい部分は、メッキ液がバンプ用開口部２７内に入り易くなるためバンプ高さＨを高くすることが可能になる。接続端子２３〔２３１〜２３４〕を除く基板表面に形成される保護層膜（図示せず）としては、例えばＳｉ基板の場合、ＳｉＮ膜、ＳｉＯ２膜が一般的であるが、この表面保護層膜の膜厚は通常約１〜３μｍ程度である。Ｓｉ基板が例えば四角形状の一辺の長さ２０ｍｍの大きさを持つ場合の反り量が前述したように１μｍ程度であることから、バンプ高さＨが数μｍの微細バンプの場合、保護膜の１〜３μｍ程度の段差によるバンプ高さの差により基板の反りに影響を低減することが可能である。
【００３６】
次に、図４、図５及び図６を用いて本発明に係る半導体装置の製造方法の一実施の形態を説明する。図４は作製フローを示し、図５及び図６は各工程の断面構造を示す。
【００３７】
図４において、工程Ｓ１〜Ｓ１１はバンプを有する半導体装置の作製を示し、工程Ｓ１２〜Ｓ２２はバンプを有する配線基板の作製を示し、工程Ｓ２３〜Ｓ２４は半導体装置と配線基板を接合した全体の半導体装置の作製を示す。
先ず、図４の工程Ｓ１及び図５Ａに示すように、半導体装置を作製するためのＳｉウェハー３１を用意する。この半導体ウェハー３１は、所要の大きさ本例では５×２０ｍｍの各半導体チップ基板に対応する基板領域３２に図示せざるも半導体素子、内部配線等が形成され、内部配線の接続端子２３［２３１〜２３４］を除く全面に保護膜が形成されて成る。保護膜としては、例えばＳｉＮなどの無機膜を用いることができ、所要の膜厚本例では２μｍの膜厚で形成される。半導体ウェハー３１は、内部配線形成面側が凸となるような反りが存在している。接続端子２３［２３１〜２３４］は、例えば基板中心部で小さな所要の開口径及びピッチを有し、基板端に行くほど段階的に開口径を大きくし、基板端では最も大きい開口径及びピッチで形成される。本例では、接続端子２３が基板中心部で１０μｍの開口径及び２０μｍのピッチ、基板端で２０μｍの開口径及び４０μｍのピッチで形成される。
【００３８】
次に、図４の工程Ｓ２及び図５Ｂに示すように、半導体ウェハー３１の全面上にバンプ下地金属膜３３を形成する。本例ではＴｉ，Ｃｕによるメッキシードメタルをスパッタ法にて被着し、Ｔｉ膜３４とＣｕ膜３５を順次積層してなる厚さ０．５μｍのバンプ下地金属膜３３を形成する。
【００３９】
次に、図４の工程Ｓ３、Ｓ４及び図５Ｃに示すように、バンプ下地金属膜３３上にフォトレジスト層を塗布し、パターニングして基板中央部で狭い開口径（あるいは開口幅）となり基板端に行くほど段階的に広い開口径（あるいは開口幅）となる開口３７［３７１、３７２、３７３、３７４］を有するレジストマスク３６を形成する。本例では厚さ１０μｍ程度のフォトレジスト層を塗布し、基板中心部の開口径（開口幅）が１５μｍ、基板端部の開口径（開口幅）が２５μｍとなるようにパターニングしてレジストマスク３６を形成する。
【００４０】
次に、図４の工程Ｓ５及び図５Ｄに示すように、例えば電解メッキ法にてレジストマスク３６の各開口３７［３７１〜３７４］にバンプとなるべき金属層３９［３９１、３９２、３９３、３９４］を形成する。本例では下からＮｉ層、Ｓｎ層を積層してバンプ用の金属層３９を形成する。この電解メッキにおいて、アスペクト比が高い開口３７では電解メッキ液が入り難くバンプ用の金属層３９の膜厚が小さくなり、アスペクト比が低い開口３７では電解メッキ液が入り易くバンプ用の金属層３９の膜厚が大きくなる。このため、基板中央部の開口３７１から基板端の開口３７４に向って段階的にバンプ用の金属層３９の膜厚が大きくなる。
【００４１】
次に、図４の工程Ｓ６及び図５Ｅに示すように、剥離液によりレジストマスク３６を除去する。
次に、図４の工程Ｓ７及び図５Ｆに示すように、バンプ用の金属層３９をマスクにＴｉ／Ｃｕのバンプ下地金属膜３３をエッチング液により選択的に除去する。
【００４２】
次に、図４の工程Ｓ８及び図６Ｇに示すように、バンプ用の金属層３９を被覆するようにフラックス４０を塗布する。
次に、図４の工程Ｓ９及び図６Ｈに示すように、窒素リフロー炉にて熱処理しバンプ用の金属層３９、特に上層のＳｎ層を溶融して半球状のはんだバンプ２１［２１１〜２１４］を形成する。本例では窒素リフロー炉にて最大温度２７０℃中加熱してＳｎ層を溶融し、基板中心部ではＮｉ／Ｓｎ層が平均３μｍの厚みに対して、 基板端ではＮｉ／Ｓｎ層が３．５μｍの厚みで半球状の半田バンプとなす。
【００４３】
次に、図４の工程Ｓ１０及び図６Ｉに示すように、フラックス４０を例えばグリコールエーテル系有機溶剤にて除去する。ここに基板中心から基板端に向けて、バンプ径（あるいは面積）φが大きく且つバンプ高さＨが段階的に大きくなるバンプ２１［２１１〜２１４］が完成する。
次に、図４の工程Ｓ１１及び図６Ｊに示すように、半導体ウェハー３１をダイサーを用いてダイシングし、目的の半導体素子が形成されたシリコン基板４２上にバンプ２１［２１１〜２１４］を有する半導体チップ４１を作製する。
【００４４】
一方、配線基板は図４の工程Ｓ１２〜Ｓ２２により作製する。なお、断面構造は、出発基板が異なるだけで、図５Ａ〜図６Ｊと同様であるので図面は省略する。
先ず、図４の工程Ｓ１２に示すように、配線基板、本例ではＡｌ配線シリコン基板を作製するためのＳｉウェハーを用意する。このＳｉ体ウェハーは、所要の大きさ本例では２１×２１ｍｍのＡｌ配線シリコン基板（図６Ｋ参照）に対応する基板領域に図示せざるもＡｌ配線が形成され、Ａｌ配線の接続端子４４［４４１〜４４４］（図６Ｋ参照）を除く全面に保護膜が形成されて成る。半導体チップ４１と同様に、保護膜としては、例えばＳｉＮなどの無機膜を用いることができ、所要の膜厚本例では２μｍの膜厚で形成される。半導体ウェハーは、Ａｌ配線形成面側が凸となるような反りが存在している。接続端子４４［４４１〜４４４］は、例えば基板中心部で小さな所要の開口径及びピッチを有し、基板端に行くほど段階的に開口径を大きくし、基板端では最も大きい開口径及びピッチで形成される。本例では、接続端子４４が基板中心部で１０μｍの開口径及び２０μｍのピッチ、基板端で２０μｍの開口径及び４０μｍのピッチで形成される。
【００４５】
これ以降の工程は、上述した図４の工程Ｓ２〜Ｓ１１と同様である。即ち、図４の工程Ｓ１３に示すように、半導体ウェハーの全面上にバンプ下地金属膜を形成する。本例ではＴｉ、Ｃｕによるメッキシードメタルをスパッタ法にて被着し、Ｔｉ膜とＣｕ膜を順次積層してなる厚さ０．５μｍのバンプ下地金属膜を形成する。
【００４６】
次に、図４の工程Ｓ１４、Ｓ１５に示すように、バンプ下地金属膜上にフォトレジスト層を塗布し、パターニングして基板中央部で狭い開口径（あるいは開口幅）となり基板端に行くほど段階的に広い開口径（あるいは開口幅）となる開口を有するレジストマスクを形成する。本例では厚さ１０μｍ程度のフォトレジスト層を塗布し、基板中心部の開口径（開口幅）が１５μｍ、基板端部の開口径（開口幅）が２５μｍとなるようにパターニングしてレジストマスクを形成する。
【００４７】
次に、図４の工程Ｓ１６に示すように、例えば電解メッキ法にてレジストマスクの各開口にバンプとなるべき金属層を形成する。本例では下からＮｉ層、Ｓｎ層を積層してバンプ用の金属層を形成する。この電解メッキにおいて、開口のアスペクト比が高い開口では電解メッキ液が入り難くバンプ用の金属層の膜厚が小さくなり、アスペクト比が低い開口では電解メッキ液が入り易くバンプ用の金属層の膜厚が大きくなる。このため、基板中央部の開口から基板端の開口に向って段階的にバンプ用の金属層の膜厚が大きくなる。
【００４８】
次に、図４の工程Ｓ１７に示すように、剥離液によりレジストマスクを除去する。
次に、図４の工程Ｓ１８に示すように、バンプ用の金属層をマスクにＴｉ／Ｃｕのバンプ下地金属膜をエッチング液により選択的に除去する。
【００４９】
次に、図４の工程Ｓ１９に示すように、バンプ用の金属層を被覆するようにフラックスを塗布する。
次に、図４の工程Ｓ２０に示すように、窒素リフロー炉にて熱処理しバンプ用の金属層、特に上層のＳｎ層を溶融して半球状のはんだバンプ４５［４５１〜４５４］（図６Ｋ参照）を形成する。本例では窒素リフロー炉にて最大温度２７０℃中加熱してＳｎ層を溶融し、基板中心部ではＮｉ／Ｓｎ層が平均３μｍの厚みに対して、基板端ではＮｉ／Ｓｎ層が３．５μｍの厚みで半球状の半田バンプとなす。
【００５０】
次に、図４の工程Ｓ２１に示すように、フラックスを例えばグリコールエーテル系有機溶剤にて除去する。ここに基板中心から基板端に向けて、バンプ径（あるいは面積）φが大きく且つバンプ高さＨが段階的に大きくなるバンプ４４［４４１〜４４４］が完成する。
次に、図４の工程Ｓ２２に示すように、半導体ウェハーをダイサーを用いてダイシングし、目的のシリコン基板４３のＡｌ配線形成面にバンプ４４［４４１〜４４４］を有するＡｌ配線シリコン基板４７（図６Ｋ参照）を作製する。
【００５１】
そして、図４の工程Ｓ２３に示すように、バンプ２１の高さが段階的に異なる半導体チップ４１とＡＬ配線シリコン基板４７同士にアンダーフィルを塗布する。次に、図４の工程Ｓ２４及び図６Ｋに示すように、半導体チップ４１とＡＬ配線シリコン基板４７同士をフリップチップボンダーを用いて接合する。本例ではフリップチップボンダーにより、接合温度２４０℃に加熱しながら１０ｋｇｆ荷重をかけてフリップチップマウント接続する。これによって、チップ基板４２、４３の剛性により完全にチップ基板４２、４３の反りを矯正せずにマウントしても、バンプ２１及び４４同士が基板中央ほど低く、基板端に行くほど高く形成されているため、バンプ２１及び４４同士をショートあるいはオープンなく均一に接合した目的の半導体装置４８を得る。
【００５２】
図７、図８及び図９は、本発明に係る半導体装置の製造方法の他の実施の形態を示す。図７は作製フローを示し、図８及び図９は各工程の断面構造を示す。
【００５３】
図７において、工程３１〜Ｓ３８はバンプを有する半導体装置の作製を示し、工程Ｓ３９〜Ｓ４６はバンプを有する配線基板の作製を示し、工程Ｓ４７〜工程Ｓ４８半導体装置と配線基板を接合した全体の半導体装置の作製を示す。
先ず、図７の工程Ｓ３１及び図８Ａに示すように、半導体装置を作製するためのＳｉウェハー５１を用意する。この半導体ウェハー５１は、所要の大きさ本例では５×２０ｍｍの各半導体チップ基板に対応する基板領域５２に図示せざるも半導体素子、内部配線等が形成され、内部配線の接続端子５３［５３１〜５３４］を除く全面に保護膜が形成されて成る。保護膜としては、例えばＳｉＮなどの無機膜を用いることができ、所要の膜厚本例では２μｍの膜厚で形成される。半導体ウェハー５１は、内部配線形成面側が凸となるような反りが存在している。接続端子５２［５２１〜５２４］は、例えば基板中心部で小さな所要の開口径及びピッチを有し、基板端に行くほど段階的に開口径を大きくし、基板端では最も大きい開口径及びピッチで形成される。本例では、接続端子５２が基板中心部で１０μｍの開口径及び２０μｍのピッチ、基板端で２０μｍの開口径及び４０μｍのピッチで形成される。
【００５４】
次に、図７の工程Ｓ３２及び図８Ｂに示すように、半導体ウェハー５１の全面上にバンプ下地金属膜５４を形成する。本例ではＴｉ、Ｎｉによるメッキシードメタルをスパッタ法にて被着し、Ｔｉ膜５５とＮｉ膜５６を順次積層してなる厚さ０．５μｍのバンプ下地金属膜５４を形成する。
【００５５】
次に、図７の工程Ｓ３３、Ｓ３４及び図８Ｃに示すように、バンプ下地金属膜５４上にフォトレジスト層を塗布し、パターニングして基板中央部で狭い開口径（あるいは開口幅）となり基板端に行くほど段階的に広い開口径（あるいは開口幅）となる開口５８［５８１、５８２、５８３、５８４］を有するレジストマスク５９を形成する。本例では厚さ１０μｍ程度のフォトレジスト層を塗布し、基板中心部の開口径（開口幅）が１５μｍ、基板端部の開口径（開口幅）が２５μｍとなるようにパターニングしてレジストマスク５９を形成する。
【００５６】
次に、図７の工程Ｓ３５及び図８Ｄに示すように、例えば電解メッキ法にてレジストマスク５９の各開口５８［５８１〜５８４］にバンプとなるべき金属層６０［６０１、６０２、６０３、６０４］を形成する。本例では下からＡｕ層によるバンプ用の金属層６０を形成する。この電解メッキにおいて、アスペクト比が高い開口５８では電解メッキ液が入り難くバンプ用のＡｕ金属層６０の膜厚が小さくなり、アスペクト比が低い開口５８では電解メッキ液が入り易くバンプ用のＡｕ金属層３９の膜厚が大きくなる。このため、基板中央部の開口５８１から基板端の開口５８４に向って段階的にバンプ用のＡｕ金属層６０の膜厚が大きくなる。本例では基板中央でＡｕ層６０が平均厚さ５μｍに対して、基板端でＡｕ層６０が平均厚さ５．５μｍである。
【００５７】
次に、図７の工程Ｓ３６及び図８Ｅに示すように、剥離液によりレジストマスク５９を除去する。
次に、図７の工程Ｓ３７及び図９Ｆに示すように、バンプ用のＡｕ金属層６０をマスクにＴｉ／Ｎｉのバンプ下地金属膜５４をエッチング液により選択的に除去する。ここに基板中心から基板端に向けて、バンプ径（あるいは面積）φが大きく且つバンプ高さＨが段階的に大きくなるバンプ６１［６１１〜６１４］が完成する。
次に、図７の工程Ｓ３８及び図９Ｇに示すように、半導体ウェハー５１をダイサーを用いてダイシングし、目的の半導体素子が形成されたシリコン基板５２上にバンプ６１［６１１〜６１４］を有する半導体チップ６２を作製する。
【００５８】
一方、配線基板は図７の工程Ｓ３９〜Ｓ４６により作製する。なお、断面構造は、出発基板が異なるだけで、図８Ａ〜図８Ｇと同様であるので図面は省略する。
先ず、図７の工程Ｓ３９に示すように、配線基板、本例ではＡｌ配線シリコン基板を作製するためのＳｉウェハーを用意する。このＳｉ体ウェハーは、所要の大きさ本例では２１×２１ｍｍのＡｌ配線シリコン基板（図８Ｋ参照）に対応する基板領域に図示せざるもＡｌ配線が形成され、Ａｌ配線の接続端子６５［６５１〜６５４］（図９Ｈ参照）を除く全面に保護膜が形成されて成る。半導体チップ６２と同様に、保護膜としては、例えばＳｉＮなどの無機膜を用いることができ、所要の膜厚本例では２μｍの膜厚で形成される。半導体ウェハーは、Ａｌ配線形成面側が凸となるような反りが存在している。接続端子６５［６５１〜６５４］は、例えば基板中心部で小さな所要の開口径及びピッチを有し、基板端に行くほど段階的に開口径を大きくし、基板端では最も大きい開口径及びピッチで形成される。本例では、接続端子６５が基板中心部で１０μｍの開口径及び２０μｍのピッチ、基板端で２０μｍの開口径及び４０μｍのピッチで形成される。
【００５９】
これ以降の工程は、上述した図７の工程Ｓ３２〜Ｓ３８と同様である。即ち、図７の工程Ｓ４０に示すように、半導体ウェハーの全面上にバンプ下地金属膜を形成する。本例ではＴｉ、Ｎｉによるメッキシードメタルをスパッタ法にて被着し、Ｔｉ膜とＮｉ膜を順次積層してなる厚さ０．５μｍのバンプ下地金属膜を形成する。
【００６０】
次に、図７の工程Ｓ４１、Ｓ４２に示すように、バンプ下地金属膜上にフォトレジスト層を塗布し、パターニングして基板中央部で狭い開口径（あるいは開口幅）となり基板端に行くほど段階的に広い開口径（あるいは開口幅）となる開口を有するレジストマスクを形成する。本例では厚さ１０μｍ程度のフォトレジスト層を塗布し、基板中心部の開口径（開口幅）が１５μｍ、基板端部の開口径（開口幅）が２５μｍとなるようにパターニングしてレジストマスクを形成する。
【００６１】
次に、図７の工程Ｓ４３に示すように、例えば電解メッキ法にてレジストマスクの各開口にバンプとなるべき金属層を形成する。本例ではＡｕ層によりバンプ用の金属層を形成する。この電解メッキにおいて、アスペクト比が高い開口では電解メッキ液が入り難くバンプ用の金属層の膜厚が小さくなり、アスペクト比が低い開口では電解メッキ液が入り易くバンプ用のＡｕ金属層の膜厚が大きくなる。このため、基板中央部の開口から基板端の開口に向って段階的にバンプ用のＡｕ金属層の膜厚が大きくなる。本例では基板中央でＡｕ層が平均厚さ５μｍに対して、基板端でＡｕ層が平均厚さ５．５μｍである。
【００６２】
次に、図７の工程Ｓ４４に示すように、剥離液によりレジストマスクを除去する。
次に、図７の工程Ｓ４５に示すように、バンプ用のＡｕ金属層をマスクにＴｉ／Ｎｉのバンプ下地金属膜をエッチング液により選択的に除去する。ここに基板中心から基板端に向けて、バンプ径（あるいは面積）φが大きく且つバンプ高さＨが段階的に大きくなるバンプ６６［６６１〜６６４］が完成する。
次に、図７の工程Ｓ４６に示すように、半導体ウェハーをダイサーを用いてダイシングし、目的のシリコン基板６７のＡｌ配線形成面にバンプ６６［６６１〜６６４］を有するＡｌ配線シリコン基板６８を作製する。
【００６３】
そして、図７の工程Ｓ４７に示すように、バンプ６１の高さが段階的に異なる半導体チップ６２と同様にバンプ６６の高さが段階的に異なるＡＬ配線シリコン基板６８同士にアンダーフィルを塗布する。次に、図７の工程Ｓ４８及び図９Ｈに示すように、半導体チップ６２とＡＬ配線シリコン基板６８同士をフリップチップボンダーを用いて接合する。本例ではフリップチップボンダーにより、接合温度２５０℃に加熱しながら３０ｋｇｆ荷重をかけてフリップチップマウント接続する。これによって、チップ基板５２、６７の剛性により完全にチップ基板５２、６７の反りを矯正せずにマウントしても、バンプ６１及び６６同士が基板中央ほど低く、基板端に行くほど高く形成されているため、バンプ６１及び６６同士をショートあるいはオープンさせることなく均一に接合した目的の半導体装置６９を得る。
【００６４】
上述した本実施の形態に係るバンプを有する半導体装置及び配線基板によれば、バンプ径（バンプ面積）を基板内で段階的に変えることにより、バンプの高さも段階的にかえることができる。即ち、バンプ高さが基板中央から基板端に向けて段階的に大きくすることができる。このため、基板同士、即ち半導体装置（半導体チップ）同士、あるいは半導体装置（半導体チップ）と配線基板とをフリップチップ実装する際には、基板が反っていても均一な荷重で基板中央から基板端にかけてバンプ同士を均一の接続することが可能になる。
【００６５】
本実施の形態に係るフリップチップ実装して構成した半導体装置によれば、基板の反りの影響を低減し、バンプ同士が均一に接合されので、バンプ同士のショート、オープンが減少し、接合の歩留りを向上することができる。また、信頼性の高いこの種の半導体装置を提供することができる。
【００６６】
また、上述した実施の形態に係る半導体チップ及び配線基板の製造方法によれば、レジストマスクの開口面積を基板中央から基板端に向けて段階的に広くなるように変化させることにより、電解メッキによりバンプを形成した際、バンプ径（面積）が基板中央から基板端に向けて段階的に大きくなるように変わると共に、バンプ高さも同じように基板中央から基板端に向けて大きくなるように変えることができる。従って、基板内で段階的にバンプ径８面積）及びバンプ高さを変え、しかも基板が反った状態で各バンプの頂部を略同じ面上に有るようにした、半導体チップ及び配線基板を容易に製造することができる。
【００６７】
本実施の形態に係るフリップチップ実装の半導体装置の製造方法によれば、バンプ同士の電気的接続不良が低減し、製造歩留りを向上することができる。
バンプが基板の反りの影響を受けないので、均一な荷重で実装が可能になり、例えばバンプ下にトランジスタ等の半導体素子が形成されている場合、一部のバンプに局部的に過大な荷重がかかることがなく、半導体素子の荷重ダメージを最小限に抑えることができ、信頼性の高いこの種の半導体装置を製造することができる。
【００６８】
本実施の形態では、特にバンプ接続数が多いＬＳＩに適用して好適ならしめる。
本実施の形態では、バンプ径（面積）、バンプ高さを段階的に変えるようにしたが、連続的に変えるようにしても良く、あるいは複数のバンプ群で段階的に変えるようにしても良い。
本実施の形態では、回路形成面を凸になる基板に適用したが、逆に回路形成面が凹になる基板に対しては、バンプ径（面積）及びバンプ高さを上例と逆に方向に変えるようにする。
【００６９】
本実施の形態では、バンプの形成方法として、電解メッキ以外にも、無電解メッキ、印刷等で形成することができる。
【００７０】
【発明の効果】
本発明の半導体装置によれば、バンプ面積を基板中心から基板端に向けて変えることにより、バンプ面積に応じてバンプ高さも変えることができる。
本発明の半導体装置によれば、バンプ面積及びバンプ高さ基板中心から基板端に向けて変えることにより、基板に反りが生じていても、各バンプ高さを主面で見たとき同程度の高さにすることができる。
【００７１】
本発明の配線基板によれば、バンプ面積を基板中心から基板端に向けて変えることにより、バンプ面積に応じてバンプ高さも変えることができる。
本発明の配線基板によれば、バンプ面積及びバンプ高さ基板中心から基板端に向けて変えることにより、基板に反りが生じていても、各バンプ高さを主面で見たとき同程度の高さにすることができる。
【００７２】
上記バンプを電解メッキで形成するときは、基板内で高さの異なるバンプを形成することができる。
半導体装置の場合、基板を半導体チップ、半導体ウェハーで形成することが可能である。
配線基板の場合、基板を有機基板、ガラス基板、半導体基板で形成することが可能である。
【００７３】
本発明のいわゆるフリップチップ実装の半導体装置によれば、互いのバンプが基板中央から基板端に向けてその面積及び高さを変えているので、実装の際に基板の反りの影響を低減し、バンプ同士を均一に接合することができる。バンプ同士の接続不良が低減し、信頼性の高いこの種の半導体装置を提供することができる。基板の反りの影響を受けず、均一な荷重で実装が可能になる。このため、バンプ下にトランジスタ等の半導体素子が形成されている場合、一部のバンプに局所的にお過大な荷重がかかることがなく、半導体素子の荷重ダメージを最小限に抑えることができる。
【００７４】
本発明に係る半導体装置の製造方法によれば、配向の面積を基板中央から基板端に向けて大きくなるマスクを介してバンプを形成するので、基板中央から基板端に向けて面積及び高さが大きくなるバンプを形成することができる。即ち、基板に反りが生じていても、各バンプ高さを主面で見たとき同程度の高さにすることができる。従って、フリップチップ実装の際に、バンプ同士の接続を良好にする半導体装置を製造することができる。
【００７５】
本発明に係る配線基板の製造方法によれば、配向の面積を基板中央から基板端に向けて大きくなるマスクを介してバンプを形成するので、基板中央から基板端に向けて面積及び高さが大きくなるバンプを形成することができる。即ち、基板に反りが生じていても、各バンプ高さを主面で見たとき同程度の高さにすることができる。従って、フリップチップ実装の際に、バンプ同士の接続を良好にする配線基板を製造することができる。
【００７６】
上述の半導体装置あるいは配線基板の製造において、バンプを電解メッキで形成するときは、マスクの開口面積に応じてバンプ高さが変わるので、基板内で高さの異なるバンプを容易に形成することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置あるいは配線基板に適用されるバンプを有する基体の一実施の形態を示す概略構成図である。
【図２】図１の基体のバンプを作成するレジスト開口を示す断面図である。
【図３】本発明に係るフリップチップ実装された半導体装置の実施の形態を示す概略構成図である。
【図４】本発明に係るフリップチップ実装された半導体装置の製造方法の一実施の形態を示す製造フローフャートである。
【図５】Ａ〜Ｆ 本発明に係るフリップチップ実装された半導体装置の製造方法の一実施の形態を示す工程順の断面図である（その１）である。
【図６】Ｇ〜Ｋ 本発明に係るフリップチップ実装された半導体装置の製造方法の一実施の形態を示す工程順の断面図である（その２）である。
【図７】本発明に係るフリップチップ実装された半導体装置の製造方法の他の実施の形態を示す製造フローフャートである。
【図８】Ａ〜Ｅ 本発明に係るフリップチップ実装された半導体装置の製造方法の他の実施の形態を示す工程順の断面図である（その１）である。
【図９】Ｆ〜Ｈ 本発明に係るフリップチップ実装された半導体装置の製造方法の他の実施の形態を示す工程順の断面図である（その２）である。
【図１０】従来の半導体装置のバンプ形成を示す断面図である。
【図１１】従来のフリップチップ実装された半導体装置の説明に供する概略構成図である。
【図１２】従来の半導体装置のフリップチップ実装の説明図である。
【図１３】Ａ，Ｂ 従来の半導体装置のフリップチップ実装で基板の反りの影響を説明する断面図である。
【図１４】従来の半導体装置のフリップチップ実装の説明図である。
【符号の説明】
２０・・バンプを有する基体、２１〔２１１〜２１４〕・・バンプ、２３〔２３１〜２３４〕・・接続端子、２５・・基板、２６・・レジストマスク、２７〔２７１〜２７４〕・・開口、３１・・半導体ウェハー、３３・・バンプ下地金属層、３４・・Ｔｉ層、３５・・Ｃｕ層、３６・・レジストマスク、３７［３７１〜３７４］・・開口、３９［３９１〜３９４］・・バンプ用金属層、４１・・半導体チップ、４３・・基板、４４［４４１〜４４４］・・接続端子、４５［４５１〜４５４］・・バンプ、５１・・半導体ウェハー、５３［５３１〜５３４］・・接続端子、５４・・バンプ下地金属層、５５・・Ｔｉ層、５６・・Ｎｉ層、５８［５８１〜５８４］・・開口、５９・・レジストマスク、６０［６０１〜６０４］・・バンプ用金属層、６１［６１１〜６１４］・・バンプ、６２・・半導体チップ、６７・・基板、６５［６５１〜６５４］・・接続端子、６６［６６１〜６６４］・・バンプ、６８・・配線基板、６９・・半導体装置
Claims (13)
- 基板上の電気回路に形成されたバンプの面積が、基板中心から基板端に向けて変わるようにして成る
ことを特徴とする半導体装置。 - 前記バンプの高さが、前記基板中心から基板端に向けて変わるようにして成る
ことを特徴とする請求項１記載の半導体装置。 - 前記バンプが電解メッキにより形成されて成る
ことを特徴とする請求項２記載の半導体装置。 - 前記基板が半導体チップ、半導体ウェハーで形成されて成る
ことを特徴とする請求項２記載の半導体装置。 - 基板上の電気回路に形成されたバンプの面積が、基板中心から基板端に向けて変わるようにして成る
ことを特徴とする配線基板。 - 前記バンプの高さが、前記基板中心から基板端に向けて変わるようにして成る
ことを特徴とする請求項５記載の配線基板。 - 前記バンプが電解メッキにより形成されて成る
ことを特徴とする請求項６記載の配線基板。 - 前記基板が有機基板、ガラス基板又は半導体基板で形成されて成る
ことを特徴とする請求項６記載の配線基板。 - 電気回路が形成され該電気回路上にバンプを有した基板同士が、基板中央から基板端に向けて面積及び高さを変えて形成した前記バンプを介して電気的に接合されて成る
ことを特徴とする半導体装置。 - 電気回路が形成された半導体基板上に、前記電気回路の接続端子に対応する位置において開口が形成され、該開口の面積が基板中央から基板端に向けて大きくなるマスクを形成する工程と、
前記マスクを介して前記接続端子上に基板中央から基板端に向けて面積及び高さが大きくなるバンプを形成する工程とを有する
ことを特徴とする半導体装置の製造方法。 - 前記マスクを介して前記バンプを電解メッキで形成する
ことを特徴とする請求項１０記載の半導体装置の製造方法。 - 電気回路が形成された半導体基板上に、前記電気回路の接続端子に対応する位置において開口が形成され、該開口の面積が基板中央から基板端に向けて大きくなるマスクを形成する工程と、
前記マスクを介して前記接続端子上に基板中央から基板端に向けて面積及び高さが大きくなるバンプを形成する工程とを有する
ことを特徴とする配線基板の製造方法。 - 前記マスクを介して前記バンプを電解メッキで形成する
ことを特徴とする請求項１２記載の配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003128185A JP2004335660A (ja) | 2003-05-06 | 2003-05-06 | 半導体装置及びその製造方法、並びに配線基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003128185A JP2004335660A (ja) | 2003-05-06 | 2003-05-06 | 半導体装置及びその製造方法、並びに配線基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004335660A true JP2004335660A (ja) | 2004-11-25 |
Family
ID=33504433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003128185A Pending JP2004335660A (ja) | 2003-05-06 | 2003-05-06 | 半導体装置及びその製造方法、並びに配線基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004335660A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253277A (ja) * | 2005-03-09 | 2006-09-21 | Matsushita Electric Ind Co Ltd | モジュール用半導体素子と、これを用いたモジュールおよび、前記モジュールの製造方法 |
| JP2007042770A (ja) * | 2005-08-02 | 2007-02-15 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP2009135233A (ja) * | 2007-11-29 | 2009-06-18 | Fuji Xerox Co Ltd | 半導体パッケージ及びその実装構造 |
| US7582967B2 (en) | 2005-08-01 | 2009-09-01 | Seiko Epson Corporation | Semiconductor device, electronic module, and method of manufacturing electronic module |
| JP2009296115A (ja) * | 2008-06-03 | 2009-12-17 | Daishinku Corp | 音叉型圧電振動片、音叉型圧電振動デバイス、および音叉型圧電振動片の製造方法 |
| JP2009302539A (ja) * | 2008-06-16 | 2009-12-24 | Intel Corp | 扁平はんだグリッド配列のための処理方法、装置及びコンピュータシステム |
| JP2012049296A (ja) * | 2010-08-26 | 2012-03-08 | Sharp Corp | 半導体発光素子の実装方法 |
| JP2013239543A (ja) * | 2012-05-15 | 2013-11-28 | Panasonic Corp | 電子部品の実装構造体およびその製造方法 |
| US8703600B2 (en) | 2009-06-02 | 2014-04-22 | Kabushiki Kaisha Toshiba | Electronic component and method of connecting with multi-profile bumps |
| CN104377181A (zh) * | 2013-08-15 | 2015-02-25 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| CN106847773A (zh) * | 2016-11-11 | 2017-06-13 | 友达光电股份有限公司 | 接触垫阵列结构及应用其的电路接合结构 |
| CN108666275A (zh) * | 2018-04-24 | 2018-10-16 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 弧形曲面pcb基板共形组装sip器件的工艺方法 |
| WO2020003732A1 (ja) * | 2018-06-29 | 2020-01-02 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び電子機器 |
-
2003
- 2003-05-06 JP JP2003128185A patent/JP2004335660A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253277A (ja) * | 2005-03-09 | 2006-09-21 | Matsushita Electric Ind Co Ltd | モジュール用半導体素子と、これを用いたモジュールおよび、前記モジュールの製造方法 |
| US7582967B2 (en) | 2005-08-01 | 2009-09-01 | Seiko Epson Corporation | Semiconductor device, electronic module, and method of manufacturing electronic module |
| JP2007042770A (ja) * | 2005-08-02 | 2007-02-15 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP4645832B2 (ja) * | 2005-08-02 | 2011-03-09 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| JP2009135233A (ja) * | 2007-11-29 | 2009-06-18 | Fuji Xerox Co Ltd | 半導体パッケージ及びその実装構造 |
| JP2009296115A (ja) * | 2008-06-03 | 2009-12-17 | Daishinku Corp | 音叉型圧電振動片、音叉型圧電振動デバイス、および音叉型圧電振動片の製造方法 |
| JP2009302539A (ja) * | 2008-06-16 | 2009-12-24 | Intel Corp | 扁平はんだグリッド配列のための処理方法、装置及びコンピュータシステム |
| US8703600B2 (en) | 2009-06-02 | 2014-04-22 | Kabushiki Kaisha Toshiba | Electronic component and method of connecting with multi-profile bumps |
| US9048407B2 (en) | 2010-08-26 | 2015-06-02 | Sharp Kabushiki Kaisha | Mounting method for semiconductor light emitter using resist with openings of different sizes |
| JP2012049296A (ja) * | 2010-08-26 | 2012-03-08 | Sharp Corp | 半導体発光素子の実装方法 |
| JP2013239543A (ja) * | 2012-05-15 | 2013-11-28 | Panasonic Corp | 電子部品の実装構造体およびその製造方法 |
| CN104377181A (zh) * | 2013-08-15 | 2015-02-25 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| CN106847773A (zh) * | 2016-11-11 | 2017-06-13 | 友达光电股份有限公司 | 接触垫阵列结构及应用其的电路接合结构 |
| CN108666275A (zh) * | 2018-04-24 | 2018-10-16 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 弧形曲面pcb基板共形组装sip器件的工艺方法 |
| WO2020003732A1 (ja) * | 2018-06-29 | 2020-01-02 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び電子機器 |
| US11894407B2 (en) | 2018-06-29 | 2024-02-06 | Sony Semiconductor Solutions Corporation | Imaging apparatus and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10867957B2 (en) | Mechanisms for forming hybrid bonding structures with elongated bumps | |
| US5196371A (en) | Flip chip bonding method using electrically conductive polymer bumps | |
| JP5664392B2 (ja) | 半導体装置、半導体装置の製造方法、及び配線基板の製造方法 | |
| US20020132461A1 (en) | Semiconductor device having bump electrodes with a stress dissipating structure and method of manufacturing the same | |
| KR101926187B1 (ko) | 반도체 패키지의 범프 형성방법 | |
| US20060076661A1 (en) | Attachment of integrated circuit structures and other substrates to substrates with vias | |
| US7884471B2 (en) | Solder bump and related intermediate structure having primary and secondary portions and method of manufacturing same | |
| JP2004335660A (ja) | 半導体装置及びその製造方法、並びに配線基板及びその製造方法 | |
| US6998711B1 (en) | Method of forming a micro solder ball for use in C4 bonding process | |
| TW588440B (en) | Pad-rerouting for integrated circuit chips | |
| US8294266B2 (en) | Conductor bump method and apparatus | |
| US8274150B2 (en) | Chip bump structure and method for forming the same | |
| WO1999004424A1 (en) | Semiconductor device, mounting structure thereof and method of fabrication thereof | |
| JP2004146728A (ja) | 半導体装置とその製造方法 | |
| US6960518B1 (en) | Buildup substrate pad pre-solder bump manufacturing | |
| JP2011091087A (ja) | 半導体装置とその製造方法 | |
| TWI472272B (zh) | 以感光材料形成介電層半導體結構及其製造方法 | |
| US8735277B2 (en) | Methods for producing an ultrathin semiconductor circuit | |
| JPH0410635A (ja) | フリップチップ実装方法 | |
| US20060141666A1 (en) | Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby | |
| JPH11195681A (ja) | 半導体装置およびその製造方法 | |
| JP4086771B2 (ja) | バンプ電極、バンプ電極製造方法及びバンプ電極接続構造 | |
| TW202433705A (zh) | 半導體基板及其製造方法 | |
| JPH01293539A (ja) | 半導体装置におけるバンプの形成方法 | |
| JP2004119646A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060411 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080603 |