JP2007042770A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007042770A
JP2007042770A JP2005223805A JP2005223805A JP2007042770A JP 2007042770 A JP2007042770 A JP 2007042770A JP 2005223805 A JP2005223805 A JP 2005223805A JP 2005223805 A JP2005223805 A JP 2005223805A JP 2007042770 A JP2007042770 A JP 2007042770A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin protrusion
resin
wiring
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005223805A
Other languages
English (en)
Other versions
JP4645832B2 (ja
Inventor
Tatsuhiko Asakawa
達彦 浅川
Hiroki Kato
洋樹 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005223805A priority Critical patent/JP4645832B2/ja
Priority to US11/493,560 priority patent/US7728424B2/en
Priority to CNB2006101009954A priority patent/CN100454531C/zh
Priority to TW095128295A priority patent/TWI304616B/zh
Publication of JP2007042770A publication Critical patent/JP2007042770A/ja
Application granted granted Critical
Publication of JP4645832B2 publication Critical patent/JP4645832B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 実装性の高い半導体装置及びその製造方法を提供する。
【解決手段】 半導体装置は、電極１４を有する半導体基板１０と、半導体基板１０の電極１４が形成された面に形成された、１つの直線２１に沿って延びる形状をなす樹脂突起２０と、電極１４と電気的に接続されてなり、樹脂突起２０上に至るように形成された配線３０とを含む。樹脂突起２０は、直線２１に沿って、樹脂突起２０の中央から離れるほど高さが低くなる傾斜領域２４を有する。配線３０は、傾斜領域２４上を通るように形成されてなる。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法に関する。
配線基板に半導体装置が実装されたタイプの電子モジュールが知られている。信頼性の高い電子モジュールを製造するためには、配線基板の配線パターンと半導体装置の配線とを電気的に接続させることが重要である。
本発明の目的は、実装性の高い半導体装置その製造方法を提供することにある。
特開平２−２７２７３７号公報
（１）本発明に係る半導体装置は、電極を有する半導体基板と、
前記半導体基板の前記電極が形成された面に形成された、１つの直線に沿って延びる形状をなす樹脂突起と、
前記電極と電気的に接続されてなり、前記樹脂突起上に形成された配線と、
を含み、
前記樹脂突起は、前記直線に沿って、前記樹脂突起の中央から離れるほど高さが低くなる傾斜領域を有し、
前記配線は、前記傾斜領域上を通るように形成されてなる。本発明によると、実装性の高い半導体装置を提供することができる。
（２）この半導体装置において、
前記傾斜領域は、前記樹脂突起の中央から離れるほど幅が狭くなるように形成されていてもよい。
（３）この半導体装置において、
前記半導体基板は半導体チップであり、
前記樹脂突起は、前記半導体基板の前記電極が形成された面の１つの辺に沿って延びる形状をなしていてもよい。
（４）この半導体装置において、
複数の前記配線が、１つの前記樹脂突起上に形成されていてもよい。
（５）本発明に係る半導体装置の製造方法は、電極を有する半導体基板を用意する工程と、
前記半導体基板の前記電極が形成された面に、１つの直線に沿って延びる形状をなす樹脂突起を形成する工程と、
前記電極と電気的に接続された配線を、前記樹脂突起上に形成する工程と、
を含み、
前記樹脂突起を、前記直線に沿って、前記樹脂突起の中央から離れるほど高さが低くなる傾斜領域を有するように形成し、
前記配線を、前記傾斜領域上を通るように形成する。本発明によると、実装性に優れた半導体装置を製造することができる。
（６）この半導体装置の製造方法において、
前記樹脂突起を、前記傾斜領域が、前記樹脂突起の中央から離れるほど幅が狭くなるように形成してもよい。
（７）この半導体装置の製造方法において、
前記樹脂突起を形成する工程は、
前記半導体基板上に、樹脂材料を、１つの直線に沿って延びるように、かつ、前記直線に沿って、中央から離れるほど幅が狭くなるように設ける工程と、
前記樹脂材料を硬化させる工程と、
を含んでもよい。
（８）この半導体装置の製造方法において、
前記樹脂材料を、一定の厚みをなすように設け、
前記樹脂材料を硬化収縮させて、前記樹脂突起を形成してもよい。
（９）この半導体装置の製造方法において、
複数の前記配線を、１つの前記樹脂突起上に形成してもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。
以下、図１（Ａ）〜図１（Ｃ）を参照して、本発明を適用した実施の形態に係る半導体装置１００について説明する。ここで、図１（Ａ）は、本発明を適用した実施の形態に係る半導体装置１００の上視図である。また、図１（Ｂ）は、図１（Ａ）のIB−IB線断面図であり、図１（Ｃ）は、図１（Ａ）のIC−IC線断面図である。
本実施の形態に係る半導体装置は、図１（Ａ）〜図１（Ｃ）に示すように、半導体基板１０を含む。半導体基板１０は、例えばシリコン基板であってもよい。半導体基板１０は、チップ状をなしていてもよい（図３参照）。すなわち、半導体基板１０は半導体チップであってもよい。あるいは、半導体基板１０は、ウエハ状をなしていてもよい（図４参照）。半導体基板１０には、集積回路１２が形成されていてもよい（図１（Ｃ）参照）。集積回路１２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。半導体基板１０がチップ状をなす場合、半導体基板１０の集積回路１２が形成された面（能動面）は長方形をなしていてもよい。ただし、半導体基板１０の能動面は、正方形をなしていてもよい。
半導体基板１０は、図１（Ａ）及び図１（Ｃ）に示すように、電極１４を有する。電極１４は、半導体基板１０の内部と電気的に接続されていてもよい。電極１４は、集積回路１２と電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていない導電体を含めて、電極１４と称してもよい。電極１４は、半導体基板の内部配線の一部であってもよい。このとき、電極１４は、半導体基板の内部配線のうち、外部との電気的な接続に利用される部分であってもよい。電極１４は、アルミニウム又は銅等の金属で形成されていてもよい。電極１４は、半導体基板１０の能動面の１つの辺に沿って配列されていてもよい。
半導体基板１０は、図１（Ｂ）及び図１（Ｃ）に示すように、パッシベーション膜１６を有していてもよい。パッシベーション膜１６は、電極１４を露出させるように形成されていてもよい。パッシベーション膜１６は、電極１４を露出させる開口を有していてもよい。パッシベーション膜は、例えば、ＳｉＯ２やＳｉＮ等の無機絶縁膜であってもよい。あるいは、パッシベーション膜１６は、ポリイミド樹脂などの有機絶縁膜であってもよい。
本実施の形態に係る半導体装置は、図１（Ａ）〜図１（Ｃ）に示すように、半導体基板１０上に形成された樹脂突起２０を含む。樹脂突起２０は、半導体基板１０の電極１４が形成された面に形成されてなる。樹脂突起２０は、パッシベーション膜１６上に形成されていてもよい。樹脂突起２０の材料は特に限定されず、既に公知となっているいずれかの材料を適用してもよい。例えば、樹脂突起２０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）、フェノール樹脂等の樹脂で形成されていてもよい。
樹脂突起２０は、図１（Ａ）に示すように、１つの直線２１に沿って延びる形状をなす。ここで、直線２１とは、半導体基板１０上を通る仮想の直線であってもよい。半導体基板１０が半導体チップである場合、樹脂突起２０は、半導体基板１０の１つの辺に沿って延びる形状をなしていてもよい。また、半導体基板１０の能動面が長方形をなす場合、樹脂突起２０は、その長辺に沿って延びる形状をなしていてもよい。あるいは、樹脂突起２０は、一方向に拡がった形状をなすと言ってもよい。樹脂突起２０は、表面が曲面になっていてもよい。樹脂突起２０の断面形状は、図１（Ｃ）に示すように、半円状をなしていてもよい。
樹脂突起２０は、図１（Ａ）及び図１（Ｂ）に示すように、直線２１に沿って、樹脂突起２０の中央から離れるほど高さが低くなる傾斜領域２４を有する。すなわち、樹脂突起２０は、その中央部から離れるほど高さが低くなる形状をなしていてもよい。あるいは、樹脂突起２０は、１つの直線２１に沿って（連続的に）高さが変化する構造をなし、かつ、樹脂突起２０の中央から離れるほど高さが低くなる形状をなすと言ってもよい。１つの樹脂突起２０は、２つの傾斜領域２４を含んでいてもよい。なお、「樹脂突起２０の高さ」とは、半導体基板１０の電極パッド１４が形成された面を基準とした樹脂突起２０の高さを指していてもよい。
傾斜領域２４は、図１（Ａ）に示すように、樹脂突起２０の中央から離れるほど幅が狭くなるように形成されていてもよい。すなわち、樹脂突起２０は、その中央部から離れるほど幅が狭くなる形状をなしていてもよい。あるいは、樹脂突起２０は、１つの直線２１に沿って（連続的に）幅が変化する構造をなし、かつ、樹脂突起２０の中央から離れるほど幅が狭くなる形状をなすと言ってもよい。なお、ここで言う「樹脂突起２０の幅」とは、樹脂突起２０の基端部の幅を指していてもよい。言い換えると、「樹脂突起２０の幅」とは、樹脂突起２０の半導体基板１０と対向する面（底面）の幅であってもよい。ただし、傾斜領域２４は、幅が一定になるように形成されていてもよい（図示せず）。
本実施の形態に係る半導体装置は、図１（Ａ）〜図１（Ｃ）に示すように、配線３０を含む。配線３０は、電極１４と電気的に接続されてなる。配線３０は、樹脂突起２０上に（至るように）形成されてなる。また、配線３０は、傾斜領域２４上を通るように形成されていてもよい。このとき、配線３０の傾斜領域２４とオーバーラップする部分は、直線２１と交差するように延びていてもよい（図１（Ａ）参照）。配線３０は、樹脂突起２０の上端を通るように形成されていてもよい。図１（Ａ）及び図１（Ｂ）に示すように、複数の配線３０が、１つの樹脂突起２０上に至るように形成されていてもよい。ただし、１つの樹脂突起２０には、１つの配線３０のみが形成されていてもよい（図示せず）。配線３０の構造及び材料は、特に限定されるものではない。例えば、配線３０は、単層で形成されていてもよい。あるいは、配線３０は、複数層で形成されていてもよい。このとき、配線３０は、チタンタングステンまたはチタンによって形成された第１の層と、金によって形成された第２の層とを含んでいてもよい（図示せず）。
本実施の形態に係る半導体装置は、以上の構成をなしていてもよい。この半導体装置１００によると、実装性に優れた半導体装置を提供することができる。すなわち、半導体装置１００によると、信頼性の高い電子モジュール１０００（図３参照）を、効率よく製造することが可能になる。以下、その効果について説明する。
半導体装置１００を配線基板に実装する方法は特に限定されないが、図２（Ａ）〜図２（Ｃ）を参照して、その一例について説明する。はじめに、配線基板４０について説明する。配線基板４０は、ベース基板４２と配線パターン４４とを含んでいてもよい。ベース基板４２の材料は特に限定されず、有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。ベース基板４２として、無機系の材料から形成された基板を利用してもよい。このとき、ベース基板４２は、セラミックス基板やガラス基板であってもよい。ベース基板４２がガラス基板である場合、配線基板４０は、電気光学パネル（液晶パネル・エレクトロルミネッセンスパネル等）の一部であってもよい。配線パターン４４は、ＩＴＯ（Indium Tin Oxide）、Ｃｒ、Ａｌなどの金属膜、金属化合物膜、又は、それらの複合膜によって形成されていてもよい。このとき、配線パターン４４は、液晶を駆動する電極（走査電極、信号電極、対向電極等）に電気的に接続されていてもよい。あるいは、ベース基板４２は、ポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムであってもよい。あるいは、ベース基板４２としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてFPC(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。このとき、配線パターン４４は、例えば、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）のうちのいずれかを積層して形成されていてもよい。そして、配線パターン４４は、電気的接続部４５を含む。電気的接続部４５は、配線パターン４４のうち、他の部材との電気的な接続に利用される部分である。また、配線パターン４４は、その一部がベース基板４２の内側を通るように形成されていてもよい。
以下、配線基板４０に半導体装置１００を搭載する工程について説明する。はじめに、図２（Ａ）に示すように、半導体装置１００を配線基板４０上に配置して、半導体装置１００の配線３０（樹脂突起２０）と配線基板４０の配線パターン４４（電気的接続部４５）とが対向するように位置合わせをする。このとき、半導体装置１００と配線基板４０との間に接着剤５０を設けておいてもよい。接着剤５０は、例えば、フィルム状の接着剤を利用してもよい。あるいは、接着剤５０として、ペースト状の接着剤を利用してもよい。接着剤５０は、絶縁性の接着剤であってもよい。接着剤５０は、樹脂系接着剤であってもよい。その後、図２（Ｂ）に示すように、半導体装置１００と配線基板４０とを押圧して、配線３０と配線パターン４４（電気的接続部４５）とを接触させる。本工程で、樹脂突起２０（配線３０）によって、接着剤５０を流動させてもよい（図２（Ｂ）参照）。また、本工程は、加熱環境下で行ってもよい。これにより、接着剤５０の流動性を高めることができる。なお、本工程では、半導体基板１０と配線基板４０とによって樹脂突起２０を押しつぶして、樹脂突起２０を弾性変形させてもよい（図２（Ｃ）参照）。これにより、樹脂突起２０の弾性力によって、配線３０と電気的接続部４５（配線パターン４４）とを押し付けることができるため、電気的な接続信頼性の高い電子モジュールを製造することができる。そして、半導体装置１００を配線基板４０に搭載する工程の後に、接着剤５０を硬化させて、図２（Ｃ）に示すように、接着層５２を形成してもよい。接着層５２によって、半導体基板１０と配線基板４０との間隔を維持してもよい。すなわち、接着層５２によって、樹脂突起２０が弾性変形した状態を維持してもよい。例えば、樹脂突起２０を押しつぶした状態（樹脂突起２０が弾性変形した状態）で接着剤５０を硬化させることで、樹脂突起２０が弾性変形した状態を維持することができる。
以上の工程によって、半導体装置１００を、配線基板４０に実装してもよい。さらに、検査工程などを経て、図３に示す電子モジュール１０００を製造してもよい。
先に説明したように、半導体装置１００を配線基板４０に実装する工程で、予め、半導体装置１００と配線基板４０との間に接着剤５０を設けておく場合には、樹脂突起２０によって接着剤５０を流動させることになる。このとき、半導体装置１００の配線３０と配線パターン４４（電気的接続部４５）とを電気的に接続させるためには、配線３０と電気的接続部４５との間に、接着剤５０が残らないように半導体装置１００の実装工程を行うことが重要である。言い換えると、配線基板４０に半導体装置１００を実装する工程で、配線３０と電気的接続部４５との間から、接着剤５０を効率よく排出させることができれば、信頼性の高い電子モジュールを効率よく製造することが可能である。
しかし、接着剤５０の流動抵抗が高い場合には、接着剤５０によって、樹脂突起２０に大きな力が加えられる恐れがある。特に、接着剤５０が相互に流れを阻害する方向に流動すると、これを押しのけようとする樹脂突起２０に大きな力が加えられることになり、樹脂突起２０の変形の可能性が高くなる。樹脂突起２０が変形すると、配線３０と配線パターン４４（電気的接続部４５）との間に接着剤５０が残り、電子モジュールの信頼性に影響を与えることが懸念される。
ところで、先に説明したように、半導体装置１００の樹脂突起２０は、傾斜領域２４を有する。すなわち、樹脂突起２０は、その中央部から離れるほど高さが低くなる部分を有する。そのため、半導体装置１００を利用すると、接着剤５０を、樹脂突起２０の中央部から離れる方向（のみ）に流動させることができる。そのため、樹脂突起２０によると、接着剤５０の流れが滞らないように（相互に流れを阻害しないように）、接着剤５０を流動させることができる。このことから、樹脂突起２０によると、傾斜領域２４（配線３０）と配線基板４０（電気的接続部４５）との間から、効率よく確実に、接着剤５０を排出させることができる。そして、配線３０は、傾斜領域２４上を通るように形成されていることから、配線３０と電気的接続部４５とを、確実に電気的に接続させることができる。すなわち、半導体装置１００によると、信頼性の高い電子モジュールを効率よく製造することができる。
なお、傾斜領域２４が、樹脂突起の中央部から離れるほど幅が狭くなるように形成されている場合には、さらに効率よく接着剤５０を排出させることができる。そのため、さらに実装性に優れた半導体装置を提供することができる。
また、先に説明したように、樹脂突起２０は、その中央部から離れるほど高さが低くなるように形成されてなる。言い換えると、樹脂突起２０は、中央部ほど高さが高くなるように形成されてなる。そのため、半導体装置１００を平坦な配線基板に実装する場合には、樹脂突起２０は、中央部に近い領域ほど大きな力が加えられ、大きく変形する。すなわち、樹脂突起２０は、中央部に近い領域ほど破壊されやすい形状をなしているといえる。しかし、傾斜領域２４が、樹脂突起２０の中央部に近い領域ほど幅が広くなるように形成されている場合には、その中央部の破壊強さを高めることができる。そのため、信頼性の高い電子モジュールを提供することが可能になる。
以下、半導体装置１００を製造する方法について説明する。図４〜図５（Ｂ）は、半導体装置１００を製造する方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、半導体基板１０を用意することを含んでいてもよい。半導体基板１０は、図４に示すように、ウエハ状をなしていてもよい。ウエハ状の半導体基板１０は、複数の半導体装置となる領域１１を含んでいてもよい。すなわち、半導体基板１０は、複数の半導体チップが一体となった構造をなしていてもよい。ただし、半導体基板としてチップ状の半導体基板を利用してもよい。
本実施の形態に係る半導体装置の製造方法は、半導体基板１０に、樹脂突起２０を形成することを含む（図１（Ａ）〜図１（Ｃ）参照）。樹脂突起２０は、半導体基板１０の電極１４が形成された面に形成する。樹脂突起２０は、１つの直線２１に沿って延びる形状をなすように形成する。樹脂突起２０は、直線２１に沿って、樹脂突起２０の中央から離れるほど高さが低くなる傾斜領域２４を有するように形成する。また、樹脂突起２０を、傾斜領域２４が、樹脂突起２０の中央から離れるほど幅が狭くなるように形成してもよい。
樹脂突起２０を形成する方法は特に限定されない。例えば、樹脂突起２０は、半導体基板１０に樹脂材料２２を設け、これを硬化させることによって形成してもよい。このとき、樹脂材料２２を、図５（Ａ）に示すように、１つの直線に沿って延びるように、かつ、直線に沿って中央から離れるほど幅が狭くなるように設けてもよい。すなわち、平面形状が、１つの直線に沿って延び、かつ、直線に沿って中央から離れるほど幅が狭くなるように、樹脂材料２２を設けてもよい。なお、ここで言う「樹脂材料２２の幅」とは、樹脂材料２２の基端部の幅を指していてもよい。言い換えると、「樹脂材料２２の幅」とは、樹脂材料２２の半導体基板１０と対向する面（底面）の幅であってもよい。樹脂材料２２は、図５（Ｂ）に示すように、一定の厚みをなすように設けてもよい。なお、図５（Ｂ）は、図５（Ａ）のＶB−ＶB線断面図である。樹脂材料２２を一定の厚みに設けた場合でも、これを硬化収縮させることで、樹脂突起２０を、傾斜領域２４を有するように形成することができる（図１（Ｂ）参照）。この方法よると、樹脂突起２０を、容易かつ効率よく製造することができる。ただし、樹脂突起２０を形成する工程はこれに限られない。例えば、樹脂突起２０を、型成型によって形成してもよい。
本実施の形態に係る半導体装置の製造方法は、配線３０を形成することを含む。配線３０は、電極１４と電気的に接続されるように形成する。配線３０は、樹脂突起２０上に至るように形成する。配線３０は、傾斜領域２４上を通るように形成する。１つの樹脂突起２０上を複数の配線３０が通るように、本工程を行ってもよい。配線３０を形成する方法は特に限定されず、既に公知となっているいずれかの方法を適用してもよい。
以上の工程によって、あるいは、検査工程や切り出し工程をさらに経て、半導体装置１００を形成してもよい（図１（Ａ）〜図１（Ｃ）参照）。これにより、実装性に優れた半導体装置を製造することができる。
以下、図面を参照して、本発明を適用した実施の形態の変形例に係る半導体装置について説明する。図６（Ａ）及び図６（Ｂ）は、本変形例に係る半導体装置について説明するための図である。
図６（Ａ）及び図６（Ｂ）に示す半導体装置は、樹脂突起６０を含む。樹脂突起６０は、図６（Ａ）に示すように、１つの直線６１に沿って延びる形状をなす。樹脂突起６０は、中央領域６２を含む。中央領域６２は、直線６１に沿って高さが変化しない形状をなしていてもよい。すなわち、中央領域６２は、上端面が、直線６１に沿って平坦になっていてもよい。また、樹脂突起６０は、傾斜領域６４を含む。傾斜領域６４は、中央領域６２の両側に配置されてなる。詳しくは、傾斜領域６４は、直線６１に沿って、中央領域６２の両側に配置されてなる。傾斜領域６４は、直線６１に沿って、中央領域６２から離れるほど高さが低くなる領域である。なお、樹脂突起６０は、直線６１に沿って幅が変化しない形状をなしていてもよい。すなわち、傾斜領域６４は、一定の幅をなしていてもよい。そして、中央領域６２と傾斜領域６４とは、同じ幅をなしていてもよい。ただし、樹脂突起６０は、直線６１に沿って、樹脂突起６０の中央から離れるほど幅が狭くなる形状をなしていてもよい（図１（Ａ）参照）。あるいは、樹脂突起６０は、中央領域６２が一定の幅をなし、傾斜領域６４が、直線６１に沿って、樹脂突起６０の中央から離れるほど幅が狭くなる形状をなしていてもよい（図示せず）。
そして、図６（Ａ）及び図６（Ｂ）に示すように、配線３０は、樹脂突起６０上を通るように形成されてなる。配線３０は、中央領域６２上を通るように形成されていてもよい。また、配線３０は、傾斜領域６４上を通るように形成されていてもよい。配線３０は、樹脂突起６０上で、直線６１と交差する方向に延びるように形成されていてもよい。ただし、配線３０は、中央領域６２上を避けて、傾斜領域６４上のみに形成されていてもよい（図示せず）。
この半導体装置によっても、樹脂突起と配線基板との間から、効率よく確実に樹脂材料を排出させることができる。そのため、信頼性の高い電子モジュールを、効率よく製造することが可能な半導体装置を提供することができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１（Ａ）〜図１（Ｃ）は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図２（Ａ）〜図２（Ｃ）は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図３は、本発明を適用した実施の形態に係る半導体装置が実装された電子モジュールを示す図である。 図４は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図５（Ａ）及び図５（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図６（Ａ）及び図６（Ｂ）は、本発明を適用した実施の形態の変形例に係る半導体装置について説明するための図である。
符号の説明
１０…半導体基板、 １１…領域、 １２…集積回路、 １４…電極、 １６…パッシベーション膜、 ２０…樹脂突起、 ２１…直線、 ２２…樹脂材料、 ２４…傾斜領域、 ３０…配線、 ４０…配線基板、 ４２…ベース基板、 ４４…配線パターン、 ４５…電気的接続部、 ５０…接着剤、 ５２…接着層、 ６０…樹脂突起、 ６１…直線、 ６２…中央領域、 ６２…中央領域、 ６４…傾斜領域、 １００…半導体装置

Claims (9)

  1. 電極を有する半導体基板と、
    前記半導体基板の前記電極が形成された面に形成された、１つの直線に沿って延びる形状をなす樹脂突起と、
    前記電極と電気的に接続されてなり、前記樹脂突起上に形成された配線と、
    を含み、
    前記樹脂突起は、前記直線に沿って、前記樹脂突起の中央から離れるほど高さが低くなる傾斜領域を有し、
    前記配線は、前記傾斜領域上を通るように形成されてなる半導体装置。
  2. 請求項１記載の半導体装置において、
    前記傾斜領域は、前記樹脂突起の中央から離れるほど幅が狭くなるように形成されてなる半導体装置。
  3. 請求項１又は請求項２記載の半導体装置において、
    前記半導体基板は半導体チップであり、
    前記樹脂突起は、前記半導体基板の前記電極が形成された面の１つの辺に沿って延びる形状をなす半導体装置。
  4. 請求項１から請求項３のいずれかに記載の半導体装置において、
    複数の前記配線が、１つの前記樹脂突起上に形成されてなる半導体装置。
  5. 電極を有する半導体基板を用意する工程と、
    前記半導体基板の前記電極が形成された面に、１つの直線に沿って延びる形状をなす樹脂突起を形成する工程と、
    前記電極と電気的に接続された配線を、前記樹脂突起上に形成する工程と、
    を含み、
    前記樹脂突起を、前記直線に沿って、前記樹脂突起の中央から離れるほど高さが低くなる傾斜領域を有するように形成し、
    前記配線を、前記傾斜領域上を通るように形成する半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記樹脂突起を、前記傾斜領域が、前記樹脂突起の中央から離れるほど幅が狭くなるように形成する半導体装置の製造方法。
  7. 請求項６記載の半導体装置の製造方法において、
    前記樹脂突起を形成する工程は、
    前記半導体基板上に、樹脂材料を、１つの直線に沿って延びるように、かつ、前記直線に沿って、中央から離れるほど幅が狭くなるように設ける工程と、
    前記樹脂材料を硬化させる工程と、
    を含む半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、
    前記樹脂材料を、一定の厚みをなすように設け、
    前記樹脂材料を硬化収縮させて、前記樹脂突起を形成する半導体装置の製造方法。
  9. 請求項５から請求項８のいずれかに記載の半導体装置の製造方法において、
    複数の前記配線を、１つの前記樹脂突起上に形成する半導体装置の製造方法。
JP2005223805A 2005-08-02 2005-08-02 半導体装置及びその製造方法 Expired - Fee Related JP4645832B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005223805A JP4645832B2 (ja) 2005-08-02 2005-08-02 半導体装置及びその製造方法
US11/493,560 US7728424B2 (en) 2005-08-02 2006-07-27 Semiconductor device and method of manufacturing the same
CNB2006101009954A CN100454531C (zh) 2005-08-02 2006-08-01 半导体装置及其制造方法
TW095128295A TWI304616B (en) 2005-08-02 2006-08-02 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005223805A JP4645832B2 (ja) 2005-08-02 2005-08-02 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007042770A true JP2007042770A (ja) 2007-02-15
JP4645832B2 JP4645832B2 (ja) 2011-03-09

Family

ID=37700266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005223805A Expired - Fee Related JP4645832B2 (ja) 2005-08-02 2005-08-02 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US7728424B2 (ja)
JP (1) JP4645832B2 (ja)
CN (1) CN100454531C (ja)
TW (1) TWI304616B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018057B2 (en) 2007-02-21 2011-09-13 Seiko Epson Corporation Semiconductor device with resin layers and wirings and method for manufacturing the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
JP4352279B2 (ja) * 2007-08-21 2009-10-28 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4737466B2 (ja) * 2009-02-09 2011-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法
JP5652100B2 (ja) * 2010-10-05 2015-01-14 ソニー株式会社 表示パネル、表示装置、照明パネルおよび照明装置、ならびに表示パネルおよび照明パネルの製造方法
KR101897653B1 (ko) * 2017-03-06 2018-09-12 엘비세미콘 주식회사 컴플라이언트 범프의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03231437A (ja) * 1990-02-06 1991-10-15 Ricoh Co Ltd 突起電極形成方法
JPH10125734A (ja) * 1996-10-24 1998-05-15 Matsushita Electric Ind Co Ltd 半導体ユニットおよびその製造方法
JP2004335660A (ja) * 2003-05-06 2004-11-25 Sony Corp 半導体装置及びその製造方法、並びに配線基板及びその製造方法
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP2005136402A (ja) * 2003-10-09 2005-05-26 Seiko Epson Corp 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272737A (ja) 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
US5261158A (en) * 1991-01-22 1993-11-16 Hughes Aircraft Company Method of forming a resilient interconnection bridge
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
JP2001110831A (ja) 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP2001127256A (ja) * 1999-10-29 2001-05-11 Fuji Xerox Co Ltd 半導体装置
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
JP3935370B2 (ja) * 2002-02-19 2007-06-20 セイコーエプソン株式会社 バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3873986B2 (ja) * 2004-04-16 2007-01-31 セイコーエプソン株式会社 電子部品、実装構造体、電気光学装置および電子機器
JP2005340761A (ja) * 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03231437A (ja) * 1990-02-06 1991-10-15 Ricoh Co Ltd 突起電極形成方法
JPH10125734A (ja) * 1996-10-24 1998-05-15 Matsushita Electric Ind Co Ltd 半導体ユニットおよびその製造方法
JP2004335660A (ja) * 2003-05-06 2004-11-25 Sony Corp 半導体装置及びその製造方法、並びに配線基板及びその製造方法
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP2005136402A (ja) * 2003-10-09 2005-05-26 Seiko Epson Corp 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018057B2 (en) 2007-02-21 2011-09-13 Seiko Epson Corporation Semiconductor device with resin layers and wirings and method for manufacturing the same

Also Published As

Publication number Publication date
CN100454531C (zh) 2009-01-21
US20070029652A1 (en) 2007-02-08
US7728424B2 (en) 2010-06-01
JP4645832B2 (ja) 2011-03-09
TWI304616B (en) 2008-12-21
CN1909221A (zh) 2007-02-07
TW200721314A (en) 2007-06-01

Similar Documents

Publication Publication Date Title
US7851912B2 (en) Semiconductor device
JP4645832B2 (ja) 半導体装置及びその製造方法
US7936073B2 (en) Semiconductor device and method of manufacturing the same
US8138612B2 (en) Semiconductor device
US7629671B2 (en) Semiconductor device having a resin protrusion with a depression and method manufacturing the same
US7582967B2 (en) Semiconductor device, electronic module, and method of manufacturing electronic module
JP4145902B2 (ja) 半導体装置及びその製造方法
JP4656311B2 (ja) 電子モジュール
JP4273347B2 (ja) 半導体装置
JP2007019410A (ja) 半導体装置、及び、電子モジュールの製造方法
JP4873144B2 (ja) 電子デバイスの製造方法、及び、半導体装置
KR100755354B1 (ko) 반도체 장치
JP4720992B2 (ja) 半導体装置
JP4858161B2 (ja) 半導体装置及び電子デバイスの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees