JP2011060941A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011060941A
JP2011060941A JP2009207971A JP2009207971A JP2011060941A JP 2011060941 A JP2011060941 A JP 2011060941A JP 2009207971 A JP2009207971 A JP 2009207971A JP 2009207971 A JP2009207971 A JP 2009207971A JP 2011060941 A JP2011060941 A JP 2011060941A
Authority
JP
Japan
Prior art keywords
electrode pad
wafer
substrate
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009207971A
Other languages
English (en)
Other versions
JP5307669B2 (ja
Inventor
Haruo Iwazu
春生 岩津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009207971A priority Critical patent/JP5307669B2/ja
Priority to KR1020127008986A priority patent/KR101330969B1/ko
Priority to US13/394,573 priority patent/US8664106B2/en
Priority to PCT/JP2010/065312 priority patent/WO2011030753A1/ja
Priority to CN201080040413.2A priority patent/CN102498565B/zh
Priority to TW099130260A priority patent/TWI437649B/zh
Publication of JP2011060941A publication Critical patent/JP2011060941A/ja
Application granted granted Critical
Publication of JP5307669B2 publication Critical patent/JP5307669B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H01L2224/06517—Bonding areas having different functions including bonding areas providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】電極パッドを電気的に接続することにより基板を積層して形成する場合において、電極パッドが微細化、狭ピッチ化した場合においても、複雑な機構を用いることなく、基板を高い精度で位置合わせすることができ、電極パッドを確実に電気的に接続することができる半導体装置の製造方法を提供する。
【解決手段】第１の基板１１上に形成された第１の電極パッド１２を親水化処理する第１の親水化処理工程と、第１の基板１１上の第１の電極パッド１２の形成された面に液体１５を供給する液体供給工程と、液体１５の供給された第１の基板１１上に、第１の電極パッド１２の形成された面と第２の電極パッド２２の形成された面とを対向させて第２の基板２１を載置する載置工程と、を有する。載置工程において、液体１５により、第１の電極パッド１２と第２の電極パッド２２との位置合わせが行われる。
【選択図】図２Ａ

Description

本発明は、基板を積層して形成される半導体装置の製造方法に関する。
半導体装置の小型化、高速化、高集積化が進む近年では、これらの半導体装置が形成された基板上に配置され、基板の外部と電気的に接続される電極パッドについても微細化が進んでいる。
一方、このような半導体装置を小型化、高速化、高集積化して形成して基板を複数枚積層し、更に高集積化を進めるようにした半導体装置がある。
半導体装置が形成された基板を複数枚積層してなる半導体装置においては、前述したように電極パッドが微細化した場合でも、積層する基板の電極パッドが確実に電気的に接続されるように、精度良く位置合わせした上で積層構造を形成しなければならない。このような基板の位置合わせ方法及び積層構造の形成方法を含む半導体装置の製造方法として、いくつかの方法が開示されている。
例えば基板間に接着剤を塗布し、基板のパターンを光学的に検知し、仮位置合わせし、Ｘ線など基板を透過できる方法を用いて位置確認を行い、位置確認情報を元に、ウェハの位置を調整し、その後、接着剤を塗布・硬化させる方法が開示されている（例えば特許文献１参照）。
また、基板ホルダの基板保持面を、複数の保持領域に分割し、且つ各保持領域では基板を吸着する力、基板を他方の基板に押しつける力を独立に制御できるようにする方法が開示されている（例えば特許文献２参照）。
特開２００９−４９０５１号公報 特開２００５−３０２８５８号公報
ところが、上記したような積層構造を有する半導体装置の製造方法における、各基板上の半導体装置の電極パッドを高精度で位置合わせを行う場合において、次のような問題がある。
一方の基板の電極パッドと、他方の基板の電極パッドとの間を確実に電気的に接続するためには、基板を積層する際に、高精度で位置合わせする必要がある。通常では、基板上に設けられたアライメントマークを位置合わせ装置に設けたＣＣＤカメラで観察しながら位置を合わせる等の方法が用いられている。
しかし、特許文献１に開示される方法では、基板のパターンを光学的に検知するための前述したＣＣＤカメラ等の検知機構の他に、Ｘ線など基板を透過できる方法を用いて位置確認を行う機構を必要とする場合がある。
また、特許文献２に開示される方法では、基板のパターンを光学的に検知するための前述したＣＣＤカメラ等の検知機構の他に、基板を他方の基板に押しつける力を独立に制御できるようにする機構を必要とする場合がある。
本発明は上記の点に鑑みてなされたものであり、電極パッドを電気的に接続することにより基板を積層して形成する場合において、電極パッドが微細化、狭ピッチ化した場合においても、複雑な機構を用いることなく、基板を高い精度で位置合わせすることができ、電極パッドを確実に電気的に接続することができる半導体装置の製造方法を提供する。
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
本発明に係る半導体装置の製造方法は、第１の基板上に形成された第１の電極パッドと、前記第１の電極パッドに対応する第２の基板上に形成された第２の電極パッドとを電気的に接続することにより積層形成される半導体装置の製造方法において、前記第１の電極パッドを親水化処理する第１の親水化処理工程と、前記第１の基板上の前記第１の電極パッドの形成された面に液体を供給する液体供給工程と、前記液体の供給された前記第１の基板上に、前記第１の電極パッドの形成された面と前記第２の電極パッドの形成された面とを対向させて前記第２の基板を載置する載置工程と、を有し、前記載置工程において、前記液体により、前記第１の電極パッドと前記第２の電極パッドとの位置合わせが行われることを特徴とする。
本発明に係る半導体装置の製造方法は、前記第２の電極パッドを親水化処理する第２の親水化処理工程を有する。
本発明に係る半導体装置の製造方法において、前記液体は、前記第１の電極パッド表面または前記第２の電極パッド表面に形成された酸化膜をエッチングする性質を有することを特徴とする請求項１または２に記載の半導体装置の製造方法。
本発明に係る半導体装置の製造方法において、前記液体は導電性を有するものであることを特徴とする。
本発明に係る半導体装置の製造方法において、前記第２の基板には、前記第２の電極パッドと接する貫通孔が形成されており、前記載置工程の後、前記第２の基板における前記第１の基板と対向する面の反対面における前記貫通孔から、溶融したハンダを流し込むことにより、前記第１の電極パッドと前記第２の電極パッドとを電気的に接続するハンダ供給工程と、を有することを特徴とする。
本発明に係る半導体装置の製造方法において、前記載置工程は減圧状態で行われ、前記ハンダ供給工程において、ハンダを供給した後に、大気圧に戻すことを特徴とする。
本発明に係る半導体装置の製造方法において、前記第１の基板には、第１のダミーパッドが形成されており、前記第２の基板には、前記第１のダミーパッドに対応する第２のダミーパッドが形成されており、前記第１の親水化処理工程において、前記第１のダミーパッドを親水化処理することを特徴とする。
本発明に係る半導体装置の製造方法は、前記第２のダミーパッドを親水化処理することを特徴とする。
本発明に係る半導体装置の製造方法は、第１の基板上に形成された第１の電極パッドと、前記第１の電極パッドに対応する第２の基板上に形成された第２の電極パッドとを電気的に接続することにより積層形成される半導体装置の製造方法において、前記第１の電極パッドにおけるハンダ濡れ性を高める第１の濡れ性処理工程と、前記第１の基板上の前記第１の電極パッドの形成された面に溶融したハンダを供給するハンダ供給工程と、前記溶融したハンダの供給された前記第１の基板上に、前記第１の電極パッドの形成された面と前記第２の電極パッドの形成された面とを対向させて前記第２の基板を載置する載置工程と、を有し、前記載置工程において、前記溶融したハンダにより、前記第１の電極パッドと前記第２の電極パッドとの位置合わせが行われることを特徴とする。
本発明に係る半導体装置の製造方法は、前記第２の電極パッドにおけるハンダ濡れ性を高める第２の濡れ性処理工程を有する。
本発明によれば、電極パッドを電気的に接続することにより基板を積層して形成される半導体装置の製造方法において、電極パッドが微細化、狭ピッチ化した場合においても、複雑な機構を用いることなく、基板を高い精度で位置合わせすることができ、電極パッドを確実に電気的に接続することができる。
第１の実施の形態に係る半導体装置の製造方法の積層工程の各工程の手順を説明するためのフローチャートである。 第１の実施の形態に係る半導体装置の製造方法の積層工程の各工程における基板の構造を模式的に示す断面図（その１）である。 第１の実施の形態に係る半導体装置の製造方法の積層工程の各工程における基板の構造を模式的に示す断面図（その２）である。 インクジェット印刷技術による塗布装置の例を示す縦断面図である。 インクジェット印刷技術による塗布装置の例を示す平面図である。 ウェハ反転装置の例を示す平面図である。 ウェハ反転装置の例を示す側面図である。 位置合わせ装置の例を示す側面図である。 第２の実施の形態に係る半導体装置の製造方法の積層工程の各工程の手順を説明するためのフローチャートである。 第２の実施の形態に係る半導体装置の製造方法の積層工程の各工程における基板の構造を模式的に示す断面図（その１）である。 第２の実施の形態に係る半導体装置の製造方法の積層工程の各工程における基板の構造を模式的に示す断面図（その２）である。 第３の実施の形態に係る半導体装置の製造方法の積層工程の各工程の手順を説明するためのフローチャートである。 第３の実施の形態に係る半導体装置の製造方法の積層工程の各工程における基板の構造を模式的に示す断面図（その１）である。 第３の実施の形態に係る半導体装置の製造方法の積層工程の各工程における基板の構造を模式的に示す断面図（その２）である。
次に、本発明を実施するための形態について図面と共に説明する。
（第１の実施の形態）
始めに、図１から図２Ｂを参照し、第１の実施の形態に係る半導体装置の製造方法について説明する。
図１は、本実施の形態に係る半導体装置の製造方法の積層工程の各工程の手順を説明するためのフローチャートである。図２Ａ及び図２Ｂは、本実施の形態に係る半導体装置の製造方法の積層工程の各工程における基板の構造を模式的に示す断面図である。
本実施の形態に係る半導体装置の製造方法は、図１に示すように、第１の親水化処理工程（ステップＳ１１）と、液体供給工程（ステップＳ１２）と、第２の親水化処理工程（ステップＳ１３）と、載置工程（ステップＳ１４からステップＳ１７）と、ハンダ供給工程（ステップＳ１８及びステップＳ１９）と、ハンダ固化工程（ステップＳ２０）とを含む。載置工程は、基板反転ステップ（ステップＳ１４）と、載置ステップ（ステップＳ１５）と、位置合わせステップ（ステップＳ１６）と、エッチングステップ（ステップＳ１７）とを含む。ハンダ供給工程は、供給ステップ（ステップＳ１８）と、流し込みステップ（ステップＳ１９）とを含む。
始めに、ステップＳ１１の第１の親水化処理工程を行う。第１の親水化処理工程は、第１の電極パッド１２が形成された第１のウェハ１１を準備し、第１の電極パッド１２の親水化処理を行い、第１の電極パッド１２以外の部位の疎水化処理を行う工程である。図２Ａ（ａ）は、ステップＳ１１の工程が行われた後の第１のウェハ１１の構造を示す。第１の電極パッド１２の親水化処理が行われた表面を１３で表す。また、第１の電極パッド１２は、第１のウェハ１１の内部に形成された図示しないテスト回路等と電気的に接続されている。
第１の親水化処理工程における親水化処理は、特に限定されるものではなく、光触媒を塗布した後にマスクにより選択的にＵＶ光照射を行う方法、有機ケイ素化合物等の撥水性材料の選択的な塗布等、種々の方法を用いることができる。また、第１の電極パッド１２以外の部位の疎水化処理を行わなくてもよい。
なお、第１のウェハ１１に、第１の電極パッド１２以外に、電気的な配線がなされない第１のダミーパッド１４を形成してもよい。第１のダミーパッド１４は、第１のウェハ１１の内部に形成された図示しないテスト回路等と電気的に接続されておらず、第１のウェハ１１と第２のウェハ２１とを位置合わせするために設けられる。第１のダミーパッド１４は、例えば第１のウェハ１１の周縁部に形成してもよい。第１のウェハ１１に第１のダミーパッド１４が形成されている場合には、第１のダミーパッド１４にも親水化処理が行われる。
次に、ステップＳ１２の液体供給工程を行う。液体供給工程は、第１の電極パッド１２の表面１３が親水化処理され、それ以外の部位が疎水化処理された第１のウェハ１１上に液体１５を供給する工程である。図２Ａ（ｂ）は、ステップＳ１２の工程が行われた後の第１のウェハ１１の構造を示す。
図２Ａ（ｂ）に示すように、親水化処理された第１の電極パッド１２の表面１３上又は表面１３の近傍に、液体１５を供給する。液体１５を供給する方法としては、特に限定されず、塗布、噴霧、吐出等の種々の供給方法を用いることができる。図２Ａ（ｂ）に示す例では、親水化処理された第１の電極パッド１２の表面１３上及び近傍に、液体１５を塗布する。
液体１５は、導電性を有するものであればよく、特に限定されるものではないが、例えば第１の電極パッド１２が親水化処理され、それ以外の部位が疎水化処理される場合には、親水性を有する液体、例えば水分を含む液体を用いることができる。
また、液体１５を、親水化処理された表面１３に直接塗布しなくてもよい。第１のウェハ１１の表面全面に液体１５を薄く塗布する場合でも、疎水化処理をした表面から親水化処理した表面へ液体１５が移動する。あるいは、インクジェット印刷技術を用いて、電極パッド１２上に選択的に液体を塗布してもよい。インクジェット印刷技術を用いる方法については、後で説明する。
また、第１のウェハ１１に第１のダミーパッド１４が形成されている場合には、第１のダミーパッド１４にも液体が塗布される。
次に、ステップＳ１３の第２の親水化処理工程を行う。第２の親水化処理工程は、第２の電極パッド２２が形成された第２のウェハ２１を準備し、第２の電極パッド２２の親水化処理、及びそれ以外の部位の疎水化処理を行う工程である。図２Ａ（ｃ）は、ステップＳ１３の工程が行われた後の第２のウェハ２１の構造を示す。親水化処理が行われた第２の電極パッド２２の表面を２３で表す。また、第２の電極パッド２２は、第２のウェハ２１の内部に形成された図示しないテスト回路等と電気的に接続されている。
第２の親水化処理工程における親水化処理も、特に限定されるものではなく、光触媒を塗布した後にマスクにより選択的にＵＶ光照射を行う方法、有機ケイ素化合物等の撥水性材料の選択的な塗布等、種々の方法を用いることができる。また、第２の電極パッド２２以外の部位の疎水化処理を行わなくてもよい。
なお、第２のウェハ２１にも、第２の電極パッド２２以外に、電気的な配線がなされない第２のダミーパッド２４を、第２の電極パッド２２が形成されている面に形成してもよい。第２のダミーパッド２４は、第２のウェハ２１の内部に形成された図示しないテスト回路等と電気的に接続されておらず、第１のウェハ１１と第２のウェハ２１とを位置合わせするために設けられる。第２のダミーパッド２４は、例えば第２のウェハ２１の周縁部に形成してもよい。第２のウェハ２１に第２のダミーパッド２４が形成されている場合には、第２のダミーパッド２４にも親水化処理が行われる。
また、第２のウェハ２１には、第２の電極パッド２２が形成されている面の反対面に第３の電極パッド２５が形成されている。更に、第２の電極パッド２２が形成されている面から、第３の電極パッド２５が形成されている面にかけて、貫通孔２６が形成されている。
次に、ステップＳ１４からステップＳ１７の載置工程を行う。載置工程は、第２のウェハ２１を上下反転し、液体１５の供給された第１のウェハ１１上に、第２のウェハ２１を載置し、第１の電極パッド１２と第２の電極パッド２２との位置合わせを行う工程である。載置工程は、基板反転ステップ（ステップＳ１４）と、載置ステップ（ステップＳ１５）と、位置合わせステップ（ステップＳ１６）と、エッチングステップ（ステップＳ１７）とを含む。また、ステップＳ１４からステップＳ１７の各ステップが行われた後の第１のウェハ１１及び第２のウェハ２１の構造を、図２Ａ（ｄ）から図２Ａ（ｇ）のそれぞれに示す。
最初に、ステップＳ１４の基板反転ステップを行う。基板反転ステップでは、図２Ａ（ｄ）に示すように、第２の電極パッド２２が親水化処理された第２のウェハ２１を、上下反転させる。第２のウェハ２１を反転する方法については後で説明する。
次に、ステップＳ１５の載置ステップを行う。載置ステップでは、図２Ａ（ｅ）に示すように、表面に液体が供給された第１のウェハ１１上に第２のウェハ２１を載置する。すなわち、親水化処理された第１の電極パッド１２の表面１３の上及び近傍に液体１５が塗布された状態で、第１のウェハ１１の第１の電極パッド１２が形成された面と第２のウェハ２１の第２の電極パッド２２の形成された面とを対向させて、第１のウェハ１１上に第２のウェハ２１を載置する。
この際、載置ステップを減圧状態で行ってもよい。この場合、載置ステップから後述する供給ステップまでを減圧状態で行う。
また、位置合わせ機構等を有する位置合わせ装置により位置合わせを行った上で第１のウェハ１１上に第２のウェハ２１を載置してもよい。位置合わせ機構を有する装置を用いて第２のウェハ２１を第１のウェハ１１上に載置する方法については後で説明する。ただし、後述するように、位置合わせ装置による位置合わせを高精度に行う必要はない。また、載置する際に、第２のウェハ２１にいずれの方向にも力を加える必要はない。
また、第１のウェハ１１に前述した第１のダミーパッド１４が形成され、第２のウェハ２１に前述した第２のダミーパッド２４が形成されている場合には、第１のダミーパッド１４と第２のダミーパッド２４とは液体１５を介して接触する。
ステップＳ１５で第１のウェハ１１上に載置された第２のウェハ２１は、図２Ａ（ｆ）に示すように、ステップＳ１６において、第１のウェハ１１との間で自己整合的に位置合わせがなされる。これは、液体１５が、第１のウェハ１１、第２のウェハ２１のそれぞれに対し、親水性を有する部位に接するように移動すること、また、液体１５自体が、表面張力により広がることなく一部に集約すること、によるものである。従って、表面張力を利用する点では、親水性の液体を用い、第１の電極パッド１２及び第２の電極パッド２２を親水性にするのが、より好ましい。
また、第１のウェハ１１に第１のダミーパッド１４が形成され、第２のウェハ２１に第２のダミーパッド２４が形成されている場合には、第１のダミーパッド１４と第２のダミーパッド２４との間でも、液体１５を介して位置合わせされる。
ステップＳ１６において、第２のウェハ２１が位置合わせされた第１のウェハ１１では、ステップＳ１７のエッチングステップにおいて、図２Ｂ（ｇ）に示すように、液体１５により、第１の電極パッド１２の表面が、還元され、又はエッチングされる。すなわち、第１の電極パッド１２の表面及び第２の電極パッド２２の表面には、酸化膜又は汚染等による被膜が形成されている場合がある。このような場合には、液体１５により、酸化膜又は被膜が還元されるか、又はエッチングにより除去される。あるいは、同時に、第２のウェハ２１の第２の電極パッド２２の表面に酸化膜又は汚染等による被膜が形成されている場合にも、第２の電極パッド２２の表面に形成されている酸化膜等は、除去される。図２Ｂ（ｇ）では、第１の電極パッド１２の表面１３、及び第２の電極パッド２２の表面２３がエッチングされた例を示している。
液体１５は、電極パッドの表面に形成された酸化膜等をエッチングする性質を有するものであることが好ましい。電極パッド表面に形成された酸化膜等をエッチングすることにより、第１の電極パッド１２と第２の電極パッド２２とをより確実に電気的に接続することができる。
次に、ステップＳ１８及びステップＳ１９のハンダ供給工程を行う。ハンダ供給工程は、第２のウェハ２１に形成された貫通孔２６から溶融したハンダを流し込む工程である。ハンダ供給工程は、供給ステップ（ステップＳ１８）と、流し込みステップ（ステップＳ１９）とを含む。また、ステップＳ１８及びステップＳ１９の各ステップが行われた後の第１のウェハ１１及び第２のウェハ２１の構造を、図２Ｂ（ｈ）から図２Ｂ（ｊ）のそれぞれに示す。
最初に、ステップＳ１８の供給ステップを行う。供給ステップでは、図２Ｂ（ｈ）に示すように、溶融したハンダ２７を第２のウェハ２１における第１のウェハ１１と対向する面の反対面に供給する。前述したように、第２のウェハ２１には、第２の電極パッド２２と接する部位に貫通孔２６が形成されている。従って、供給ステップでは、第２のウェハ２１における第１のウェハ１１と対向する面の反対面における貫通孔２６の近傍に、溶融したハンダ２７を供給する。
あるいは、第２のウェハ２１の第２の電極パッド２２が形成された面と反対面に形成された第３の電極パッド２５の表面のハンダ２７に対する濡れ性を高める濡れ性処理を行っておき、供給されたハンダ２７が選択的に貫通孔２６の近傍に集まるようにしてもよい。また、図２Ａ及び図２Ｂにおいては、貫通孔２６の一方の側に第２の電極パッド２２又は第３の電極パッド２５が形成されている例を示しているが、貫通孔２６を挟んで両側に、または貫通孔２６を取り囲むように第２の電極パッド２２又は第３の電極パッド２５を形成してもよい。
ステップＳ１８で第２のウェハ２１の第２の電極パッド２２が形成された面と反対面に溶融したハンダ２７を供給した後、ステップＳ１９において、第２のウェハ２１における第１のウェハ１１と対向する面の反対面における貫通孔２６から、溶融したハンダ２７を流し込む。図２Ｂ（ｉ）は、液体１５が蒸発した状態を示し、図２Ｂ（ｊ）は、ハンダ２７が貫通孔２６内に流し込まれる状態を示している。
前述したように、載置ステップから供給ステップまでを減圧状態で行った場合には、供給ステップの後、大気圧に戻す。減圧状態では、図２Ｂ（ｉ）に示すように、第１の電極パッド１２と第２の電極パッド２２との間の液体１５が蒸発する。液体１５が蒸発した後、ハンダ２７が貫通孔２６を塞いでいる状態にし、その後大気圧に戻すと、ハンダ２７で塞がれている貫通孔２６の内部は減圧されており、ハンダ２７で塞がれている貫通孔２６の外部は大気圧になる。従って、貫通孔２６の内部と外部との間で圧力差が生ずるため、溶融したハンダ２７は、貫通孔２６に引き込まれる。その結果、図２Ｂ（ｊ）に示すように、ハンダ２７が貫通孔２６内に流し込まれる。
次に、ステップＳ２０のハンダ固化工程を行う。ハンダ固化工程は、ハンダ２７を固化して第１の電極パッド１２と第２の電極パッド２２とをハンダ接合する工程である。図２Ｂ（ｋ）は、ステップＳ２０の工程が行われた後のウェハの積層構造を示す。
図２Ｂ（ｋ）に示すように、例えばウェハの積層構造全体を冷却する、または自然に冷却させる等により、ハンダが固化し、第１の電極パッド１２と第２の電極パッド２２とを電気的に接続することにより、積層構造が形成される。
次に、図３及び図４を参照し、ステップＳ１２においてインクジェット印刷技術により液体を塗布する方法について説明する。図３及び図４のそれぞれは、インクジェット印刷技術による塗布装置の例を示す縦断面図及び平面図である。
塗布装置は、本体３０、塗布液ノズル４０、制御部４２を有する。
本体３０は、筐体３１を有し、その底面にはＹ方向に伸びるレール３２を介して筐体３１内の一端側から他端側まで移動可能な基体３３が設けられている。基体３３の上面には、Ｘ方向に伸びるレール３４を介して移動可能に構成される基板保持部３５が設けられており、基板保持部３５はその上端部位にてウェハＷを裏面側から吸着し、水平に保持する構成とされている。すなわち、基板保持部３５により保持されたウェハＷは、駆動機構３６の働きにより基体３３及び基板保持部３５を介して筐体３１内におけるＸ及びＹ方向の位置を自由に変えることができるようになっている。
基板保持部３５の周囲には、基板保持部３５と一体的に構成され、ウェハＷ表面よりも若干高いレベルまで立ち上げられてマスク支持部材３７が設けられており、その上端には上方から供給される塗布液がウェハＷの塗布膜供給領域以外の部位に付着することを防ぐように中央が大きく開口する着脱自在なマスク部材３８が設けられている。マスク支持部材３７及び筐体３１の側方には、例えばウェハＷの搬入出を行うための図示しない開口部が形成されている。
塗布液ノズル４０は、先端の吐出孔が筐体３１の天井部に形成されるスリット３１ａを介して筐体３１内側に突出した状態で、筐体３１上方にＸ方向に沿って架設されたリニアスライド機構４１によって保持されており、制御部４２からリニアスライド機構４１を駆動させることでＸ方向に移動できる構成とされている。塗布液ノズル４０には、図示しない塗布液供給源と接続する塗布液供給部４３が接続されており、例えば制御部４２から塗布液供給部４３へ送信される制御信号に基づき塗布液の供給制御を行う構成とされている。
塗布液ノズル４０には多数の吐出孔を有するインクジェットノズルよりなるノズル部４４が備えられている。ノズル部４４は、ウェハＷ表面に形成される多数の電極パッドのうち、一電極パッドごとに例えば１８０ｄｐｉで塗布液（液体）を吐出するように多数の吐出孔を正方形状もしくは一列状に配列した構成とすることができる。吐出孔は、塗布液（液体）の流路を挟むようにして対向してピエゾ素子を設け、両方のピエゾ素子を変形させることで塗布液を外方に押し出すシェアタイプと呼ばれる種類のインクジェットノズルを用いることができる。
ステップＳ１２において、塗布装置内に第１のウェハ１１が基板保持部３５に吸着されると、塗布液ノズル４０のＸ方向における移動領域が第１のウェハ１１の一端に位置するように基体３３をＹ方向に移動させ、塗布液ノズル４０をリニアスライド機構４１の一端側へと移動させる。そして第１のウェハ１１を停止させておいて塗布液ノズル４０による塗布液の吐出を行いながら、一端側から他端側へスキャン（往路）を行い、他端側にて折り返した塗布液ノズルが復路にて基板３３をＹ方向に微少量例えば０．５ｍｍ移動させ、これを繰り返すことで、塗布液（液体１５）を第１のウェハ１１に供給することができる。
次に、図５及び図６を参照し、ステップＳ１４において第２の基板を反転させて第１の基板上に載置する方法について説明する。図５及び図６は、ウェハ反転装置の例を示す平面図及び側面図である。
ウェハ反転装置５０は、図示しない主ウェハ搬送機構との間でウェハＷの受け渡しを行うウェハ中継部５１と、ウェハ中継部５１を昇降させる昇降機構５２と、ウェハ中継部５１に保持されたウェハＷを把持して受け取り、回転により把持したウェハＷを反転させ、再びウェハ中継部５１にウェハＷを渡すウェハ反転機構５３とを有している。
図５及び図６に示すように、ウェハ中継部５１は、略Ｈ型の支持台５４と支持台５４を水平に保持する２本の支持アーム５５ａ、５５ｂを有しており、支持台５４の端部４点には脚部５４ｂが配設され、さらに、脚部５４ｂ上に断面略Ｌ字型に形成された保持部材５４ａが配設されている。保持部材５４ａは、その底部上にウェハＷの周縁部が接し、垂直壁がウェハを保持した際のガイドとなるように外側に位置しており、ウェハＷを保持することができるようになっている。
支持アーム５５ａ、５５ｂの基端部は昇降機構５２に取り付けられたブロック５８に固定されており、ブロック５８はＺ方向に伸縮するエアーシリンダ５９と連結されて、エアーシリンダ５９の昇降動作に従って、Ｚ方向に延在して設けられたガイド６０に案内して昇降される。なお、昇降機構５２はこのようなエアーシリンダ５９を用いた構造に限定されるものではなく、モータ等の回転駆動機構を用いた回転をプーリーおよびベルト等を用いてブロック５８に伝達することにより、昇降動作を行う機構等を用いてもよい。
ウェハ反転機構５３は、Ｘ方向に開閉自在に設けられた２本１組のウェハ把持アーム６１ａ、６１ｂを有しており、その先端部には底部がウェハＷの側面に沿ったＶ溝を有する把持部材６１ｃが配設されている。ウェハ把持アーム６１ａ、６１ｂを閉脚させた際には、ウェハＷの周縁部がＶ溝に挟持され、ウェハＷは直径方向においてウェハ把持アーム６１ａ、６１ｂを９０°程度回転させて垂直に保持した状態が点線で示されている。
ステップＳ１３が行われた第２のウェハ２１は、表面を親水化処理した第２の電極パッド２２が形成された面が上向きの状態で図示しないウェハ搬送機構からウェハ反転ユニット５０に挿入され、いったん下方に位置された支持台５４上の支持部材５４ａに保持されるように移し変えられる。そして、第２のウェハ２１が載置された支持台５４を昇降機構５２により開脚状態で水平に保持されたウェハ把持アーム６１ａ、６１ｂの位置まで上昇させてウェハ把持アーム６１ａ、６１ｂを閉脚することにより、第２のウェハ２１はウェハ把持アーム６１ａ、６１ｂに把持される。
次に、第２のウェハ２１を反転動作時にウェハ把持アーム６１ａ、６１ｂが支持台５４や保持部材５４ａに衝突しないように支持台５４を下方に待避させて、回転駆動機構６２を駆動して第２のウェハ２１を１８０°反転させる。その後、第２のウェハ２１が１８０°反転した状態で再び支持台５４を上昇させてウェハ把持アーム６１ａ、６１ｂを開脚することにより、第２のウェハ２１を支持台５４に移し替える。続いて、第２のウェハ２１が載置された支持台５４を下方へ降下させ、図示しないウェハ搬送機構に第２のウェハ２１を移し替えることにより、上下反転して親水化処理された第２の電極パッド２２が下面となった第２のウェハ２１は、次のステップＳ１５が行われる。
次に、図７を参照し、ステップＳ１５において位置合わせ装置を用いて第２のウェハ２１を第１のウェハ１１上に載置する方法について説明する。図７は、位置合わせ装置の例を示す側面図である。
位置合わせ装置７０は、ウェハ搬送アーム７１と、ウェハ搬送アーム７１がウェハＷを保持した状態で侵入できるチャンバー７２と、位置調整機構７３とを有する。
チャンバー７２は、下端が開口し、上端が閉止したほぼ円筒状に形成され、第１のウェハ１１を下方から押し上げることにより第２のウェハ２１を第１のウェハ１１に載置する載置台７８に対して昇降可能になっている。チャンバー７２の周壁の一部には、第２のウェハ２１をウェハ搬送アーム７１を介して搬出入する搬出入口７２ａが形成され、搬出入口７２ａはゲートバルブ７２ｂによって開閉可能になっている。ゲートバルブ７２ｂは、図７に示すように、ウェハ搬送アーム７１がチャンバー７２内に侵入した状態で搬出入口７２ａを閉じ、チャンバー７２内の気密を保持できるようにしてある。チャンバー７２の上壁にはガス供給管が接続されたガス供給口７２ｃと、ガス排出管が接続されたガス排出口７２ｄが形成され、ガス供給口７２ｃを介してガス排出口７２ｄから排出するようにしている。また、チャンバー７２の下端には、径方向内方へ伸びるフランジ７２ｅが形成されている。
チャンバー７２のフランジ７２ｅには、第１のウェハ１１の位置合わせを行うための位置調整機構７３が設けられている。位置調整機構７３の上面にはＯリング７５が設けられ、Ｏリング７５上にウェハ搬送アーム７１で搬入した第２のウェハ２１の表面を接触させて載置するようにしてある。従って、ウェハ搬送アーム７１は、第２のウェハ２１を保持した状態でチャンバー７２内に侵入し、第２のウェハ２１の表面をＯリング７５に接触させると、第２のウェハ２１の上方に密閉空間７６を形成するようにしてある。
位置調整機構７３は、図示しないＸ方向、Ｙ方向、θ方向のガイドレール及びそれらのガイドレールに沿って僅かな距離だけ往復移動させる図示しない圧電素子を備えており、Ｘ方向、Ｙ方向、θ方向に位置調整が行えるようにしてある。
更に位置調整機構７３により第１のウェハ１１の第１の電極パッド１２と、第２のウェハ２１の第２の電極パッド２２との位置合わせを行うときは、例えばＣＣＤ等よりなるアライメント機構７９ａ、７９ｂにより、ウェハの周縁部に設けられた位置合わせ用のダミーパッド等を撮像してＸ座標、Ｙ座標を読取り、両者間の位置ずれ量に基づいて、Ｘ方向、Ｙ方向、θ方向のアライメントを行うことができる。
ステップＳ１５において、ステップＳ１２が行われた第１のウェハ１１が、チャンバー７２の位置調整機構７３に保持される。
次に、ステップＳ１４が行われた第２のウェハ２１をウェハ搬送アーム７１により真空吸着した後、ウェハ搬送アーム７１を伸ばしてチャンバー７２内に第２のウェハ２１を水平に搬入し、アライメント機構７９ａ、７９ｂにより観察しながら、第２のウェハ２１の中心と第１のウェハ１１の中心とが一致する位置でウェハ搬送アーム７１が停止する。次いで、ウェハ搬送アーム７１が下降し、第２のウェハ２１がＯリング７５と接触した位置で停止し、ウェハ搬送アーム７１の真空吸着を停止して第２のウェハ２１をＯリング７５上に載置し、ゲートバルブ７２ｂを閉じてチャンバー７２を密閉する。
次に、アライメント機構７９ａ、７９ｂにより、それぞれ第１のウェハ１１の周縁部に設けられた位置合わせ用の第１のダミーパッド１４、第２のウェハ２１の周縁部に設けられた位置合わせ用の第２のダミーパッド２４を撮像してＸ座標、Ｙ座標を読取り、両者間の位置ずれ量に基づいて、位置調整機構７３により第１のウェハ１１の位置を微調整し、第１のウェハ１１と第２のウェハ２１との、Ｘ方向、Ｙ方向、θ方向のアライメントを行う。
次に、チャンバー７２を載置台７８に向けて下降させ、載置台７８のステージ７８ａに第１のウェハ１１を当接して押し当て、第１のウェハ１１と第２のウェハ２１とを当接させる。すなわち、第２のウェハ２１を第１のウェハ１１に載置する。このとき、チャンバー７２のフランジ７２ｅ及び載置台７８の間は、図示しないＯリング等により、気密に保持されている。従って、チャンバー７２を密閉した状態で、チャンバー７２内からガスを排出し、チャンバー７２内を減圧状態とすることができる。
なお、上述した位置合わせ装置は、一例にすぎず、他の種々の位置合わせ装置を用いることができる。
本実施の形態によれば、液体の表面張力により電極パッドを移動させる力を利用し、上下２つの基板を自己整合的に位置合わせして積層することができる。従って、上述した位置合わせ装置において、高精度のアライメント機構を備える必要がない。高精度のアライメント機構がない場合でも、電極パッドが微細化、狭ピッチ化した場合において、基板を高い精度で位置合わせすることができ、基板の電極パッドを確実に電気的に接続することができる。
なお、本実施の形態では、載置工程の後、第２の基板に形成された貫通孔にハンダを流し込んで第１の電極パッドと第２の電極パッドとを電気的に接続する。しかし、貫通孔に流し込む材料は、流動性及び導電性を有するものであればよく、ハンダに限定されるものではない。従って、第２の実施の形態で後述するように、ハンダに代え、金、銀、白金その他導電性を有する金属をインク、ペースト状の液体等に分散させてなる金属微粒子混合液を用いてもよい。
（第２の実施の形態）
次に、図８から図９Ｂを参照し、第２の実施の形態に係る半導体装置の製造方法について説明する。
図８は、本実施の形態に係る半導体装置の製造方法の積層工程の各工程の手順を説明するためのフローチャートである。図９Ａ及び図９Ｂは、本実施の形態に係る半導体装置の製造方法の積層工程の各工程における基板の構造を模式的に示す断面図である。なお、以下の文中では、先に説明した部分には同一の符号を付し、説明を省略する場合がある（以下の実施の形態についても同様）。
本実施の形態に係る半導体装置の製造方法は、液体として、銀をインク状の液体に分散させてなる金属微粒子混合液（銀インク）を用いる。また、ハンダを用いない。
本実施の形態に係る半導体装置の製造方法は、図８に示すように、第１の親水化処理工程（ステップＳ２１）と、液体供給工程（ステップＳ２２）と、第２の親水化処理工程（ステップＳ２３）と、載置工程（ステップＳ２４からステップＳ２７）と、液体蒸発工程（ステップＳ２８）とを含む。載置工程は、基板反転ステップ（ステップＳ２４）と、載置ステップ（ステップＳ２５）と、位置合わせステップ（ステップＳ２６）と、エッチングステップ（ステップＳ２７）とを含む。
本実施の形態におけるステップＳ２１からステップＳ２７までの工程は、第１の実施の形態におけるステップＳ１１からステップＳ１７までの工程と同様である。また、図９Ａ（ａ）から図９Ｂ（ｇ）のそれぞれは、ステップＳ２１からステップＳ２７の各工程が行われた後の第１のウェハ１１及び第２のウェハ２１ａの構造を示す。
ただし、本実施の形態では、液体１５として、銀インクを用いる。また、ハンダを用いない。従って、第２のウェハ２１ａには、貫通孔が設けられなくてもよい。
一方、本実施の形態では、ステップＳ２７が行われた後、第１の実施の形態におけるステップＳ１８、ステップＳ１９よりなるハンダ供給工程を行わず、ステップＳ２８の液体蒸発工程を行う。図９Ｂ（ｈ）は、ステップＳ２８の工程が行われた後のウェハの構造を示す。
図９Ｂ（ｈ）に示すように、ステップＳ２８では、銀インクよりなる液体１５の液体部分が蒸発することによって、銀インクが乾燥して固化し、第１の電極パッド１２と第２の電極パッド２２とを電気的に接続することにより、積層形成される。
また、金属微粒子混合液として、銀インクに代え、金、銀、白金その他導電性を有する金属をインク、ペースト等の液体に分散させたものを用いることができる。
本実施の形態でも、金属微粒子混合液の液体部分の表面張力により電極パッドを移動させる力を利用し、上下２つの基板を自己整合的に位置合わせして積層することができる。従って、高精度のアライメント機構がない場合でも、電極パッドが微細化、狭ピッチ化した場合において、基板を高い精度で位置合わせすることができ、基板の電極パッドを確実に電気的に接続することができる。
（第３の実施の形態）
次に、図１０から図１１Ｂを参照し、第３の実施の形態に係る半導体装置の製造方法について説明する。
図１０は、本実施の形態に係る半導体装置の製造方法の積層工程の各工程の手順を説明するためのフローチャートである。図１１Ａ及び図１１Ｂは、本実施の形態に係る半導体装置の製造方法の積層工程の各工程における基板の構造を模式的に示す断面図である。
本実施の形態に係る半導体装置の製造方法は、液体に代えて溶融したハンダを用い、溶融したハンダにより、位置合わせを行う。
本実施の形態に係る半導体装置の製造方法は、図１０に示すように、第１の濡れ性処理工程（ステップＳ３１）と、ハンダ供給工程（ステップＳ３２）と、第２の濡れ性処理工程（ステップＳ３３）と、載置工程（ステップＳ３４からステップＳ３６）と、ハンダ固化工程（ステップＳ３７）とを含む。載置工程は、基板反転ステップ（ステップＳ３４）と、載置ステップ（ステップＳ３５）と、位置合わせステップ（ステップＳ３６）とを含む。
初めに、ステップＳ３１の第１の濡れ性処理工程を行う。第１の濡れ性処理工程は、第１の電極パッド１２が形成された第１のウェハ１１ｂを準備し、第１の電極パッド１２の濡れ性処理を行う工程である。図１１Ａ（ａ）は、ステップＳ３１の工程が行われた後の第１のウェハ１１ｂの構造を示す。濡れ性処理が行われた第１の電極パッド１２の表面を１３で表す。濡れ性処理としては、特に限定されるものではなく、フラックスを塗布する方法等を用いることができる。
また、第１の電極パッド１２の濡れ性処理を行うとともに、第１の電極パッド１２以外の部位を例えばソルダーレジスト等により被覆する被覆処理を行ってもよい。図１１Ａ及び図１１Ｂに示す例では、第１の電極パッド１２以外の部位をソルダーレジスト１８により被覆した例を示す。
なお、第１のウェハ１１ｂに、第１の電極パッド１２以外に、第１のダミーパッド１４を形成してもよいのは、第１の実施の形態と同様である。
次に、ステップＳ３２のハンダ供給工程を行う。ハンダ供給工程は、第１の電極パッド１２の表面１３が濡れ性処理され、それ以外の部位がソルダーレジスト１８により被覆等された第１のウェハ１１ｂ上に溶融したハンダ２７を供給する工程である。図１１Ａ（ｂ）は、ステップＳ１２の工程が行われた後の第１のウェハ１１ｂの構造を示す。
図１１Ａ（ｂ）に示すように、濡れ性処理された第１の電極パッド１２の表面１３上又は表面１３の近傍に、溶融したハンダ２７を供給する。溶融したハンダ２７を供給する方法としては、特に限定されず、溶融したハンダを塗布、噴霧、吐出等の種々の供給方法を用いることができる。図１１Ａ（ｂ）に示すように、第１の電極パッド１２の表面１３が濡れ性処理され、第１の電極パッド１２以外の部位がソルダーレジスト１８に被覆されているため、供給される溶融したハンダ２７は、第１の電極パッド１２の表面１３上又は表面１３の近傍から他の部位へ移動することはない。
あるいは、ハンダが溶融しない温度に保持した状態で、濡れ性処理された第１の電極パッド１２の表面１３上又は表面１３の近傍にハンダボールを載置し、その後第１のウェハ１１ｂの温度を上昇させてハンダを溶融させてもよい。
また、第１のウェハ１１ｂに第１のダミーパッド１４が形成されている場合には、第１のダミーパッド１４にも溶融したハンダ２７が塗布される。
次に、ステップＳ３３の第２の濡れ性処理工程を行う。第２の濡れ性処理工程は、第２のウェハ２１ｂを準備し、第２のウェハ２１ｂに形成された第２の電極パッド２２の濡れ性処理を行う工程である。図１１Ａ（ｃ）は、ステップＳ３３の工程が行われた後の第２のウェハ２１ｂの構造を示す。濡れ性処理が行われた第２の電極パッド２２の表面を２３で表す。濡れ性処理としては、特に限定されるものではなく、第１の濡れ性処理工程と同様に、フラックスを塗布する方法等を用いることができる。
また、第２の電極パッド２２の濡れ性処理を行うとともに、第２の電極パッド２２以外の部位を例えばソルダーレジスト２８等により被覆する被覆処理を行ってもよいことは、第１の濡れ性処理工程と同様である。また、第２のウェハ２１ｂにも、第２の電極パッド２２以外に、第２のダミーパッド２４を形成してもよい。
次に、ステップＳ３４からステップＳ３６の載置工程を行う。載置工程は、第２のウェハ２１ｂを上下反転し、溶融したハンダ２７が供給された第１のウェハ１１ｂ上に、第２のウェハ２１ｂを載置し、第１の電極パッド１２と第２の電極パッド２２との位置合わせを行う工程である。載置工程は、基板反転ステップ（ステップＳ３４）と、載置ステップ（ステップＳ３５）と、位置合わせステップ（ステップＳ３６）とを含む。また、ステップＳ３４からステップＳ３６の各ステップが行われた後の基板の構造を、図１１Ａ（ｄ）から図１１Ａ（ｆ）のそれぞれに示す。
最初に、ステップＳ３４の基板反転ステップを行う。基板反転ステップは、図１１Ａ（ｄ）に示すように、第１の実施の形態におけるステップＳ１４と同様に行うことができる。
次に、ステップＳ３５の載置ステップを行う。載置ステップでは、図１１Ａ（ｅ）に示すように、表面に溶融したハンダ２７が供給された第１のウェハ１１ｂ上に第２のウェハ２１ｂを載置する。すなわち、濡れ性処理された第１の電極パッド１２の表面の上及び近傍に溶融したハンダ２７が塗布された状態で、第１のウェハ１１ｂの第１の電極パッド１２が形成された面と第２のウェハ２１ｂの第２の電極パッド２２の形成された面とを対向させて第２のウェハ２１ｂを載置する。
このとき、位置合わせ機構等を有する位置合わせ装置により位置合わせを行った上で第１のウェハ１１ｂ上に第２のウェハ２１ｂを載置してもよいのは、第１の実施の形態におけるステップＳ１５と同様である。
ステップＳ３５で第１のウェハ１１ｂ上に載置された第２のウェハ２１ｂは、図１１Ａ（ｆ）に示すように、ステップＳ３６において、第１のウェハ１１ｂとの間で自己整合的に位置合わせがなされる。これは、溶融したハンダ２７が、第１のウェハ１１ｂ、第２のウェハ２１ｂのそれぞれに対し、濡れ性を有する部位に接するように移動すること、また、溶融したハンダ２７自体が、表面張力により広がることなく一部に集約すること、によるものである。
また、第１のウェハ１１ｂに第１のダミーパッド１４があり、第２のウェハ２１ｂに第２のダミーパッド２４がある場合には、第１のダミーパッド１４と第２のダミーパッド２４とが液体を介して位置合わせされる。
次に、ステップＳ３７のハンダ固化工程を行う。ハンダ固化工程は、ハンダ２７を固化して第１の電極パッド１２と第２の電極パッド２２とをハンダ接合する工程である。図１１Ｂ（ｇ）は、ステップＳ２０の工程が行われた後のウェハの積層構造を示す。
図１１Ｂ（ｇ）に示すように、例えばウェハの積層構造全体を冷却する、または自然に冷却させる等により、ハンダ２７が固化し、第１の電極パッド１２と第２の電極パッド２２とを電気的に接続することにより、積層構造が形成される。
本実施の形態では、液体を用いないが、溶融したハンダを用いて位置合わせをし、その後ハンダを固化することによって、第１の電極パッドと第２の電極パッドとを位置合わせした状態で電気的に接続することができる。
以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１１、１１ｂ 第１のウェハ
１２ 第１の電極パッド
１４ 第１のダミーパッド
１５ 液体
２１、２１ａ、２１ｂ 第２のウェハ
２２ 第２の電極パッド
２４ 第２のダミーパッド
２７ ハンダ

Claims (10)

  1. 第１の基板上に形成された第１の電極パッドと、前記第１の電極パッドに対応する第２の基板上に形成された第２の電極パッドとを電気的に接続することにより積層形成される半導体装置の製造方法において、
    前記第１の電極パッドを親水化処理する第１の親水化処理工程と、
    前記第１の基板上の前記第１の電極パッドの形成された面に液体を供給する液体供給工程と、
    前記液体の供給された前記第１の基板上に、前記第１の電極パッドの形成された面と前記第２の電極パッドの形成された面とを対向させて前記第２の基板を載置する載置工程と、
    を有し、前記載置工程において、前記液体により、前記第１の電極パッドと前記第２の電極パッドとの位置合わせが行われることを特徴とする半導体装置の製造方法。
  2. 前記第２の電極パッドを親水化処理する第２の親水化処理工程を有する請求項１に記載の半導体装置の製造方法。
  3. 前記液体は、前記第１の電極パッド表面または前記第２の電極パッド表面に形成された酸化膜をエッチングする性質を有することを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記液体は導電性を有するものであることを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
  5. 前記第２の基板には、前記第２の電極パッドと接する貫通孔が形成されており、
    前記載置工程の後、前記第２の基板における前記第１の基板と対向する面の反対面における前記貫通孔から、溶融したハンダを流し込むことにより、前記第１の電極パッドと前記第２の電極パッドとを電気的に接続するハンダ供給工程と、
    を有することを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
  6. 前記載置工程は減圧状態で行われ、
    前記ハンダ供給工程において、ハンダを供給した後に、大気圧に戻すことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記第１の基板には、第１のダミーパッドが形成されており、
    前記第２の基板には、前記第１のダミーパッドに対応する第２のダミーパッドが形成されており、
    前記第１の親水化処理工程において、前記第１のダミーパッドを親水化処理することを特徴とする請求項１から６のいずれかに記載の半導体装置の製造方法。
  8. 前記第２のダミーパッドを親水化処理することを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 第１の基板上に形成された第１の電極パッドと、前記第１の電極パッドに対応する第２の基板上に形成された第２の電極パッドとを電気的に接続することにより積層形成される半導体装置の製造方法において、
    前記第１の電極パッドにおけるハンダ濡れ性を高める第１の濡れ性処理工程と、
    前記第１の基板上の前記第１の電極パッドの形成された面に溶融したハンダを供給するハンダ供給工程と、
    前記溶融したハンダの供給された前記第１の基板上に、前記第１の電極パッドの形成された面と前記第２の電極パッドの形成された面とを対向させて前記第２の基板を載置する載置工程と、
    を有し、前記載置工程において、前記溶融したハンダにより、前記第１の電極パッドと前記第２の電極パッドとの位置合わせが行われることを特徴とする半導体装置の製造方法。
  10. 前記第２の電極パッドにおけるハンダ濡れ性を高める第２の濡れ性処理工程を有する請求項９に記載の半導体装置の製造方法。
JP2009207971A 2009-09-09 2009-09-09 半導体装置の製造方法及び電気的接続を得る方法 Expired - Fee Related JP5307669B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009207971A JP5307669B2 (ja) 2009-09-09 2009-09-09 半導体装置の製造方法及び電気的接続を得る方法
KR1020127008986A KR101330969B1 (ko) 2009-09-09 2010-09-07 반도체 장치의 제조 방법
US13/394,573 US8664106B2 (en) 2009-09-09 2010-09-07 Method of manufacturing semiconductor device
PCT/JP2010/065312 WO2011030753A1 (ja) 2009-09-09 2010-09-07 半導体装置の製造方法
CN201080040413.2A CN102498565B (zh) 2009-09-09 2010-09-07 半导体装置的制造方法
TW099130260A TWI437649B (zh) 2009-09-09 2010-09-08 Semiconductor device manufacturing method and electrical connection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009207971A JP5307669B2 (ja) 2009-09-09 2009-09-09 半導体装置の製造方法及び電気的接続を得る方法

Publications (2)

Publication Number Publication Date
JP2011060941A true JP2011060941A (ja) 2011-03-24
JP5307669B2 JP5307669B2 (ja) 2013-10-02

Family

ID=43732425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009207971A Expired - Fee Related JP5307669B2 (ja) 2009-09-09 2009-09-09 半導体装置の製造方法及び電気的接続を得る方法

Country Status (6)

Country Link
US (1) US8664106B2 (ja)
JP (1) JP5307669B2 (ja)
KR (1) KR101330969B1 (ja)
CN (1) CN102498565B (ja)
TW (1) TWI437649B (ja)
WO (1) WO2011030753A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119717A (ja) * 2009-11-04 2011-06-16 Bondtech Inc 接合システムおよび接合方法
US20120318851A1 (en) * 2011-06-20 2012-12-20 Walsin Lihwa Corporation Chip bonding process
WO2013161891A1 (ja) * 2012-04-24 2013-10-31 ボンドテック株式会社 チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体
WO2014136241A1 (ja) * 2013-03-07 2014-09-12 東北マイクロテック株式会社 積層体及びその製造方法
KR20160010081A (ko) * 2014-07-18 2016-01-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2019054049A (ja) * 2017-09-13 2019-04-04 株式会社ディスコ 積層ウェーハの製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101596131B1 (ko) * 2014-04-25 2016-02-22 한국과학기술원 소수성 표면을 이용한 칩 패키징 방법 및 칩 패키지
WO2018146880A1 (ja) 2017-02-09 2018-08-16 ボンドテック株式会社 部品実装システム、樹脂成形装置、部品実装方法および樹脂成形方法
KR102242197B1 (ko) * 2018-11-20 2021-04-22 세메스 주식회사 본딩 장치 및 본딩 방법
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332371A (ja) * 2002-05-17 2003-11-21 Tamura Seisakusho Co Ltd 突起電極の形成方法およびその装置
JP2004119646A (ja) * 2002-09-26 2004-04-15 Sony Corp 半導体装置およびその製造方法
JP2004320064A (ja) * 2001-11-15 2004-11-11 Fujitsu Ltd 半導体装置の製造方法
JP2004327908A (ja) * 2003-04-28 2004-11-18 Ricoh Co Ltd 光学電子デバイスの接合方法及び接合構造
JP2005203468A (ja) * 2004-01-14 2005-07-28 Seiko Epson Corp 電子装置及びその製造方法
JP2005203664A (ja) * 2004-01-19 2005-07-28 Citizen Watch Co Ltd 半導体装置の実装方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3867523B2 (ja) 2000-12-26 2007-01-10 株式会社デンソー プリント基板およびその製造方法
US6833615B2 (en) * 2000-12-29 2004-12-21 Intel Corporation Via-in-pad with off-center geometry
JP3615206B2 (ja) * 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法
JP2004039897A (ja) 2002-07-04 2004-02-05 Toshiba Corp 電子デバイスの接続方法
JP4821091B2 (ja) 2004-04-08 2011-11-24 株式会社ニコン ウェハの接合装置
US7393771B2 (en) * 2004-06-29 2008-07-01 Hitachi, Ltd. Method for mounting an electronic part on a substrate using a liquid containing metal particles
JP5007127B2 (ja) * 2004-12-28 2012-08-22 光正 小柳 自己組織化機能を用いた集積回路装置の製造方法及び製造装置
JP2009049051A (ja) 2007-08-14 2009-03-05 Elpida Memory Inc 半導体基板の接合方法及びそれにより製造された積層体
US20100248424A1 (en) * 2009-03-27 2010-09-30 Intellectual Business Machines Corporation Self-Aligned Chip Stacking
US8460794B2 (en) * 2009-07-10 2013-06-11 Seagate Technology Llc Self-aligned wafer bonding

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004320064A (ja) * 2001-11-15 2004-11-11 Fujitsu Ltd 半導体装置の製造方法
JP2003332371A (ja) * 2002-05-17 2003-11-21 Tamura Seisakusho Co Ltd 突起電極の形成方法およびその装置
JP2004119646A (ja) * 2002-09-26 2004-04-15 Sony Corp 半導体装置およびその製造方法
JP2004327908A (ja) * 2003-04-28 2004-11-18 Ricoh Co Ltd 光学電子デバイスの接合方法及び接合構造
JP2005203468A (ja) * 2004-01-14 2005-07-28 Seiko Epson Corp 電子装置及びその製造方法
JP2005203664A (ja) * 2004-01-19 2005-07-28 Citizen Watch Co Ltd 半導体装置の実装方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119717A (ja) * 2009-11-04 2011-06-16 Bondtech Inc 接合システムおよび接合方法
US20120318851A1 (en) * 2011-06-20 2012-12-20 Walsin Lihwa Corporation Chip bonding process
WO2013161891A1 (ja) * 2012-04-24 2013-10-31 ボンドテック株式会社 チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体
US9142532B2 (en) 2012-04-24 2015-09-22 Bondtech Co., Ltd. Chip-on-wafer bonding method and bonding device, and structure comprising chip and wafer
WO2014136241A1 (ja) * 2013-03-07 2014-09-12 東北マイクロテック株式会社 積層体及びその製造方法
KR20160010081A (ko) * 2014-07-18 2016-01-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9287251B2 (en) 2014-07-18 2016-03-15 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device
KR102161793B1 (ko) 2014-07-18 2020-10-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2019054049A (ja) * 2017-09-13 2019-04-04 株式会社ディスコ 積層ウェーハの製造方法
TWI791609B (zh) * 2017-09-13 2023-02-11 日商迪思科股份有限公司 層積晶圓的製造方法

Also Published As

Publication number Publication date
CN102498565B (zh) 2014-10-22
US20120171858A1 (en) 2012-07-05
TW201131674A (en) 2011-09-16
KR101330969B1 (ko) 2013-11-18
KR20120062888A (ko) 2012-06-14
CN102498565A (zh) 2012-06-13
JP5307669B2 (ja) 2013-10-02
TWI437649B (zh) 2014-05-11
US8664106B2 (en) 2014-03-04
WO2011030753A1 (ja) 2011-03-17

Similar Documents

Publication Publication Date Title
JP5307669B2 (ja) 半導体装置の製造方法及び電気的接続を得る方法
JP4356683B2 (ja) デバイス実装構造とデバイス実装方法、液滴吐出ヘッド及びコネクタ並びに半導体装置
WO2011081095A1 (ja) 実装方法及び実装装置
US8048479B2 (en) Method for placing material onto a target board by means of a transfer board
JP4444322B2 (ja) 導電性ボールの搭載方法及び導電性ボール搭載装置
KR20060097612A (ko) 디바이스 장착 구조체, 디바이스 장착 방법, 액적 토출헤드, 커넥터 및 반도체 장치
JP4560682B2 (ja) 導電性ボール搭載装置
US20090039142A1 (en) Method for Forming a Solder Mold with Venting Channels and Method for Using the Same
US9116424B2 (en) Device for embossing of substrates
US20090039140A1 (en) Solder Mold With Venting Channels
JP3467217B2 (ja) ボール転写装置及びボール転写方法
JP2014157863A (ja) 金属ペースト充填方法及び金属ペースト充填装置
JP5110042B2 (ja) デバイス実装方法
JP7278180B2 (ja) 基板貼合装置
KR101031344B1 (ko) 솔더 범프들을 형성하기 위한 템플릿 및 이를 지지하기 위한 척
JP2010161293A (ja) マスクを用いた処理装置および方法
JP2006135237A (ja) 電子デバイスの実装方法、回路基板、及び電子機器
JP2003276160A (ja) 印刷方法、印刷装置、及び半導体装置
JP2002270631A (ja) フラックス供給装置
JP2009044150A (ja) 通気用溝を有するハンダ・モールド、通気用溝を有するハンダ・モールドを形成する方法及びこれを使用する方法
JP2010114124A (ja) ボール搭載装置
JP2017228641A (ja) 膜パターン形成方法
JP2004055597A (ja) 位置決めテーブル
KR19990059042A (ko) 반도체패키지 제조용 볼범핑시스템의 플럭스돗팅장치
JPH1092880A (ja) 粒子配列装置およびこれを用いた粒子転写方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130627

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5307669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees