JP2003332371A - 突起電極の形成方法およびその装置 - Google Patents
突起電極の形成方法およびその装置Info
- Publication number
- JP2003332371A JP2003332371A JP2002143022A JP2002143022A JP2003332371A JP 2003332371 A JP2003332371 A JP 2003332371A JP 2002143022 A JP2002143022 A JP 2002143022A JP 2002143022 A JP2002143022 A JP 2002143022A JP 2003332371 A JP2003332371 A JP 2003332371A
- Authority
- JP
- Japan
- Prior art keywords
- pad electrode
- solder
- electrode
- convex body
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 面積の小さいパッド電極上にも、はんだバン
プを確実に形成する。 【解決手段】 半導体装置１０は、半導体チップ１２の
パッド電極１４上の一部１６１に突設された凸状体１８
と、凸状体１８上及びパッド電極１４上の残部１６２に
形成されたはんだバンプ２０とを備えたものである。パ
ッド電極１４の一部に凸状体１８を設ければ、凸状体１
８の先端に力が集中するので、溶融はんだの凝集力に打
ち勝って、凸状体１８が溶融はんだ中に入り込む。これ
に引きずられるように、パッド電極１４も溶融はんだに
接触する。したがって、凸状体１８と溶融はんだとの界
面及びパッド電極１４と溶融はんだとの界面に、合金層
が形成される。
プを確実に形成する。 【解決手段】 半導体装置１０は、半導体チップ１２の
パッド電極１４上の一部１６１に突設された凸状体１８
と、凸状体１８上及びパッド電極１４上の残部１６２に
形成されたはんだバンプ２０とを備えたものである。パ
ッド電極１４の一部に凸状体１８を設ければ、凸状体１
８の先端に力が集中するので、溶融はんだの凝集力に打
ち勝って、凸状体１８が溶融はんだ中に入り込む。これ
に引きずられるように、パッド電極１４も溶融はんだに
接触する。したがって、凸状体１８と溶融はんだとの界
面及びパッド電極１４と溶融はんだとの界面に、合金層
が形成される。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半球状のはんだバ
ンプを有するＦＣ（flip chip）やＢＧＡ（ballgrid ar
ray）などに用いられる、突起電極の形成方法およびそ
の装置に関する。以下、「突起電極の形成方法」及び
「突起電極装置」を、それぞれ「半導体装置の製造方
法」及び「半導体装置」と言い換えるものとする。
ンプを有するＦＣ（flip chip）やＢＧＡ（ballgrid ar
ray）などに用いられる、突起電極の形成方法およびそ
の装置に関する。以下、「突起電極の形成方法」及び
「突起電極装置」を、それぞれ「半導体装置の製造方
法」及び「半導体装置」と言い換えるものとする。
【０００２】
【従来の技術】近年、電子機器の小型化及び薄型化に伴
い、電子部品の高密度実装技術が急速に進展している。
この高密度実装を実現する半導体装置として、半球状の
はんだバンプを有するものが広く使われている。図６
は、このような従来の半導体装置を示す断面図である。
以下、この図面に基づき説明する。
い、電子部品の高密度実装技術が急速に進展している。
この高密度実装を実現する半導体装置として、半球状の
はんだバンプを有するものが広く使われている。図６
は、このような従来の半導体装置を示す断面図である。
以下、この図面に基づき説明する。
【０００３】半導体装置８０は、半導体チップ８２上に
形成されたパッド電極８４と、パッド電極８４上に形成
されたはんだバンプ８８とを備えている。パッド電極８
４は、半導体チップ８２上に形成されたアルミニウム電
極８４０と、アルミニウム電極８４０上に形成されたニ
ッケル層８４１と、ニッケル層８４１上に形成された金
層８４２とからなる。ニッケル層８４１及び金層８４２
はＵＢＭ（under barrier metal）層である。はんだバ
ンプ８８は錫合金からなる。半導体チップ８２上のパッ
ド電極８４以外の部分は、保護膜９０で覆われている。
形成されたパッド電極８４と、パッド電極８４上に形成
されたはんだバンプ８８とを備えている。パッド電極８
４は、半導体チップ８２上に形成されたアルミニウム電
極８４０と、アルミニウム電極８４０上に形成されたニ
ッケル層８４１と、ニッケル層８４１上に形成された金
層８４２とからなる。ニッケル層８４１及び金層８４２
はＵＢＭ（under barrier metal）層である。はんだバ
ンプ８８は錫合金からなる。半導体チップ８２上のパッ
ド電極８４以外の部分は、保護膜９０で覆われている。
【０００４】図７及び図８は、半導体装置８０の製造方
法を示す断面図である。以下、この図面に基づき説明す
る。
法を示す断面図である。以下、この図面に基づき説明す
る。
【０００５】まず、半導体チップ８２上にアルミニウム
電極８４０を形成し、アルミニウム電極８４０以外の部
分にポリイミド樹脂によって保護膜９０を形成する（図
７［１］）。これらは、例えばフォトリソグラフィ技術
及びエッチング技術を用いて形成される。続いて、アル
ミニウム電極８４０表面にジンケート処理を施した後
に、無電解めっき法を用いてアルミニウム電極８４０上
にニッケル層８４１及び金層８４２を形成する（図７
［２］）。ＵＢＭ層（ニッケル層８４１及び金層８４
２）を設ける理由は、アルミニウム電極８４０にはんだ
濡れ性を付与するためである。最後に、図７［２］に示
すパッド電極８４を溶融はんだ９２に接触させることに
より、パッド電極８４上にはんだバンプ８８を形成する
（図８及び図７［３］）。このようにして得られた半導
体装置８０は、はんだバンプ８８を介して、他の半導体
チップや配線板に電気的及び機械的に接続される。
電極８４０を形成し、アルミニウム電極８４０以外の部
分にポリイミド樹脂によって保護膜９０を形成する（図
７［１］）。これらは、例えばフォトリソグラフィ技術
及びエッチング技術を用いて形成される。続いて、アル
ミニウム電極８４０表面にジンケート処理を施した後
に、無電解めっき法を用いてアルミニウム電極８４０上
にニッケル層８４１及び金層８４２を形成する（図７
［２］）。ＵＢＭ層（ニッケル層８４１及び金層８４
２）を設ける理由は、アルミニウム電極８４０にはんだ
濡れ性を付与するためである。最後に、図７［２］に示
すパッド電極８４を溶融はんだ９２に接触させることに
より、パッド電極８４上にはんだバンプ８８を形成する
（図８及び図７［３］）。このようにして得られた半導
体装置８０は、はんだバンプ８８を介して、他の半導体
チップや配線板に電気的及び機械的に接続される。
【０００６】
【発明が解決しようとする課題】近年の半導体装置８０
の更なる微細化によって、パッド電極８４の面積もます
ます小さくなっている。しかしながら、パッド電極８４
の面積が小さくなればなるほど、はんだ濡れ性が低下し
て、はんだバンプ８８を形成できない場合が生じてき
た。
の更なる微細化によって、パッド電極８４の面積もます
ます小さくなっている。しかしながら、パッド電極８４
の面積が小さくなればなるほど、はんだ濡れ性が低下し
て、はんだバンプ８８を形成できない場合が生じてき
た。
【０００７】
【発明の目的】そこで、本発明の目的は、面積の小さい
パッド電極上にも、はんだバンプを確実に形成できる、
半導体装置及びその製造方法を提供することにある。
パッド電極上にも、はんだバンプを確実に形成できる、
半導体装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明者は、パッド電極
の面積が小さいほど、はんだ濡れ性が低下する現象につ
いて、実験及び考察を繰り返すことにより次の知見を得
た。
の面積が小さいほど、はんだ濡れ性が低下する現象につ
いて、実験及び考察を繰り返すことにより次の知見を得
た。
【０００９】パッド電極の面積が小さいほど、そのパッ
ド電極に接触する溶融はんだの表面積も小さくなる。そ
の結果、パッド電極に接触する溶融はんだの凝集力（す
なわち表面張力によって球になろうとする力）が大きく
なるので、パッド電極に対する溶融はんだの付着力が小
さくなる。このことは、例えばハスやサトイモの葉の上
の水玉が小さいほど真球に近くなることからも、容易に
理解できる。これが、パッド電極の面積が小さいほど、
はんだ濡れ性が低下する理由と考えられる。
ド電極に接触する溶融はんだの表面積も小さくなる。そ
の結果、パッド電極に接触する溶融はんだの凝集力（す
なわち表面張力によって球になろうとする力）が大きく
なるので、パッド電極に対する溶融はんだの付着力が小
さくなる。このことは、例えばハスやサトイモの葉の上
の水玉が小さいほど真球に近くなることからも、容易に
理解できる。これが、パッド電極の面積が小さいほど、
はんだ濡れ性が低下する理由と考えられる。
【００１０】本発明は、この知見に基づきなされたもの
である。すなわち、請求項１記載の半導体装置は、パッ
ド電極上の一部に突設された凸状体と、凸状体上及びパ
ッド電極上の残部に形成されたはんだバンプとを備えた
ものである（請求項１）。
である。すなわち、請求項１記載の半導体装置は、パッ
ド電極上の一部に突設された凸状体と、凸状体上及びパ
ッド電極上の残部に形成されたはんだバンプとを備えた
ものである（請求項１）。
【００１１】パッド電極の一部に凸状体を設ければ、こ
の凸状体の先端に力が集中するので、溶融はんだの凝集
力に打ち勝って、凸状体が溶融はんだ中に入り込む。こ
れに引きずられるように、パッド電極も溶融はんだに接
触する。したがって、凸状体と溶融はんだとの界面及び
パッド電極と溶融はんだとの界面に、合金層が形成され
る。また、凸状体は溶融はんだ表面の酸化膜を突き破る
作用もあるので、これによってもはんだ濡れ性が向上す
る。更に、凸状体の側壁にもはんだが盛られるので、は
んだバンプのはんだ量も増加する。なお、パッド電極に
は、周囲から窪んだ位置にあるものも含まれる。このよ
うなパッド電極は、はんだ濡れ性が更に悪いので、本発
明の構造が有効である。
の凸状体の先端に力が集中するので、溶融はんだの凝集
力に打ち勝って、凸状体が溶融はんだ中に入り込む。こ
れに引きずられるように、パッド電極も溶融はんだに接
触する。したがって、凸状体と溶融はんだとの界面及び
パッド電極と溶融はんだとの界面に、合金層が形成され
る。また、凸状体は溶融はんだ表面の酸化膜を突き破る
作用もあるので、これによってもはんだ濡れ性が向上す
る。更に、凸状体の側壁にもはんだが盛られるので、は
んだバンプのはんだ量も増加する。なお、パッド電極に
は、周囲から窪んだ位置にあるものも含まれる。このよ
うなパッド電極は、はんだ濡れ性が更に悪いので、本発
明の構造が有効である。
【００１２】請求項２記載の半導体装置は、請求項１記
載の半導体装置において、凸状体の断面が台形状又は三
角形状である。この場合は、凸状体の先端に力がより集
中するので、はんだ濡れ性がより向上する。
載の半導体装置において、凸状体の断面が台形状又は三
角形状である。この場合は、凸状体の先端に力がより集
中するので、はんだ濡れ性がより向上する。
【００１３】請求項３記載の製造方法は、パッド電極上
の一部に凸状体を突設する工程と、凸状体上及びパッド
電極上の残部にはんだバンプを形成する工程とを備えた
ものである。これは、請求項１記載の半導体装置を製造
する方法である。
の一部に凸状体を突設する工程と、凸状体上及びパッド
電極上の残部にはんだバンプを形成する工程とを備えた
ものである。これは、請求項１記載の半導体装置を製造
する方法である。
【００１４】請求項４記載の製造方法は、請求項３記載
の製造方法において、凸状体がはんだバンプと同じ融点
又ははんだバンプよりも高い融点のはんだからなる。こ
の場合も同様の作用及び効果を奏するが、製造された半
導体装置には凸状体がない。この凸状体は、はんだバン
プ内に溶融してしまうからである。
の製造方法において、凸状体がはんだバンプと同じ融点
又ははんだバンプよりも高い融点のはんだからなる。こ
の場合も同様の作用及び効果を奏するが、製造された半
導体装置には凸状体がない。この凸状体は、はんだバン
プ内に溶融してしまうからである。
【００１５】請求項５記載の製造方法は、請求項３又は
４記載の製造方法において、パッド電極上の一部に凸状
体を突設する工程が、少なくともパッド電極の全面に凸
状体となる材料を成膜する工程と、パッド電極及び凸状
体となる材料の上にフォトレジストパターンを形成する
工程と、フォトレジストパターンを用いて凸状体となる
材料を等方性エッチングする工程と、フォトレジストパ
ターンを除去する工程とを備えたものである。この場合
は、凸状体となる材料がフォトレジストパターンで保護
されつつ等方性エッチングされるので、フォトレジスト
パターン下のサイドエッチングによって凸状体の断面が
台形状又は三角形状となる。
４記載の製造方法において、パッド電極上の一部に凸状
体を突設する工程が、少なくともパッド電極の全面に凸
状体となる材料を成膜する工程と、パッド電極及び凸状
体となる材料の上にフォトレジストパターンを形成する
工程と、フォトレジストパターンを用いて凸状体となる
材料を等方性エッチングする工程と、フォトレジストパ
ターンを除去する工程とを備えたものである。この場合
は、凸状体となる材料がフォトレジストパターンで保護
されつつ等方性エッチングされるので、フォトレジスト
パターン下のサイドエッチングによって凸状体の断面が
台形状又は三角形状となる。
【００１６】請求項６記載の半導体装置は、パッド電極
の周囲が保護膜によって覆われ、パッド電極の表面が保
護膜の表面から突出し、パッド電極上にはんだバンプが
形成されたものである。すなわち、パッド電極自体が前
述した凸状体になっているので、前述した凸状体と同様
の作用及び効果を奏する。また、パッド電極の表面は、
平面でも曲面（凸面、凹面等）でもよい。更に、後述す
るように、パッド電極の表面は、それに垂直な断面が角
部を有するものが好ましい。
の周囲が保護膜によって覆われ、パッド電極の表面が保
護膜の表面から突出し、パッド電極上にはんだバンプが
形成されたものである。すなわち、パッド電極自体が前
述した凸状体になっているので、前述した凸状体と同様
の作用及び効果を奏する。また、パッド電極の表面は、
平面でも曲面（凸面、凹面等）でもよい。更に、後述す
るように、パッド電極の表面は、それに垂直な断面が角
部を有するものが好ましい。
【００１７】このとき、パッド電極は、その表面の周囲
に保護膜の表面から突出する側壁を有する、としてもよ
い（請求項７）。パッド電極の表面に垂直なパッド電極
の断面が台形状又は三角形状である、としてもよい（請
求項８）。パッド電極の表面及び側壁にはんだ濡れ性を
向上させる処理（例えば金メッキ）が施された、として
もよい（請求項９）。
に保護膜の表面から突出する側壁を有する、としてもよ
い（請求項７）。パッド電極の表面に垂直なパッド電極
の断面が台形状又は三角形状である、としてもよい（請
求項８）。パッド電極の表面及び側壁にはんだ濡れ性を
向上させる処理（例えば金メッキ）が施された、として
もよい（請求項９）。
【００１８】請求項１０記載の半導体装置の製造方法
は、パッド電極の周囲が保護膜によって覆われ、パッド
電極の表面が保護膜の表面から突出し、パッド電極上に
はんだバンプが形成され、パッド電極の表面に垂直なパ
ッド電極の断面が等脚台形状である半導体装置を製造す
る方法である。そして、等脚台形の脚と底辺とのなす角
を変えることによりはんだバンプの形状を変える、こと
を特徴としている。
は、パッド電極の周囲が保護膜によって覆われ、パッド
電極の表面が保護膜の表面から突出し、パッド電極上に
はんだバンプが形成され、パッド電極の表面に垂直なパ
ッド電極の断面が等脚台形状である半導体装置を製造す
る方法である。そして、等脚台形の脚と底辺とのなす角
を変えることによりはんだバンプの形状を変える、こと
を特徴としている。
【００１９】本発明者は、等脚台形の脚と底辺とのなす
角度が様々なパッド電極を作成し、その角度とはんだバ
ンプの形状との関係を調べた。このとき、スクリーン印
刷又ははんだボールによって、パッド電極上にはんだバ
ンプを形成したので、はんだバンプのはんだ量は一定で
ある。その結果、等脚台形の脚と底辺とのなす角度を例
えば０°から９０°まで変化させると、はんだバンプの
高さは徐々に増加しある角度で最大値となって減少に転
ずることが明らかになった。したがって、この現象を利
用することにより、同じはんだ量でも高さの異なるはん
だバンプが得られる。
角度が様々なパッド電極を作成し、その角度とはんだバ
ンプの形状との関係を調べた。このとき、スクリーン印
刷又ははんだボールによって、パッド電極上にはんだバ
ンプを形成したので、はんだバンプのはんだ量は一定で
ある。その結果、等脚台形の脚と底辺とのなす角度を例
えば０°から９０°まで変化させると、はんだバンプの
高さは徐々に増加しある角度で最大値となって減少に転
ずることが明らかになった。したがって、この現象を利
用することにより、同じはんだ量でも高さの異なるはん
だバンプが得られる。
【００２０】請求項１１記載の製造方法は、請求項１０
記載の製造方法において、パッド電極を溶融はんだに接
触させることにより、パッド電極上にはんだバンプを形
成するものである。パッド電極は、溶融はんだの噴流面
に接触させてもよく、溶融はんだの静止面に接触させて
もよく、溶融はんだ中に浸漬することにより溶融はんだ
に接触させてもよい。
記載の製造方法において、パッド電極を溶融はんだに接
触させることにより、パッド電極上にはんだバンプを形
成するものである。パッド電極は、溶融はんだの噴流面
に接触させてもよく、溶融はんだの静止面に接触させて
もよく、溶融はんだ中に浸漬することにより溶融はんだ
に接触させてもよい。
【００２１】本発明者は、等脚台形の脚と底辺とのなす
角度が様々なパッド電極を作成し、パッド電極を溶融は
んだに接触させてはんだバンプを形成し、その角度とは
んだバンプのはんだ量及び高さとの関係を調べた。その
結果、等脚台形の脚と底辺とのなす角度を例えば０°か
ら９０°まで変化させると、はんだバンプのはんだ量及
び高さは徐々に増加しある角度で最大値となって減少に
転ずることが明らかになった。したがって、この現象を
利用することにより、同じパッド電極の面積でもはんだ
量及び高さの異なるはんだバンプが得られる。
角度が様々なパッド電極を作成し、パッド電極を溶融は
んだに接触させてはんだバンプを形成し、その角度とは
んだバンプのはんだ量及び高さとの関係を調べた。その
結果、等脚台形の脚と底辺とのなす角度を例えば０°か
ら９０°まで変化させると、はんだバンプのはんだ量及
び高さは徐々に増加しある角度で最大値となって減少に
転ずることが明らかになった。したがって、この現象を
利用することにより、同じパッド電極の面積でもはんだ
量及び高さの異なるはんだバンプが得られる。
【００２２】
【発明の実施の形態】図１は、本発明に係る半導体装置
の第一実施形態を示す断面図である。以下、この図面に
基づき説明する。
の第一実施形態を示す断面図である。以下、この図面に
基づき説明する。
【００２３】本実施形態の半導体装置１０は、半導体チ
ップ１２のパッド電極１４上の一部１６１に突設された
凸状体１８と、凸状体１８上及びパッド電極１４上の残
部１６２に形成されたはんだバンプ２０とを備えたもの
である。パッド電極１４は、アルミニウム電極１４０、
ニッケル層１４１及び金層１４２からなる。ニッケル層
１４１及び金層１４２はＵＢＭ層である。凸状体１８は
銅からなり、はんだバンプ２０は共晶はんだからなる。
半導体チップ１２上のパッド電極１４以外の部分は、保
護膜２２で覆われている。
ップ１２のパッド電極１４上の一部１６１に突設された
凸状体１８と、凸状体１８上及びパッド電極１４上の残
部１６２に形成されたはんだバンプ２０とを備えたもの
である。パッド電極１４は、アルミニウム電極１４０、
ニッケル層１４１及び金層１４２からなる。ニッケル層
１４１及び金層１４２はＵＢＭ層である。凸状体１８は
銅からなり、はんだバンプ２０は共晶はんだからなる。
半導体チップ１２上のパッド電極１４以外の部分は、保
護膜２２で覆われている。
【００２４】パッド電極１４は、直径が５０μｍ程度の
円板状である。ニッケル層１４１及び金層１４２（ＵＢ
Ｍ層）は、パッド電極１４のはんだ濡れ性を高めるため
に設けられている。凸状体１８の断面形状は、先端に力
を集中させるために台形状又は三角形状が好ましい。
円板状である。ニッケル層１４１及び金層１４２（ＵＢ
Ｍ層）は、パッド電極１４のはんだ濡れ性を高めるため
に設けられている。凸状体１８の断面形状は、先端に力
を集中させるために台形状又は三角形状が好ましい。
【００２５】図２及び図３は、半導体装置１０の製造方
法を示す断面図である。以下、この図面に基づき説明す
る。
法を示す断面図である。以下、この図面に基づき説明す
る。
【００２６】まず、アルミニウムによってアルミニウム
電極１４０を形成し、ポリイミド樹脂や酸化膜によって
保護膜２２を形成する（図２［１］）。これらは、例え
ばフォトリソグラフィ技術及びエッチング技術を用いて
形成される。続いて、アルミニウム電極１４０上にニッ
ケル層１４１及び金層１４２を形成する（図２
［２］）。このとき、アルミニウム電極１４０表面にジ
ンケート処理を施した後に、無電解めっき法を用いてニ
ッケル層１４１及び金層１４２を形成する。
電極１４０を形成し、ポリイミド樹脂や酸化膜によって
保護膜２２を形成する（図２［１］）。これらは、例え
ばフォトリソグラフィ技術及びエッチング技術を用いて
形成される。続いて、アルミニウム電極１４０上にニッ
ケル層１４１及び金層１４２を形成する（図２
［２］）。このとき、アルミニウム電極１４０表面にジ
ンケート処理を施した後に、無電解めっき法を用いてニ
ッケル層１４１及び金層１４２を形成する。
【００２７】続いて、パッド電極１４上の一部に凸状体
１８を突設する（図２［３］）。例えば、パッド電極１
４上及び保護膜２２上に銅をスパッタリングやめっきな
どで成膜し、その上にフォトレジストパターンを形成
し、このフォトレジストパターンを用いて銅をエッチン
グし、最後にフォトレジストパターンを除去することに
より、凸状体１８を形成することができる。この銅をエ
ッチングする際に、ウェットエッチングなどの等方性エ
ッチングを用いれば、断面が台形状又は三角形状の鋭利
な凸状体１８が容易に得られる。
１８を突設する（図２［３］）。例えば、パッド電極１
４上及び保護膜２２上に銅をスパッタリングやめっきな
どで成膜し、その上にフォトレジストパターンを形成
し、このフォトレジストパターンを用いて銅をエッチン
グし、最後にフォトレジストパターンを除去することに
より、凸状体１８を形成することができる。この銅をエ
ッチングする際に、ウェットエッチングなどの等方性エ
ッチングを用いれば、断面が台形状又は三角形状の鋭利
な凸状体１８が容易に得られる。
【００２８】最後に、図２［３］に示す状態の半導体チ
ップ１２を溶融はんだ２４に浸漬することにより、パッ
ド電極１４上にはんだバンプ２０を形成する（図３及び
図２［４］）。このようにして得られた半導体装置１０
は、はんだバンプ２０を介して、他の半導体チップや配
線板に電気的及び機械的に接続される。
ップ１２を溶融はんだ２４に浸漬することにより、パッ
ド電極１４上にはんだバンプ２０を形成する（図３及び
図２［４］）。このようにして得られた半導体装置１０
は、はんだバンプ２０を介して、他の半導体チップや配
線板に電気的及び機械的に接続される。
【００２９】パッド電極１４の一部に凸状体１８を設け
れば、凸状体１８の先端に力が集中するので、溶融はん
だ２４の凝集力に打ち勝って、凸状体１８が溶融はんだ
２４中に入り込む。これに引きずられるように、パッド
電極１４も溶融はんだ２４に接触する。したがって、凸
状体１８と溶融はんだ２４との界面及びパッド電極１４
と溶融はんだ２４との界面に、合金層（図示せず）が形
成される。また、凸状体１８は溶融はんだ２４表面の酸
化膜（図示せず）を突き破る作用もあるので、これによ
ってもはんだ濡れ性が向上する。更に、凸状体１８の側
壁にもはんだが盛られるので、はんだバンプ２０のはん
だ量も増加する。
れば、凸状体１８の先端に力が集中するので、溶融はん
だ２４の凝集力に打ち勝って、凸状体１８が溶融はんだ
２４中に入り込む。これに引きずられるように、パッド
電極１４も溶融はんだ２４に接触する。したがって、凸
状体１８と溶融はんだ２４との界面及びパッド電極１４
と溶融はんだ２４との界面に、合金層（図示せず）が形
成される。また、凸状体１８は溶融はんだ２４表面の酸
化膜（図示せず）を突き破る作用もあるので、これによ
ってもはんだ濡れ性が向上する。更に、凸状体１８の側
壁にもはんだが盛られるので、はんだバンプ２０のはん
だ量も増加する。
【００３０】なお、凸状体１８は、はんだバンプ２０と
同じ融点のはんだ、又ははんだバンプ２０よりも高い融
点のはんだからなるものとしてもよい。この場合も同様
の作用及び効果を奏するが、製造された半導体装置１０
には凸状体１８がない。この凸状体１８は、はんだバン
プ２０内に溶融してしまうからである。
同じ融点のはんだ、又ははんだバンプ２０よりも高い融
点のはんだからなるものとしてもよい。この場合も同様
の作用及び効果を奏するが、製造された半導体装置１０
には凸状体１８がない。この凸状体１８は、はんだバン
プ２０内に溶融してしまうからである。
【００３１】図４は、本発明に係る半導体装置の第二実
施形態を示す断面図である。以下、この図面に基づき説
明する。ただし、図１と同じ部分は同じ符号を付すこと
により説明を省略する。
施形態を示す断面図である。以下、この図面に基づき説
明する。ただし、図１と同じ部分は同じ符号を付すこと
により説明を省略する。
【００３２】本実施形態の半導体装置３０は、パッド電
極３２の周囲が保護膜２２によって覆われ、パッド電極
３２の表面３４が保護膜２２の表面から突出し、パッド
電極３２上にはんだバンプ３６が形成されたものであ
る。パッド電極３２は、その表面３４の周囲に保護膜２
２の表面から突出する側壁３８を有する。パッド電極３
２の表面３４に垂直な、パッド電極３２の断面が四角形
状である。パッド電極３２の表面３４及び側壁３８に、
はんだ濡れ性を向上させる金メッキ（金層３２２）が施
されている。本実施形態の半導体装置３０によれば、パ
ッド電極３２自体が前述した凸状体になっているので、
前述した凸状体と同様の作用及び効果を奏する。
極３２の周囲が保護膜２２によって覆われ、パッド電極
３２の表面３４が保護膜２２の表面から突出し、パッド
電極３２上にはんだバンプ３６が形成されたものであ
る。パッド電極３２は、その表面３４の周囲に保護膜２
２の表面から突出する側壁３８を有する。パッド電極３
２の表面３４に垂直な、パッド電極３２の断面が四角形
状である。パッド電極３２の表面３４及び側壁３８に、
はんだ濡れ性を向上させる金メッキ（金層３２２）が施
されている。本実施形態の半導体装置３０によれば、パ
ッド電極３２自体が前述した凸状体になっているので、
前述した凸状体と同様の作用及び効果を奏する。
【００３３】次に、半導体装置３０の製造方法の一例に
ついて説明する。まず、半導体チップ２２上にアルミニ
ウム電極１４０を形成する。続いて、アルミニウム電極
１４０の周囲に保護膜２２を形成する。続いて、保護膜
２２上にフォトレジスト膜（図示せず）を形成する。続
いて、アルミニウム電極１４０上の保護膜２２及びフォ
トレジスト膜で囲まれた空間に、ニッケル層３２１を無
電解メッキにより形成する。続いて、フォトレジスト膜
を除去することにより、パッド電極３２の表面３４が保
護膜２２の表面から突出した構造が得られる。続いて、
ニッケル層３２１上に金層３２２を無電解メッキにより
形成する。最後に、パッド電極３２を溶融はんだ（図示
せず）に接触させることにより、パッド電極３２上には
んだバンプ３６を形成する。
ついて説明する。まず、半導体チップ２２上にアルミニ
ウム電極１４０を形成する。続いて、アルミニウム電極
１４０の周囲に保護膜２２を形成する。続いて、保護膜
２２上にフォトレジスト膜（図示せず）を形成する。続
いて、アルミニウム電極１４０上の保護膜２２及びフォ
トレジスト膜で囲まれた空間に、ニッケル層３２１を無
電解メッキにより形成する。続いて、フォトレジスト膜
を除去することにより、パッド電極３２の表面３４が保
護膜２２の表面から突出した構造が得られる。続いて、
ニッケル層３２１上に金層３２２を無電解メッキにより
形成する。最後に、パッド電極３２を溶融はんだ（図示
せず）に接触させることにより、パッド電極３２上には
んだバンプ３６を形成する。
【００３４】また、パッド電極４２は次のように形成し
てもよい。まず、保護膜２２上にニッケルをスパッタリ
ングや蒸着などで成膜し、その上にフォトレジストパタ
ーンを形成し、このフォトレジストパターンを用いてニ
ッケルをエッチングし、最後にフォトレジストパターン
を除去する。このニッケルをエッチングする際に、ＲＩ
Ｅ（reactive ion etching）などの異方性エッチングを
用いれば、断面が四角状のニッケル層３２１が容易に得
られる。
てもよい。まず、保護膜２２上にニッケルをスパッタリ
ングや蒸着などで成膜し、その上にフォトレジストパタ
ーンを形成し、このフォトレジストパターンを用いてニ
ッケルをエッチングし、最後にフォトレジストパターン
を除去する。このニッケルをエッチングする際に、ＲＩ
Ｅ（reactive ion etching）などの異方性エッチングを
用いれば、断面が四角状のニッケル層３２１が容易に得
られる。
【００３５】図５は、本発明に係る半導体装置の第三実
施形態を示す断面図である。以下、この図面に基づき説
明する。ただし、図４と同じ部分は同じ符号を付すこと
により説明を省略する。
施形態を示す断面図である。以下、この図面に基づき説
明する。ただし、図４と同じ部分は同じ符号を付すこと
により説明を省略する。
【００３６】本実施形態の半導体装置４０は、パッド電
極４２の周囲が保護膜２２によって覆われ、パッド電極
４２の表面４４が保護膜２２の表面から突出し、パッド
電極４２上にはんだバンプ４６が形成されたものであ
る。パッド電極４２は、その表面４４の周囲に保護膜２
２の表面から突出する側壁４８を有する。パッド電極４
２の表面４４に垂直な、パッド電極４２の断面が等脚台
形状である。パッド電極４２の表面４４及び側壁４８
に、はんだ濡れ性を向上させる金メッキ（金層４２２）
が施されている。本実施形態の半導体装置４０によれ
ば、パッド電極４２自体が前述した凸状体になっている
ので、前述した凸状体と同様の作用及び効果を奏する。
極４２の周囲が保護膜２２によって覆われ、パッド電極
４２の表面４４が保護膜２２の表面から突出し、パッド
電極４２上にはんだバンプ４６が形成されたものであ
る。パッド電極４２は、その表面４４の周囲に保護膜２
２の表面から突出する側壁４８を有する。パッド電極４
２の表面４４に垂直な、パッド電極４２の断面が等脚台
形状である。パッド電極４２の表面４４及び側壁４８
に、はんだ濡れ性を向上させる金メッキ（金層４２２）
が施されている。本実施形態の半導体装置４０によれ
ば、パッド電極４２自体が前述した凸状体になっている
ので、前述した凸状体と同様の作用及び効果を奏する。
【００３７】半導体装置４０の製造方法は第二実施形態
に準ずる。ただし、ニッケル層４２１を無電解メッキに
より形成する際に、ニッケル層４２１を円錐台状に成長
させる必要がある。そのため、このときに使用されるフ
ォトレジスト膜には、斜め方向から光を当てるなどの方
法によって、円錐台状の開口部が形成されている。
に準ずる。ただし、ニッケル層４２１を無電解メッキに
より形成する際に、ニッケル層４２１を円錐台状に成長
させる必要がある。そのため、このときに使用されるフ
ォトレジスト膜には、斜め方向から光を当てるなどの方
法によって、円錐台状の開口部が形成されている。
【００３８】また、パッド電極４２は次のように形成し
てもよい。まず、保護膜２２上にニッケルをスパッタリ
ングや蒸着などで成膜し、その上にフォトレジストパタ
ーンを形成し、このフォトレジストパターンを用いてニ
ッケルをエッチングし、最後にフォトレジストパターン
を除去する。このニッケルをエッチングする際に、ウェ
ットエッチングなどの等方性エッチングを用いれば、断
面が台形状又は三角形状の鋭利なニッケル層４２１が容
易に得られる。
てもよい。まず、保護膜２２上にニッケルをスパッタリ
ングや蒸着などで成膜し、その上にフォトレジストパタ
ーンを形成し、このフォトレジストパターンを用いてニ
ッケルをエッチングし、最後にフォトレジストパターン
を除去する。このニッケルをエッチングする際に、ウェ
ットエッチングなどの等方性エッチングを用いれば、断
面が台形状又は三角形状の鋭利なニッケル層４２１が容
易に得られる。
【００３９】更に、本発明者は、等脚台形の脚と底辺と
のなす角度θが様々なパッド電極４２を作成し、パッド
電極４２を溶融はんだ（図示せず）に接触させてはんだ
バンプ４６を形成し、角度θとはんだバンプ４６のはん
だ量ｖ及び高さｈ２との関係を調べた。その結果、角度
θを例えば０°から９０°まで変化させると、はんだバ
ンプ４６のはんだ量ｖ及び高さｈ２は徐々に増加しある
角度θmaxで最大値となって減少に転ずることが明らか
になった。したがって、この現象を利用することによ
り、同じパッド電極４２の面積でもはんだ量ｖ及び高さ
ｈ２の異なるはんだバンプ４６が得られる。なお、角度
θが９０°の場合が図４に示すパッド電極３２であり、
そのときのはんだバンプ３６の高さがｈ１（＜ｈ２）で
ある。
のなす角度θが様々なパッド電極４２を作成し、パッド
電極４２を溶融はんだ（図示せず）に接触させてはんだ
バンプ４６を形成し、角度θとはんだバンプ４６のはん
だ量ｖ及び高さｈ２との関係を調べた。その結果、角度
θを例えば０°から９０°まで変化させると、はんだバ
ンプ４６のはんだ量ｖ及び高さｈ２は徐々に増加しある
角度θmaxで最大値となって減少に転ずることが明らか
になった。したがって、この現象を利用することによ
り、同じパッド電極４２の面積でもはんだ量ｖ及び高さ
ｈ２の異なるはんだバンプ４６が得られる。なお、角度
θが９０°の場合が図４に示すパッド電極３２であり、
そのときのはんだバンプ３６の高さがｈ１（＜ｈ２）で
ある。
【００４０】なお、本発明は、言うまでもないが、上記
実施形態に限定されるものではない。例えば、凸状体の
断面形状は、長方形状や正方形状でもよい。凸状体は、
スクリーン印刷法やリフトオフ法などで形成してもよ
い。はんだバンプは、無鉛はんだ等を用いてもよい。半
導体チップ（ＦＣ）の代わりに、配線板（ＢＧＡ）を用
いてもよい。
実施形態に限定されるものではない。例えば、凸状体の
断面形状は、長方形状や正方形状でもよい。凸状体は、
スクリーン印刷法やリフトオフ法などで形成してもよ
い。はんだバンプは、無鉛はんだ等を用いてもよい。半
導体チップ（ＦＣ）の代わりに、配線板（ＢＧＡ）を用
いてもよい。
【００４１】
【発明の効果】本発明に係る半導体装置及びその製造方
法（請求項１乃至５）によれば、パッド電極上の一部に
突設された凸状体と、凸状体上及びパッド電極上の残部
に形成されたはんだバンプとを備えたことにより、凸状
体が溶融はんだ中に容易に入り込み、これによりパッド
電極も溶融はんだに容易に接触するので、はんだ濡れ性
を向上できる。また、凸状体が溶融はんだ表面の酸化膜
を突き破るので、これによってもはんだ濡れ性を向上で
きる。更に、凸状体の側壁にもはんだが盛られるので、
はんだバンプのはんだ量も増加できる。これらの相乗作
用によって、面積の小さいパッド電極上にも、はんだバ
ンプを確実に形成できる。
法（請求項１乃至５）によれば、パッド電極上の一部に
突設された凸状体と、凸状体上及びパッド電極上の残部
に形成されたはんだバンプとを備えたことにより、凸状
体が溶融はんだ中に容易に入り込み、これによりパッド
電極も溶融はんだに容易に接触するので、はんだ濡れ性
を向上できる。また、凸状体が溶融はんだ表面の酸化膜
を突き破るので、これによってもはんだ濡れ性を向上で
きる。更に、凸状体の側壁にもはんだが盛られるので、
はんだバンプのはんだ量も増加できる。これらの相乗作
用によって、面積の小さいパッド電極上にも、はんだバ
ンプを確実に形成できる。
【００４２】また、凸状体の断面が台形状又は三角形状
である場合は、凸状体の先端に力がより集中するので、
はんだ濡れ性をより向上できる。
である場合は、凸状体の先端に力がより集中するので、
はんだ濡れ性をより向上できる。
【００４３】更に、凸状体となる材料をフォトレジスト
パターンで保護しつつ等方性エッチングすることによ
り、フォトレジストパターン下のサイドエッチングを利
用して凸状体の断面を台形状又は三角形状に容易に形成
できる。
パターンで保護しつつ等方性エッチングすることによ
り、フォトレジストパターン下のサイドエッチングを利
用して凸状体の断面を台形状又は三角形状に容易に形成
できる。
【００４４】本発明に係る半導体装置及びその製造方法
（請求項６乃至１１）によれば、パッド電極の周囲が保
護膜によって覆われ、パッド電極の表面が保護膜の表面
から突出し、パッド電極上にはんだバンプが形成されて
いることにより、凸状のパッド電極の角部が溶融はんだ
中に容易に入り込み、これによりパッド電極も溶融はん
だに容易に接触するので、はんだ濡れ性を向上できる。
また、凸状のパッド電極の角部が溶融はんだ表面の酸化
膜を突き破るので、これによってもはんだ濡れ性を向上
できる。更に、凸状のパッド電極の側壁にもはんだが盛
られるので、はんだバンプのはんだ量も増加できる。こ
れらの相乗作用によって、面積の小さいパッド電極上に
も、はんだバンプを確実に形成できる。
（請求項６乃至１１）によれば、パッド電極の周囲が保
護膜によって覆われ、パッド電極の表面が保護膜の表面
から突出し、パッド電極上にはんだバンプが形成されて
いることにより、凸状のパッド電極の角部が溶融はんだ
中に容易に入り込み、これによりパッド電極も溶融はん
だに容易に接触するので、はんだ濡れ性を向上できる。
また、凸状のパッド電極の角部が溶融はんだ表面の酸化
膜を突き破るので、これによってもはんだ濡れ性を向上
できる。更に、凸状のパッド電極の側壁にもはんだが盛
られるので、はんだバンプのはんだ量も増加できる。こ
れらの相乗作用によって、面積の小さいパッド電極上に
も、はんだバンプを確実に形成できる。
【００４５】また、凸状のパッド電極の断面が台形状又
は三角形状である場合は、凸状のパッド電極の先端に力
がより集中するので、はんだ濡れ性をより向上できる。
は三角形状である場合は、凸状のパッド電極の先端に力
がより集中するので、はんだ濡れ性をより向上できる。
【００４６】更に、パッド電極の表面に垂直なパッド電
極の断面が等脚台形状である場合に、等脚台形の脚と底
辺とのなす角を変えてはんだバンプの形状を変えること
により、同じはんだ量に対して高さの異なるはんだバン
プを得ることができる。このとき、パッド電極を溶融は
んだに接触させてはんだバンプを形成することにより、
同じパッド電極の面積でもはんだ量及び高さの異なるは
んだバンプを得ることができる。
極の断面が等脚台形状である場合に、等脚台形の脚と底
辺とのなす角を変えてはんだバンプの形状を変えること
により、同じはんだ量に対して高さの異なるはんだバン
プを得ることができる。このとき、パッド電極を溶融は
んだに接触させてはんだバンプを形成することにより、
同じパッド電極の面積でもはんだ量及び高さの異なるは
んだバンプを得ることができる。
【図１】本発明に係る半導体装置の第一実施形態を示す
断面図である。
断面図である。
【図２】図１の半導体装置の製造方法を示す断面図であ
り、図２［１］〜図２［４］の順に工程が進行する。
り、図２［１］〜図２［４］の順に工程が進行する。
【図３】図１の半導体装置の製造方法における一工程を
示す断面図である。
示す断面図である。
【図４】本発明に係る半導体装置の第二実施形態を示す
断面図である。
断面図である。
【図５】本発明に係る半導体装置の第三実施形態を示す
断面図である。
断面図である。
【図６】従来の半導体装置を示す断面図である。
【図７】図６の半導体装置の製造方法を示す断面図であ
り、図７［１］〜図７［３］の順に工程が進行する。
り、図７［１］〜図７［３］の順に工程が進行する。
【図８】図６の半導体装置の製造方法における一工程を
示す断面図である。
示す断面図である。
１０ 半導体装置
１２ 半導体チップ
１４ パッド電極
１６１ パッド電極上の一部
１６２ パッド電極上の残部
１８ 凸状体
２０ はんだバンプ
３０ 半導体装置
３２ パッド電極
３４ パッド電極の表面
３６ はんだバンプ
３８ パッド電極の側壁
４０ 半導体装置
４２ パッド電極
４４ パッド電極の表面
４６ はんだバンプ
４８ パッド電極の側壁
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 白井 大
東京都練馬区東大泉１−19−43 株式会社
タムラ製作所内
Ｆターム(参考） 5E319 AA03 AB06 CC22 CD25 GG03
5F044 QQ02 QQ03 QQ04
Claims (11)
- 【請求項１】 パッド電極上の一部に凸状体が突設さ
れ、この凸状体上及び前記パッド電極上の残部にはんだ
バンプが形成された、突起電極装置。 - 【請求項２】 前記パッド電極の表面に垂直な、前記凸
状体の断面が台形状又は三角形状である、 請求項１記載の突起電極装置。 - 【請求項３】 パッド電極上の一部に凸状体を突設する
工程と、この凸状体上及び前記パッド電極上の残部には
んだバンプを形成する工程と、 を備えた突起電極の形成方法。 - 【請求項４】 前記凸状体が、前記はんだバンプと同じ
融点又は前記はんだバンプよりも高い融点のはんだから
なる、 請求項３記載の突起電極の形成方法。 - 【請求項５】 前記パッド電極上の一部に前記凸状体を
突設する工程は、少なくとも前記パッド電極の全面に前
記凸状体となる材料を成膜する工程と、前記パッド電極
及び前記凸状体となる材料の上にフォトレジストパター
ンを形成する工程と、このフォトレジストパターンを用
いて凸状体となる材料を等方性エッチングする工程と、
前記フォトレジストパターンを除去する工程とを備え
た、 請求項３又は４記載の突起電極の形成方法。 - 【請求項６】 パッド電極の周囲が保護膜によって覆わ
れ、前記パッド電極の表面が前記保護膜の表面から突出
し、前記パッド電極上にはんだバンプが形成された、突
起電極装置。 - 【請求項７】 前記パッド電極は、その表面の周囲に前
記保護膜の表面から突出する側壁を有する、 請求項６記載の突起電極装置。 - 【請求項８】 前記パッド電極の表面に垂直な、当該パ
ッド電極の断面が台形状又は三角形状である、 請求項７記載の突起電極装置。 - 【請求項９】 前記パッド電極の表面及び側壁に、はん
だ濡れ性を向上させる処理が施された、 請求項７記載の突起電極装置。 - 【請求項１０】 パッド電極の周囲が保護膜によって覆
われ、前記パッド電極の表面が前記保護膜の表面から突
出し、前記パッド電極上にはんだバンプが形成され、前
記パッド電極の表面に垂直な当該パッド電極の断面が等
脚台形状である半導体装置を製造する方法であって、 前記等脚台形の脚と底辺とのなす角を変えることにより
前記はんだバンプの形状を変える、ことを特徴とする突
起電極の形成方法。 - 【請求項１１】 前記パッド電極を溶融はんだに接触さ
せることにより、当該パッド電極上にはんだバンプを形
成する、 請求項１０記載の突起電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002143022A JP4047065B2 (ja) | 2002-05-17 | 2002-05-17 | 半導体装置用パット電極部の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002143022A JP4047065B2 (ja) | 2002-05-17 | 2002-05-17 | 半導体装置用パット電極部の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003332371A true JP2003332371A (ja) | 2003-11-21 |
| JP4047065B2 JP4047065B2 (ja) | 2008-02-13 |
Family
ID=29703141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002143022A Expired - Fee Related JP4047065B2 (ja) | 2002-05-17 | 2002-05-17 | 半導体装置用パット電極部の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4047065B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006005322A (ja) * | 2004-05-18 | 2006-01-05 | Sony Corp | 部品実装配線基板および配線基板への部品の実装方法 |
| JP2006059917A (ja) * | 2004-08-18 | 2006-03-02 | Matsushita Electric Ind Co Ltd | Ｃｓｐ型半導体装置及びその製造方法 |
| JP2006351767A (ja) * | 2005-06-15 | 2006-12-28 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US7390733B2 (en) | 2003-06-02 | 2008-06-24 | Seiko Epson Corporation | Method of manufacturing a semiconductor device including a protruding electrode bonded to a lead electrode |
| WO2011030753A1 (ja) * | 2009-09-09 | 2011-03-17 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| WO2016208847A1 (ko) * | 2015-06-24 | 2016-12-29 | 인하대학교 산학협력단 | 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조 |
| TWI648835B (zh) * | 2013-12-27 | 2019-01-21 | 日商三菱綜合材料股份有限公司 | 有芯構造焊料凸塊及其製造方法 |
| WO2023064459A1 (en) * | 2021-10-13 | 2023-04-20 | Garwood Medical Devices, Llc | Integrated electrochemical treatment system for removal of biofilm from implanted devices |
-
2002
- 2002-05-17 JP JP2002143022A patent/JP4047065B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7390733B2 (en) | 2003-06-02 | 2008-06-24 | Seiko Epson Corporation | Method of manufacturing a semiconductor device including a protruding electrode bonded to a lead electrode |
| JP2006005322A (ja) * | 2004-05-18 | 2006-01-05 | Sony Corp | 部品実装配線基板および配線基板への部品の実装方法 |
| JP4661122B2 (ja) * | 2004-05-18 | 2011-03-30 | ソニー株式会社 | 部品実装配線基板および配線基板への部品の実装方法 |
| JP2006059917A (ja) * | 2004-08-18 | 2006-03-02 | Matsushita Electric Ind Co Ltd | Ｃｓｐ型半導体装置及びその製造方法 |
| JP2006351767A (ja) * | 2005-06-15 | 2006-12-28 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| WO2011030753A1 (ja) * | 2009-09-09 | 2011-03-17 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP2011060941A (ja) * | 2009-09-09 | 2011-03-24 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| CN102498565A (zh) * | 2009-09-09 | 2012-06-13 | 东京毅力科创株式会社 | 半导体装置的制造方法 |
| US8664106B2 (en) | 2009-09-09 | 2014-03-04 | Tokyo Electron Limited | Method of manufacturing semiconductor device |
| TWI648835B (zh) * | 2013-12-27 | 2019-01-21 | 日商三菱綜合材料股份有限公司 | 有芯構造焊料凸塊及其製造方法 |
| WO2016208847A1 (ko) * | 2015-06-24 | 2016-12-29 | 인하대학교 산학협력단 | 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조 |
| WO2023064459A1 (en) * | 2021-10-13 | 2023-04-20 | Garwood Medical Devices, Llc | Integrated electrochemical treatment system for removal of biofilm from implanted devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4047065B2 (ja) | 2008-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4618260B2 (ja) | 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置 | |
| KR100630698B1 (ko) | 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법 | |
| JP3561934B2 (ja) | 相互接続用ポストの製造方法 | |
| US20060094226A1 (en) | Bumping process | |
| US20060087034A1 (en) | Bumping process and structure thereof | |
| US20070200251A1 (en) | Method of fabricating ultra thin flip-chip package | |
| US20060094224A1 (en) | Bumping process and structure thereof | |
| JP2005109496A (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| TWI314772B (en) | Semiconductor device and unit equipped with the same | |
| JP2006128662A (ja) | 半導体装置およびその実装体 | |
| JP2006245289A (ja) | 半導体装置及び実装構造体 | |
| TW592013B (en) | Solder bump structure and the method for forming the same | |
| JP2003124393A (ja) | 半導体装置およびその製造方法 | |
| JP2002203869A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2003332371A (ja) | 突起電極の形成方法およびその装置 | |
| KR20060130107A (ko) | 웨이퍼 레벨-칩 스케일 패키지를 위한 다양한 구조/높이의범프 | |
| TW201143000A (en) | Chip bump structure and method for forming chip bump structure | |
| JP2002368155A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2006278417A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4812673B2 (ja) | 半導体装置 | |
| JP2007103953A (ja) | 導電性粒子を含むバンプを備える半導体チップ及びこれを製造する方法 | |
| JP4324573B2 (ja) | 半導体装置及び実装構造体 | |
| JP3961876B2 (ja) | 半導体装置用はんだバンプの製造方法 | |
| JP3598564B2 (ja) | バンプ形成方法 | |
| KR100715969B1 (ko) | 금속리드를 갖는 반도체 칩과 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040210 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |