WO2016208847A1 - 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조 - Google Patents

반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조 Download PDF

Info

Publication number
WO2016208847A1
WO2016208847A1 PCT/KR2016/002682 KR2016002682W WO2016208847A1 WO 2016208847 A1 WO2016208847 A1 WO 2016208847A1 KR 2016002682 W KR2016002682 W KR 2016002682W WO 2016208847 A1 WO2016208847 A1 WO 2016208847A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
semiconductor chip
chip package
solder pad
pad
Prior art date
Application number
PCT/KR2016/002682
Other languages
English (en)
French (fr)
Inventor
김영국
Original Assignee
인하대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인하대학교 산학협력단 filed Critical 인하대학교 산학협력단
Publication of WO2016208847A1 publication Critical patent/WO2016208847A1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads

Definitions

  • the present invention relates to a solder pad structure for increasing solder joint reliability of a semiconductor chip package. More particularly, the shape of an interface of a solder pad bonded to solder when a semiconductor chip package is mounted on a printed circuit board (PCB) is controlled. It relates to a solder pad structure that can minimize the stress generated between the solder and the pad by the external heat, vibration and impact.
  • PCB printed circuit board
  • BGA ball grid array
  • Such a BGA semiconductor package has a structure in which a ball-shaped solder is attached to the bottom of a ball grid array (BGA) package, as proposed in JP-A-10-2005-0028613 and JP-2000-0008347. Is made of.
  • BGA ball grid array
  • the BGA semiconductor package is mounted on one side (back side) of the PCB (P) to one side (back) of the PCB (P) is provided with a plurality of solder pads on which the solder of the BGA semiconductor package is seated so as to receive a signal It is mounted on).
  • the solder of the BGA semiconductor package is fused to the solder pad to have the function of signal outgoing terminal. Therefore, the solder seated on the BGA semiconductor package should be seated at the correct position on the solder pad formed on the PCB to realize the stable BGA semiconductor package. have.
  • Electrical and electronic devices equipped with a semiconductor chip package such as a BGA semiconductor package are easily exposed to external temperature, humidity, and the like, especially when the vehicle is dropped due to vibration and shock generated by an engine and a mobile phone by mistake. Damage may be caused by mechanical force such as impact.
  • FIG. 1 is a view showing the interface crack state of the conventional solder and the solder pad due to the stress generation. Accordingly, a ball-shaped solder 30 positioned between the first solder pad 10 formed on the lower portion of the semiconductor chip package and the second solder pad 20 formed on one surface of the printed circuit board PCB. It can be seen that the interface of the cracks of the solder 30 is generated by heat or vibration and impact. The reason for the crack generation of the solder 30 is as shown in FIG. 2, in which the surfaces of the first and second solder pads 10 and 20 to which the solder 30 is bonded are generally flat to have a ball shape. This is because cracking occurs along the surface on which the solder 30 is attached.
  • the present invention is to solve the problems of the prior art, the present invention provides a shape of the interface of the solder pad to which the ball-shaped solder 30 is bonded when the semiconductor chip package is mounted on a printed circuit board (PCB). It is an object of the present invention to provide a solder pad structure for increasing solder joint reliability of a semiconductor chip package that can be adjusted to minimize stress generated between solder and pad caused by heat, vibration, and impact.
  • PCB printed circuit board
  • the present invention to solve this technical problem
  • the first solder pad protrudes convexly downward in a dome shape to form a first junction portion to which the upper surface of the solder is joined, and the second solder pad protrudes convex upward in the dome shape to form a second junction portion bonded to the lower surface of the solder. Characterized in that is formed.
  • first junction portion and the second junction portion is characterized in that formed symmetrically.
  • one side of the first junction portion and the second junction portion is characterized in that the arc-shaped one side is formed in a parabolic shape.
  • first junction and the second junction is characterized in that formed at different heights.
  • the first solder pad is composed of a first support portion protruding downward in a cylindrical shape, and a first bonding portion protruding downward in a dome shape at the end of the first support portion;
  • the second solder pad may include a second support part protruding upward in a cylindrical shape and a second junction part protruding upward in a dome shape at an end of the second support part.
  • the semiconductor chip package when mounted on a printed circuit board (PCB), it adopts a dome structure that protrudes the shape of the interface of the solder pad that is bonded to the solder, and is generated between the solder and the pad by external heat, vibration, and impact. There is an effect that the reliability of the electrical equipment is greatly improved by minimizing the stress.
  • PCB printed circuit board
  • 1 is a view showing a crack state at the interface when the stress of the conventional solder and solder pads.
  • FIG. 2 is a view illustrating a bonding structure of a conventional solder and a solder pad.
  • FIG 3 is a view illustrating a structure of a solder pad for increasing solder joint reliability of a semiconductor chip package according to the present invention.
  • FIG. 6 is a diagram illustrating an example of modeling a stress distribution occurring in a conventional solder.
  • FIG. 7 is a diagram illustrating an example of modeling a stress distribution generated in solder for increasing solder joint reliability of a semiconductor chip package according to the present disclosure.
  • FIG. 8 is an enlarged view of each solder of FIGS. 6 and 7.
  • solder pad structure for increasing solder joint reliability of a semiconductor chip package according to the present invention will be understood by the embodiments described in detail.
  • FIG 3 is a view showing the structure of a solder pad for increasing the solder joint reliability of the semiconductor chip package according to the present invention
  • Figure 4 is a view showing a PBGA finite element model for simulating the stress of the solder ball.
  • the solder pad structure for increasing the solder joint reliability of the semiconductor chip package includes a first solder pad 110 formed below the semiconductor chip package 100 and a printed circuit in which the semiconductor chip package 100 is mounted.
  • One surface of the circuit board 200 includes a second solder pad 210 provided at a position corresponding to the first solder pad 110.
  • an upper surface of the solder 300 is bonded to the first solder pad 110, and a lower surface of the solder 300 is bonded to the second solder pad 210.
  • the semiconductor chip package 100 includes a first solder pad 110 protruding convexly downward in a dome shape having a circular cross section or a parabolic shape at a lower portion of the semiconductor package substrate 102.
  • the semiconductor chip 104 is attached to the upper portion of the substrate 102 for the semiconductor package, wire bonding is performed, and the molding part 106 is formed using an EMC resin or the like.
  • a ball-shaped solder 300 is positioned between the first solder pad 110 and the second solder pad 210, which is generated by heat, vibration, and impact from the outside.
  • a dome having an arc or parabolic cross section is formed at the end of the first solder pad 110. Protruding downward convex to the shape of the first solder 112 is joined to the upper portion of the solder, and the end of the second solder pad 210 is convex upwardly protruding in a dome shape having an arc or parabolic cross section.
  • the second junction part 212 to which the lower part of the solder 300 is joined is formed.
  • first junction portion 112 and the second junction portion 212 are symmetrical to the same shape as the portion where the ball-shaped solder 300 is bonded.
  • the first solder pad 110 has, for example, a thickness of 0.11 mm and a width of 0.5 mm on the bottom surface of the substrate 102 for a semiconductor package.
  • the first support part 114 may be formed to protrude downward in a cylindrical shape, and the first joint part 112 may be formed in a dome shape so that the height of the center portion protrudes downward, for example, 0.3 mm at the end of the first support part 114. Can be formed.
  • the second solder pad 210 also has a structure symmetrical with the first solder pad 110.
  • the diameter of the ball-shaped solder 300 is 0.6 mm
  • one surface of the printed circuit board 200 may be used.
  • the second support portion 214 may be formed to protrude upward into a cylindrical shape having a thickness of 0.11 mm and a width of 0.5 mm, and the height of the center portion of the second support portion 214 may be raised upward, for example, 0.3 mm.
  • the second junction portion 212 may be formed to have a dome shape.
  • the first and second solder pads 110 and 210 are preferably formed of solderable copper (Cu), but if necessary, the solder pads are made of tin (Sn), nickel (Ni), or an alloy thereof. It is also possible.
  • the first solder pad 110 and the second solder pad 210 may be symmetrical to each other, and one side may be formed in a perfect arc shape so that the first solder pad 110 and the second solder pad 210 may be different from each other, and the other side may be formed in a parabolic shape.
  • the same shape or height of the first and second junctions 112 and 212 may be formed differently depending on the situation.
  • stress generation of the solder 300 may be minimized when the semiconductor chip package 100 is mounted on the printed circuit board 200 through a solder reflow process.
  • solder pad structure of the conventional general flat structure using PBGA finite element simulation and the solder pad structure protruding in the dome shape as in the present invention when the temperature is increased from 30 °C to 120 °C solder (300) ) And the stress generated in the solder 300 when the 100 Newton force is applied to the end of the model.
  • FIG. 6 is a diagram illustrating an example of modeling a stress distribution generated in a solder having a conventional flat structure, and it can be seen that a maximum stress occurs at an outer boundary surface between a solder and a pad.
  • FIG. 7 illustrates an example of modeling a stress distribution generated in a solder having a convex structure at the interface, that is, a convex structure, in order to increase solder joint reliability of the semiconductor chip package according to the present invention.
  • the stress is evenly distributed throughout the contact portion of the solder pads 110 and 210, and the maximum stress occurring at the outer boundary surface where the solder 300 and the first and second solder pads 110 and 210 are bonded is more blue than the color. Since it is formed close to the color, it can be seen that it is significantly reduced than the stress generated in the flat structure. This result proves that the reliability of the electronic device can be greatly improved by simply changing the shapes of the first and second solder pads 110 and 210.
  • the stresses generated in the flat and concave solders 300 are enlarged, and the stresses obtained along the centerline of the solders 300 are compared for a more accurate stress comparison.
  • 9 and 10 are graphs showing the vertical stress and the shear stress generated when a physical force is applied, and the stress generated from one edge of the solder to the other edge is displayed according to the distance.
  • case1 conventional flat solder
  • case 2 concave solder of the present invention
  • 11 and 12 are graphs showing the vertical stress and the shear stress generated by the change of temperature, and the stress generated from one edge of the solder to the other edge is displayed according to the distance. (case1: conventional flat solder, case 2: concave solder of the present invention)
  • the concave solder of the present invention like the stress caused by the physical force, the stress generation is significantly reduced than the conventional flat solder, and as the stress generation is reduced in this way, the reliability can be greatly increased.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조에 관한 것으로, 반도체 칩 패키지의 하부에 형성되는 제1 솔더패드와, 상기 반도체 칩 패키지가 실장되는 인쇄회로기판의 일면에 상기 제1 솔더패드에 대응되게 구비되어 솔더가 접합되는 제2 솔더패드 구조에 있어서, 상기 제1 솔더패드는 돔 형상으로 볼록하게 하향 돌출되어 솔더의 상부면이 접합되는 제1 접합부가 형성되고, 상기 제2 솔더패드는 돔 형상으로 볼록하게 상향 돌출되어 솔더의 하부면 접합되는 제2 접합부가 형성되는 것을 특징으로 한다. 본 발명에 따르면, 반도체 칩 패키지를 인쇄회로기판(PCB)에 실장시에 솔더와 접합되는 솔더패드의 경계면의 형상을 돌출되는 돔 구조를 채택하여 외부 열, 진동 및 충격에 의해 솔더와 패드간에 발생하는 응력을 최소화하여 전장품의 신뢰성이 크게 향상되는 효과가 있다.

Description

반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조
본 발명은 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조에 관한 것으로서, 좀더 상세하게는 반도체 칩 패키지를 인쇄회로기판(PCB)에 실장시에 솔더와 접합되는 솔더패드의 경계면의 형상을 조절하여 외부 열, 진동 및 충격에 의해 솔더와 패드간에 발생하는 응력을 최소화할 수 있는 솔더 패드 구조에 관한 것이다.
최근 전기전자 장치가 자동차 엔진 조절장치, 휴대폰, 웨어러블 디바이스 등에서 광범위하게 사용되고 있다. 이와 같은 전기전자 장치는 고집적화를 위한 반도체 칩 패키지가 많이 사용되고 있다.
이와 같은 전기전자 장치의 하드웨어 설계 시 중요한 과정 중 하나가 바로 PCB를 설계하는 것이며, 많은 주요 부품들이 BGA(Ball Grid Array) 패키지를 사용하고 있다. BGA 패키지의 랜드를 적절하게 설계하는 것이 하드웨어 조립 품질을 결정하는 요인 중 하나라 할 수 있다.
이와 같은 BGA 반도체패키지는 공개특허 제10-2005-0028613호 및 공개특허 특2000-0008347호에서 제안된 바와 같이 통상 BGA(Ball Grid Array) 패키지의 저면에 볼(ball) 형상의 솔더가 부착되는 구조로 이루어진다.
한편, 상기 BGA 반도체패키지는 PCB(P)의 일측면(배면)에 실장되어 신호를 입출할 수 있도록 BGA 반도체패키지의 솔더가 안착되는 복수의 솔더패드가 구비되는 PCB(P)의 일측면(배면)에 실장된다.
이때 BGA 반도체패키지의 솔더가 솔더패드에 융착 구비되어 신호 인출단자의 기능을 갖게 되므로, BGA 반도체패키지에 안착되는 솔더는 PCB에 형성된 솔더패드에 정확한 위치로 안착되어야 안정된 제품의 BGA 반도체패키지를 구현할 수 있다.
이와 같은 BGA 반도체패키지와 같은 반도체 칩 패키지가 실장된 전기전자 장치는 통상 외부의 온도, 습도 등에 쉽게 노출되며, 특히 자동차의 경우 엔진에서 발생하는 진동과 충격, 그리고 휴대폰의 경우 실수로 인해 떨어트릴 때 발생하는 충격 등 기계적 힘에 의해 파손을 일으킬 수 있다.
이러한 진동과 충격에 노출될 때 가장 치명적인 파손이 반도체 칩 패키지를 연결하는 솔더(Solder)의 파손이다.
도 1은 응력 발생으로 인한 종래 솔더와 솔더패드의 경계면 균열 상태를 도시한 도면이다. 이에 의하면 반도체 칩 패키지의 하부에 형성되는 제1 솔더패드(10)와 인쇄회로기판(PCB)의 일면에 형성되는 제2 솔더패드(20) 사이에 위치하는 볼(ball) 형상의 솔더(30)의 경계면은 열 또는 진동과 충격에 의해 솔더(30)의 균열이 발생함을 알 수 있다. 이와 같은 솔더(30)의 균열 발생 이유는 도 2에 도시된 바와 같이 일반적으로 솔더(30)가 접합되는 제1 및 제2솔더패드(10,20)의 표면이 평평하여 볼(ball) 형상의 솔더(30)가 부착된 면을 따라 균열이 발생하기 때문이다.
따라서 이와 같은 볼(ball) 형상의 솔더(30)가 부착되는 제1 및 제2솔더패드(10,20)의 가장자리의 응력 발생을 최소화하는 것이 하드웨어 조립 품질을 장기간 유지하여 신뢰성을 확보할 수 있는 중요한 요인이다.
따라서, 이러한 종래 기술의 문제점들을 해결하기 위한 것으로서, 본 발명은 반도체 칩 패키지를 인쇄회로기판(PCB)에 실장시에 볼(ball) 형상의 솔더(30)가 접합되는 솔더패드의 경계면의 형상을 조절하여 열, 진동 및 충격에 의해 발생하는 솔더와 패드간에 발생하는 응력을 최소화할 수 있는 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조를 제공하는데 그 목적이 있다.
이와 같은 기술적 과제를 해결하기 위해 본 발명은;
반도체 칩 패키지의 하부에 형성되는 제1 솔더패드와, 상기 반도체 칩 패키지가 실장되는 인쇄회로기판의 일면에 상기 제1 솔더패드에 대응되게 구비되어 솔더가 접합되는 제2 솔더패드 구조에 있어서, 상기 제1 솔더패드는 돔 형상으로 볼록하게 하향 돌출되어 솔더의 상부면이 접합되는 제1 접합부가 형성되고, 상기 제2 솔더패드는 돔 형상으로 볼록하게 상향 돌출되어 솔더의 하부면 접합되는 제2 접합부가 형성되는 것을 특징으로 한다.
여기서, 상기 제1 접합부와 제2 접합부는 대칭되게 형성되는 것을 특징으로 하는 한다.
그리고, 상기 제1 접합부와 제2 접합부는 일측은 원호형상 일측은 포물선 형상으로 형성되는 것을 특징으로 한다.
또한, 상기 제1 접합부와 제2 접합부는 서로 다른 높이로 형성되는 것을 특징으로 한다.
한편, 상기 제1 솔더패드는 원기둥 형상으로 하향 돌출되는 제1 지지부와, 상기 제1 지지부의 단부에 돔형상으로 하향 돌출되는 제1 접합부로 이루어지며; 상기 제2 솔더패드는 원기둥 형상으로 상향 돌출되는 제2 지지부와, 상기 제2 지지부의 단부에 돔형상으로 상향 돌출되는 제2 접합부로 이루어지는 것을 특징으로 한다.
본 발명에 따르면, 반도체 칩 패키지를 인쇄회로기판(PCB)에 실장시에 솔더와 접합되는 솔더패드의 경계면의 형상을 돌출되는 돔 구조를 채택하여 외부 열, 진동 및 충격에 의해 솔더와 패드간에 발생하는 응력을 최소화하여 전장품의 신뢰성이 크게 향상되는 효과가 있다.
도 1은 종래 솔더와 솔더패드의 응력 발생시 경계면에서 균열 상태를 도시한 도면이다.
도 2는 종래 솔더와 솔더패드의 접합구조를 도시한 도면이다.
도 3은 본 발명에 따른 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더패드의 구조를 도시한 도면이다.
도 4는 볼(ball) 형상의 솔더의 응력을 모사하기 위한 PBGA 유한요소 모델을 도시한 도면이다.
도 5는 열 또는 물리적 하중에 의한 PBGA의 응력 발생을 모델링한 도면이다.
도 6은 종래 솔더에서 발생하는 응력 분포를 모델링한 예를 도시한 도면이다.
도 7은 본 발명에 따른 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더에서 발생하는 응력 분포를 모델링한 예를 도시한 도면이다.
도 8은 도 6 및 도 7의 각 솔더를 확대한 도면이다.
도 9는 물리적 힘에 의한 수직응력 분포 그래프이다.(case1 : 종래의 평평한 솔더, case 2 : 본원 발명의 오목한 솔더)
도 10은 물리적 힘에 의한 전단응력 분포 그래프이다.(case1 : 종래의 평평한 솔더, case 2 : 본원 발명의 오목한 솔더)
도 11은 온도 변화에 의한 수직응력 분포 그래프이다.(case1 : 종래의 평평한 솔더, case 2 : 본원 발명의 오목한 솔더)
도 12는 온도 변화에 의한 전단응력 분포 그래프이다.(case1 : 종래의 평평한 솔더, case 2 : 본원 발명의 오목한 솔더)
이하, 본 발명에 따른 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조를 첨부한 도면을 참고로 하여 상세히 기술되는 실시 예에 의하여 그 특징들을 이해할 수 있을 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들은 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
도 3은 본 발명에 따른 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더패드의 구조를 도시한 도면이고, 도 4는 솔더볼의 응력을 모사하기 위한 PBGA 유한요소 모델을 도시한 도면이다.
이에 의하면 본 발명에 따른 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조는 반도체 칩 패키지(100)의 하부에 형성되는 제1 솔더패드(110)와, 반도체 칩 패키지(100)가 실장되는 인쇄회로기판(200)의 일면에 상기 제1 솔더패드(110)에 대응되는 위치에 구비되는 제2 솔더패드(210)로 이루어진다.
이때, 상기 제1 솔더패드(110)는 솔더(300)의 상부면이 접합되고, 상기 제2 솔더패드(210)는 솔더(300)의 하부면이 접합된다.
한편, 상기 반도체 칩 패키지(100)는 반도체 패키지용 기판(Substrate)(102)에 하부에는 단면이 원호 또는 포물선 형상을 갖춘 돔 형상으로 볼록하게 하향 돌출되는 제1 솔더패드(110)가 구비되고, 반도체 패키지용 기판(Substrate)(102)의 상부에는 반도체 칩(104)을 부착하고 와이어 본딩 등을 수행한 후 EMC 수지 등을 이용해 몰딩부(106)를 형성하여서 제조된다.
이와 같은 제1 솔더패드(110)와 제2 솔더패드(210) 사이에는 볼(ball) 형상의 솔더(300)가 위치하게 되는데, 외부에서의 열, 진동 및 충격에 의해 발생하는볼(ball) 형상의 솔더(300)와 제1 및 제2 솔더패드(110,210) 패드간에 경계면에서 발생하는 응력을 최소화하기 위해 상기 제1 솔더패드(110)의 단부에는 단면이 원호 또는 포물선 형상을 갖춘 돔(dome) 형상으로 볼록하게 하향 돌출되어 솔더의 상부가 접합되는 제1 접합부(112)가 형성되고, 상기 제2 솔더패드(210)의 단부에는 단면이 원호 또는 포물선 형상을 갖춘 돔 형상으로 볼록하게 상향 돌출되어 솔더(300)의 하부가 접합되는 제2 접합부(212)가 형성된다.
이때, 상기 제1 접합부(112)와 제2 접합부(212)는 볼(ball) 형상의 솔더(300)가 접합되는 부위로서 동일한 형상으로 대칭되게 이루어진다.
상기 제1 솔더패드(110)는 일 예로 볼(ball) 형상의 솔더(300)의 직경이 0.6mm인 경우 반도체 패키지용 기판(Substrate)(102) 저면에 일 예로 두께 0.11mm, 폭 0.5mm의 원기둥 형상으로 하향 돌출되게 제1 지지부(114)가 형성될 수 있으며, 상기 제1 지지부(114)의 단부에 중심부의 높이가 예를 들어 0.3mm 하향돌출되도록 돔형상으로 제1 접합부(112)가 형성될 수 있다.
물론 상기 제2 솔더패드(210) 역시 제1 솔더패드(110)와 대칭되는 구조로서, 일 예로 볼(ball) 형상의 솔더(300)의 직경이 0.6mm인 경우 인쇄회로기판(200)의 일면에 일 예로 두께 0.11mm, 폭 0.5mm의 원기둥 형상으로 상향 돌출되게 제2 지지부(214)가 형성될 수 있으며, 상기 제2 지지부(214)의 단부에 중심부의 높이가 예를 들어 0.3mm 상향 돌출되도록 돔 형상으로 제2 접합부(212)가 형성될 수 있다.
이때, 제1 및 제2 솔더패드(110,210)은 납땜이 가능한 구리(Cu)로 형성함이 바람직하나, 필요에 따라서는 납땜이 가능한 주석(Sn), 니켈(Ni) 또는 이들의 합금 소재로 이루어짐도 가능하다.
그리고, 상기 제1 솔더패드(110)와 제2 솔더패드(210)는 서로 대칭될 수도 있고, 그 형상에서 서로 차이가 나도록 일측은 완전한 원호형상으로 형성되고, 타측은 포물선 형상으로 형성될 수도 있고, 서로 동일한 형상이나 제1,2 접합부(112,212)의 높이가 서로 다르게 형성되는 등 상황에 따라 다양하게 형성될 수 있다.
이와 같은 구조에 의하면 솔더의 리플로우공정을 통해 반도체 칩 패키지(100)를 인쇄회로기판(200)에 실장시에 솔더(300)의 응력 발생을 최소화할 수 있다.
이상의 볼(ball) 형상의 솔더(300)의 응력을 모사하기 위한 PBGA 유한요소 모델을 이용하여 온도의 변화를 가한 결과, 도 5에 도시된 바와 같이 온도의 변화또는 물리적 힘에 의해 발생한 모델의 변형을 전체적으로 확인할 수 있다.
이때 PBGA 유한요소 모사를 이용해 종래 일반적인 평평한 구조의 솔더 패드 구조와, 본 발명에서와 같은 돔 형상으로 돌출된 솔더 패드 구조에 대해 온도를 30℃에서 120℃로 증가시켰을 때 열 변형에 의해 솔더(300)에 발생한 응력과 모델의 끝부분에 100 뉴튼의 힘을 가할 때 솔더(300)에 발행한 응력을 계산하였다.
그 결과 도 6은 종래 평평한 구조의 솔더에서 발생하는 응력 분포를 모델링한 예를 도시한 도면으로서, 최대 응력이 솔더와 패드가 접합된 바깥 경계면에서 발생함을 확인할 수 있다.
이에 반해 도 7은 본 발명에 따른 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위해 경계면 즉 접합면이 볼록한 구조의 솔더에서 발생하는 응력 분포를 모델링한 예를 도시한 도면이다. 이에 의하면 솔터패드(110,210)와 접하는 부분에 전체적으로 고르게 응력이 분포되며, 솔더(300)와 제1 및 제2 솔더패드(110,210)가 접합된 바깥 경계면에서 발생하는 최대 응력이 색을 비교할 때 보다 푸른색에 가깝게 형성되므로, 평평한 구조에서 발생하는 응력보다 확연히 감소됨을 알 수 있다. 이러한 결과는 간단하게 제1 및 제2 솔더패드(110,210)의 형상을 바꿔 줌으로써 전장품의 신뢰성을 크게 향상시킬 수 있음을 증명해준다.
한편, 도 8에 도시된 바와 같이 평평한 형태와 오목한 형태의 솔더(300)에 발생한 응력을 확대하여 보여주는 것으로 보다 정확한 응력 비교를 위하여 솔더(300)의 중심선을 따라 구해지는 응력을 비교하여 보았다.
여기서, 도 9 및 도 10은 물리적 힘이 가해졌을 때 발생하는 수직 응력과 전단응력을 보여주는 그래프로서, 솔더의 한쪽 가장자리에서 다른 쪽 가장자리까지 발생하는 응력을 거리에 따라 표시하였다. (case1 : 종래의 평평한 솔더, case 2 : 본원 발명의 오목한 솔더)
결과에 의하면 전체적으로 수직응력과 전단응력이 종래의 솔더와 비교할 때, 모두 감소하였음을 볼 수 있고, 특히 가장자리에서 발생하는 수직 응력이 현저히 작아짐에 따라 균열을 일으킬 가능성이 크게 줄일 수 있다.
그리고, 도 11 및 도 12는 온도의 변화에 의하여 발생하는 수직 응력과 전단 응력을 보여주는 그래프로서, 솔더의 한쪽 가장자리에서 다른 쪽 가장자리까지 발생하는 응력을 거리에 따라 표시하였다. (case1 : 종래의 평평한 솔더, case 2 : 본원 발명의 오목한 솔더)
결과에 의하면 물리적 힘에 의한 응력과 같이 본원 발명의 오목한 솔더가 종래의 평평한 솔더보다 응력 발생이 현저히 줄어드는 것을 볼 수 있으며, 이와 같이 응력 발생이 감소됨에 따라 신뢰성을 크게 증가시킬 수 있게 된다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형 가능한 것으로, 본 발명의 보호범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (5)

  1. 반도체 칩 패키지의 하부에 형성되는 제1 솔더패드와, 상기 반도체 칩 패키지가 실장되는 인쇄회로기판의 일면에 상기 제1 솔더패드에 대응되게 구비되어 솔더가 접합되는 제2 솔더패드 구조에 있어서,
    상기 제1 솔더패드는 돔 형상으로 볼록하게 하향 돌출되어 솔더의 상부면이 접합되는 제1 접합부가 형성되고, 상기 제2 솔더패드는 돔 형상으로 볼록하게 상향 돌출되어 솔더의 하부면 접합되는 제2 접합부가 형성되는 것을 특징으로 하는 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조.
  2. 제 1항에 있어서,
    상기 제1 접합부와 제2 접합부는 대칭되게 형성되는 것을 특징으로 하는 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조.
  3. 제 1항에 있어서,
    상기 제1 접합부와 제2 접합부는 일측은 원호형상 일측은 포물선 형상으로 형성되는 것을 특징으로 하는 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조.
  4. 제 1 항에 있어서,
    상기 제1 접합부와 제2 접합부는 서로 다른 높이로 형성되는 것을 특징으로 하는 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조.
  5. 제 1항에 있어서,
    상기 제1 솔더패드는 원기둥 형상으로 하향 돌출되는 제1 지지부와, 상기 제1 지지부의 단부에 돔형상으로 하향 돌출되는 제1 접합부로 이루어지며;
    상기 제2 솔더패드는 원기둥 형상으로 상향 돌출되는 제2 지지부와, 상기 제2 지지부의 단부에 돔형상으로 상향 돌출되는 제2 접합부로 이루어지는 것을 특징으로 하는 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조.
PCT/KR2016/002682 2015-06-24 2016-03-17 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조 WO2016208847A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0089870 2015-06-24
KR1020150089870A KR101652900B1 (ko) 2015-06-24 2015-06-24 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조

Publications (1)

Publication Number Publication Date
WO2016208847A1 true WO2016208847A1 (ko) 2016-12-29

Family

ID=56943133

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/002682 WO2016208847A1 (ko) 2015-06-24 2016-03-17 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조

Country Status (2)

Country Link
KR (1) KR101652900B1 (ko)
WO (1) WO2016208847A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113838831A (zh) * 2020-06-23 2021-12-24 江苏长电科技股份有限公司 封装基板上的焊垫、封装基板及倒装芯片封装组件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270444A (ja) * 1996-03-29 1997-10-14 Sumitomo Kinzoku Electro Device:Kk 基板間の接続構造
KR100242663B1 (ko) * 1997-05-21 2000-02-01 김영환 반도체 패키지 실장구조
JP2003332371A (ja) * 2002-05-17 2003-11-21 Tamura Seisakusho Co Ltd 突起電極の形成方法およびその装置
US20040099716A1 (en) * 2002-11-27 2004-05-27 Motorola Inc. Solder joint reliability by changing solder pad surface from flat to convex shape
KR20060092687A (ko) * 2005-02-18 2006-08-23 엘지전자 주식회사 비지에이 반도체 패키지 및 그 실장 구조

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000008347A (ko) 1998-07-13 2000-02-07 윤종용 플립칩bga 패키지 제조방법
KR20020057351A (ko) * 2001-01-04 2002-07-11 윤종용 볼 그리드 어레이 패키지와 그 실장 구조
KR20050028613A (ko) 2003-09-19 2005-03-23 주식회사 하이닉스반도체 플립칩 패키지 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270444A (ja) * 1996-03-29 1997-10-14 Sumitomo Kinzoku Electro Device:Kk 基板間の接続構造
KR100242663B1 (ko) * 1997-05-21 2000-02-01 김영환 반도체 패키지 실장구조
JP2003332371A (ja) * 2002-05-17 2003-11-21 Tamura Seisakusho Co Ltd 突起電極の形成方法およびその装置
US20040099716A1 (en) * 2002-11-27 2004-05-27 Motorola Inc. Solder joint reliability by changing solder pad surface from flat to convex shape
KR20060092687A (ko) * 2005-02-18 2006-08-23 엘지전자 주식회사 비지에이 반도체 패키지 및 그 실장 구조

Also Published As

Publication number Publication date
KR101652900B1 (ko) 2016-09-02

Similar Documents

Publication Publication Date Title
US8164186B2 (en) BGA semiconductor device having a dummy bump
US7151010B2 (en) Methods for assembling a stack package for high density integrated circuits
US6762495B1 (en) Area array package with non-electrically connected solder balls
CN101336042B (zh) 焊盘、具有该焊盘的电路板和电子装置
EP0729180A2 (en) Packaging multi-chip modules without wirebond interconnection
JP2006344824A (ja) 半導体装置および半導体装置の製造方法
WO2012053750A1 (ko) 반도체칩 패키지, 반도체 모듈 및 그 제조 방법
US20070165388A1 (en) Interconnection pattern design
CN212064501U (zh) 电路板结构和电子设备
WO2011102101A1 (en) Stacked semiconductor device
WO2016208847A1 (ko) 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조
US5909055A (en) Chip package device mountable on a mother board in whichever of facedown and wire bonding manners
JP2019518335A (ja) 高信頼性電子パッケージ構造、回路基板及びデバイス
KR20190004998A (ko) 반도체 패키지
KR101172678B1 (ko) 낮은 열팽창 계수를 갖는 인터포저의 연결구조 및 이를 채용한 패키지 부품
CN100472770C (zh) 具有未电连接的焊锡球的区域阵列封装件
JP2018535551A (ja) セラミックノーリード表面実装電子デバイス用の応力抑制インターポーザ
WO2018182327A1 (ko) 반도체 패키지 테스트 소켓 및 그 제작방법
WO2019245104A1 (ko) 판 스프링 타입의 연결핀
WO2012001644A1 (en) Method for encapsulating integrated circuit component solder joints with epoxy flux and apparatus provided with encapsulated solder joint
KR101041219B1 (ko) 검사용 컨택모듈
Ho et al. Linear finite element stress simulation of solder joints on 225 I/O plastic BGA package under thermal cycling
JPH09232348A (ja) もろい素子のパッケージ方法
CN205452593U (zh) 一种连接器
CN217362876U (zh) 一种点电源模块及点电源系统

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16814560

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16814560

Country of ref document: EP

Kind code of ref document: A1