JP2019518335A - 高信頼性電子パッケージ構造、回路基板及びデバイス - Google Patents

高信頼性電子パッケージ構造、回路基板及びデバイス Download PDF

Info

Publication number
JP2019518335A
JP2019518335A JP2018562580A JP2018562580A JP2019518335A JP 2019518335 A JP2019518335 A JP 2019518335A JP 2018562580 A JP2018562580 A JP 2018562580A JP 2018562580 A JP2018562580 A JP 2018562580A JP 2019518335 A JP2019518335 A JP 2019518335A
Authority
JP
Japan
Prior art keywords
package
package layer
layer
area
mechanical support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018562580A
Other languages
English (en)
Other versions
JP6726309B2 (ja
Inventor
シ，ホンビン
イェ，ランチン
ロン，ハオフイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2019518335A publication Critical patent/JP2019518335A/ja
Application granted granted Critical
Publication of JP6726309B2 publication Critical patent/JP6726309B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/32—Layered products comprising a layer of synthetic resin comprising polyolefins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/08—Interconnection of layers by mechanical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/05—5 or more layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/42—Alternating layers, e.g. ABAB(C), AABBAABB(C)
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/44—Number of layers variable across the laminate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/30—Properties of the layers or laminate having particular thermal properties
    • B32B2307/302—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/38—Layered products comprising a layer of synthetic resin comprising epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本発明の実施例は、高信頼性電子パッケージ構造、回路基板及びデバイスに関する。高信頼性電子パッケージ構造は、複数のパッケージ層及び機械的支持層を含む。電気的に機能するはんだ接合が、複数のパッケージ層のそれぞれの第１の区域に提供され、いずれか２つの隣接するパッケージ層は、電気的に機能するはんだ接合を使用することにより接続される。機械的支持層は、複数のパッケージ層のそれぞれの第２の区域に配置され、機械的支持層は、２つの隣接するパッケージ層を支持するように構成される。第１の区域は、第２の区域の周囲に提供される。本発明の実施例において提供される技術的解決策によれば、上部パッケージ層又は下部パッケージ層が機械的負荷を受けたときに、上部パッケージ層又は下部パッケージ層における内部シリコンチップが破損及び故障するという問題が解決できる。

Description

本発明は、電子基板の分野に関し、特に高信頼性電子パッケージ構造、回路基板及びデバイスに関する。
小型、軽量及び薄型の電子パッケージコンポーネントに対するポータブル及びウェアラブルデバイスの要件を満たすために、アプリケーションプロセッサ（Application Processor, AP）及びメモリは、パッケージ・オン・パッケージ（Package on Package, PoP）を使用することにより、一緒にスタックされる。この解決策はより広く適用されている。端末製品内の最大のサイズを有する電子部品として、POPは、落下衝撃中及び周期的な温度負荷による基板レベルのはんだ接合（POPとメイン基板との間）の金属間化合物（Intermetallic Compound, IMC）又はリード（lead）の破損又は故障のような、厳しい機械的且つ環境的な信頼性リスクに直面している（図２参照）。
従来技術では、落下負荷、曲げ負荷、周期的な温度負荷等によるPOPの信頼性を改善するために、アンダーフィル（underfill）材が基板レベルのはんだ接合を保護するために広く使用されている。underfillは、部品の角のはんだ接合上に元々集中していた機械的応力及び熱応力を全てのはんだ接合に比較的均等に分散させるために使用され、それにより、POPの全体の信頼性を改善し得る。underfillの充填速度及び補修可能性を改善するために、通常では、フィラー（filler）のない低粘度のunderfillが現在の基板レベルのunderfillに選択されている。したがって、underfillがPOP下部パッケージ層と印刷回路基板（Printed circuit board, PCB）との間に使用されるとき、underfillは、注入された接着剤の端から、POP下部パッケージ層と上部パッケージ層との間の局所領域に溢れる。この場合、POPが機械的負荷を受けたとき、溢れた接着剤の端の位置に集中した応力が生成される。したがって、上部パッケージ層においてシリコンチップの破損が最終的に引き起こされる。
本発明の実施例は、POP上部パッケージ構造及びPOP下部パッケージ構造を使用することにより、POP上部パッケージ層が局所的に充填されるため、POP上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決するための高信頼性電子パッケージ構造、回路基板及びデバイスに関する。
第１の態様によれば、本発明の実施例は高信頼性電子パッケージ構造を提供する。高信頼性電子パッケージ構造は、複数のパッケージ層及び機械的支持層を含む。電気的に機能するはんだ接合が、複数のパッケージ層のそれぞれの第１の区域に提供され、いずれか２つの隣接するパッケージ層は、電気的に機能するはんだ接合を使用することにより接続される。機械的支持層は、複数のパッケージ層のそれぞれの第２の区域に配置され、機械的支持層は、２つの隣接するパッケージ層を支持するように構成される。第１の区域は、第２の区域の周囲に提供される。
本発明のこの実施例では、機械的支持層は、複数のパッケージ層のいずれかの隣接するパッケージ層の第２の区域に配置される。したがって、複数のパッケージ層が機械的に変形したときに生成される変形が低減され、それにより、パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。
可能な実施例では、機械的支持層は、各パッケージ層の上表面又は下表面に配置される。これは、パッケージ層の内部シリコンチップが破損及び故障するという問題を解決する。
可能な実施例では、機械的支持層は、ダミーのはんだボール又はエポキシ樹脂封止材を含む。
第２の態様によれば、本発明の実施例は回路基板を提供する。回路基板は、PCB基板と、電子部品と、機械的支持層とを含む。PCB基板は、PCB基板の第１の区域に提供されたパッドを使用することにより、電子部品の第１の区域に提供された電気的に機能するはんだ接合に接続される。機械的支持層は、電子部品の第２の区域に配置される。第１の区域は、第２の区域の周囲に提供される。
本発明のこの実施例では、機械的支持層は、電子部品の第２の区域に配置される。したがって、複数のパッケージ層が機械的に変形したときに生成される変形が低減され、それにより、パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。
第３の態様によれば、本発明の実施例はデバイスを提供する。デバイスは、前述の高信頼性電子パッケージ構造を含む。
従来技術と比べて、本発明の実施例において提供される技術的解決策は、POP上部パッケージ層又はPOP下部パッケージ層が機械的負荷を受けたときに、POP上部パッケージ層又はPOP下部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決できる。
従来技術における電子パッケージの概略構成図である。 従来技術における電子パッケージの概略構成図である。 本発明の実施例による第１の高信頼性電子パッケージ構造の概略構成図である。 本発明の実施例による第２の高信頼性電子パッケージ構造の概略構成図である。 本発明の実施例による第２の高信頼性電子パッケージ構造の概略構成図である。 本発明の実施例による第３の高信頼性電子パッケージ構造の概略構成図である。 本発明の実施例による第３の高信頼性電子パッケージ構造の概略構成図である。 本発明の実施例による第４の高信頼性電子パッケージ構造の概略構成図である。 本発明の実施例による第４の高信頼性電子パッケージ構造の概略構成図である。 本発明の実施例による第４の高信頼性電子パッケージ構造の概略構成図である。 本発明の実施例による第４の高信頼性電子パッケージ構造の概略構成図である。 本発明の実施例による第５の高信頼性電子パッケージ構造の概略構成図である。 本発明の実施例による第５の高信頼性電子パッケージ構造の概略構成図である。 本発明の実施例による第５の高信頼性電子パッケージ構造の概略構成図である。 本発明の実施例による第５の高信頼性電子パッケージ構造の概略構成図である。 回路基板の概略構成図である。 回路基板の概略構成図である。 回路基板の概略構成図である。 本発明の実施例によるデバイスの概略構成図である。
本発明の実施例において使用される用語は、単に具体的な実施例を説明する目的のために過ぎず、本発明の実施例を限定することを意図するものではない。文脈で明確な定めがない限り、本発明の実施例及び特許請求の範囲において使用される単数形の「１つ」、「当該」及び「前記」という用語はまた、複数形を含むことを意図する。この明細書において使用される「及び／又は」という用語は、１つ以上の関連する記載の項目のいずれか又は全ての可能な組み合わせを示して包含することも理解されるべきである。この明細書における「／」という文字は、通常では関係する対象物の間の「又は」の関係を示す。
図２は、本発明の実施例による高信頼性電子パッケージ構造の概略構成図である。図２に示すように、高信頼性電子パッケージ構造は、複数のパッケージ層及び機械的支持層を含む。複数のパッケージ層は少なくとも２つのパッケージ層を含む。電気的に機能するはんだ接合が、複数のパッケージ層のそれぞれの第１の区域に提供され、いずれか２つの隣接するパッケージ層は、電気的に機能するはんだ接合を使用することにより接続される。機械的支持層は、複数のパッケージ層のそれぞれの第２の区域に配置され、機械的支持層は、２つの隣接するパッケージ層を支持するように構成される。第１の区域は、第２の区域の周囲に提供される。パッケージ層210、パッケージ層220、パッケージ層230、パッケージ層240、パッケージ層250及び４つの機械的支持層が、図２において例として使用される。
具体的には、電気的に機能するはんだ接合が、パッケージ層210、パッケージ層220、パッケージ層230、パッケージ層240及びパッケージ層250の第１の区域に提供される。電気的に機能するはんだ接合は、パッケージ層210とパッケージ層220とを接続し、パッケージ層220とパッケージ層230とを接続し、パッケージ層230とパッケージ層240とを接続し、パッケージ層240とパッケージ層250とを接続するために別々に使用される。機械的支持層は、パッケージ層210、パッケージ層220、パッケージ層230、パッケージ層240及びパッケージ層250の第２の区域に配置される。第１の区域は、第２の区域の周囲に提供される。電気的に機能するはんだ接合は、複数のパッケージ層の間の電気接続を実現するために、言い換えると、物理接続を実現するために使用される。信号は、複数のパッケージ層の間で送信される。
可能な実施例では、第１の区域は、複数のパッケージ層のそれぞれの上表面又は下表面に位置する。
パッケージ層210及びパッケージ層220が説明のための例として使用される。具体的には、パッケージ層210の第１の区域は、パッケージ層210の下表面に提供され、パッケージ層220の第１の区域は、パッケージ層220の上表面に提供され、パッケージ層210の第１の区域は、パッケージ層220の第２の区域に対応する。
可能な実施例では、機械的支持層は、電気的に機能しないはんだ接合又はエポキシ樹脂封止材を含む。
機械的支持層は、電気的に機能しないはんだ接合、エポキシ樹脂封止材、又は同じ原理を有する他の構造若しくは材料を使用することにより等価置換されてもよい点に留意すべきである。電気的に機能しないはんだ接合は、電気的に機能するはんだ接合に対応し、電気的に機能しないはんだ接合は、いずれか２つのパッケージ層を支持するように構成される。電気的に機能しないはんだ接合は、ダミーのはんだ接合（Dummy ball）又はエポキシ樹脂封止材（Epoxy Mold Compound, EMC）でもよい。
可能な実施例では、複数のパッケージ層のそれぞれは規則的な形状である。例えば、複数のパッケージ層のそれぞれは正方形の形状である。第１の区域は複数のパッケージ層のそれぞれの周辺に位置し、第２の区域は複数のパッケージ層のそれぞれの中央の区域である。
可能な実施例では、高信頼性電子パッケージ構造を使用は、上部パッケージ層及び下部パッケージ層のような２つのパッケージ層を含む。
可能な実施例では、上部パッケージ層について、機械的支持層は、上部パッケージ層の下表面に配置される。
可能な実施例では、機械的支持層はdummy ballである。
具体的には、dummy ballが上部パッケージ層の下表面上の第１の区域に提供される。したがって、上部パッケージ層が機械的負荷を受けたときに上部パッケージ層に引き起こされる変形が低減され、それにより、上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。詳細が図３（ａ）及び図３（ｂ）に示されている。図３（ａ）は上部パッケージ層の底面図であり、図３（ｂ）は上部パッケージ層の側面図である。
本発明のこの実施例では、dummy ballを上部パッケージ層の下表面上の第１の区域に追加することにより、機械的支持が増加する。したがって、上部パッケージ層が機械的負荷を受けたときに生成される変形が低減され、それにより、上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。
本発明のこの実施例の実現性について、プロセスに関して説明する。dummy ball及び上部パッケージ層の第１の区域に提供された電気的に機能するはんだ接合は、上部パッケージ層の基板（substrate）に同時にはんだ付けされてもよい。従来技術と比べて、更なるプロセスのステップが追加される必要はないが、ダミーのパッド（Dummy pad）が下部パッケージ層の上表面上の対応する位置に追加される必要がある。
本発明のこの実施例の改善効果を検証するために、本発明のこの実施例及び従来技術の解決策において、上部パッケージ層が機械的負荷を受けたときの上部パッケージ層の応力レベルに対して有限要素解析が実行されてもよい。有限要素解析の負荷条件が50Nであることが仮定される。
以下の表は、本発明のこの実施例及び従来技術の解決策において、上部パッケージ層が機械的負荷を受けたときの上部パッケージ層の応力（MPa）を示す。
Figure 2019518335
 前述の表から、従来技術のものと比較して、本発明のこの実施例において、上部パッケージ層の上部応力が74.6%だけ低減されることが習得され得る。
本発明のこの実施例では、上部パッケージ層が機械的負荷を受けたときに、上部パッケージ層のいずれかの区域に対して応力解析が実行されてもよい。例えば、応力解析は、上部パッケージ層の左上角に対して実行されてもよい。上部パッケージ層がunderfillで充填しているとき、上部パッケージ層の左上角もunderfillで充填される。したがって、応力解析は、上部パッケージ層の左上角に対して実行されてもよい。
有限要素解析のプロセスは従来技術に属する点に留意すべきである。さらに、等価置換のため、有限要素解析と同じ機能を有するいずれかの解析が使用されてもよい。
本発明のこの実施例では、dummy ballが上部パッケージ層の下表面上の第２の区域に追加される。したがって、上部パッケージ層が機械的負荷を受けたときに生成される変形が低減できる。接着剤が上部パッケージ層において溢れた場合、溢れた接着剤の端の近くの応力も明らかに低減され、それにより、上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。
可能な実施例では、機械的支持層はEMCである。そのEMCを上部パッケージ層の上表面上のEMCと区別するために、以下では、機械的支持層はdummy EMCと呼ばれる。詳細が図４（ａ）及び図４（ｂ）に示されている。図４（ａ）は上部パッケージ層の底面図であり、図４（ｂ）は上部パッケージ層の側面図である。
具体的には、dummy EMCが上部パッケージ層の下表面上の第２の区域に提供される。したがって、上部パッケージ層が機械的負荷を受けたときに上部パッケージ層に引き起こされる変形が低減され、それにより、上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。
本発明のこの実施例の実現性について、プロセスに関して説明する。dummy EMC及び上部パッケージ層の上表面上にあるEMCは、上部パッケージ層のパッケージ基板（substrate）に同時又は別々に成形（molding）されてもよい。従来技術と比べて、本発明のこの実施例は更なるプロセスのステップを必要としない。
本発明のこの実施例の改善効果を検証するために、本発明のこの実施例及び従来技術の解決策において、上部パッケージ層が機械的負荷の応力を受けたときの上部パッケージ層の応力レベルに対して有限要素解析が実行されてもよい。有限要素解析の負荷条件が50Nであることが仮定される。
以下の表は、本発明のこの実施例及び従来技術の解決策において、上部パッケージ層が機械的負荷を受けたときの上部パッケージ層の応力（MPa）を示す。
Figure 2019518335
 前述の表から、従来技術のものと比較して、本発明のこの実施例において、上部パッケージ層の上表面の応力が96%だけ低減されることが習得され得る。
本発明のこの実施例では、dummy EMCが上部パッケージ層の下表面上の第２の区域に追加される。したがって、上部パッケージ層が機械的負荷を受けたときに生成される変形が低減できる。接着剤が上部パッケージ層において溢れた場合、溢れた接着剤の端の近くの応力も明らかに低減され、それにより、上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。さらに、dummy ballの点の支持と比べて、dummy EMCの表面の支持は、上部パッケージ層の応力をより明らかに低減し得る。さらに、dummy ballの点の支持と比べて、dummy EMCの表面の支持は、上部パッケージ層においてunderfillがはんだ接合が存在しない区域に流れるのを妨げ、接着剤の溢れる区域を低減し得る。これは、下部パッケージ層の上表面の周囲でunderfill filletの高さを確保し、それにより、下部パッケージ層の隙間における接着剤注入プロセスの品質の安定性を改善し、下表面上の空所（void）、成層（lamination）及び他の欠点の問題を回避する。
可能な実施例では、下部パッケージ層について、機械的支持層は、下部パッケージ層の上表面に配置される。
具体的には、機械的支持層は、下部パッケージ層の上表面上の第２の区域に配置される。
可能な実施例では、機械的支持層はdummy ballである。詳細が図５（ａ）〜図５（ｄ）に示されている。図５（ａ）は下部パッケージ層の側面図であり、図５（ｂ）は側面図であり、図５（ｃ）は下部パッケージ層の上面図であり、図５（ｄ）は下部パッケージ層の底面図である。
具体的には、dummy ballが下部パッケージ層の上表面上の第２の区域に提供される。したがって、上部パッケージ層が機械的負荷を受けたときに上部パッケージ層に引き起こされる変形が低減され、それにより、上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。
本発明のこの実施例では、dummy ballを下部パッケージ層の上表面上の第２の区域に追加することにより、機械的支持が増加する。したがって、上部パッケージ層が機械的負荷を受けたときに生成される変形が低減され、それにより、上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。
本発明のこの実施例の実現性について、プロセスに関して説明する。dummy ballは、リフロー（reflow）はんだ付け方式で下部パッケージ層の転写基板（transfer board）の上部のdummy padにはんだ付けされてもよい。dummy ballに対応するdummy padは、上部パッケージ層の下表面上の対応する位置に追加され、それにより、上部パッケージ層及び下部パッケージ層が、ダミーのはんだ接合（dummy solder joint）を形成するようにパッケージ化される。ダミーのはんだ接合は、PCB基板上にはんだ付けされたはんだ接合であるが、特定の電子デバイスに接続されない。
本発明のこの実施例では、dummy ballが下部パッケージ層の第２の区域に追加される。したがって、上部パッケージ層が機械的負荷を受けたときに生成される変形が低減できる。接着剤が上部パッケージ層において溢れた場合、溢れた接着剤の端の近くの応力も明らかに低減され、それにより、上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。
可能な実施例では、機械的支持層はdummy EMCである。詳細が図６（ａ）〜図６（ｄ）に示されている。図６（ａ）は下部パッケージ層の側面図であり、図６（ｂ）は側面図であり、図６（ｃ）は下部パッケージ層の上面図であり、図６（ｄ）は下部パッケージ層の底面図である。
具体的には、dummy EMCが下部パッケージ層の上表面上の第２の区域に提供される。したがって、上部パッケージ層が機械的負荷を受けたときに上部パッケージ層に引き起こされる変形が低減され、それにより、上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。
本発明のこの実施例の実現性について、プロセスに関して説明する。dummy EMC及び下部パッケージ層の中間パッケージ部分にあるEMCは、下部パッケージ層の転写基板に同時又は別々に成形（molding）されてもよい。
本発明のこの実施例では、dummy EMCが下部パッケージ層の上表面上の第２の区域に追加される。したがって、上部パッケージ層が機械的負荷を受けたときに生成される変形が低減できる。接着剤が上部パッケージ層において溢れた場合、溢れた接着剤の端の近くの応力も明らかに低減され、それにより、上部パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。さらに、dummy ballの点の支持と比べて、dummy EMCの表面の支持は、上部パッケージ層の応力をより明らかに低減し得る。さらに、dummy ballの点の支持と比べて、dummy EMCの表面の支持は、上部パッケージ層においてunderfillがはんだ接合が存在しない区域に流れるのを妨げ、接着剤の溢れる区域を低減し得る。これは、下部パッケージ層の上表面の周囲でunderfill filletの高さを確保し、それにより、下部パッケージ層の隙間における接着剤注入プロセスの品質の安定性を改善し、下表面上の空所、成層及び他の欠点の問題を回避する。
機械的支持層は、dummy ball、dummy EMC、同じ原理を有する他の構造若しくは材料を使用することにより等価置換されてもよい点に留意すべきである。
本発明のこの実施例では、dummy ball及びdummy EMCは、従来のPOPと比べてより広い放熱経路を有する。従来のPOP下部パッケージ層により生成される熱は、上部パッケージ層と下部パッケージ層との間の限られた周囲のはんだ接合を使用することによってのみ、上部パッケージ層に伝えられることができる。これに基づいて、この出願のこの実施例において提供されるdummy ball及びdummy EMCはまた、下部パッケージ層から上部パッケージ層に熱を伝える経路として使用されてもよい。
図７（ａ）〜図７（ｃ）は、回路基板の概略構成図である。図７（ａ）〜図７（ｃ）に示すように、回路基板は、PCB基板710と、機械的支持層720と、電子部品730とを含む。
具体的には、PCB基板は、PCB基板の第１の区域に提供されたパッドを使用することにより、電子部品の第１の区域に提供された電気的に機能するはんだ接合に接続される。機械的支持層は、電子部品の第２の区域に配置される。第１の区域は、第２の区域の周囲に提供される。
可能な実施例では、電子部品は、はんだ接合により囲まれた単一層のボールグリッドアレイ（Ball Grid Array, BGA）でもよく、或いは中央領域に機械的支持層が備えられてもよい。詳細については、図７（ａ）〜図７（ｃ）を参照する。図７（ａ）では機械的支持層は配置されず、図７（ｂ）ではdummy ballが提供され、図７（ｃ）ではdummy EMCが提供される。したがって、BGAの内部シリコンチップが破損及び故障するという問題が解決できる。
BGAの第１の区域はBGAの周囲であり、第２の区域はBGAの中央の区域である点に留意すべきである。
本発明のこの実施例では、機械的支持層は、電子部品の第２の区域に配置される。したがって、複数のパッケージ層が機械的に変形したときに生成される変形が低減され、それにより、パッケージ層における内部シリコンチップが破損及び故障するという問題を解決する。
図８は、本発明の実施例によるデバイスを示す。デバイスは、図１〜図６において提供される高信頼性電子パッケージ構造を含む。説明のために、３つの高信頼性電子パッケージ構造のみが図８において例として使用される。
可能な実施例では、高信頼性電子パッケージ構造は、印刷回路基板にはんだ付けされ、ポータブルデバイス、例えば、移動電話に適用されてもよい。
本発明の技術的解決策は以下の効果を有する。
1.上部パッケージ層の機械的支持が、dummy ball又はdummy EMCを使用することにより向上し、上部パッケージ層が外部負荷を受けたときに上部パッケージ層における内部シリコンチップが破損又は故障するリスクを低減する。さらに、dummy EMCの解決策では、接着剤の注入の前に、完全な充填と同様の効果が上部パッケージ層と下部パッケージ層との間に形成され、underfillが上部パッケージ層と下部パッケージ層との間の隙間に上に溢れる可能性を低減し得る。
2.dummy ball及びdummy EMC、特に高い伝導率を有するEMCが、下部パッケージ層から上部パッケージ層への放熱経路を広げるために使用され、それにより、放熱、電気特性及び熱／機械的信頼性を改善し得る。
3.dummy ballは、下部パッケージ層と上部パッケージ層との間の周辺で機能するはんだ接合に適用される機械的／熱応力を更に分担し得る。したがって、下部パッケージ層と上部パッケージ層との間の周辺のはんだ接合の信頼性が改善する。
4.dummy EMCは、両側、すなわち、下部パッケージ層の基板又は上部パッケージ層の転写基板の上側及び下側において対称構造を形成する。これは、パッケージ内の様々な材料の熱膨張係数（Coefficient of Thermal Expansion, CTE）の間の差により引き起こされる下部パッケージ層と上部パッケージ層との間のゆがみ（Warpage）を改善し、warpageに密接に関係するアセンブリ生産力（assembly yield）を増加させるのに役立つ。
当業者は、いずれかの前述の実施例における方法のステップの全部又は一部が、関係するハードウェアに命令するプログラムにより実現されてもよいことを理解し得る。プログラムは、flash又はEEPROMのようなデバイスの読み取り可能記憶媒体に記憶されてもよい。プログラムが実行するときに、プログラムは、前述のステップの全部又は一部を実行する。
前述の具体的な実現方式において、本発明の目的、技術的解決策及び利点について更に詳細に説明した。前述の説明は、単に本発明の具体的な実現方式に過ぎず、本発明の保護範囲を限定することを意図するものではないことが理解されるべきである。本発明の真意及び原理を逸脱することなく行われる如何なる変更、等価置換及び改善も、本発明の保護範囲内に入るものとする。
パッケージ層210及びパッケージ層220が説明のための例として使用される。具体的には、パッケージ層210の第１の区域は、パッケージ層210の下表面に提供され、パッケージ層220の第１の区域は、パッケージ層220の上表面に提供され、パッケージ層210の第１の区域は、パッケージ層220の第１の区域に対応する。
本発明のこの実施例の実現性について、プロセスに関して説明する。dummy EMC及び上部パッケージ層の上表面上にあるEMCは、上部パッケージ層のパッケージ基板（substrate）に同時又は別々に成形されてもよい。従来技術と比べて、本発明のこの実施例は更なるプロセスのステップを必要としない。
本発明のこの実施例の改善効果を検証するために、本発明のこの実施例及び従来技術の解決策において、上部パッケージ層が機械的負荷を受けたときの上部パッケージ層の応力レベルに対して有限要素解析が実行されてもよい。有限要素解析の負荷条件が50Nであることが仮定される。
前述の具体的な実現方式において、本発明の目的、技術的解決策及び利点について更に詳細に説明した。前述の説明は、単に本発明の具体的な実現方式に過ぎず、本発明の保護範囲を限定することを意図するものではないことが理解されるべきである。本発明の原理を逸脱することなく行われる如何なる変更、等価置換及び改善も、本発明の保護範囲内に入るものとする。

Claims (5)

  1. 複数のパッケージ層及び機械的支持層を含む高信頼性電子パッケージ構造であって、
    電気的に機能するはんだ接合が、前記複数のパッケージ層のそれぞれの第１の区域に提供され、いずれか２つの隣接するパッケージ層は、電気的に機能するはんだ接合を使用することにより接続され、
    機械的支持層は、前記複数のパッケージ層のそれぞれの第２の区域に配置され、前記機械的支持層は、前記２つの隣接するパッケージ層を支持するように構成され、前記第１の区域は、前記第２の区域の周囲に提供される、高信頼性電子パッケージ構造。
  2. 前記第１の区域は、各パッケージ層の上表面又は下表面に位置する、請求項１に記載の高信頼性電子パッケージ構造。
  3. 前記機械的支持層は、電気的に機能しないはんだ接合又はエポキシ樹脂封止材を含む、請求項１又は２に記載の高信頼性電子パッケージ構造。
  4. PCB基板と、電子部品と、機械的支持層とを含む回路基板であって、
    前記PCB基板は、前記PCB基板の第１の区域に提供されたパッドを使用することにより、前記電子部品の第１の区域に提供された電気的に機能するはんだ接合に接続され、
    前記機械的支持層は、前記電子部品の第２の区域に配置され、前記第１の区域は、前記第２の区域の周囲に提供される、回路基板。
  5. 請求項１乃至３のうちいずれか１項に記載の高信頼性電子パッケージ構造を含むデバイス。
JP2018562580A 2017-01-05 2017-03-30 高信頼性電子パッケージ構造、回路基板及びデバイス Active JP6726309B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710007262 2017-01-05
CN201710007262.4 2017-01-05
PCT/CN2017/078888 WO2018126545A1 (zh) 2017-01-05 2017-03-30 一种高可靠性电子封装结构、电路板及设备

Publications (2)

Publication Number Publication Date
JP2019518335A true JP2019518335A (ja) 2019-06-27
JP6726309B2 JP6726309B2 (ja) 2020-07-22

Family

ID=62788852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018562580A Active JP6726309B2 (ja) 2017-01-05 2017-03-30 高信頼性電子パッケージ構造、回路基板及びデバイス

Country Status (5)

Country Link
US (1) US11011477B2 (ja)
JP (1) JP6726309B2 (ja)
KR (1) KR102152041B1 (ja)
CN (1) CN108541340A (ja)
WO (1) WO2018126545A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112770477B (zh) * 2019-10-21 2022-09-23 华为技术有限公司 一种电路板组件和电子设备
EP4020554A1 (en) * 2020-12-22 2022-06-29 MEDIATEK Inc. Semiconductor device with dummy thermal features on interposer
CN114340144B (zh) * 2021-12-28 2024-02-02 昆山工研院新型平板显示技术中心有限公司 电路板组件、移动终端和电路板组件的制备方法
CN115475797B (zh) * 2022-09-30 2024-04-05 肇庆绿宝石电子科技股份有限公司 一种叠层电容器及其制造方法、载条清洗液及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133668A (ja) * 1998-10-22 2000-05-12 Sony Corp 半導体装置および実装構造
US6762495B1 (en) * 2003-01-30 2004-07-13 Qualcomm Incorporated Area array package with non-electrically connected solder balls
US20080157327A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Package on package structure for semiconductor devices and method of the same
US20120299197A1 (en) * 2011-05-24 2012-11-29 Samsung Electronics Co., Ltd. Semiconductor packages
JP2016046418A (ja) * 2014-08-25 2016-04-04 新光電気工業株式会社 電子部品装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1190842C (zh) 2001-06-05 2005-02-23 矽品精密工业股份有限公司 具堆栈芯片的半导体封装件
CN100472770C (zh) * 2003-01-30 2009-03-25 高通股份有限公司 具有未电连接的焊锡球的区域阵列封装件
CN100464400C (zh) * 2006-05-08 2009-02-25 矽品精密工业股份有限公司 半导体封装件堆栈结构及其制法
TW200921889A (en) * 2007-11-01 2009-05-16 Advanced Chip Eng Tech Inc Package on package structure for semiconductor devices and method of the same
KR20090050810A (ko) 2007-11-16 2009-05-20 삼성전자주식회사 접합 신뢰성이 향상된 적층형 반도체 패키지
US20120299173A1 (en) * 2011-05-26 2012-11-29 Futurewei Technologies, Inc. Thermally Enhanced Stacked Package and Method
US9691636B2 (en) 2012-02-02 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer frame and method of manufacturing the same
KR20170008588A (ko) * 2015-07-14 2017-01-24 에스케이하이닉스 주식회사 에스오씨 및 메모리칩들이 적층된 반도체 패키지
US9881908B2 (en) * 2016-01-15 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package on package structure and methods of forming same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133668A (ja) * 1998-10-22 2000-05-12 Sony Corp 半導体装置および実装構造
US6762495B1 (en) * 2003-01-30 2004-07-13 Qualcomm Incorporated Area array package with non-electrically connected solder balls
US20080157327A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Package on package structure for semiconductor devices and method of the same
US20120299197A1 (en) * 2011-05-24 2012-11-29 Samsung Electronics Co., Ltd. Semiconductor packages
JP2016046418A (ja) * 2014-08-25 2016-04-04 新光電気工業株式会社 電子部品装置及びその製造方法

Also Published As

Publication number Publication date
US11011477B2 (en) 2021-05-18
KR20180134990A (ko) 2018-12-19
US20190311996A1 (en) 2019-10-10
KR102152041B1 (ko) 2020-09-04
JP6726309B2 (ja) 2020-07-22
CN108541340A (zh) 2018-09-14
WO2018126545A1 (zh) 2018-07-12

Similar Documents

Publication Publication Date Title
US20180082961A1 (en) Semiconductor device package with warpage control structure
US20200185296A1 (en) Semiconductor package including organic interposer
JP6726309B2 (ja) 高信頼性電子パッケージ構造、回路基板及びデバイス
US20150022985A1 (en) Device-embedded package substrate and semiconductor package including the same
US6552267B2 (en) Microelectronic assembly with stiffening member
US9460938B2 (en) Semiconductor device including a plurality of semiconductor chips, and a cover member with first and second brims
CN111627871A (zh) 半导体封装件
US9048332B2 (en) Semiconductor device manufacturing method and semiconductor mounting substrate
KR102228461B1 (ko) 반도체 패키지 장치
US9041180B2 (en) Semiconductor package and method of manufacturing the semiconductor package
JP2009049218A (ja) 半導体装置及び半導体装置の製造方法
US20220051963A1 (en) Packaging stacked substrates and an integrated circuit die using a lid and a stiffening structure
TW201528448A (zh) 配線基板及將半導體元件安裝至配線基板的安裝方法
KR101374144B1 (ko) 워피지 방지 구조를 갖는 반도체 장치
JP6599556B2 (ja) セラミックノーリード表面実装電子デバイス用の応力抑制インターポーザ
US9006904B2 (en) Dual side package on package
US9397020B2 (en) Semiconductor package
US20130119540A1 (en) Semiconductor package and method for manufacturing the same
KR20150071934A (ko) 워페이지를 억제할 수 있는 패키지 온 패키지
JP6323672B2 (ja) 半導体装置及びその製造方法
KR20120033006A (ko) 적층형 반도체 패키지 및 그의 제조방법
US20150216048A1 (en) Package substrate
KR100656476B1 (ko) 접속 강도를 높인 시스템 인 패키지 및 그 제조방법
JP2011108892A (ja) パッケージ構造
KR101580355B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200626

R150 Certificate of patent or registration of utility model

Ref document number: 6726309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250