KR101580355B1 - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101580355B1
KR101580355B1 KR1020130037012A KR20130037012A KR101580355B1 KR 101580355 B1 KR101580355 B1 KR 101580355B1 KR 1020130037012 A KR1020130037012 A KR 1020130037012A KR 20130037012 A KR20130037012 A KR 20130037012A KR 101580355 B1 KR101580355 B1 KR 101580355B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
cavity
semiconductor component
semiconductor
Prior art date
Application number
KR1020130037012A
Other languages
English (en)
Other versions
KR20140120749A (ko
Inventor
남윤태
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130037012A priority Critical patent/KR101580355B1/ko
Publication of KR20140120749A publication Critical patent/KR20140120749A/ko
Application granted granted Critical
Publication of KR101580355B1 publication Critical patent/KR101580355B1/ko

Links

Images

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 실시예에 따른 반도체 패키지는 캐비티를 갖는 양면 부품 실장형 제 1 인쇄회로기판, 상기 제 1 인쇄회로기판 양면에 실장 되는 반도체 부품, 캐비티를 가지며, 상기 캐비티 내에 제 1 인쇄회로기판의 하면에 실장 된 상기 반도체 부품들이 수용되도록 상기 제 1 인쇄회로기판의 하면에 접합되는 제 2 인쇄회로기판을 포함한다.

Description

반도체 패키지 및 그 제조 방법{Semiconductor Package and Manufacturing Method for the same}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것이다.
최근 전자제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 실장 되는 전자 부품들의 소형화 및 경량화가 지속적으로 요구되고 있다.
이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 부품들을 원칩(Onechip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 부품들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구된다.
한편, 소형이면서도 고성능을 갖는 반도체 패키지를 제조하기 위해, 기판의 양면에 전자 부품을 실장 하는 구조도 개발되고 있는 추세이다.
양면에 부품을 실장 하는 기판을 이용하여 모듈을 제작할 경우, 높은 부품을 실장 할 때 전체 모듈의 두께가 두꺼워진다는 문제가 발생할 수 있다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로 제 1 양면 부품 실장형 인쇄회로기판에 캐비티를 형성하여, 기판 상면에 실장 되는 부품을 캐비티를 통하여 제 2 인쇄회로기판 상면에 실장 되도록 하여, 전체 모듈의 두께를 줄이는 반도체 패키지 및 그 제조 방법을 제공하는 데에 있다.
본 발명의 일 실시예에 따른 반도체 패키지는 캐비티를 갖는 양면 부품 실장형 제 1 인쇄회로기판;
상기 제 1 인쇄회로기판 양면에 실장 되는 반도체 부품; 및
캐비티를 가지며, 상기 캐비티 내에 제 1 인쇄회로기판의 하면에 실장 된 상기 반도체 부품들이 수용되도록 상기 제 1 인쇄회로기판의 하면에 접합되는 제 2 인쇄회로기판을 포함한다.
상기 제 1 및 제 2 인쇄회로기판의 상기 캐비티는 홈 또는 관통 구멍 형태일 수 있다.
상기 제 1 인쇄회로기판의 캐비티를 관통하여 상기 제 2 인쇄회로기판의 상면에 실장 되는 반도체 부품을 더 포함할 수 있다.
상기 반도체 부품은 제 1 인쇄회로기판 보다 큰 높이를 갖는 부품일 수 있다.
상기 제 2 인쇄회로기판은 상면에 상기 반도체 부품과 전기적으로 연결 되기 위한 전극 패드를 가질 수 있다.
상기 제 1 인쇄회로기판과 상기 제 2 인쇄회로기판 사이에 개재되는 접합재를 더 포함한다.
상기 제 2 인쇄회로기판 하면에 외부와 전기적으로 연결 되기 위한 외부접속단자를 더 포함한다.
상기 외부접속단자는 솔더볼 일 수 있다.
상기 제 1 인쇄회로기판의 상면에 실장된 상기 반도체 부품들을 밀봉하는 몰딩재를 더 포함한다.
본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법은 캐비티를 갖는 양면 부품 실장형 제 1 인쇄회로기판을 준비하는 단계;
제 1 인쇄회로기판 상면에 제 1 반도체 부품을 실장하는 단계;
캐비티를 갖는 제 2 인쇄회로기판을 준비하는 단계;및
상기 제 2 인쇄회로기판의 상기 캐비티 내에 제 2 반도체 부품들이 수용되도록 제 1 인쇄회로기판의 하면에 제 2 반도체 부품과 제 2 인쇄회로기판을 함께 실장하는 단계;
를 포함한다.
상기 제 1 및 제 2 인쇄회로기판의 상기 캐비티는 홈 또는 관통 구멍 형태로 형성할 수 있다.
상기 제 1 인쇄회로기판의 캐비티를 관통하여 제 3 반도체 부품을 상기 제 2 인쇄회로기판의 상면에 실장 하는 단계; 를 더 포함한다.
상기 제 3 반도체 부품은 제 1 인쇄회로기판 보다 큰 높이를 갖는 부품 일 수 있다.
상기 제 2 인쇄회로기판은 상면에 제 3 반도체 부품과 전기적으로 연결하는 전극 패드를 가질 수 있다.
상기 제 1 인쇄회로기판과 상기 제 2 인쇄회로기판 사이에 접착재를 충전 하는 단계; 를 더 포함한다.
상기 제 2 인쇄회로기판 하면에 외부와 전기적으로 연결하는 외부접속단자를 형성하는 단계; 를 더 포함한다.
상기 외부접속단자는 솔더볼 일 수 있다.
상기 제 1 인쇄회로기판의 상면에 실장된 상기 반도체 부품들을 밀봉하는 단계; 를 더 포함한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명은 양면 부품 실장형 기판에 캐비티를 형성하여, 반도체 부품을 캐비티를 관통하여 실장 함으로서, 두께가 얇은 반도체 패키징을 할 수 있는 효과를 기대할 수 있다.
도 1 은 본 발명의 일 실시예에 따른 반도체 패키지의 단면도 이다.
도 2 내지 11 은 본 발명의 또 다른 실시예에 따른 반도체 패키지의 제조 방법을 순차적으로 나타낸 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관 되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
반도체 패키지
도 1 은 본 발명의 일 실시예에 따른 반도체 패키지(1000)를 도시하는 단면도 이다.
도 1 에 도시된 바와 같이, 상기 반도체 패키지(1000)는 캐비티(101)를 갖는 양면 부품 실장형 제 1 인쇄회로기판(100)과 상기 제 1 인쇄회로기판(100) 양면에 실장 되는 반도체 부품 (300), 캐비티(201)를 가지며, 상기 캐비티(201) 내에 제 1 인쇄회로기판(100)의 하면에 실장 된 상기 반도체 부품(300)들이 수용되도록 상기 제 1 인쇄회로기판(100)의 하면에 접합되는 제 2 인쇄회로기판(200)을 포함한다.
상기 인쇄회로기판(100,200)은 절연층에 접속 패드를 포함하는 1층 이상의 회로가 형성된 인쇄회로기판일 수 있다. 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 인쇄회로기판(100,200)으로서 절연층에 1층 이상의 회로가 형성된 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
상기 절연층으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 회로층은 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.
노출된 회로층에는 필요에 따라 표면처리층(미도시됨)이 더 형성될 수 있다.
상기 표면처리층은 당업계에 공지된 것이라면 특별히 한정되는 것은 아니나, 예를 들어, 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(organic solderability preservative) 또는 무전해 주석도금(Immersion Tin Plating), 무전해 은도금(Immersion Silver Plating), ENIG(electroless nickel and immersion gold; 무전해 니켈도금/치환금도금), DIG 도금(Direct Immersion Gold Plating), HASL(Hot Air Solder Levelling) 등에 의해 형성될 수 있다.
상기 제 1 인쇄회로기판(100)의 캐비티(101)는 상기 제 1 인쇄회로기판(100)에 상기 제 1 반도체 부품(301)을 내장하기 위해 천공되는 영역으로 상기 제 1 반도체 부품(301)이 용이하게 내장될 수 있도록 그 크기가 결정 될 수 있다.
여기서, 상기 제 1 인쇄회로기판(100)의 상기 캐비티(101)는 관통 구멍 형태 일 수 있다.
또한, 상기 제 2 인쇄회로기판(200)의 상기 캐비티(201)는 상기 제 2 인쇄회로기판(200)에 상기 제 3 반도체 부품(303)을 내장하기 위해 천공되는 영역으로 상기 제 3 반도체 부품(303)이 용이하게 내장될 수 있도록 그 크기가 결정 될 수 있다.
여기서, 상기 제 2 인쇄회로기판(200)의 상기 캐비티(201)는 홈 형태 일 수 있다.
상기 제 1 및 제 2 반도체 부품(301,302)은 상기 제 1 인쇄회로기판(100)의 양면에 모두 실장 될 수 있으며, 다양한 형태로 배치될 수 있다.
또한, 제 3 반도체 부품(303)은 상기 제 1 인쇄회로기판(100)의 상기 캐비티(101)를 관통하여 상기 제 2 인쇄회로기판(200)의 상면에 실장 될 수 있다.
이 때, 상기 제 3 반도체 부품(303)은 제 1 인쇄회로기판(100) 보다 큰 높이를 가지며, 제 1 인쇄회로기판(100)에 노출 될 수 있다.
따라서, 상기 제 3 반도체 부품(303)이 제 1 인쇄회로기판(100)의 캐비티(101)내에 수용되어 제 1 인쇄회로기판 높이만큼 반도체 패키지 전체 높이가 줄어 드는 효과를 기대 할 수 있다.
상기 반도체 부품(300)은 인쇄회로기판과 전기적으로 연결되어 일정한 기능을 담당할 수 있는 부품으로 예를 들면, 직접 회로 칩(IC)과 같이 인쇄 회로 기판에 내장 될 수 있는 반도체 부품을 말한다.
상기 도면에서는 반도체 부품의 기타 상세한 구성요소를 생략하고 개략적으로 나타내었으나, 당업계에 공지된 모든 구조의 반도체 부품이 특별히 한정되지 않고 본 발명의 반도체 패키지(1000)에 적용될 수 있음을 당업자라면 충분히 인식할 수 있을 것이다.
상기 제 1 인쇄회로기판(100)과 상기 제 2 인쇄회로기판(200)의 접합을 위해 접착재(400)가 개재 될 수 있다. 상기 접착재(400)는 언더필 수지일 수 있으며, 특별히 이에 한정되는 것은 아니다.
또한, 상기 접착재(400)는 상기 제 1 인쇄회로기판(100)과 상기 제 2 인쇄회로기판(200) 사이에 충진 되어 도전성 부재를 보호한다. 그리고 상기 제 1 인쇄회로기판(100)과 상기 제 2 인쇄회로기판(200)을 상호 절연시킴과 동시에 접착력을 향상시켜 신뢰성을 높이는 역할을 한다.
또한, 본 실시예에서는 상기 접착재(400)가 제 1 인쇄회로기판(100)과 제 2 인쇄회로기판(200)사이에만 개재되는 경우를 예로 들고 있으나, 본 발명은 이에 한정되는 것은 아니다.
예를 들면, 상기 제 1 인쇄회로기판(100)과 제 1 인쇄회로기판(100) 하면에 실장 되는 상기 제 2 반도체 부품(302)들 사이의 틈에도 개재 될 수 있다.
상기 몰딩재(500)는 제 1 인쇄회로기판(100) 상부에 채워지는 형태로 형성되기 때문에, 몰딩재(500)와 제 1 인쇄회로기판(100) 간의 접착력을 증가시키며, 이로 인해 기판과 몰딩재 간의 디라미네이션(Delamination) 등과 같은 문제점 발생이 줄어 기판의 장기 신뢰성을 향상시킬 수 있다는 효과를 기대할 수 있다.
또한, 몰딩으로 인한 열 차단이 이루어지기 때문에, 방열 효과를 더욱 향상시킬 수 있는 것이다.
이때, 몰딩재(500)로는 실리콘 겔(silicone gel) 또는 에폭시 몰딩 컴파운드(Epoxy Molded Compound: EMC) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 외부접속단자(600)는 제 2 인쇄회로기판(200)의 하면에 형성되는 전극 패드(미도시)에 형성 될 수 있다. 외부접속단자(600)는 범프 형태로 형성 될 수 있으나, 이에 한정되지 않는다.
예를 들어, 솔더 볼 등 다양한 형태로 형성될 수 있다.
또한, 도시되지 않았으나, 외부접속단자(600)는 비아 등을 통해 상면에 형성된 전극 패드들과 전기적으로 연결될 수 있다.
반도체 패키지 제조 방법
도 2 내지 도 11 은 본 발명의 일 실시예에 의한 반도체 패키지 제조 방법을 설명하기 위한 공정 흐름도이다.
도 2 는 본 발명의 일 실시예에 의한 제 1 인쇄회로기판(100)의 평면도 이다.
도 3 은 본 발명의 일 실시예에 의한 위한 제 1 인쇄회로기판(100)의 단면도 이다.
도 2 및 도 3 에서 도시한 바와 같이, 우선 캐비티(101)를 갖는 제 1 인쇄회로기판(100)을 준비한다.
이 때, 상기 캐비티(101)는 관통 구멍 형태로 형성 할 수 있다.
도 4 를 참조하면, 상기 제 1 인쇄회로기판(100) 상면에 제 1 반도체 부품(301)을 실장한다.
도 5 는 본 발명의 일 실시예에 의한 제 2 인쇄회로기판(200)의 평면도 이다.
도 6 은 본 발명의 일 실시예에 의한 제 2 인쇄회로기판(200)의 단면도 이다.
도 5 및 도 6 에 도시한 바와 같이, 캐비티(201)와 전극 패드(202)를 갖는 제 2 인쇄회로기판(200)을 준비한다.
이 때, 상기 캐비티(201)는 홈 형태로 형성 할 수 있다.
이처럼 캐비티(201)를 홈의 형태로 형성하는 경우, 상기 제 2 인쇄회로기판(200)의 하면 전체에 전극 패드나 배선 패턴을 형성 할 수 있다.
또한, 제 1 인쇄회로기판(100)의 하면에 실장 되는 제 2 반도체 부품(302)들이 외부로 노출 되지 않으므로, 이들을 외부로부터 보호 할 수 있는 효과를 기대할 수 있다.
도 7 에 도시한 바와 같이, 상기 제 2 인쇄회로기판(200)의 상기 캐비티(201) 내에 제 2 반도체 부품(302)들이 수용되도록 제 1 인쇄회로기판(100)의 하면에 제 2 반도체 부품(302)과 제 2 인쇄회로기판(200)을 함께 실장한다.
도 8 에 도시한 바와 같이, 상기 제 1 인쇄회로기판(100)의 캐비티(101)를 관통하여 제 3 반도체 부품(303)을 상기 제 2 인쇄회로기판(200)의 상면에 실장 할 수 있다.
이 때, 상기 제 3 반도체 부품(303)은 상기 제 2 인쇄회로기판(200)의 상면에 형성된 전극 패드(202)와 연결된다.
여기서, 상기 제 3 반도체 부품(303)은 제 1 인쇄회로기판(100) 보다 큰 높이를 가지며, 제 1 인쇄회로기판(100) 상면으로 노출 될 수 있다.
따라서, 제 3 상기 반도체 부품(303)이 제 1 인쇄회로기판(100)의 캐비티(101)내에 수용되어 제 1 인쇄회로기판(100) 높이만큼 반도체 패키지 전체 높이가 줄어 드는 효과를 기대 할 수 있다.
상기 반도체 부품(300)은 인쇄회로기판과 전기적으로 연결되어 일정한 기능을 담당할 수 있는 부품으로 예를 들면, 직접 회로 칩(IC)과 같이 인쇄 회로 기판에 내장 될 수 있는 반도체 부품을 말한다.
상기 도면에서는 반도체 부품(300)의 기타 상세한 구성요소를 생략하고 개략적으로 나타내었으나, 당업계에 공지된 모든 구조의 반도체 부품(300)이 특별히 한정되지 않고 본 발명의 반도체 패키지(1000)에 적용될 수 있음을 당업자라면 충분히 인식할 수 있을 것이다.
도 9 에 도시한 바와 같이, 상기 제 1 인쇄회로기판(100)과 상기 제 2 인쇄회로기판(200)의 접합을 위해 접착재(400)를 충전 할 수 있다.
이 때, 상기 접착재(400)는 언더필 수지일 수 있으며, 특별히 이에 한정되는 것은 아니다.
또한, 상기 접착재(400)는 상기 제 1 인쇄회로기판(100)과 상기 제 2 인쇄회로기판(200) 사이에 충진 되어 도전성 부재를 보호한다. 그리고 상기 제 1 인쇄회로기판(100)과 상기 제 2 인쇄회로기판(200)을 상호 절연시킴과 동시에 접착력을 향상시켜 신뢰성을 높이는 역할을 한다.
또한, 본 실시예에서는 상기 접착재(400)가 제 1 인쇄회로기판(100)과 제 2 인쇄회로기판(200)사이에만 개재되는 경우를 예로 들고 있으나, 본 발명은 이에 한정되는 것은 아니다.
예를 들면, 상기 제 1 인쇄회로기판(100)과 제 1 인쇄회로기판(100) 하면에 실장 되는 제 2 반도체 부품(302)들 사이의 틈에도 개재 될 수 있다.
도 10 에 도시한 바와 같이, 상기 제 1 인쇄회로기판(100)의 상면에 실장된 상기 제 1 반도체 부품(301)들을 몰딩재(500)로 밀봉 할 수 있다.
상기 몰딩재(500)는 제 1 인쇄회로기판(100) 상부에 채워지는 형태로 형성되기 때문에, 몰딩재(500)와 제 1 인쇄회로기판(100) 간의 접착력을 증가시키며, 이로 인해 기판과 몰딩재 간의 디라미네이션(Delamination) 등과 같은 문제점 발생이 줄어 기판의 장기 신뢰성을 향상시킬 수 있다는 효과를 기대할 수 있다.
또한, 몰딩으로 인한 열 차단이 이루어지기 때문에, 방열 효과를 더욱 향상시킬 수 있는 것이다.
이때, 몰딩재(500)로는 실리콘 겔(silicone gel) 또는 에폭시 몰딩 컴파운드(Epoxy Molded Compound: EMC) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
도 11에 도시한 바와 같이, 상기 외부접속단자(600)는 제 2 인쇄회로기판(200)의 하면에 형성되는 전극 패드(미도시)에 형성 할 수 있다. 외부접속단자(600)는 범프 형태로 형성 할 수 있으나, 이에 한정되지 않는다.
예를 들어, 솔더 볼 등 다양한 형태로 형성 할 수 있다.
또한, 도시하지 않았으나, 외부접속단자(600)는 비아 등을 통해 상면에 형성된 전극 패드들과 전기적으로 연결될 수 있다.
또한, 상기 제 2 인쇄회로기판의 전체에 전극 패드나 배선 패턴을 형성 할 수 있으므로, 상기 외부접속단자(600) 보다 용이하게 배치할 수 있어 설계 및 활용 면에서 효과를 기대할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
1000 : 반도체 패키지
100, 200 : 인쇄회로기판
101, 201 : 캐비티
202 : 전극 패드
300, 301, 302, 303 : 반도체 부품
400 : 접착재
500 : 몰딩재
600 : 외부접속단자

Claims (18)

  1. 캐비티를 갖는 양면 부품 실장형 제 1 인쇄회로기판;
    상기 제 1 인쇄회로기판 양면에 상기 제1 인쇄회로기판과 직접 접촉하도록 실장 되는 반도체 부품;
    캐비티를 가지며, 상기 캐비티 내에 제 1 인쇄회로기판의 하면에 상기 제1 인쇄회로기판과 집적 접촉하도록 실장 된 상기 반도체 부품들이 수용되도록 상기 제 1 인쇄회로기판의 하면에 접합되는 제 2 인쇄회로기판; 및
    상기 제 1 인쇄회로기판의 캐비티를 관통하여 상기 제 2 인쇄회로기판의 상면에 실장 되는 반도체 부품;
    을 포함하며,
    상기 제2 인쇄회로기판의 캐비티에 수용되는 반도체 부품은 상기 제2 인쇄회로기판의 캐비티의 바닥면에서 이격되어 있는 반도체 패키지.
  2. 청구항 1 에 있어서,
    상기 제 1 및 제 2 인쇄회로기판의 상기 캐비티는 홈 또는 관통 구멍 형태인 반도체 패키지.

  3. 삭제
  4. 청구항 1 에 있어서,
    상기 반도체 부품은 제 1 인쇄회로기판 보다 큰 높이를 갖는 부품인 반도체 패키지.
  5. 청구항 1 에 있어서,
    상기 제 2 인쇄회로기판은 상면에 상기 반도체 부품과 전기적으로 연결 되기 위한 전극 패드를 갖는 반도체 패키지.
  6. 청구항 1 에 있어서,
    상기 제 1 인쇄회로기판과 상기 제 2 인쇄회로기판 사이에 개재되는 접합재를 더 포함하는 반도체 패키지.
  7. 청구항 1 에 있어서,
    상기 제 2 인쇄회로기판 하면에 외부와 전기적으로 연결 되기 위한 외부접속단자;
    를 더 포함하는 반도체 패키지.
  8. 청구항 7 에 있어서,
    상기 외부접속단자는 솔더볼인 반도체 패키지.
  9. 청구항 1 에 있어서,
    상기 제 1 인쇄회로기판의 상면에 실장된 상기 반도체 부품들을 밀봉하는 몰딩재;
    를 더 포함하는 반도체 패키지.
  10. 캐비티를 갖는 양면 부품 실장형 제 1 인쇄회로기판을 준비하는 단계;
    제 1 인쇄회로기판 상면에 상기 제1 인쇄회로기판의 상면과 직접 접촉하도록 제 1 반도체 부품을 실장하는 단계;
    캐비티를 갖는 제 2 인쇄회로기판을 준비하는 단계;
    상기 제 2 인쇄회로기판의 상기 캐비티 내에 제 2 반도체 부품들이 수용되도록 제 1 인쇄회로기판의 하면에 제 2 반도체 부품과 제 2 인쇄회로기판을 함께 실장하는 단계; 및
    상기 제 1 인쇄회로기판의 캐비티를 관통하여 제 3 반도체 부품을 상기 제 2 인쇄회로기판의 상면에 실장 하는 단계;
    를 포함하며,
    상기 제2 반도체 부품은 상기 제1 인쇄회로기판의 하면에 상기 제1 인쇄회로기판과 직접 접촉하도록 실장하고,
    상기 제2 인쇄회로기판의 캐비티에 수용되는 상기 제2 반도체 부품은 상기 제2 인쇄회로기판의 캐비티의 바닥면에서 이격되어 있는 반도체 패키지 제조 방법.
  11. 청구항 10 에 있어서,
    상기 제 1 및 제 2 인쇄회로기판의 상기 캐비티는 홈 또는 관통 구멍 형태로 형성하는 반도체 패키지 제조 방법.
  12. 삭제
  13. 청구항 11 에 있어서,
    상기 제 3 반도체 부품은 제 1 인쇄회로기판 보다 큰 높이를 갖는 부품인 반도체 패키지 제조 방법.
  14. 청구항 11 에 있어서,
    상기 제 2 인쇄회로기판은 상면에 제 3 반도체 부품과 전기적으로 연결하는 전극 패드를 갖는 반도체 패키지 제조 방법.
  15. 청구항 10 에 있어서,
    상기 제 1 인쇄회로기판과 상기 제 2 인쇄회로기판 사이에 접착재를 충전 하는 단계;
    를 더 포함하는 반도체 패키지 제조 방법.
  16. 청구항 10 에 있어서,
    상기 제 2 인쇄회로기판 하면에 외부와 전기적으로 연결하는 외부접속단자를 형성하는 단계;
    를 더 포함하는 반도체 패키지 제조 방법.
  17. 청구항 16 에 있어서,
    상기 외부접속단자는 솔더볼인 반도체 패키지 제조 방법.
  18. 청구항 10 에 있어서,
    상기 제 1 인쇄회로기판의 상면에 실장된 상기 제 1 반도체 부품들을 밀봉하는 단계;
    를 더 포함하는 반도체 패키지 제조 방법.
KR1020130037012A 2013-04-04 2013-04-04 반도체 패키지 및 그 제조 방법 KR101580355B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130037012A KR101580355B1 (ko) 2013-04-04 2013-04-04 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130037012A KR101580355B1 (ko) 2013-04-04 2013-04-04 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140120749A KR20140120749A (ko) 2014-10-14
KR101580355B1 true KR101580355B1 (ko) 2015-12-28

Family

ID=51992549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130037012A KR101580355B1 (ko) 2013-04-04 2013-04-04 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101580355B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200231862Y1 (ko) * 1998-06-13 2001-10-25 김영환 반도체 패키지

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110124064A (ko) * 2010-05-10 2011-11-16 하나 마이크론(주) 적층형 반도체 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200231862Y1 (ko) * 1998-06-13 2001-10-25 김영환 반도체 패키지

Also Published As

Publication number Publication date
KR20140120749A (ko) 2014-10-14

Similar Documents

Publication Publication Date Title
US11605609B2 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US10128214B2 (en) Substrate and the method to fabricate thereof
KR101274460B1 (ko) 반도체 패키지 및 그 제조 방법
US9474158B2 (en) Printed wiring board
JP4830120B2 (ja) 電子パッケージ及びその製造方法
KR101994715B1 (ko) 전자 소자 모듈 제조 방법
KR20000048471A (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
JP2007318076A (ja) Ｓｉｐモジュール
US20150062854A1 (en) Electronic component module and method of manufacturing the same
US20120153432A1 (en) Semiconductor device and method for manufacturing same
CN111627871A (zh) 半导体封装件
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
KR102152041B1 (ko) 높은 신뢰성을 갖는 전자 패키지 구조체, 회로 보드 및 디바이스
TWI750451B (zh) 封裝上的印刷電路板模組
US10896877B1 (en) System in package with double side mounted board
JP2014086721A (ja) 電子部品が実装された基板構造及びその製造方法
CN106358415B (zh) 电子装置模块及其制造方法
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20160138754A (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR101580355B1 (ko) 반도체 패키지 및 그 제조 방법
US9633923B2 (en) Electronic device module and manufacturing method thereof
KR100617071B1 (ko) 적층형 반도체 패키지 및 그 제조방법
KR20150057788A (ko) 반도체 패키지 및 그 제조방법
US20090284941A1 (en) Semiconductor package, mounting circuit board, and mounting structure
JPH08172144A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 5