CN102498565A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN102498565A
CN102498565A CN2010800404132A CN201080040413A CN102498565A CN 102498565 A CN102498565 A CN 102498565A CN 2010800404132 A CN2010800404132 A CN 2010800404132A CN 201080040413 A CN201080040413 A CN 201080040413A CN 102498565 A CN102498565 A CN 102498565A
Authority
CN
China
Prior art keywords
electrode slice
wafer
substrate
semiconductor device
manufacturing approach
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800404132A
Other languages
English (en)
Other versions
CN102498565B (zh
Inventor
岩津春生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102498565A publication Critical patent/CN102498565A/zh
Application granted granted Critical
Publication of CN102498565B publication Critical patent/CN102498565B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H01L2224/06517—Bonding areas having different functions including bonding areas providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

公开了通过层叠第一基板以及第二基板，电连接在所述第一基板上形成的第一电极片和在所述第二基板上形成的，与所述第一电极片对应的第二电极片而形成半导体装置的制造方法。该制造方法包括对所述第一电极片进行亲水化处理的第一亲水化处理工序、用于向所述第一基板上形成了所述第一电极片的面供应液体的液体供应工序、以及用于使形成了所述第一电极片的面与形成了所述第二电极片的面相对，并将所述第二基板载置到被供应了所述液体的所述第一基板上的载置工序。在所述载置工序中，通过所述液体来进行所述第一电极片和所述第二电极片的位置对准。

Description

半导体装置的制造方法
技术领域
本发明涉及层叠基板而形成的半导体装置的制造方法。
背景技术
伴随着半导体装置的小型化、高速化、高集成化的发展，在形成了这些半导体装置的基板上所设置的与基板的外部电连接的电极片(electrodepad)的微小化也不断的发展。
另一方面，存在通过将形成了小型化、高速化、高集成化了的半导体装置的多层基板层叠，而被进一步高集成化的半导体装置。
在将形成了半导体装置的多层基板层叠而成的半导体装置中，即使是在如前述那样电极片微小化之后情况下，也必须在高精度地位置对准基础上形成层叠结构，以使层叠的基板的电极片可靠地被电连接。作为这样的半导体装置的制造方法，公开了若干种方法，其包含基板的位置对准方法以及层叠结构的形成方法。
例如在专利文献1中公开了以下方法：在基板之间涂布粘合剂，光学地探测基板的图案，进行临时位置对准，通过X射线等透视基板的同时，进行位置确认，并根据位置确认信息来调整晶片的位置，之后，涂布粘合剂并使其硬化。
另外，例如在专利文献2中公开了以下方法：基板固定器的基板支持面被分割成多个支持区域，并且能够在各支持区域中分别控制吸附基板的力、和/或将基板向其他的基板推压的力。
在先技术文献
专利文献
专利文献1：日本专利文献特开2009-49051号公报
专利文献2：日本专利文献特开2005-302858号公报
发明内容
发明所要解决的问题
但是，在上述的具有层叠结构的半导体装置的制造方法中，在对各基板上的半导体装置的电极片高精度地进行位置对准的情况下，发生如下的问题。
为了使一块基板的电极片与其他基板的电极片之间的可靠地电连接，在层叠基板时，需要高精度地进行位置对准。通常，使用如下方法，即通过位置对准装置上设置的电荷耦合器件(CCD)相机观察基板上设置的对齐记号的同时进行位置对准。
但是，在专利文献1公开的方法中，除了用于光学性地探测基板的图案的CCD相机等探测机构之外，还有需要通过X射线等透视基板并进行位置确认的机构。
另外，在专利文献2公开的方法中，除了用于光学性地探测基板的图案的前述的CCD相机等探测机构之外，还有需要能够独立控制将基板向其他基板推压的力的机构。
本发明是鉴于以上问题所作出的，目的是提供一种半导体装置的制造方法，在通过电连接被微小化或者狭窄化了的电极片来层叠并形成基板的情况中，不使用复杂的机构，也能够高精度地对基板进行位置对准，并能够可靠地电连接电极片。
用于解决问题的手段
根据本发明的第一实施方式，提供一种半导体装置的制造方法，所述半导体装置的制造方法通过层叠形成有第一电极片的第一基板和形成有与所述第一电极片对应的所述第二电极片的第二基板，并电连接所述第一电极片和对应的所述第二电极片来形成半导体装置。该制造方法包括：第一亲水化处理工序，用于对所述第一电极片进行亲水化处理；液体供应工序，用于向所述第一基板上的形成了所述第一电极片的面供应液体；以及载置工序，用于使形成了所述第一电极片的面与形成了所述第二电极片的面相对，并将所述第二基板载置到被供应了所述液体的所述第一基板上。在所述载置工序中，通过所述液体来进行所述第一电极片和所述第二电极片的位置对准。
根据本发明的第二实施方式，提供一种半导体装置的制造方法，所述半导体装置的制造方法通过层叠形成有第一电极片的第一基板和形成有与所述第一电极片对应的第二电极片的第二基板，并电连接所述第一电极片和对应的所述第二电极片来形成半导体装置。该制造方法包括：第一可湿性处理工序，用于提高所述第一电极片的焊料可湿性；焊料供应工序，用于向所述第一基板上形成了所述第一电极片的面供应熔融的焊料；以及载置工序，用于使形成了所述第一电极片的面与形成了所述第二电极片的面相对，并将所述第二基板载置到被供应了所述熔融的焊料的所述第一基板上。在所述载置工序中，通过所述熔融的焊料来进行所述第一电极片和所述第二电极片的位置对准。
附图说明
图1A是用于说明第一实施方式的半导体装置的制造方法的层叠工序的各工序的处理流程的流程图；
图1B是图1A的继续，是用于说明第一实施方式的半导体装置的制造方法的层叠工序的各工序的处理流程的流程图；
图2A是示意性地示出第一实施方式的半导体装置的制造方法的层叠工序的各工序中的基板的结构的剖面图；
图2B是图2A的继续，是示意性地示出第一实施方式的半导体装置的制造方法的层叠工序的各工序中的基板的结构的剖面图；
图2C是图2B的继续，是示意性地示出第一实施方式的半导体装置的制造方法的层叠工序的各工序中的基板的结构的剖面图；
图3是示出喷墨印刷技术的涂布装置的例子的纵剖面图；
图4是示出喷墨印刷技术的涂布装置的例子的平面图；
图5是示出晶片翻转装置例子的平面图；
图6是示出晶片翻转装置例子的侧视图；
图7是示出位置对准装置例子的侧视图；
图8A是用于说明第二实施方式的半导体装置的制造方法的层叠工序的各工序的处理流程的流程图；
图8B是图8A的继续，是用于说明第二实施方式的半导体装置的制造方法的层叠工序的各工序的处理流程的流程图；
图9A是示意性地示出第二实施方式的半导体装置的制造方法的层叠工序的各工序中的基板的结构的剖面图；
图9B是示意性地示出第二实施方式的半导体装置的制造方法的层叠工序的各工序中的基板的结构；
图10A是用于说明第三实施方式的半导体装置的制造方法的层叠工序的各工序的处理流程的流程图；
图10B是图10A的继续，是用于说明第三实施方式的半导体装置的制造方法的层叠工序的各工序的处理流程的流程图；
图11A是示意性地示出第三实施方式的半导体装置的制造方法的层叠工序的各工序中的基板的结构的剖面图；
图11B是图11A的继续，是示意性地示出第三实施方式的半导体装置的制造方法的层叠工序的各工序中的基板的结构的剖面图。
具体实施方式
根据本发明的实施方式，在通过电连接电极片来层叠基板形成的半导体装置的制造方法中，即使在电极片微小化、狭窄化之后的情况下，也能够不使用复杂的机构，并能够高精度地对基板进行位置对准，并能够可靠地电连接电极片。以下，参照附图来说明本发明的实施方式。
(第一实施方式)
首先，参照图1A至图2B来说明第一实施方式中的半导体装置的制造方法。
图1A以及1B是用于说明本实施方式的半导体装置的制造方法的层叠工序的各工序的处理流程的流程图。图2A～2C是示意性地示出本实施方式的半导体装置的制造方法的层叠工序的各工序中的基板结构的剖面图。
如图1A以及1B所示，本实施方式的半导体装置的制造方法包括：第一亲水化处理工序(S11)、液体供应工序(S12)、第二亲水化处理工序(S13)、载置工序(S14～S17)、焊料供应工序(S18以及S19)、焊料固化工序(S20)。载置工序包括基板翻转步骤(S14)、载置步骤(S15)、位置对准步骤(S16)、蚀刻步骤(S17)。焊料供应工序包括供应步骤(S18)、注入步骤(S19)。
首先，进行第一亲水化处理工序(图1A的S11)。在该工序中，如图2A的(a)所示，准备形成了第一电极片12的第一晶片11，对第一电极片12进行亲水化处理。以标记13来表示经亲水化处理的第一电极片12的表面。另外，第一电极片12与第一晶片11的内部形成的未图示出的电子电路等电连接。
第一亲水化处理工序中的亲水化处理，例如，能够通过在涂布了光触媒之后通过掩模选择性地照射UV光来进行。
另外，在本实施方式中，对第一晶片11中的第一电极片12以外的区域进行疏水化处理。疏水化处理，例如，能够通过选择性地涂布有机硅化合物等排水性材料来进行。但是，在其他的实施方式中，也可以不对第一电极片12以外的区域进行疏水化处理。
此外，也可以在第一晶片11上，与第一电极片12分开形成没有被电气性地布线的第一伪电极片14。第一伪电极片14没有被与第一晶片11的内部形成的未图示出的电子电路等电连接，其是为了对第一晶片11和第二晶片21进行位置对准而设的。第一伪电极片14可以形成于，例如，第一晶片11的周缘部。在第一晶片11上形成第一伪电极片14的情况下，也要对第一伪电极片14进行亲水化处理。
接着，在第一电极片12的表面13被亲水化处理，其以外的区域被疏水化处理之后的第一晶片11上进行供应液体的液体供应工序(图1A的S12)。具体地说，如图2A的(b)所示，向经亲水化处理的第一电极片12的表面13供应液体。液体可以通过，例如，涂布、喷雾，喷出等各种供应方法来供应。在图2A的(b)所示的例子中，被供应的液体以液滴15的形式停留在经亲水化处理的第一电极片12的表面13之上以及周围。
被供应的液体(液滴15)可以具有导电性。另外，例如，在第一电极片12的表面被亲水化处理，其以外的区域被疏水化处理的情况下，能够使用包含具有亲水性的液体，例如水分的液体。
另外，也可以不直接地向经亲水化处理的表面13供应液体。即使是在向第一晶片11的整个表面薄薄地供应液体的情况下，液体也会从经疏水化处理的区域向经亲水化处理的表面13移动而形成液滴15。或者，也可以使用喷墨印刷技术，选择性地向电极片12的表面13上涂布液滴15。关于使用喷墨印刷技术的方法，后面进行说明。
另外，当在第一晶片11上形成第一伪电极片14的情况下，也对第一伪电极片14供应液体，形成液滴15。
接着，进行第二亲水化处理工序(图1A的S13)。在该工序中，如图2A的(c)所示，准备形成了第二电极片22的第二晶片21，进行第二电极片22的亲水化处理。以标记23来表示经亲水化处理的第二电极片22的表面。第二电极片22被与第二晶片21的内部形成的未图示的电子电路等电连接。另外，第二电极片22被形成为预先与第一晶片11的对应的第一电极片12连接。
第二亲水化处理工序中的亲水化处理也能够通过，例如，在涂布光触媒之后通过掩模选择性地照射UV光来进行。
另外，在本实施方式中，对第二晶片22的第二电极片22以外的区域进行疏水化处理。疏水化处理能够通过，例如，选择性地涂布有机硅化合物等排水性材料来进行。但是，在其他的实施方式中，也可以不对第二电极片22以外区域进行疏水化处理。
此外，在第二晶片21上除了第二电极片22以外，也可以在形成第二电极片22的面上形成没有被电气布线的第二伪电极片24。第二伪电极片24没有被与第二晶片21的内部形成的未图示的电子电路等电连接，是为了对第一晶片11与第二晶片21进行位置对准而设的。第二伪电极片24可以形成于，例如，第二晶片21的周缘部。当在第二晶片21上形成第二伪电极片24的情况下，也对第二伪电极片24进行亲水化处理。
另外，如图2A的(c)所示，在第二晶片21上与形成第二电极片22的面相反的面上形成第三电极片25。而且，形成贯通从形成第二电极片22的面到形成第三电极片25的面的通孔26。在第二晶片21的形成第二电极片22的面上，通孔26具有与第二电极片22相接的开口部。
接着，进行载置工序(S14～S17)。在本实施方式中，载置工序按照以下的顺序进行：将第二晶片21上下翻转的基板翻转步骤(图1A的S14)、将第二晶片21载置到涂布、供应了液滴15的第一晶片11上的载置步骤(图1A的S15)、对第一电极片12和第二电极片22进行位置对准的位置对准步骤(图2A的S16)、以及蚀刻步骤(图2A的S17)。
在基板翻转步骤中，如图2A的(d)所示，对第二电极片22进行了亲水化处理后的第二晶片21被上下翻转。关于翻转第二晶片21的方法后面进行说明。
接着，在载置步骤中，如图2B的(e)所示，在液滴15被涂布到第一电极片12的表面13之上以及周围的状态下，调节使第二晶片21的形成了第二电极片22的面朝向第一晶片11的形成了第一电极片12的面，并将第二晶片21载置到第一晶片11上。
这时，也可以在减压状态下进行载置步骤。这样的情况下，在减压状态下进行从载置步骤到后述的供应步骤。
另外，也可以在通过具有位置对准机构等的位置对准装置进行了位置对准的基础上将第二晶片21载置到第一晶片11上。关于使用具有位置对准机构的装置将第二晶片21载置到第一晶片11上的方法在后面进行说明。但是，如后述的那样，没有必要高精度地进行通过位置对准装置的位置对准。另外，在载置时，没有必要向第二晶片21施加向任何一个方向的力。
另外，在第一晶片11上形成有前述的第一伪电极片14、在第二晶片21上形成有前述的第二伪电极片24的情况下，第一伪电极片14与第二伪电极片24经由液滴15相接触。
如图2B的(f)所示，在位置对准步骤(图2A的S16)中，载置到第一晶片11上的第二晶片21与第一晶片11之间以自行调整的方式进行位置对准。这是因为，液滴15移动以使得第一晶片11的第一电极片12具有亲水性的表面13与第二晶片21的第二电极片22具有亲水性的对应的表面23相接触，与之相伴，第二晶片21能够移动而使得与第一晶片11进行调整，并且因为液滴15本身不会扩散，而是由于表面张力而停留在表面13和23之间。因此，从利用表面张力的点来说，更优选使用亲水性的液体，使第一电极片12以及第二电极片22具有亲水性。
另外，在第一晶片11上形成有第一伪电极片14、并且在第二晶片21上形成有第二伪电极片24的情况下，第一伪电极片14与第二伪电极片24之间也经由液滴15进行位置对准。
在位置对准步骤(S16)中经相互位置对准的第一晶片11以及第二晶片21上，如图2B的(g)所示，第一电极片12的表面被液滴15还原和/或蚀刻(S17)。即，在第一电极片12的表面以及第二电极片22的表面上，虽然存在形成氧化膜或者由污染等造成的覆膜的情况，但是通过液滴15通过还原和/或蚀刻去除氧化膜或者覆膜。或者，即使同时在第二晶片21的第二电极片22的表面上也形成氧化膜或者由污染等造成的覆膜的情况下，在第二电极片22的表面上形成的氧化膜等也被去除。在图2B的(g)中，示出了第一电极片12的表面13、以及第二电极片22的表面23被蚀刻的例子。
优选液滴15具有蚀刻在电极片的表面上形成的氧化膜等的性质。通过蚀刻在电极片表面上形成的氧化膜等，能够使后述的使用了焊料的第一电极片12与第二电极片22的电气连接更加可靠。
接着，进行从第二晶片21上形成的通孔26注入熔融的焊料的焊料供应工序(S18以及S19)。具体地说，在焊料供应工序中包含供应步骤(S18)、注入步骤(S19)。
在本实施方式中，首先，维持第二晶片21与载置了第二晶片21的第一晶片11的周围为减压状态。例如，将载置步骤(S15)以及位置对准步骤(S16)在连接了排气装置(未图示)能够减压的容器的中进行，在位置对准步骤之后对容器内进行减压即可。另外，优选在容器内的晶片载置部设置加热器等加热装置。在本实施方式中，通过设置加热器，将第一晶片11以及第二晶片21加热到预定的温度。
此外，在减压状态下，如图2C的(i)所示，第一电极片12与第二电极片22之间液滴15发生蒸发。
接着，在供应步骤中，如图2B的(h)所示，向第二晶片21的与第一晶片11相对的面的相反面供应熔融的焊料27。具体地说，熔融的焊料27被供应到其相反面的通孔26的开口部的附近。
或者，可以事先进行提高在与第二晶片21的形成第二电极片22的面相反的面上形成的第三电极片25的表面的针对焊料27的可湿性的可湿性处理，而使供应的焊料27选择性地聚集到通孔26的附近。另外，在图2A以及图2B中，示出了在通孔26的一侧形成第二电极片22或者第三电极片25的例子，但是也可以以在隔着通孔26的两侧、或者包围通孔26的方式形成第二电极片22或者第三电极片25。
接着，在注入步骤(S19)中，将熔融的焊料27注入通孔26。具体地说，使第一晶片11与第二晶片21的周围环境返回到大气压。这时，因为通孔26被焊料27堵塞，通孔26的内部处于减压状态，所以如图2C的(j)所示，熔融的焊料27被拉入通孔26中。
此外，供应步骤(S18)也可以在常压环境下进行。这种情况下，可以通过加热第一晶片11以及第二晶片21使液滴15蒸发，另外，可以通过加压将焊料27压入通孔26。
接着，进行固化焊料27使第一电极片12与第二电极片22焊料结合的焊料固化工序(S20)。具体地说，通过特意地或者自然地冷却第一晶片11和第二晶片21，如图2C的(k)所示，焊料27发生固化，停留在第一电极片12与第二电极片22之间，从而第一电极片12与第二电极片22之间被电连接。
接着，参照图3以及图4，说明用于在液体供应工序(S12)中通过喷墨印刷技术涂布(成为液滴15的)液体的优选的涂布装置。图3是示出通过喷墨印刷技术的涂布装置的例子的纵剖面图，图4是图3的涂布装置的平面图。如图所示，涂布装置包括主体30、液体供应嘴40、以及控制部42。
主体30包括箱体31，在其底面设置有经由Y方向延伸的轨道32能够从箱体31内的一端侧移动到另一端侧的基体33。在基体33的上表面设置有能够经由X方向延伸的轨道34移动的基板支持部35，基板支持部35被构成为在其顶端部从晶片W的背面侧吸附晶片W，并水平地保持晶片W。即，通过基板支持部35保持的晶片W能够通过驱动机构36的运动经由基体33以及基板支持部35自由地改变在箱体31内X以及Y方向的位置。
在基板支持部35的周围设置有掩模支持部件37，其与基板支持部35一体构成，并被立起到比晶片W的表面高的位置，其顶端支持自由装卸的掩模部件38，掩模部件38的中央大大地开口以防止从上方供应的液体附着到晶片W上应被供应液体的区域以外的区域。在掩模支持部件37以及箱体31的侧方，例如，形成有未图示的开口部，其用于进行晶片W的搬入搬出。
液体供应嘴40由在箱体31上方沿X方向架设的线性滑轨机构41支撑。另外，液体供应嘴40的前端经由箱体31的顶部形成的裂缝31A的(图4)向箱体31内侧突出。液体供应嘴40，在控制部42的控制下，通过驱动线性滑轨机构41，液体供应嘴40能够在X方向上移动。与未图示出的液体供应源连接的液体供应部43与液体供应嘴40连接，例如，基于从控制部42向液体供应部43发送的控制信号，从液体供应部43向液体供应嘴40供应液体。
液体供应嘴40包括由具有多个喷出孔的喷墨嘴组成的喷嘴部44。喷嘴部44的多个喷出孔能够被排列成正方形形状或者直线状以使对晶片W表面上形成的多个电极片当中的每个电极片喷出液体，例如以180dpi喷出液体。喷出孔可以是被称为共享型的喷墨嘴，其对向设置压电元件以夹持液体通路，通过使两方的压电元件变形向外部挤出涂布液。
在液体供应工序(S12)中，在涂布装置内第一晶片11被吸附于基板支持部35之后，使液体从液体供应嘴40喷出的同时，通过线性滑轨机构41使液体供应嘴40在X方向往复运动。在这种情况下，在液体供应嘴40在第一晶片11的一端折返时，使基体33在Y方向移动微小的量，例如仅仅0.5mm。这样通过从液体供应嘴40喷出液体的同时，使液体供应嘴40在第一晶片11的上方扫描，能够向第一晶片11的整个表面供应液体。
接着，参照图5以及图6，对在基板翻转步骤(图1的S14)中翻转第二基板并载置到第一基板上的方法进行说明。图5是示出晶片翻转装置的例子的平面图，图6是图5的晶片翻转装置的侧视图。
晶片翻转装置50包括：与未图示出的主晶片搬送机构之间进行晶片W的递送的晶片中继部51、使晶片中继部51升降的升降机构52、以及夹紧晶片中继部51所保持的晶片W并取得，并通过旋转翻转夹紧的晶片W，再次将晶片W传送给晶片中继部51的晶片翻转机构53。
如图5以及图6所示，晶片中继部51包括大致为H型的支持台54和水平支持支持台54的两根支持臂55a、55b。在支持台54的4个端部设置有脚部54b(图6)，而且，在脚部54b上设置有具有大致L字型的断面形状的支持部件54a。支持部件54a以大致L字型的水平部分支持晶片W的周缘部，以大致L字型的垂直部分限制水平部分所支持的晶片W。
参照图6可知，支持臂55a、55b的基础端部被固定在安装于升降机构52的块58上，块58被连接到在Z方向上伸缩的汽缸59，根据汽缸59(图5)的升降动作，沿在Z方向上延伸设置的引导件60被升降。此外，升降机构52不限定于使用了这样的汽缸59的结构，也可以使用通过使用滑轮以及皮带等将马达等旋转驱动机构产生的旋转传达到块58来进行升降动作的机构等。
晶片翻转机构53包括以在X方向上自由开闭的方式设置的两根一组的晶片夹持臂61a、61b，在其前端部设置有底部具有沿着晶片W的侧面的V槽的夹持部件61c。在使晶片夹持臂61a、61b两脚闭合时，晶片W的周缘部被V槽挟持。另外，晶片夹持臂61a、61b在基础端部与旋转驱动机构62结合，并且能够由旋转驱动机构62驱动绕水平轴周围旋转。图6以虚线示出了被旋转驱动机构62旋转了90°左右的晶片夹持臂61a、61b，以及被晶片夹持臂61a、61b夹持，维持垂直的晶片21。
在如上所述构成的晶片翻转装置50中，如以下这样进行基板翻转步骤(图1的S14)。首先，经第二亲水化处理工序(图1的S13)的第二晶片21被以形成了第二电极片22的面朝上的状态从晶片搬送机构(未图示)搬送到晶片翻转单元50，并被支持台54上的支持部件54a接收。接着，通过升降机构52使支持第二晶片21的支持台54上升到两脚打开状态并保持水平的晶片夹持臂61a、61b的位置，通过闭合晶片夹持臂61a、61b，来通过晶片夹持臂61a、61b夹持第二晶片21。
接着，支持台54和支持部件54a向下方退避以避免干涉翻转第二晶片21的晶片夹持臂61a、61b，由旋转驱动机构62将第二晶片21旋转180°。由此，第二晶片21上下翻转。其后，再次使支持台54上升到晶片夹持臂61a、61b的位置，通过打开晶片夹持臂61a、61b，由支持台54接收第二晶片21。接着，使支持第二晶片21的支持台54向下方降下，第二晶片21被从支持台54传送向晶片搬送机构。
之后，对上下翻转了的第二晶片21进行载置步骤(图1的S15)。
接着，参照图7，对在载置步骤(S15)中，使用位置对准装置对第二晶片21和第一晶片11进行粗略位置对准，将第二晶片21载置到第一晶片11上的处理工序进行说明。图7是示出位置对准装置的例子的侧视图。
位置对准装置70包括：搬送上下翻转了的第二晶片21的晶片搬送臂71、晶片搬送臂71能够进入的腔室72、设置于腔室72，用于进行第一晶片11的位置对准的位置调整机构73、包括拍摄在第一晶片11以及第二晶片21上形成的伪电极片等的电荷耦合器件(CCD)等的对齐机构79a、79b、被配置于腔室72的下方，载置相互进行了位置对准的第一晶片11以及第二晶片21的载置台78。
腔室72具有大致圆筒状的形状，其具有开口的下端和封闭的上端，能够由未图示的升降机构升降。在腔室72的周壁上形成有经由晶片搬送臂71搬出搬入第二晶片21的搬出入口72a，搬出入口72a能够通过闸阀72b开闭。如图7所示，闸阀72b在晶片搬送臂71搬入腔室72内之后，气密性地封闭搬出入口72a。在腔室72的上壁上形成有连接气体供应管(未图示)的气体供应口72c和连接气体排出管(未图示)的气体排出口72d。由此，能够形成从气体供应口72c流经腔室72内并从气体排出口72d排出的预定的惰性气体或清洁空气的气流。另外，在腔室72的下端设置有凸缘72e。凸缘72e具有开口部，开口部内径比第一晶片11以及第二晶片21的外径大。
另外，在腔室72的凸缘72e上设置有用于进行第一晶片11的位置对准的位置调整机构73。在位置调整机构73的上表面配置有O环75。即，位置调整机构73经由O环75支持由晶片搬送臂71搬入的第二晶片21的表面，保持第二晶片21的晶片搬送臂71进入腔室72内，在第二晶片21被载置到O环75上时，通过O环75，在第二晶片21的上方形成密闭空间76。
位置调整机构73包括X方向、Y方向、以及θ方向的导轨，以及与这些导轨对应而设的压电元件。由此，位置调整机构73能够在X方向、Y方向、以及θ方向移动微小的距离，能够调整第一晶片11的位置。具体地说，如后述的那样，基于对齐机构79a、79b计算出的第一晶片11与第二晶片21之间的位置偏移量，位置调整机构73移动第一晶片11，由此对第一晶片11的第一电极片12与第二晶片21的第二电极片22进行位置对准。
使用如上所述构成的位置对准装置70，通过以下的处理工序，对第二晶片21与第一晶片11进行位置对准，并将第二晶片21载置到第一晶片11上。
首先，经液体供应工序(S12)的第一晶片11被保持在腔室72的位置调整机构73上。接着，通过基板翻转步骤(S14)被上下翻转的第二晶片21被晶片搬送臂71保持(真空吸附)，并被搬入到腔室72内。通过对齐机构79a、79b进行观察的同时，在第二晶片21的中心与第一晶片11的中心在大体一致的位置处停止晶片搬送臂71。接着，晶片搬送臂71下降，并停止在第二晶片21接触O环75的位置，停止晶片搬送臂71的真空吸附并将第二晶片21载置到O环75上。其后，闸阀72b关闭。
接着，通过对齐机构79a、79b拍摄第一晶片11的周缘部设置的用于进行位置对准的第一伪电极片14和第二晶片21的周缘部设置的用于位置对准的第二伪电极片24并读取X坐标以及Y坐标，计算两者之间的位置偏移量。基于该位置偏移量，通过位置调整机构73对第一晶片11的位置进行微调整，进行第一晶片11与第二晶片21的X方向、Y方向、和/或θ方向的对齐。
接着，使腔室72向载置台78下降，并使第一晶片11抵接载置台78的平台78a。位置调整机构73放开第一晶片11之后，平台72进一步下降，从而第二晶片21被载置到第一晶片11上。
这时，腔室72的凸缘72e经由未图示的O环等接触载置台78，由此，能够保持腔室72内气密性。这里，例如，如果在位置对准装置70上设置排气装置(未图示)，就能够在腔室72内进行后续的焊料供应工序(S18以及S19)。
此外，上述的位置对准装置不过是一个例子，能够使用其他的各种位置对准装置。
根据本实施方式，在将第二晶片21载置到第一晶片11上的情况下，第一晶片11的第一电极片12的经亲水化处理的表面13上的液滴15集中于该表面13与第二晶片21的第二电极片22的经亲水化处理的对应的表面23之间，因此第二晶片21以自行调整的方式相对第二晶片11进行位置对准。因此，虽然需要用于进行粗略位置对准的位置对准装置70，但是能够不需要高精度的位置对准机构。另外，即使在电极片进行了微小化、狭窄化的情况下，也能够高精度地对晶片进行位置对准，能够可靠地电连接两个晶片。
此外，在本实施方式中，在载置工序之后，通过向第二晶片21上形成的通孔26注入焊料，电连接第一电极片12与第二电极片22。但是，注入通孔26的材料只要是具有流动性以及导电性即可，不限定于焊料。如在后述的第二实施方式中那样，取代焊料，也可以使用将金、银、白金等其他具有导电性的金属的微粒分散到溶剂中形成的墨水或糊状的液体等(金属微粒混合液)。
(第二实施方式)
接着，参照图8A至图9B，说明第二实施方式的半导体装置的制造方法。
图8A以及8B是用于说明本实施方式的半导体装置的制造方法的层叠工序的各工序的处理流程的流程图。图9A以及图9B是示意性地示出本实施方式的半导体装置的制造方法的层叠工序的各工序中的基板的结构的剖面图。此外，以下存在对之前说明过的构件或者部件付以相同的标记并省略其说明的情况。
在本实施方式的半导体装置的制造方法中，使用银微粒分散到预定的溶剂中形成的金属微粒混合液(银墨水)作为液体，并且不使用焊料。
如图8A以及8B所示，本实施方式的半导体装置的制造方法包括：第一亲水化处理工序(图8A的S21)、液体供应工序(S22)、第二亲水化处理工序(S23)、载置工序(S24至S27)、液体蒸发工序(S28)。载置工序包括基板翻转步骤(S24)、载置步骤(S25)、位置对准步骤(图8B的S26)、蚀刻步骤(S27)。其中，从第一亲水化处理工序到载置工序(S21至S27)的工序，除了使用银墨水作为形成液滴15的液体这一点之外，与第一实施方式中的从第一亲水化处理工序到载置工序(S11至S17)的对应工序相同。
另外，图9A的(a)至图9B的(h)分别示意性地示出经S21至S27的各工序后的第一晶片11以及第二晶片21a。在本实施方式中，因为不使用焊料，如图9A的(c)所示，可以不在第二晶片21a上形成通孔。
另外，在本实施方式中，在载置工序之后，不进行第一实施方式中的焊料供应工序(S18)以及焊料固化工序(S19)，而进行液体蒸发工序(S28)。具体地说，如图9B的(h)所示，在液体蒸发工序中，通过蒸发银墨水的溶剂，银墨水固化，第一电极片12与第二电极片22被电连接。
另外，作为金属微粒混合液，取代银墨水，能够使用将金、银、白金等其他具有导电性的金属分散到墨水、糊等的液体而形成的金属微粒混合液。
根据本实施方式，在将第二晶片21载置到第一晶片11上的情况下，因为银墨水的液滴15移动以使得第一晶片11的第一电极片12的经亲水化处理的表面13与第二晶片21的第二电极片22的经亲水化处理的对应的表面23接触，与之相伴，第二晶片21能够移动以使得与第一晶片11相调节，并且因为银墨水的液滴15本身不会扩散，通过表面张力停留在表面13以及23之间。
另外，通过干燥具有导电性的银墨水，能够电连接第一电极片12和第二电极片22，因此能够减少工序数。
(第三实施方式)
接着，参照图10A至图11B，说明第三实施方式的半导体装置的制造方法。
图10A以及10B是用于说明本实施方式的半导体装置的制造方法的层叠工序的各工序的处理流程的流程图。图11A以及图11B是示意性地示出本实施方式的半导体装置的制造方法的层叠工序的各工序中的基板的结构的剖面图。
本实施方式的半导体装置的制造方法使用熔融的焊料取代液体，通过熔融的焊料进行位置对准。
如图10A以及10B所示，本实施方式的半导体装置的制造方法包括第一可湿性处理工序(图10A的S31)、焊料供应工序(S32)、第二可湿性处理工序(S33)、载置工序(图10A的S34至图10B的S36)、焊料固化工序(图10B的S37)。载置工序包括基板翻转步骤(S34)、载置步骤(S35)、位置对准步骤(S36)。
首先，进行第一可湿性处理工序(S31)。第一可湿性处理工序是准备形成了第一电极片12的第一晶片11b、进行第一电极片12的可湿性处理的工序。图11A的(a)示意性地示出经可湿性处理工序后的第一晶片11b。经可湿性处理的第一电极片12的表面通过标记13来表示。可湿性处理能够通过，例如涂布助焊剂来进行。
另外，可以对第一电极片12进行可湿性处理，对第一电极片12以外的区域进行被覆处理，例如通过阻焊剂(solder resist)等来进行沉积。在图11A以及图11B所示的例子中，示出了通过阻焊剂18沉积第一电极片12以外的区域的例子。
此外，可以与第一实施方式同样地，在第一晶片11b上除了第一电极片12以外形成第一伪电极片14。
接着，进行焊料供应工序(S32)。焊料供应工序是向第一晶片11b上供应熔融的焊料27的工序，其中第一晶片11b的第一电极片12的表面13经过了可湿性处理，表面13以外的区域通过阻焊剂18进行了被覆。如图11A的(b)所示，向经可湿性处理的第一电极片12的表面13上以及周围供应熔融的焊料27。熔融的焊料27没有特别地限定，能够通过对熔融的焊料进行涂布、喷雾、喷出等各种供应方法来供应。另外，也可以使第一晶片11b保持在焊料不熔融的温度，在经可湿性处理的第一电极片12的表面13上或者附近放置焊料球，其后使第一晶片11b的温度上升并使焊料熔融。如图11A的(b)所示，因为第一电极片12的表面13经过可湿性处理，表面13以外的区域被覆有阻焊剂18，所以供应的熔融的焊料27停留在第一电极片12的表面13上以及周围。
另外，在第一晶片11b上形成第一伪电极片14的情况下，在第一伪电极片14上也涂布熔融的焊料27。
接着，进行第二可湿性处理工序(S33)。第二可湿性处理工序是准备第二晶片21b、对第二晶片21b上形成的第二电极片22进行可湿性处理的工序。图11A的(c)示意性地示出了经S33的工序之后的第二晶片21b。经可湿性处理的第二电极片22的表面使用标记23来表示。可湿性处理不特别地限定，能够与第一可湿性处理工序同样地，通过涂布助焊剂来进行。
另外，与第一可湿性处理工序同样地，可以进行第二电极片22的可湿性处理，并且通过在表面23以外的区域被覆例如阻焊剂28等来进行被覆处理。另外，在第二晶片21b上也可以除第二电极片22以外形成第二伪电极片24。
接着，进行载置工序(S34至S36)。载置工序是将第二晶片21b上下翻转、将第二晶片21b载置到供应了熔融的焊料27的第一晶片11b上，并进行第一电极片12与第二电极片22的位置对准的工序。载置工序包括：基板翻转步骤(S34)、载置步骤(S35)、位置对准步骤(S36)。另外，图11A的(d)至图11B的(f)分别示意性地示出经过从基板翻转步骤到位置对准步骤的各步骤之后的基板。
首先，进行基板翻转步骤(S34)。如图11A的(d)所示，基板翻转步骤能够通过与第一实施方式中的基板翻转步骤(S14)同样的方式进行。
接着，进行载置步骤(S35)。如图11B的(e)所示，在载置步骤中，在经可湿性处理的第一电极片12的表面上以及周围涂布了熔融的焊料27的状态下，使第一晶片11b的形成了第一电极片12的面与第二晶片21b的形成了第二电极片22的形成的面相对，并将第二晶片21b载置到第一晶片11上。
这时，与第一实施方式中的S15同样地，可以在通过具有位置对准机构等的位置对准装置进行了位置对准的基础上，将第二晶片21b载置到第一晶片11b上。
如图11B的(f)所示，在载置步骤(S35)中被载置到第一晶片11b上的第二晶片21b与第一晶片11b之间以自行调整方式进行位置对准
(S36)。这是因为，伴随着使得第一晶片11b的第一电极片12的具有可湿性的表面13与第二晶片21b的第二电极片22的具有可湿性的对应的表面23接触的移动，第二晶片21b能够移动以使得与第一晶片11b进行调整，熔融的焊料27由于表面张力而停留在表面13以及表面23之间。
另外，在第一晶片11b上有第一伪电极片14、第二晶片21b上有第二伪电极片24的情况下，第一伪电极片14与第二伪电极片24均通过熔融的焊料27进行位置对准。
接着，进行焊料固化工序(S37)。焊料固化工序是固化焊料27通过焊料结合第一电极片12与第二电极片22的工序。图11B的(g)示意性地示出经焊料固化工序之后的第一晶片11以及第二晶片21。
如图11B的(g)所示，有意地或者自然地冷却第二晶片21和载置了第二晶片21的第一晶片11。由此，焊料27发生固化，第一电极片12与第二电极片22被电连接。
在本实施方式中，没有使用液体，而是通过使用熔融的焊料进行位置对准，之后固化焊料，能够对第一电极片与第二电极片进行位置对准并进行电连接。
以上，记载了本发明的优选的实施方式，但是本发明不限定于特定的实施方式，在权利要求所记载的本发明的思想的范围内，能够进行各种变形、改变。
本国际申请要求基于2009年9月9日提出申请的日本专利申请2009-207971号的优先权，其全部内容引用于此。

Claims (10)

1.一种半导体装置的制造方法，通过层叠形成有第一电极片的第一基板和形成有与所述第一电极片对应的第二电极片的第二基板，并通过电连接所述第一电极片和对应的所述第二电极片来形成半导体装置，其中，所述半导体装置的制造方法包括：
第一亲水化处理工序，对所述第一电极片进行亲水化处理；
液体供应工序，向所述第一基板上的形成了所述第一电极片的面供应液体；以及
载置工序，使形成了所述第一电极片的面与形成了所述第二电极片的面相对，并将所述第二基板载置到被供应了所述液体的所述第一基板上，通过经亲水化处理的所述第一电极片上聚集的所述液体来对所述第一电极片和所述第二电极片进行位置对准。
2.根据权利要求1所述的半导体装置的制造方法，还包括：
第二亲水化处理工序，对所述第二电极片进行亲水化处理。
3.根据权利要求1所述的半导体装置的制造方法，其中，
所述液体具有蚀刻所述第一电极片表面或者所述第二电极片表面上形成的氧化膜的性质。
4.根据权利要求1所述的半导体装置的制造方法，其中，
所述液体具有导电性。
5.根据权利要求1所述的半导体装置的制造方法，其中，
所述第二基板具有通孔，所述通孔具有与所述第二电极片相接的开口部，
还包括焊料供应工序，在所述载置工序之后，通过从在所述第二基板的与所述第一基板相对的面的相反面上开口的所述通孔的开口部注入熔融的焊料，来电连接所述第一电极片与所述第二电极片。
6.根据权利要求5所述的半导体装置的制造方法，其中，
所述载置工序在减压状态下进行，
在所述焊料供应工序中，在供应焊料之后，返回到大气压状态。
7.根据权利要求1所述的半导体装置的制造方法，其中，
在所述第一基板上形成第一伪电极片，
在所述第二基板上形成与所述第一伪电极片对应的第二伪电极片，
在所述第一亲水化处理工序中，对所述第一伪电极片进行亲水化处理。
8.根据权利要求7所述的半导体装置的制造方法，其中，
对所述第二伪电极片进行亲水化处理。
9.一种半导体装置的制造方法，通过层叠形成有第一电极片的第一基板和形成有与所述第一电极片对应的第二电极片的第二基板，并电连接所述第一电极片和对应的所述第二电极片来形成半导体装置，其中，所述半导体装置的制造方法包括：
第一可湿性处理工序，提高所述第一电极片的焊料可湿性；
焊料供应工序，向所述第一基板上的形成了所述第一电极片的面供应熔融的焊料；以及
载置工序，使形成了所述第一电极片的面与形成了所述第二电极片的面相对，并将所述第二基板载置到被供应了所述熔融的焊料的所述第一基板上，通过经可湿性处理的所述第一电极片上聚集的所述熔融的焊料来对所述第一电极片和所述第二电极片进行位置对准。
10.根据权利要求9所述的半导体装置的制造方法，还包括：
第二可湿性处理工序，提高所述第二电极片的焊料可湿性。
CN201080040413.2A 2009-09-09 2010-09-07 半导体装置的制造方法 Expired - Fee Related CN102498565B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-207971 2009-09-09
JP2009207971A JP5307669B2 (ja) 2009-09-09 2009-09-09 半導体装置の製造方法及び電気的接続を得る方法
PCT/JP2010/065312 WO2011030753A1 (ja) 2009-09-09 2010-09-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102498565A true CN102498565A (zh) 2012-06-13
CN102498565B CN102498565B (zh) 2014-10-22

Family

ID=43732425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080040413.2A Expired - Fee Related CN102498565B (zh) 2009-09-09 2010-09-07 半导体装置的制造方法

Country Status (6)

Country Link
US (1) US8664106B2 (zh)
JP (1) JP5307669B2 (zh)
KR (1) KR101330969B1 (zh)
CN (1) CN102498565B (zh)
TW (1) TWI437649B (zh)
WO (1) WO2011030753A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5732652B2 (ja) * 2009-11-04 2015-06-10 ボンドテック株式会社 接合システムおよび接合方法
TW201301412A (zh) * 2011-06-20 2013-01-01 Walsin Lihwa Corp 晶片結合方法
US9142532B2 (en) 2012-04-24 2015-09-22 Bondtech Co., Ltd. Chip-on-wafer bonding method and bonding device, and structure comprising chip and wafer
EP2966680B1 (en) * 2013-03-07 2024-08-28 Tohoku-Microtec Co., Ltd Stacked device and method of producing same
KR101596131B1 (ko) * 2014-04-25 2016-02-22 한국과학기술원 소수성 표면을 이용한 칩 패키징 방법 및 칩 패키지
KR102161793B1 (ko) * 2014-07-18 2020-10-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
WO2018146880A1 (ja) 2017-02-09 2018-08-16 ボンドテック株式会社 部品実装システム、樹脂成形装置、部品実装方法および樹脂成形方法
JP6899293B2 (ja) * 2017-09-13 2021-07-07 株式会社ディスコ 積層ウェーハの製造方法
KR102242197B1 (ko) * 2018-11-20 2021-04-22 세메스 주식회사 본딩 장치 및 본딩 방법
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420527A (zh) * 2001-11-15 2003-05-28 富士通株式会社 半导体器件的制造方法
JP2003332371A (ja) * 2002-05-17 2003-11-21 Tamura Seisakusho Co Ltd 突起電極の形成方法およびその装置
CN1484934A (zh) * 2000-12-29 2004-03-24 ض� 具有偏离中心的几何形状的焊盘中通孔及制造方法
JP2004327908A (ja) * 2003-04-28 2004-11-18 Ricoh Co Ltd 光学電子デバイスの接合方法及び接合構造
CN1642394A (zh) * 2004-01-14 2005-07-20 精工爱普生株式会社 电子装置及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3867523B2 (ja) 2000-12-26 2007-01-10 株式会社デンソー プリント基板およびその製造方法
JP4025322B2 (ja) * 2001-11-15 2007-12-19 富士通株式会社 半導体装置の製造方法
JP2004039897A (ja) 2002-07-04 2004-02-05 Toshiba Corp 電子デバイスの接続方法
JP2004119646A (ja) * 2002-09-26 2004-04-15 Sony Corp 半導体装置およびその製造方法
JP2005203664A (ja) * 2004-01-19 2005-07-28 Citizen Watch Co Ltd 半導体装置の実装方法
JP4821091B2 (ja) 2004-04-08 2011-11-24 株式会社ニコン ウェハの接合装置
US7393771B2 (en) * 2004-06-29 2008-07-01 Hitachi, Ltd. Method for mounting an electronic part on a substrate using a liquid containing metal particles
WO2006077739A1 (ja) * 2004-12-28 2006-07-27 Mitsumasa Koyanagi 自己組織化機能を用いた集積回路装置の製造方法及び製造装置
JP2009049051A (ja) 2007-08-14 2009-03-05 Elpida Memory Inc 半導体基板の接合方法及びそれにより製造された積層体
US20100248424A1 (en) * 2009-03-27 2010-09-30 Intellectual Business Machines Corporation Self-Aligned Chip Stacking
US8460794B2 (en) * 2009-07-10 2013-06-11 Seagate Technology Llc Self-aligned wafer bonding

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484934A (zh) * 2000-12-29 2004-03-24 ض� 具有偏离中心的几何形状的焊盘中通孔及制造方法
CN1420527A (zh) * 2001-11-15 2003-05-28 富士通株式会社 半导体器件的制造方法
JP2003332371A (ja) * 2002-05-17 2003-11-21 Tamura Seisakusho Co Ltd 突起電極の形成方法およびその装置
JP2004327908A (ja) * 2003-04-28 2004-11-18 Ricoh Co Ltd 光学電子デバイスの接合方法及び接合構造
CN1642394A (zh) * 2004-01-14 2005-07-20 精工爱普生株式会社 电子装置及其制造方法

Also Published As

Publication number Publication date
US20120171858A1 (en) 2012-07-05
TW201131674A (en) 2011-09-16
US8664106B2 (en) 2014-03-04
TWI437649B (zh) 2014-05-11
JP5307669B2 (ja) 2013-10-02
JP2011060941A (ja) 2011-03-24
KR101330969B1 (ko) 2013-11-18
WO2011030753A1 (ja) 2011-03-17
CN102498565B (zh) 2014-10-22
KR20120062888A (ko) 2012-06-14

Similar Documents

Publication Publication Date Title
CN102498565A (zh) 半导体装置的制造方法
US7087118B2 (en) Coating film forming apparatus and coating unit
CN102057477B (zh) 具有定位功能的载物台、包括该具有定位功能的载物台的处理装置和基板定位方法
KR101173512B1 (ko) 진공 증착용 얼라인먼트 장치
KR20120109586A (ko) 실장 방법 및 실장 장치
KR20150047450A (ko) 기판 상에 물질을 적층하는 물질 적층 방법
TW201332410A (zh) 用於在基材上沉積材料的材料沉積系統
US8749068B2 (en) Mounting method and mounting device
JP4004223B2 (ja) 塗布膜形成装置
KR20130061049A (ko) 인쇄장치 및 인쇄방법
US7757625B2 (en) Method for forming thin film and film-forming device
JP4596794B2 (ja) 真空蒸着用アライメント装置
KR101423386B1 (ko) 패턴형성장치 및 패턴형성방법
CN102049366A (zh) 涂布单元以及使用该涂布单元的图案修正装置
CN113909041A (zh) 液滴释放装置和位置调整方法
JP2013026603A (ja) 印刷装置、印刷システム、印刷方法及びその印刷方法を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体
CN118226705A (zh) 压印装置、图案形成方法及半导体装置的制造方法
JP4560683B2 (ja) 導電性ボール配列装置
JP6536410B2 (ja) 塗布膜除去装置
JP2021102810A (ja) 回転駆動装置、これを含む成膜装置、電子デバイスの製造方法
KR101989788B1 (ko) 하향식 증착장치
CN115910842A (zh) 衬底处理装置
JP2005103392A (ja) 膜形成方法、電気光学装置および電気光学装置の製造方法
JP2002270631A (ja) フラックス供給装置
JP2004087303A (ja) 製膜装置とその液状体充填方法及びデバイス製造方法とデバイス製造装置並びにデバイス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141022

Termination date: 20160907

CF01 Termination of patent right due to non-payment of annual fee