CN1420527A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1420527A
CN1420527A CN02149582A CN02149582A CN1420527A CN 1420527 A CN1420527 A CN 1420527A CN 02149582 A CN02149582 A CN 02149582A CN 02149582 A CN02149582 A CN 02149582A CN 1420527 A CN1420527 A CN 1420527A
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
prominent point
resin molding
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02149582A
Other languages
English (en)
Other versions
CN1220250C (zh
Inventor
作山诚树
落合正行
山口一郎
藤森城次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1420527A publication Critical patent/CN1420527A/zh
Application granted granted Critical
Publication of CN1220250C publication Critical patent/CN1220250C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

半导体器件的制造方法，包括下述工序：在具有电极部分11的半导体衬底10上、形成树脂膜以便覆盖使得把电极部分11的树脂膜形成工序；在树脂膜上与电极部分11对应的位置上形成开口部分的开口部分形成工序；向开口部分上供给突点形成材料的供给工序；用加热处理的办法、在开口部分上形成突点41的突点形成工序；以及除去树脂膜的除去工序。

Description

半导体器件的制造方法
技术领域
本发明涉及具有突点电极的半导体芯片等的半导体器件的制造方法。
背景技术
近些年来，对于电子部件向印制布线板或陶瓷基板上的装配来说，对高密度化的要求愈来愈高。作为满足这样要求的装配方式，半导体芯片的裸芯片装配引起了人们的注意。在裸芯片的装配中，趋势是采用面朝下装配或倒装来取代现有的面朝上装配。在面朝上装配中，半导体芯片和基板布线的电连可采用丝焊技术实现。在面朝下装配或倒装中，在把突点电极和布线基板的电极连接起来的同时该具有突点电极的半导体芯片就被装载到基板上。
图11a到图13c示出了具有突点电极的半导体芯片或半导体器件的现有的制造方法的一个例子。
在该现有方法中，如图11b所示，首先，对于图11a所示的半导体衬底60形成电镀用的导电膜63。在半导体衬底60上要预先设定以规定的间距配设的多个电极部分61，和用来保护衬底表面的保护膜62。电极部分61是在半导体衬底60的表面上形成了图形的Al布线或Gu布线的一部分。保护膜62在与电极部分61对应的地方具有开口部分62a。借助于Ti、Ni或Cu等的溅射或蒸镀形成导电膜63，把电极部分61和保护膜62的表面被覆起来。
然后，如图11c所示，在半导体衬底60上叠层形成树脂膜64。具体地说，用具有感光性的液状的树脂组成物对半导体衬底60进旋转涂敷。
接着，如图12a所示，在树脂膜64上形成开口部分64a。具体地说，采用对与各个电极部分61对应的地方，实施用规定的掩模(未画出来)的曝光处理和之后的显影处理的办法，形成开口部分64a。
此后，如图12b所示，在开口部分62a和开口部分64a中，用电镀法形成势垒金属层65。势垒金属层65是为了防止布线材料从电极部分61向后边讲述的焊料突点的扩散，以及防止焊料成分从该焊料突点向电极部分61的扩散而设置的。作为势垒金属层的形成手法，例如，就如在特开平6-140409号公报中所公开的那样，有时候可以采用无电镀法来取代电镀法。
如图12c所示，再用电镀法，向各个开口部分64a内淀积作为突点形成材料的焊料镀膜66。
其次，如图13a所示，使用规定的剥离液除去保护膜64。然后，如图13b所示，刻蚀除去导电膜63的露出部位。接着，如图13c所示，借助于加热，先使焊料镀膜66暂时熔融以形成焊料突点66’。
在上述那样的现有方法中，可用电镀法对树脂膜64的开口部分64a供给作为突点形成材料的焊料镀膜66。用电镀法淀积的焊料镀膜66，如图12c所示，采取其一部分外伸到树脂膜64上的外伸体的形态。就是说，焊料镀膜66具有外伸到树脂膜64上的外伸部分66a。为此，在上边参照图13a所说的工序中，有时候外伸部分66a会变成障碍，使得不能良好地剥离树脂膜64。具体地说，易于产生因树脂膜64的一部分被挟持在半导体芯片60的表面上形成的导电膜63和外伸部分66a之间，使得不能充分地除去树脂膜64。如果残存有树脂膜64，就会妨碍参照图13所述的对导电膜63的刻蚀除去，和参照图13c所述的焊料突点66’的形成。当焊料突点66’的形成受到妨碍时，就会出现使焊料突点66’的高度的精度降低的倾向。
在焊料突点66’的形成中，有时候采用金属掩模印刷法来取代上述把具有开口部分64a的树脂膜64用做掩模的电镀法。在金属掩模印刷法中，首先要准备预先设定有多个开口部分的金属掩模。各个开口部分被设置在与半导体芯片的电极部分对应的位置上。在各个电极上，借助于光刻等方法预先形成金属掩模层。其次，进行金属掩模的开口部分与半导体芯片的电极部分的位置对准，把金属掩模放置到半导体芯片的表面上。然后，用印刷法向金属掩模的开口部分内供给含有焊料粉末的焊膏。接着，在从半导体芯片的表面上除去金属掩模后，采用加热的办法，使焊膏中的焊料粉末暂时熔融。由此，就可以在半导体芯片的电极部分上边形成大体上球形的焊料突点。这样的技术，例如，已在特开平11-340270号公报中公开。
但是，若使用金属掩模印刷法，则在把金属掩模放置到半导体芯片上边时，必须进行开口部分与电极的位置对准。电极的配设间距越小就越难于进行正确的位置对准。特别是在电极的配设间距小于200微米的情况下，在放置金属掩模时产生的位置偏差的程度相对地说将变得非常大。金属掩模的位置偏差会对突点的形成造成影响，在半导体芯片对布线基板的倒装接合中，有时候会招致导通不良。
除此之外，如采用金属掩模印刷法，则在对于焊膏进行加热处理之前必须从半导体芯片上除去金属掩模，常常会与要被除去的金属掩模一起也把焊膏的一部分除去了。特别是存在着当电极直径变得越小、金属掩模的开口部分的直径随之变得越小，则去掉的焊膏占填充到开口部分内的焊膏全体的比率就越大的倾向。当焊膏的一部分如上述那样缺损时，应实现布线的微细化的电极直径则小到要形成合适尺寸的焊料突点愈加困难的程度。
再者说，如用金属掩模印刷法，由于在从半导体芯片上除去了金属掩模之后要对焊膏实施加热处理，故电极上边的焊膏在该加热处理中就会因黏性降低而易于流动。其结果是，两相邻的电极上边的焊膏常常会成为一体。在该情况下，结果就会造成在相邻形成的焊料突点之间形成短路。这样的现象，电极的配设间距越微细就越易于产生。
如上所述，若使用金属掩模印刷法，则要在具有用微细的间距设置的电极的半导体芯片上高精度地形成突点是困难的。
此外，在上述的特开平11-340270号公报中所公开的技术中，由于要规定供给焊膏的开口部分，故使用聚酰亚胺掩模来取代金属掩模。但是，就如在特开平11-340279号公报中所说明的那样，该聚酰亚胺掩模不能从半导体芯片上除掉。当在半导体芯片上边在焊料突点的周围残存有聚酰亚胺掩模时，在使半导体芯片对布线基板倒装接合之后，就不能向该半导体芯片和布线基板之间合适地填充多孔填充剂。聚酰亚胺掩模就成了多孔填充剂进入半导体芯片与布线基板间的障碍。其结果是使得要在半导体芯片与布线基板间得到充分的连接可靠性就变得困难起来。
发明内容
本发明是在上述情况的基础上思考出来的，它涉及用于获得可以相对于间距微细的电极部分高精度地形成突点、且可以在要进行连接的对象物之间实现良好的连接可靠性的半导体器件的、半导体器件的制造方法。
本发明提供的半导体器件的制造方法包括：树脂膜形成工序，用于形成树脂膜，以覆盖具有电极部分的半导体衬底上的电极部分；开口部分形成工序，用于在树脂膜与电极部分对应的位置上形成开口部分；向开口部分供给突点形成材料的供给工序；采用进行加热处理的办法在开口部分上形成突点的突点形成工序；和除去树脂膜的除去工序。
采用这种结构的半导体器件的制造方法，则可以高精度地相对于微细的电极间距的电极部分形成突点。
在本发明中，对于树脂膜，例如可以用光刻或UV-YAG激光形成供给突点形成材料的开口部分。即便是设置在半导体衬底表面上的电极部分的配设间距微细到例如200微米以下，倘采用光刻或UV-YAG激光，也可以对树脂膜以与电极对应的微细的间距、位置精度良好地形成开口部分。为此，即便是微细的间距，相对于各个电极部分上边，也可以位置精度良好地供给突点形成材料。因此，倘采用本发明，则可以位置精度良好地对半导体衬底表面的电极部分形成突点。
本发明的树脂膜，在突点形成后，可以采用例如借助于适当的溶剂使之溶解或膨润的办法除掉。为此，在本发明中，就不会产生那种在突点形成之前必须除掉金属掩模的金属掩模印刷法中可能产生的突点形成材料或焊膏的一部分缺损的问题。
在伴随有加热处理的突点形成工序中，由于在突点是在把半导体衬底上将突点形成材料隔开的树脂膜保持原状的情况下形成的，故在相邻的突点之间不会短路。
如上所述，倘采用本发明，由于可以向各个电极部分上边位置精度良好地供给适量的突点形成材料，而且，不会发生相邻的突点间的短路，故可以高精度地相对于微细的间距的电极部分形成突点。
采用本发明可以得到在与连接对象物之间实现良好的连接可靠性的半导体器件。
在本发明中，作为突点形成用的掩模而设置的树脂膜将被除掉。树脂膜可在已供给到该开口部分内的突点形成材料经过加热处理形成了突点后除掉。即便是在突点形成材料采取外伸体的形态的情况下，在结束了供给工序之后进行加热处理时，在用该突点形成材料形成突点时，由于表面张力的作用，也会出现外伸体部分消失的倾向。因此，倘采用本发明，则可以良好地除掉为形成突点而设置的树脂膜。由于，不会残存突点形成用的树脂膜，故在半导体芯片与布线基板等的连接对象物进行接合之后，可以正确地向该半导体芯片和连接对象物之间填充密封树脂或多孔填充剂。如用密封树脂或多孔填充剂保护接合部分，在半导体芯片和连接对象物之间，就可以实现良好的连接可靠性。
如上所述，倘采用本发明，就可以得到相对于微细的间距的电极部分以高精度地形成突点，而且，可以得到在与连接对象物之间实现良好的连接可靠性的半导体器件。
优选的实施例中，本发明的半导体器件的制造方法在树脂膜形成工序之前，还包括借助于无电镀法在电极部分上边形成势垒金属层的工序，在开口部分形成工序中，对于树脂膜形成开口部分，使得势垒金属层露出来。如果采用这样的结构，就无须形成用于由电镀法形成势垒金属层的导电膜。为此，也无须进行导电膜的刻蚀除去。由于无须进行电镀用的导电膜的形成和除去，故可以实现半导体器件制造方法的效率化。
在另外的优选实施例中，在开口部分形成工序之后，还包括用无电镀法在电极部分上边形成势垒金属层的工序。即便是用这样的结构，由于无须进行电镀用的导电膜的形成和除去，故也可以实现半导体器件制造方法的效率化。除此之外，倘采用这样的结构，由于开口部分形成用的树脂膜不会接连到势垒金属层的上表面上，故在势垒金属层与在其上边叠层形成的突点之间可以实现良好的电连接。
形成势垒金属层的工序，理想地说，包括：在电极部分上边形成催化剂层的工序；在该催化剂层上边形成具有Ni-P、Ni-B或Ni-P-B的成分的无电镀镍镀层的工序；在该无电镀镍镀层的上边形成无电镀金镀层或无电镀钯镀层的工序。在该情况下，催化剂层最好含有Zn或Pd。倘采用这样的构成，则可以形成良好的势垒金属层。
突点形成材料，理想地说，是具备含有从由Sn、Pb、Gu、Ag、In、Zn、Bi、Sb、Au构成的一级材料中选择出来的金属的焊料粉末的焊膏。在该情况下，突点形成材料的供给，采用用刮浆板向开口部分内填充该突点形成材料的办法进行。用刮浆板进行的填充，理想的是进行2次以上。
在另外的优选实施方案中，还包括：在树脂膜形成工序之前，在半导体衬底上形成导电膜、以便把电极部分覆盖起来的工序，和在开口部分形成工序之后，在电极部分的上边形成势垒金属层的工序，在供给工序中，借助于电镀法向势垒金属层的上边淀积突点形成材料。
在本发明的树脂膜形成工序中，最好把具有感光性的薄膜状树脂组成物作为树脂膜粘贴到半导体衬底上。采用这样的构成，由于可以使用通过预先对于要形成的树脂膜的厚度进行调整而形成的薄膜状树脂组成物，故容易对要在半导体衬底上边形成的树脂膜的厚度进行控制，而且，比起使用液态的树脂组成物的情况来可以形成厚的树脂膜。为了向在树脂膜上形成的开口部分供给充分量的焊膏，该树脂膜理想的是具有30微米以上的膜厚。此外，若树脂膜具有感光性，则在开口部分的形成中，就可以采用光刻技术。倘采用光刻技术，则可以在树脂膜上以微细的间距位置精度良好地形成开口部分。
理想地说，在除去工序中，使用pH8到13的剥离液除去树脂。此外剥离液最好含有胺。剥离液含有用来抑制突点的腐蚀的抗蚀剂是理想的。此外，剥离液最好含有用来抑制包括势垒金属层和电极部分的布线的腐蚀的抗蚀剂。如此，则可以良好地进行树脂膜的除去。
理想地说，本发明还包括用助溶剂或碳酸覆盖突点的工序，和进行加热处理以使该突点暂时熔融的工序。在已用助溶剂或碳基酸把突点覆盖起来的状态下，若暂时加热熔融突点，就能以更高的精度形成突点。
附图说明
图1a到图1d示出了本发明的实施方案1的半导体器件的制造方法中的一部分工序。
图2a到图2d示出了接在图1d后边的工序。
图3a到图3c示出了接在图2d后边的工序。
图4a和图4b示出了用本发明的半导体器件的制造方法得到的半导体器件在局部扩大图。
图5示出了用本发明的半导体器件的制造方法得到的半导体器件对布线基板的倒装。
图6a到图6d示出了本发明的实施方案2的半导体器件的制造方法中的一部分工序。
图7a到图7c示出了接在图6d后边的工序。
图8a到图8c示出了本发明的实施方案3的半导体器件的制造方法中的一部分工序。
图9a到图9c示出了接在图8c后边的工序。
图10a到图10d示出了接在图9c后边的工序。
图11a到图11c示出了具有突点电极的半导体器件的现有的制造方法的一个例子。
图12a到图12c示出了接在图11c后边的工序。
图13a到图13c示出了接在图12c后边的工序。
具体实施方式
图1a到图1d示出了本发明的实施方案1的半导体器件的制造方法中的一部分工序。在实施方案1中，首先，要准备图1a所示的那种半导体衬底10。半导体衬底10相当于半导体芯片或半导体晶片。在半导体衬底上，预先设置有多个电极部分11和保护膜12。多个电极部分11是衬底表面上形成了图形的布线(未画出来)的一部分，以规定的间隔彼此隔离开来。布线或电极部分11由Al或Gu等构成。保护膜12用来保护衬底表面的布线等，例如可以由聚酰亚胺、SiO2、Si3N4等形成。保护膜12在与电极部分11对应的位置上具有开口部分12a。
在本实施方案中，如图1d所示的那样，在这样的半导体衬底10的各个电极部分11的上边形成势垒金属层20。在势垒金属层20的形成中，首先，如图1b所示，在电极部分11的上边形成催化剂层21。催化剂层21可以采用把半导体衬底10浸泡到锌(Zn)或钯(Pd)等的催化剂金属已溶解的处理液中的办法来形成。
其次，如图1c所示，用无电镀法，在催化剂层21的上边形成镍层22。可以采用把半导体衬底10浸泡到已溶解有磷(P)或硼(B)与镍(Ni)的无电镀液内的办法形成镍层22。镍层22的厚度，从确保充分防止焊料成分的扩散的功能来看，理想的是在2微米以上。
在本实施方案中，镍层22采取其一部分外伸到保护膜12上的外伸体的形态。在本发明中，并不限于这样的形态，也可以采用调节浸泡时间的办法，使得镍层22不外伸到保护膜12上也行。
在本实施方案中，虽然催化剂层21的厚度要达到在镍层22形成之后也要残存下来的程度，但是本发明并不限于此，也可以有意识地使催化剂层21的厚度减薄、甚至直到消灭那样的厚度。例如，在采用Zn作为催化剂层21的构成材料的情况下，由于镍层22的淀积生长中的初始反应是淀积材料和该Zn之间的置换反应，所以取决于由Zn形成的催化剂层22的厚度，有时候由于镍层22的形成而使催化剂层21事实上消灭。
其次，如图1d所示，用无电镀法在镍层22上边形成保护层23。保护层23可以采用把半导体衬底10浸泡到溶解了金(Au)或钯(Pd)的无电镀液内的办法，形成金镀膜层或钯镀膜层。保护层23在保护镍层22的同时具有提高焊料成分对势垒金属层20的润湿性的功能。这样一来，就可以形成由催化剂层21、镍层22和保护层23构成的势垒金属层20。
接着，如图2a所示，形成树脂膜30，以便把已形成了势垒金属层20的各个电极部分11覆盖起来。树脂膜30可以采用把已成型为干膜状的具有感光性和绝缘性的树脂材料压粘到半导体衬底10上的办法形成。然后，如图2b所示，用光刻技术在树脂膜30上形成开口部分30a。具体地说，在树脂膜30中与各个电极部分11对应的部位，实施曝光处理和之后的显影处理，从而形成开口部分30a。
此后，如图2c所示，向开口部分30a内填充焊膏40。在进行焊膏40的填充时，理想的是在树脂膜30的上表面上不过量地残存下多余的焊膏。为此，例如，使用刮浆板(未画出来)去掉已涂敷在树脂膜30的上表面上的多余的焊膏的作业是有效的。作为刮浆板，为了减轻对树脂膜30的损伤，可以使用比较柔软的尿烷橡胶刮浆板等。理想的是进行2次以上这样的刮浆，以便对开口部分30a确实地填充规定的量的焊膏40。
作为焊膏40，使用对由松香、溶剂和活性剂等构成的助溶剂成分添加并混合进焊料粉末的焊膏。作为构成焊料粉末的焊料，可以使用由Sn、Pb、Cu、Ag、In、Zn、Bi、Sb、Au等中选择的单体金属，或由从它们之内选出来的多种金属构成的合金。如果考虑焊膏40要填充到微小的开口部分30a内的情况，焊膏40中的焊料微粒是细微的粉末为好。理想地说，焊料粉末的平均粒径要在20微米以下。但是，如果平均粒径过小，则焊膏的单位体积的焊料的表面将增大，其表面积增大，后边提到的活性剂的需要量将增大。为了把焊膏中的活性剂抑制到允许量以下，焊料粉末平均粒径为5微米以上是理想的。
作为松香，例如，可以使用聚合松香、掺氢松香、醚化松香等。
作为溶剂，例如可以使用dietyleneglycolmonobutylether(单油酸二甘醇磺酸酯)、ethyleneglycolmonobenylether(乙二醇-苯基醚)、2-metyl-2，4-pentadiol(2-甲基-2，4-戊二醇)、2-metyl-1，3-hexandiol(2-甲基-1，3-己二醇)等。
作为活性剂，可以使用羧酸和/或有机胺。由于羧酸在分子构造中具有羧基，故在焊膏中可以发挥焊料粉末表面和电极部分表面的氧化膜除去能力。有机胺由于在分子构造的构架中具有胺基，故在焊膏中可以发挥焊料粉末表面和电极部分表面的氧化膜除去能力。在本实施方案中，可以使用例如，从皮脂酸、琥珀酸、己二酸、戊二酸、三乙醇胺、一乙醇胺、三丁胺等中选择的1或2种以上的羧酸和/或有机胺。为了最大限度地享受活性剂的作用，要使用在焊料的熔点附近进行分解或气化的活性剂。此外，由于为了使活性剂最大限度地发挥氧化除去能力，必须将其均匀地分散到膏中去，故要使用具有与溶剂或松香彼此之间的相溶性的活性剂。
本发明的焊膏40应该具有形态保持性，为此，也可以向助溶剂中再混合进触变剂。作为触变剂，可以使用例如，硬化蓖麻油、羟基硬脂酸氨化物等。
在本实施方案的半导体器件的制造方法中，在向开口部分30a内填充了焊膏40之后，再借助于加热处理使含于该焊膏40内的焊料粉末熔化。在焊膏40内所含的焊料成分以外的溶剂等的成分挥发消失的同时，如图2d所示，焊料成分借助于其表面张力聚集成大体上的球形，并在之后的冷却工序中固化。这样一来，就可以形成通过势垒金属层20固定到电极部分11上的焊料突点41。
在形成了焊料突点41之后，如图3a所示，从半导体衬底10的表面上除去树脂膜30。经过这样的处理，就可以制造具有作为外部连接端子的多个焊料突点41的半导体器件X。要想除去树脂膜30，就要使用碱性溶液等剥离液。作为碱性溶液，例如，可以使用含有单乙醇胺、三乙醇胺等的水溶液。
在使用由碱性溶液构成的剥离液的情况下，作为剥离液，理想的是使用已添加进用来防止焊料突点41的腐蚀的抗蚀剂的剥离液。作为抗蚀剂，例如，可以使用木糖醇等的糖醇、钒酸钠、钼酸钠等。在使用未添加抗蚀剂的碱性剥离液的情况下，突点表面就易于被该剥离液侵蚀。例如，在使用Sn-Pb共晶焊料形成焊料突点41的情况下，若使用未添加抗蚀剂的碱性剥离液进行树脂膜30的除去，则构成焊料突点41的Sn将会被选择性地刻蚀。其结果是，在突点表面上产生高熔点的Pb层。若在突点表面上产生了Pb层，若要再熔融焊料突点41的全部，就必须将其加热到Pb的熔点以上的高温。
此外，作为剥离液，理想的是使用已添加进用来抑制电极部分11和势垒金属层20的腐蚀的抗蚀剂的剥离液。在上边参照图1b说明的无电镀法的催化剂处理中，仅仅在电极部分11的上边形成催化剂层21，在保护膜12的表面上则不形成。在无电镀法中，由于镀膜金属在已形成了催化剂层21的部位上淀积生长，故镍层22和保护层23可附着形成在已形成了催化剂层21的电极部分11上，对于保护膜12的表面则不能附着形成。为此，在势垒金属层20与保护膜12之间就易于产生微小的间隙。若存在这样的间隙，则有时候树脂膜除去用的碱性剥离就会进入该间隙内而到达电极部分11。为此，倘使用未添加抗蚀剂的碱性剥离液，则有时候电极部分11会被该剥离液侵蚀。此外，如果势垒金属层20被碱性剥离液侵蚀，则势垒金属层20和保护膜12之间的间隙就存在着扩大的倾向，电极部分11的侵蚀的程度就增大了。为防止或抑制这种对势垒金属层20和电极部分11的腐蚀，理想的是向碱性剥离液内添加进可以呈现这种作用的抗蚀剂。作为这样的抗蚀剂，可以使用与上面所述的作为对焊料突点41的抗蚀剂的相同的抗蚀剂。
此外，对于半导体器件X来说，整备焊料突点41的形状是理想的。为了整备焊料突点41的形状，首先，如图3b所示那样涂敷助溶剂50，使得把焊料突点41的表面覆盖起来。助溶剂50使用对于含于焊膏40中的助溶剂(上边所说的含有松香、溶剂、活性剂等)呈现除去氧化膜的功能的助溶剂。此外，在本发明中，也向突点表面喷，例如甲酸的水溶液。倘采用这样的手法，由于该水溶液不含固形成分，故可以尽量地减少加热后的残渣。
其次，如图3c所示，通过进行加热处理，使焊料突点41再熔融。象这样地采用暂时使之熔融的办法就可以整备焊料突点41的形状使之变成为良好的突点形状。
图4a是图3c的局部放大图。就象在图4a中很好地表明的那样，倘采用本发明，则焊料突点41可以中间夹着势垒金属层20而设置在半导体衬底10的电极部分11上边。势垒金属层20具有由催化剂层21、镍层22和保护层23构成的叠层构造。在本发明中也可以象图4b所示那样，把用无电镀法形成的势垒金属层20的上表面去掉一部分。
在本实施方案的半导体器件制造方法中，树脂膜30上的开口部分30a可以用光刻形成。即便是半导体衬底10的电极部分11的配设间距微细到例如200微米以下，若采用光刻也能够以良好的位置精度、以与电极部分11对应的微细的间距在树脂膜30上形成开口部分30a。为此，即便是微细的间距，也可以对各个电极部分11位置以良好的精度供给作为突点形成材料的焊膏40。因此，倘采用本实施方案，则相对于半导体衬底10的电极部分11能够以良好的位置精度形成焊料突点41。此外，在焊料突点41形成之后，可用适当的溶剂除去树脂膜30。为此，不会产生那种在突点形成之前必须去掉金属掩模的金属掩模印刷法中可能产生的突点形成材料或焊膏的一部分缺损的问题。除此之外，在上边参照图2d所述的、伴随有加热处理的突点形成工序中，由于焊料突点41是在把焊膏40隔开的树脂膜30原封不动地保持在半导体衬底10上时形成，故在相邻的焊料突点41之间不会短路。
如上所述，在本实施方案中，由于可以向各个电极部分11上边位置精度良好地供给适量的焊膏40，而且，在相邻的突点41之间不会产生短路，故相对于间距微细的电极部分11可以高精度地形成焊料突点41。
在本实施方案的半导体器件制造方法中，作为突点形成用掩模形成在半导体衬底10上的树脂膜30，供给到其开口部分30a内的焊膏在经过加热处理一旦形成了焊料突点之后，即可以除掉。焊料突点41的直径比开口部分30a的开口直径小。因此，可以正确地除去树脂膜30而不会受焊料突点41妨碍。由于可以正确地除去树脂膜30，故在半导体器件X和布线基板等的连接对象物之间，可以实现良好的连接可靠性。
图5示出了把半导体器件X倒装接合到布线基板70上之后的状态。在布线基板70上已预先设置有多个电极部分71。多个电极部分71被设置在与半导体器件X的焊料突点41对应的位置上。焊料突点41熔融接合到电极部分71上。在半导体器件X与布线基板70之间填充有多孔填充剂72。由于在半导体器件X上没有残存形成突点用的树脂膜30，故多孔填充剂72可以正确地填充到由焊料突点41接合起来的半导体器件X与布线基板70之间。电极部分11上边的势垒金属层20、焊料突点41、由电极部分71构成的电连接部分以及半导体器件X和布线基板70的接合部分表面用多孔填充剂72进行保护。其结果是，在半导体器件X和布线基板70之间可以得到良好的连接可靠性。
图6a到图7c示出了本发明的实施方案2的半导体器件的制造方法。在实施方案2中，首先准备如图6a所示的那种半导体衬底10。
在半导体衬底10上，预先设置有多个电极部分11和保护膜12。至于半导体衬底10的其它的构成以及电极部分11和保护膜12，与上边对于实施方案1所说的是同样的。
在本实施方案中，如图6b所示，在这样的半导体衬底10的保护膜12的上边形成树脂膜30。树脂膜30可以采用把已成型为干膜状的具有感光性和绝缘性的树脂材料压粘到半导体衬底10上的办法形成。其次，用光刻技术，如图6c所示，对树脂膜30形成开口部分30a。具体地说，采用在对树脂膜30中与各个电极部分11对应的部位实施曝光处理和之后的显影处理的方法形成开口部分30a。
然后，如图6d所示，在电极部分11的上边，形成由催化剂层21、镍层22和保护层23构成的势垒金属层20。至于势垒金属层20的形成方法，与就实施方案1参照图1b到图1d所说明的是同样的。
接着，如图7a所示，向开口部分30a内填充焊膏40。焊膏40的构成和填充方法与实施方案1是同样的。
此后，借助于加热处理使含于焊膏40内的焊料粉末熔融。通过加热处理，在使含于该焊膏40内的焊料成分以外的溶剂等成分挥发消失的同时，如图7b所示，使焊料成分借助于其表面张力聚集成大体上的球形，并在之后的冷却工序中固化。这样一来，就可以形成通过势垒金属层20固定到电极部分11上的焊料突点41。
其次，如图7c所示，从半导体衬底10的表面上除去树脂膜30。除去树脂膜30使用碱性溶液等的剥离液。至于剥离液，与在实施方案1中所述的剥离液是同样的。经过这样的处理，就可以制造具有作为外部连接用端子的多个焊料突点41的半导体器件X。对于半导体器件X，也可以采用上边参照图3c说明的工序整备焊料突点41的形状。
在本实施方案的半导体器件制造方法中，可以用光刻技术位置精度良好地形成树脂膜30上的开口部分30a。为此，即便是微细的间距，也可以对于各个电极部分11位置精度良好地供给作为突点形成材料的焊膏40。因此，不会产生那种在突点形成之前必须去掉金属掩模的金属掩模印刷法中可以产生的突点形成材料或焊膏的一部分缺损的问题。除此之外，在伴随有加热处理的突点形成工序中，由于焊料突点41是在半导体衬底10上把焊膏40隔开的树脂膜30原封不动地保留下来的情况下形成的，故在相邻的焊料突点41之间不会短路。
如上所述，在本实施方案中，由于可以向各个电极部分11上边以良好的位置精度供给适量的焊膏40，而且，在相邻的突点41之间不会产生短路，故可以高精度地对于的间距微细的电极部分11形成焊料突点41。
在本实施方案的半导体器件制造方法中，在半导体衬底10上形成作为突点形成用的掩模的树脂膜30，被供给到其开口部分30a内的焊膏40经过加热处理形成了焊料突点41之后就被除去了。焊料突点41的直径比开口部分30a的开口直径小。因此，可以正确地除去树脂膜30而不会受焊料突点41妨碍。由于可以正确地除去树脂膜30，故如图5所示，在把半导体器件X倒装接合到布线基板70之上后的状态下，就可以向半导体器件X和布线基板70之间正确地填充多孔填充剂72。其结果是，在半导体器件X与布线基板70之间可以实现良好的连接可靠性。
除此之外，在本实施方案中，在电极部分11与势垒金属层20之间的界面，以及势垒金属层20与焊料突点41之间的界面处，可以实现良好的电连。本实施方案中，如在上边参照图6b所述，可以采用把已成型为干膜状的树脂材料粘贴到保护膜12上的办法形成树脂膜30。这时，树脂膜30就不会接触到电极部分11上。为此，在本实施方案的一连串的工序中，电极部分11的露出面都不会被树脂膜30污染。此外，由于势垒金属层20形成在电极部分11的上边而不与树脂膜30接触，故在这样的势垒金属层20的上边可以叠层形成焊料突点41。为此，势垒金属层20的上表面，例如，就不会因与树脂膜30接触而被污染。如上所述，倘采用本实施方案，则在电极部分11与势垒金属层20之间的界面，以及势垒金属层20与焊料突点41之间的界面上不会残存有本身为有机物的树脂膜30。因此倘采用本实施方案，电极部分11、势垒金属层20与焊料突点41之间就能达到良好的电连接。
图8a到图10d示出了本发明的实施方案3的半导体器件的制造方法。在实施方案3中，首先准备图8a所示的半导体衬底10。在半导体衬底10上已预先设置有多个电极部分11和保护膜12。半导体衬底10的其它的构成以及电极部分11和保护膜12与上边对于实施方案1所说的是同样的。
在本实施方案中，如图8b所示，在这样的半导体衬底10的保护膜12的上边形成导电膜24。导电膜24可以借助于Ti、Ni或Cu等的溅射或蒸镀来形成；以便把电极部分11和保护膜12的表面覆盖起来。其次，如图8c所示，对半导体衬底10叠层形成树脂膜30。树脂膜30可以采用把已成型为干膜状的具有感光性和绝缘性的树脂材料压粘到半导体衬底10上的办法形成。
然后，如图9a所示，用光刻技术对树脂膜30形成开口部分30a。具体地说，采用在对树脂膜30中与各个电极部分11对应的部位实施曝光处理和之后的显影处理的办法，形成开口部分30a。
此后，如图9b所示，借助于电镀法在电极部分11的上边形成势垒金属层20。在势垒金属层20的形成中，例如，首先，采用把半导体衬底10浸泡到溶解有镍(Ni)的电解液内、给导电膜24加上规定的电位的办法，在开口部分12a和开口部分30a内形成镍层22。可以使用硫酸镍或氯化镍等为主要成分的电镀液等作为电解液。从确保充分防止焊料成分的扩散的功能的观点来看，镍层22的厚度理想的是在2微米以上。在本实施方案中，镍层22采取其一部分向外延伸到保护膜12上的外伸体的形态。但本发明并不限于这样的形态，也可以采用调节浸泡时间的办法，使得镍层22不外伸到保护膜12上的形态。其次，在本实施方案中，为了提高该镍层22的焊料润湿性，采用把半导体衬底10浸泡到溶解有金(Au)或钯(Pd)的电镀液内的办法，在镍层22的上边形成作为金镀层或钯镀层的保护层23。在本发明中，在用电镀法形成的镍层22显示出充分的润湿性的情况下，也可以不形成保护层23。
接着，如图9c所示，用电镀法对开口部分30a供给作为突点形成材料的焊料镀膜42。具体地说，采用把半导体衬底10浸泡到溶解有焊料材料的电解液内、给导电膜24加上规定的电位的办法向势垒金属层20的上边淀积焊料镀膜42。这时，若使之淀积充分量的镀膜材料，则焊料镀膜42的一部分就会外伸到树脂膜30上，形成外伸体部分42a。
其后，如图10a所示，借助于加热处理使焊料镀膜42暂时熔融，形成焊料突点43。这时，借助于处于熔融状态的焊料材料的表面张力的作用，外伸体部分42a消失。这样一来，就可以形成通过势垒金属层20固定到电极部分上的焊料突点43。
其次，如图10b所示，从半导体衬底10的表面上除去树脂膜30。树脂膜30的除去使用碱性溶液等的剥离液。至于剥离液，与在实施方案1中说明的剥离液是同样的。如图10c所示，使用规定的刻蚀液刻蚀除去露出来的导电膜24。这样一来，具有作为外部连接用端子的多个焊料突点43的半导体器件X就被制造出来。至于半导体器件X，也可以采用经过参照图3b和图3c对实施方案1所说明的工序，如图10d所示，对焊料突点43整形。
在本实施方案的半导体器件制造方法中，可借助于光刻技术以良好的位置精度形成树脂膜30中的开口部分30a。为此，即便是微细的间距，也能以对于各个电极部分11以良好的位置精度供给本身为突点形成材料的焊料镀膜42。如上所述，在本实施方案中，由于可以位置精度良好地供给适量的焊料镀膜42，故对于间距微细的电极部分11可以高精度地形成焊料突点43。
在本实施方案的半导体器件制造方法中，在半导体衬底10上形成的作为突点形成用掩模的树脂膜30，在被供给到其开口部分30a内的焊膏40在经过加热处理后形成了焊料突点41之后就要被除去。就是说，在外伸体部分42a消失后，树脂膜30才被除去。因此，可以正确地除去树脂膜30而不会受外伸体部分42妨碍。由于可以正确地除去树脂膜30，故如图5所示，在把半导体器件X倒装接合到布线基板70上以后的状态下，可以向半导体器件X和布线基板70之间正确地填充多孔填充剂72。其结果是，在半导体器件X与布线基板70之间就可以实现良好的连接可靠性。[实施例]
下面对本发明的实施例进行说明。实施例1到6与上述实施方案1对应。此外，实施例1到12与实施方案2对应，实施例13到与实施方案3对应。
<实施例1>
把已制造了120个具有3000个Al电极(电极直径70微米，电极间距150微米)的半导体元件的晶片，在30℃和5分钟的条件下浸泡到锌酸盐处理液(商品名为ALUMON EN，MELTEX公司制造)内。借助于此，在各个Al电极表面上，形成作为催化剂层的厚度0.1微米的Zn膜。其次，在80℃和30分钟的条件下，把该晶片浸泡到无电镀Ni-P镀液(商品名为NIMUDEN NPR-4，上村工业制造)中。借助于此，在Al电极上边，通过Zn膜，形成作为镍层的厚度6微米的Ni-P层。其次，在60℃和5分钟的条件下，把该晶片浸泡到无电镀Au镀液(商品名为PRECIOUSFAB 7903，日本电镀工程公司制造)。借助于此，对镍层形成厚度0.1微米的Au膜。这样一来，就在各个Al电极上边形成了势垒金属层。
其次，在105℃和荷重3.5kgf/cm2的条件下，把作为树脂膜的厚度50微米的薄膜状的聚丙烯树脂(商品名为NIT-250，NICHIGO-MORTON公司制造)热压到晶片中的势垒金属层形成一侧上。其次，在用玻璃掩模，使与电极对应的部位以外的聚丙烯树脂曝光后，采用使2.3％的氢氧化四甲铵水溶液发生作用的办法，在聚丙烯树脂膜中的与电极对应的部位上形成直径125微米的开口部分。
其次，借助于2次的刮浆，向聚丙烯树脂膜的开口部分内填充含有由63％Sn-Pb共晶焊料构成的粒径25微米以下的焊料粉末的焊膏。其次，在220℃下使之暂时加热熔融，在各个Al电极上边形成焊料突点。其次，采用使含有作为碱性成分的一乙醇胺5％和作为抗蚀剂的钒酸钠1％的水溶液进行作用的办法，除去晶片上边的聚丙烯树脂膜。
其次，对于焊料突点涂敷助溶剂(商品名为R5003，Alpha金属公司制造)其次，在220℃下，使之暂时加热熔融，调整各个Al电极上边的焊料突点的形状。其结果是，可以形成高度75微米、离差为1.5微米的高精度的突点。在这里所谓离差，指的是以统计学上的标准σ为基准值的离差。
<实施例2>
把已制造上120个具有3000个Al电极(电极直径70微米，电极间距150微米)的半导体元件的晶片，在30℃和7分钟的条件下浸泡到Pd处理液(商品名为エンプレ-トアクチベ-タ440，MELTEX公司制造)内。借助于此，在各个Al电极表面上，形成作为催化剂层的厚度0.1微米的Pd膜。其次，与实施例1同样，在Al电极上边，通过Pd膜，形成Ni-P层和接在其后边的Au膜。这样一来，就在各个Al电极上边形成了势垒金属层。
至于在形成了势垒金属层之后的工序，与实施例1同样地，进行聚丙烯树脂膜的热压、在该树脂膜上的开口部分的形成、聚丙烯树脂膜的除去、对焊料突点的助溶剂的涂敷、和焊料突点的形状的调整。其结果是，可以形成高度75微米、离差为1.5微米的高精度的突点。
<实施例3>
把已制造上120个具有3000个Al电极(电极直径70微米，电极间距150微米)的半导体元件的晶片，在30℃和5分钟的条件下浸泡到锌酸盐处理液(商品名为ALUMON EN，MELTEX公司制造)内。借助于此，在各个Al电极表面上，形成作为催化剂层的厚度0.1微米的Zn膜。其次，在80℃和40分钟的条件下，把该晶片浸泡到无电镀Ni-B镀液(商品名为NIBORON、World金属公司制造)中。借助于此，在Al电极上边，通过Zn膜，形成作为镍层的厚度6微米的Ni-B层。其次，与实施例1同样，在Ni-B层上边形成Au膜。这样一来，就在各个Al电极上边形成了势垒金属层。
至于在形成了势垒金属层之后的工序，与实施例1同样地，进行聚丙烯树脂膜的热压、在该树脂膜上的开口部分的形成、聚丙烯树脂膜的除去、对焊料突点的助溶剂的涂敷、和焊料突点的形状的调整。其结果是，可以形成高度75微米、离差为1.4微米的高精度的突点。
<实施例4>
除去对于含于要向聚丙烯树脂膜的开口部分内的焊膏中的焊料粉末，不采用63％Sn-Pb共晶焊料，而代之以采用Sn-3.5Ag共晶，而且，把在突点形成时和形状调整时的加热温度作成为260℃来取代20℃之外，与实施例1同样地形成突点。其结果是，可以形成高度75微米、离差为1.3微米的高精度的突点。
<实施例5>
除了在突点形状调整时，在对焊料突点涂敷上助溶剂之后，取代在220℃下暂时使焊料突点加热熔融，在减压下(100torr)下对焊料突点涂敷70％的甲酸水溶液，同时，使焊料突点220℃下暂时加热熔融的手法之外，与实施例1同样地形成焊料突点。其结果是，可以形成高度75.5微米、离差为1.5微米的高精度的突点。
<实施例6>
除了不使用已制造上120个具有3000个Al电极(电极直径70微米，电极间距150微米)的半导体元件的晶片，而代之以使用已制造上120个具有3000个Cu电极(电极直径70微米，电极间距150微米)的半导体元件的晶片之外，与实施例1同样地形成突点。其结果是，可以形成高度74微米、离差为1.5微米的高精度的突点。
<实施例7>
在105℃和荷重3.5kgf/cm2的条件下，把作为树脂膜的厚度50微米的薄膜状的聚丙烯树脂(商品名为NIT-250，NICHIGO-MOTON公司制造)热压到已制造上120个具有3000个Al电极(电极直径70微米，电极间距150微米)的半导体元件的晶片的电极形成一侧。其次，在用玻璃掩模使与电极对应的部位以外的聚丙烯树脂曝光后，采用使2.3％的氢氧化四甲铵水溶液发生作用的办法，在在聚丙烯树脂膜的与电极对应的部位上形成直径125微米的开口部分。其次，在30℃和5分钟的条件下，把该晶片浸泡到锌酸盐处理液(商品名为ALUMON EN，MELTEX公司制造)内。借助于此，在各个Al电极表面上形成作为催化剂层的厚度0.1微米的Zn膜。然后，在80℃和40分钟的条件下，把该晶片浸泡到无电镀Ni-P镀液(商品名为NIMUDEN NPR-4，上村工业制造)中。借助于此，在Al电极上边，通过Zn膜，形成作为镍层的厚度6微米的Ni-P层。其次，在60℃和5分钟的条件下，把该晶片浸泡到无电镀Au镀液(商品名为PRECIOUSFAB 7903，日本电镀工程公司制造)。借助于此，对镍层形成厚度0.1微米的Au膜。这样一来，就在各个Al电极上边形成了势垒金属层。
其次，借助于2次的刮浆，向各个开口部分内填充含有63％Sn-Pb共晶焊料构成的粒径25微米以下的焊料粉末的焊膏。接着，在220℃下使之暂时加热熔融，在各个Al电极上边形成焊料突点。其次，采用使含有作为碱性成分的一乙醇胺5％和作为抗蚀剂的钒酸钠1％的水溶液进行作用的办法，除去晶片上边的聚丙烯树脂膜。然后，对于焊料突点涂敷助溶剂(商品名为R5003，Alpha金属公司制造)。其次，在220℃的温度下，使之暂时加热熔融，调整各个Al电极上边的焊料突点的形状。其结果是，可以形成高度70微米、离差为1.5微米的高精度的突点。
<实施例8>
在105℃和荷重3.5kgf/cm2的条件下，把作为树脂膜的厚度50微米的薄膜状的聚丙烯树脂(商品名为NIT-250，NICHIGO-MORTON公司制造)热压到已制造上120个具有3000个Al电极(电极直径70微米，电极间距150微米)的半导体元件的晶片的电极形成一侧。其次，在用玻璃掩模使与电极对应的部位以外的聚丙烯树脂曝光后，采用使2.3％的氢氧化四甲铵水溶液发生作用的办法，在在聚丙烯树脂膜的与电极对应的部位上形成直径125微米的开口部分。其次，在30℃和7分钟的条件下，把该晶片浸泡到Pd处理液(商品名为エンプレ-トアクチベ-タ440，MELTEX公司制造)内。借助于此，在各个Al电极表面上，形成作为催化剂层的厚度0.1微米的Pd膜。其次，与实施例7同样，在Al电极上边，通过Pd膜，形成Ni-P层和接在其后边的Au膜。这样一来，就在各个Al电极上边形成了势垒金属层。
至于在形成了势垒金属层之后的工序，与实施例7同样地，进行聚丙烯树脂膜的热压、在该树脂膜上的开口部分的形成、聚丙烯树脂膜的除去、对焊料突点的助溶剂的涂敷、和焊料突点的形状的调整。其结果是，可以形成高度69微米、离差为1.3微米的高精度的突点。
<实施例9>
在105℃和荷重3.5kgf/cm2的条件下，把作为树脂膜的厚度50微米的薄膜状的聚丙烯树脂(商品名为NIT-250，MICHIGO-MOTON公司制造)热压到已制造上120个具有3000个Al电极(电极直径70微米，电极间距150微米)的半导体元件的晶片的电极形成一侧。其次，在用玻璃掩模使与电极对应的部位以外的聚丙烯树脂曝光后，采用使2.3％的氢氧化四甲铵水溶液发生作用的办法，在在聚丙烯树脂膜的与电极对应的部位上形成直径125微米的开口部分。其次，在30℃和5分钟的条件下，把该晶片浸泡到锌酸盐处理液(商品名为ALUMON EN，MELTEX公司制造)内。借助于此，在各个Al电极表面上，形成作为催化剂层的厚度0.1微米的Zn膜。其次，在80℃和40分钟的条件下，把该晶片浸泡到无电镀Ni-B镀液(商品名为NIBORON、World金属公司制造)中。借助于此，在Al电极上边，通过Zn膜，形成作为镍层的厚度6微米的Ni-B层。其次，与实施例7同样，在Ni-B层上边形成Au膜。这样一来，就在各个Al电极上边形成了势垒金属层。
至于在形成了势垒金属层之后的工序，与实施例7同样地，进行聚丙烯树脂膜的热压、在该树脂膜上的开口部分的形成、聚丙烯树脂膜的除去、对焊料突点的助溶剂的涂敷、和焊料突点的形状的调整。其结果是，可以形成高度70微米、离差为1.5微米的高精度的突点。
<实施例10>
除去对于含于要向聚丙烯树脂膜的开口部分内的焊膏中的焊料粉末，不采用63％Sn-Pb共晶焊料，而代之以采用Sn-3.5Ag共晶，而且，把在突点形成时和形状调整时的加热温度作成为260℃来取代220℃之外，与实施例7同样地形成突点。其结果是，可以形成高度70微米、离差为1.2微米的高精度的突点。
<实施例11>
除了在突点形状调整时，在对焊料突点涂敷上助溶剂之后，取代在220℃下暂时使焊料突点加热熔融，在减压条件下(100乇)下对焊料突点涂敷70％的甲酸水溶液，同时，使焊料突点220℃下暂时加热熔融的手法之外，与实施例7同样地形成焊料突点。其结果是，可以形成高度71微米、离差为1.5微米的高精度的突点。
<实施例12>
除了取代已制造上120个具有3000个Al电极(电极直径70微米，电极间距150微米)的半导体元件的晶片，使用已制造上120个具有3000个Cu电极(电极直径70微米，电极间距150微米)的半导体元件的晶片之外，与实施例7同样地形成突点。其结果可以形成高度70微米、离差为1.5微米的高精度的突点。
<实施例13>
对已制造上120个具有3000个Al电极(电极直径70微米，电极间距150微米)的半导体元件的晶片的电极形成一侧，作为电镀用的导电膜，用溅射法，形成Ti层(厚度0.1微米)和在其上边形成Ni层(厚度0.1微米)。其次，在105℃和荷重3.5kgf/cm2的条件下，把作为树脂膜的厚度50微米的薄膜状的聚丙烯树脂(商品名为NIT-225，NICHIGO-MORTON公司制造)热压到该晶片的导电膜上边。然后，在用玻璃掩模使与电极对应的部位以外的聚丙烯树脂曝光后，采用使2.3％的氢氧化四甲铵水溶液发生作用的办法，在聚丙烯树脂膜的与电极对应的部位上形成直径125微米的开口部分。其次，采用在电流密度0.3A/dm2的条件下，把该晶片浸泡到电解Ni镀液(商品名为MICROFABNi100，EIAJ公司制造)内的办法，形成厚度6微米的镍层。其次，采用把该晶片浸泡到电解63％Sn-Pb共晶焊料镀液(商品名为MXM03069-574A1，石原药品制造)内，在电流密度0.3A/dm2的条件下实施电镀处理的办法，在镍层上边形成厚度30微米的焊料层。采用在220℃下使焊料镀膜暂时加热熔融的办法，在各个电极部分上边形成焊料突点。
接着，采用使含有作为碱性成分的一乙醇胺5％和作为抗蚀剂的钒酸钠1％的水溶液进行作用的办法，除去晶片上边的聚丙烯树脂膜。接着，对于焊料突点涂敷助溶剂(商品名为R5003，Alpha金属公司制造)其次，在220℃下，使之暂时加热熔融，调整各个Al电极上边的焊料突点的形状。其结果可以形成高度74微米、离差为1.5微米的高精度的突点。
<实施例14>
除了在焊料层的形成中，不采用63％Sn-Pb共晶焊料，而代之以采用Sn-3.5Ag共晶，而且，把在突点形成时和形状调整时的加热温度作成为260℃来取代220℃之外，与实施例13同样地形成突点。其结果是，可以形成高度75微米、离差为1.5微米的高精度的突点。
<实施例15>
除了取代已制造上120个具有3000个Al电极(电极直径70微米，电极间距150微米)的半导体元件的晶片，使用已制造上120个具有3000个Cu电极(电极直径70微米，电极间距150微米)的半导体元件的晶片之外，与实施例13同样地形成突点。其结果是，可以形成高度74微米、离差为1.5微米的高精度的突点。
<实施例16>
除了在突点形状调整时，在对焊料突点涂敷上助溶剂之后，在减压下(100torr)下对焊料突点涂敷70％的甲酸水溶液，同时，使焊料突点220℃下暂时暂时加热熔融，来取代在220℃下暂时使焊料突点加热熔融的手法之外，与实施例13同样地形成焊料突点。其结果可以形成高度75.5微米、离差为1.5微米的高精度的突点。
采用本发明，则在制造半导体器件时，就可以相对于微细的间距的电极部分高精度地形成突点。此外，倘采用本发明，就可以制造与连接对象物之间实现良好的连接可靠性的半导体器件。借助于本发明得到的半导体器件适合于进行高密度装配。

Claims (15)

1.一种半导体器件的制造方法，包括：
树脂膜形成工序，用于在具有电极部分的半导体衬底上形成树脂膜，使得把上述电极部分覆盖起来；
在上述树脂膜中与上述电极部分对应的位置上形成开口部分的开口部分形成工序；
向上述开口部分上供给突点形成材料的供给工序；
通过加热处理在上述开口部分上形成突点的突点形成工序；和
除去上述树脂膜的除去工序。
2.根据权利要求1所述的半导体器件的制造方法，在上述树脂膜形成工序之前，还包括借助于无电镀法在上述电极部分上边形成势垒金属层的工序，其中，在上述开口部分形成工序中，在上述树脂膜中形成上述开口部分时使得上述势垒金属层露出来。
3.根据权利要求2所述的半导体器件的制造方法，其中，上述形成势垒金属层的工序包括：在上述电极部分的上边形成催化剂层的工序；在该催化剂层的上边形成具有Ni-P、Ni-B或Ni-P-B的成分的无电镀镍镀层的工序；以及在该无电镀镍镀层的上边形成无电镀金镀层或无电镀钯镀层的工序。
4.根据权利要求2所述的半导体器件的制造方法，其中，上述催化剂层含有Zn或Pd。
5.根据权利要求1所述的半导体器件的制造方法，其中，在上述开口部分形成工序之后，还包括用无电镀法在上述电极部分上边形成势垒金属层的工序。
6.根据权利要求5所述的半导体器件的制造方法，其中，上述形成势垒金属层的工序包括：在上述电极部分的上边形成催化剂层的工序；在该催化剂层的上边形成具有Ni-P、Ni-B或Ni-P-B的组分的无电镀镍镀层的工序；以及，在该无电镀镍镀层的上边形成无电镀金镀层或无电镀钯镀层的工序。
7.根据权利要求6所述的半导体器件的制造方法，其中，上述催化剂层含有Zn或Pd。
8.根据权利要求1所述的半导体器件的制造方法，其中，上述突点形成材料，是具有含有从由Sn、Pb、Gu、Ag、In、Zn、Bi、Sb、Au中选择出来的金属的焊料粉末的焊膏。
9.根据权利要求1所述的半导体器件的制造方法，还包括：在上述树脂膜形成工序之前、在上述半导体衬底上形成导电膜使得把上述电极部分覆盖起来的工序，以及在上述开口部分形成工序之后、在上述电极部分的上边形成势垒金属层的工序，在上述供给工序中，用电镀法向上述势垒金属层的上边淀积上述突点形成材料。
10.根据权利要求1所述的半导体器件的制造方法，其中，在上述树脂膜形成工序中，将具有感光性的薄膜状树脂组成物作为上述树脂膜粘贴到半导体衬底上。
11.根据权利要求1所述的半导体器件的制造方法，其中，在上述除去工序中，使用pH为8到13的剥离液除去上述树脂膜。
12.根据权利要求11所述的半导体器件的制造方法，其中，上述剥离液含有胺。
13.根据权利要求11所述的半导体器件的制造方法，其中，上述剥离液含有用来抑制对上述突点的腐蚀的抗蚀剂。
14.根据权利要求11所述的半导体器件的制造方法，其中，上述剥离液含有用来抑制对上述势垒金属层和上述电极部分的布线的腐蚀的抗蚀剂。
15.根据权利要求1所述的半导体器件的制造方法，还包括用助溶剂或羧酸覆盖上述突点的工序，以及使得该突点暂时熔融地进行加热处理的工序。
CNB021495823A 2001-11-15 2002-11-15 半导体器件的制造方法 Expired - Fee Related CN1220250C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP350720/2001 2001-11-15
JP2001350720 2001-11-15
JP2002247847A JP3615206B2 (ja) 2001-11-15 2002-08-27 半導体装置の製造方法
JP247847/2002 2002-08-27

Publications (2)

Publication Number Publication Date
CN1420527A true CN1420527A (zh) 2003-05-28
CN1220250C CN1220250C (zh) 2005-09-21

Family

ID=26624544

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021495823A Expired - Fee Related CN1220250C (zh) 2001-11-15 2002-11-15 半导体器件的制造方法

Country Status (5)

Country Link
US (1) US6689639B2 (zh)
JP (1) JP3615206B2 (zh)
KR (2) KR100963372B1 (zh)
CN (1) CN1220250C (zh)
TW (1) TWI275144B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847610A (zh) * 2009-03-25 2010-09-29 卡西欧计算机株式会社 半导体装置及其制造方法
CN101542704B (zh) * 2006-12-25 2011-04-20 罗姆股份有限公司 半导体装置
CN102034721A (zh) * 2010-11-05 2011-04-27 南通富士通微电子股份有限公司 芯片封装方法
CN102498565A (zh) * 2009-09-09 2012-06-13 东京毅力科创株式会社 半导体装置的制造方法
US8883627B2 (en) 2010-11-05 2014-11-11 Nantong Fujitsu Microelectronics Co., Ltd. Method for chip packaging

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6732913B2 (en) * 2001-04-26 2004-05-11 Advanpack Solutions Pte Ltd. Method for forming a wafer level chip scale package, and package formed thereby
JP2003198117A (ja) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd はんだ付け方法および接合構造体
JP2004349440A (ja) * 2003-05-22 2004-12-09 Renesas Technology Corp フリップチップ実装方法
TWI220304B (en) * 2003-06-20 2004-08-11 Advanced Semiconductor Eng Flip-chip package substrate and flip-chip bonding process thereof
US7276801B2 (en) * 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
JP4726409B2 (ja) * 2003-09-26 2011-07-20 京セラ株式会社 半導体素子及びその製造方法
JP2005116632A (ja) 2003-10-03 2005-04-28 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2005175128A (ja) * 2003-12-10 2005-06-30 Fujitsu Ltd 半導体装置及びその製造方法
JP3829860B2 (ja) * 2004-01-30 2006-10-04 株式会社デンソー 半導体チップの製造方法
JP2005268425A (ja) * 2004-03-17 2005-09-29 Toshiba Corp 半導体装置およびその製造方法
JP2006032619A (ja) * 2004-07-15 2006-02-02 Hitachi Ltd 低耐熱性表面実装部品及びこれをバンプ接続した実装基板
US20060024943A1 (en) * 2004-07-30 2006-02-02 Kang Sung K Prevention and control of intermetallic alloy inclusions that form during reflow of Pb free, Sn rich, solders in contacts in microelectronic packaging in integrated circuit contact structures where electroless Ni(P) metallization is present
JP3964911B2 (ja) * 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
TWI236048B (en) * 2004-10-21 2005-07-11 Advanced Semiconductor Eng Method for flip chip bonding by utilizing an interposer with embeded bumps
JP4822694B2 (ja) * 2004-11-22 2011-11-24 京セラ株式会社 半導体素子及び半導体素子実装基板
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
TWI253697B (en) * 2005-04-08 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a flip chip package
US20070111500A1 (en) * 2005-11-01 2007-05-17 Cowens Marvin W Method and apparatus for attaching solder balls to substrate
KR100718169B1 (ko) * 2006-01-12 2007-05-15 한국과학기술원 니켈 표면 처리된 전자부품과 무전해 니켈 표면 처리된전자부품의 접합방법
JP2007220959A (ja) * 2006-02-17 2007-08-30 Fujitsu Ltd 半導体装置及びその製造方法
JP5162851B2 (ja) 2006-07-14 2013-03-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US20080136019A1 (en) * 2006-12-11 2008-06-12 Johnson Michael E Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications
JP5058714B2 (ja) * 2007-08-21 2012-10-24 スパンション エルエルシー 半導体装置及びその製造方法
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
KR20090080623A (ko) * 2008-01-22 2009-07-27 삼성전기주식회사 포스트 범프 및 그 형성방법
KR100975654B1 (ko) * 2008-02-26 2010-08-17 한국과학기술원 Ｃｏ가 첨가된 Ｓｎ-3.5Ａｇ 솔더와 Ｎｉ-Ｐ 하부금속층간의 접합 신뢰성이 향상된 솔더 접합 구조
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device
EP2449582A4 (en) * 2009-07-02 2013-06-12 Flipchip Internat L L C METHODS AND STRUCTURES FOR VERTICAL COLUMN INTERCONNECTION
US9627254B2 (en) 2009-07-02 2017-04-18 Flipchip International, Llc Method for building vertical pillar interconnect
JP5508802B2 (ja) * 2009-09-30 2014-06-04 株式会社東芝 半導体装置の製造方法
TWM397591U (en) * 2010-04-22 2011-02-01 Mao Bang Electronic Co Ltd Bumping structure
JP6111584B2 (ja) * 2012-03-06 2017-04-12 三菱マテリアル株式会社 はんだバンプの製造方法
US20130241058A1 (en) * 2012-03-16 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wire Bonding Structures for Integrated Circuits
KR101362306B1 (ko) * 2012-06-05 2014-02-13 주식회사 심텍 인쇄회로기판의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3015436B2 (ja) 1990-09-25 2000-03-06 株式会社東芝 半導体装置およびその接続方法
JP2784122B2 (ja) 1992-10-29 1998-08-06 ローム株式会社 半導体装置の製法
JP3266414B2 (ja) 1994-05-09 2002-03-18 三菱電機株式会社 はんだ供給法
US5539153A (en) 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JPH104098A (ja) * 1996-06-14 1998-01-06 Denso Corp バンプ電極形成方法
JP3352352B2 (ja) * 1997-03-31 2002-12-03 新光電気工業株式会社 めっき装置、めっき方法およびバンプの形成方法
JPH11214421A (ja) * 1997-10-13 1999-08-06 Matsushita Electric Ind Co Ltd 半導体素子の電極形成方法
JPH11340270A (ja) 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd はんだバンプ形成方法及び半導体モジュールの製造方法
US6028011A (en) 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump
JPH11260847A (ja) * 1998-03-13 1999-09-24 Fujitsu Ltd 半田バンプの形成方法
JP3410403B2 (ja) * 1999-09-10 2003-05-26 東京応化工業株式会社 ホトレジスト用剥離液およびこれを用いたホトレジスト剥離方法
US6465879B1 (en) * 1999-10-19 2002-10-15 Citizen Watch Co., Ltd. Structure for mounting semiconductor device, method of mounting same, semiconductor device, and method of fabricating same
JP3397313B2 (ja) * 1999-12-20 2003-04-14 富士通株式会社 半導体装置の製造方法及び電子部品の実装方法
JP3636429B2 (ja) 2000-11-27 2005-04-06 株式会社ミツトヨ 波長安定化標準光源

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542704B (zh) * 2006-12-25 2011-04-20 罗姆股份有限公司 半导体装置
CN101847610A (zh) * 2009-03-25 2010-09-29 卡西欧计算机株式会社 半导体装置及其制造方法
CN101847610B (zh) * 2009-03-25 2012-12-19 兆装微股份有限公司 半导体装置及其制造方法
CN102498565A (zh) * 2009-09-09 2012-06-13 东京毅力科创株式会社 半导体装置的制造方法
CN102498565B (zh) * 2009-09-09 2014-10-22 东京毅力科创株式会社 半导体装置的制造方法
CN102034721A (zh) * 2010-11-05 2011-04-27 南通富士通微电子股份有限公司 芯片封装方法
US8883627B2 (en) 2010-11-05 2014-11-11 Nantong Fujitsu Microelectronics Co., Ltd. Method for chip packaging
US9362173B2 (en) 2010-11-05 2016-06-07 Nantong Fujitsu Microelectronics Co., Ltd. Method for chip package

Also Published As

Publication number Publication date
KR100963372B1 (ko) 2010-06-15
US6689639B2 (en) 2004-02-10
US20030096494A1 (en) 2003-05-22
JP2003218152A (ja) 2003-07-31
CN1220250C (zh) 2005-09-21
KR100894929B1 (ko) 2009-04-27
TWI275144B (en) 2007-03-01
KR20090006037A (ko) 2009-01-14
KR20030040138A (ko) 2003-05-22
TW200300582A (en) 2003-06-01
JP3615206B2 (ja) 2005-02-02

Similar Documents

Publication Publication Date Title
CN1220250C (zh) 半导体器件的制造方法
KR101139050B1 (ko) 범프 형성 방법 및 땜납 범프
CN1197145C (zh) 凸块形成方法、半导体装置及其制造方法和半导体芯片
CN1083155C (zh) 通过容纳焊膏堆积使衬底隆起的方法
CN1295783C (zh) 电子装置
CN1437256A (zh) 半导体元件及其制造方法，和半导体器件及其制造方法
US7800240B2 (en) Under bump metallurgy structure and wafer structure using the same and method of manufacturing wafer structure
CN1443625A (zh) 焊料
KR100393363B1 (ko) 반도체 장치 및 그 제조 방법
TW200308072A (en) Electronic component with bump electrodes, and manufacturing method thereof
KR20060088025A (ko) 회로 장치 및 그 제조 방법
CN1516251A (zh) 半导体组件的制造方法及半导体组件
CN1677657A (zh) 半导体器件及其制造方法
CN104246996A (zh) 焊料凸块及其形成方法、以及具备有焊料凸块的基板及其制造方法
CN1638073A (zh) 形成倒装芯片的凸块焊盘的方法及其结构
US20070090170A1 (en) Method of making a circuitized substrate having a plurality of solder connection sites thereon
CN1253932C (zh) 半导体装置的制造方法
US20060099727A1 (en) Method of making a circuitized substrate having a plurality of solder connection sites thereon
US20060011482A1 (en) Electrocodeposition of lead free tin alloys
US20120042511A1 (en) Method of producing circuit board
TW200414853A (en) Solder supply method , solder bump using said method, formation method and device for said solder-coating film
CN1604269A (zh) 制造半导体器件的设备及方法和半导体器件
KR100808746B1 (ko) 회로 장치의 제조 방법
CN1684238A (zh) 引线框以及制造该引线框的方法
US7159758B1 (en) Circuit board processing techniques using solder fusing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050921

Termination date: 20201115

CF01 Termination of patent right due to non-payment of annual fee