CN1677657A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1677657A
CN1677657A CNA2005100545023A CN200510054502A CN1677657A CN 1677657 A CN1677657 A CN 1677657A CN A2005100545023 A CNA2005100545023 A CN A2005100545023A CN 200510054502 A CN200510054502 A CN 200510054502A CN 1677657 A CN1677657 A CN 1677657A
Authority
CN
China
Prior art keywords
mentioned
wiring
film
semiconductor device
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100545023A
Other languages
English (en)
Other versions
CN100372110C (zh
Inventor
岩崎良英
住江信二
森胜信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1677657A publication Critical patent/CN1677657A/zh
Application granted granted Critical
Publication of CN100372110C publication Critical patent/CN100372110C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B19/00—Layered products comprising a layer of natural mineral fibres or particles, e.g. asbestos, mica
    • B32B19/04—Layered products comprising a layer of natural mineral fibres or particles, e.g. asbestos, mica next to another layer of the same or of a different material
    • B32B19/045—Layered products comprising a layer of natural mineral fibres or particles, e.g. asbestos, mica next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的半导体器件具有：在硅晶片(4)的元件形成面上所形成的与电路电连接的电极区(2)；与上述电极区(2)电连接的进行了再布线的布线图形(5)；以及在上述布线图形(5)表面上通过上述布线图形(5)的氧化而形成了的氧化膜(10)。上述半导体器件通过形成了上述氧化膜(10)，可防止电特性等的可靠性的降低，同时与现有技术相比，可降低制造成本。

Description

半导体器件及其制造方法
技术领域
本发明是以日本国专利申请(特愿2004-063997)为基础的申请，它引用了上述日本国专利申请的记述。
本发明涉及使外部电极端子与在半导体晶片上所形成的布线图形键合的半导体器件及其制造方法。
背景技术
近年来，伴随半导体器件的高性能化·小型化，有要求半导体器件高密度化的趋势。为了满足该要求，通过采用芯片尺寸封装结构(CSP结构)、使外部电极端子以区域阵列状排列在半导体芯片的元件形成面一侧，对于同一尺寸的方形平面封装结构(QFP结构)可增加上述外部电极端子数。因而，具备了上述排列的CSP结构形成高密度表面安装型半导体器件的主结构。
以往，在制造CSP结构的半导体器件的过程中，一般来说，在外部电极端子上使用了焊料(solder)球。作为使用上述焊料球的优点，与用焊料镀层等形成凸点的方法相比，可举出能减少工序数、能削减设备投资和工序管理容易等。另外，作为上述焊料球在使用中的其它优点，与印刷焊料膏形成凸点的方法相比，可举出易于以任意的尺寸制作外部电极端子的情况等。
在焊料球的安装方法中，在用焊剂将焊料球暂时安装在规定的位置后，通过利用回流工序使焊料球熔融，随即冷却，可使上述焊料球在设置于半导体芯片的元件形成面上的键合范围(焊区)内键合。
但是，在上述焊料球安装工序和回流工序中，出现了在焊料球与焊区之间位置关系发生错位、相邻的各焊料球之间生成焊料桥的问题。
因此，以往需要用树脂制的阻焊剂覆盖焊区的周边，使熔融了的焊料球不发生偏离规定的键合范围的错位。
现根据图10和图11说明防止因采用树脂制的阻焊剂覆盖在上述焊区的周边面上而造成的错位的安装方法(专利文献1)。
图10所示的半导体器件具有设置了焊区17和布线图形5的印刷布线板16、以及为了将焊料球与上述布线图形5键合而使上述焊区17的一部分露出的形成了焊料球键合用的键合孔19的阻焊剂层15。
接着，根据图11(a)和图11(b)说明上述安装方法。11(a)是图10所示的椭圆形的焊区17中的示出沿某一直径方向(短径方向)20b剖开了的印刷布线板16的剖面的图10的A-A线向视剖面图。11(b)是图10所示的焊区中的沿另外某一直径方向(长径方向)20a剖开了的印刷布线板16的图10的B-B线向视剖面图。
在上述焊区17的某直径方向20b中，焊区17的两端部在与键合孔19的内壁之间具有间隙部18。因此，焊料球7遍及焊区17的某直径方向20b的全部进行键合。因此，应力不至集中在焊料球7的一部分上，从而提高了键合强度。
另外，在与上述焊区17的某直径方向20b正交的另一直径方向20a，利用阻焊剂层15覆盖焊区17的两端部。
因而，在焊料球7依靠其熔融而被键合在焊区17上时，在上述正交方向20a上，利用在焊区17的上表面所形成的键合孔19的壁面挡住熔融了的焊料球7。因此，可在焊区17的中央将焊料球键合，可防止焊料球7错位。
而且，布线图形5与被阻焊剂层15覆盖的焊区17的端部连接。因此，焊料球7靠键合孔19定位，可防止在被阻焊剂层15覆盖了的布线图形5的部位引起错位。
但是，在上述现有的方法中，上述阻焊剂层15使用环氧系阻焊剂，上述环氧系阻焊剂一般来说吸水率高、在高温、高湿环境下发生膨胀、剥落、划伤，从而具有为防止上述错位而往往形成缺陷等问题。
另外，还提出了将与环氧系树脂相比，其耐热性、耐湿性和粘附性均优的聚酰亚胺系树脂用于上述阻焊剂层15。在将上述聚酰亚胺系树脂用作上述阻焊剂层15时，在作为聚酰亚胺的前体的聚酰胺酸的形态中，在利用显影工序形成了配置图形后，由于上述图形的聚酰胺酸因加热而闭环，形成上述聚酰亚胺系树脂，所以通常必须在300℃以上进行高温固化。
另一方面，上述阻焊剂层15还在作为外部电极端子的焊料球7形成后，构成半导体器件，并被安装在印刷布线板上。此时，出于提高半导体器件与印刷布线板的安装可靠性的目的，在印刷基板安装后，一般在半导体器件表面的保护膜层与印刷基板之间注入底层填料进行键合。
此时，存在由布线层·保护膜层/阻焊剂层/底层填料层这样的不同材料构成的多个界面。一般可知，在借助于异种材料的组合使多个层相互层叠进行键合时，这些界面因应力及吸湿等而降低了键合可靠性。
(专利文献1)特开平9-232736号公报(公开日：1997年9月5日)
(专利文献2)特开2001-144223号公报(公开日：2001年5月25日)
在专利文献2中，公开了在铜的再布线的一端形成外部电极端子的芯片尺寸封装。此处，在用镀覆法形成外部电极端子用的铜的再布线在形成后，为了保护铜的再布线，在铜的再布线上涂敷保护膜(聚酰亚胺)而形成。其后，除去连接外部电极端子的区域的保护膜，在该除去了保护膜的位置的铜的再布线上形成外部电极端子。
在用上述焊料镀层等形成凸点时，如上所述，与安装焊料球而形成的方法相比，有工序数增加、增大设备投资和工序管理不易之类的各种缺点。
另外，在专利文献2所述的方法中，由于还有在聚酰亚胺与铜之间迁徙的问题，所以有必须在铜的再布线上形成阻挡层金属(Ni或Cr)、成本增高这样的问题。
另外，在不用上述镀覆法安装焊料球，而用回流法形成外部电极端子时，通过不形成保护膜(聚酰亚胺)而安装焊料球，并使之回流，就产生了使焊料球在铜的再布线上沾润铺展、因焊料球的形成而造成缺陷的不适当的情形。如果以氧化硅膜等无机物的绝缘膜作为保护膜，虽然避免了上述不适当的情形，但因形成绝缘膜而招致成本增高。
发明内容
本发明的目的在于提供可防止可靠性降低的半导体器件及其制造方法，还在于提供通过削减阻焊剂工序而与现有技术相比可降低制造成本的半导体器件及其制造方法。即，本发明在形成现有CSP结构的半导体器件的外部电极端子时，通过热处理或药液处理形成阻碍熔融了的外部电极端子沾润铺展到布线的任意范围内的氧化膜，从而不至像上述那样，熔融了的焊料球偏离规定的键合范围而发生错位。由此，本发明可省去用树脂制的阻焊剂层覆盖焊区周边的工序，因而无需本质上不会发生阻焊剂层的膨胀、剥落、划伤的使阻焊剂层固化的高温工序，还可防止因印刷基板安装后的应力及吸湿而使阻焊剂层和与阻焊剂层的上述界面处的可靠性的降低。另外，本发明通过削减阻焊剂工序，与现有技术相比，可提供降低了制造成本的半导体器件及其制造方法。
为了达到上述目的，本发明的半导体器件的特征在于，具有：基板；在上述基板的元件形成面上所形成的电路；与上述电路电连接的电极区；与上述电极区电连接并进行了再布线的布线图形；以及在上述布线图形表面上使上述布线图形氧化而形成了的氧化膜。
按照上述结构，由于在与上述电极区电连接并进行了再布线的布线图形表面上形成氧化膜，例如，在布线图形上形成由焊料制成的外部电极端子时，在上述外部电极端子形成时，即使上述焊料熔融，也可用与熔融焊料的沾润性差的上述氧化膜来防止熔融了的焊料在布线图形上沾润铺展。因而，上述结构能够在上述布线图形上可靠地形成上述外部电极端子。
而且，在上述结构中，由于通过布线图形的氧化形成氧化膜，可省去形成新的绝缘膜的额外的工序，还可降低制造成本。
为了达到上述目的，本发明的半导体器件的制造方法的特征在于，具有下述工序：在半导体器件用晶片的元件形成面上形成供电连接电极区与外部电极端子用的布线图形的工序；在上述布线图形上的外部电极端子的非形成区上形成使上述布线图形氧化了的氧化膜的工序；以及在上述布线图形上形成上述外部电极端子的工序。
按照上述方法，由于在外部电极端子的非形成区上所形成的布线图形上形成氧化膜，例如，在布线图形上形成由焊料制成的外部电极端子时，在上述外部电极端子形成时，即使焊料熔融，也可用与熔融焊料的沾润性差的上述氧化膜来防止熔融了的焊料在布线图形上沾润铺展。因而，上述方法能够在布线图形上可靠地形成上述外部电极端子。
而且，在上述方法中，由于通过上述布线图形的氧化形成上述氧化膜，可省去形成新的绝缘膜的额外的工序，还可降低制造成本。
本发明的其它的目的、特征和优点通过如下所示的记述可充分地得到了解。另外，本发明的权益可在参照了附图的下述说明中变得明白。
附图说明
图1(a)至图1(d)是示出本发明半导体器件的制造方法的第一实施例的各工序的一部分的概略剖面图。
图2(a)至图2(e)是示出上述半导体器件的制造方法的各工序的其它部分的概略剖面图。
图3(a)是为了说明而再次记述的上述图2(b)。
图3(b)至图3(e)是分别表示示出了上述半导体器件中所形成的氧化膜的形状的各例的平面图。
图4(a)至图4(c)是分别示出上述半导体器件的用途的各例的概略剖面图。
图5(a)至图5(d)是示出本发明半导体器件的制造方法的第二实施例的各工序的一部分的概略剖面图。
图6(a)至图6(e)是示出上述半导体器件的制造方法的各工序的其它部分的概略剖面图。
图7(a)至图7(d)是示出本发明半导体器件的制造方法的第三实施例的各工序的一部分的概略剖面图。
图8(a)至图8(d)是示出上述半导体器件的制造方法的各工序的其它部分的概略剖面图。
图9(a)至图9(d)是示出本发明半导体器件的制造方法的第四实施例的各工序的一部分的概略剖面图。
图10是现有技术中的半导体器件的一例的平面图。
图11(a)是上述图10中所示的半导体器件的A-A向视剖面图。
图11(b)是上述图10中所示的半导体器件的B-B向视剖面图。
具体实施方式
现根据图1至图9说明本发明的半导体器件及其制造方法的各实施例如下。在以下的各实施例中，根据上述半导体器件的制造方法，说明本发明的半导体装置。
(第一实施例)
图1(a)至图2(e)示出了本发明的制造方法的第一实施例的各工序，在硅晶片(基板)4上所形成的多个半导体芯片(半导体器件)之中，分别图示了只是1个芯片部分的各工序剖面。以下，应用图1(a)至图2(e)说明制造方法的第一实施例。
在图1(a)所示的硅晶片4中，通过未图示的电路形成工序形成集成电路等的电路及将该电路与外部电连接用的电极1区，还通过未图示的保护膜形成工序在任意的电极区2上形成具有开口部的保护膜3。
而且，在上述硅晶片4上，通过未图示的布线形成工序形成从电极区2上被电连接的布线图形5作为铜的再布线。此处，通过布线形成工序形成作为从电极区2上被电连接的布线图形5的铜的再布线，但不限定于此，例如也可以是使用了镍的再布线，也可以是其它的金属，也可以是以铜为主成分的合金或以镍为主成分的合金。上述所谓主成分，是指超过50克分子％的含量。
图1(b)示出了在作为在上述硅晶片4的元件形成面一侧所形成的再布线的布线图形5的表面上形成氧化膜10的氧化膜形成工序。通过将上述硅晶片4在设定于200℃的炉中加热2小时，在作为铜的再布线的布线图形5的表面上以50nm～70nm的厚度形成热氧化的氧化膜10。
此处，通过在设定于200℃的炉中加热2小时，在布线图形5的表面上形成热氧化的氧化膜10，但不限定于此，例如设定温度既可以不足200℃，又可以超过200℃，也可以分几个阶段改变温度。另外，加热时间不限定于2小时，既可以不足2小时，又可以超过2小时。此外，氧化膜10不限定于加热形成的氧化膜，例如也可以是用双氧水等的药品(药液)所形成的氧化膜，也可以是形成氧化亚铜膜，即所谓黑化膜的进行了黑化处理所形成的氧化膜。
图1(c)示出了在上述硅晶片4的元件形成面一侧涂敷感光性树脂11的感光性树脂涂敷工序。通过将必要充分量的液态的正型感光性树脂液滴在上述硅晶片4上，利用未图示的旋转涂敷机在硅晶片4上形成正型感光性树脂液的均匀的液膜。在设定于120℃的加热装置中将上述液膜加热10分钟，形成膜状的膜厚为10μm的感光性树脂11。
此处，将液态的正型感光性树脂液滴在上述硅晶片4上，利用旋转涂敷机在晶片上形成感光性树脂的均匀的液膜，通过在设定于120℃的加热装置中加热10分钟，形成膜厚为10μm的感光性树脂11，但不限定于此，例如感光性树脂11的原材料也可以是负型，加热温度既可以低于120℃，又可以高于120℃，加热时间既可以不足10分钟，又可以超过10分钟，即使没有加热处理，只要能期待得到所希望的性能即可。另外，感光性树脂的原料可以不是液态，例如也可以是膜状的所谓干膜。此外，也可以用印刷用版将树脂涂敷成任意的形状，以代替感光性树脂11。
图1(d)示出了将上述硅晶片4的元件形成面上所形成的感光性树脂11加工成任意的形状的曝光工序。在对上述硅晶片4利用未图示的曝光装置使感光性树脂11感光后，通过用未图示的显影装置进行显影处理，在后述欲安装焊料球的任意的位置形成感光性树脂11的开口部11a，在该开口部11a内使上述氧化膜10显露(露出)。
开口部11a的形成结果是，氧化膜10和布线图形5的形状如图3(b)至图3(e)所示，可考虑以下各例：形成氧化膜10，使之遮断布线图形5中的焊料球的安装区与布线图形5的形成区(非安装区)之间，也就是说介于上述安装区与形成区之间，但不限定于此，在后述的焊料球7熔融时，只要是不流动(不流出)超出所希望的范围的形状即可。
在图3(b)所述的形状中，氧化膜10系在焊料球的非安装区上和包围布线图形5中的焊料球的圆形安装区的周边部所形成的环形区上连接上述非安装区与环形区而形成。
在图3(c)所述的形状中，氧化膜10仅在上述环形区上形成。在图3(d)所述的形状中，氧化膜10仅在上述非安装区上形成，而不在上述安装区上形成。在图3(e)所述的形状中，氧化膜10在上述布线图形5中的面对安装区的位置的非安装区上横截布线图形5而形成。
图2(a)示出了除去上述硅晶片4上的感光性树脂11中的开口部11a内的氧化膜10的氧化膜除去工序。将上述硅晶片4在未图示的浓度为10％的稀硫酸中浸渍10分钟，仅仅除去使之显露的区域的氧化膜10。
此处，虽然将上述硅晶片4在未图示的浓度为10％的稀硫酸中浸渍10分钟以除去氧化膜10，但不限定于此，为了除去氧化膜，供浸渍的稀硫酸的浓度也可以不是10％，例如只要是5％以上即可。另外，浸渍时间也可以不是10分钟，例如不足10分钟也可，超过10分钟也可，为了除去氧化膜，供浸渍的液体也可以不是稀硫酸，例如也可以是硝酸或盐酸的水溶液。此外，除去氧化膜不限定于用液体进行刻蚀，例如也可以是利用等离子体等的气相反应的干法刻蚀。
图2(b)示出了剥离在上述硅晶片4上所形成的感光性树脂11的剥离工序。由未图示的有机溶剂和界面活化剂构成的所谓剥离液被保持在70℃，将上述硅晶片在上述剥离液中浸渍8分钟，以剥离并除去感光性树脂11，在纯水中清洗10分钟后，用等离子体灰化装置在氩气氛中进行500W、1分钟的灰化，对相当于上述开口部的部分，除去在剥离液浸渍和纯水清洗中所生成的氧化膜10。
此处，由有机溶剂和界面活化剂构成的所谓剥离液被保持在70℃，在上述剥离液中浸渍8分钟，以剥离感光性树脂11，在纯水中清洗10分钟后，用等离子体灰化装置在氩气氛中进行500W、1分钟的灰化，对相当于上述开口部的部分，除去在剥离液浸渍和纯水清洗中所生成的氧化膜10，但不限定于此，剥离液也可以不是有机溶剂和界面活化剂，例如只要是可剥离上述感光性树脂11的物质，如碱等即可。另外，剥离液的温度也可以不是70℃，例如只要是常温至低于剥离液的沸点的温度即可，浸渍时间也可以不是8分钟，只要在可完成剥离的范围内即可。此外，清洗后的等离子体灰化不一定需要，只要在后面所示的回流工序中焊料球7与布线图形5键合即可，气氛也可以不是氩，例如在利用了氢等的还原反应条件下也可。
图2(c)示出了准备转印了焊剂9的焊料球7的焊料球准备工序，2(d)示出了用未图示的焊料球安装装置将转印了焊剂9的焊料球7配置在上述硅晶片4的上述布线图形5上的除去了氧化膜10的任意的范围内的焊料球配置工序。首先，用未图示的焊料球安装装置准备转印了任意量的焊剂9的焊料球7。用上述焊料球安装装置，利用焊剂9的粘附(粘结)性，将焊料球7配置在上述布线图形5上的除去了氧化膜10的任意的范围内。也就是说，利用发生了塑性形变的贴紧焊剂9a，将焊料球7安装在上述安装区，使之贴紧显露了焊剂9的布线图形5。
此处，用未图示的焊料球安装装置准备转印了任意量的焊剂9的焊料球7，用上述焊料球安装装置，利用焊剂9的粘附性，将焊料球7配置在上述布线图形5上的除去了氧化膜10的任意的范围内，但不限定于此，即使焊剂9不预先转印到焊料球7上也可，例如用焊料球安装装置中所配备的焊剂转印用的针等转印到上述布线图形5上的除去了氧化膜10的任意的范围(安装区)内，也可将焊料球7配置并安装在转印了上述焊剂的任意的范围内。
图2(e)示出了用回流炉使配置了上述焊料球7的上述硅晶片4加热、冷却并对焊料球7与上述布线图形5进行键合的键合工序。通过将上述硅晶片4投入设定于260℃的回流炉中，将焊料球7溶解，然后冷却，使焊料球7凝固并与布线图形5键合。
此处，通过将上述硅晶片4投入设定于260℃的回流炉中，将焊料球7溶解，然后冷却，使焊料球7凝固并与布线图形5键合，但不限定于此，另外，设定温度也可以不是260℃，例如只要是足以使焊料球7熔融、流动的温度即可。
包括了如上所述得到的多个CSP结构的半导体芯片的硅晶片4用切割装置分割成一个一个的半导体芯片1，如图4(a)所示，使用回流炉经焊料球7与基板12键合。此时，以保护基板12一侧的布线图形5和提高键合强度为目的，在半导体芯片1与基板12之间也可注入底层填料13。
另外，在上述键合工序后，将适当量的液态密封树脂材料滴到上述半导体芯片表面的除焊料球7以外的任意的一个部位或多个部位，用未图示的旋转涂敷或利用密封树脂的流动性自然地铺展成均匀的膜厚、加热固化等适当的方法使之固化成密封树脂6后，也可用切割装置将由所得到的多个CSP结构的半导体芯片构成的未图示的晶片分割成一个一个的半导体芯片1。由此，如图4(b)所示，用上述密封树脂6覆盖保护膜3或氧化膜10的各显露区域，从上述密封树脂6的表面上得到使各焊料球7的前端的一部分露出的CSP结构的半导体芯片1。
此外，图4(c)是将上述硅晶片4应用于现有技术(特开平9-213830号公报(公开日：1997年8月15日))的例子。特开平9-213830号公报是以优先权主张编号592008的美国申请为基础的日本专利申请。
在上述现有技术中，在上述键合工序后，利用密封树脂6密封上述硅晶片4的布线图形形成面侧，使焊料球7的全部或一部分被掩埋，通过研磨固化了的密封树脂6，直至被掩埋的焊料球7的一部分显露为止，密封树脂6的研磨面与焊料球7的研磨面形成同一平面。
准备熔点比焊料球7低的新的焊料球14，用未图示的焊料球安装装置转印未图示的任意量的焊剂，用上述焊料球安装装置，利用焊剂的粘附性，配置上述研磨了的焊料球7的研磨面上准备好的上述低熔点焊料球14。
此处，用未图示的焊料球安装装置准备转印了未图示的任意量的焊剂的低熔点的新的焊料球14，用上述焊料球安装装置，利用焊剂的粘附性，配置上述研磨了的焊料球7的研磨面上准备好的上述低熔点焊料球14，但不限定于此，焊剂也可不预先转印到低熔点的新的焊料球14上，例如用未图示的焊料球安装装置中所配备的焊剂转印用的针等转印到上述研磨了的焊料球7的研磨面上，也可将上述低熔点的焊料球14配置在转印了上述焊剂的任意的范围内。
接着，通过将上述硅晶片4投入设定于245℃的回流炉中，将低熔点焊料球14溶解，然后冷却，使焊料球14凝固并与上述研磨了的焊料球7键合，形成外部电极端子。此处，通过将上述硅晶片4投入设定于245℃的回流炉中，仅溶解、然后冷却低熔点焊料球14，使低熔点焊料球14凝固并与上述研磨了的上述焊料球7键合，但不限定于此，设定温度也可以不是245℃，例如只要是足以使低熔点焊料球14熔融、流动，而且上述研磨了的焊料球7不至熔融的温度即可。
(第二实施例)
图5(a)至图6(e)示出了本发明的制造方法的第二实施例，在硅晶片4上所形成的多个半导体芯片之中，图示了只是1个芯片部分的各工序中的剖面。以下，应用图5(a)至图6(e)说明本发明的制造方法的第二实施例。
在图5(a)所示的硅晶片4中，通过未图示的电路形成工序形成集成电路元件等的电路及将该电路与外部电连接用的电极区，还通过未图示的保护膜形成工序在任意的电极区2上形成具有开口部的保护膜3。而且，在上述硅晶片4上，通过未图示的布线形成工序作为从电极区2上被电连接的铜的再布线的布线图形5从元件(电路)形成面至其背面侧被形成。此处，通过布线形成工序形成从电极区2上被电连接的铜布线作为布线图形5，但不限定于此，例如也可以是使用了镍的布线，也可以是其它的金属，也可以是合金。
图5(b)示出了在上述硅晶片4的元件形成面的背面一侧所形成的布线图形5的表面上形成氧化膜10的氧化膜形成工序。通过将上述硅晶片4在设定于200℃的炉中加热2小时，对作为铜布线的布线图形5中的显露的表面形成热氧化的氧化膜10。此处，通过在设定于200℃的炉中加热2小时，铜布线表面形成热氧化的氧化膜10，但不限定于此，例如设定温度既可以不足200℃，又可以超过200℃，也可以分几个阶段改变温度。另外，加热时间不限定于2小时，既可以不足2小时，又可以超过2小时。此外，氧化膜10不限定于加热形成的氧化膜，例如也可以是用双氧水等的药品所形成的氧化膜，也可以是形成氧化亚铜膜，即所谓黑化膜的进行了黑化处理所形成的氧化膜。
图5(c)示出了在上述硅晶片4的与元件形成面一侧相反的面即背面一侧将感光性树脂11涂敷成膜状的感光性树脂涂敷工序。通过将必要充分量的液态的正型感光性树脂液滴在上述硅晶片4上，利用未图示的旋转涂敷机在硅晶片4的背面一侧形成感光性树脂液的均匀的液膜。通过在设定于120℃的加热装置中加热10分钟，形成膜厚为10μm的感光性树脂11。
此处，通过将液态的正型感光性树脂液滴在上述硅晶片4上，利用旋转涂敷机在晶片上形成感光性树脂液的均匀的液膜，在设定于120℃的加热装置中加热10分钟，形成膜厚为10μm的感光性树脂11，但不限定于此，例如感光性树脂11的原料也可以是负型，加热温度既可以低于120℃，又可以高于120℃，加热时间既可以不足10分钟，又可以超过10分钟，即使没有加热处理，只要能期待得到所希望的性能即可。另外，感光性树脂的原料可以不是液态，例如也可以是膜状的所谓干膜。此外，也可以用印刷用版将树脂涂敷成任意的形状，以代替感光性树脂。
图5(d)示出了将上述硅晶片4的背面上所形成的感光性树脂11加工成任意的形状的曝光工序。在上述硅晶片4上利用未图示的曝光装置使感光性树脂11感光后，通过用未图示的显影装置进行显影处理，在后述欲安装焊料球的任意的位置的感光性树脂11上形成开口部11a，在该开口部11a内使上述氧化膜10显露(露出)。开口部11a的形成结果是，可考虑氧化膜10和布线图形5的形状为上述的图3(b)至图3(e)所示的例子，但不限定于此，在后述的焊料球7熔融时，只要是不流动超出所希望的范围的形状即可。
图6(a)示出了仅除去上述硅晶片4上的感光性树脂11的开口部11a内的氧化膜10的氧化膜除去工序。将上述硅晶片4在未图示的浓度为10％的稀硫酸中浸渍10分钟，除去在上述开口部11a内显露了的区域的氧化膜10，形成氧化膜开口部10a，使与除去了的氧化膜10对应的区域的布线图形5露出。
此处，虽然将上述硅晶片4在未图示的浓度为10％的稀硫酸中浸渍10分钟以除去氧化膜10，但不限定于此，为了除去氧化膜，供浸渍的稀硫酸的浓度也可以不是10％，例如只要是5％以上即可。另外，浸渍时间也可以不是10分钟，例如不足10分钟也可，超过10分钟也可，为了除去氧化膜，供浸渍的液体也可以不是稀硫酸，例如也可以是硝酸或盐酸的水溶液。此外，除去氧化膜不限定于用液体进行刻蚀，例如也可以是利用等离子体等的气相反应的干法刻蚀。
图6(b)示出了剥离上述硅晶片4上所形成的感光性树脂11的剥离工序。由未图示的有机溶剂和界面活化剂构成的所谓剥离液被保持在70℃，在上述剥离液中浸渍8分钟，以剥离感光性树脂11，在纯水中清洗10分钟后，用等离子体灰化装置在氩气氛中进行500W、1分钟的灰化，对相当于上述开口部11a的部分，除去在剥离液浸渍和纯水清洗中所生成的氧化膜10。
此处，由有机溶剂和界面活化剂构成的所谓剥离液被保持在70℃，在上述剥离液中浸渍8分钟，以剥离感光性树脂11，在纯水中清洗10分钟后，用等离子体灰化装置在氩气氛中进行500W、1分钟的灰化，对相当于上述开口部的部分，除去在剥离液浸渍和纯水清洗中所生成的氧化膜10，但不限定于此，剥离液也可以不是有机溶剂和界面活化剂，例如只要是可剥离上述感光性树脂11的物质，如碱等即可。另外，剥离液的温度也可以不是70℃，例如只要是常温至低于剥离液的沸点的温度即可，浸渍时间也可以不是8分钟，只要在可完成剥离的范围内即可。此外，如果是在后面所示的回流工序中焊料球7与布线图形5键合，清洗后的等离子体灰化不一定需要，气氛也可以不是氩，例如用氢等也可。
图6(c)示出了准备转印了焊剂9的焊料球7的焊料球准备工序，6(d)示出了用未图示的焊料球安装装置将转印了焊剂9的焊料球7配置在上述硅晶片4的上述布线图形5上的除去了氧化膜10的任意的范围内的焊料球配置工序。首先，用未图示的焊料球安装装置准备转印了任意量的焊剂9的焊料球7。用上述焊料球安装装置，如上述那样利用焊剂9的粘附性，将焊料球7配置在上述布线图形5上的除去了氧化膜10的任意的范围内。
此处，用未图示的焊料球安装装置准备转印了任意量的焊剂9的焊料球7，用上述焊料球安装装置，利用焊剂9的粘附性，将焊料球7配置在上述布线图形5上的除去了氧化膜10的任意的范围内，但不限定于此，即使焊剂9不预先转印到焊料球7上也可，例如用焊料球安装装置中所配备的焊剂转印用的针等转印到上述布线图形5上的除去了氧化膜10的任意的范围内，也可将焊料球7配置在转印了上述焊剂的任意的范围内。
图6(e)示出了用回流炉使配置了上述焊料球7的上述硅晶片4加热、冷却并对焊料球7与上述布线图形5进行键合的键合工序。通过将上述硅晶片4投入设定于260℃的回流炉中，将焊料球7溶解，然后冷却，使焊料球7凝固并与布线图形5键合，以此得到CSP结构的半导体芯片1。
此处，通过将上述硅晶片4投入设定于260℃的回流炉中，将焊料球7溶解，然后冷却，使焊料球7凝固并与布线图形5键合，但不限定于此，另外，设定温度也可以不是260℃，例如只要是足以使焊料球7熔融、流动的温度即可。
(第三实施例)
图7(a)至图8(d)示出了本发明的半导体器件及其制造方法的第三实施例，在硅晶片4上所形成的多个半导体芯片1之中，图示了只是1个芯片部分的剖面。以下，应用图7(a)至图8(d)说明上述制造方法的第三实施例。
在图7(a)所示的硅晶片4中，通过未图示的电路形成工序形成集成电路等的电路及将该电路与外部电连接用的电极区，还通过未图示的保护膜形成工序在任意的电极区2上形成具有开口部的保护膜3。而且，在上述硅晶片4上，通过未图示的布线形成工序，在电极区2上和在保护膜3上，形成作为从上述电极区2上被电连接的铜布线的布线图形5。此处，通过布线形成工序，形成作为从电极区2上被电连接的布线图形5的铜布线，但不限定于此，例如也可以是使用了镍的布线，也可以是其它的金属，也可以是合金。
图7(b)示出了在上述硅晶片4的元件形成面侧所形成的布线图形5的表面上形成感光性树脂11的感光性树脂涂敷工序。通过将必要充分量的液态的正型感光性树脂液滴在上述硅晶片4上，利用未图示的旋转涂敷机在硅晶片4上形成感光性树脂液的均匀的液膜，在设定于120℃的加热装置中加热10分钟，将膜厚为10μm的感光性树脂11形成为薄膜状。
此处，通过将液态的正型感光性树脂液滴在上述硅晶片4上，利用旋转涂敷机在晶片上形成感光性树脂液的均匀的液膜，在设定于120℃的加热装置中加热10分钟，形成膜厚为10μm的感光性树脂11，但不限定于此，例如感光性树脂11的原料也可以是负型，加热温度既可以低于120℃，又可以高于120℃，加热时间既可以不足10分钟，又可以超过10分钟，即使没有加热处理，只要能期待得到所希望的性能即可。另外，感光性树脂11的原料可以不是液态，例如也可以是膜状的所谓干膜。此外，也可以用印刷用版将树脂涂敷成任意的形状，以代替感光性树脂11。
图7(c)示出了将上述硅晶片4的元件形成面上所形成的感光性树脂11加工成任意的形状的曝光工序。在对上述硅晶片4利用未图示的曝光装置使感光性树脂11感光后，通过用未图示的显影装置进行显影处理，通过在欲安装焊料球7的任意的位置以外的区域(上述非安装区)中的将感光性树脂11开口，即除去，使上述布线图形5显露。
图7(d)示出了在上述硅晶片4的元件形成面一侧所形成的被显露的布线图形5的表面上形成氧化膜10的氧化膜形成工序。通过将上述硅晶片4在设定于200℃的炉中加热2小时，在作为铜布线的布线图形5的表面上形成热氧化的氧化膜10。
此处，通过在设定于200℃的炉中加热2小时，在上述布线图形5的表面上形成热氧化的氧化膜10，但不限定于此，例如设定温度既可以不足200℃，又可以超过200℃，也可以分几个阶段改变温度。另外，加热时间不限定于2小时，既可以不足2小时，又可以超过2小时。此外，氧化膜10不限定于加热形成的氧化膜，例如也可以是用双氧水等的药品形成氧化膜的氧化膜，也可以是形成氧化亚铜膜，即所谓黑化膜的进行黑化处理所形成的氧化膜。
图8(a)示出了剥离上述硅晶片4上所形成的感光性树脂11的剥离工序。由未图示的有机溶剂和界面活化剂构成的所谓剥离液被保持在70℃，在上述剥离液中浸渍8分钟，以剥离并除去感光性树脂11，在纯水中清洗10分钟后，用等离子体灰化装置在氩气氛中进行500W、1分钟的灰化，除去在欲安装上述焊料球7的任意的位置所残留的感光性树脂11。该剥离的结果是，上述氧化膜10的表面与上述布线图形5的显露表面形成为同一平面状，即一个面。
此处，由有机溶剂和界面活化剂构成的所谓剥离液被保持在70℃，在上述剥离液中浸渍8分钟，以剥离感光性树脂11，在纯水中清洗10分钟后，用等离子体灰化装置在氩气氛中进行500W、1分钟的灰化，除去在欲安装上述焊料球7的任意的位置所残留的感光性树脂11，但不限定于此，剥离液也可以不是有机溶剂和界面活化剂，例如只要是可剥离上述感光性树脂11的物质，如碱等即可。另外，剥离液的温度也可以不是70℃，例如只要是常温至低于剥离液的沸点的温度即可，浸渍时间也可以不是8分钟，只要在可完成剥离的范围内即可。
此外，如果是在后面所示的回流工序中焊料球7与布线图形5键合，清洗后的等离子体灰化不一定需要，气氛也可以不是氩，例如用氢等也可。
剥离的结果是，可考虑氧化膜10和布线图形5的形状如上述图3(b)至图3(e)所示的各例，但不限定于此，在后述的焊料球7熔融时，只要是不流动超出所希望的范围的形状即可。
图8(b)示出了准备转印了焊剂9的焊料球7的焊料球准备工序，8(c)示出了用未图示的焊料球安装装置将转印了焊剂9的焊料球7配置在上述硅晶片4的上述布线图形5上的除去了氧化膜10的任意的范围内的焊料球配置工序。用未图示的焊料球安装装置准备转印了任意量的焊剂9的焊料球7。用上述焊料球安装装置，借助于利用了焊剂9的粘附性的上述贴紧焊剂9a，将焊料球7配置在上述布线图形5上的除去了氧化膜10的任意的范围内。
此处，用未图示的焊料球安装装置准备转印了任意量的焊剂9的焊料球7，用上述焊料球安装装置，利用焊剂9的粘附性，将焊料球7配置在上述布线图形5上的除去了氧化膜10的任意的范围内，但不限定于此，即使焊剂9不预先转印到焊料球7上也可，例如用焊料球安装装置中所配备的焊剂转印用的针等转印到上述布线图形5上的除去了氧化膜10的任意的范围内，也可将焊料球7配置在转印了上述焊剂的任意的范围内。
图8(d)示出了用回流炉使配置了上述焊料球7的上述硅晶片4加热、冷却并对焊料球7与上述布线图形5进行键合的键合工序。通过将上述硅晶片4投入设定于260℃的回流炉中，将焊料球7溶解，然后冷却，使焊料球7凝固并与布线图形5键合。
此处，通过将上述硅晶片4投入设定于260℃的回流炉中，将焊料球7溶解，然后冷却，使焊料球7凝固并与布线图形5键合，但不限定于此，设定温度也可以不是260℃，例如只要是足以使焊料球7熔融、流动的温度即可。
将由以上所得到的多个CSP结构的半导体芯片1构成的硅晶片4用切割装置分割成一个一个的半导体芯片1，使用回流炉经焊料球7与基板12键合。此时，以保护基板12一侧的布线图形5和提高键合强度为目的，如图4(a)所示，在半导体芯片1与基板12之间也可注入底层填料13。
另外，在上述键合工序后，将适当量的液态密封树脂材料滴到上述半导体芯片1的表面的除焊料球7以外的任意的一个部位或多个部位，用未图示的旋转涂敷或利用密封树脂材料的流动性自然地铺展成均匀的膜厚、加热固化等适当的方法使之固化形成密封树脂6后，也可用切割装置将由所得到的多个CSP结构的半导体芯片构成的未图示的晶片分割成一个一个的半导体芯片1，由此，可得到如图4(b)所示的CSP结构的半导体芯片1。
此外，图4(c)是将上述硅晶片4应用于现有技术(特开平9-213830号公报)的例子，在上述键合工序后，利用密封树脂6密封上述硅晶片4的布线图形形成面一侧，使焊料球7的全部或一部分被掩埋，通过研磨固化了的密封树脂6，直至被掩埋的焊料球7的一部分显露为止，密封树脂6的研磨面与焊料球7的研磨面相互形成同一平面。
准备熔点比焊料球7低的新的焊料球14，用未图示的焊料球安装装置转印未图示的任意量的焊剂，用上述焊料球安装装置，利用焊剂的粘附性，配置上述研磨了的焊料球7的研磨面上准备好的上述低熔点焊料球14。
此处，用未图示的焊料球安装装置准备转印了未图示的任意量的焊剂9的低熔点的新的焊料球14，用上述焊料球安装装置，利用焊剂的粘附性，配置上述研磨了的焊料球7的研磨面上准备好的上述低熔点焊料球14，但不限定于此，焊剂也可不预先转印到低熔点的新的焊料球14上，例如用未图示的焊料球安装装置中所配备的焊剂转印用的针等转印到上述研磨了的焊料球7的研磨面上，也可将上述低熔点的焊料球14配置在转印了上述焊剂的任意的范围内。
通过将上述硅晶片4投入设定于245℃的回流炉中，将低熔点焊料球14溶解，然后冷却，使低熔点焊料球14凝固并与上述研磨了的焊料球7键合，形成外部电极端子。此处，通过将上述硅晶片4投入设定于245℃的回流炉中，溶解、然后冷却低熔点焊料球14，使低熔点焊料球14凝固并与上述研磨了的焊料球7键合，但不限定于此，设定温度也可以不是245℃，例如只要是足以使低熔点焊料球14熔融、流动，而且上述研磨了的焊料球7不至熔融的温度即可。
(第四实施例)
图9(a)至图9(c)示出了本发明的半导体芯片(半导体器件)1及其制造方法的第四实施例，在硅晶片4上所形成的多个半导体芯片1之中，图示了只是1个芯片部分的剖面。以下，应用图9(a)至图9(c)说明上述半导体芯片1及其制造方法的第四实施例。
在本第四实施例中，与上述第一至第三实施例的各实施例的不同点在于，如图9(a)至图9(c)所示，用包括了覆盖略呈球形的球主体37a及其外周表面的外皮状的焊料膜37b的焊料球37代替焊料球7。
作为上述球主体37a的原材料，可以是能耐受焊料膜37b的熔点左右的温度的具有耐热性的树脂，或者，也可以是铜或铜合金，还可以是作为导体的金属。
在使用了上述树脂的情况下，可轻量化，而且通过轻量化可提高焊料球37中的因粘附性而导致的安装性，从而能可靠地形成外部电极端子。另一方面，在作为球主体37a的原材料使用了铜或铜合金的情况下，可得到导电性优良的外部电极端子。
在作为上述球主体37a的原材料使用了铜或铜合金的情况的键合工序中，最好通过将上述硅晶片4投入晶片表面温度被设定成最高260℃且导入了氮的回流炉中，将焊料球37溶解，然后冷却，使焊料球37凝固并与布线图形5键合。此处，通过将上述硅晶片4投入晶片表面温度被设定成最高260℃且导入了氮的回流炉中，将焊料球37溶解，然后冷却，使焊料球37凝固并与布线图形5键合，但不限定于此，设定温度也可以不是260℃，例如只要是足以使焊料球37熔融、流动的温度即可。
本发明的半导体器件及其制造方法对于通过保护膜形成工序在电极区2上形成具有开口部的保护膜3、通过布线形成工序形成在作为从电极区2上被电连接的铜布线的布线图形5的硅晶片4来说，可以是由具有下述工序的方法和用上述方法得到的结构：在上述硅晶片4的元件形成面一侧所形成的布线图形5的表面上形成氧化膜10的氧化膜形成工序；在上述硅晶片4的元件形成面一侧涂敷感光性树脂11的感光性树脂涂敷工序；将上述硅晶片4的元件形成面上所形成的感光性树脂11加工成任意的形状的曝光工序；除去上述硅晶片4上的感光性树脂开口部的氧化膜10的氧化膜除去工序；剥离上述硅晶片4上所形成的感光性树脂11的剥离工序；准备转印了焊剂9的焊料球7的焊料球准备工序；用焊料球安装装置将转印了焊剂9的焊料球7配置在上述硅晶片4的上述布线图形5上的除去了氧化膜10的任意的范围内的焊料球配置工序；以及用回流炉使配置了上述焊料球7的上述硅晶片4加热、冷却并对焊料球7与上述布线图形5进行键合的键合工序。
按照上述方法，在经过上述各工序后，在与焊料球7键合的布线图形5中的任意的范围以外的布线图形5中，可阻止熔融了的外部电极端子的沾润铺展。
或者，本发明的半导体器件及其制造方法对于通过保护膜形成工序在电极区2上形成具有开口部的保护膜3、通过布线形成工序形成在作为从电极区2上被电连接的铜布线的布线图形5的硅晶片4来说，可以是由具有下述工序的方法和用上述方法得到的结构：在上述硅晶片4的元件形成面一侧所形成的布线图形5的表面上形成感光性树脂11的感光性树脂涂敷工序；将上述硅晶片4的元件形成面上所形成的感光性树脂11加工成任意的形状的曝光工序；在上述硅晶片4的元件形成面一侧所形成的布线图形5的表面上形成氧化膜10的氧化膜形成工序；剥离上述硅晶片4上所形成的感光性树脂11的剥离工序；准备转印了焊剂9的焊料球7的焊料球准备工序；用未图示的焊料球安装装置将转印了焊剂9的焊料球7配置在上述硅晶片4的上述布线图形5上的除去了氧化膜10的任意的范围内的焊料球配置工序；以及用回流炉使配置了上述焊料球7的上述硅晶片4加热、冷却并对焊料球7与上述布线图形5进行键合的键合工序。
按照上述方法，在经过上述各工序后，在与焊料球7键合的布线图形5中的任意的范围以外的布线图形5中，也可阻止熔融了的外部电极端子的沾润铺展。
这些结果是，由于熔融焊料与氧化膜10的沾润性差，即使未形成阻焊剂等，熔融以增加流动性的焊料也能制造可防止焊料流动到布线图形5的所希望的范围以外，从而也避免生成焊料桥的CSP结构的半导体器件。因而，在本发明中，可提供因本质上不会发生阻焊剂的膨胀、剥落、划伤而无需使阻焊剂固化的高温工序，还可防止因印刷基板安装后的应力及吸湿而使阻焊剂和与阻焊剂的上述界面处的可靠性的降低的半导体器件及其制造方法。另外，通过削减阻焊剂工序，与现有技术相比，可提供降低了制造成本的半导体器件及其制造方法。
接着，说明焊料与氧化膜10的沾润性。作为沾润性的定义，接触角方法较为简便，而举出“铺展试验(JIS Z 3197)”或“弯月形图试验(JIS C 0053)”用于比较“沾润性”本身。
在“铺展试验”中，测定熔融前(D)和熔融后(H)的焊料的高度，用D来除二者之差(D-H)，对算出的数值乘100，所得到的数值表示铺展率(％)。
在“弯月形图试验”中，在满盛熔融焊料的槽中，垂直浸渍试验片(在本情况下，为铜和表面氧化了的铜)，测定作用于此时的试验片上的力。即，在对焊料沾润性差的试验片与焊料的组合中，对试验片施加向上的力(按压试验片使之返回)，在沾润性良好的组合中，立即施加向下的力(由于爬上了试验片的熔融焊料在表面张力作用下使表面积缩小，作为结果，可将试验片引入)。通常利用熔融焊料的种类与试验片种类的组合，向上的力变成向下的力。此时，如以时间为X轴、以力为Y轴作图，则可在数值上确认试验片与熔融焊料“沾润”的过程。在浸渍后直至从向上变成向下的(力为0(N))的点被称为“沾润时间”，向下的作用力被称为“沾润力”。
在实际的焊料键合中，由于为了除去或防止生成表面氧化膜，使用了各种焊剂，尽管不可一概而论，但一般在“铺展试验”中，Cu在氧化前后的铺展率之差为“几％”。另一方面，在“弯月形图试验”中，在氧化膜不存在于表面的情况下，沾润时间“短于1秒”，在存在氧化膜的情况下，沾润时间固焊剂的种类而异，但在用焊剂除去氧化膜之前的期间，有例如在氧化膜的厚度为10nm时，沾润时间约为1(秒)的报告例。
通常，作为布线图形5的铜表面的自然氧化引起的氧化膜层为几nm，但在上述各实施例中，进行了200℃、2小时的加热处理，从已知在150℃、2小时的加热处理中生成50nm的氧化膜，推想在上述情况下会形成50nm以上的氧化膜10。因而，在未进行氧化膜10的形成处理的部分与已进行氧化膜10的形成处理的部分的“沾润时间”之差为5倍以上。
另外，作为氧化膜10的厚度，沾润性之“差”用需要持续的时间规定。因而，可知上述规定只要“回流炉内的键合工序中的焊料熔融状态所持续的时间”＜“用焊料除去氧化膜的时间”即可。
现实情况是，可考虑按照焊剂的种类、焊料的种类、回流温度设定条件而进行各种组合，氧化膜10的厚度被设定为远远厚于在“回流炉内的键合工序中的焊料熔融状态所持续的时间”中通过焊剂的作用而除去的氧化膜的厚度。
例如，在参考了上述报告例的数值的情况下，如假定氧化膜10的厚度为50nm，则加热时间为50nm/10nm/秒，通过以“超过焊料熔融温度的时间为短于5秒”作为回流炉的设定，可知理想情况是“维持在超过焊料熔融温度的时间(秒)×10(nm/秒)”以上。进而，可乘以安全率(例如，使之最终残留至少为10nm，最好为10nm～20nm左右的膜厚的氧化膜10)。
(工业上的可利用性)
在本发明的半导体器件及其制造方法中，由于通过使用氧化膜，特别是铜的氧化膜，能够可靠地形成可低成本化的使用了焊料球的外部电极端子，所以在可提高CSP结构这样的半导体器件的可靠性的同时，可省去新的绝缘膜的形成工序、降低制造成本，从而可适当地用于使用在移动电话等的通信机及液晶显示装置等的显示装置这样的电子装置中的半导体器件的领域。
为了解决上述课题，本发明的半导体器件是具有：与在基板的元件形成面上所形成的电路电连接的电极区；以及与上述电极区电连接的进行了再布线的布线图形的半导体器件，其特征在于：形成在上述布线图形表面上使上述布线图形氧化而形成了的氧化膜。
按照上述结构，通过在布线图形表面上形成氧化膜，例如在布线图形上形成由焊料制成的外部电极端子时，即使上述外部电极端子在形成时焊料熔融，也能利用与熔融焊料的沾润性差的上述氧化膜来防止熔融了的焊料沾润铺展在布线图形上，能够在上述外部电极端子的布线图形上可靠地形成。
而且，在上述结构中，由于利用布线图形的氧化形成氧化膜，所以可省去新的绝缘膜的形成这样额外的工序，也可降低制造成本。
在上述半导体器件中，上述布线图形最好以铜为主成分。按照上述结构，通过从以铜为主成分的材料形成布线图形，可使氧化膜的形成容易，同时可使氧化膜的除去工序简化，从而能够更可靠地形成由焊料制成的外部电极端子。
在上述半导体器件中，希望在上述布线图形上形成外部电极端子。在上述半导体器件中，上述外部电极端子也可以是将焊料形成为略呈球形的焊料球。在上述半导体器件中，上述外部电极端子最好与氧化膜的沾润性差。在上述半导体器件中，希望上述氧化膜被设置在上述布线图形上的上述外部电极端子的非形成区上。
在上述半导体器件中，上述外部电极端子也可以由略呈球形的树脂和覆盖其上而形成了的焊料构成，或者由略呈球形的金属和覆盖其上而形成了的焊料构成。在上述半导体器件中，上述略呈球形的金属可以由铜或含铜的合金构成。在上述半导体器件中，上述氧化膜也可以被设置在上述布线图形上的上述外部电极端子的与形成区相邻的区域上。
为了解决上述课题，本发明的半导体器件的制造方法的特征在于，具有下述工序：在半导体器件用晶片的元件形成面上形成将电极区与外部电极端子电连接用布线图形的工序；在上述布线图形上的外部电极端子的非形成区上形成将布线图形氧化了的氧化膜的工序；以及在布线图形上形成上述外部电极端子的工序。
按照上述方法，由于在外部电极端子的非形成区上，在布线图形上形成氧化膜，所以例如在布线图形上形成由焊料制成的外部电极端子时，即使上述外部电极端子在形成时焊料熔融，也能利用与熔融焊料的沾润性差的上述氧化膜来防止熔融了的焊料沾润铺展在布线图形上，能够在上述外部电极端子的布线图形上可靠地形成。
而且，在上述方法中，由于利用布线图形的氧化形成氧化膜，所以可省去新的绝缘膜的形成这样额外的工序，也可降低制造成本。
在上述制造方法中，上述形成氧化膜的工序也可以包含下述工序：使布线图形的整个表面氧化，形成整个面氧化膜的工序；以及除去在上述布线图形上的与形成外部电极端子的区域对应的整个面氧化膜部分的工序。在上述制造方法中，在上述除去工序中，也可以用稀硫酸。在上述制造方法中，上述除去工序，也可以用干法刻蚀除去整个面氧化膜部分。
在上述制造方法中，上述形成氧化膜的工序也可以包含下述工序：在上述布线图形中的形成外部电极端子的区域表面上，形成掩模层的工序；以及使具有上述掩模层的布线图形的表面氧化来形成氧化膜的工序。
在上述制造方法中，通过加热使上述布线图形表面氧化，也可以在布线图形表面上形成氧化膜。在上述制造方法中，用药液处理上述布线图形表面，也可以在布线图形表面上形成氧化膜。在上述制造方法中，上述药液也可以是双氧水。
(发明的效果)
如上所述，本发明的半导体器件具有在与电连接在电路上的电极区电连接的进行了再布线的布线图形的表面上使上述布线图形氧化而形成了的氧化膜的结构。
因此，上述结构通过在布线图形表面上配备氧化膜，收到了例如在布线图形上形成由焊料制成的外部电极端子时，即使上述外部电极端子在形成时焊料熔融，也能利用与熔融焊料的沾润性差的上述氧化膜来防止熔融了的焊料沾润铺展在布线图形上，能够在上述外部连接端子的布线图形上可靠地形成的效果。
而且，在上述结构中，由于利用布线图形的氧化形成氧化膜，所以还收到了可省去新的绝缘膜的形成这样额外的工序，也可降低制造成本的效果。
如上所述，本发明的半导体器件的制造方法是具有在半导体器件用晶片的元件形成面上将电极区与外部电极端子电连接用的布线图形中的外部电极端子的非形成区上形成使布线图形氧化了的氧化膜的工序的方法。
按照上述方法，由于在外部电极端子的非形成区上，在布线图形上形成氧化膜，所以收到了例如在布线图形上形成由焊料制成的外部电极端子时，即使上述外部电极端子在形成时焊料熔融，也能利用与熔融焊料的沾润性差的上述氧化膜来防止熔融了的焊料沾润铺展在布线图形上，能够在上述外部连接端子的布线图形上可靠地形成的效果。
而且，在上述方法中，由于利用布线图形的氧化形成氧化膜，所以还收到了可省去新的绝缘膜的形成这样额外的工序，也可降低制造成本这样的效果。
在发明的详细的说明事项中所实施的具体的实施形态或者实施例始终是为了阐明本发明的技术内容而提出的，不应仅限定于这样的具体例作狭义的解释，而可以在本发明的宗旨和下述的权利要求书的范围内，进行各种变更而付诸实施。

Claims (17)

1.一种半导体器件，其特征在于，具有：
基板；
在上述基板的元件形成面上所形成的电路；
与上述电路电连接的电极区；
与上述电极区电连接的进行了再布线的布线图形；以及
在上述布线图形表面上使上述布线图形氧化而形成了的氧化膜。
2.如权利要求1所述的半导体器件，其特征在于：
上述布线图形以铜为主成分。
3.如权利要求1所述的半导体器件，其特征在于：
在上述布线图形上，形成外部电极端子。
4.如权利要求3所述的半导体器件，其特征在于：
上述外部电极端子是将焊料形成为略呈球形的焊料球。
5.如权利要求3所述的半导体器件，其特征在于：
上述外部电极端子与氧化膜的沾润性差。
6.如权利要求3所述的半导体器件，其特征在于：
上述氧化膜被设置在上述布线图形上的上述外部电极端子的非形成区上。
7.如权利要求3所述的半导体器件，其特征在于：
上述外部电极端子由略呈球形的树脂和覆盖其上而形成了的焊料构成，或者由略呈球形的金属和覆盖其上而形成了的焊料构成。
8.如权利要求7所述的半导体器件，其特征在于：
上述略呈球形的金属由铜或含铜的合金构成。
9.如权利要求3所述的半导体器件，其特征在于：
上述氧化膜被设置在上述布线图形上的外部电极端子的与形成区相邻的区域上。
10.一种半导体器件的制造方法，其特征在于：
在半导体器件用晶片的元件形成面上形成供电连接电极区与外部电极端子用的布线图形的工序；
在上述布线图形上的上述外部电极端子的非形成区上形成使上述布线图形氧化了的氧化膜的工序；以及
在上述布线图形上形成上述外部电极端子的工序。
11.如权利要求10所述的半导体器件的制造方法，其特征在于：
上述形成氧化膜的工序包含：
使上述布线图形的整个表面氧化，形成整个面氧化膜的工序；以及
除去在上述布线图形上的与形成上述外部电极端子的区域对应的上述整个面氧化膜部分的工序。
12.如权利要求11所述的半导体器件的制造方法，其特征在于：
在上述除去工序中，用稀硫酸。
13.如权利要求11所述的半导体器件的制造方法，其特征在于：
在上述除去工序中，用干法刻蚀除去上述整个面氧化膜部分。
14.如权利要求10所述的半导体器件的制造方法，其特征在于：
上述形成氧化膜的工序包含：
在上述布线图形中的形成上述外部电极端子的区域表面上，形成掩模层的工序；以及
使具有上述掩模层的布线图形的表面氧化来形成上述氧化膜的工序。
15.如权利要求10所述的半导体器件的制造方法，其特征在于：
通过加热使上述布线图形表面氧化，在上述布线图形表面上形成上述氧化膜。
16.如权利要求10所述的半导体器件的制造方法，其特征在于：
用药液处理上述布线图形表面，在上述布线图形表面上形成上述氧化膜。
17.如权利要求16所述的半导体器件的制造方法，其特征在于：
上述药液是双氧水。
CNB2005100545023A 2004-03-08 2005-03-08 半导体器件及其制造方法 Expired - Fee Related CN100372110C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63997/04 2004-03-08
JP63997/2004 2004-03-08
JP2004063997A JP4094574B2 (ja) 2004-03-08 2004-03-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1677657A true CN1677657A (zh) 2005-10-05
CN100372110C CN100372110C (zh) 2008-02-27

Family

ID=34909335

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100545023A Expired - Fee Related CN100372110C (zh) 2004-03-08 2005-03-08 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20050194686A1 (zh)
JP (1) JP4094574B2 (zh)
KR (1) KR100686677B1 (zh)
CN (1) CN100372110C (zh)
TW (1) TWI274531B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102625575A (zh) * 2011-01-31 2012-08-01 索尼公司 电路板、半导体元件、半导体装置及其制造方法
CN112702848A (zh) * 2021-03-24 2021-04-23 成都市克莱微波科技有限公司 一种高频柔性微波印制电路板的清洗方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006033870B4 (de) * 2006-07-21 2009-02-26 Infineon Technologies Ag Elektronisches Bauteil mit mehreren Substraten sowie ein Verfahren zur Herstellung desselben
JP4219951B2 (ja) * 2006-10-25 2009-02-04 新光電気工業株式会社 はんだボール搭載方法及びはんだボール搭載基板の製造方法
JP5396750B2 (ja) * 2008-06-16 2014-01-22 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2010040599A (ja) * 2008-07-31 2010-02-18 Sanyo Electric Co Ltd 半導体モジュールおよび半導体装置
JP4737466B2 (ja) * 2009-02-09 2011-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法
US8712571B2 (en) * 2009-08-07 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for wireless transmission of diagnostic information
JP6571446B2 (ja) * 2015-08-11 2019-09-04 ローム株式会社 半導体装置
TWI771974B (zh) 2020-04-03 2022-07-21 韓商Ｎｅｐｅｓ股份有限公司 半導體封裝件
KR102635846B1 (ko) * 2020-04-03 2024-02-13 주식회사 네패스 반도체 패키지 및 그 제조방법
KR102621743B1 (ko) * 2020-04-03 2024-01-05 주식회사 네패스 반도체 패키지 및 그 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
DE19643609B4 (de) * 1996-10-14 2007-07-19 Pirelli Cavi E Sistemi S.P.A. Fertigungseinrichtung zum Aufbringen einer Oxidschicht auf die einzelnen Drähte eines vieldrähtigen Kupferleiters
US6903451B1 (en) * 1998-08-28 2005-06-07 Samsung Electronics Co., Ltd. Chip scale packages manufactured at wafer level
KR100269540B1 (ko) * 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
JP3137087B2 (ja) * 1998-08-31 2001-02-19 日本電気株式会社 半導体装置の製造方法
KR20000029054A (ko) * 1998-10-15 2000-05-25 이데이 노부유끼 반도체 장치 및 그 제조 방법
KR100313706B1 (ko) * 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
US6727593B2 (en) * 2001-03-01 2004-04-27 Kabushiki Kaisha Toshiba Semiconductor device with improved bonding
US6541303B2 (en) * 2001-06-20 2003-04-01 Micron Technology, Inc. Method for conducting heat in a flip-chip assembly
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102625575A (zh) * 2011-01-31 2012-08-01 索尼公司 电路板、半导体元件、半导体装置及其制造方法
CN112702848A (zh) * 2021-03-24 2021-04-23 成都市克莱微波科技有限公司 一种高频柔性微波印制电路板的清洗方法

Also Published As

Publication number Publication date
JP2005252162A (ja) 2005-09-15
KR20060043439A (ko) 2006-05-15
TW200601918A (en) 2006-01-01
TWI274531B (en) 2007-02-21
KR100686677B1 (ko) 2007-02-27
JP4094574B2 (ja) 2008-06-04
CN100372110C (zh) 2008-02-27
US20050194686A1 (en) 2005-09-08

Similar Documents

Publication Publication Date Title
CN1677657A (zh) 半导体器件及其制造方法
CN1185709C (zh) 半导体装置及其制造方法
CN1311547C (zh) 半导体器件及其制造方法、电路基板和电子装置
CN1117395C (zh) 半导体组件的制造方法及半导体组件
CN1295783C (zh) 电子装置
JP5095114B2 (ja) 固体撮像装置の製造方法
TWI549204B (zh) Manufacturing method of semiconductor device
TWI356460B (en) Semiconductor device including electrically conduc
US20040177997A1 (en) Electronic apparatus
KR100245257B1 (ko) 웨이퍼 수준의 반도체 패키지의 제조방법
TWI445146B (zh) 半導體封裝及使用其之半導體裝置
CN1443625A (zh) 焊料
US20080012131A1 (en) Semiconductor device, mounting construction of a semiconductor device, and method of manufacturing the semiconductor device with the mounting construction
CN1260590A (zh) 半导体器件、半导体晶片、半导体组件及半导体器件的制造方法
CN1344014A (zh) 半导体器件和半导体组件
US6849955B2 (en) High density integrated circuit packages and method for the same
JP2010109032A (ja) 半導体装置の製造方法
CN1531076A (zh) 半导体器件及其制造方法
CN1190843C (zh) 半导体装置及其制造方法
JP2002057252A (ja) 半導体装置及びその製造方法
JP3942299B2 (ja) チップスケールパッケージの製造方法
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
US20120013006A1 (en) Chip scale package and fabrication method thereof
CN112530896A (zh) 一种用于半导体封装的引线框架及其制备方法
JP2005353692A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080227

Termination date: 20130308