TWI275144B - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
TWI275144B
TWI275144B TW091133424A TW91133424A TWI275144B TW I275144 B TWI275144 B TW I275144B TW 091133424 A TW091133424 A TW 091133424A TW 91133424 A TW91133424 A TW 91133424A TW I275144 B TWI275144 B TW I275144B
Authority
TW
Taiwan
Prior art keywords
resin film
bump
solder
electrode
page
Prior art date
Application number
TW091133424A
Other languages
English (en)
Other versions
TW200300582A (en
Inventor
Seiki Sakuyama
Masayuki Ochiai
Ichiro Yamaguchi
Joji Fujimori
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW200300582A publication Critical patent/TW200300582A/zh
Application granted granted Critical
Publication of TWI275144B publication Critical patent/TWI275144B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05022Disposition the internal layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05023Disposition the whole internal layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05026Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/1148Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01011Sodium [Na]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

1275144 玖、發明說明 (發明說明應敘明:發明所屬之技術領域、先前技術、內容、實施方式及圖式簡單說明) L發明所屬之技術領域3 技術領域 本發明係有關於一種具有凸塊電極之半導體晶片 等半導體裝置之製造方法。 5 【先前技術】 發明之背景 近年來,有關電子零件對印刷電路板或陶瓷基板 之安裝方面,須高密度化之要求漸漸昇高。就半導體 晶片而言,以滿足該要求之安裝方式之裸晶安裝表受 10 注目。於裸晶安裝中,係傾向於取代過去的面朝上安 裝,而採用面朝下安裝或倒裝晶片安裝。於面朝上安 裝中,半導體晶片與基板電路之電連接係藉由絲焊法 來達成。於面朝下安裝或倒裝晶片安裝中,具有凸塊 電極之半導體晶片係連接該凸塊電極與電路基板之電 15 極且搭載於電路基板上。 第11a圖至第13c圖係顯示具有凸塊電極之半導 體晶片或半導體裝置之習知製造方法的一例。 於該習知方法中,首先,在第11a圖所示之半導 體基板60上,形成電鍍用之導電膜63,如第lib圖 20 所示,並且於該半導體基板60事先設有以預定間距 配設之多數電極部61及用以保護基板表面之保護膜 62,而該電極部61為於前述半導體基板60表面形成 圖案之A1電路或Cu電路的一部份。又,前述保護膜 62於與前述電極部61相對應處具有開口部62a。前 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 1275144 玖、發明說明 發明說明續頁 述導電膜63係藉由濺射或蒸鐘Ti、Ni或Cl!等,形 成為覆羞前述電極部61及保護膜62的表面者。 接著’如第11c圖所示,對前述半導體基板6〇 積層並形成樹脂膜64。具體而言,係對該半導體基 5 板6〇旋轉塗布具感光性之液狀樹脂組成物。 然後,如第12a圖所示,於該樹脂膜04形成開 邻64a。具體而言,對前述樹脂膜料之與各電極部 61相對應處,施行已使用預定掩膜(省略圖示)之曝光 處理及其後之顯像處理,藉此形成開口部64a。 接著,如第12b圖所示,於前述開口部62a及開 口部64a,藉由電鍍法形成障壁金屬層65。該障壁金 屬層65係為了防止電路材料從前述電極部6丨朝後述 焊料凸塊擴散及焊料成分從該焊料凸塊朝前述電極部 61擴散而設置者。障壁金屬層之形成方法亦有如曰 b 本專利公開公報特開平第6一14_號所示,採用無 電解電鍍法取代電鍍法者。 然後,如第12c圖所示,於各開口部⑷,藉由 電鍍法,堆積作為凸塊形成材料之鍍焊料的。 接著,如第13a圖所示,使用預定之剝離液去除 前述保護膜64。然後,如第13b圖所示, 前述導電膜63之露出處。接著,如第13c 蝕刻去除圖所示, 藉由加熱處理,暫時㈣前述鑛焊料66而形成焊料 凸塊66,。 ’ 於前述習知方法中,凸持拟士 & ϋ塊形成材料之鍍焊料66 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 20 1275144 玖、發明說明 料前述樹脂膜64之開口部咖藉由電錢 精由電錢法堆積而成之錢焊料66係如第仏圖所干 ,其一部份係呈跨上前述樹脂膜64之外緣凸出狀態 。即,該朗料66係具有跨上前述樹脂膜64之外緣 凸出部66a。因此,參照第13a圖,於前述步驟令, 10 有時該外緣凸出部66a會成為障礙,而無法好好地剝 離前述樹脂膜64。具體而言,容易產生在形成於前 述半導體晶片60表面之導電膜63與該外緣凸出部 66a間夾著前述樹脂膜64的一部份 除該•一形。若該樹脂一留下充:= 參照第13b圖,會阻礙前述導電膜63之钱刻去除, 及參照第13c ®,會阻礙前述焊料凸塊66,之形成。 -旦該焊料凸塊66’之形成受到阻礙,則該焊料凸塊 66’之咼度精度會有降低的傾向。 5 於該焊料凸塊66,之形成中,有時會採用金屬掩 膜印刷法來取代以具有開口部64a之樹脂膜64作為 掩膜使用之前述電鍍法,而。於金屬掩膜印刷法中, 首先,係準備事先設有多數開口部之金屬掩膜。各開 口部係設於與半導體晶片之電極部相對應之位置。於 20 各電極部係藉由微影成像法事先形成有障壁金屬層。 接著,使金屬掩膜之開口部與半導體晶片之電極部位 置相對合,且將金屬掩膜載置於半導體晶片表面。然 後,藉由印刷法,將含有焊料粉末之焊料膏供給至金 屬掩膜之開口部。接著,將金屬掩膜從半導體晶片表 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 1275144 玖、發明說明 面去除後’藉由進行加熱處理,熔融焊料膏 粉末。藉此’於半導體晶片之電極部上形成似球形之 焊料凸塊,該技術係揭示於例如日本專利公開公報特 開平第11 —340270號。 5 然而,於金屬掩膜印刷法中,將金屬掩膜載置於 半導體晶片上時,必須使開口部與電極位置相對合, 且電極之配設間距愈小,愈不易適當地位置相對合。 特別是當電極之配設間距為200/zm以下時,载置金 屬掩膜犄所產生之位置偏離的程度會相對地變得極大 1〇 。金屬掩膜之位置偏離會對凸塊之形成位置造成影響 ,且於半導體晶片對電路基板倒裝晶片接合時,會導 致導通不良。 再者,於金屬掩膜印刷法中,在對焊料膏施行加 熱處理前,必須從半導體晶片上去除金屬掩膜,且多 15 半於去除金屬掩膜同時亦會去除焊料膏的一部份。特 別是電極直徑愈小,且因此金屬掩膜之開口部直徑愈 小’則被去除之膏的比例佔填充於開口部之焊料膏整 體的比例有愈大的傾向。如此一來,一旦損失焊料膏 的一部份,則使電極直徑愈小以謀求電路之細微化會 20 愈不容易形成適當大小之焊料凸塊。 再者,於金屬掩膜印刷法中,由於係從半導體晶 片上去除金屬掩膜後對焊料膏施行加熱處理,故電極 上之焊料膏於該加熱處理中黏性會降低而容易流動。 結果’有時相鄰接之電極上的焊料膏會變成一體。此 (__斯驗麟’旨驗隨使臓頁) 1275144 玖、發明說明 發明說明續胃 時’相鄰而職之焊料凸㈣會短路。此現 之配設間距愈小時愈容易產生。 如此一來,若藉金屬掩膜印刷法,則不易高精度 地對具有以細小間距而設之電極的半導體晶片形成凸 5 塊。 又,於前述日本專利公開公報特開平第n —34〇27〇號所揭 示之技術中,為了規定供給有焊料膏之開口部,係使用聚 醯亞胺掩膜來取代金屬掩膜。然而,如日本專利公開公報 特開平第340270號所記载,該聚醯亞胺掩膜並未從半 1〇導體晶片上去除。於半導體晶片上,若聚醯亞胺掩膜殘存 於焊料凸塊周圍,則在將半導體晶片對電路基板倒裝晶片 接合後,於該半導體晶片及電路基板間會無法適當地填充 填充劑,聚醯亞胺掩膜將成為填充劑進入半導體晶片及電 路基板間之障礙。結果,於半導體晶片及電路基板間,不 15 易獲得充分的連接可靠性。 L 明内容】 發明之揭示 本發明係有關於一種半導體裝置之製造方法,其 係根據上述情形而想出者,且其係可高精度地於細小 20間距之電極部形成凸塊’並且,可與連接對象物間達 成良好的連接可靠性。 本發明所提供之半導體裝置之製造方法係包含有 :樹脂膜形成步驟,係對具有電極部之半導體基板, 形成用以覆蓋前述電極部之樹脂膜;開口部形成步驟 0續次頁(發明說明頁不敷使用時,請ii記並使臓頁) 1275144 發明說明#賣頁 玖、發明說明 ,係對前述樹脂膜,於與前述電極部相對應之位置形 成開口部;供給步驟,係用以將凸塊形成材料供給至 前述開口部;凸塊形成步驟,係藉由加熱處理,於前 述開口部形成凸塊;及去除步驟,係用以去除前述樹 5 脂膜。 若依上述構成之半導體裝置之製造方法,則可高 精度地於細小間距之電極部形成凸塊。 於本發明中,供給有凸塊形成材料之開口部係藉 由例如微影成像法或UV — YAG雷射而形成於樹脂膜 10 。設於半導體基板表面之電極部的配設間距即使為例 如200 // m以下般細小,若藉由微影成像法或UV — YAG雷射,則亦可以與電極相對應之細小間距位置精 度良好地於樹脂膜形成開口部。因此,即使是細小間 距,凸塊形成材料仍可位置精度良好地供給至各電極 15 部上。因此,若依本發明,則可位置精度良好地於半 導體基板表面之電極部形成凸塊。 本發明之樹脂膜係藉由例如用適當的溶劑溶解或 者使之膨脹並濕潤,而於凸塊形成後去除。因此,於 本發明中不會發生於凸塊形成前須將金屬掩膜除去之 20 金屬掩膜印刷法中產生之凸塊形成材料或焊料膏的一 部份損失等問題。 由於在上述伴隨著加熱處理之凸塊形成步驟中, 係將隔著凸塊形成材料之樹脂膜原封不動留在半導體 基板上,且形成凸塊,故相鄰接之凸塊間不會短路。 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 11 1275144 玖、發明說明 發明說明續頁 如此一來’若依本發明,則可位置精度良好地將 適量的凸塊形成材料供給至各電極部上,且,由於相 鄰接之凸塊間不會短路,故可高精度地於細小間距之 電極部形成凸塊。 5 若依本發明,則可得到在與連接對象物間可達成 良好的連接可靠性之半導體裝置。 於本發明中’係除去作為凸塊形成用掩膜而設之 樹脂膜。樹脂膜係於供給至其開口部之凸塊形成材料 經過加熱處理且形成凸塊後去除。於供給步驟結束後 1〇 ,即使凸塊形成材料呈外緣凸出狀態,於加熱處理之 際由該凸塊形成材料形成凸塊時,藉由表面張力作用 ,外緣凸出部會傾向消失。因此,若依本發明,則可 良好地去除為凸塊形成用而設之樹脂膜。由於凸塊形 成用樹脂膜未殘存,故在對電路基板等連接對象物接 15合半導體晶片後,可於該半導體晶片及連接對象物間 適當地填充封止樹脂或填充劑。若接合部藉由封止樹 脂或填充劑保護,則於半導體晶片及連接對象物間可 達成良好的連接可靠性。 如此一來,若依本發明,則可得到可高精度地於 20細小間距之電極部形成凸塊,且,在與連接對象物間 可達成良好的連接可靠性之半導體裝置。 於更理想的實施形態中,本發明相關之半導體裝 置製造方法係更包含於樹脂膜形成步驟前,藉由無電 解電鍍法,於電極部上形成障壁金屬層之步驟,且於 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 12 、 1275144 玖、發明說明 開口部形成步驟中,開口部係對樹脂膜形成為使前述 障壁金屬層露出。若依上述構成,則毋須形成藉電錢 法形成障壁金屬層之導電膜。因此,亦毋須進行導電 膜之蝕刻去除。由於毋須進行電鍍用導電膜之形成及 5 去除’故可謀求半導體裝置製造之高效率。 於其他理想的實施形態中,更包含於開口部形成 步驟後,藉由無電解電鍍法,於電極部上形成障壁金 屬層之步驟。即使依上述構成,由於毋須進行電鑛用 導電膜之开 >成及去除,故亦可謀求半導體裝置製造之 咼效率再者,右依上述構成,則由於開口部形成用 树月曰膜;又有接在JI爭壁金屬層之上表面,故於障壁金屬 層與積層形成於其上之凸塊間可達成良好的電連接。 用成P早壁金屬層之步驟最好是包含於電極部 上形成觸媒層之步驟,於該觸媒層上形成具有Ni—p 15 、Nl —B & Ni-P-B之組成的無電解鎳電鍍層之步 驟’及於該無電解錄電鍍層上形成無電解金電鑛層或 無電解把電鍍層之步驟。此時,觸媒層宜含有辞或纪 。若依上述構成,則可形成良好的障壁金屬層。 凸塊形成材料宜為包含焊料粉末之焊料膏,又, 20 該焊料粉末係含有從Sn、Pb、Cn、Ag、ln、Zn、Bi 、补、Aii所構成之群中選出之金屬。此時,凸塊形 成材料之供給係藉由使用滑動桿且將該凸塊形成材料 填充於開口部來進行。用滑動桿之填充宜進行兩次以 上。 0續次頁(發明說類不敷使觸,請註記雌用續頁) 13 、 1275144 玖、發明說明^ ^ ^ ^ ^ ^ ^ 發明說明續頁 於其他理想的實施形態中,更包含於樹脂膜形成 步驟前,對半導體基板,於用以形成導電膜以覆蓋電 極部之步驟與開口部形成步驟後,藉由電鍍法,於電 極部上形成障壁金屬層之步驟,且於供給步驟中,藉 5 由電鍍法,使凸塊形成材料堆積於障壁金屬層上。 本發明中,更理想的是於樹脂膜形成步驟中,以 具感光性之薄膜狀樹脂組成物作為樹脂臈並且貼合於 半導體基板。若依上述構成,則由於可使用事先調整 為應形成之樹脂膜的厚度而形成之薄膜狀樹脂組成物 1〇 ,故容易控制應形成於半導體基板上之樹脂膜的厚度 ,且’可輕易地形成較使用液狀樹脂組成物時更厚的 樹脂膜。為了將足量的焊料膏供給至形成於樹脂膜之 開口部,該樹脂膜宜具有30/zm以上的膜厚。又,若 樹脂膜具感光性,則於開口部形成中可採用微影成像 15 法。若依微影成像法,則可位置精度良好地以細小間 距於樹脂膜形成開口部。 更理想的是於去除步驟中使用pH8至PH13之剝 離液去除樹脂膜。又,更理想的是剝離液含有胺。剝 離液宜含有可抑制凸塊腐蝕之防蝕劑。又,剝離液宜 2〇 含有可抑制障壁金屬層及含有電極部之電路腐蝕之防 I虫劑。若依上述構成,則可好好地進行樹脂膜之去除 〇 更理想的是本發明更包含藉由助熔劑滅羧酸覆蓋 凸塊之步驟及進行加熱處理使該凸塊暫時熔融之步驟 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 14 1275144 發明說明續頁 一旦加熱 玖、發明說明 。於藉由助熔劑或羧酸覆蓋凸塊之狀態下, 熔融凸塊,則可整理凸塊之形狀。結果,可更高精度 地形成凸塊。 圖式之簡單說明 5 第1a圖至第1 d圖係顯示有關於本發明第1實施 形態之半導體裝置之製造方法的一部份步驟。 第2a圖至第2d圖係顯示接續第1 d圖之步驟。 第3a圖至第3c圖係顯示接續第2d圖之步驟。 第4a圖及第4b圖係依本發明相關之半導體裝置 10 之製造方法而得之半導體裝置的部分放大圖。 第5圖係顯示依本發明相關之半導體裝置之製造 方法而得之半導體裝置之對電路基板之倒裝晶片安裝 〇 第6a圖至第6d圖係顯示有關於本發明第2實施 15 形態之半導體裝置之製造方法的一部份步驟。 弟7a圖至弟7c圖係顯示接續第6d圖之步驟。 第8a圖至第8c圖係顯示有關於本發明第3實施 形悲之半導體裝置之製造方法的一部份步驟。 弟9a圖至弟9c圖係顯不接續第8c圖之步驟。 20 第10a圖至第10d圖係顯示接續第9c圖之步驟 〇 第11a圖至第11c圖係顯示具有凸塊電極之半導 體裝置之習知製造方法的一例。 第12a圖至第12c圖係顯示接續第llc圖之步驟 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 15 1275144 玖、發明說明 發明說明續頁
第13a圖至第13c圖係顯示接續第12c圖之步驟。 t實施方式;J 實施發明之最佳形態 5 第1a圖至第3c圖係顯示有關於本發明第1實施 开八、之半^體裝置之製造方法。於第i實施形態中, 首先,係準備第U圖所示之半導體基板1Ge該半導 體基板10係相當於半導體晶片或半導體晶圓。於該 半‘體基板1G係事先設有多數電極部η及保護膜U 1〇 。該多數電極部11為於基板表面形成圖案之電路(省 略圖示)的一部份,且以預定間距相互隔離。電路或 前述電極部U係由A1或Cu等所構成。前述保護膜 12係用以保護基板表面之電路等,且藉由例如聚酿 亞胺、Si02、Si3N4等形成。該保護膜12係於與前述 15 電極部11相對應之位置具有開口部12a。 於本實施形態中,於前述半導體基板1〇之各電 極部11上形成如第ld圖所示之障壁金為屋2。於該 P平壁金屬層2G之形成中,首先,如第lb圖所示,係 於前述電極部11上形成觸媒該觸媒層21係可 2〇藉由於溶解有亞鉛(Zn)或鈀(Pd)等觸媒金屬之處理液 浸潰前述半導體基板1〇而形成。 接著’如第lc圖所示,藉由無電解電鍍法,於 前述觸媒層21上形成鎳^ 22i該鎳層22係可藉由 於溶解有鎳(Ni)與磷(P)或碘(B)之無電解電鍍液浸潰 0續次頁(翻說日頎不驗臟,離霞使麵頁) 1275144 砍、發明說明 發明_|_胃 前述半導體基板10而形成。該鎳層22之厚-- 充分地防止焊料成分擴散之功能的觀點來看,宜為^ # m以上。 於本實施形態中,前述鎳層22係呈現其一部份 5 跨上前述保護膜12之外緣凸出狀態。於本發明中, 係不限於前述狀態,亦可藉由調節浸潰時間,使前述 鎳層22呈未跨上前述保護膜丨2之狀態。 於本實施形態中,雖然前述觸媒層21係形成於 前述錄層22形成後所殘存的厚度,但,於本發明係 10 *限於此,亦可藉由前述錄層22之形成,而以有意 使該觸媒層21薄膜化進而將其消滅之厚度來形成該 觸媒層21。例如,當採用鋅作為該觸媒層21之構成 材料時,由於前述鎳層22之堆積成長的初期反應為 堆積材料與該鋅間之置換反應,故有時依採用鋅之觸 15 媒層21之厚度的不同,該觸媒層21會因前述鎳層 22之形成而真正地消滅。 接著’如第Id圖所示,藉由無電解電鍍法,於 前述鎳層22上形成保護層23。該保護層23可藉由 於溶解有金(Au)或把(Pd)之無電解電鍍液浸潰前述半 20 導體基板10,而形成為金電鍍層或鈀電鍍層。該保 護層23係用以保護前述鎳層22,同時具有使焊料成 分對障壁金屬層20之濕潤性提高之功能。如此一來 ’可形成由前述觸媒層21、鎳層22及保護層23所 構成之障壁金屬層20。 0續次頁(翻翻頁不敷麵時,驗記並使用續頁) 17 ^ 1275144 玖、發明說明 然後,如第2a圖所示,係形成樹脂膜3〇以覆蓋 形成有刖述障壁金屬層2〇之各電極部u。該樹脂膜 3〇係可藉由將成形為乾膜狀之具感光性及絕緣性之 樹脂材料壓著於前料導縣板10而形成。接著, 藉由微衫成像法’如第2b圖所示,於前述樹脂膜 开乂成開口部3〇a。具體而言,藉由對該樹脂膜30之與 前述各電極部11相對應處施行曝光處理及其後之顯 像處理,而形成前述開口部30a。 10 15 發明說明
然後,如第2c圖所示,於前述開口部3〇a填充 焊料嘗40。於填充該焊料膏4〇之際,最好不要在前 述料月曰膜30上面大量地殘存多餘的焊料膏。因此, 例如,利用滑動桿(省略圖示)進行將塗I於該樹脂膜 3〇上面之多餘的焊料膏除去之作業是很有效的。為 了減輕滑動桿對前述樹脂膜3G之損害,宜使用較柔 軟的氨甲酸乙S旨橡膠滑動桿等。為了確實地將預定量 之焊料膏40填充於開口部3〇a,前述滑動動作宜進行 兩次以上。 前述焊料膏40係使用相對於由松香、溶劑、活 性劑等所構成之助溶劑成分,添加焊料粉末並加以混 20合者。用以構成焊料粉末之焊料係使用從H Cu、Ag、In、Zn、Bi、Sb、Au等所選出之單體金屬 二或者,由從該等所選出之多種金屬所構成之合金。 右考慮前述焊料膏4〇被填充於少數開口部3〇&,則該 f料膏4G中之焊料粉末為細小粉末亦可。更理想的 _次頁(發明說頓不敷使觸,請註記雌用續頁) " 18 1275144 玫、發明說明 發明說明續頁 疋焊料粉末之平均粒徑為20//m以下。然而,若平均 粒徑過小,則焊料膏之每單位體積的焊料表面積會增 大,且因表面積增大,後述活性劑之需要量也會增加 。為了將焊料膏中之活性劑控制在容許量以下,焊料 5 粉末之平均粒徑宜為5//m以上。 松香係可使用例如聚合松香、氫添加松香、酯化 松香等。 乙二醇單苯 1,3〜己二嗣 洛劑係可使用例如二甘醇一丁酯_、 鱗、2—甲基一 2,4 一戊二酮、2一甲基— 10 等0 活性劑係可使用羧酸及/或有機胺。羧酸係因於 分子構造中具有叛基,而於焊料膏中可發揮焊料粉末 表面及電極部表面之氧化膜去除能力。有機胺則因於 分子構造之骨胳具有胺基,而於谭料膏中可發揮悍料 15粉末表面及電極部表面之氧化膜去除能力。於本實施 形態中,係可使用從例如癸二酸、丁二酿酸、已二酸 、戍二酸、三乙醇胺、單乙醇胺、三丁胺等所選出之 一或二以上之幾酸及/或有機胺。為了充分地享受活 性劑之作用,係使用於焊料之炫點附近分解或者氣化 20之活性劑。又,由於活性劑必須在可將氧化去除能力 充分地發揮之膏中均勾地分散,故使用溶劑或者與松 香具有相溶性之活性劑。 亦可於本發明之烊科膏仙職予形態保持性,且 進而將可塑劑混合於助炫劍。可塑劑係可使用例如硬 _次頁(發明說類不雖綱,請註記並使用續頁) 19 ^ 1275144 玫、發明說明 發明說明續頁 化蓖麻子油、烴硬脂酸等。 一· 於本實施形態之半導體裝置之製造方法中,係於 開口部30a填充焊料膏4〇後,藉由加熱處理,使含 在該焊料膏40中之焊料粉末溶融。藉此,含在焊料 5嘗4〇巾之焊料成分以外之溶劑等成》會揮發消失, 同時如第2d圖所示,焊料成分會藉其表面張力而集 聚成似球形,且於其後之冷卻過程中固化。如此一來 ,可形成透過前述障壁金屬層2〇而固定於電極部n 之焊料凸塊41。 1〇 形成前述焊料凸塊41後,如第3a圖所示,將樹 脂膜30從前述半導體基板1〇之表面去除。如此一來 ,可製造具有多數作為外部連接用端子之焊料凸塊 41之半導體裝置X。於去除前述樹賴3G係使用驗 性溶液等剝離液。驗性溶液係可使用例如含有單乙醇 15 胺或三乙醇胺等之水溶液。 使用由鹼性溶液所構成之剝離液時,剝離液係宜 使用冰力口 了可防止前述焊料凸塊41腐姓之防餘劑者 。防钱劑係可使用例如木醣醇等醣醇、飢酸納、翻酸 鈉等。使用未添加防姓劑之剝離液時,凸塊表面容易 20遭該剝離液侵姓。例如使用Sn—pb共晶烊料形成焊 料凸塊41時,於絲樹脂膜3()之際,若使用未添加 防餘劑之驗性_液,制以構成焊料凸塊41之% “皮選擇性地钱刻。結果,於凸塊表面會產生高炫點 *的Pb層。右凸塊表面產生pb層,則為了使焊料凸塊 _次頁(發明說類不驗觸,_記並使臓頁) 1275144 玖、發明說明^ ^ ^ ^ ^ ^ ^ ^ ^ ^發明說明續頁 41整體再次溶融,必須加熱至Pb之溶點以上的高溫 〇 又,剝離液係宜使用添加了可抑制前述電極部 11及障壁金屬層20腐蝕之防蝕劑者。參照第lb圖, 5 於上述無電解電鍍法之觸媒處理中,觸媒層21係僅 形成於電極部n上,且並未形成於保護膜12之表面 。於無電解電鑛法中,由於電鑛金屬係於形成有觸媒 層21之處堆積成長,故鎳層22及保護層23會附著 形成於形成有觸媒層21之電極部u,且不會附著形 10成於保護膜12之表面。因此,於障壁金屬層2〇與保 濩膜12間會產生細小的間隙。這種間隙一旦存在, 則樹脂膜去除狀驗性剝離液會進入該間隙且到達電 ° 因此,一旦使用未添加防钱劑之驗性剝離液 ,則電極部11會被該剝離液侵蝕。又,一旦障壁金 15 屬層2〇遭到鹼性剝離液侵蝕,則該障壁金屬層20與 月,J述保遵膜12間之間隙會有擴大的傾向,且前述電 11之侵餘程度會變大。為了防止或者抑制該障 、、屬層20及電極部n之上述腐钱,故於驗性剝離 液中宜添加可顯示該作用之防餘劑。這種防姓劑係可 使用與上述作為對焊料凸塊41之防敍劑相同者。 接著就剞述半導體裝置X而言,宜整理焊料 凸塊41之形狀。在整理焊料凸塊41之形狀時,首先 士第3b圖所不,塗布助熔劑5〇以覆蓋焊料凸塊 瞻I表面。助炼劑5〇係使用關於包含在前述焊料膏之 ,九、(發明說赌不敷使觸,請註記搬用續頁) 1275144 玖、發明說明 助熔劑且含有上述松香、 除氧化膜之功能者。又, 面噴上不含松香等之固態 洛液’來取代前述助炼劑 於該水溶液不含固態部分 渣。 發明說明,續頁 5 溶劑、活性劑等,並具可去 於本發明中,亦可於凸塊表 的致酸,例如甲酸之水 5〇。若藉前述方法,則由 ,故可大幅減少加熱後之殘 接著,如第3c圖所示,藉由進行加熱處理,使 ^述焊料凸塊41再次溶融。如此—來,藉由暫時溶 融,可將該焊料凸塊41之形狀整理成良好的凸塊形 10 狀。 主第4a圖係第3c圖之部分放大圖。如第4a圖所 ’月追頌示,若依本發明,則前述焊料凸塊41係透過 障壁金屬層2G而設於半導體基板1G之電極部u上 。該障壁金屬層20係具有由觸媒層21、鎳層22及 15 保護層2:3所構成之積層構造。於本發明中,藉由無 電解電鍍法而形成之障壁金屬層2〇之上表面的一部 份係如第4b圖所示亦可除去。 於本實施形態相關之半導體裝置製造方法中,樹 脂膜30上之開口部3〇a係藉由微影成像法形成。即 20 使半導體基板10之電極部11的配設間距為例如200 //m以下般細小若依微影成像法,則亦可位置精度良 好地以與電極部11相對應之細小間距將開口部30a 形成於樹脂膜30。因此,即使是細小間距,凸塊形 成材料之焊料膏40亦可位置精度良好地供給至各電 0續次頁(翻說頸顿麵日自,_記纖臓頁) 1275144 發明說明_胃 精度良好 玖、發明說明 極部11。因此,若依本實施形態,則可位置 地將焊料凸塊41形成於半導體基板10之電極部U。 又,樹脂膜30係於該焊料凸塊41形成後,藉由適當 的,合劑〉谷解並去除之。因此,不會發生於凸塊形成前 5 須將金屬掩膜除去之金屬掩膜印刷法中產生之凸塊形 成材料或焊料膏的一部份損失等問題。再者,參照第 2d圖,在上述伴隨著加熱處理之凸塊形成步驟中, 由於將隔著焊料膏40之樹脂膜30原封不動留在半導 體基板10上,且形成焊料凸塊41,故相鄰接之焊料 10 凸塊41間不會短路。 如此一來,於本實施形態中,由於可將適量的焊 料貧40位置精度良好地供給至前述各電極部n上, 且相鄰接之凸塊41間不會短路,故可於細小間距之 電極部11高精度地形成焊料凸塊41。 15 於本實施形態相關之半導體裝置製造方法中,作 為凸塊形成用掩膜之形成於半導體基板1〇之樹脂膜 30係於供給至其開口部3〇a之焊料膏4〇經過加熱處 理且一形成焊料凸塊41後即去除。該焊料凸塊41之 直徑係小於該開口部3〇a之開口徑。因此,可不受焊 20 料凸塊41的阻礙而適當地將樹脂膜30去除。由於可 適萬地去除该樹脂膜30’故於前述半導體裝置X與 電路基板等連接對象物間可達成良好的連接可靠性。 第5圖係顯示使前述半導體基板X倒裝晶片接 合於電路基板70之狀態。於該電路基板70係事先設 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 23 1275144 砍、潑明說明 翻麵續頁 有多數電極部71 °該多數電極部71係設於與前述半 導體裝置X之焊料凸塊41相對應之位置。該焊料凸 塊41係溶融接合於該電極部71。於前述半導體裝置 X與電路基板70間係填充有填充劑72。由於凸塊形 5成用樹脂膜30未殘存於該半導體基板X,故前述填 充劑72可適當地填充於透過焊料凸塊41接合之半導 體裝置X及電路基板7〇間。藉由前述填充劑72,可 保護電極部11上之由障壁金屬層2〇、焊料凸塊41及 電極部71所構成之電連接部與前述半導體裝置χ及 10 前述電路基板7〇之結合部表面。結果,於該半導體 裝置X與電路基板70間可取得良好的連接可靠性。 第6a圖至第7c圖係顯示本發明第2實施形態相 關之半導體裝置之製造方法。於第2實施形態中,首 先,準備如第6a圖所示之半導體基板1〇。於該半導 15 體基板10係事先設有多數電極部11及保護膜12。該 半導體基板10之其他構成與關於該電極部i i及保護 膜12係與第1實施形態相關且與上述内容相同。 於本實施形態中,於前述半導體基板之保護 膜12上形成樹脂膜3〇,如第6b圖所示。該樹脂膜 2〇 3〇係藉由將成形為乾膜狀之具感光性及絕緣性之樹 脂材料壓著於前述半導體基板1〇而形成。接著,藉 由微影成像法,如第6c圖所示,於前述樹脂膜30形 成開口部30a。具體而言,對該樹脂膜3〇之與前述各 電極部11相對應處施行曝光處理及其後之顯像處理 0續次頁(發明麵頁不敷醜時,隱記雛臓頁) 1275144
玖、發明說明 ’藉此形成開口部3〇a。 然後,如第6d圖所示,於前述電極部^上,形 成由觸媒層21、鎳層22及保護層23所構成之障壁 金屬層20。就該障壁金屬層2〇之形成方法而言,係 與第1實施形態相關且與上述内容相同,並可參照第 ib圖至第id圖。 接著如第7a圖所示,於開口部3〇a填充焊料 貧4〇。就該焊料膏40之構成及填充方法而言,係與 第1實施形態相關且與上述内容相同。 再者,藉由加熱處理,使含在前述焊料膏4〇中 之焊料粉末溶融。藉此,含在該焊料膏40中之焊料 成刀以外的溶劑等成分會揮發消失,同時如第7b圖 所不,焊料成分會藉其表面張力而集聚成似球形,且 於其後之冷卻過程中固化。如此一來,可形成透過障 15 壁金屬層20而固定於電極部11之焊料凸塊41。 接著,如第7c圖所示,將前述樹脂膜3〇從前述 半導體基板10之表面去除。於去除該樹脂膜3〇係使 用鹼性溶液等剝離液。就剝離液而言,係與第1實施 形悲相關且與上述内容相同。如此一來,可製造具有 2〇 多數作為外部連接用端子之焊料凸塊41之半導體裝 置X。就該半導體裝置X而言,亦可與第1實施形態 相關,且參照第3b圖及第3c圖,並透過上述步驟, 藉此整理焊料凸塊41之形狀。 於本實施形態相關之半導體裝置製造方法中,前 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 25 1275144 玖、發明說明 發明說明續頁 述細脂膜30上之開口部3〇a係藉由微影成像法而位 置精度良好地形成。因此,即使是細小間距,凸塊形 $材料之前述焊料膏40亦可位置精度良好地供給至 月J述各電極部11。又,前述樹脂膜3〇係於前述焊料 凸塊41形成後,藉由適當的溶劑溶解並去除之。因 此不會發生於凸塊形成前須將金屬掩膜除去之金屬 掩膜印刷法中產生之凸塊形成材料或焊料膏的一部份 損失等問題。再者,於伴隨著加熱處理之凸塊形成步 驟中,由於將隔著焊料膏4〇之樹脂膜3〇原封不動留 10在半導體基板10上,且形成焊料凸塊41,故相鄰接 之焊料凸塊41間不會短路。 如此一來’於本實施形態中,由於可位置精度良 好地供給適量的焊料膏40,且相鄰接之凸塊41間不 會短路,故可於細小間距之電極部n高精度地形成 15 焊料凸塊41。 於本實施形態相關之半導體裝置製造方法中,作 為凸塊形成用掩膜之形成於半導體基板1〇之樹脂膜 30係於供給至其開口部3〇a之焊料膏4〇經過加熱處 理且一形成焊料凸塊41後即去除。該焊料凸塊41之 20 直徑係小於該開口部30a之開口徑。因此,可不受焊 料凸塊41的阻礙,而適當地將樹脂膜3〇去除。由於 可適當地去除該樹脂膜30,故如第5圖所示,在將 前述半導體裝置X倒裝晶片接合於電路基板之狀 態下’於該半導體裝置X與電路基板7〇間可適當地 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 1275144 玖、發明說明 發明說明,續頁 填充前述填充劑72。結果,於該半導體裝置χ與電 路基板70間可達成良好的連接可靠性。 再者,於本實施形態中,於前述電極部丨丨及前 述障壁金屬層20間之界面與該障壁金屬層2〇及前述 5 焊料凸塊41間之界面可達成良好的電連接。於本實 施形態中,前述樹脂膜30係參照第6b圖且如上述所 述,藉由將成形為乾膜狀之樹脂材料貼合於前述保護 膜12而形成。此時,該樹脂膜3〇不會與前述電極部 11接觸。因此,該電極部丨丨之露出面於本實施形態 10 之一連串的步驟中係不受前述樹脂膜30污染。又, 月’J述P早壁金屬層20係不與該樹脂膜30接觸且形成於 前述電極部11上,並且於該障壁金屬層2〇上積層形 成有焊料凸塊41。因此,該障壁金屬層2〇上面並不 會與例如前述樹脂膜30接觸而受污染。如此一來, 15 右依本貫施形態,則於前述電極部1 1及障壁金屬層 20間之界面與該障壁金屬層2〇及前述焊料凸塊41 間之界面並不會殘存有機物之樹脂膜3()。如此一來 ,若依本實施形態,則前述電極部1丨與障壁金屬層 20與焊料凸塊41間之電連接會更好。 20 第8a圖至第10d圖係顯示本發明第3實施形態 相關之半導體裝置之製造方法。於第3實施形態中, 首先,準備如第8a圖所示之半導體基板10。於該半 導體基板10係事先設有多數電極部U及保護膜12。 該半導體基板10之其他構成以及關於該電極部u及 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 27 1275144 玫、發明說明 發明說明續頁 保遵膜12係與第1實施形態相關且與上述内容相同 〇 於本實施形態中,係於前述半導體基板10之保 濩骐12上形成導電膜24,如第扑圖所示。該導電 5膜24係藉由濺射或蒸鑛Ti、Ni或Cu等,形成為覆 蓋前述電極部11及保護膜12表面者。接著,如第& 圖所示’於前述半導體基板1G積層形成樹脂膜3〇。 該樹脂膜30係可藉由將成形為乾膜狀之具感光性及 絕緣性之樹脂材料壓著於前述半導體基板1〇而形成 10 〇 然後,藉由微影成像法,如第9a圖所示,於前 述樹脂膜30形成開口部30a。具體而言,對前述樹脂 膜之與前述各電極部U相對應處施行曝光處理及其 後之顯像處理,藉此形成開口部3〇a。 15 接著,如第9b圖所示,藉由電鍍法,於前述電 極部11上形成障壁金屬層2〇。於該障壁金屬層2〇之 形成中,例如,首先,於溶解有鎳(Ni)之電解液浸潰 前述半導體基板10,且於前述導電膜24賦予預定電 位,藉此於開口部12a及開口部3〇a形成鎳層22。電 2〇 解液係可使用例如以硫酸鎳或氣化鎳等為主要成分之 錄電鐘浴等。該鎳層Μ之厚度從確保充分地防止焊 料成分擴散之功能的觀點來看,宜為2#m以上。於 本實施形態中’該鎳層22係呈現其一部份跨上前述 保護膜12之外緣凸出狀態。於本發明中,不限於上 0續次頁(翻翻頁不敷使腦,謙記纖麵頁) 28 1275144 玫、發明說明 ㉛狀態,亦可呈藉由調節電解時間,使該鎳^^~~- 會跨上該保護膜12之狀態。接著,於本實施形態中 ’藉由提高該鎳層22之焊料濕潤性,且於溶解有金 ㈣絲㈣之電舰浸潰前述半導體基板ig,而於 5該鎳層22上形成為金電錢層或纪電鑛層之保護膜 。於本發明中,當藉由錢法而形成之前述錦層22 顯示出充分的焊料濕潤性時,則前述保護層不形 成亦可。 然後,如第9c圖所示,對開口部3加,藉由電 1〇鑛法,供給作為凸塊形成材料之鑛谭料42。具體而 言’於溶解有焊料材料之電解液浸潰前述半導體基板 1〇,且於導電膜24料預定,藉此於障壁金屬 層20上堆積前述鑛焊料42。此時,若堆積足量的電 鑛材料,則前述鑛焊料42的一部份會跨上前述樹脂 15 膜30 ’而形成外緣凸出部42a。 接著如第10a圖所示,藉由加熱處理,使前述 鍍焊料42暫時溶融,以形成焊料凸塊43。此時,藉 由溶融狀態下之桿料材料的表面張力作用,前述外緣 凸出部42a會消失。如此一來,可形成透過前述障壁 20金屬層20而固定於前述電極部n之谭料凸塊仏。 、、^後如第l〇b圖所示,將前述樹脂膜3〇從前 述半導體基板1〇的表面去除。於去除該樹脂膜%係 使用鹼性溶液等剝離液。就剝離液而言,係與第1實 *施形態相關且與前述内容相同。接著,如第l〇c圖所 0’續次頁(翻麵府_騰,_麵麵顧) 1275144 玫、發明說明 發明說明續頁 示,使用預定之剝離液姓刻除去露出之導電膜24。 如此一來,可製造具有多數作為外部連接用端子之焊 料凸塊43之半導體裝置X。就該半導體裝^ X而言 ,亦可與第1實施形態相關,且參照第3b圖及第3c 5 圖,並透過上述步驟,藉此整理焊料凸塊43之形狀 ,如第10d圖所示。 於本實施形態相關之半導體裝置製造方法中,樹 脂膜30上之開口部30a係藉由微影成像法而位置精 度良好地形成。因此,即使是細小間距,凸塊形成材 10 料之前述鍍焊料42亦可位置精度良好地供給至前述 各電極部11。如此一來,於本實施形態中,由於可位 置精度良好地供給適量的鑛焊料42,故可高精度地 於細小間距之前述電極部11形成焊料凸塊43。 於本實施形態相關之半導體裝置製造方法中,作 15 為凸塊形成用掩膜之形成於前述半導體基板10之樹 脂膜30係於供給至其開口部30a之鍵焊料42經過加 熱處理且一形成前述焊料凸塊43後即去除。即,前 述外緣凸出部42a消失後,前述樹脂膜3〇即去除。 因此,不會受到該外緣凸出部42a阻礙,而可適當地 20 將該樹脂膜30去除。由於可適當地去除該樹脂膜30 ,故如第5圖所示,在將前述半導體基板X倒裝晶片 接合於電路基板7〇之狀態下,於該半導體基板X與 電路基板70間可適當地填充前述填充劑72。結果, 於該半導體基板X與電路基板70間可達成良好的連 0續次頁(發明說明頁不敷使用時’請註記並使用續頁) 30 1275144 _明賴_讀_ 玖、發明說明 接可靠性。 [實施例] 接著,就本發明之實施例加以記載。實施例1至 6係對應於前述第1實施形態。又,實施例7至12 5 係對應於第2實施形態,且實施例13至16係對應於 第3實施形態。 <實施例1> 將放入有120個具有3000個A1電極(電極直徑 :70# m,電極間距:150/z m)之半導體元件的晶圓 10 以30°C及5分鐘之條件浸潰於鋅酸鹽處理液(商品名 ••愛爾蒙(了少乇^ ; almon)en,梅爾特克斯(夕少 亍V夕只;MELTEX)製)。藉此,於各A1電極表面, 形成作為觸媒層之厚度為〇·1//m之Zn膜。接著,將 該晶圓以80°C及30分鐘之條件浸潰於無電解Ni—P 15 電鍍液(商品名:尼姆丹(二厶; NIMUDEN)NPR —4,上村工業製)。藉此,於A1電極上,透過Zn膜 ,形成作為鎳層之厚度為6# m之Ni—P層。接著, 將該晶圓以60°C及5分鐘之條件浸潰於無電解Au電 鍍液(商品名:普雷謝斯法布(7° bシ亇只7 7夕; 20 PRESYASFABU)IG7903 , 日 本 Electroplating Engineers製)。藉此,於鎳層形成厚度為〇.l//m之 Au膜。如此一來,於各A1電極上形成障壁金屬層。 然後,將作為樹脂膜之厚度為50/zm之薄膜狀 的丙烯酸酯樹脂(商品名:NIT— 250,尼齊哥摩特(二 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 31 1275144 發明說明
— 乇一卜 ^ ; NICHIGOMORTON)製),以 105°C 及載重3.5kgf/cm2之條件熱壓著於晶圓上之障壁金屬 層形成側。接著,使用玻璃薄膜,在與電極相對應處 以外之丙烯酸酯樹脂膜曝光後,藉由使2.3%之氫氧 5 化四甲銨水溶液作用,而於丙烯酸酯樹脂膜之電極對 應處形成直徑125/zm之開口部。 接著,將含有由63%Sn—Pb共晶焊料所構成之 粒徑25//m以下之焊料粉末的焊料膏藉由兩次滑動動 作,而填充於丙烯酸酯樹脂膜之開口部。然後,使焊 10 料膏以220°C暫時加熱熔融,而於各A1電極上形成 焊料凸塊。接著,藉由使含有作為鹼成分之單乙醇胺 5 %及作為防#劑之鈒酸鈉1 %之水溶液作用,以去 除晶圓上之丙烯酸酯樹脂膜。 然後,於焊料凸塊塗布助熔劑(商品名:R5003, 15 阿爾發梅特司(了少7 7夕夕; Alphametals)公司 製)。接著,使焊料凸塊以220°C暫時加熱熔融,以調 整各A1電極上之焊料凸塊的形狀。結果,可形成高 度75 且誤差1.5//m之高精度凸塊。於此,誤差 係指根據統計學上之標準偏差σ之值。 20 <實施例2> 將放入有120個具有3000個Α1電極(電極直徑 • 7 0 // m ’電極間距· 15 0 // m)之半導體元件的晶圓 以30°C及7分鐘之條件浸潰於Pd處理液(商品名··鹽 普雷特活化劑(工^ 7° b 一卜了夕于 < 一夕; 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 32 1275144 發明說顧續頁 玖、發明說明 saltplateactivator)440,梅爾特克斯(^ y 夕只; MELTEX)製)。藉此,於各A1電極表面,形成作為觸 媒層之厚度為0.1//m之Pd膜。接著,與實施例1同 樣地,於A1電極上,透過Pd膜,形成Ni—P層及其 5 後之Au膜。如此一來,於各A1電極上形成障壁金屬 層。 就形成障壁金屬層後之步驟而言,係與實施例1 同樣地,進行熱壓著丙烯酸酯樹脂膜、形成該樹脂膜 上之開口部、朝該開口部填充焊料膏、形成焊料凸塊 10 、去除丙烯酸酯樹脂膜、於焊料凸塊塗布助熔劑及焊 料凸塊之形狀調整。結果,可形成高度74.5//m且誤 差1.5 之高精度凸塊。 <實施例3> 將放入有120個具有3000個A1電極(電極直徑 15 : 70//m,電極間距:150/zm)之半導體元件的晶圓 以30°C及5分鐘之條件浸潰於鋅酸鹽處理液(商品名 :愛爾蒙(了少壬> ;ALMON)EN,梅爾特克斯(夕少 于V夕只;MELTEX)製)。藉此,於各A1電極表面, 形成作為觸媒層之厚度為之Zn膜。接著,將 20 該晶圓以80°C及40分鐘之條件浸潰於無電解Ni—B 電鐘液(商品名:尼伯倫(二求口 ^ ; NIBORON),瓦 德梅特(7 一少K ^夕少;Woldmetal)製)。藉此,於 A1電極上,透過Zn膜,形成作為鎳層之厚度為6//
m之Ni—B層。接著,與實施例1同樣地,於Ni—B 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 33 1275144 玫、發明說明 發明說明續頁 層上形成Au膜。如此一來,於各A1電極上形成障壁 金屬層。 就形成障壁金屬層後之步驟而言,係與實施例1 同樣地’進/[亍熱壓者丙燦酸g旨樹脂膜、形成該樹脂膜 上之開口部、朝該開口部填充焊料膏、形成焊料凸塊 、去除丙烯酸酯樹脂膜、於焊料凸塊塗布助熔劑及焊 料凸塊之形狀調整。結果,可形成高度75//m且誤差 1.4/zm之高精度凸塊。 <實施例4 > 10 就含在填充於丙烯酸酯樹脂膜之開口部的焊料膏 之焊料粉末而言,除了採用Sn—3.5%Ag共晶焊料來 取代63%Sn—Pb共晶焊料,且,將凸塊形成時及凸 塊形狀調整時之加熱溫度設為260°C以取代220°C以 外’係與實施例1用同樣方法形成凸塊。結果,可形 15 成高度75以m且誤差1.3//m之高精度凸塊。 <實施例5> 於凸塊形狀調整中,除了採用於減壓下(100t〇rr) 將70%之曱酸水溶液塗布於焊料凸塊,同時以22〇。〇 暫時加熱熔融焊料凸塊之方法,來取代將助熔劑塗布 2〇 於焊料凸塊後,以220°C暫時加熱熔融焊料凸塊之方 法以外,係與實施例1用同樣方法形成凸塊。結果, 可形成高度75.5//m且誤差L5//m之高精度凸塊。 <實施例6 > 除了使用放入有120個具有3000個Cu電極(電 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 34 ^ 1275144 發明露明續頁 玫、發明說明 極直徑:70// m,電極間距:150// m)之半導體元件 的晶圓來取代放入有120個具有3000個A1電極(電 極直徑:70 // m,電極間距:150 # m)之半導體元件 的晶圓以外,係與實施例1用相同方法形成凸塊。結 果,可形成高度74/zm且誤差1.5//m之高精度凸塊 <實施例7> 於放入有120個具有3000個A1電極(電極直徑 :70/zm,電極間距:150/zm)之半導體元件的晶圓 10 之電極形成側,將作為樹脂膜之厚度為50# m之薄膜 狀丙烯酸酯樹脂(商品名:NIT—250,尼齊哥摩特(二 千 3— 乇一卜 ^ ; NICHIGOMORTON)製)以 105。(:及 載重3.5kgf/cm2之條件熱壓著。接著,使用玻璃薄膜 ,且使與電極相對應處以外之丙烯酸酯樹脂膜曝光, 15 並使2.3%之氫氧化四甲銨水溶液作用,藉此於丙烯 酸酯樹脂膜之電極對應處形成直徑125/zm之開口部 。然後,將該晶圓以30°C及5分鐘之條件浸潰於鋅 酸鹽處理液(商品名:愛爾蒙(了少乇^ ; ALMON)EN ,梅爾特克斯(夕少于V夕只;MELTEX)製)。藉此, 20 於各A1電極表面,形成作為觸媒層之厚度為0.1//m 之Zn膜。接著,將該晶圓以8(TC及30分鐘之條件 浸潰於無電解Ni — P電鍍液(商品名:尼姆丹(二厶X ^ ; NIMUDEN)NPR—4,上村工業製)。藉此,於A1 電極上,透過Zn膜,形成作為鎳層之厚度為6/zm 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 35 1275144 玖、發明說明 分鐘之條 之Ni—P層。接著,將該晶圓以60°C及5 件浸潰於無電解Au電鍍液(商品名:普雷謝斯法布( 7° b シ亇只 7 7 文;PRESYASFABU)IG7903,日本 Electroplating Emgineers製)。藉此,於鎳層形成厚度 5 為0· 1 // m之Au膜。如此一來,於各A1電極上形成 障壁金屬層。 接著,將含有由63%Sn—Pb共晶焊料所構成之 粒徑25 /z m以下之焊料粉末的焊料膏藉由兩次滑動動 作,而填充於丙烯酸酯樹脂膜之開口部。然後,使焊 10 料膏以220°C暫時加熱熔融,而如上所述於形成有障 壁金屬層之各A1電極上形成焊料凸塊。接著,使含 有作為鹼成分之單乙醇胺5%及作為防蝕劑之釩酸鈉 1 %之水溶液作用,藉此去除晶圓上之丙烯酸酷樹脂 膜。接著,對焊料凸塊塗布助熔劑(商品名:R5003, 15 阿爾發梅特司(了 A 7 7夕夕> X ; Alphametals)公司 製)。然後,使焊料凸塊以220°C暫時加熱熔融,以調 整各A1電極上之焊料凸塊的形狀。結果,可形成高 度70#111且誤差1.5//m之高精度凸塊。 <實施例8> 20 對放入有120個具有3000個A1電極(電極直徑 :7 0 // m ’電極間距· 15 0 // in)之半導體元件的晶圓 之電極形成側,將作為樹脂膜之厚度為50//m之薄膜 狀丙烯酸酯樹脂(商品名:NIT— 250,尼齊哥摩特(二 于〕、一乇一卜^ ; NICHIGOMORTON)製)以 105°C 及 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 36 1275144 發明說明續頁 玖、發明讓明 5 載重3.5kgf/cm2之條件熱壓著。接著,使用玻璃薄膜 ,且使與電極相對應處以外之丙烯酸酯樹脂膜曝光, 並使2.3%之氫氧化四甲銨水溶液作用,藉此於丙烯 酸酯樹脂膜之電極對應處形成直徑125//m之開口部 。然後,將該晶圓以30°C及7分鐘之條件浸潰於Pd 處理液(商品名:鹽普雷特活化劑(塩7° b一卜了夕于 X —夕;saltplateactivator)440,梅爾特克斯(〆♦于 V夕只;MELTEX)製)。藉此,於各A1電極表面,形 成作為觸媒層之厚度為0.1/zm之Pd膜。接著,與實 10 施例7同樣地,於A1電極上,透過Pd膜,形成Ni —P層及其後之Au層。如此一來,於各A1電極上形 成障壁金屬層。 就形成障壁金屬層後之步驟而言,與實施例7同 樣地,進行朝丙烯酸酯樹脂膜之開口部填充焊料膏、 15 形成焊料凸塊、去除丙烯酸酯樹脂膜、對焊料凸塊塗 布助熔劑及焊料凸塊之形狀調整。結果,可形成高度 69 vm且誤差1.3//m之高精度凸塊。 <實施例9> 對放入有120個具有3000個A1電極(電極直徑 20 : 70 // m,電極間距:150 // m)之半導體元件的晶圓 之電極形成側,將作為樹脂膜之厚度為50 // m之薄膜 狀丙烯酸酯樹脂(商品名·· NIT— 250,尼齊哥摩特(二 千〕、一乇一卜 ^ ; NICHIGOMORTON)製)以 105°C 及 載重3.5kgf/cm2之條件熱壓著。接著,使用玻璃薄膜 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 37 1275144 發圈明續頁 _、發明說明 5 ,且使與電極相對應處以外之丙烯酸酯樹脂膜曝光, 並使2.3%之氫氧化四甲銨水溶液作用,藉此於丙烯 酸酯樹脂膜之電極對應處形成直徑125//m之開口部 。然後,將該晶圓以30°C及5分鐘之條件浸潰於鋅 酸鹽處理液(商品名:愛爾蒙(了少乇^ ; ALMON)EN ,梅爾.特克斯(〆少亍V夕只;MELTEX)製)。藉此, 於各A1電極表面,形成作為觸媒層之厚度為0.1#m 之Zn膜。接著,將該晶圓以80°C及40分鐘之條件 浸潰於無電解Ni—B電鍍液(商品名:尼伯倫(二示口 10 ^ ; NIBORON),瓦德梅特(y —少K夕夕> ;
Woldmetal)製)。藉此,於A1電極上,透過Zn膜,形 成作為鎳層之厚度為6/zm之Ni—B層。接著,與實 施例7同樣地,於Ni — B層上形成Au膜。如此一來 ,於各A1電極上形成障壁金屬層。 15 就形成障壁金屬層後之步驟而言,係與實施例7 同樣地,進行朝丙烯酸酯樹脂膜之開口部填充焊料膏 、形成焊料凸塊、去除丙烯酸酯樹脂膜、於焊料凸塊 塗布助熔劑及焊料凸塊之形狀調整。結果,可形成高 度70 #ιη且誤差1.5//m之高精度凸塊。 20 <實施例10> 就含在填充於丙烯酸酯樹脂膜之開口部的焊料膏 之焊料粉末而言,除了採用Sn—3.5%Ag共晶焊料來 取代63%Sn—Pb共晶焊料,且,將凸塊形成時及凸 塊形狀調整時之加熱溫度設為260°C以取代220°C以 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 38 1275144 玖、發明說明 發明說明續頁 外,係與實施例7用相同方法形成凸塊。結果,可形 成高度70 且誤差h2㈣之高精度凸塊。 <實施例11> 於凸塊形狀調整中’除了採用於減壓下(100叫 5冑70%之甲酸水溶㈣布於焊料凸塊,同時以22代 暫時加熱熔融焊料凸塊之方法,來取代將助熔劑塗布 於焊料凸塊後,以220。(:暫時加熱熔融焊料凸塊之方 法以外,係與實施例7用相同方法形成凸塊。結果, 可形成高度71//m且誤差之高精度凸塊。 10 <實施例12> 除了使用放入有120個具有3〇〇〇個Cu電極(電 極直徑· 70 // m,電極間距:15〇 # m)之半導體元件 的晶圓來取代放入有120個具有3〇〇〇個A1電極(電 極直徑:70/zm,電極間距:15〇//m)之半導體元件 15 的晶圓以外,係與實施例7相同方法形成凸塊。結果 ,可形成高度70//m且誤差1.5//m之高精度凸塊。 <實施例13> 於放入有120個具有3000個A1電極(電極直徑 :7〇//m,電極間距:150//m)之半導體元件的晶圓 20 之電極形成側,藉由濺射法,形成Ti層(厚度為〇.1 //m)及其上之Ni層(厚度為〇.i#m)作為電鍍用晶種 層(導電膜)。然後,於該晶圓之晶種層上,以105cc 及載重3.5kgf/cm2之條件熱壓著作為樹脂膜之厚度為 25"m之薄膜狀丙烯酸酯樹脂(商品名·· NIT — 225, 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 39 1275144 發明說明續頁 玖、發明說明 5 尼齊哥摩特(二—乇一卜^ ; NICHIGOMORTON) 製)。接著,使用玻璃薄膜,且使與電極相對應處以 外之丙烯酸酯樹脂膜曝光,並使2.3%之氫氧化四曱 銨水溶液作用,藉此於丙烯酸酯樹脂膜之電極對應處 形成直徑125 // m之開口部。然後,將該晶圓浸潰於 電解Ni電鍍液(商品名:米可羅法布夕口 7 7 :/ ; MICROFABU)NilOO,EIAJ 製),且以電流密度 0.3A/dm2之條件施行電鑛處理,藉此形成厚度為6/z m之鎳層。接著,將該晶圓浸潰於電解63%Sn—Pb 10 共晶焊料電鍍液(商品名:MXM03069—574A1,石原 藥品製),且以電流密度〇.3A/dm2之條件施行電鍍處 理,藉此於鎳層上形成厚度為30/zm之焊料層。然後 ,使鍍焊料以220°C暫時加熱熔融,藉此於各A1電 極上形成焊料凸塊。 15 接著,使含有作為鹼成分之單乙醇胺5%及作為 防钱劑之奴酸納1 %之水溶液作用,藉此去除晶圓上 之丙烯酸酯樹脂膜。然後,於焊料凸塊塗布助熔劑( 商品名:R5003,阿爾發梅特司(了少7 7夕夕少X ; Alphametals)公司製)。接著,使焊料凸塊以220°C暫 20 時加熱熔融,以調整各A1電極上之焊料凸塊的形狀 。結果,可形成高度74#m且誤差1.5//m之高精度 凸塊。 <實施例13> 於焊料層之形成中,除了使用電解Sn—3.5%Ag 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 40 1275144 發萌說明續g 石原樂品 玖、發興說明 共晶焊料電鑛液(商品名· TS — 140BASE ’ 製)來取代電解63%Sn—Pb共晶焊料電鍍液(商品名 :MXM03069— 574A1,石原藥品製),且,將凸塊形 成時及凸塊形狀調整時之加熱溫度設為260°C以取代 5 220°C以外,係與實施例13用相同方法形成凸塊。結 果可形成高度75/zm且誤差1.5/zm之高精度凸塊。 <實施例15> 除了使用放入有120個具有3000個Cu電極(電 極直徑:7 0 /z m ’電極間距:15 0 // in)之半導體元件 10 的晶圓來取代放入有120個具有3000個A1電極(電 極直徑:70//m,電極間距:150//m)之半導體元件 的晶圓以外,係與實施例13用相同方法形成凸塊。 結果,可形成高度74/zm且誤差1.5/zm之高精度凸 塊。 15 <實施例16> 於凸塊形狀調整中,除了採用於減壓下(lOOtorr) 將70%之甲酸水溶液塗布於焊料凸塊,同時以220°C 暫時加熱熔融焊料凸塊之方法,來取代將助熔劑塗布 於焊料凸塊後,以220°C暫時加熱熔融焊料凸塊之方 20 法以外,係與實施例13用相同方法形成凸塊。結果 ,可形成高度74//m且誤差1.5//m之高精度凸塊。 若依本發明,則於製造半導體裝置時,可高精度地於 細小間距之電極部形成凸塊。又,若依本發明,則可製造 出於與連接對象間可達成良好的連接可靠性之半導體裝置 0續次頁(發明說明頁不敷使用時,請註記並使用續頁) 41 1275144 玖、發明說明 發明說明續頁 。依本發明而得之前述半導體裝置係適合高密度安裝。 【圖式簡單說明】 第la圖至第id圖係顯示有關於本發明第1實施 形悲之半導體裝置之製造方法的一部份步驟。 5 第2a圖至第2d圖係顯示接續第id圖之步驟。 第3a圖至第3c圖係顯示接續第2d圖之步驟。 第4a圖及第4b圖係依本發明相關之半導體裝置 之製造方法而得之半導體裝置的部分放大圖。 第5圖係顯示依本發明相關之半導體裝置製造方 10 法而得之半導體裝置之對電路基板之倒裝晶片安裝。 第6a圖至第6d圖係顯示有關於本發明第2實施 形悲之半導體裝置之製造方法的一部份步驟。 第7a圖至第7c圖係顯示接續第6d圖之步驟。 第8a圖至第8c圖係顯示有關於本發明第3實施 15 形悲之半導體裝置之製造方法的一部份步驟。 第9a圖至第9c圖係顯示接續第8c圖之步驟。 第l〇a圖至第l〇d圖係顯示接續第9c圖之步驟 〇 第11a圖至第11c圖係顯示具有凸塊電極之半導 20 體裝置之習知製造方法的一例。 第12a圖至第12c圖係顯示接續第Uc圖之步驟 Ο 第13a圖至第13c圖係顯示接續第ι2 團之步驟 〇 25 0續次頁(發明說明頁不敷使用時,請註記並使用續百) 42 1275144 發明說明 玖、發明說明 【圖式之主要元件代表符號表】 10、60、X···半導體基板 63. · ·導電膜 11、61、71..·電極部 66…鍍焊料 12、62.··保護膜 66’…焊料凸塊 12a、62a···開口部 66a...外緣凸出部 20、65...障壁金屬層 70…電路基板 21···觸媒層 22…鎳層 23···保護層 30、64…樹脂膜 72...填充劑 30a、64a...開口部 40···焊料膏 41…焊料凸塊 50··.助溶劑 43

Claims (1)

1275144 拾、申請專利範圍 …; 第 91133424 號專利申請案 1· 一種半導體裝置之製造方法,包含有: 樹脂膜形成步驟,係對具有電極部之半導體基 板,形成用以覆蓋前述電極部之樹脂膜; 5 開°部形成步驟’係對前述樹賴,於與前述 電極部相對應之位置形成開口部; 供給步驟,係用以將焊料膏供給至前述開口部 f 凸塊形成步驟,係在業已形成前述開π部之樹 10 脂膜還殘留於前述半導體基板之狀態下,藉由加熱 處理,於前述開口部形成凸塊; 去除步驟,係用以去除前述樹脂膜; 覆蓋步驟,係ϋ由助炫劑或敌酸覆蓋前述凸塊 •,及 再人加熱處理步驟,係進行再次加熱處理步驟 使前述凸塊溶融。 2· 一種半導體裝置之製造方法,包含有: 樹脂膜形成步驟,係對具有電極部之半導體基 板,形成用以覆蓋前述電極部之樹脂膜; '〇 _㈣彡成步驟’係對前述樹賴,於與前述 電極部相對應之位置形成開口部; 供給步驟’係藉由電鍍法將凸塊形成材料供給 至前述開口部; 凸塊形成步驟,係在業已形成前述開口部之樹 0續次頁(申請專利範圍頁不 44 食丨 _____ •琐4、帽專利麵 电請 脂膜還殘留於前述半導體基板之狀態下,藉由加熱 處理,於前述開口部形成凸塊; 去除步驟’係用以去除前述樹脂膜; 覆蓋步驟,係藉由助熔劑或羧酸覆蓋前述凸塊 5 ;及 再次加熱處理步驟,係進行再次加熱處理步驟 使前述凸塊炫融。 45
TW091133424A 2001-11-15 2002-11-14 Method of manufacturing semiconductor device TWI275144B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001350720 2001-11-15
JP2002247847A JP3615206B2 (ja) 2001-11-15 2002-08-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200300582A TW200300582A (en) 2003-06-01
TWI275144B true TWI275144B (en) 2007-03-01

Family

ID=26624544

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091133424A TWI275144B (en) 2001-11-15 2002-11-14 Method of manufacturing semiconductor device

Country Status (5)

Country Link
US (1) US6689639B2 (zh)
JP (1) JP3615206B2 (zh)
KR (2) KR100963372B1 (zh)
CN (1) CN1220250C (zh)
TW (1) TWI275144B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6732913B2 (en) * 2001-04-26 2004-05-11 Advanpack Solutions Pte Ltd. Method for forming a wafer level chip scale package, and package formed thereby
JP2003198117A (ja) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd はんだ付け方法および接合構造体
JP2004349440A (ja) * 2003-05-22 2004-12-09 Renesas Technology Corp フリップチップ実装方法
TWI220304B (en) * 2003-06-20 2004-08-11 Advanced Semiconductor Eng Flip-chip package substrate and flip-chip bonding process thereof
US7276801B2 (en) * 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
JP4726409B2 (ja) * 2003-09-26 2011-07-20 京セラ株式会社 半導体素子及びその製造方法
JP2005116632A (ja) 2003-10-03 2005-04-28 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2005175128A (ja) * 2003-12-10 2005-06-30 Fujitsu Ltd 半導体装置及びその製造方法
JP3829860B2 (ja) * 2004-01-30 2006-10-04 株式会社デンソー 半導体チップの製造方法
JP2005268425A (ja) * 2004-03-17 2005-09-29 Toshiba Corp 半導体装置およびその製造方法
JP2006032619A (ja) * 2004-07-15 2006-02-02 Hitachi Ltd 低耐熱性表面実装部品及びこれをバンプ接続した実装基板
US20060024943A1 (en) * 2004-07-30 2006-02-02 Kang Sung K Prevention and control of intermetallic alloy inclusions that form during reflow of Pb free, Sn rich, solders in contacts in microelectronic packaging in integrated circuit contact structures where electroless Ni(P) metallization is present
JP3964911B2 (ja) * 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
TWI236048B (en) * 2004-10-21 2005-07-11 Advanced Semiconductor Eng Method for flip chip bonding by utilizing an interposer with embeded bumps
JP4822694B2 (ja) * 2004-11-22 2011-11-24 京セラ株式会社 半導体素子及び半導体素子実装基板
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
TWI253697B (en) * 2005-04-08 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a flip chip package
US20070111500A1 (en) * 2005-11-01 2007-05-17 Cowens Marvin W Method and apparatus for attaching solder balls to substrate
KR100718169B1 (ko) * 2006-01-12 2007-05-15 한국과학기술원 니켈 표면 처리된 전자부품과 무전해 니켈 표면 처리된전자부품의 접합방법
JP2007220959A (ja) * 2006-02-17 2007-08-30 Fujitsu Ltd 半導体装置及びその製造方法
JP5162851B2 (ja) 2006-07-14 2013-03-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US20080136019A1 (en) * 2006-12-11 2008-06-12 Johnson Michael E Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications
KR20090101435A (ko) * 2006-12-25 2009-09-28 로무 가부시키가이샤 반도체 장치
JP5058714B2 (ja) * 2007-08-21 2012-10-24 スパンション エルエルシー 半導体装置及びその製造方法
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
KR20090080623A (ko) * 2008-01-22 2009-07-27 삼성전기주식회사 포스트 범프 및 그 형성방법
KR100975654B1 (ko) * 2008-02-26 2010-08-17 한국과학기술원 Co가 첨가된 Sn-3.5Ag 솔더와 Ni-P 하부금속층간의 접합 신뢰성이 향상된 솔더 접합 구조
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device
JP2010232230A (ja) * 2009-03-25 2010-10-14 Casio Computer Co Ltd 半導体装置およびその製造方法
EP2449582A4 (en) * 2009-07-02 2013-06-12 Flipchip Internat L L C METHODS AND STRUCTURES FOR VERTICAL COLUMN INTERCONNECTION
US9627254B2 (en) 2009-07-02 2017-04-18 Flipchip International, Llc Method for building vertical pillar interconnect
JP5307669B2 (ja) 2009-09-09 2013-10-02 東京エレクトロン株式会社 半導体装置の製造方法及び電気的接続を得る方法
JP5508802B2 (ja) * 2009-09-30 2014-06-04 株式会社東芝 半導体装置の製造方法
TWM397591U (en) * 2010-04-22 2011-02-01 Mao Bang Electronic Co Ltd Bumping structure
CN102034721B (zh) 2010-11-05 2013-07-10 南通富士通微电子股份有限公司 芯片封装方法
CN102034720B (zh) 2010-11-05 2013-05-15 南通富士通微电子股份有限公司 芯片封装方法
JP6111584B2 (ja) * 2012-03-06 2017-04-12 三菱マテリアル株式会社 はんだバンプの製造方法
US20130241058A1 (en) * 2012-03-16 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wire Bonding Structures for Integrated Circuits
KR101362306B1 (ko) * 2012-06-05 2014-02-13 주식회사 심텍 인쇄회로기판의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3015436B2 (ja) 1990-09-25 2000-03-06 株式会社東芝 半導体装置およびその接続方法
JP2784122B2 (ja) 1992-10-29 1998-08-06 ローム株式会社 半導体装置の製法
JP3266414B2 (ja) 1994-05-09 2002-03-18 三菱電機株式会社 はんだ供給法
US5539153A (en) 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JPH104098A (ja) * 1996-06-14 1998-01-06 Denso Corp バンプ電極形成方法
JP3352352B2 (ja) * 1997-03-31 2002-12-03 新光電気工業株式会社 めっき装置、めっき方法およびバンプの形成方法
JPH11214421A (ja) * 1997-10-13 1999-08-06 Matsushita Electric Ind Co Ltd 半導体素子の電極形成方法
JPH11340270A (ja) 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd はんだバンプ形成方法及び半導体モジュールの製造方法
US6028011A (en) 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump
JPH11260847A (ja) * 1998-03-13 1999-09-24 Fujitsu Ltd 半田バンプの形成方法
JP3410403B2 (ja) * 1999-09-10 2003-05-26 東京応化工業株式会社 ホトレジスト用剥離液およびこれを用いたホトレジスト剥離方法
US6465879B1 (en) * 1999-10-19 2002-10-15 Citizen Watch Co., Ltd. Structure for mounting semiconductor device, method of mounting same, semiconductor device, and method of fabricating same
JP3397313B2 (ja) * 1999-12-20 2003-04-14 富士通株式会社 半導体装置の製造方法及び電子部品の実装方法
JP3636429B2 (ja) 2000-11-27 2005-04-06 株式会社ミツトヨ 波長安定化標準光源

Also Published As

Publication number Publication date
CN1420527A (zh) 2003-05-28
KR100963372B1 (ko) 2010-06-15
US6689639B2 (en) 2004-02-10
US20030096494A1 (en) 2003-05-22
JP2003218152A (ja) 2003-07-31
CN1220250C (zh) 2005-09-21
KR100894929B1 (ko) 2009-04-27
KR20090006037A (ko) 2009-01-14
KR20030040138A (ko) 2003-05-22
TW200300582A (en) 2003-06-01
JP3615206B2 (ja) 2005-02-02

Similar Documents

Publication Publication Date Title
TWI275144B (en) Method of manufacturing semiconductor device
US8497200B2 (en) Method to form solder alloy deposits on substrates
JP3819806B2 (ja) バンプ電極付き電子部品およびその製造方法
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
JP4237325B2 (ja) 半導体素子およびその製造方法
JP4431606B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
US7863741B2 (en) Semiconductor chip and manufacturing method thereof
US20100132998A1 (en) Substrate having metal post and method of manufacturing the same
US8871631B2 (en) Method to form solder deposits on substrates
JP4115306B2 (ja) 半導体装置の製造方法
JP2002016178A (ja) 半導体装置およびその製造方法
JP4453919B2 (ja) バンプ電極付き電子部品の製造方法
JP2006100844A (ja) バンプ電極付き電子部品
JP3407839B2 (ja) 半導体装置のはんだバンプ形成方法
JP2000349111A (ja) はんだ接合用電極
US20080119056A1 (en) Method for improved copper layer etching of wafers with c4 connection structures
JP3412969B2 (ja) 半導体装置及びその製造方法
JP4667637B2 (ja) 電子部品の接合方法
JP4025322B2 (ja) 半導体装置の製造方法
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JP2002016197A (ja) 半導体装置およびその製造方法
CN116666228A (zh) 一种功率芯片混合凸点的结构、制作方法及半导体器件
JP2006054498A (ja) バンプ電極付き電子部品の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees