KR101330969B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101330969B1
KR101330969B1 KR1020127008986A KR20127008986A KR101330969B1 KR 101330969 B1 KR101330969 B1 KR 101330969B1 KR 1020127008986 A KR1020127008986 A KR 1020127008986A KR 20127008986 A KR20127008986 A KR 20127008986A KR 101330969 B1 KR101330969 B1 KR 101330969B1
Authority
KR
South Korea
Prior art keywords
wafer
electrode pad
substrate
electrode
liquid
Prior art date
Application number
KR1020127008986A
Other languages
English (en)
Other versions
KR20120062888A (ko
Inventor
하루오 이와쯔
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20120062888A publication Critical patent/KR20120062888A/ko
Application granted granted Critical
Publication of KR101330969B1 publication Critical patent/KR101330969B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H01L2224/06517—Bonding areas having different functions including bonding areas providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

제1 기판 및 제2 기판을 적층하고, 상기 제1 기판 상에 형성되는 제1 전극 패드와, 상기 제2 기판 상에 형성되어, 상기 제1 전극 패드에 대응하는 제2 전극 패드를 전기적으로 접속함으로써 형성되는 반도체 장치의 제조 방법이 개시된다. 이 제조 방법은 상기 제1 전극 패드를 친수화 처리하는 제1 친수화 처리 공정과, 상기 제1 기판 상의 상기 제1 전극 패드가 형성된 면에 액체를 공급하는 액체 공급 공정과, 상기 액체가 공급된 상기 제1 기판 상에, 상기 제1 전극 패드가 형성된 면과 상기 제2 전극 패드가 형성된 면을 대향시켜 상기 제2 기판을 적재하는 적재 공정을 포함한다. 상기 적재 공정에 있어서, 상기 액체에 의해, 상기 제1 전극 패드와 상기 제2 전극 패드의 위치 정렬이 행해진다.

Description

반도체 장치의 제조 방법 {METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은 기판을 적층하여 형성되는 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치의 소형화, 고속화, 고집적화가 진행되는 것에 수반하여, 이들 반도체 장치가 형성된 기판 상에 설치되어, 기판의 외부와 전기적으로 접속되는 전극 패드도 미세화가 진행되고 있다.
한편, 소형화, 고속화, 고집적화된 반도체 장치가 형성되는 복수의 기판을 적층함으로써, 더욱 고집적화된 반도체 장치가 있다.
반도체 장치가 형성된 복수의 기판을 적층하여 이루어지는 반도체 장치에 있어서는, 전술한 바와 같이 전극 패드가 미세화된 경우라도, 적층하는 기판의 전극 패드가 확실하게 전기적으로 접속되도록, 고정밀도로 위치 정렬한 후 적층 구조를 형성해야만 한다. 이와 같은 기판의 위치 정렬 방법 및 적층 구조의 형성 방법을 포함하는 반도체 장치의 제조 방법으로서, 몇 개의 방법이 개시되어 있다.
예를 들어, 기판 사이에 접착제를 도포하고, 기판의 패턴을 광학적으로 검지하여, 가위치 정렬하고, X선 등으로 기판을 투시하면서 위치 확인을 행하고, 위치 확인 정보를 바탕으로, 웨이퍼의 위치를 조정하고, 그 후 접착제를 도포ㆍ경화시키는 방법이, 예를 들어 특허 문헌 1에 개시되어 있다.
또한, 기판 홀더의 기판 보유 지지면이 복수의 보유 지지 영역으로 분할되고, 또한 각 보유 지지 영역에 있어서 기판을 흡착하는 힘, 또한／또는 기판을 다른 쪽의 기판에 압박하는 힘을 독립으로 제어할 수 있도록 하는 방법이, 예를 들어 특허 문헌 2에 개시되어 있다.
일본 특허 출원 공개 제2009-49051호 공보 일본 특허 출원 공개 제2005-302858호 공보
그런데 상기한 바와 같은 적층 구조를 갖는 반도체 장치의 제조 방법에 있어서, 각 기판 상의 반도체 장치의 전극 패드를 고정밀도로 위치 정렬하는 경우, 다음과 같은 문제가 있다.
한쪽의 기판의 전극 패드와, 다른 쪽의 기판의 전극 패드 사이를 확실하게 전기적으로 접속하기 위해서는, 기판을 적층할 때에, 고정밀도로 위치 정렬할 필요가 있다. 통상적으로는, 기판 상에 설치된 얼라인먼트 마크를 위치 정렬 장치에 설치한 전하 결합 소자(CCD) 카메라로 관찰하면서 위치를 정렬하는 등의 방법이 사용되고 있다.
그러나 특허 문헌 1에 개시되는 방법에서는, 기판의 패턴을 광학적으로 검지하기 위한 CCD 카메라 등의 검지 기구 이외에, X선 등으로 기판을 투시하여 위치 확인을 행하는 기구를 필요로 하는 경우가 있다.
또한, 특허 문헌 2에 개시되는 방법에서는, 기판의 패턴을 광학적으로 검지하기 위한 전술한 CCD 카메라 등의 검지 기구 이외에, 기판을 다른 쪽의 기판에 압박하는 힘을 독립으로 제어할 수 있도록 하는 기구를 필요로 하는 경우가 있다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 미세화 또는 협피치화된 전극 패드를 전기적으로 접속함으로써 기판을 적층하여 형성하는 경우에 있어서, 복잡한 기구를 사용하는 일 없이, 기판을 높은 정밀도로 위치 정렬할 수 있어, 전극 패드를 확실하게 전기적으로 접속할 수 있는 반도체 장치의 제조 방법을 제공한다.
본 발명의 제1 형태에 따르면, 제1 전극 패드가 형성되는 제1 기판과, 상기 제1 전극 패드에 대응하는 제2 전극 패드가 형성되는 제2 기판을 적층하고, 상기 제1 전극 패드와, 대응하는 상기 제2 전극 패드를 전기적으로 접속함으로써 반도체 장치를 형성하는, 반도체 장치의 제조 방법이 제공된다. 이 제조 방법은, 상기 제1 전극 패드를 친수화 처리하는 제1 친수화 처리 공정과, 상기 제1 기판 상의 상기 제1 전극 패드가 형성된 면에 액체를 공급하는 액체 공급 공정과, 상기 액체가 공급된 상기 제1 기판 상에, 상기 제1 전극 패드가 형성된 면과 상기 제2 전극 패드가 형성된 면을 대향시켜 상기 제2 기판을 적재하는 적재 공정을 포함한다. 상기 적재 공정에 있어서, 상기 액체에 의해, 상기 제1 전극 패드와 상기 제2 전극 패드의 위치 정렬이 행해진다.
본 발명의 제2 형태에 따르면, 제1 전극 패드가 형성되는 제1 기판과, 상기 제1 전극 패드에 대응하는 제2 전극 패드가 형성되는 제2 기판을 적층하고, 상기 제1 전극 패드와, 대응하는 상기 제2 전극 패드를 전기적으로 접속함으로써 반도체 장치를 형성하는, 반도체 장치의 제조 방법이 제공된다. 이 제조 방법은, 상기 제1 전극 패드에 있어서의 땜납 습윤성을 향상시키는 제1 습윤성 처리 공정과, 상기 제1 기판 상의 상기 제1 전극 패드가 형성된 면에 용융된 땜납을 공급하는 땜납 공급 공정과, 상기 용융된 땜납이 공급된 상기 제1 기판 상에, 상기 제1 전극 패드가 형성된 면과 상기 제2 전극 패드가 형성된 면을 대향시켜 상기 제2 기판을 적재하는 적재 공정을 포함한다. 상기 적재 공정에 있어서, 상기 용융된 땜납에 의해, 상기 제1 전극 패드와 상기 제2 전극 패드의 위치 정렬이 행해진다.
도 1a는 제1 실시 형태에 관한 반도체 장치의 제조 방법의 적층 공정의 각 공정의 수순을 설명하기 위한 흐름도이다.
도 1b는 도 1a에 이어서, 제1 실시 형태에 관한 반도체 장치의 제조 방법의 적층 공정의 각 공정의 수순을 설명하기 위한 흐름도이다.
도 2a는 제1 실시 형태에 관한 반도체 장치의 제조 방법의 적층 공정의 각 공정에 있어서의 기판의 구조를 모식적으로 도시하는 단면도이다.
도 2b는 도 2a에 이어서, 제1 실시 형태에 관한 반도체 장치의 제조 방법의 적층 공정의 각 공정에 있어서의 기판의 구조를 모식적으로 도시하는 단면도이다.
도 2c는 도 2b에 이어서, 제1 실시 형태에 관한 반도체 장치의 제조 방법의 적층 공정의 각 공정에 있어서의 기판의 구조를 모식적으로 도시하는 단면도이다.
도 3은 잉크젯 인쇄 기술에 의한 도포 장치의 예를 도시하는 종단면도이다.
도 4는 잉크젯 인쇄 기술에 의한 도포 장치의 예를 도시하는 평면도이다.
도 5는 웨이퍼 반전 장치의 예를 도시하는 평면도이다.
도 6은 웨이퍼 반전 장치의 예를 도시하는 측면도이다.
도 7은 위치 정렬 장치의 예를 도시하는 측면도이다.
도 8a는 제2 실시 형태에 관한 반도체 장치의 제조 방법의 적층 공정의 각 공정의 수순을 설명하기 위한 흐름도이다.
도 8b는 도 8a에 이어서, 제2 실시 형태에 관한 반도체 장치의 제조 방법의 적층 공정의 각 공정의 수순을 설명하기 위한 흐름도이다.
도 9a는 제2 실시 형태에 관한 반도체 장치의 제조 방법의 적층 공정의 각 공정에 있어서의 기판의 구조를 모식적으로 도시하는 단면도이다.
도 9b는 제2 실시 형태에 관한 반도체 장치의 제조 방법의 적층 공정의 각 공정에 있어서의 기판의 구조를 모식적으로 도시하는 단면도이다.
도 10a는 제3 실시 형태에 관한 반도체 장치의 제조 방법의 적층 공정의 각 공정의 수순을 설명하기 위한 흐름도이다.
도 10b는 도 10a에 이어서, 제3 실시 형태에 관한 반도체 장치의 제조 방법의 적층 공정의 각 공정의 수순을 설명하기 위한 흐름도이다.
도 11a는 제3 실시 형태에 관한 반도체 장치의 제조 방법의 적층 공정의 각 공정에 있어서의 기판의 구조를 모식적으로 도시하는 단면도이다.
도 11b는 도 11a에 이어서, 제3 실시 형태에 관한 반도체 장치의 제조 방법의 적층 공정의 각 공정에 있어서의 기판의 구조를 모식적으로 도시하는 단면도이다.
본 발명의 실시 형태에 따르면, 전극 패드를 전기적으로 접속함으로써 기판을 적층하여 형성되는 반도체 장치의 제조 방법에 있어서, 전극 패드가 미세화, 협피치화된 경우에 있어서도, 복잡한 기구를 사용하는 일 없이, 기판을 높은 정밀도로 위치 정렬할 수 있어, 전극 패드를 확실하게 전기적으로 접속할 수 있다. 이하, 첨부 도면을 참조하면서, 본 발명에 의한 실시 형태를 설명한다.
(제1 실시 형태)
우선, 도 1a 내지 도 2b를 참조하여, 제1 실시 형태에 관한 반도체 장치의 제조 방법에 대해 설명한다.
도 1a 및 도 1b는, 본 실시 형태에 관한 반도체 장치의 제조 방법의 적층 공정의 각 공정의 수순을 설명하기 위한 흐름도이다. 도 2a 내지 도 2c는, 본 실시 형태에 관한 반도체 장치의 제조 방법의 적층 공정의 각 공정에 있어서의 기판의 구조를 모식적으로 도시하는 단면도이다.
본 실시 형태에 관한 반도체 장치의 제조 방법은, 도 1a 및 도 1b에 나타낸 바와 같이, 제1 친수화 처리 공정(S11)과, 액체 공급 공정(S12)과, 제2 친수화 처리 공정(S13)과, 적재 공정(S14 내지 S17)과, 땜납 공급 공정(S18 및 S19)과, 땜납 고화 공정(S20)을 포함한다. 적재 공정은, 기판 반전 스텝(S14)과, 적재 스텝(S15)과, 위치 정렬 스텝(S16)과, 에칭 스텝(S17)을 포함한다. 땜납 공급 공정은, 공급 스텝(S18)과, 유입 스텝(S19)을 포함한다.
우선, 제1 친수화 처리 공정이 행해진다(도 1a의 S11). 이 공정에서는, 도 2a의 (a)에 도시한 바와 같이 제1 전극 패드(12)가 형성된 제1 웨이퍼(11)를 준비하여, 제1 전극 패드(12)의 친수화 처리를 행한다. 제1 전극 패드(12)의 친수화 처리된 표면을 참조 부호 13으로 나타낸다. 또한, 제1 전극 패드(12)는, 제1 웨이퍼(11)의 내부에 형성된 도시하지 않은 전자 회로 등과 전기적으로 접속되어 있다.
제1 친수화 처리 공정에 있어서의 친수화 처리는, 예를 들어 광촉매를 도포한 후에 마스크에 의해 선택적으로 UV 광을 조사함으로써 행해질 수 있다.
또한, 본 실시 형태에 있어서는, 제1 웨이퍼(11)에 있어서의, 제1 전극 패드(12) 이외의 영역에 대해 소수화 처리가 행해진다. 소수화 처리는, 예를 들어 유기 규소 화합물 등의 발수성 재료를 선택적으로 도포함으로써 행해질 수 있다. 단, 다른 실시 형태에 있어서는, 제1 전극 패드(12) 이외의 영역의 소수화 처리를 행하지 않아도 된다.
또한, 제1 웨이퍼(11)에는, 전기적으로 배선되지 않는 제1 더미 패드(14)를 제1 전극 패드(12)와는 별도로 형성해도 된다. 제1 더미 패드(14)는, 제1 웨이퍼(11)의 내부에 형성된 도시하지 않은 전자 회로 등과 전기적으로 접속되어 있지 않고, 제1 웨이퍼(11)와 제2 웨이퍼(21)를 위치 정렬하기 위해 설치된다. 제1 더미 패드(14)는, 예를 들어 제1 웨이퍼(11)의 주연부에 형성해도 된다. 제1 웨이퍼(11)에 제1 더미 패드(14)가 형성되어 있는 경우에는, 제1 더미 패드(14)에도 친수화 처리가 행해진다.
다음에, 제1 전극 패드(12)의 표면(13)이 친수화 처리되고, 그 이외의 영역이 소수화 처리된 제1 웨이퍼(11) 상에 액체를 공급하는 액체 공급 공정이 행해진다(도 1a의 S12). 구체적으로는, 도 2a의 (b)에 도시한 바와 같이, 친수화 처리된 제1 전극 패드(12)의 표면(13)에 액체를 공급한다. 액체는, 예를 들어 도포, 분무, 토출 등의 다양한 공급 방법으로 공급해도 된다. 도 2a의 (b)에 도시하는 예에서는, 공급된 액체는, 친수화 처리된 제1 전극 패드(12)의 표면(13) 상 및 주변에 액적(15)의 형태로 머물러 있다.
공급되는 액체[액적(15)]는, 도전성을 갖고 있어도 된다. 또한, 예를 들어 제1 전극 패드(12)의 표면이 친수화 처리되고, 그 이외의 영역이 소수화 처리되는 경우에는, 친수성을 갖는 액체, 예를 들어 수분을 포함하는 액체를 사용할 수 있다.
또한, 친수화 처리된 표면(13)에 직접적으로 액체를 공급하지 않아도 된다. 제1 웨이퍼(11)의 표면 전체면에 액체를 얇게 공급하는 경우라도, 소수화 처리를 한 영역으로부터 친수화 처리된 표면(13)으로 액체가 이동하여, 액적(15)이 형성된다. 혹은, 잉크젯 인쇄 기술을 사용하여, 전극 패드(12)의 표면(13) 상에 선택적으로 액적(15)을 도포해도 된다. 잉크젯 인쇄 기술을 사용하는 방법에 대해서는, 이후에 설명한다.
또한, 제1 웨이퍼(11)에 제1 더미 패드(14)가 형성되어 있는 경우에는, 제1 더미 패드(14)에도 액체가 공급되어, 액적(15)이 형성된다.
다음에, 제2 친수화 처리 공정이 행해진다(도 1a의 S13). 이 공정에서는, 도 2a의 (c)에 도시한 바와 같이 제2 전극 패드(22)가 형성된 제2 웨이퍼(21)를 준비하여, 제2 전극 패드(22)의 친수화 처리를 행한다. 제2 전극 패드(22)의 친수화 처리된 표면을 참조 부호 23으로 나타낸다. 제2 전극 패드(22)는, 제2 웨이퍼(21)의 내부에 형성된 도시하지 않은 전자 회로 등과 전기적으로 접속되어 있다. 또한, 제2 전극 패드(22)는, 미리 제1 웨이퍼(11)의 대응하는 제1 전극 패드(12)와 접속되도록 형성되어 있다.
제2 친수화 처리 공정에 있어서의 친수화 처리도, 예를 들어 광촉매를 도포한 후에 마스크에 의해 선택적으로 UV 광을 조사함으로써 행해질 수 있다.
또한, 본 실시 형태에 있어서는, 제2 웨이퍼(22)에 있어서의, 제2 전극 패드(22) 이외의 영역에 대해 소수화 처리가 행해진다. 소수화 처리는, 예를 들어 유기 규소 화합물 등의 발수성 재료를 선택적으로 도포함으로써 행해질 수 있다. 단, 다른 실시 형태에 있어서는, 제2 전극 패드(22) 이외의 영역의 소수화 처리를 행하지 않아도 된다.
또한, 제2 웨이퍼(21)에도, 제2 전극 패드(22) 이외에, 전기적인 배선이 이루어지지 않는 제2 더미 패드(24)를, 제2 전극 패드(22)가 형성되어 있는 면에 형성해도 된다. 제2 더미 패드(24)는, 제2 웨이퍼(21)의 내부에 형성된 도시하지 않은 전자 회로 등과 전기적으로 접속되어 있지 않고, 제1 웨이퍼(11)와 제2 웨이퍼(21)를 위치 정렬하기 위해 설치된다. 제2 더미 패드(24)는, 예를 들어 제2 웨이퍼(21)의 주연부에 형성해도 된다. 제2 웨이퍼(21)에 제2 더미 패드(24)가 형성되어 있는 경우에는, 제2 더미 패드(24)에 대해서도 친수화 처리가 행해진다.
또한, 도 2a의 (c)에 도시한 바와 같이, 제2 웨이퍼(21)에는, 제2 전극 패드(22)가 형성되어 있는 면과 반대의 면에 제3 전극 패드(25)가 형성되어 있다. 또한, 제2 전극 패드(22)가 형성되어 있는 면으로부터, 제3 전극 패드(25)가 형성되어 있는 면까지 관통하는 관통 구멍(26)이 형성되어 있다. 관통 구멍(26)은, 제2 웨이퍼(21)에 있어서의 제2 전극 패드(22)가 형성되는 면에 있어서, 제2 전극 패드(22)에 접하는 개구부를 갖고 있다.
다음에, 적재 공정이 행해진다(S14 내지 S17). 본 실시 형태에서는, 적재 공정에 있어서, 제2 웨이퍼(21)를 상하 반전시키는 기판 반전 스텝(도 1a의 S14)과, 액적(15)이 도포된 공급된 제1 웨이퍼(11) 상에 제2 웨이퍼(21)를 적재하는 적재 스텝(도 1a의 S15)과, 제1 전극 패드(12)와 제2 전극 패드(22)를 위치 정렬하는 위치 정렬 스텝(도 2a의 S16)과, 에칭 스텝(도 2a의 S17)이 순서대로 행해진다.
기판 반전 스텝에서는, 도 2a의 (d)에 도시한 바와 같이, 제2 전극 패드(22)가 친수화 처리된 제2 웨이퍼(21)가 상하 반전된다. 제2 웨이퍼(21)를 반전하는 방법에 대해서는 이후에 설명한다.
다음에, 적재 스텝에서는, 도 2b의 (e)에 도시한 바와 같이, 제1 전극 패드(12)의 표면(13) 상 및 주변에 액적(15)이 도포된 상태에서, 제1 웨이퍼(11)의 제1 전극 패드(12)가 형성된 면에 대해, 제2 웨이퍼(21)의 제2 전극 패드(22)가 형성된 면을 마주보게 하여, 제1 웨이퍼(11) 상에 제2 웨이퍼(21)를 적재한다.
이때, 적재 스텝을 감압 상태에서 행해도 된다. 이 경우, 적재 스텝으로부터 후술하는 공급 스텝까지를 감압 상태에서 행한다.
또한, 위치 정렬 기구 등을 갖는 위치 정렬 장치에 의해 위치 정렬을 행한 후 제1 웨이퍼(11) 상에 제2 웨이퍼(21)를 적재해도 된다. 위치 정렬 기구를 갖는 장치를 사용하여 제2 웨이퍼(21)를 제1 웨이퍼(11) 상에 적재하는 방법에 대해서는 이후에 설명한다. 단, 후술하는 바와 같이, 위치 정렬 장치에 의한 위치 정렬을 고정밀도로 행할 필요는 없다. 또한, 적재할 때에, 제2 웨이퍼(21)에 어느 방향으로도 힘을 가할 필요는 없다.
또한, 제1 웨이퍼(11)에 전술한 제1 더미 패드(14)가 형성되고, 제2 웨이퍼(21)에 전술한 제2 더미 패드(24)가 형성되어 있는 경우에는, 제1 더미 패드(14)와 제2 더미 패드(24)는 액적(15)을 통해 접촉한다.
제1 웨이퍼(11) 상에 적재된 제2 웨이퍼(21)는, 도 2b의 (f)에 도시한 바와 같이, 위치 정렬 스텝(도 2a의 S16)에 있어서, 제1 웨이퍼(11)와의 사이에서 자기 정합적으로 위치 정렬된다. 이것은, 제1 웨이퍼(11)의 제1 전극 패드(12)의 친수성을 갖는 표면(13)과, 제2 웨이퍼(21)의 제2 전극 패드(22)의 친수성을 갖는 대응하는 표면(23)에 접하도록 액적(15)이 이동하는 것에 수반하여, 제2 웨이퍼(21)가 제1 웨이퍼(11)에 정합하도록 이동할 수 있기 때문이고, 액적(15) 자체가, 퍼지는 일 없이, 표면 장력에 의해 표면(13 및 23)의 사이에 머물기 때문이다. 따라서 표면 장력을 이용하는 점에서는, 친수성의 액체를 사용하여, 제1 전극 패드(12) 및 제2 전극 패드(22)를 친수성으로 하는 것이, 보다 바람직하다.
또한, 제1 웨이퍼(11)에 제1 더미 패드(14)가 형성되고, 제2 웨이퍼(21)에 제2 더미 패드(24)가 형성되어 있는 경우에는, 제1 더미 패드(14)와 제2 더미 패드(24) 사이에서도, 액적(15)을 통해 위치 정렬된다.
위치 정렬 스텝(S16)에 있어서 서로 위치 정렬된 제1 웨이퍼(11) 및 제2 웨이퍼(21)에서는, 도 2b의 (g)에 도시한 바와 같이, 액적(15)에 의해, 제1 전극 패드(12)의 표면이, 환원되고, 또한／또는 에칭된다(S17). 즉, 제1 전극 패드(12)의 표면 및 제2 전극 패드(22)의 표면에는, 산화막 또는 오염 등에 의한 피막이 형성되어 있는 경우가 있지만, 액적(15)에 의해, 산화막 또는 피막이 환원 또한／또는 에칭에 의해 제거된다. 혹은, 동시에 제2 웨이퍼(21)의 제2 전극 패드(22)의 표면에 산화막 또는 오염 등에 의한 피막이 형성되어 있는 경우에도, 제2 전극 패드(22)의 표면에 형성되어 있는 산화막 등은, 제거된다. 도 2b의 (g)에서는, 제1 전극 패드(12)의 표면(13) 및 제2 전극 패드(22)의 표면(23)이 에칭된 예를 도시하고 있다.
액적(15)은 전극 패드의 표면에 형성된 산화막 등을 에칭하는 성질을 갖는 것이 바람직하다. 전극 패드 표면에 형성된 산화막 등을 에칭함으로써, 후술하는 땜납을 사용한 제1 전극 패드(12)와 제2 전극 패드(22)의 전기적 접속을 보다 확실한 것으로 할 수 있다.
다음에, 제2 웨이퍼(21)에 형성된 관통 구멍(26)으로부터 용융된 땜납을 유입시키는 땜납 공급 공정이 행해진다(S18 및 S19). 구체적으로는, 땜납 공급 공정에는, 공급 스텝(S18)과, 유입 스텝(S19)이 포함된다.
본 실시 형태에 있어서는, 우선 제2 웨이퍼(21)와, 제2 웨이퍼(21)가 적재된 제1 웨이퍼(11)의 주위를 감압으로 유지한다. 이것은, 예를 들어 적재 스텝(S15) 및 위치 정렬 스텝(S16)을, 배기 장치(도시하지 않음)가 접속되어 감압 가능한 용기 중에서 행하고, 위치 정렬 스텝의 이후에 용기 내를 감압하면 된다. 또한, 용기 내의 웨이퍼 적재부에 히터 등의 가열 장치가 설치되어 있으면 바람직하다. 본 실시 형태에 있어서는, 이에 의해 제1 웨이퍼(11) 및 제2 웨이퍼(21)가 소정의 온도로 가열된다.
또한, 감압 상태에서는, 도 2c의 (i)에 도시한 바와 같이, 제1 전극 패드(12)와 제2 전극 패드(22) 사이의 액적(15)이 증발한다.
다음에, 공급 스텝에 있어서, 도 2b의 (h)에 도시한 바와 같이, 제2 웨이퍼(21)에 있어서의 제1 웨이퍼(11)에 대향하는 면의 반대면에 용융된 땜납(27)을 공급한다. 구체적으로는, 그 반대면에 있어서의 관통 구멍(26)의 개구부의 근방에 용융된 땜납(27)이 공급된다.
혹은, 제2 웨이퍼(21)의 제2 전극 패드(22)가 형성된 면과 반대의 면에 형성된 제3 전극 패드(25)의 표면의 땜납(27)에 대한 습윤성을 향상시키는 습윤성 처리를 행하여 두고, 공급된 땜납(27)이 선택적으로 관통 구멍(26)의 근방에 모이도록 해도 된다. 또한, 도 2a 및 도 2b에 있어서는, 관통 구멍(26)의 한쪽의 측에 제2 전극 패드(22) 또는 제3 전극 패드(25)가 형성되어 있는 예를 도시하고 있지만, 관통 구멍(26)을 사이에 두고 양측에, 또는 관통 구멍(26)을 둘러싸도록 제2 전극 패드(22) 또는 제3 전극 패드(25)를 형성해도 된다.
다음에, 유입 스텝(S19)에 있어서, 용융된 땜납(27)을 관통 구멍(26)으로 유입시킨다. 구체적으로는, 제1 웨이퍼(11)와 제2 웨이퍼(21)의 주위 환경을 대기압으로 복귀시킨다. 이때, 관통 구멍(26)은 땜납(27)으로 덮이고, 관통 구멍(26)의 내부는 감압되어 있으므로, 용융된 땜납(27)은, 도 2c의 (j)에 도시한 바와 같이, 관통 구멍(26)에 끌어 들여진다.
또한, 공급 스텝(S18)은 상압 환경 하에서 행해도 된다. 이 경우, 제1 웨이퍼(11) 및 제2 웨이퍼(21)를 가열함으로써 액적(15)을 증발시켜도 되고, 또한 가압함으로써 땜납(27)을 관통 구멍(26)에 압입해도 된다.
다음에, 땜납(27)을 고화하여 제1 전극 패드(12)와 제2 전극 패드(22)를 땜납 접합하는 땜납 고화 공정이 행해진다(S20). 구체적으로는, 제1 웨이퍼(11)와 제2 웨이퍼(21)를 의도적으로, 또는 자연적으로 냉각시킴으로써, 땜납(27)이 고화되고, 도 2c의 (k)에 도시한 바와 같이, 제1 전극 패드(12)와 제2 전극 패드(22) 사이에 머물러, 제1 전극 패드(12)와 제2 전극 패드(22) 사이가 전기적으로 접속된다.
다음에, 도 3 및 도 4를 참조하여, 액체 공급 공정(S12)에 있어서 잉크젯 인쇄 기술에 의해[액적(15)으로 되는] 액체를 도포하기 위해 적합한 도포 장치에 대해 설명한다. 도 3은 잉크젯 인쇄 기술에 의한 도포 장치의 예를 도시하는 종단면도이고, 도 4는 도 3의 도포 장치의 평면도이다. 도시한 바와 같이, 도포 장치는 본체(30), 액체 공급 노즐(40) 및 제어부(42)를 갖는다.
본체(30)는 하우징(31)을 갖고, 그 바닥면에는 Y 방향으로 신장되는 레일(32)을 통해 하우징(31) 내의 일단부측으로부터 타단부측까지 이동 가능한 기체(33)가 설치되어 있다. 기체(33)의 상면에는, X 방향으로 신장되는 레일(34)을 통해 이동 가능하게 구성되는 기판 보유 지지부(35)가 설치되어 있고, 기판 보유 지지부(35)는 그 상단부에서 웨이퍼(W)를 이면측으로부터 흡착하여, 수평으로 보유 지지하도록 구성되어 있다. 즉, 기판 보유 지지부(35)에 의해 보유 지지된 웨이퍼(W)는, 구동 기구(36)의 작용에 의해 기체(33) 및 기판 보유 지지부(35)를 통해 하우징(31) 내에 있어서의 X 및 Y 방향의 위치를 자유롭게 바꿀 수 있다.
기판 보유 지지부(35)의 주위에는, 기판 보유 지지부(35)와 일체적으로 구성되어, 웨이퍼(W) 표면보다도 약간 높은 레벨까지 상승된 마스크 지지 부재(37)가 설치되어 있고, 그 상단부에는 상방으로부터 공급되는 액체가, 웨이퍼(W) 상의 액체가 공급되어야 하는 영역 이외의 영역에 부착되는 것을 방지하도록 중앙이 크게 개방되는 착탈 가능한 마스크 부재(38)가 지지되어 있다. 마스크 지지 부재(37) 및 하우징(31)의 측방에는, 예를 들어 웨이퍼(W)의 반입출을 행하기 위한 도시하지 않은 개구부가 형성되어 있다.
액체 공급 노즐(40)은, 하우징(31) 상방에 X 방향을 따라 가설된 리니어 슬라이드 기구(41)에 의해 보유 지지되어 있다. 또한, 액체 공급 노즐(40)의 선단은, 하우징(31)의 천장부에 형성되는 슬릿(31a)(도 4)을 통해 하우징(31) 내측으로 돌출되어 있다. 액체 공급 노즐(40)은 제어부(42)의 제어 하에, 리니어 슬라이드 기구(41)를 구동시킴으로써, 액체 공급 노즐(40)은 X 방향으로 이동할 수 있다. 액체 공급 노즐(40)에는, 도시하지 않은 액체 공급원과 접속하는 액체 공급부(43)가 접속되어 있고, 예를 들어 제어부(42)로부터 액체 공급부(43)로 송신되는 제어 신호에 기초하여, 액체 공급부(43)로부터 액체 공급 노즐(40)로 액체가 공급된다.
액체 공급 노즐(40)에는 다수의 토출 구멍을 갖는 잉크젯 노즐로 이루어지는 노즐부(44)가 구비되어 있다. 노즐부(44)의 다수의 토출 구멍은, 웨이퍼(W) 표면에 형성되는 다수의 전극 패드 중, 일 전극 패드마다, 예를 들어 180dpi로 액체를 토출하도록 정사각 형상 혹은 일렬 형상으로 배열될 수 있다. 토출 구멍은, 액체의 유로를 사이에 두도록 하여 대향하여 피에조 소자를 설치하고, 양쪽의 피에조 소자를 변형시킴으로써 도포액을 외측으로 압출하는 셰어 타입이라고 불리는 잉크젯 노즐이어도 된다.
액체 공급 공정(S12)에 있어서, 도포 장치 내에 있어서 제1 웨이퍼(11)가 기판 보유 지지부(35)에 흡착된 후, 액체 공급 노즐(40)로부터 액체를 토출시키면서, 리니어 슬라이드 기구(41)에 의해, 액체 공급 노즐(40)을 X 방향으로 왕복 운동시킨다. 이 경우에 있어서, 액체 공급 노즐(40)이 제1 웨이퍼(11)의 일단부에서 반환될 때에는, Y 방향으로 미소량, 예를 들어 0.5㎜만 기체(33)를 이동시킨다. 이와 같이 하여 액체 공급 노즐(40)로부터 액체를 토출하면서 액체 공급 노즐(40)을 제1 웨이퍼(11)의 상방에서 스캔시킴으로써, 제1 웨이퍼(11)의 전체면에 공급할 수 있다.
다음에, 도 5 및 도 6을 참조하여, 기판 반전 스텝(도 1의 S14)에 있어서 제2 기판을 반전시켜 제1 기판 상에 적재하는 방법에 대해 설명한다. 도 5는 웨이퍼 반전 장치의 예를 도시하는 평면도이고, 도 6은 도 5의 웨이퍼 반전 장치의 측면도이다.
웨이퍼 반전 장치(50)는, 도시하지 않은 주 웨이퍼 반송 기구와의 사이에서 웨이퍼(W)의 전달을 행하는 웨이퍼 중계부(51)와, 웨이퍼 중계부(51)를 승강시키는 승강 기구(52)와, 웨이퍼 중계부(51)에 보유 지지된 웨이퍼(W)를 파지하여 수취하고, 회전에 의해 파지한 웨이퍼(W)를 반전시키고, 다시 웨이퍼 중계부(51)로 웨이퍼(W)를 전달하는 웨이퍼 반전 기구(53)를 갖고 있다.
도 5 및 도 6에 도시한 바와 같이, 웨이퍼 중계부(51)는, 대략 H형의 지지대(54)와 지지대(54)를 수평으로 보유 지지하는 2개의 지지 아암(55a, 55b)을 갖고 있다. 지지대(54)의 4개의 단부에는 다리부(54b)(도 6)가 배치되고, 또한 다리부(54b) 상에 대략 L자형의 단면 형상을 갖는 보유 지지 부재(54a)가 배치되어 있다. 보유 지지 부재(54a)는, 대략 L자형의 수평 부분으로 웨이퍼(W)의 주연부를 지지하고, 대략 L자형의 수직 부분으로, 수평 부분으로 지지되는 웨이퍼(W)를 가이드한다.
도 6을 참조하면, 지지 아암(55a, 55b)의 기단부는 승강 기구(52)에 설치된 블록(58)에 고정되어 있고, 블록(58)은 Z 방향으로 신축하는 에어 실린더(59)와 연결되어, 에어 실린더(59)(도 5)의 승강 동작에 따라서, Z 방향으로 연장되어 설치된 가이드(60)를 따라 승강된다. 또한, 승강 기구(52)는, 이와 같은 에어 실린더(59)를 사용한 구조로 한정되는 것은 아니고, 모터 등의 회전 구동 기구를 사용한 회전을 풀리 및 벨트 등을 사용하여 블록(58)으로 전달함으로써, 승강 동작을 행하는 기구 등을 사용해도 된다.
웨이퍼 반전 기구(53)는, X 방향으로 개폐 가능하게 설치된 2개 1세트의 웨이퍼 파지 아암(61a, 61b)을 갖고 있고, 그 선단부에는 바닥부가 웨이퍼(W)의 측면을 따른 V 홈을 갖는 파지 부재(61c)가 배치되어 있다. 웨이퍼 파지 아암(61a, 61b)을 폐쇄시켰을 때에는, 웨이퍼(W)의 주연부가 V 홈에 끼움 지지된다. 또한, 웨이퍼 파지 아암(61a, 61b)은, 기단부에 있어서 회전 구동 기구(62)에 결합되어, 회전 구동 기구(62)에 의해 수평축의 둘레로 회전할 수 있다. 도 6은 회전 구동 기구(62)에 의해 90°정도 회전된 웨이퍼 파지 아암(61a, 61b)과, 웨이퍼 파지 아암(61a, 61b)에 파지되어, 수직으로 유지된 웨이퍼(21)를 점선으로 나타내고 있다.
상기한 바와 같이 구성되는 웨이퍼 반전 장치(50)에 있어서는, 이하와 같이 하여 기판 반전 스텝(도 1의 S14)이 행해진다. 우선, 제2 친수화 처리 공정(도 1의 S13)을 거친 제2 웨이퍼(21)가, 제2 전극 패드(22)가 형성된 면이 상향인 상태에서 웨이퍼 반송 기구(도시하지 않음)로부터 웨이퍼 반전 유닛(50)으로 반송되어, 지지대(54) 상의 지지 부재(54a)에 의해 수취된다. 그리고 제2 웨이퍼(21)를 지지하는 지지대(54)를 승강 기구(52)에 의해 개방 상태에서 수평으로 보유 지지된 웨이퍼 파지 아암(61a, 61b)의 위치까지 상승시켜 웨이퍼 파지 아암(61a, 61b)을 폐쇄함으로써, 제2 웨이퍼(21)는 웨이퍼 파지 아암(61a, 61b)에 파지된다.
다음에, 제2 웨이퍼(21)를 반전시키는 웨이퍼 파지 아암(61a, 61b)에 간섭하지 않도록 지지대(54)나 보유 지지 부재(54a)가 하방으로 대피되고, 회전 구동 기구(62)에 의해 제2 웨이퍼(21)가 180°회전된다. 이에 의해, 제2 웨이퍼(21)가 상하 반전된다. 그 후, 웨이퍼 파지 아암(61a, 61b)의 위치까지 지지대(54)를 다시 상승시키고, 웨이퍼 파지 아암(61a, 61b)을 개방함으로써, 지지대(54)에 의해 제2 웨이퍼(21)를 수취한다. 계속해서, 제2 웨이퍼(21)를 지지하는 지지대(54)를 하방으로 강하시키고, 제2 웨이퍼(21)가 지지대(54)로부터 웨이퍼 반송 기구로 전달된다.
이 후, 상하 반전된 제2 웨이퍼(21)에 대해, 적재 스텝(도 1의 S15)이 행해진다.
다음에, 도 7을 참조하여, 적재 스텝(S15)에 있어서, 위치 정렬 장치를 사용하여 제2 웨이퍼(21)와 제1 웨이퍼(11)를 개략 위치 정렬하고, 제2 웨이퍼(21)를 제1 웨이퍼(11) 상에 적재하는 수순에 대해 설명한다. 도 7은 위치 정렬 장치의 예를 도시하는 측면도이다.
위치 정렬 장치(70)는, 상하 반전된 제2 웨이퍼(21)를 반송하는 웨이퍼 반송 아암(71)과, 웨이퍼 반송 아암(71)이 진입 가능한 챔버(72)와, 챔버(72)에 설치되어, 제1 웨이퍼(11)의 위치 정렬을 행하기 위한 위치 조정 기구(73)와, 제1 웨이퍼(11) 및 제2 웨이퍼(21)에 형성된 더미 패드 등을 촬상하는 전하 결합 소자(CCD) 등을 포함하는 얼라인먼트 기구(79a, 79b)와, 챔버(72)의 하방에 배치되어, 서로 위치 정렬된 제1 웨이퍼(11) 및 제2 웨이퍼(21)가 적재되는 적재대(78)를 갖는다.
챔버(72)는 개방된 하단부와 폐지된 상단부를 갖는 대략 원통 형상의 형상을 갖고 있고, 도시하지 않은 승강 기구에 의해 승강 가능하다. 챔버(72)의 주위벽에는, 제2 웨이퍼(21)를 웨이퍼 반송 아암(71)을 통해 반출입하는 반출입구(72a)가 형성되고, 반출입구(72a)는 게이트 밸브(72b)에 의해 개폐 가능하게 되어 있다. 게이트 밸브(72b)는, 도 7에 도시한 바와 같이, 웨이퍼 반송 아암(71)이 챔버(72) 내로 반입한 후에 반출입구(72a)를 기밀하게 폐지한다. 챔버(72)의 상벽에는 가스 공급관(도시하지 않음)이 접속된 가스 공급구(72c)와, 가스 배출관(도시하지 않음)이 접속된 가스 배출구(72d)가 형성되어 있다. 이에 의해, 가스 공급구(72c)로부터 챔버(72) 내를 통과하여 가스 배출구(72d)로부터 배출되는 소정의 불활성 가스나 청정 공기의 흐름이 형성될 수 있다. 또한, 챔버(72)의 하단부에는 플랜지(72e)가 설치되어 있다. 플랜지(72e)는, 제1 웨이퍼(11) 및 제2 웨이퍼(21)의 외경보다도 큰 내경을 갖는 개구부를 갖고 있다.
또한, 챔버(72)의 플랜지(72e)에는, 제1 웨이퍼(11)의 위치 정렬을 행하기 위한 위치 조정 기구(73)가 설치되어 있다. 위치 조정 기구(73)의 상면에는 O링(75)이 배치되어 있다. 즉, 위치 조정 기구(73)는, 웨이퍼 반송 아암(71)에 의해 반입된 제2 웨이퍼(21)의 표면을 O링(75)을 통해 지지한다. 또한, 제2 웨이퍼(21)를 보유 지지한 웨이퍼 반송 아암(71)이 챔버(72) 내로 진입하여, 제2 웨이퍼(21)가 O링(75) 상에 적재되면, O링(75)에 의해, 제2 웨이퍼(21)의 상방에 밀폐 공간(76)이 형성된다.
위치 조정 기구(73)는, X 방향, Y 방향 및 θ 방향의 가이드 레일과, 그들 가이드 레일에 대응하여 설치되는 압전 소자를 구비하고 있다. 이에 의해, 위치 조정 기구(73)는, X 방향, Y 방향 및 θ 방향으로 얼마 되지 않는 거리지만 이동할 수 있어, 제1 웨이퍼(11)의 위치를 조정할 수 있다. 구체적으로는, 후술하는 바와 같이, 얼라인먼트 기구(79a, 79b)에 의해 구해진 제1 웨이퍼(11)와 제2 웨이퍼(21) 사이의 위치 어긋남량에 기초하여, 위치 조정 기구(73)가 제1 웨이퍼(11)를 이동시키고, 따라서 제1 웨이퍼(11)의 제1 전극 패드(12)와, 제2 웨이퍼(21)의 제2 전극 패드(22)가 위치 정렬된다.
상기한 바와 같이 구성되는 위치 정렬 장치(70)를 사용하여, 이하의 수순에 의해, 제2 웨이퍼(21)와 제1 웨이퍼(11)가 위치 정렬되고, 제2 웨이퍼(21)가 제1 웨이퍼(11) 상에 적재된다.
우선, 액체 공급 공정(S12)을 거친 제1 웨이퍼(11)가, 챔버(72)의 위치 조정 기구(73)에 보유 지지된다. 다음에, 기판 반전 스텝(S14)에 의해 상하 반전된 제2 웨이퍼(21)가, 웨이퍼 반송 아암(71)에 의해 보유 지지(진공 흡착)되어, 챔버(72) 내로 반입된다. 얼라인먼트 기구(79a, 79b)에 의해 관찰하면서, 제2 웨이퍼(21)의 중심과 제1 웨이퍼(11)의 중심이 대략 일치하는 위치에서 웨이퍼 반송 아암(71)이 정지한다. 계속해서, 웨이퍼 반송 아암(71)은 하강하여, 제2 웨이퍼(21)가 O링(75)과 접촉한 위치에서 정지하고, 웨이퍼 반송 아암(71)의 진공 흡착을 정지하여 제2 웨이퍼(21)를 O링(75) 상에 적재한다. 그 후, 게이트 밸브(72b)가 폐쇄된다.
다음에, 얼라인먼트 기구(79a, 79b)에 의해, 제1 웨이퍼(11)의 주연부에 설치된 위치 정렬용의 제1 더미 패드(14)와, 제2 웨이퍼(21)의 주연부에 설치된 위치 정렬용의 제2 더미 패드(24)를 촬상하여 X 좌표 및 Y 좌표를 판독하여, 양자 사이의 위치 어긋남량이 구해진다. 이 위치 어긋남량에 기초하여, 위치 조정 기구(73)에 의해 제1 웨이퍼(11)의 위치를 미세 조정하고, 제1 웨이퍼(11)와 제2 웨이퍼(21)의 X 방향, Y 방향, 또한／또는 θ 방향의 얼라인먼트를 행한다.
다음에, 챔버(72)를 적재대(78)를 향하여 하강시켜, 적재대(78)의 스테이지(78a)에 제1 웨이퍼(11)를 접촉시킨다. 위치 조정 기구(73)가 제1 웨이퍼(11)를 개방한 후, 스테이지(72)가 더 하강하면, 제2 웨이퍼(21)가 제1 웨이퍼(11)에 적재된다.
이때, 챔버(72)의 플랜지(72e)는, 도시하지 않은 O링 등을 통해 적재대(78)에 접하고, 이에 의해 챔버(72) 내를 기밀하게 유지할 수 있다. 여기서, 예를 들어 위치 정렬 장치(70)에 배기 장치(도시하지 않음)를 설치하면, 후속의 땜납 공급 공정(S18 및 S19)을 챔버(72) 내에서 행할 수 있다.
또한, 상술한 위치 정렬 장치는, 일례에 지나지 않고, 다른 다양한 위치 정렬 장치를 사용할 수 있다.
본 실시 형태에 따르면, 제1 웨이퍼(11) 상에 제2 웨이퍼(21)가 적재된 경우에, 제1 웨이퍼(11)의 제1 전극 패드(12)의 친수화 처리된 표면(13) 상의 액적(15)이, 이 표면(13)과, 제2 웨이퍼(21)의 제2 전극 패드(22)의 친수화 처리된 대응하는 표면(23) 사이에 집중되므로, 제2 웨이퍼(21)가 제2 웨이퍼(11)에 대해 자기 정합적으로 위치 정렬된다. 따라서 개략 위치 정렬을 위한 위치 정렬 장치(70)는 필요하지만, 고정밀도의 위치 정렬 기구를 불필요하게 할 수 있다. 또한, 전극 패드가 미세화, 협피치화된 경우에 있어서도, 높은 정밀도로 웨이퍼를 위치 정렬할 수 있어, 2개의 웨이퍼가 전기적으로 확실하게 접속될 수 있다.
또한, 본 실시 형태에서는, 적재 공정의 이후, 제2 웨이퍼(21)에 형성된 관통 구멍(26)으로 땜납을 유입시킴으로써, 제1 전극 패드(12)와 제2 전극 패드(22)를 전기적으로 접속한다. 그러나 관통 구멍(26)으로 유입시키는 재료는, 유동성 및 도전성을 갖는 것이면 되고, 땜납으로 한정되는 것은 아니다. 제2 실시 형태에서 후술하는 바와 같이, 땜납 대신에, 금, 은, 백금, 그 외 도전성을 갖는 금속의 미립자를 용매에 분산시킨 잉크나 페이스트 형상의 액체 등(금속 미립자 혼합액)을 사용해도 된다.
(제2 실시 형태)
다음에, 도 8a 내지 도 9b를 참조하여, 제2 실시 형태에 관한 반도체 장치의 제조 방법에 대해 설명한다.
도 8a 및 도 8b는, 본 실시 형태에 관한 반도체 장치의 제조 방법의 적층 공정의 각 공정의 수순을 설명하기 위한 흐름도이다. 도 9a 및 도 9b는, 본 실시 형태에 관한 반도체 장치의 제조 방법의 적층 공정의 각 공정에 있어서의 기판의 구조를 모식적으로 도시하는 단면도이다. 또한, 이하 앞에 설명한 부재 또는 부품에는 동일한 번호를 부여하고, 설명을 생략하는 경우가 있다.
본 실시 형태에 관한 반도체 장치의 제조 방법에서는, 액체로서, 은 미립자가 소정의 용매에 분산되어 있는 금속 미립자 혼합액(은 잉크)을 사용하고, 땜납은 사용되지 않는다.
본 실시 형태에 관한 반도체 장치의 제조 방법은, 도 8a 및 도 8b에 나타낸 바와 같이, 제1 친수화 처리 공정(도 8a의 S21)과, 액체 공급 공정(S22)과, 제2 친수화 처리 공정(S23)과, 적재 공정(S24 내지 S27)과, 액체 증발 공정(S28)을 포함한다. 적재 공정은, 기판 반전 스텝(S24)과, 적재 스텝(S25)과, 위치 정렬 스텝(도 8b의 S26)과, 에칭 스텝(S27)을 포함한다. 이 중, 제1 친수화 처리 공정으로부터 적재 공정(S21 내지 S27)까지의 공정에 대해서는, 액적(15)으로 되는 액체로서 잉크가 사용되는 점을 제외하고, 제1 실시 형태에 있어서의 제1 친수화 처리 공정으로부터 적재 공정(S11 내지 S17)까지의 대응하는 공정과 마찬가지이다.
또한, 도 9a의 (a) 내지 도 9b의 (h)의 각각은, S21 내지 S27의 각 공정을 거친 후의 제1 웨이퍼(11) 및 제2 웨이퍼(21a)를 모식적으로 도시한다. 본 실시 형태에서는, 땜납은 사용되지 않으므로, 도 9a의 (c)에 도시한 바와 같이, 제2 웨이퍼(21a)에는 관통 구멍은 형성되어 있지 않아도 된다.
또한, 본 실시 형태에서는, 적재 공정의 이후, 제1 실시 형태에 있어서의 땜납 공급 공정(S18) 및 땜납 고화 공정(S19)은 행해지지 않고, 액체 증발 공정(S28)이 행해진다. 구체적으로는, 도 9b의 (h)에 도시한 바와 같이, 액체 증발 공정에서는, 은 잉크의 용매가 증발함으로써, 은 잉크가 고화되어, 제1 전극 패드(12)와 제2 전극 패드(22)가 전기적으로 접속된다.
또한, 금속 미립자 혼합액으로서, 은 잉크 대신에, 금, 은, 백금, 그 외 도전성을 갖는 금속을 잉크, 페이스트 등의 액체에 분산시킨 것을 사용할 수 있다.
본 실시 형태에 따르면, 제1 웨이퍼(11) 상에 제2 웨이퍼(21)가 적재된 경우에, 제1 웨이퍼(11)의 제1 전극 패드(12)의 친수화 처리된 표면(13)과, 제2 웨이퍼(21)의 제2 전극 패드(22)의 친수화 처리된 대응하는 표면(23)에 접하도록 은 잉크의 액적(15)이 이동하는 것에 수반하여, 제2 웨이퍼(21)가 제1 웨이퍼(11)에 정합하도록 이동할 수 있기 때문이고, 은 잉크의 액적(15) 자체가, 퍼지는 일 없이, 표면 장력에 의해 표면(13 및 23)의 사이에 머물기 때문이다.
또한, 도전성을 갖는 은 잉크를 건조시킴으로써, 제1 전극 패드(12)와 제2 전극 패드(22)를 전기적으로 접속할 수 있으므로, 공정 수를 삭감하는 것이 가능하다.
(제3 실시 형태)
다음에, 도 10a 내지 도 11b를 참조하여, 제3 실시 형태에 관한 반도체 장치의 제조 방법에 대해 설명한다.
도 10a 및 도 10b는, 본 실시 형태에 관한 반도체 장치의 제조 방법의 적층 공정의 각 공정의 수순을 설명하기 위한 흐름도이다. 도 11a 및 도 11b는, 본 실시 형태에 관한 반도체 장치의 제조 방법의 적층 공정의 각 공정에 있어서의 기판의 구조를 모식적으로 도시하는 단면도이다.
본 실시 형태에 관한 반도체 장치의 제조 방법은, 액체 대신에 용융된 땜납을 사용하고, 용융된 땜납에 의해, 위치 정렬을 행한다.
본 실시 형태에 관한 반도체 장치의 제조 방법은, 도 10a 및 도 10b에 나타낸 바와 같이, 제1 습윤성 처리 공정(도 10a의 S31)과, 땜납 공급 공정(S32)과, 제2 습윤성 처리 공정(S33)과, 적재 공정(도 10a의 S34 내지 도 10b의 S36)과, 땜납 고화 공정(도 10b의 S37)을 포함한다. 적재 공정은, 기판 반전 스텝(S34)과, 적재 스텝(S35)과, 위치 정렬 스텝(S36)을 포함한다.
우선, 제1 습윤성 처리 공정(S31)이 행해진다. 제1 습윤성 처리 공정은, 제1 전극 패드(12)가 형성된 제1 웨이퍼(11b)를 준비하여, 제1 전극 패드(12)의 습윤성 처리를 행하는 공정이다. 도 11a의 (a)는, 습윤성 처리의 공정을 거친 후의 제1 웨이퍼(11b)를 모식적으로 도시한다. 습윤성 처리를 거친 제1 전극 패드(12)의 표면을 참조 부호 13으로 나타낸다. 습윤성 처리는, 예를 들어 플럭스를 도포함으로써 행해질 수 있다.
또한, 제1 전극 패드(12)의 습윤성 처리를 행하는 동시에, 제1 전극 패드(12) 이외의 영역을, 예를 들어 솔더 레지스트 등에 의해 피복하는 피복 처리를 행해도 된다. 도 11a 및 도 11b에 도시하는 예에서는, 제1 전극 패드(12) 이외의 영역을 솔더 레지스트(18)에 의해 피복한 예를 도시한다.
또한, 제1 웨이퍼(11b)에, 제1 전극 패드(12) 이외에, 제1 더미 패드(14)를 형성해도 되는 것은, 제1 실시 형태와 마찬가지이다.
다음에, 땜납 공급 공정이 행해진다(S32). 땜납 공급 공정은, 제1 전극 패드(12)의 표면(13)이 습윤성 처리되고, 표면(13) 이외의 영역이 솔더 레지스트(18)에 의해 피복된 제1 웨이퍼(11b) 상에 용융된 땜납(27)을 공급하는 공정이다. 도 11a의 (b)에 도시한 바와 같이, 습윤성 처리된 제1 전극 패드(12)의 표면(13) 상 및 주변에 용융된 땜납(27)을 공급한다. 용융된 땜납(27)은 특별히 한정되지 않고, 용융된 땜납을 도포, 분무, 토출 등의 다양한 공급 방법에 의해 공급될 수 있다. 또한, 땜납이 용융되지 않는 온도로 제1 웨이퍼(11b)를 보유 지지하여, 습윤성 처리된 제1 전극 패드(12)의 표면(13) 상 또는 근방에 땜납 볼을 적재하고, 그 후 제1 웨이퍼(11b)의 온도를 상승시켜 땜납을 용융시켜도 된다. 도 11a의 (b)에 도시한 바와 같이, 제1 전극 패드(12)의 표면(13)이 습윤성 처리되고, 표면(13) 이외의 영역이 솔더 레지스트(18)로 피복되어 있으므로, 공급되는 용융된 땜납(27)은, 제1 전극 패드(12)의 표면(13) 상 및 주변에 머무른다.
또한, 제1 웨이퍼(11b)에 제1 더미 패드(14)가 형성되어 있는 경우에는, 제1 더미 패드(14)에도 용융된 땜납(27)이 도포된다.
다음에, 제2 습윤성 처리 공정이 행해진다(S33). 제2 습윤성 처리 공정은, 제2 웨이퍼(21b)를 준비하여, 제2 웨이퍼(21b)에 형성된 제2 전극 패드(22)의 습윤성 처리를 행하는 공정이다. 도 11a의 (c)는 S33의 공정을 거친 후의 제2 웨이퍼(21b)를 모식적으로 도시한다. 습윤성 처리를 거친 제2 전극 패드(22)의 표면을 참조 부호 23으로 나타낸다. 습윤성 처리는, 특별히 한정되는 것은 아니고, 제1 습윤성 처리 공정과 마찬가지로, 플럭스를 도포함으로써 행해질 수 있다.
또한, 제2 전극 패드(22)의 습윤성 처리를 행하는 동시에, 표면(23) 이외의 영역을, 예를 들어 솔더 레지스트(28) 등에 의해 피복하는 피복 처리를 행해도 되는 것은, 제1 습윤성 처리 공정과 마찬가지이다. 또한, 제2 웨이퍼(21b)에도, 제2 전극 패드(22) 이외에, 제2 더미 패드(24)를 형성해도 된다.
다음에, 적재 공정이 행해진다(S34 내지 S36). 적재 공정은, 제2 웨이퍼(21b)를 상하 반전시켜, 용융된 땜납(27)이 공급된 제1 웨이퍼(11b) 상에 제2 웨이퍼(21b)를 적재하고, 제1 전극 패드(12)와 제2 전극 패드(22)의 위치 정렬을 행하는 공정이다. 적재 공정은, 기판 반전 스텝(S34)과, 적재 스텝(S35)과, 위치 정렬 스텝(S36)을 포함한다. 또한, 기판 반전 스텝으로부터 위치 정렬 스텝까지의 각 스텝을 거친 후의 기판을, 도 11a의 (d) 내지 도 11b의 (f)의 각각에 모식적으로 도시한다.
우선, 기판 반전 스텝이 행해진다(S34). 기판 반전 스텝은, 도 11a의 (d)에 도시한 바와 같이, 제1 실시 형태에 있어서의 기판 반전 스텝(S14)과 마찬가지로 행할 수 있다.
다음에, 적재 스텝이 행해진다(S35). 적재 스텝에서는, 도 11b의 (e)에 도시한 바와 같이, 습윤성 처리된 제1 전극 패드(12)의 표면 상 및 주변에 용융된 땜납(27)이 도포된 상태에서, 제1 웨이퍼(11b)의 제1 전극 패드(12)가 형성된 면과 제2 웨이퍼(21b)의 제2 전극 패드(22)가 형성된 면을 대향시키고, 제1 웨이퍼(11) 상에 제2 웨이퍼(21b)를 적재한다.
이때, 위치 정렬 기구 등을 갖는 위치 정렬 장치에 의해 위치 정렬을 행한 후, 제1 웨이퍼(11b) 상에 제2 웨이퍼(21b)를 적재해도 되는 것은, 제1 실시 형태에 있어서의 S15와 마찬가지이다.
적재 스텝(S35)에서 제1 웨이퍼(11b) 상에 적재된 제2 웨이퍼(21b)는, 도 11b의 (f)에 도시한 바와 같이, 제1 웨이퍼(11b)와의 사이에서 자기 정합적으로 위치 정렬이 이루어진다(S36). 이것은, 제1 웨이퍼(11b)의 제1 전극 패드(12)의 습윤성을 갖는 표면(13)과, 제2 웨이퍼(21b)의 제2 전극 패드(22)의 습윤성을 갖는 대응하는 표면(23)에 접하도록 이동하는 것에 수반하여, 제2 웨이퍼(21b)가 제1 웨이퍼(11b)에 정합하도록 이동할 수 있기 때문이고, 용융된 땜납(27)이, 표면 장력에 의해 표면(13) 및 표면(23)의 사이에 머물기 때문이다.
또한, 제1 웨이퍼(11b)에 제1 더미 패드(14)가 있고, 제2 웨이퍼(21b)에 제2 더미 패드(24)가 있는 경우에는, 제1 더미 패드(14)와 제2 더미 패드(24)도 용융된 땜납(27)에 의해 위치 정렬된다.
다음에, 땜납 고화 공정이 행해진다(S37). 땜납 고화 공정은, 땜납(27)을 고화하여 제1 전극 패드(12)와 제2 전극 패드(22)를 땜납 접합하는 공정이다. 도 11b의 (g)는, 땜납 고화 공정을 거친 후의 제1 웨이퍼(11) 및 제2 웨이퍼(21)를 모식적으로 도시한다.
도 11b의 (g)에 도시한 바와 같이, 제2 웨이퍼(21)와, 제2 웨이퍼(21)가 적재된 제1 웨이퍼(11)가 의도적으로, 또는 자연적으로 냉각된다. 이에 의해, 땜납(27)이 고화되어, 제1 전극 패드(12)와 제2 전극 패드(22)가 전기적으로 접속된다.
본 실시 형태에서는, 액체를 사용하지 않지만, 용융된 땜납을 사용하여 위치 정렬을 하고, 그 후 땜납을 고화함으로써, 제1 전극 패드와 제2 전극 패드를 위치 정렬하여, 전기적으로 접속할 수 있다.
이상, 본 발명의 바람직한 실시 형태에 대해 기술하였지만, 본 발명은 이러한 특정한 실시 형태로 한정되는 것은 아니고, 특허청구의 범위 내에 기재된 본 발명의 요지의 범위 내에 있어서, 다양한 변형ㆍ변경이 가능하다.
본 국제 출원은 2009년 9월 9일에 출원된 일본 특허 출원 2009-207971호에 기초하는 우선권을 주장하는 것으로, 그 전체 내용을 여기에 원용한다.

Claims (10)

  1. 제1 기판상에 형성된 제1 전극 패드와, 상기 제1 전극 패드에 대응하는 제2 기판상에 형성된 제2 전극 패드를 전기적으로 접속함으로써 적층 형성되는 반도체 장치의 제조 방법이며,
    상기 제1 전극 패드를 친수화 처리하는 제1 친수화 처리 공정과,
    상기 제1 기판 상의 상기 제1 전극 패드가 형성된 면에 액체를 공급하는 액체 공급 공정과,
    상기 액체가 공급된 상기 제1 기판 상에, 상기 제1 전극 패드가 형성된 면과 상기 제2 전극 패드가 형성된 면을 대향시켜 상기 제2 기판을 적재하는 적재 공정을 가지고,
    상기 적재 공정에 있어서, 상기 액체에 의해 상기 제1 전극 패드와 상기 제2 전극 패드와의 위치 정렬이 행해지고,
    상기 제2 기판에는, 상기 제2 전극 패드와 접하는 관통 구멍이 형성되어 있고,
    상기 적재 공정의 이후, 상기 제2 기판에 있어서의 상기 제1 기판과 대향하는 면의 반대면에 있어서 상기 관통 구멍으로부터, 용융된 도전성 액체를 유입시킴으로써, 상기 제1 전극 패드와 상기 제2 전극 패드를 전기적으로 접속하는 도전성 액체 공급 공정을 갖는 것을 특징으로하는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 제2 전극 패드를 친수화 처리하는 제2 친수화 처리 공정을 더 포함하는, 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 액체는, 상기 제1 전극 패드 표면 또는 상기 제2 전극 패드 표면에 형성된 산화막을 에칭하는 성질을 갖는, 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 액체가 도전성을 갖는, 반도체 장치의 제조 방법.
  5. 제4항에 있어서, 상기 적재 공정은 감압 상태에서 행해지고,
    상기 도전성 액체 공급 공정에 있어서, 도전성 액체를 공급한 후에, 대기압으로 복귀시키는, 반도체 장치의 제조 방법.
  6. 제1항에 있어서, 상기 제1 기판에는, 제1 더미 패드가 형성되어 있고,
    상기 제2 기판에는, 상기 제1 더미 패드에 대응하는 제2 더미 패드가 형성되어 있고,
    상기 제1 친수화 처리 공정에 있어서, 상기 제1 더미 패드를 친수화 처리하는, 반도체 장치의 제조 방법.
  7. 제6항에 있어서, 상기 제2 더미 패드를 친수화 처리하는, 반도체 장치의 제조 방법.
  8. 제1 기판상에 형성된 제1 전극과, 상기 제1 전극에 대응하는 제2 기판상에 형성된 제2 전극의 사이에서 전기적 접속을 얻는 방법이며,
    상기 제2 기판에는, 상기 제2 전극과 접하는 관통 구멍이 형성되어 있고,
    상기 제1 기판상의 상기 제1 전극이 형성된 면에 액체를 공급하는 액체 공급 공정과,
    상기 제1 전극이 형성된 면과 상기 제2 전극이 형성된 면을 대향시켜 상기 제1 기판상에 상기 제2 기판을 적재하는 적재공정을 가지고,
    상기 적재 공정에 있어서, 상기 액체에 의해 상기 제1 전극과 상기 제2 전극 의 위치 정렬이 행해지고,
    상기 적재 공정의 이후, 상기 제2 기판에 있어서의 상기 제1 기판과 대향하는 면의 반대면에 있어서 상기 관통 구멍으로부터, 도전성 액체를 유입시킴으로써, 상기 제1 전극과 상기 제2 전극의 사이의 전기적 접속을 얻는 방법.
  9. 삭제
  10. 삭제
KR1020127008986A 2009-09-09 2010-09-07 반도체 장치의 제조 방법 KR101330969B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009207971A JP5307669B2 (ja) 2009-09-09 2009-09-09 半導体装置の製造方法及び電気的接続を得る方法
JPJP-P-2009-207971 2009-09-09
PCT/JP2010/065312 WO2011030753A1 (ja) 2009-09-09 2010-09-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20120062888A KR20120062888A (ko) 2012-06-14
KR101330969B1 true KR101330969B1 (ko) 2013-11-18

Family

ID=43732425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127008986A KR101330969B1 (ko) 2009-09-09 2010-09-07 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US8664106B2 (ko)
JP (1) JP5307669B2 (ko)
KR (1) KR101330969B1 (ko)
CN (1) CN102498565B (ko)
TW (1) TWI437649B (ko)
WO (1) WO2011030753A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287251B2 (en) 2014-07-18 2016-03-15 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5732652B2 (ja) * 2009-11-04 2015-06-10 ボンドテック株式会社 接合システムおよび接合方法
TW201301412A (zh) * 2011-06-20 2013-01-01 Walsin Lihwa Corp 晶片結合方法
US9142532B2 (en) 2012-04-24 2015-09-22 Bondtech Co., Ltd. Chip-on-wafer bonding method and bonding device, and structure comprising chip and wafer
WO2014136241A1 (ja) * 2013-03-07 2014-09-12 東北マイクロテック株式会社 積層体及びその製造方法
KR101596131B1 (ko) * 2014-04-25 2016-02-22 한국과학기술원 소수성 표면을 이용한 칩 패키징 방법 및 칩 패키지
WO2018146880A1 (ja) 2017-02-09 2018-08-16 ボンドテック株式会社 部品実装システム、樹脂成形装置、部品実装方法および樹脂成形方法
JP6899293B2 (ja) * 2017-09-13 2021-07-07 株式会社ディスコ 積層ウェーハの製造方法
KR102242197B1 (ko) * 2018-11-20 2021-04-22 세메스 주식회사 본딩 장치 및 본딩 방법
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039897A (ja) 2002-07-04 2004-02-05 Toshiba Corp 電子デバイスの接続方法
JP2004320064A (ja) 2001-11-15 2004-11-11 Fujitsu Ltd 半導体装置の製造方法
JP2004327908A (ja) * 2003-04-28 2004-11-18 Ricoh Co Ltd 光学電子デバイスの接合方法及び接合構造
KR20050074921A (ko) * 2004-01-14 2005-07-19 세이코 엡슨 가부시키가이샤 전자 장치 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3867523B2 (ja) 2000-12-26 2007-01-10 株式会社デンソー プリント基板およびその製造方法
US6833615B2 (en) * 2000-12-29 2004-12-21 Intel Corporation Via-in-pad with off-center geometry
JP3615206B2 (ja) 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法
JP4047065B2 (ja) * 2002-05-17 2008-02-13 株式会社タムラ製作所 半導体装置用パット電極部の形成方法
JP2004119646A (ja) * 2002-09-26 2004-04-15 Sony Corp 半導体装置およびその製造方法
JP2005203664A (ja) * 2004-01-19 2005-07-28 Citizen Watch Co Ltd 半導体装置の実装方法
JP4821091B2 (ja) 2004-04-08 2011-11-24 株式会社ニコン ウェハの接合装置
US7393771B2 (en) * 2004-06-29 2008-07-01 Hitachi, Ltd. Method for mounting an electronic part on a substrate using a liquid containing metal particles
JP5007127B2 (ja) * 2004-12-28 2012-08-22 光正 小柳 自己組織化機能を用いた集積回路装置の製造方法及び製造装置
JP2009049051A (ja) 2007-08-14 2009-03-05 Elpida Memory Inc 半導体基板の接合方法及びそれにより製造された積層体
US20100248424A1 (en) * 2009-03-27 2010-09-30 Intellectual Business Machines Corporation Self-Aligned Chip Stacking
US8460794B2 (en) * 2009-07-10 2013-06-11 Seagate Technology Llc Self-aligned wafer bonding

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004320064A (ja) 2001-11-15 2004-11-11 Fujitsu Ltd 半導体装置の製造方法
JP2004039897A (ja) 2002-07-04 2004-02-05 Toshiba Corp 電子デバイスの接続方法
JP2004327908A (ja) * 2003-04-28 2004-11-18 Ricoh Co Ltd 光学電子デバイスの接合方法及び接合構造
KR20050074921A (ko) * 2004-01-14 2005-07-19 세이코 엡슨 가부시키가이샤 전자 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287251B2 (en) 2014-07-18 2016-03-15 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
JP5307669B2 (ja) 2013-10-02
TWI437649B (zh) 2014-05-11
US20120171858A1 (en) 2012-07-05
JP2011060941A (ja) 2011-03-24
TW201131674A (en) 2011-09-16
CN102498565A (zh) 2012-06-13
KR20120062888A (ko) 2012-06-14
US8664106B2 (en) 2014-03-04
WO2011030753A1 (ja) 2011-03-17
CN102498565B (zh) 2014-10-22

Similar Documents

Publication Publication Date Title
KR101330969B1 (ko) 반도체 장치의 제조 방법
US7595562B2 (en) Device package structure, device packaging method, droplet ejection head, connector, and semiconductor device
KR20120109586A (ko) 실장 방법 및 실장 장치
KR100646515B1 (ko) 도포 현상 처리 시스템 및 도포 현상 처리 방법
JP4560682B2 (ja) 導電性ボール搭載装置
US20070093079A1 (en) Imprinting method and imprinting apparatus
WO2003026833A1 (en) Ball bumping machine and techniques
US8749068B2 (en) Mounting method and mounting device
CN115692278A (zh) 芯片搬送装置和芯片接合机
JP2013125795A (ja) 基板位置決め装置及び基板位置決め方法
KR102152687B1 (ko) 프레임 일체형 마스크의 제조 장치
KR20220035085A (ko) 반도체 칩 본딩 장치
CN114247601A (zh) 芯片助焊剂涂覆装置
JP2006261371A (ja) 電子部品の実装装置
JP7163047B2 (ja) 実装装置ならびに実装方法およびこれを用いた半導体装置の製造方法
JP5110042B2 (ja) デバイス実装方法
JP2006135237A (ja) 電子デバイスの実装方法、回路基板、及び電子機器
JP2010161293A (ja) マスクを用いた処理装置および方法
TWI805953B (zh) 球搭載方法及球搭載裝置
JP2010267771A (ja) 電子部品実装装置及び電子部品実装方法
JP2002270631A (ja) フラックス供給装置
KR20230058520A (ko) 볼 탑재방법 및 볼 탑재장치
JP2006140270A (ja) 電子デバイスの実装方法、回路基板、及び電子機器
CN118226705A (zh) 压印装置、图案形成方法及半导体装置的制造方法
JP2006324381A (ja) 半導体装置の製造方法及び製造装置、並びに半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee