KR20220035085A - 반도체 칩 본딩 장치 - Google Patents

반도체 칩 본딩 장치 Download PDF

Info

Publication number
KR20220035085A
KR20220035085A KR1020220030327A KR20220030327A KR20220035085A KR 20220035085 A KR20220035085 A KR 20220035085A KR 1020220030327 A KR1020220030327 A KR 1020220030327A KR 20220030327 A KR20220030327 A KR 20220030327A KR 20220035085 A KR20220035085 A KR 20220035085A
Authority
KR
South Korea
Prior art keywords
correction
chip
bonding
substrate
semiconductor chip
Prior art date
Application number
KR1020220030327A
Other languages
English (en)
Inventor
석승대
김상윤
김희재
신재봉
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210038983A external-priority patent/KR102379168B1/ko
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220030327A priority Critical patent/KR20220035085A/ko
Publication of KR20220035085A publication Critical patent/KR20220035085A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75841—Means for moving parts of the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/81169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/8118—Translational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 기술적 사상에 의한 반도체 칩 본딩 장치는 반도체 칩을 흡착하여 파지하는 본딩 헤드; 상기 반도체 칩이 실장되는 기판이 배치되고, 상기 반도체 칩을 상기 기판에 실장하고 본딩하는 공정이 수행되는 본딩 스테이지; 상기 반도체 칩을 촬상하여 상기 반도체 칩의 위치 정보를 획득하는 제1 카메라; 상기 반도체 칩이 실장되는 기판을 촬상하여 상기 기판의 위치 정보를 획득하는 제2 카메라; 상기 본딩 스테이지의 측면부 일측에 형성되고, 보정용 칩과 보정용 기판을 구비하는 보정 장치 구조체; 및 상기 본딩 헤드로 상기 보정용 칩을 파지하고 상기 보정용 기판에 실장하여 보정 오프셋 값을 계산하고, 상기 보정 오프셋 값을 적용하여 상기 본딩 헤드 또는 상기 본딩 스테이지 중 적어도 하나를 이동시키는 본딩 제어부를 포함한다.

Description

반도체 칩 본딩 장치{Bonding apparatus of semiconductor chip}
본 발명은 반도체 칩 본딩 장치에 관한 것으로, 특히 반도체 칩의 본딩 위치를 보정하는 보정 장치를 구비하는 반도체 칩 본딩 장치에 관한 것이다.
반도체 칩 본딩 공정에 있어서 낮은 전력 소모와 빠른 구동 속도를 위해 반도체 칩 혹은 반도체 패키지는 종래의 와이어 본딩에 의한 접점간 연결방식에서 플립칩 혹은 관통 전극에 의한 연결 방식으로 변화하고 있다. 이에 따라 기존 와이어 본딩을 통한 접점간 연결 방식에서는 수십 μm의 본딩 정밀도로도 반도체 칩 본딩 공정이 충분했지만, 범프와 패드간 직접적으로 접촉이 이루어지는 플립칩, 특히 관통 전극 칩의 본딩은 수 μm의 고정밀 본딩이 요구된다. 또한 접합 방식에 있어서 금속을 직접적으로 연결하기 때문에 더 높은 온도와 압력을 요구하고 있다. 고정밀도를 가진 반도체 칩 본딩 장치에 있어서 이러한 온도 등 환경의 미세한 변화는 정밀도를 저해할 수 있는 요소가 될 수 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는, 반도체 칩이 기판 상에 본딩되는 위치를 보정하기 위한 보정용 칩과 보정용 기판을 구비하여 반도체 칩 본딩 과정에서 장치의 정지 및 온도의 변화없이 실시간으로 본딩 위치를 보정할 수 있는 반도체 칩 본딩 장치를 제공하려는데 있다.
상기 과제를 해결하기 위하여, 본 발명의 기술적 사상은, 반도체 칩을 흡착하여 파지하는 본딩 헤드; 상기 반도체 칩이 실장되는 기판이 배치되고, 상기 반도체 칩을 상기 기판에 실장하고 본딩하는 공정이 수행되는 본딩 스테이지; 상기 반도체 칩을 촬상하여 상기 반도체 칩의 위치 정보를 획득하는 제1 카메라; 상기 반도체 칩이 실장되는 기판을 촬상하여 상기 기판의 위치 정보를 획득하는 제2 카메라; 상기 본딩 스테이지의 측면부 일측에 형성되고, 보정용 칩과 보정용 기판을 구비하는 보정 장치 구조체; 및 상기 본딩 헤드로 상기 보정용 칩을 파지하고 상기 보정용 기판에 실장하여 보정 오프셋 값을 계산하고, 상기 보정 오프셋 값을 적용하여 상기 본딩 헤드 또는 상기 본딩 스테이지 중 적어도 하나를 이동시키는 본딩 제어부를 포함하는 것을 특징으로 하는 반도체 칩 본딩 장치를 제공한다.
또한, 본 발명의 기술적 사상은, 상기 과제를 해결하기 위하여, 반도체 칩을 본딩하는 단계 및 칩 실장 위치를 보정하는 단계를 포함하고, 상기 반도체 칩을 본딩하는 단계는 본딩 헤드로 반도체 칩을 흡착 파지하여 본딩 스테이지 상에 배치되는 반도체 기판 상에 실장하는 단계를 포함하고, 상기 칩 실장 위치를 보정하는 단계는, 상기 본딩 헤드가 보정용 칩의 상부와 마주보도록 상기 본딩 헤드를 이동하는 단계, 상기 본딩 헤드로 상기 보정용 칩을 흡착하여 파지하는 단계, 제1 카메라로 상기 보정용 칩을 촬상하여 상기 보정용 칩의 위치 정보를 획득하는 단계, 상기 본딩 스테이지의 일측면에 형성된 보정용 기판을 기 설정된 위치로 이동하는 단계, 제2 카메라로 상기 보정용 기판의 실장 위치를 촬상하여 상기 보정용 기판의 실장 위치 정보를 획득하는 단계, 상기 본딩 헤드로 상기 보정용 칩을 상기 보정용 기판의 실장 위치에 실장하는 단계, 상기 보정용 칩이 상기 보정용 기판의 실장 위치 상에 정확히 실장되었는지 판단하는 단계, 보정 오프셋 값을 계산하는 단계, 및 상기 보정 오프셋 값을 적용하여 상기 본딩 헤드 또는 상기 본딩 스테이지 중 적어도 하나를 이동시키는 단계를 포함하는 것을 특징으로 하는 반도체 칩 본딩 장치의 동작 방법을 제공한다.
본 발명의 기술적 사상에 의한 반도체 칩 본딩 장치는 반도체 칩이 본딩되는 위치를 보정할 수 있는 보정 장치를 포함함으로써, 상기 본딩 장치의 정지 및 온도의 변화없이 주기적으로 위치 정밀도의 점검 및 보정을 할 수 있다. 또한, 반도체 칩 본딩 장치 내부의 온도를 하강시킬 필요가 없어 작업 시간이 단축될 수 있고, 반도체 칩 본딩 불량을 사전에 예방할 수 있다.
도 1은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치의 사시도이다.
도 2는 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치의 일부 구성 요소를 확대하여 도시한 사시도이다.
도 3은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치의 구성 요소인 보정 장치 구조체의 사시도이다.
도 4는 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치의 평면도이다.
도 5는 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치의 본딩 방법을 도시한 순서도이다.
도 6은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치의 일부 구성 요소를 확대하여 도시한 사시도이다.
도 7은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치의 보정 방법을 순차적으로 도시한 순서도이다.
도 8은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치의 일부 구성 요소를 확대하여 도시한 평면도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시 예들에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 과장되거나 축소될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "상에" 있다거나 "접하여" 있다고 기재된 경우, 다른 구성 요소에 상에 직접 맞닿아 있거나 또는 연결되어 있을 수 있지만, 중간에 또 다른 구성 요소가 존재할 수 있다고 이해되어야 할 것이다. 반면, 어떤 구성 요소가 다른 구성 요소의 "바로 위에" 있다거나 "직접 접하여" 있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 등도 마찬가지로 해석될 수 있다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치(1000)의 사시도이다. 도 1에서 상기 반도체 칩 본딩 장치(1000)의 구성 요소들은 설명의 편의를 위해 도식화되어 일부 구성 요소가 실제의 형태와 달리 생략되거나 과장되어 도시될 수 있다.
도 1을 참조하면, 상기 반도체 칩 본딩 장치(1000)는 베이스부(110), 제1 이송 장치(120), 제2 이송 장치(130), 웨이퍼 공급부(200), 칩 공급부(300), 본딩 헤드(400), 본딩 스테이지(500), 보정 장치 구조체(600), 제1 카메라(C1) 및 제2 카메라(C2)를 포함할 수 있다. 본 발명의 일 실시예에서, 상기 반도체 칩 본딩 장치(1000)는 상기 제1 이송 장치(120) 및 상기 제2 이송 장치(130)를 제어하여, 상기 보정 장치 구조체(600)로 반도체 칩의 실장 위치를 보정하는 제어부를 포함할 수 있다.
베이스부(110)는 반도체 칩 본딩 장치(1000)를 지지하는 고정부로서, 상기 베이스부(110) 상에는 제1 이송 장치(120), 제2 이송 장치(130), 웨이퍼 공급부(200), 칩 공급부(300), 본딩 스테이지(500), 보정 장치 구조체(600) 및 제1 카메라(C1)가 배치될 수 있다.
제1 이송 장치(120)는 본딩 스테이지(500) 및 보정 장치 구조체(600)를 이동시키는 이송 수단으로, 상기 베이스부(110) 상에 형성될 수 있다. 상기 제1 이송 장치(120)는 샤프트 모터(Shaft motor)를 포함할 수 있다. 상기 제1 이송 장치(120)는 상기 베이스부(110) 상에서 제1 방향(X 방향)으로 연장될 수 있다. 상기 제1 이송 장치(120)는 샤프트 모터를 구동하여 상기 본딩 스테이지(500) 및 상기 보정 장치 구조체(600)를 상기 제1 방향(X 방향)으로 이동시킬 수 있다. 본 발명의 일 실시예에서, 상기 제1 이송 장치(120)는 상기 본딩 스테이지(500) 및 상기 보정 장치 구조체(600)를 본딩 헤드(400)가 형성된 위치, 즉 반도체 칩의 피탑재 위치로 이동시킬 수 있고, 상기 본딩 헤드(400)와 상기 제1 방향(X 방향)으로 반대되는 위치로 이격되도록 이동시킬 수 있다.
제2 이송 장치(130)는 본딩 헤드(400) 및 제2 카메라(C2)를 이동시키는 이송 수단으로, 베이스부(110) 상에 형성될 수 있다. 상기 제2 이송 장치(130)는 샤프트 모터(Shaft motor)를 포함할 수 있다. 상기 제2 이송 장치(130)는 상기 베이스부(110) 상에서 제1 방향(X 방향)과 수직하는 제2 방향(Y 방향)으로 연장될 수 있다. 상기 제2 이송 장치(130)는 샤프트 모터를 구동하여 상기 본딩 헤드(400) 및 상기 제2 카메라(C2)를 이동시킬 수 있다. 본 발명의 일 실시예에서, 상기 제2 이송 장치(130)는 상기 본딩 헤드(400) 및 상기 제2 카메라(C2)를 각각 독립적으로 이동시킬 수 있다. 상기 제2 이송 장치(130)는 상기 본딩 헤드(400)를 본딩 스테이지(500)가 이동되는 위치, 즉 반도체 칩의 피탑재 위치로 이동시킬 수 있고, 상기 본딩 스테이지(500)와 상기 제2 방향(Y 방향)으로 이격되도록 이동시킬 수 있다. 본 발명의 일 실시예에서, 상기 제1 이송 장치(120) 및 상기 제2 이송 장치(130)는 갠트리(gantry) 구조로 형성될 수 있다.
웨이퍼 공급부(200)는 웨이퍼 스테이지(210), 반도체 칩(230)을 구비하는 반도체 웨이퍼(220)를 포함할 수 있다. 상기 웨이퍼 스테이지(210)는 상기 반도체 웨이퍼(220)을 보관하고, 지지할 수 있다. 상기 반도체 웨이퍼(220)에는 반도체 소자가 형성되어 있을 수 있다. 각각의 단위 반도체 칩(230)은 상기 반도체 웨이퍼(220)가 쏘잉(sawing) 머신으로 절단되어 형성될 수 있다. 상기 반도체 웨이퍼(220)의 절단 공정은 반도체 칩 본딩 장치(1000)와 별개의 장치에서 이루어질 수 있다.
칩 공급부(300)는 칩 픽커(chip picker, 310), 칩 운송부(320) 및 제3 이송 장치(330)를 포함할 수 있다. 상기 칩 픽커(310)는 반도체 칩(230)을 하나씩 흡착하여 파지할 수 있다. 상기 칩 픽커(310)는 상기 반도체 칩(230)의 상면과 하면이 180° 반전되도록 회전시킬 수 있다. 상기 칩 픽커(310)는 상기 칩 운송부(320)에 상기 반도체 칩(230)을 전달할 수 있다. 상기 칩 운송부(320)는 상기 반도체 칩(230)을 본딩 헤드(400)에 전달할 수 있다. 상기 칩 운송부(320)는 제3 이송 장치(330)에 연결될 수 있다. 상기 제3 이송 장치(330)는 상기 칩 운송부(320)를 상기 본딩 헤드(400)에 인접하도록 이동시킬 수 있다.
본딩 헤드(400)는 본딩 픽커(bonding picker, 410), 흡착 헤드(420) 및 연결 부재(430)을 포함할 수 있다. 본 발명의 일 실시예에서, 상기 본딩 헤드(400)는 동일한 구조를 갖는 한 쌍으로 구비될 수 있고, 상기 한 쌍의 본딩 헤드(400)는 제2 이송 장치(130)에 연결될 수 있다. 상기 본딩 픽커(410)는 진공 흡착력을 이용하여 반도체 칩(230)을 파지할 수 있다. 상기 본딩 픽커(410)는 제3 방향(Z 방향)으로 이동할 수 있다. 상기 흡착 헤드(420)는 상기 반도체 칩(230)을 파지하는 매개체 역할을 하고, 상기 반도체 칩(230)의 외곽 측면부를 둘러싸는 형태로 형성될 수 있다. 본 발명의 일 실시예에서, 상기 흡착 헤드(420)는 콜릿(collet)일 수 있다. 상기 연결 부재(430)는 상기 본딩 피커(410)를 제2 이송 장치(130)와 연결할 수 있다. 상기 본딩 헤드(400)는 상기 제2 이송 장치(130)에 연결되어 제2 방향(Y 방향)으로 이동할 수 있다. 상기 본딩 헤드(400)는 상기 제2 이송 장치(130)에 의해 본딩 스테이지(500) 상으로 이동할 수 있고, 상기 본딩 픽커(410)로 파지된 반도체 칩(230)을 제3 방향(Z 방향)으로 승강이 가능하여 상기 본딩 스테이지(500) 상에 실장할 수 있다.
본딩 스테이지(500) 상에는 반도체 칩(230)이 실장되는 피탑재 영역이 포함하는 반도체 기판(510)이 형성될 수 있다. 상기 본딩 스테이지(500)는 제1 이송 장치(120)에 연결되어 상기 제1 이송 장치(120)를 따라 제1 방향(X 방향)으로 이동할 수 있다. 본 발명의 일 실시예에서, 상기 반도체 기판(510)은 인쇄회로기판(Printed Circuit Board, PCB)일 수 있다.
보정 장치 구조체(600)는 본딩 스테이지(500)의 일측면에 고정되어 연결될 수 있다. 상기 보정 장치 구조체(600)는 상기 본딩 스테이지(500)의 측면 중 제1 방향(X 방향) 쪽에 형성될 수 있다. 상기 보정 장치 구조체(600)는 보정용 칩(600C), 보정용 기판(600S), 고정부(610) 및 몸체부(620, 도 2 및 도 3 참조)를 포함할 수 있다. 상기 보정 장치 구조체(600)에 대한 상세한 설명은 도 2 및 도 3에서 후술하도록 한다.
제1 카메라(C1)는 본딩 헤드(400)의 이동 경로의 하부에 형성될 수 있다. 즉, 상기 제1 카메라(C1)는 제2 이송 장치(130)의 하부에 형성될 수 있다. 상기 제1 카메라(C1)는 베이스부(110)에서 상기 본딩 헤드(400)를 향하도록 렌즈부가 배치되어 상방향 촬영이 가능한 업루킹(up-looking) 카메라일 수 있다. 상기 제1 카메라(C1)는 상기 본딩 헤드(400)에 흡착되어 파지된 반도체 칩(230)을 촬상하여 위치 정보를 획득할 수 있다. 구체적으로 상기 제1 카메라(C1)는 흡착 헤드(420)의 중심과 상기 반도체 칩(230)의 중심이 일치하는지 여부, 상기 흡착 헤드(420)의 중심이 상기 반도체 칩(230)의 중심으로부터 이탈된 거리, 상기 흡착 헤드(420)에 대해 상기 반도체 칩(230)의 이탈된 각도 등을 촬영하여 정보를 획득할 수 있다. 상기 제1 카메라(C1)는 이동되는 반도체 칩(230)의 하면의 1 지점의 영역 촬상 만으로도 초기 입력된 반도체 칩(230)의 위치 정보에 기초하여 상기 반도체 칩(230)의 틀어짐 정도 및 특정 방향으로의 변위량을 판단할 수도 있지만, 바람직하게는 2 지점 이상의 영역을 촬상함으로써 보다 정확한 이미지를 추출할 수 있다. 본 발명의 일 실시예에서, 상기 제1 카메라(C1)는 TDI(Time Delayed Integration) 카메라일 수 있다.
제2 카메라(C2)는 제2 이송 장치(130)에 연결되고, 본딩 헤드(400)와 이격되어 형성될 수 있다. 상기 제2 카메라(C2)의 렌즈부는 본딩 스테이지(500)를 향하도록 형성될 수 있다. 상기 제2 카메라(C2)는 상기 제2 이송 장치(130)에 연결되어 제2 방향(Y 방향)으로 이동될 수 있다. 상기 제2 카메라(C2)는 상기 본딩 스테이지(500) 상에서 반도체 기판(510)을 촬상하여 반도체 칩(230)이 실장될 반도체 기판(510)의 본딩 위치 정보를 획득할 수 있다.
본 발명의 기술적 사상에 의한 반도체 칩 본딩 장치(1000)는 보정 장치 구조체(600)를 구비하는데에 특징이 있다. 구체적으로, 상기 반도체 칩 본딩 장치(1000)는 본딩 스테이지(500)의 일측면에 고정되어 연결되는 보정 장치 구조체(600)를 포함할 수 있다. 상기 반도체 칩 본딩 장치(1000)는 상기 보정 장치 구조체(600)의 보정용 칩(600C)과 보정용 기판(600S)를 사용하여 실시간으로 반도체 칩의 본딩 위치를 보정할 수 있어, 장치를 정지할 필요가 없고, 장치 자체의 온도를 낮추는 등 별도의 공정을 생략할 수 있다. 상기 보정 과정에 대한 상세한 설명은 도 4 내지 도 6에서 후술하기로 한다.
도 2는 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치(1000)의 구성 요소 일부, 즉 본딩 스테이지(500)와 보정 장치 구조체(600)를 확대하여 도시한 사시도이고, 도 3은 보정 장치 구조체(600)의 사시도이다.
도 2를 참조하면, 본딩 스테이지(500)의 상면에는 반도체 기판(510)이 형성되고, 보정 장치 구조체(600)는 상기 본딩 스테이지(500)의 일 측면에 고정되어 연결될 수 있다. 상기 반도체 기판(510)은 세라믹 기판, 인쇄회로기판(PCB), 유기 기판 및 인터포저 기판 중에서 선택되는 적어도 하나를 기반으로 형성될 수 있다. 본 발명의 일 실시예에서, 상기 반도체 기판(510)은 인쇄회로기판일 수 있다. 보정 장치 구조체(600)는 본딩 스테이지(500)의 제1 방향(X 방향)으로의 일 측면에 연결되어 배치될 수 있다. 상기 보정 장치 구조체(600)와 상기 본딩 스테이지(500)는 연결부(622)를 매개로 서로 연결될 수 있다. 상기 본딩 스테이지(500)와 상기 보정 장치 구조체(600)는 제1 이송 장치(120, 도 1 참조)에 연결되어 일체로 이동될 수 있다.
도 2 및 도 3을 참조하면, 보정 장치 구조체(600)는 고정부(610), 몸체부(620), 연결부(622), 진공 발생부(630), 냉각부(640), 보정용 칩(600C) 및 보정용 기판(600S)을 포함할 수 있다.
몸체부(620)는 연결부(622)와 일체로 형성될 수 있다. 상기 연결부(622)는 본딩 스테이지(500)의 일측면부와 연결되어 고정될 수 있다. 상기 연결부(622)를 매개로 상기 본딩 스테이지(500)와 상기 몸체부(620)가 연결될 수 있다.
고정부(610)는 몸체부(620) 상에 형성되고, 보정용 칩(600C) 및 보정용 기판(600S)을 진공으로 흡착하여 지지할 수 있다. 상기 고정부(610)의 상면과 상기 보정용 기판(600S)의 하면 사이에는 흡착 홀(610H)이 복수개 형성될 수 있다. 본 발명의 일 실시예에서, 상기 보정용 기판(600S)은 글래스 지그일 수 있고, 상기 보정용 기판(600S)은 투명 재질로 형성될 수 있는바, 상기 흡착 홀(610H)이 상기 보정용 기판(600S)을 통해 드러나보일 수 있다. 상기 흡착 홀(610H)은 진공 발생부(630)에서 발생된 진공으로 인한 공기압이 통과되는 개구부로써, 상기 흡착 홀(610H)은 상기 고정부(610) 내부에 형성된 공간과 연결되고, 냉각 배관부와 연결되어 진공 발생부(630)로 연통될 수 있다. 상기 흡착 홀(610H)은 상기 진공 발생부(630)와 연통되어 접속됨으로써, 상기 흡착 홀(610H)에 진공 흡인력을 전달할 수 있고, 따라서 상기 고정부(610)는 상기 보정용 기판(600S)을 흡착 지지할 수 있다.
고정부(610)의 상면과 보정용 기판(600S)의 제2 방향(Y 방향)으로의 양측면부에는 보정용 기판 고정 부재(612)가 형성될 수 있다. 상기 보정용 기판 고정 부재(612)는 상기 보정용 기판(600S)의 양측면부에 인접하여 상기 보정용 기판(600S)을 고정하여 지지할 수 있다.
보정용 기판(600S)은 고정부(610) 상에 흡착되어 지지될 수 있다. 상기 보정용 기판(600S)은 글래스(glass) 또는 수지 재질 예컨대, 투명 수지 재질로 형성될 수 있다. 본 발명의 일 실시예에서, 상기 보정용 기판(600S)은 글래스 지그(Glass jig)일 수 있다. 상기 보정용 기판(600S)에는 보정 기준점 마크(Fiducial mark, FM)이 표시될 수 있다(도 8 참조).
상기 보정용 기판(600S)은 제2 방향(Y 방향)으로 연장되는 형태로 형성될 수 있다. 상기 보정용 기판(600S) 상에는 보정용 칩(600C)이 상기 제2 방향(Y 방향)으로 일렬로 배치될 수 있다. 본 발명의 일 실시예에서, 상기 보정용 기판(600S) 상에는 보정용 칩 실장 영역(600A)이 상기 제2 방향(Y 방향)으로 일렬로 형성될 수 있다(도 6 및 도 8 참조).
보정용 칩(600C)은 고정부(610) 상에 제2 방향(Y 방향)으로 나란히 배열될 수 있다. 상기 보정용 칩(600C)은 상기 고정부(610) 상에서 진공으로 흡착 지지될 수 있다. 상기 보정용 칩(600C)은 상기 고정부(610)에서 탈착될 수 있다. 상기 보정용 칩(600C)은 복수개로 형성될 수 있다. 상기 보정용 칩(600C)은 글래스 또는 투명 수지 재질로 형성될 수 있다. 상기 보정용 칩(600C)은 보정용 기판(600S)과 동일한 재질로 형성될 수 있다. 본 발명의 일 실시예에서, 상기 보정용 칩(600C)은 글래스 지그로 이루어질 수 있다. 상기 보정용 칩(600C)과 상기 고정부(610) 사이에는 보정용 칩 지지 부재(614)가 개재될 수 있다. 상기 보정용 칩 지지 부재(614)는 상기 보정용 칩(600C)의 각 측면 주위를 둘러싸도록 형성될 수 있다. 상기 보정용 칩 지지 부재(614)는 상기 보정용 칩(600C)이 제1 방향(X 방향) 및 제2 방향(Y 방향)으로 정렬되도록 상기 보정용 칩(600C)을 고정하여 지지할 수 있다.
진공 발생부(630)는 몸체부(620)의 하부 및 연결부(622)의 측면부에 인접하여 형성될 수 있다. 상기 진공 발생부(630)는 몸체부(620)의 내부에 형성된 냉각용 배관부를 통해 냉각부(640)와 연결될 수 있다. 상기 진공 발생부(630)는 냉각부(640)에 흐르는 냉각용 유체를 회수하여 진공을 발생시킬 수 있다. 상기 진공 발생부(630)에서 발생되는 진공으로 보정용 칩(600C) 및 보정용 기판(600S)을 흡착하여 고정 지지할 수 있다. 본 발명의 일 실시예에서, 상기 진공 발생부(630)는 -70kPa의 진공을 발생시킬 수 있다.
냉각부(640)는 고정부(610)의 하면과 몸체부(620)의 상면 사이에 형성될 수 있다. 상기 냉각부(640)는 원기둥의 배관 형태로 형성될 수 있다. 상기 냉각부(640)는 상기 고정부(610) 내부에 형성된 냉각 배관부를 따라서 흐르는 냉각용 유체를 포함할 수 있다. 상기 냉각용 유체는 상기 고정부(610) 내부의 냉각 배관부를 따라 흐르면서 본딩 스테이지(500)에서 발생한 열이 보정 장치 구조체(600)에 전달되는 것을 방지할 수 있다.
도 4는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 칩 본딩 장치(1000)의 본딩 공정 및 보정 공정을 설명하기 위해 일부 구성 요소를 도시한 평면도이다. 도 4에서는 설명의 편의를 위해 일부 구성 요소가 실제의 형태와 달리 생략되거나 과장되어 도시될 수 있다. 도 5는 상기 반도체 칩 본딩 장치(1000)의 반도체 칩 본딩 공정을 순서대로 도시한 순서도이다.
도 4 및 도 5를 참조하면, 상기 반도체 칩 본딩 장치(1000)는 칩 본딩 공정(A) 및 본딩 위치 보정 공정(B, 도 6 및 도 7 참조)를 수행할 수 있다.
칩 본딩 공정(A)은 쏘잉(sawing) 머신을 사용하여 복수의 단위 반도체 칩(230)으로 절단된 반도체 웨이퍼(220)에서 상기 각각의 반도체 칩(230)을 흡착 파지하여 반도체 기판(510)의 실장 영역에 상기 반도체 칩(230)을 실장시키는 공정이다. 상기 칩 본딩 공정(A)은 칩 픽커(310)로 상기 반도체 칩(230)의 상부면을 흡착하는 방식으로 파지하는 단계(A1), 상기 반도체 칩(230)의 상부면 및 하부면이 반전되도록 상기 칩 픽커(310)를 상하로 180°만큼 회전시키는 반전 단계(A2), 상기 칩 픽커(310)를 사용하여 상기 칩 픽커(310)에 파지된 반도체 칩(230)을 본딩 헤드(400)에 전달하는 단계(A3), 상기 반도체 칩(230)의 픽업 위치를 검사하는 단계(A4), 상기 본딩 헤드(400)를 본딩 스테이지(500)로 이동시키고 상기 본딩 스테이지(500) 상에 형성된 반도체 기판(510)의 실장 위치를 파악하는 단계(A5) 및 상기 반도체 칩(230)을 실장하는 본딩 단계(A6)를 포함할 수 있다.
구체적으로, 웨이퍼 스테이지(210)에 보관된 반도체 웨이퍼(220)를 쏘잉 머신으로 절단하여 개별적인 단위 반도체 칩(230)을 형성할 수 있다. 상기 반도체 웨이퍼(220)가 절단되는 공정은 칩 픽커로 반도체 칩(230)을 흡착 파지하는 단계(A1) 이전에 수행될 수 있다. 상기 반도체 칩(230)은 칩 픽커(310)에 의해 칩 운송부(320)로 전달될 수 있다. 상기 칩 픽커(310)는 플립 헤드(Flip-head)를 포함할 수 있다. 상기 칩 픽커(310)는 상기 반도체 칩(230)의 상하면을 180° 반전하여 상기 칩 운송부(320)로 전달할 수 있다. 상기 칩 운송부(320)는 제3 이송 장치(330)에 연결되어 제1 방향(X 방향)으로 본딩 헤드(400) 쪽으로 이동할 수 있다. 상기 제3 이송 장치(330)는 샤프트 모터를 포함할 수 있고, 상기 샤프트 모터의 구동에 의해 상기 칩 운송부(320)를 본딩 헤드(400) 쪽으로 이동시킬 수 있다.
본딩 헤드(400)는 본딩 픽커(410), 흡착 헤드(420) 및 연결 부재(430)를 포함할 수 있다. 상기 본딩 픽커(410)는 진공부 및 가열부를 포함할 수 있다. 상기 진공부에서 발생하는 진공으로 인해 상기 본딩 헤드(400)는 칩 운송부(320)에서 전달된 반도체 칩(230)을 흡착하여 파지할 수 있다. 상기 본딩 픽커(410)와 상기 반도체 칩(230) 사이에는 흡착 헤드(420)가 개재될 수 있다. 상기 본딩 헤드(400)는 제2 이송 장치(130)에 연결되어 제2 방향(Y 방향)으로 이동될 수 있다. 이 때 제1 카메라(C1)에 의해 상기 반도체 칩(230)의 위치가 촬상되고, 상기 반도체 칩(230)의 위치 정보가 획득될 수 있다.
본딩 스테이지(500)는 제1 이송 장치(120)에 연결되어 제1 방향(X 방향)으로 이동될 수 있다. 상기 본딩 스테이지(500) 상에는 반도체 기판(510)이 배치될 수 있다. 상기 반도체 기판(510) 상에는 반도체 칩 실장 영역(510A)가 형성될 수 있다. 상기 본딩 스테이지(500)는 상기 반도체 칩 실장 영역(510A)에 본딩 헤드(400)가 중첩되도록 이동될 수 있다. 이 때 제2 카메라(C2)는 상기 반도체 칩 실장 영역(510A)을 촬상하여 상기 반도체 칩 실장 영역(510A)의 위치 정보를 획득할 수 있다. 상기 제2 카메라(C2)는 제2 이송 장치(130)와 연결되어 제2 방향(Y 방향)으로 이동되어 상기 반도체 칩 실장 영역(510A)을 촬상할 수 있다.
본딩 헤드(400)는 제3 방향(Z 방향)으로 하강시켜 반도체 칩(230)을 반도체 기판(510)의 반도체 칩 실장 영역(510A)에 실장할 수 있다. 상기 본딩 헤드(400)는 상기 반도체 칩(230)을 가압하여 압접시킬 수 있다. 상기 반도체 칩(230)이 압접되면, 본딩 헤드(400)는 본딩 스테이지(500)를 가열하여 가열 가압 본딩을 할 수 있다.
전술한 반도체 칩 본딩 공정(A)을 반복적으로 실시하는 경우 반도체 칩 본딩 장치(1000)의 온도가 상승할 수 있고, 제1 이송 장치(120) 및 제2 이송 장치(130)가 샤프트 모터에 의해 이동되는바, 본딩의 정밀도가 저하될 수 있다. 따라서, 고정밀 본딩 공정을 위해서는 상기와 같은 온도, 동작 부정확성 등의 외부 환경의 변화에 의한 미세한 변화를 보정할 수 있는 수단이 필요하다.
도 6은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치(1000)의 일부 구성 요소를 확대하여 도시한 사시도이다. 도 6에서 일부 구성 요소는 설명의 편의를 위해서 생략되고, 과장되어 도시될 수 있다. 도 7은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치(1000)의 보정 공정(B1 내지 B10)을 순차적으로 도시한 순서도이다.
도 6 및 도 7을 참조하면, 칩 실장 위치 보정 공정(B1 내지 B10)은 칩 본딩 공정(A)을 수행하는 과정에 이어 순차적으로 수행될 수 있고, 실시간으로 동시에 수행될 수도 있다. 상기 칩 실장 위치 보정 공정(B1 내지 B10)은 상기 칩 본딩 공정(A)이 수행되는 중에 주기적으로 수행될 수 있다. 예컨대, 상기 칩 본딩 공정(A)을 몇 분 이상 수행 또는 반도체 칩(230)을 몇 개 이상 본딩한 이후 등의 조건 하에 상기 칩 실장 위치 보정 공정(B1 내지 B10)이 수행될 수 있다.
칩 실장 위치 보정 공정(B1 내지 B10)은 보정 장치 구조체(600)를 기설정된 위치로 이동하는 단계(B1), 본딩 헤드(400)를 이동하여 보정용 칩(600C)의 상부에 위치하는 단계(B2), 상기 본딩 헤드(400)로 보정용 칩(600C)을 흡착하여 파지하는 단계(B3), 제1 카메라(C1)로 상기 보정용 칩(600C)을 촬상하여 상기 보정용 칩(600C)의 위치 정보를 획득하는 단계(B4), 보정용 기판(600S)을 기설정된 위치로 이동하는 단계(B5), 제2 카메라(C2)로 상기 보정용 기판(600S)을 촬상하여 보정용 기판(600S) 상의 실장 위치(600Sx)에 대한 위치 정보를 획득하는 단계(B6), 상기 본딩 헤드(400)로 상기 보정용 칩(600C)을 상기 보정용 기판(600S)에 실장하는 단계(B7), 상기 보정용 칩(600C)이 상기 보정용 기판(600S) 상의 실장 위치(600Sx)에 정확히 실장되었는지 판단하는 단계(B8), 보정용 오프셋 값을 계산하는 단계(B9) 및 계산된 오프셋 값을 적용하는 단계(B10)를 포함할 수 있다.
구체적으로, 상기 보정 장치 구조체(600)를 기설정된 위치로 이동될 수 있다. 상기 기설정된 위치는 본딩 헤드(400)의 흡착 헤드(420)와 보정용 칩(600C)이 동일한 축으로 중첩되는 위치를 의미할 수 있다. 즉, 상기 보정용 칩(600C)의 위쪽에 상기 흡착 헤드(420)가 배치될 수 있다. 상기 보정 장치 구조체(600)는 본딩 스테이지(500)의 일측면부에 연결되어 제1 이송 장치(120)에 의해 상기 본딩 스테이지(500)와 동시에 이동될 수 있다. 상기 보정 장치 구조체(600)는 제1 방향(X 방향)으로 이동될 수 있다.
연결 부재(430)는 승강 모터를 포함할 수 있다. 상기 연결 부재(430)는 상기 승강 모터의 구동으로 본딩 피커(410)를 제3 방향(Z 방향)으로 하강시켜 보정용 칩(600C) 상에 위치시킬 수 있다. 상기 본딩 피커(410)는 상기 보정용 칩(600C)을 흡착하여 파지할 수 있다.
연결 부재(430)는 본딩 피커(410)를 제3 방향(Z 방향)으로 위쪽으로 상승시키고, 제1 카메라(C1) 쪽으로 이동될 수 있다. 상기 연결 부재(430)를 포함하는 본딩 헤드(400)는 제2 이송 장치(130)와 연결되어 제2 방향(Y 방향)으로 이동될 수 있다. 상기 제1 카메라(C1)는 상기 보정용 칩(600C)을 촬상하여 상기 보정용 칩(600C)의 위치 정보를 획득할 수 있다.
이후, 보정 장치 구조체(600)는 보정용 기판(600S)이 본딩 헤드(400)의 하부에 위치하도록 제1 방향(X 방향)으로 이동될 수 있다. 이 때 제2 카메라(C2)는 제2 이송 장치(130)에 의해 제2 방향(Y 방향)으로 이동하여 상기 보정용 기판(600S)을 촬상하여 상기 보정용 기판(600S)의 실장 위치(600Sx)에 대한 위치 정보를 획득할 수 있다.
본딩 헤드(400)는 제2 이송 장치(130)로 이동되어 파지된 보정용 칩(600C)을 보정용 기판(600S)의 실장 위치(600Sx)에 실장할 수 있다. 상기 보정용 기판(600S) 상의 실장 위치(600Sx)는 제2 방향(Y 방향)으로 일렬로 나란히 배열될 수 있다. 도 6에는 상기 실장 위치(600Sx)가 5개로 도시되었으나 이는 설명의 편의를 위한 것이지 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 상기 실장 위치(600Sx)에 보정용 칩(600C)이 복수개 실장될 수 있다. 실장된 보정용 칩(600C)간 거리를 계산하여 상기 보정용 칩(600C)이 정확하게 상기 실장 위치(600Sx)에 실장되었는지 파악할 수 있다.
보정용 칩(600C)과 보정용 기판(600S)의 실장 위치(600Sx)에는 보정 기준점 마크(FM)가 표시될 수 있다(도 8 참조).
반도체 칩 본딩 장치(1000)는 제어부를 포함할 수 있다. 상기 제어부는 제1 이송 장치(120) 및 제2 이송 장치(130)를 제어하여 본딩 헤드(400) 및 보정 장치 구조체(600)를 이동량을 미리 설정하여 제어할 수 있다. 또한, 제1 카메라(C1) 및 제2 카메라(C2)에서 촬상된 보정용 칩(600C) 및 보정용 기판(600S)의 실장 위치(600Sx)의 위치 정보를 획득하여 기억할 수 있다.
또한, 제어부는 보정용 칩(600C)의 칩 기준점 마크(FM1, 도 8 참조)가 상기 실장 위치(600Sx)의 기판 기준점 마크(FM2, 도 8 참조)에 정확히 일치하도록 실장되었는지 파악하여 보정 오프셋 값을 계산하는 알고리즘을 수행할 수 있다. 구체적으로, 제어부는 제1 카메라(C1)로 촬상한 칩 기준점 마크(FM1)에 수반되는 이동량을 파악하여 이를 제2 카메라(C2)로 촬상한 기판 기준점 마크(FM2)와 비교하여 편차량을 인식하여 보정 오프셋 값을 계산할 수 있다. 상기 칩 기준점 마크(FM1) 및 상기 기판 기준점 마크(FM2)를 통한 보정 오프셋 값 계산을 통한 칩 실장 위치 보정 방법은 도 8의 설명 부분에서 후술하도록 한다.
칩 실장 위치 보정 공정(B1 내지 B9)이 수행되고 나면, 상기 보정 오프셋 값을 칩 본딩 공정(A)에 적용할 수 있다. 본 발명의 기술적 사상에 의한 반도체 칩 본딩 장치(1000)는 보정 장치 구조체(600)를 본딩 스테이지(500)의 일측면에 배치하여 구성함으로써, 상기 반도체 칩 본딩 장치(1000)로 칩 본딩 공정(A)을 수행하는 도중 또는 주기적으로 반도체 칩의 본딩 정밀도를 파악할 수 있다. 상기 반도체 칩 본딩 장치(1000)는 반도체 칩(230)이 실장 위치에 정확하게 실장되지 않는 경우 즉각적으로 제어부를 통해 보정 오프셋 값을 반영할 수 있다. 또한, 상기 반도체 칩 본딩 장치(1000)는 보정용 칩(600C)을 사용한 칩 실장 위치 보정 공정을 상기 반도체 칩 본딩 장치(1000)와 동일한 조건 및 동일한 환경에서 수행할 수 있어 정밀도를 높일 수 있고, 상기 반도체 칩 본딩 장치(1000) 내부의 온도를 내릴 필요가 없어 상기 보정 공정의 수행 시간을 절감시킬 수 있다.
도 8은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치(1000)의 구성 요소인 보정용 칩(600C), 보정용 기판(600S) 및 고정부(610)를 확대하여 도시한 평면도이다.
도 8을 참조하면, 보정용 칩(600C) 및 보정용 기판(600S)은 고정부(610) 상에 고정되어 지지될 수 있다. 본 발명의 일 실시예에서, 상기 고정부(610)는 상기 보정용 칩(600C) 및 상기 보정용 기판(600S)을 진공 발생부(630, 도 2 참조)에서 발생한 진공으로 흡착하여 지지할 수 있다. 상기 보정용 칩(600C) 및 상기 보정용 기판(600S)은 글래스 또는 투명 수지 재질로 형성될 수 있다.
보정용 칩(600C)은 보정용 기판(600S)의 측면과 제1 방향(X 방향)으로 이격되어 제2 방향(Y 방향)으로 배열될 수 있다. 상기 보정용 칩(600C) 상에는 칩 기준점 마크(FM1)가 형성될 수 있다. 상기 칩 기준점 마크(FM1)는 상기 보정용 칩(600C)의 상면에 형성될 수 있고, 제1 카메라(C1, 도 1 및 도 4 참조)와 마주보는 일면에 표시될 수 있으며, 상기 보정용 칩(600C)의 내부에 형성될 수도 있다.
상기 칩 기준점 마크(FM1)는 원형의 점 형태를 가질 수 있다. 그러나, 상기 칩 기준점 마크(FM1)의 형태가 원형에 한정되는 것은 아니고, 십자, 다각형 또는 이들의 조합 중 어느 하나의 형상을 가질 수 있다. 본 발명의 일 실시예에서, 상기 칩 기준점 마크(FM1)는 원형과 십자의 조합으로 형성될 수 있다. 상기 칩 기준점 마크(FM1)는 복수개로 형성된 보정용 칩(600C) 간 이격된 거리를 포함하는 상대적 위치 정보를 산출하는 기준점이 될 수 있다. 상기 칩 기준점 마크(FM1)가 원형, 십자 또는 다각형의 조합으로 형성되는 경우 상기 칩 기준점 마크(FM1)의 중심을 기준으로 하여 보정용 칩(600C) 간의 상대적 위치 정보를 산출할 수 있다.
보정용 기판(600S) 상에는 복수의 실장 위치(600Sx)가 형성될 수 있다. 본 발명의 일 실시예에서, 상기 복수의 실장 위치(600Sx)는 5개로 형성될 수 있다. 다만, 상기 복수의 실장 위치(600Sx)의 개수가 5개로 한정되는 것은 아니다. 상기 복수의 실장 위치(600Sx) 상에는 보정용 칩(600C)이 실장될 수 있다. 상기 복수의 실장 위치(600Sx)의 형태 및 크기는 상기 보정용 칩(600C)의 형태 및 크기와 동일할 수 있다. 상기 복수의 실장 위치(600Sx) 각각에는 기판 기준점 마크(FM2)가 형성될 수 있다. 상기 기판 기준점 마크(FM2)는 상기 복수의 실장 위치(600Sx) 각각의 중앙부에 형성될 수 있다.
복수의 실장 위치(600Sx) 상에는 정상 실장칩(600Ca) 및 오 실장칩(600Cb1, 600Cb2)이 실장될 수 있다. 상기 정상 실장칩(600Ca)은 상기 복수의 실장 위치(600Sx) 각각에 정확하게 실장된 칩을 의미할 수 있다. 상기 정상 실장은 칩 기준점 마크(FM1)와 기판 기준점 마크(FM2)가 정확히 일치하는 것을 의미할 수 있다. 상기 정상 실장칩(600Ca) 사이는 소정 거리(d)만큼 이격될 수 있다. 본 발명의 일 실시예에서, 상기 이격 거리(d)는 10mm일 수 있다.
오 실장칩(600Cb1, 600Cb2)은 복수의 실장 위치(600Sx) 각각에 부정확하게 실장된 칩을 의미할 수 있다. 제1 오 실장칩(600Cb1)의 칩 기준점 마크(FM1)는 기판 기준점 마크(FM2)와 제1 방향(X 방향)으로 제1 정렬 편차(d1)만큼, 제2 방향(Y 방향)으로 제2 정렬 편차(d2)만큼 이격될 수 있다. 제2 오 실장칩(600Cb2)의 칩 기준점 마오 실장칩(600Cb1, 600Cb2)은 복수의 실장 위치(600Sx) 각각에 부정확하게 실장된 크(FM1)는 상기 기판 기준점 마크(FM2)와 상기 제2 방향(Y 방향)으로 제3 정렬 편차(d3)만큼 이격될 수 있다.
본 발명의 기술적 사상에 의한 실시예에 따른 반도체 칩 본딩 장치(1000)는 보정용 기판(600S)에 보정용 칩(600C)을 실장하고, 오 실장칩(600Cb1, 600Cb2)의 정렬 편차값, 즉 제1 정렬 편차(d1) 내지 제3 정렬 편차(d3)를 파악하여 본딩 위치를 보정할 수 있다. 구체적으로, 본딩 헤드(400, 도 6 참조)로 보정용 칩(600C)을 파지하고, 보정용 칩(600C)을 보정용 기판(600S)에 실장하여, 실장 위치(600Sx)에 정확하게 실장되었는지 파악한 이후, 오 실장칩(600Cb1, 600Cb2)의 경우 상기 제1 정렬 편차(d1) 내지 상기 제3 정렬 편차(d3)을 상쇄하여 제거할 수 있는 보정 오프셋 값을 계산하여 본딩 공정(A, 도 5 참조)에 반영할 수 있다. 보정 오프셋 값은 상기 반도체 칩 본딩 장치(1000)로 칩 본딩 공정(A)을 수행하는 도중 또는 주기적으로 수행될 수 있다. 따라서, 보정 오프셋 값의 반영으로 상기 반도체 칩 본딩 장치(1000)의 본딩 공정(A)의 본딩 정밀도 및 정확도를 높일 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해되어야만 한다.
110: 베이스부, 120: 제1 이송 장치, 130: 제2 이송 장치, 200: 웨이퍼 공급부, 210: 웨이퍼 스테이지, 220: 반도체 웨이퍼, 230: 반도체 칩, 300: 칩 공급부, 310: 칩 픽커, 320: 칩 운송부, 330: 제3 이송 장치, 400: 본딩 헤드, 410: 본딩 픽커, 420: 흡착 헤드, 430: 연결 부재, 500: 본딩 스테이지, 510: 반도체 기판, 510A: 반도체 칩 실장 영역, 600: 보정 장치 구조체, 600S: 보정용 기판, 600C: 보정용 칩, 610: 고정부, 612: 보정용 기판 고정 부재, 614: 보정용 칩 지지 부재, 620: 몸체부, 622: 연결부, 630: 진공 발생부, 640: 냉각부, 1000: 반도체 칩 본딩 장치

Claims (10)

  1. 반도체 칩을 흡착하여 파지하는 본딩 헤드;
    상기 반도체 칩이 실장되는 기판이 배치되고, 상기 반도체 칩을 상기 기판에 실장하고 본딩하는 공정이 수행되는 본딩 스테이지;
    상기 반도체 칩을 촬상하여 상기 반도체 칩의 위치 정보를 획득하는 제1 카메라;
    상기 반도체 칩이 실장되는 기판을 촬상하여 상기 기판의 위치 정보를 획득하는 제2 카메라;
    상기 본딩 스테이지의 측면부 일측에 형성되고, 보정용 칩과 보정용 기판을 구비하는 보정 장치 구조체; 및
    상기 본딩 헤드로 상기 보정용 칩을 파지하고 상기 보정용 기판에 실장하여 보정 오프셋 값을 계산하고, 상기 보정 오프셋 값을 적용하여 상기 본딩 헤드 또는 상기 본딩 스테이지 중 적어도 하나를 이동시키는 본딩 제어부를 포함하는 것을 특징으로 하는 반도체 칩 본딩 장치.
  2. 제1항에 있어서,
    상기 보정 장치 구조체는 상기 본딩 스테이지와 일체로 이동되며,
    상기 보정 장치 구조체는 상기 보정용 칩 및 상기 보정용 기판이 배치되고 고정되는 고정부, 및 상기 본딩 스테이지의 일측면에 연결되는 몸체부를 포함하는 것을 특징으로 하는 반도체 칩 본딩 장치.
  3. 제1 항에 있어서,
    상기 본딩 제어부는, 상기 보정용 칩의 칩 기준점 마크와 상기 보정용 기판의 기판 기준점 마크가 제1 방향으로 이격된 제1 정렬 편차 또는 상기 제1 방향에 수직한 제2 방향으로 이격된 제2 정렬 편차 중 적어도 하나를 상쇄하여 제거할 수 있는 상기 보정 오프셋 값을 계산하여 상기 반도체 칩의 실장 위치를 보정하는 것을 특징으로 하는 반도체 칩 본딩 장치.
  4. 제2 항에 있어서,
    상기 보정용 칩 및 상기 보정용 기판은 투명 재질로 형성되는 것을 특징으로 하는 반도체 칩 본딩 장치.
  5. 제2 항에 있어서,
    상기 고정부는 상기 보정용 칩을 진공으로 흡착하여 지지하는 것을 특징으로 하는 반도체 칩 본딩 장치.
  6. 반도체 칩을 본딩하는 단계 및 칩 실장 위치를 보정하는 단계를 포함하고,
    상기 반도체 칩을 본딩하는 단계는 본딩 헤드로 반도체 칩을 흡착 파지하여 본딩 스테이지 상에 배치되는 반도체 기판 상에 실장하는 단계를 포함하고,
    상기 칩 실장 위치를 보정하는 단계는,
    상기 본딩 헤드가 보정용 칩의 상부와 마주보도록 상기 본딩 헤드를 이동하는 단계,
    상기 본딩 헤드로 상기 보정용 칩을 흡착하여 파지하는 단계,
    제1 카메라로 상기 보정용 칩을 촬상하여 상기 보정용 칩의 위치 정보를 획득하는 단계,
    상기 본딩 스테이지의 일측면에 형성된 보정용 기판을 기 설정된 위치로 이동하는 단계,
    제2 카메라로 상기 보정용 기판의 실장 위치를 촬상하여 상기 보정용 기판의 실장 위치 정보를 획득하는 단계,
    상기 본딩 헤드로 상기 보정용 칩을 상기 보정용 기판의 실장 위치에 실장하는 단계,
    상기 보정용 칩이 상기 보정용 기판의 실장 위치 상에 정확히 실장되었는지 판단하는 단계,
    보정 오프셋 값을 계산하는 단계, 및
    상기 보정 오프셋 값을 적용하여 상기 본딩 헤드 또는 상기 본딩 스테이지 중 적어도 하나를 이동시키는 단계를 포함하는 것을 특징으로 하는 반도체 칩 본딩 장치의 동작 방법.
  7. 제6항에 있어서,
    상기 보정용 기판을 기 설정된 위치로 이동하는 단계에서, 상기 보정용 기판은, 상기 본딩 스테이지의 일측면에 연결된 보정 장치 구조체를 통해 상기 본딩 스테이지와 일체로 이동하며,
    상기 보정 장치 구조체는 상기 보정용 칩 및 상기 보정용 기판이 배치되고 고정되는 고정부, 및 상기 본딩 스테이지의 일측면에 연결되는 몸체부를 포함하는 것을 특징으로 하는 반도체 칩 본딩 장치의 동작 방법.
  8. 제6 항에 있어서,
    상기 본딩 제어부는, 상기 보정용 칩의 칩 기준점 마크와 상기 보정용 기판의 기판 기준점 마크가 X 방향으로 이격된 제1 정렬 편차 또는 Y 방향으로 이격된 제2 정렬 편차 중 적어도 하나를 상쇄하여 제거할 수 있는 상기 보정 오프셋 값을 계산하여 상기 반도체 칩의 실장 위치를 보정하는 것을 특징으로 하는 반도체 칩 본딩 장치의 동작 방법.
  9. 제8 항에 있어서,
    상기 보정용 칩 및 상기 보정용 기판은 투명 재질로 형성되는 것을 특징으로 하는 반도체 칩 본딩 장치의 동작 방법.
  10. 제8 항에 있어서,
    상기 고정부는 상기 보정용 칩을 진공으로 흡착하여 지지하는 것을 특징으로 하는 반도체 칩 본딩 장치의 동작 방법.
KR1020220030327A 2021-03-25 2022-03-10 반도체 칩 본딩 장치 KR20220035085A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220030327A KR20220035085A (ko) 2021-03-25 2022-03-10 반도체 칩 본딩 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210038983A KR102379168B1 (ko) 2014-09-16 2021-03-25 반도체 칩 본딩 장치
KR1020220030327A KR20220035085A (ko) 2021-03-25 2022-03-10 반도체 칩 본딩 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020210038983A Division KR102379168B1 (ko) 2014-09-16 2021-03-25 반도체 칩 본딩 장치

Publications (1)

Publication Number Publication Date
KR20220035085A true KR20220035085A (ko) 2022-03-21

Family

ID=75461968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220030327A KR20220035085A (ko) 2021-03-25 2022-03-10 반도체 칩 본딩 장치

Country Status (1)

Country Link
KR (1) KR20220035085A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102650863B1 (ko) * 2023-12-11 2024-03-25 아메스산업(주) 반도체 제조용 기판 결합 시스템 및 이를 이용한 반도체 제조용 기판 결합 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102650863B1 (ko) * 2023-12-11 2024-03-25 아메스산업(주) 반도체 제조용 기판 결합 시스템 및 이를 이용한 반도체 제조용 기판 결합 방법

Similar Documents

Publication Publication Date Title
KR102238649B1 (ko) 반도체 칩 본딩 장치
CN1983539B (zh) 晶粒键合的方法
KR102379168B1 (ko) 반도체 칩 본딩 장치
JP6673794B2 (ja) 熱圧着ボンディング装置
JP5344145B2 (ja) ボンディング装置における電子部品と基板の位置合わせ方法
KR101404516B1 (ko) 전자부품 실장장치의 교정방법
KR101788021B1 (ko) 열압착 본딩장치
KR102132094B1 (ko) 전자 부품 실장 장치 및 전자 부품 실장 방법
KR20140022582A (ko) 플립칩 본딩장치 및 본딩장치의 교정방법
KR20220035085A (ko) 반도체 칩 본딩 장치
JP5077936B2 (ja) 実装装置および実装方法
JP2000150970A (ja) 発光素子のボンディング方法および装置
JP2000183404A (ja) 発光素子アレイ、そのボンディング方法および装置
JP7293477B2 (ja) 実装装置
KR101422401B1 (ko) 발광 소자 칩 본딩 장치
KR101360007B1 (ko) 플립칩 본딩장치
KR20220084744A (ko) 본딩장치 및 본딩장치의 보정방법
KR20190075001A (ko) 장치 및 시스템
KR20230110478A (ko) 전자 부품의 실장 장치
JP5008931B2 (ja) 精密部品の組み立て方法
KR102220338B1 (ko) 칩 본딩 장치 및 방법
WO2023136076A1 (ja) 位置決め装置およびこれを用いた実装装置
JP2021121014A (ja) 電子部品の実装装置
TW202336900A (zh) 安裝裝置及安裝方法
TW201523783A (zh) 鐳射晶片焊接機的晶片定位裝置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2023101001327; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20230620

Effective date: 20230921