JP2006135237A - 電子デバイスの実装方法、回路基板、及び電子機器 - Google Patents

電子デバイスの実装方法、回路基板、及び電子機器 Download PDF

Info

Publication number
JP2006135237A
JP2006135237A JP2004325075A JP2004325075A JP2006135237A JP 2006135237 A JP2006135237 A JP 2006135237A JP 2004325075 A JP2004325075 A JP 2004325075A JP 2004325075 A JP2004325075 A JP 2004325075A JP 2006135237 A JP2006135237 A JP 2006135237A
Authority
JP
Japan
Prior art keywords
electronic device
connection terminal
wiring pattern
substrate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004325075A
Other languages
English (en)
Inventor
Hirofumi Kurosawa
弘文 黒沢
Keiyo Yamada
啓誉 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004325075A priority Critical patent/JP2006135237A/ja
Publication of JP2006135237A publication Critical patent/JP2006135237A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】 基板上の配線に対して電子デバイスの接続端子を正確に位置合わせすることができ、高信頼性の実装構造を形成することができる電子デバイスの実装方法を提供する。
【解決手段】 本発明は、一面側に接続端子を具備した電子デバイスを、実装面に配線パターンを有する基板にフェースアップボンディングする電子デバイスの実装方法であって、回路基板２０上の実装位置にチップ部品（電子デバイス）を載置する載置工程と、前記載置されたチップ部品１０の１つの接続端子１４１と、該接続端子１４１に対応する前記配線パターン２２１とを、光学測定手段の同一視野ＳＣ１に収めて画像を取得する撮像工程と、前記取得した画像を処理して得られる位置情報に基づき前記電子デバイスと基板とを位置合わせする位置調整工程とを含む。
【選択図】 図５

Description

本発明は、電子デバイスの実装方法、回路基板、及び電子機器に関するものである。
近年、電子機器の薄型化、軽量化の傾向が顕著であり、カードサイズの電子機器はその代表的なものである。そしてそれに伴い、電子機器に実装される各種電子デバイスも基板上に薄く実装することが求められている。シリコン半導体ＩＣを例に採れば、ウエハの状態で裏面を削り、厚さ５０μｍ以下のＩＣチップ（電子デバイス）を形成することが可能である。しかしその一方で、このように薄層化した電子デバイスは実装時に損傷しやすくなるため、基板への実装が困難なものとなる。
そこで最近では、このような電子デバイスの実装に際して、その接続配線の形成に液相法を用いることが提案されている（特許文献１参照）。このような配線形成方法によれば、電子デバイスに接続する配線を形成する際に圧力や超音波振動を印加する必要が無く、またワイヤを引き回す空間も不要であるため、高信頼性かつ薄型の回路基板を製造することが可能である。
特開２００４−２８１５３９号公報
ところで、上記特許文献１に記載の液相法を用いた配線形成においては、複数の吐出ノズルを具備した吐出ヘッドから液体材料を吐出することで複数の接続配線を形成することが工程の効率上好ましい。しかし、このような配線形成方法を採用するには、電子デバイスの接続端子、基板上の配線パターン、及び吐出ヘッドのノズルが互いに正確に位置合わせされた状態で接続配線を形成する必要がある。
本発明は、上記事情に鑑み成されたものであって、基板上の配線に対して電子デバイスの接続端子を正確に位置合わせすることができ、高信頼性の実装構造を形成することができる電子デバイスの実装方法を提供することを目的としている。
本発明は、上記課題を解決するために、接続端子を具備した電子デバイスを、配線パターンを有する基板に実装する電子デバイスの実装方法であって、前記基板上の実装位置に前記電子デバイスを載置する載置工程と、前記載置された前記電子デバイスに形成されてなる１つの接続端子と、該接続端子に対応する前記配線パターンとを、光学測定手段の同一視野に収めて画像を取得する撮像工程と、前記取得した画像を処理して得られる位置情報に基づき前記電子デバイスと前記基板とを位置合わせする位置調整工程とを含むことを特徴とする電子デバイスの実装方法を提供する。
この実装方法によれば、基板上に電子デバイスを載置した後、その電子デバイスの位置調整を行うようになっているので、載置時に電子デバイスが実装位置からずれて配置されたとしても、正確な実装位置に電子デバイスを再配置でき、接続配線の形成を正確に行うことができ、高信頼性の実装構造を形成することができるようになっている。
電子デバイスの接続端子と、それに接続されるべき配線パターンとを、光学測定手段の同一撮像視野に収めて画像を取得し、画像処理及び位置情報処理によって得られた位置情報に基づいて電子デバイスの位置調整を行うので、基板のアライメントマークの画像と電子デバイスのアライメントマークの画像を別々に取得して画像処理、位置情報処理を行っていた従来の実装方法に比して、画像処理及び位置情報処理の処理量が軽減され、簡便な実装装置を用いて自動化することが可能になる。
本発明の電子デバイスの実装方法では、前記撮像工程において、前記接続端子と該接続端子に対応する前記配線パターンとを含む画像の取得を、２組以上の前記接続端子及び配線パターンの組について行うことが好ましい。この実装方法によれば、位置合わせを２組の接続対象物について行うので、より正確に接続端子と配線パターンとを位置合わせすることができる。
本発明の電子デバイスの実装方法では、前記位置調整工程が、前記基板と前記電子デバイスとを相対的に回転移動させて前記接続端子と前記配線パターンとを位置合わせする第１の位置調整工程と、前記基板と前記電子デバイスとを相対的に平行移動させて前記接続端子と前記配線パターンとを位置合わせする第２の位置調整工程とを含むことが好ましい。
この実装方法によれば、第１の位置調整工程で接続端子と配線パターンとの電子デバイス回転方向の位置ずれを解消することができ、続く第２の位置調整工程で接続端子と配線パターンとを正対させることができるので、位置合わせ後の接続端子と配線パターンとを接続する接続配線を両者間に直線的に形成できるようになり、高信頼性の接続配線を容易かつ迅速に形成することが可能になる。
本発明の電子デバイスの実装方法では、前記第１の位置調整工程と前記第２の位置調整工程との間に、第２の前記撮像工程を含む方法とすることもできる。第１の位置調整工程の前段に設けられた撮像工程で取得した位置情報のみでは、基板面方向での位置合わせに必要な位置情報が得られない場合、再度画像を取得して必要な位置情報を取得することもできる。
本発明の電子デバイスの実装方法では、前記第２の撮像工程において、前記光学測定手段による画像取得に供される前記電子デバイスの接続端子のうち、少なくとも１つの接続端子が、前記第１の位置調整工程の前段の撮像工程で画像取得に供された前記接続端子と異なる接続端子であってもよい。このような実装方法とすることで、電子デバイスと基板とを平行移動させて位置調整を行う第２の位置調整工程に適した位置情報を得やすくなり、高精度に位置合わせできるようになる。
本発明の電子デバイスの実装方法では、前記第２の撮像工程において前記光学測定手段による画像取得に供される前記複数の接続端子が、前記電子デバイスの複数の辺端部に設けられた接続端子であることが好ましい。すなわち、上記第２の撮像工程での位置情報の取得に用いる接続端子は、前段の撮像工程で用いた接続端子と離れた位置の接続端子であることが好ましい。電子デバイスと基板との全体的な位置合わせ精度を向上させるためである。
本発明の電子デバイスの実装方法では、前記第１の位置調整工程において、前記電子デバイスの一辺端部の近傍に設けられた１つの接続端子と該接続端子に対応する前記基板の配線パターンとの位置ずれ幅を、前記辺端部と反対側の辺端部の近傍に設けられた他の１つの接続端子と該接続端子に対応する前記配線パターンとの位置ずれ幅に略一致させるように前記電子デバイス又は前記基板を回転させることが好ましい。この実装方法によれば、前記２箇所のずれ幅を一致させるための位置情報を算出すればよいので、第１の位置調整工程における回転角度を容易に算出することができ、回転方向での位置ずれを正確に補正することができる。
本発明の電子デバイスの実装方法では、前記撮像工程において、複数の前記接続端子と、当該各接続端子に対応する複数の前記配線パターンとを、前記光学測定手段の同一視野に収めて画像を取得することが好ましい。このような実装方法とすることで、異なる方向での位置ずれを、単一の光学測定手段で検出することができるので、簡便な装置によって正確な位置調整を迅速に行うことができる。
本発明の電子デバイスの実装方法では、前記光学測定手段の同一視野に収められる複数の接続端子のうち少なくとも１つの接続端子が、他の接続端子とは異なる前記電子デバイスの辺端部に設けられた接続端子であることが好ましい。また、同一視野に収めて画像を取得する接続端子は、電子デバイスの角部を挟んで配置された２つの接続端子であることが好ましい。電子デバイスの異なる辺端部に設けられた接続端子からは、それぞれ異なる方向に接続配線が引き出されるのが通常であり、対応する配線パターンに対する位置合わせも異なった方向で行う必要があるが、この実装方法を用いれば、単一の光学測定手段を用いて異なる方向の位置ずれを検出でき、簡便な装置により位置調整を行うことができる。
本発明の電子デバイスの実装方法では、前記第１の位置調整工程において、前記電子デバイスと前記基板とを接着層を介して接着させた状態に保持しつつ前記電子デバイスを回転させて位置調整を行うことが好ましい。前記接着層としては、接着後に電子デバイスの移動が可能になるよう、接着力の弱い接着剤や未硬化の接着剤を用いることが好ましい。
上記実装方法によれば、前記接着層によって位置調整後の電子デバイスの位置を保持できるので、位置調整後に電子デバイスと基板との接着を行う場合に比して位置調整後の位置ずれを防止しやすくなる。
本発明の電子デバイスの実装方法では、前記位置調整工程の後に、前記電子デバイスの能動面と前記基板の実装面との段差を緩和するためのスロープ材を形成するスロープ材形成工程と、前記基板の配線パターンから前記スロープ材の表面を経て前記電子デバイスの接続端子に達する接続配線を、液相法を用いて形成する接続配線形成工程とを含むことが好ましい。
この実装方法によれば、液相法を用いて接続配線を形成するので、ワイヤボンディングのようにワイヤを引き回す空間が不要であり、電子デバイスを薄型に実装することができる。液相法を用いて接続配線を形成する場合、電子デバイスと基板との間に段差があると接続配線の断線を生じるおそれがあるが、本実施方法の如くスロープ材を設けて段差を緩和することで、高信頼性の接続配線を形成することができる。
本発明の回路基板は、先に記載の本発明の実装方法を用いて得られたことを特徴とする。この構成によれば、高い信頼性をもって電子デバイスが実装された回路基板を得ることができる。
本発明の電子機器は、先に記載の本発明の回路基板を備えたことを特徴とする。この構成によれば、薄型に電子デバイスが実装された回路基板を具備したことで、薄型化、小型化を実現した電子機器を得ることができる。
また本発明は、一面側に接続端子を具備した電子デバイスを、実装面に配線パターンを有する基板にフェースアップボンディングする電子デバイスの実装装置であって、前記基板上の実装位置に前記電子デバイスを載置する電子デバイス支持手段と、前記載置された電子デバイスの接続端子と前記基板上の配線パターンとを同一の撮像視野にて画像取得可能な光学測定手段と、前記取得した画像を処理して前記接続端子及び配線パターンの位置情報を導出するとともに、当該位置情報に基づき前記電子デバイス支持手段を駆動して前記電子デバイスの位置調整を行う制御手段と、を備えたことを特徴とする。
この実装装置によれば、簡便な構成でありながら、基板上に実装位置に電子デバイスを位置合わせすることができ、高信頼性の実装構造を形成することができる。
以下、本発明の実施の形態について図面を参照して説明するが、本発明の技術範囲は以下の実施の形態に限定されるものではない。
（回路基板）
図１（ａ）は、本発明に係る電子デバイスの実装方法を用いて製造できる電子デバイス実装体である回路基板の平面構成図であり、図１（ｂ）は、（ａ）に示すＡ−Ａ’線に沿う断面構成図である。
図１に示す回路基板２０は、その一面側（（ｂ）図上面側）に、チップ部品（電子デバイス）１０をフェースアップボンディングし、チップ部品１０の接続端子と回路基板２０上の配線パターンとを電気的に接続した構成を備えている。本実施形態の場合、チップ部品１０は、半導体集積回路チップであり、回路基板２０と反対側面が、半導体集積回路１２ａが形成された能動面となっている。
なお、本発明の実装方法を適用して実装できるチップ部品１０としては、図１に示したものに限らず、一面側に外部接続端子を具備した電子デバイスを広く用いることができる。すなわち、チップ部品１０は、集積回路を具備しない半導体部品等の能動部品であってもよく、受動部品（抵抗器、キャパシタ、インダクタ等）であってもよい。
チップ部品１０の能動面１２には、各辺端部に沿って複数の接続端子１４が配列形成されており、これらの接続端子１４…は、半導体集積回路１２ａから引き出された図示略の配線と電気的に接続されている。本実施形態では平面視矩形状のチップの周縁部に接続端子１４…が配列されている場合を示しているが、例えば、複数の接続端子１４は、能動面の二辺端部に沿って配列されていてもよく、能動面１２の中央部に１又は複数の接続端子１４が配置されていてもよい。
図１（ｂ）に示すようにチップ部品１０の能動面１２を覆うようにパッシベーション膜１６が形成されている。パッシベーション膜１６は絶縁材料からなる薄膜であり、例えばＳｉＯ２やＳｉＮ等の向き絶縁材料を用いて形成される。あるいは、前記無機絶縁材料を用いて形成した絶縁膜上に、さらにポリイミド等の有機絶縁材料（樹脂材料）を用いた絶縁膜を積層してもよい。パッシベーション膜１６には、接続端子１４の少なくとも一部（例えば中央部）を露出させる開口が形成されている。すなわち、パッシベーション膜１６は、接続端子１４の少なくとも中央部を避けて形成されている。接続端子１４の端部にパッシベーション膜１６が乗り上げていてもよい。またパッシベーション膜１６は、前記接続端子１４上の領域を避けて能動面１２の表面を覆うように形成することが好ましい。さらにパッシべーション膜１６は、チップ部品１０の側面ないし裏面側まで延設されていてもよい。
本実施形態の場合、チップ部品１０の裏面（能動面１２と反対側のチップ面）には接続端子は形成されていないが、この裏面に電極が設けられている構成であっても構わない。また当該裏面に前記電極を設けた場合には、当該電極を介して半導体集積回路１２ａと回路基板２０上の配線パターンとを電気的に接続することができる。
上記構成を具備したチップ部品１０は、実装面（（ｂ）図上側面）に配線パターン２２が形成された回路基板２０上に実装されている。配線パターン２２は、回路基板２０に設けられた配線のうち、チップ実装面に露出されているものであって、チップ部品１０と配線パターン２２との電気的接続のための接続配線３４が設けられている。配線パターン２２は、チップ部品１０の近傍に拡幅部（ランド）を有していてもよい。
本実施形態の回路基板２０は、図１（ｂ）に示すように、絶縁層を介して複数層の配線層が積層された多層基板であり、その裏面側（（ｂ）図下側面）に露出する配線を具備した両面基板である。また回路基板２０は、内部に延在する導体パターン２８を含んでいる。この回路基板としては、部品内蔵型の配線基板であってもよく、例えば、基板２０の内部に抵抗器、キャパシタ、インダクタ等の受動部品又は集積回路部品等の能動部品が埋め込まれ、内蔵の導体パターン２８に電気的に接続されている構成が採用できる。
チップ部品１０は、回路基板２０に対して、その裏面（能動面と反対側）を向けた状態で載置されており、チップ部品１０と回路基板２０との間には、接着層２９が介在している。接着層２９としては、導電性の接着剤と、絶縁性の接着剤のいずれも用いることができ、導電性の接着剤を用いれば、チップ実装領域の配線パターンとチップ部品１０の裏面に設けられた電極との導電接続に利用することができる。絶縁性の接着剤としては、ＤＡＦ（ダイアタッチフィルム）を用いることができる。また、接着層２９には絶縁マトリクス中に導電粒子が分散された異方性導電ペースト（ＡＣＰ）や、異方性導電フィルム（ＡＣＦ）を用いることもできる。
回路基板２０上に載置されたチップ部品１０を取り囲むように、チップ部品１０の能動面１２と回路基板２０の実装面との段差を緩和する斜面部を具備したスロープ材３０が設けられている。スロープ材３０は、電気的に絶縁性を有する材料（例えば樹脂）によって形成されており、接着層２９と同一又は異なる材料で形成することができる。本実施形態の場合、チップ部品１０を取り囲むように配線パターン２２が配置されているので、スロープ材３０がチップ部品１０を取り囲むように形成されているが、チップ部品１０の一部の辺端部にのみ近接して配線パターン２２が形成されている場合には、その辺端部に隣接する部分にのみスロープ材３０を設ければよい。
スロープ材３０は、チップ部品１０の側面に接触するようにして形成されており、スロープ材３０表面の斜面部をもってチップ部品１０の能動面１２（パッシべーション膜１６表面）から回路基板２０の実装面まで段差無く連続するようになっている。スロープ材３０の高さは、チップ部品１０の能動面１２と略同一の高さとすることが好ましいが、後述する接続配線３４の断線等を防止できる程度にチップ部品１０側方の段差を緩和できればよい。また、スロープ材３０は、接続端子１４を覆わない限度で能動面１２の周縁部に一部掛かるように形成されていてもよい。
チップ部品１０の各接続端子１４は、接続配線３４を介して対応する配線パターン２２に接続されている。具体的には、接続配線３４は、接続端子１４上からパッシベーション膜１６上及びスロープ材３０上を通って配線パターン２２に至るよう形成されている。このように、チップ部品１０の側方に設けられたスロープ材３０の斜面部を介して異なる高さの端子と配線とを接続しているので、接続配線３４の断線を防止できるとともに、ワイヤボンディングのようにワイヤを引き回す空間を要せず、薄型の回路基板となっている。
回路基板２０の裏面側には、複数の外部端子３６が形成されている。この外部端子３６は、実装面側の配線パターン２２上に設けてもよい。外部端子３６は、導電性を有する金属（例えば合金）であって、溶融させて電気的な接続を図る、いわゆるろう材により形成してもよい。ろう材は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれであってもよく、スズー銀（Ｓｎ―Ａｇ）系、スズ−ビスマス（Ｓｎ−Ｂｉ）系、スズ−亜鉛（Ｓｎ−Ｚｎ）系、あるいはスズ−銅（Ｓｎ−Ｃｕ）系の合金や、これらの合金に銀、ビスマス、亜鉛、銅などを添加した合金からなる鉛を含まないはんだ（以下、鉛フリーはんだという。）を使用してもよい。
回路基板２０は、図１（ｂ）に示すような外部端子３６を有するＢＧＡ（Ball Grid Array）型のパッケージやＣＳＰ（Chip Size Package）などの形態で構成することができ、外部端子３６を設けずに、配線パターン２２の一部が外部との電気的接続部を成すＬＧＡ（Land Grid Array)型のパッケージとして構成してもよい。
なお、回路基板２０上に実装されたチップ部品１０は、封止材によって封止されていてもよい。封止材を設ける場合には、少なくとも接続配線３４と接続端子１４との電気的接続部と、接続配線３４と配線パターン２２との電気的接続部とを気密に封止する。また封止材によってチップ部品１０全体を封止した構造であってもよい。
（電子デバイスの実装方法）
以下、図２から図６を参照して本発明に係る電子デバイスの実装方法について説明する。
図２（ａ）〜（ｃ）は、上記実施形態の回路基板２０におけるチップ部品（電子デバイス）１０の実装工程を説明する図であり、図３から図６は、チップ部品１０の位置調整（アライメント）方法を説明するための平面構成図である。
本実施形態の実装方法は、回路基板２０上にチップ部品１０を載置する載置工程と、チップ部品１０及び回路基板２０の所定位置の画像を取得する撮像工程と、チップ部品１０の位置調整を行う位置調整工程（以上、図２（ａ）と、スロープ材３０を形成するスロープ材形成工程（図２（ｂ））と、接続配線３４を形成する接続配線形成工程（図２（ｃ））と、外部端子３６を形成する外部端子形成工程（図２（ｄ））と、を有している。
また本実施形態の位置調整工程は、撮像工程で得た位置情報に基づきチップ部品１０を回転させて位置合わせを行う第１の位置調整工程（図５）と、再度位置合わせのための画像取得を行う第２の撮像工程（図６）と、第２の撮像工程で得た位置情報に基づきチップ部品１０を平行移動させて位置合わせを行う第２の位置調整工程（図６）と、を含むものとなっている。
さらに本実施形態の実装方法では、接続配線工程において、液滴吐出法（液相法）を用いて接続配線３４を形成するようになっている。
上記載置工程でチップ部品１０を回路基板２０上に載置した際、図３に示すように、接続端子１４の中心と、それに対応する配線パターン２２の幅方向の中心線とが図示Ｘ方向又はＹ方向に正確に位置合わせされているならば、チップ部品１０の位置調整は不要である。しかしながら、チップ部品１０を搬送する真空チャック１２０の動作精度や回路基板２０の基台への配置精度に起因してチップ部品１０の位置ずれが生じることもあり、例えば図４に示すように、図示Ｘ方向、Ｙ方向、θ方向の全ての方向にチップ部品１０がずれて配されることもある。また配線パターン２２や接続端子１４のピッチが狭くなると、このような位置ずれがさらに生じやすくなる。そこで本発明に係る実装方法は、チップ部品１０の位置調整を、簡便な構成の実装装置を用いて正確に行える位置調整工程を含むものとなっている。
＜載置工程＞
以下、図面を参照して実装方法の各工程について詳細に説明する。
まず、図２（ａ）に示すように、所定の配線パターン２２や導体パターン２８が形成された回路基板２０上に、接着層２９を介してチップ部品１０を載置する。本実施形態では、制御部（制御手段）１１０と、制御部１１０に接続されたカメラ（光学測定手段）１１１，１１２、及び真空チャック（電子デバイス支持手段）とを具備した電子デバイス実装装置１００を用いて、図示略の基台上に固定支持された回路基板２０上にチップ部品１０を実装する。真空チャック１２０は、位置調整工程においてチップ部品１０の位置調整手段としても機能するものであり、吸着支持したチップ部品１０を回路基板２０上で回転移動及び水平移動できるようになっている。
チップ部品１０は、その能動面１２（パッシべーション膜１６表面）を真空チャック１２０により吸着支持されて回路基板２０の実装位置に進出し、チップ部品１０の裏面又は回路基板２０上に塗布された接着剤を介して回路基板２０上に載置される。接着層２９には、先に記載のように、ＤＡＦや樹脂製接着剤を用いることができるが、本実施形態の場合、接着層２９を介して回路基板２０にチップ部品１０を接着させた状態でチップ部品１０の位置調整を行うので、チップ部品１０の移動が容易になるよう、未硬化の樹脂製接着剤を用いることが好ましい。
＜撮像工程＞
チップ部品１０を実装位置に載置したならば、電子デバイス実装装置１００のカメラ１１１，１１２を用いて、チップ部品１０上の接続端子１４と、その接続端子１４に接続される配線パターン２２とを含む基板上の領域の画像を取得する。ここで図５は、撮像工程とそれに続く第１の位置調整工程とを説明するための平面構成図である。
回路基板２０上に載置したチップ部品１０が、図５に符号（１０）を伏して２点鎖線で示すように、配線パターン２２に対しずれて配置されている場合に、本実施形態では、図２（ａ）に示したカメラ１１１，１１２を制御部１１０により駆動して、回路基板２０上の所定箇所についての画像を取得する。具体的には、チップ部品１０の１つの接続端子１４１と、それに接続される配線パターン２２１とをカメラ１１１の撮像視野ＳＣ１に収めて画像を取得する。また、上記接続端子１４１が設けられたチップ部品１０の辺端部と反対側の辺端部に設けられている他の１つの接続端子１４２と、それに接続される配線パターン２２２とをカメラ１１２の撮像視野ＳＣ２に収めて画像を取得する。
次に、カメラ１１１，１１２を介して制御部１１０に入力された画像データに所定の画像処理を施し、その後の演算処理により、接続端子１４１と配線パターン２２１とのＹ方向のずれ幅ｄ１と、接続端子１４２と配線パターン２２２とのＹ方向のずれ幅ｄ２とを算出する。より詳細には、接続端子１４１の中心のＹ座標と、配線パターン２２１の幅方向の中心線のＹ座標との差から、上記ずれ幅ｄ１を算出し、同様の方法でずれ幅ｄ２を算出する。
＜第１の位置調整工程＞
上記撮像工程で、接続端子１４と配線パターン２２との位置情報（ずれ幅ｄ１、ｄ２）が得られたならば、これらの位置情報に基づき、制御部１１０によって真空チャック１２０を駆動し、回路基板２０上でチップ部品１０を回転させる。このとき、当該回転移動によって上記ずれ幅ｄ１とずれ幅ｄ２とが略同一となるように回転角度を調整して位置調整を行う。このようにしてチップ部品１０を回転させることで、図５に示すように、配線パターン２２…の配列方向と、チップ部品１０の接続端子１４の配列方向とが略平行に配置される。
＜第２の撮像工程＞
図５を参照して説明した第１の位置調整工程が終了したならば、次に、チップ部品１０の接続端子と配線パターン２２とのＸ方向及びＹ方向の位置合わせを行う。本工程では、図２（ａ）に示したカメラ１１１，１１２により、このＸＹ方向の位置合わせのための位置情報を取得する。以下、この第２の撮像工程と、それに続く第２の位置調整工程とを、図６を参照して説明する。図６には、第１の位置調整工程終了時におけるチップ部品１０と回路基板２０とが示されている。
図６に示すように、本工程では、チップ部品１０の２つの接続端子１４１，１４３と、それらに対応する配線パターン２２１，２２３とを、カメラ１１１の撮像視野ＳＣ３に収めて画像を取得する。またカメラ１１２の撮像視野に、上記接続端子１４１，１４３の対角に配設された接続端子１４４，１４５と、それらに対応する配線パターン２２４，２２５とを収めて画像を取得する。そして、制御部１１０に入力された画像データに所定の画像処理を施し、接続端子１４１，１４３〜１４５と、それらに対応する配線パターン２２１，２２３〜２２５とのずれ幅を演算処理により算出する。具体的には、接続端子１４１の中心と配線パターン２２１の幅方向の中心線との図示Ｙ方向のずれ幅ｄ１と、接続端子１４３の中心と配線パターン２２３の幅方向の中心線との図示Ｘ方向のずれ幅ｄ３と、接続端子１４４の中心と配線パターン２２４の幅方向の中心線との図示Ｙ方向のずれ幅ｄ４と、接続端子１４５の中心と配線パターン２２５の幅方向の中心線との図示Ｘ方向のずれ幅ｄ５とを、それぞれの座標情報から算出する。
なお、本実施形態の場合、チップ部品１０は矩形状であり、接続端子１４はチップ部品１０の各編端部にほぼ平行に配列されているから、先の第１の位置調整工程によって接続端子１４の配列方向は、図示Ｘ方向又はＹ方向にほぼ平行になっている。また、配線パターン２２も、接続端子１４に対応してＸ方向又はＹ方向に平行に配列されているから、Ｙ方向のずれ幅ｄ１とずれ幅ｄ４とはほぼ同一の幅であり、Ｘ方向のずれ幅ｄ３とずれ幅ｄ５もほぼ同一の幅となっている。
＜第２の位置調整工程＞
上記撮像工程で、接続端子１４と配線パターン２２との位置情報（ずれ幅ｄ１、ｄ３〜ｄ５）が得られたならば、これらの位置情報に基づき、制御部１１０によって真空チャック１２０を駆動し、回路基板２０上でチップ部品１０をＸ方向及びＹ方向に平行移動させる。このとき、Ｙ方向の平行移動によって上記ずれ幅ｄ１とずれ幅ｄ４とを無くすことができ、Ｘ方向の平行移動によって上記ずれ幅ｄ３とずれ幅ｄ４とを無くすことができる。このようにして、チップ部品１０の各接続端子１４と、回路基板２０の各配線パターンとが、図３に示したように正確に位置合わせされる。
本実施形態の実装方法は、以上説明した各工程によってチップ部品１０と回路基板２０との位置合わせを行うようになっているので、チップ部品１０を載置した際に回路基板２０上の実装位置からずれていても、正確な実装位置にチップ部品を移動させることができ、後段の配線形成工程（図２（ｃ））で正確かつ迅速に接続配線３４を形成することができる。
また位置調整に際して、チップ部品１０の接続端子１４１とそれに対応する配線パターン２２１とをカメラ１１１の同一の撮像視野ＳＣ１に収め、接続端子１４２とそれに対応する配線パターン２２２とをカメラ１１２の同一の撮像視野ＳＣ２に収めてそれぞれ画像を取得するようになっているので、接続端子１４１と配線パターン２２１とで別々の画像を取得して画像処理、位置情報の取得を行う場合に比して、画像処理及び位置情報処理の処理量をいずれも１／２にすることができ、制御部１１０の構成を簡略化することが可能である。
さらに本実施形態では、第２の撮像工程にて複数の接続端子１４１，１４３と、複数の配線パターン２２１，２２３とを、カメラ１１１の同一の撮像視野ＳＣ３に収めて画像の取得を行っている。この方法によれば、Ｘ方向及びＹ方向のずれ幅を同一の画像から取得することができるので、簡便な実装装置を用いて位置合わせを正確かつ迅速に行えるようになる。
なお従来は、チップ部品１０及び回路基板２０にそれぞれ専用のアライメントマークを設けておき、それらを基準にして位置調整を行っていたが、この場合、チップ部品１０のアライメントマークは高精度に形成できるものの、回路基板２０のアライメントマークは、通常、配線パターン２２と同工程で形成するため、配線パターン２２と同程度の位置精度、寸法精度（例えば±３０μｍ）となる。したがって、配線パターン２２を位置合わせの基準に用いる本実施形態の実装方法においても従来と同等の位置精度を得ることができる。ただし、専用のアライメントマークを使用する場合ではチップ部品１０と回路基板２０についてそれぞれアライメントマークの画像処理及び位置情報処理が必要となるため、本実施形態の実装方法に比して画像処理及び位置情報処理の処理量が著しく多くなる。
また本実施形態の場合、接着層２９を介してチップ部品１０と回路基板２０とを接着させた状態でチップ部品１０の位置調整を行っている。このような実装方法とすれば、位置合わせ後には真空チャック１２０をチップ部品１０から後退させるのみでよいため、チップ部品１０の位置が狂うのを防止することができる。また、チップ部品１０が接着層２９で保持されているので、真空チャック１２０脱離時の振動でチップ部品１０の位置が狂うこともない。
このように接着後にチップ部品１０を移動させるので、接着層２９には未硬化の接着剤や接着力の弱い接着剤を用いることが好ましいが、本実施形態の実装方法では、チップ部品１０の周囲を取り囲むスロープ材３０を後段の工程で形成するので、上記接着層２９の接着力は弱いものであっても構わない。
＜スロープ材形成工程＞
上述した各工程によりチップ部品１０と回路基板２０との位置合わせが終了したならば、次に、図２（ｂ）に示すように、チップ部品１０の側面部に当接するスロープ材３０を形成する。このスロープ材３０は、例えばポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等の樹脂材料を、ディスペンサ等の液体材料塗布手段を用いて回路基板２０上に塗布することで形成することができる。あるいは、ドライフィルムを固着することにより形成してもよい。スロープ材３０は、図示のように、チップ部品１０の側面から外側に向かって薄くなるように形成し、その表面に傾斜面を形成する。スロープ材３０の一部がチップ部品１０のパッシべーション膜１６に乗り上げていてもよい。
＜接続配線形成工程＞
次に、図２（ｃ）に示すように、接続配線３４を形成する。接続配線３４は、パッシべーション膜１６の開口部に露出された接続端子１４の上面からスロープ材３０の斜面上を通って配線パターン２２上に至るように形成する。本実施形態では、この接続配線３４の形成に際して、導電性微粒子を媒質に分散させた液体材料を吐出ヘッドにより選択配置する液滴吐出法を用いる。まず、接続配線３４の形成に用いる液滴吐出装置、及び液体材料について説明する。
［液滴吐出装置］
図７（ａ）は、本実施形態で用いる液滴吐出装置ＩＪの概略構成を示す斜視図である。
液滴吐出装置ＩＪは、液滴吐出ヘッド３０１と、Ｘ軸方向駆動軸３０４と、Ｙ軸方向ガイド軸３０５と、制御装置ＣＯＮＴと、ステージ３０７と、クリーニング機構３０８と、基台３０９と、ヒータ３１５とを備えている。
ステージ３０７は、この液滴吐出装置ＩＪによりインク（液体材料）を設けられる基板２０を支持するものであって、基板２０を基準位置に固定する不図示の固定機構を備えている。
液滴吐出ヘッド３０１は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とＹ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド３０１の下面にＹ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド３０１の吐出ノズルからは、ステージ３０７に支持されている基板２０に対して、上述した導電性微粒子を含むインクが吐出される。
Ｘ軸方向駆動軸３０４には、Ｘ軸方向駆動モータ３０２が接続されている。Ｘ軸方向駆動モータ３０２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ軸方向の駆動信号が供給されると、Ｘ軸方向駆動軸３０４を回転させる。Ｘ軸方向駆動軸３０４が回転すると、液滴吐出ヘッド３０１はＸ軸方向に移動する。
Ｙ軸方向ガイド軸３０５は、基台３０９に対して動かないように固定されている。ステージ３０７は、Ｙ軸方向駆動モータ３０３を備えている。Ｙ軸方向駆動モータ３０３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ軸方向の駆動信号が供給されると、ステージ３０７をＹ軸方向に移動する。
制御装置ＣＯＮＴは、液滴吐出ヘッド３０１に液滴の吐出制御用の電圧を供給する。また、Ｘ軸方向駆動モータ３０２に液滴吐出ヘッド３０１のＸ軸方向の移動を制御する駆動パルス信号を、Ｙ軸方向駆動モータ３０３にステージ３０７のＹ軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構３０８は、液滴吐出ヘッド３０１をクリーニングするものである。クリーニング機構３０８には、図示しないＹ軸方向の駆動モータが備えられている。このＹ軸方向の駆動モータの駆動により、クリーニング機構は、Ｙ軸方向ガイド軸３０５に沿って移動する。クリーニング機構３０８の移動も制御装置ＣＯＮＴにより制御される。
ヒータ３１５は、ここではランプアニールにより基板２０を熱処理する手段であり、基板２０上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ３１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。
液滴吐出装置ＩＪは、液滴吐出ヘッド３０１と基板２０を支持するステージ３０７とを相対的に走査しつつ基板２０に対して液滴を吐出する。ここで、以下の説明において、Ｘ軸方向を走査方向、Ｘ軸方向と直交するＹ軸方向を非走査方向とする。したがって、液滴吐出ヘッド３０１の吐出ノズルは、非走査方向であるＹ軸方向に一定間隔で並んで設けられている。なお、図７（ａ）では、液滴吐出ヘッド３０１は、基板２０の進行方向に対し直角に配置されているが、液滴吐出ヘッド３０１の角度を調整し、基板２０の進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド３０１の角度を調整することで、ノズル間のピッチを調節することができる。また、基板２０とノズル面との距離を任意に調節できるようにしてもよい。
図７（ｂ）は、ピエゾ方式による液体材料の吐出原理を説明するための液滴吐出ヘッドの概略構成図である。図７（ｂ）において、液体材料（インク；機能液）を収容する液体室３２１に隣接してピエゾ素子３２２が設置されている。液体室３２１には、液体材料を収容する材料タンクを含む液体材料供給系３２３を介して液体材料が供給される。ピエゾ素子３２２は駆動回路３２４に接続されており、この駆動回路３２４を介してピエゾ素子３２２に電圧を印加し、ピエゾ素子３２２を変形させて液体室３２１を弾性変形させる。そして、この弾性変形時の内容積の変化によってノズル３２５から液体材料が吐出されるようになっている。この場合、印加電圧の値を変化させることにより、ピエゾ素子３２２の歪み量を制御することができる。また、印加電圧の周波数を変化させることにより、ピエゾ素子３２２の歪み速度を制御することができる。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
［インク（液体材料）］
次に、本実施形態に係る製造方法で用いられる、液滴吐出ヘッド３０１からの吐出に好適なインク（液体材料）について説明する。本実施形態で用いる接続配線形成用のインク（液体材料）は、導電性微粒子を分散媒に分散させた分散液、若しくはその前駆体からなるものである。導電性微粒子として、例えば金、銀、銅、パラジウム、ニオブ及びニッケル等を含有する金属微粒子の他、これらの前駆体、合金、酸化物、並びに導電性ポリマーやインジウム錫酸化物等の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の粒径は１ｎｍ〜０．１μｍ程度であることが好ましい。０．１μｍより大きいと、後述する液体吐出ヘッド３０１のノズルに目詰まりが生じるおそれがあるだけでなく、得られる膜の緻密性が悪化する可能性がある。また、１ｎｍより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法（インクジェット法）への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
上記導電性微粒子の分散液の表面張力は０．０２Ｎ／ｍ〜０．０７Ｎ／ｍの範囲内であることが好ましい。インクジェット法にて液体を吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
上記分散液の粘度は１ｍＰａ・ｓ〜５０ｍＰａ・ｓであることが好ましい。インクジェット法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となるだけでなく、液滴の吐出量が減少する。
［接続配線の形成］
上述した液滴吐出装置ＩＪを用いて接続配線３４を形成する場合、図８に示すように、吐出ヘッド３０１とチップ部品１０及び回路基板２０とを配置し、吐出ヘッド３０１と回路基板２０とを相対的に移動させつつ所定のタイミングでノズル３２５から液体材料を吐出することで、回路基板２０上に線状に液体材料を選択的に配置し、その後この液体材料を乾燥固化させることで線状の導電配線を形成する。
先に記載のように吐出ヘッド３０１は複数のノズル３２５を備えたマルチヘッドタイプの液滴吐出ヘッドであるから、複数のノズル３２５のピッチと、配線パターン２２及び接続端子１４のピッチを合わせて図示のように配置することで、Ｙ方向に延びる複数の接続配線３４を一度に形成することができる。ノズル３２５のピッチと配線パターン２２のピッチがずれている場合には、例えば吐出ヘッド３０１をヘッド進行方向（Ｙ方向）に対して所定角度傾けて配置することで、ヘッド進行方向におけるノズル３２５のピッチを調整し、配線パターン２２のピッチに合わせることができる。
吐出ヘッド３０１を用いた液体材料の配置が終了したならば、回路基板２０上に配された液体材料に含まれる分散媒の除去を目的として乾燥処理を行う。この乾燥処理は、例えば基板２０を加熱する通常のホットプレート、電気炉などによる処理の他、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、ＹＡＧレーザー、アルゴンレーザー、炭酸ガスレーザー、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌなどのエキシマレーザーなどを光源として使用することができる。これらの光源は一般には、出力１０Ｗ以上５０００Ｗ以下の範囲のものが用いられるが、本実施形態では１００Ｗ以上１０００Ｗ以下の範囲で十分である。
上記乾燥処理に続いて、回路基板２０上の乾燥膜（導電性微粒子の集合体）の導電性を向上させることを目的として、加熱処理又は光照射処理による焼成工程を実施する。この焼成工程により、分散媒の除去がより確実に成される。また前記乾燥体に金属有機塩が含まれている場合、熱分解により金属に変成することができる。さらに、導電性微粒子がコーティング材に覆われている場合、その除去も行うことができる。
上記加熱処理及び／又は光照射処理は通常大気中で行われるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。熱処理及び／又は光処理の処理温度は、分散媒の沸点（蒸気圧）、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、金属有機塩の熱および化学的な分解挙動、さらには基材の耐熱温度等を考慮して適宜決定される。
＜外部端子形成工程＞
次に、図２（ｄ）に示すように、回路基板２０の裏面側に露出された導体パターン２８に対して、鉛フリーはんだ等のろう材を用いて外部接続端子３６を形成する。この外部接続端子３６は、フローはんだ付け法等の公知のはんだ付け法を用いて形成することができる。
以上の工程により、チップ部品１０を回路基板２０上に実装することができる。なお、実装したチップ部品１０上にはトランスファ・モールドやポッティングによって封止材を形成してもよい。
本実施の形態によれば、接続端子１４と配線パターン２２とを電気的に接続する接続配線３４を、液滴吐出法を用いて形成しているので、ワイヤボンディングやフェースダウンボンディングで行われるような超音波振動の付与や加圧を避けることができる。したがって、基板２０に対する耐熱性の要求を減らし、チップ部品１０のストレスの発生を減らすことができる。また、接続配線３４は、チップ部品１０及びスロープ材３０の表面に密着した状態で形成されるので、ワイヤボンディングのようにワイヤを引き回す空間は不要であり、薄型の電子デバイス実装体を得ることができ、係る電子デバイス実装体によれば、これを備える電子機器の薄型化、小型化に寄与し得るものとなる。また、基板２０として汎用基板を使用し、チップ部品１０の構成（接続端子１４の配列等）に応じて接続配線３４を引き回すこともできる。
（回路基板の他の形態）
図９は、本発明に係る実装方法に好適な回路基板の他の形態を示す平面構成図である。この図に示す回路基板２１は、複数の配線パターン２２ａを具備しており、図示のように、配線パターン２２ａの先端部２２ｂが、回路基板２１上のチップ実装領域（２点鎖線で示すチップ部品１０の平面領域）内に突出して形成されている。そして、本発明に係る電子デバイスの実装方法とともに、係る構成を具備した回路基板２１を用いることで、効率よくチップ部品１０の位置調整を行うことができ、高精度に接続端子１４と配線パターン２２ａとの位置合わせを行うことができるようになる。
上記実施形態の実装方法では、図５及び図６に示したように、１つの接続端子１４と、それに対応する配線パターン２２とを、同一の撮像視野に収めて画像を取得し、画像処理及び位置情報処理を行うようになっている。一方、位置決め精度向上の観点からは、被写体（接続端子１４及び配線パターン２２）を可能な限り拡大して撮像することが好ましい。しかし、接続端子１４と配線パターン２２とを同一撮像視野に収めるためには、撮像時の拡大率を無制限に大きくすることはできず、またチップ部品１０の位置ずれが大きい場合には、被写体を同一視野に収めるために拡大率を下げる必要が生じる。これに対して、本実施形態の回路基板２１を用いるならば、配線パターン２２ａの先端部２２ｂがチップ実装領域内に突出しているので、載置時にチップ部品１０が比較的大きく位置ずれしていても、上記先端部２２ｂがチップ部品１０の近傍に配されるので、カメラの拡大率を下げることなく配線パターン２２ａと接続端子１４とを同一の撮像視野に収めることができる。これにより、高い位置決め精度でチップ部品１０の位置調整を行うことが可能になる。
（電子機器）
図１０（ａ）は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話１３００は、筐体の内部或いは表示部１３０１に、前述の方法を用いて得られる回路基板を備えている。図中、符号１３０２は操作ボタン１３０２、符号１３０３は受話口、符号１３０４は送話口を示している。
図１０（ｂ）は、（ａ）に示す表示部１３０１の斜視構成図である。表示部１３０１は、液晶表示装置や有機ＥＬ表示装置からなる表示パネル１３１１の一辺端に、電子デバイス１３１２を実装した回路基板１３１３を接続してなる構成を備えている。そして、この回路基板１３１３には、本発明の実装方法を用いて電子デバイスを実装された回路基板が好適に用いられており、回路基板上に薄型に電子デバイスが実装されているので、携帯電話１３００の薄型化、小型化を実現することができる。
前記実施の形態の回路基板は、前記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々、種々の電子機器に適用することができる。いずれの電子機器においても、本発明の半導体装置を適用することで、薄型化、小型化を実現することができる。
実施形態に係る回路基板の平面構成図（ａ）及び断面構成図（ｂ）。 実施形態に係る電子デバイスの実装方法を説明するための工程図。 位置調整工程の説明のための回路基板の平面構成図。 位置調整工程の説明のための回路基板の平面構成図。 位置調整工程の説明のための回路基板の平面構成図。 位置調整工程の説明のための回路基板の平面構成図。 液滴吐出装置の斜視構成図（ａ）及び吐出ヘッドの概略図（ｂ）。 接続配線形成工程の説明のための回路基板の平面構成図。 回路基板の他の形態を示す平面構成図。 電子機器の一例を示す斜視構成図（ａ）及び表示部の斜視構成図（ｂ）。
符号の説明
１０ チップ部品（電子デバイス）、１４，１４１〜１４５ 接続端子、２０，２１ 回路基板（基板）、２２，２２ａ，２２１〜２２５ 配線パターン、２２ｂ （配線パターンの）先端部、２８ 導体パターン、３０ スロープ材、３４ 接続配線、３６ 外部端子、１１０ 制御部、１１１，１１２ カメラ（光学測定手段）、１２０ 真空チャック（電子デバイス支持手段）、ＳＣ１〜ＳＣ４ 撮像視野、ｄ１〜ｄ５ （接続端子と配線パターンとの）ずれ幅。

Claims (13)

  1. 接続端子を具備した電子デバイスを、配線パターンを有する基板に実装する電子デバイスの実装方法であって、
    前記基板上の実装位置に前記電子デバイスを載置する載置工程と、
    前記載置された前記電子デバイスに形成されてなる１つの接続端子と、該接続端子に対応する前記配線パターンとを、光学測定手段の同一視野に収めて画像を取得する撮像工程と、
    前記取得した画像を処理して得られる位置情報に基づき前記電子デバイスと前記基板とを位置合わせする位置調整工程と
    を含むことを特徴とする電子デバイスの実装方法。
  2. 前記撮像工程において、
    前記接続端子と該接続端子に対応する前記配線パターンとを含む画像の取得を、２組以上の前記接続端子及び配線パターンの組について行うことを特徴とする請求項１に記載の電子デバイスの実装方法。
  3. 前記位置調整工程が、
    前記基板と前記電子デバイスとを相対的に回転移動させて前記接続端子と前記配線パターンとを位置合わせする第１の位置調整工程と、
    前記基板と前記電子デバイスとを相対的に平行移動させて前記接続端子と前記配線パターンとを位置合わせする第２の位置調整工程と
    を含むことを特徴とする請求項１又は２に記載の電子デバイスの実装方法。
  4. 前記第１の位置調整工程と前記第２の位置調整工程との間に、第２の前記撮像工程を含むことを特徴とする請求項３に記載の電子デバイスの実装方法。
  5. 前記第２の撮像工程において、
    前記光学測定手段による画像取得に供される前記電子デバイスの接続端子のうち、少なくとも１つの接続端子が、前記第１の位置調整工程の前段の撮像工程で画像取得に供された前記接続端子と異なる接続端子であることを特徴とする請求項４に記載の電子デバイスの実装方法。
  6. 前記第２の撮像工程において前記光学測定手段による画像取得に供される前記複数の接続端子が、前記電子デバイスの異なる辺端部の近傍に設けられた接続端子であることを特徴とする請求項５に記載の電子デバイスの実装方法。
  7. 前記第１の位置調整工程において、
    前記電子デバイスの一辺端部の近傍に設けられた１つの接続端子と該接続端子に対応する前記基板の配線パターンとの位置ずれ幅を、前記辺端部と反対側の辺端部の近傍に設けられた他の１つの接続端子と該接続端子に対応する前記配線パターンとの位置ずれ幅に略一致させるように前記電子デバイス又は前記基板を回転させることを特徴とする請求項３から６のいずれか１項に記載の電子デバイスの実装方法。
  8. 前記撮像工程において、
    複数の前記接続端子と、当該各接続端子に対応する複数の前記配線パターンとを、前記光学測定手段の同一視野に収めて画像を取得することを特徴とする請求項１から７のいずれか１項に記載の電子デバイスの実装方法。
  9. 前記光学測定手段の同一視野に収められる複数の接続端子のうち少なくとも１つの接続端子が、他の接続端子とは異なる前記電子デバイスの辺端部の近傍に設けられた接続端子であることを特徴とする請求項８に記載の電子デバイスの実装方法。
  10. 前記第１の位置調整工程において、
    前記電子デバイスと前記基板とを接着層を介して接着させた状態に保持しつつ前記電子デバイスを回転させて位置調整を行うことを特徴とする請求項３から９のいずれか１項に記載の電子デバイスの実装方法。
  11. 前記位置調整工程の後に、
    前記電子デバイスの能動面と前記基板の実装面との段差を緩和するためのスロープ材を形成するスロープ材形成工程と、
    前記基板の配線パターンから前記スロープ材の表面を経て前記電子デバイスの接続端子に達する接続配線を、液相法を用いて形成する接続配線形成工程と
    を含むことを特徴とする請求項１から１０のいずれか１項に記載の電子デバイスの実装方法。
  12. 請求項１から１１のいずれか１項に記載の実装方法を用いて得られたことを特徴とする回路基板。
  13. 請求項１２に記載の回路基板を備えたことを特徴とする電子機器。
JP2004325075A 2004-11-09 2004-11-09 電子デバイスの実装方法、回路基板、及び電子機器 Withdrawn JP2006135237A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004325075A JP2006135237A (ja) 2004-11-09 2004-11-09 電子デバイスの実装方法、回路基板、及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004325075A JP2006135237A (ja) 2004-11-09 2004-11-09 電子デバイスの実装方法、回路基板、及び電子機器

Publications (1)

Publication Number Publication Date
JP2006135237A true JP2006135237A (ja) 2006-05-25

Family

ID=36728486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004325075A Withdrawn JP2006135237A (ja) 2004-11-09 2004-11-09 電子デバイスの実装方法、回路基板、及び電子機器

Country Status (1)

Country Link
JP (1) JP2006135237A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318954A (ja) * 2006-05-29 2007-12-06 Fuji Electric Device Technology Co Ltd 超小型ｄｃ−ｄｃコンバータモジュール
KR100900229B1 (ko) 2006-12-01 2009-06-02 주식회사 하이닉스반도체 Ｆｂｇａ 패키지
JP2013060597A (ja) * 2007-10-11 2013-04-04 Hitachi Chemical Co Ltd 接着剤付きウエハ、接着剤組成物及び接着剤付きウエハの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318954A (ja) * 2006-05-29 2007-12-06 Fuji Electric Device Technology Co Ltd 超小型ｄｃ−ｄｃコンバータモジュール
KR100900229B1 (ko) 2006-12-01 2009-06-02 주식회사 하이닉스반도체 Ｆｂｇａ 패키지
JP2013060597A (ja) * 2007-10-11 2013-04-04 Hitachi Chemical Co Ltd 接着剤付きウエハ、接着剤組成物及び接着剤付きウエハの製造方法

Similar Documents

Publication Publication Date Title
US7348269B2 (en) Manufacturing method of semiconductor device, semiconductor device, circuit board, electro-optic device, and electronic apparatus
JP4356683B2 (ja) デバイス実装構造とデバイス実装方法、液滴吐出ヘッド及びコネクタ並びに半導体装置
KR100739851B1 (ko) 실장 기판 및 전자 기기
US7527356B2 (en) Device package structure, device packaging method, liquid drop ejection method, connector, and semiconductor device
US7566584B2 (en) Electronic substrate manufacturing method, semiconductor device manufacturing method, and electronic equipment manufacturing method
JP2006201538A (ja) マスク、マスクの製造方法、パターン形成方法、配線パターン形成方法
JP4042737B2 (ja) パターン形成システム
JP5018024B2 (ja) 電子部品の実装方法、電子基板、及び電子機器
KR100770286B1 (ko) 배선 기판의 제조 방법
JP2006135237A (ja) 電子デバイスの実装方法、回路基板、及び電子機器
JP2006135236A (ja) 電子デバイスの実装方法、回路基板、及び電子機器
JP2006140270A (ja) 電子デバイスの実装方法、回路基板、及び電子機器
JP2006147645A (ja) 電子デバイスの実装方法、電子デバイスの実装構造、回路基板、並びに電子機器
JP5110042B2 (ja) デバイス実装方法
JP2007180261A (ja) 電子素子とその製造方法、回路基板及び半導体装置並びに電子機器
JP2006302989A (ja) 半導体装置及びその製造方法
JP4079066B2 (ja) 半導体装置、回路基板および電気光学装置
JP2006147648A (ja) 電子デバイス装置の製造方法、電子デバイス装置、電子デバイス装置の製造装置及び電子機器
JP3690398B2 (ja) 半導体チップの実装方法
JP2006324381A (ja) 半導体装置の製造方法及び製造装置、並びに半導体装置
JP2006147649A (ja) 電子デバイス装置の製造方法、電子デバイス装置及び電子機器
JP2007189045A (ja) 配線基板とその製造方法及び半導体装置並びに電子機器
JP2006302988A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080205