KR100739851B1 - 실장 기판 및 전자 기기 - Google Patents

실장 기판 및 전자 기기 Download PDF

Info

Publication number
KR100739851B1
KR100739851B1 KR1020050105219A KR20050105219A KR100739851B1 KR 100739851 B1 KR100739851 B1 KR 100739851B1 KR 1020050105219 A KR1020050105219 A KR 1020050105219A KR 20050105219 A KR20050105219 A KR 20050105219A KR 100739851 B1 KR100739851 B1 KR 100739851B1
Authority
KR
South Korea
Prior art keywords
substrate
electrode
board
electrodes
mounting
Prior art date
Application number
KR1020050105219A
Other languages
English (en)
Other versions
KR20060055325A (ko
Inventor
히로후미 구로사와
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060055325A publication Critical patent/KR20060055325A/ko
Application granted granted Critical
Publication of KR100739851B1 publication Critical patent/KR100739851B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01054—Xenon [Xe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

본 발명의 실장 기판은 전자 디바이스에 형성되는 복수의 디바이스 전극과, 기판에 형성되는 복수의 기판 전극과, 액체 방울 토출법을 사용하여 형성되며 복수의 디바이스 전극과 복수의 기판 전극을 전기적으로 접속하는 복수의 접속 배선을 구비하는 것을 과제로 한다. 그리고, 복수의 기판 전극이 지그재그 형상으로 배치되어 있다.
디바이스 전극, 기판 전극, 액체 방울 토출 방법

Description

실장 기판 및 전자 기기{AN ELECTRONIC DEVICE PACKAGE AND ELECTRONIC EQUIPMENT}
도 1은 본 발명에서의 실장 기판의 일 실시 형태를 나타내는 부분 평면도.
도 2는 도 1에 나타내는 A - A 단면도.
도 3은 도 1에 나타내는 B - B 단면도.
도 4는 실시 형태에 따른 실장 기판의 제조 방법을 나타내는 부분 평면도.
도 5는 실시 형태에 따른 실장 기판의 제조 방법을 나타내는 부분 평면도.
도 6은 실시 형태에 따른 실장 기판의 제조 방법을 나타내는 부분 평면도.
도 7은 실시 형태에 따른 실장 기판의 제조 방법을 나타내는 부분 평면도.
도 8은 실시 형태에 따른 실장 기판의 제조 방법을 나타내는 부분 평면도.
도 9a는 액체 방울 토출 헤드의 부분 단면도이며, 도 9b는 액체 방울 토출 헤드의 부분 단면도.
도 10a는 실장 기판의 다른 형태 예를 나타내는 부분 평면도이며, 도 10b는 도 10a에 나타내는 C - C 단면도.
도 11a는 실장 기판의 다른 형태 예를 나타내는 부분 평면도이며, 도 11b는 도 11a에 나타내는 C - C 단면도.
도 12a는 전자 기기의 일례의 사시 구성도이며, 도 12b는 그 전자 기기에 구 비된 표시부의 사시 구성도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 … 기판,
2 … 칩 부품,
4 … 기판 전극,
6 … 접착층,
7 … 디바이스 전극,
10 … 실장 기판,
11, 12 … 접속 배선,
15, 16 … 슬로프 부재,
15a, 16a … 사면부,
112 … 노즐 플레이트,
113 … 진동판,
114 … 격벽 부재,
116 … 액체 저장고,
117 … 공급 구멍,
120 … 압전 소자.
본 발명은 실장 기판 및 전자 기기에 관한 것이다.
종래로부터 반도체칩(IC칩) 등의 전자 디바이스를 기판에 설치하는 기술에서, 전자 디바이스의 한면 측의 단자 전극(디바이스 전극)과 기판의 배선 패턴의 전기적인 접속을 위하여, 와이어 본딩이라 불리는 방법이 많이 사용되고 있다(예를 들면, 일본공개특허 2004-221257호 공보 참조).
이 밖에, 상기 전기적 접속에 관한 기술로서는, 접속 대상의 단자 사이에 도전성 부재를 끼우는 방법이 있다(예를 들면, 일본공개특허 2000-216330호 공보 참조). 또, 같은 방법으로서, 대향 배치되는 전극 사이에 이방성 도전 입자를 포함하는 부재(이방성 도전 필름(ACF : An-isotropic Conductive Film)이나, 이방성 도전 페이스트(ACP : An·isotropic Conductive Paste))를 배치하는 기술이 있다(예를 들면, 일본공개특허 2000-068694호 공보 참조).
또한, 상기 전기적 접속에 관하여 액체 방울 토출법을 사용하는 기술이 제안되어 있다(예를 들면, 일본공개특허 2004-281539호 공보 참조). 이 방법에서는 도전성 재료를 액체 방울 형상으로 하여 기판에 배치하고, 그것을 경화시켜서 접속 배선을 형성한다.
상기한 액체 방울 토출법을 사용하여 접속 배선을 형성하는 기술은 배선 형성 과정에서의 전자 디바이스에 주는 스트레스가 비교적 적다고 하는 이점을 갖는다. 또한, 상기 기술에서는 고밀도의 재료 배치가 가능하므로 배선의 협소 피치화(세밀화)를 꾀하기 쉽다.
그러나, 전자 디바이스의 단자 전극을 협소 피치화해도, 기판의 배선(기판 전극)이 이에 대응할 수 없는 경우가 많다. 즉, 전자 디바이스의 전극에 비해 기판의 전극은 여러 가지 제약에 의해, 배열 피치의 하한치가 큰 경향이 있다. 이것은 배선의 연장을 필요로 하는 등, 기판 위에서의 배선 영역의 확대로 이어지기 쉬우며, 기판 소형화의 방해가 된다.
본 발명은 상기 사정에 감안하여 이루어진 것으로서, 디바이스 전극의 협소 피치에 대응 가능하고, 또한 소형화에 알맞은 실장 기판을 제공하는 것을 목적으로 한다.
본 발명의 실장 기판은 전자 디바이스가 설치된 기판으로서, 상기 전자 디바이스에 형성되는 복수의 디바이스 전극과, 상기 기판에 형성되는 복수의 기판 전극과, 액체 방울 토출법을 사용하여 형성되며, 상기 복수의 디바이스 전극과 상기 복수의 기판 전극을 전기적으로 접속하는 복수의 접속 배선을 구비하고, 상기 복수의 기판 전극이 지그재그 형상으로 배치되어 있는 것을 특징으로 한다.
여기서, 상기 복수의 기판 전극은 상기 기판에서의 대략 동일 평면 내에 배치되어 있어도 좋고, 상기 기판에서의 비동일 평면인 복수의 면에 나누어서 배치되어 있어도 좋다.
상기의 실장 기판에서는, 지그재그 형상 배열에 의해 이웃하는 2개의 기판 전극의 간격이 비교적 넓어지게 된다. 그 때문에 기판 전극의 배열 피치를 디바이스 전극의 배열 피치에 대응시키는 것이 가능해진다. 그리고 기판 전극의 배열 피 치와 디바이스 전극의 배열 피치를 대략 일치시킴으로써, 배선의 연장이 경감되어, 기판에서의 배선 영역의 축소화가 도모된다.
즉, 이 실장 기판은 디바이스 전극의 협소 피치에 바람직하게 대응 가능하고, 또한 소형화에 적합하다.
상기의 실장 기판에서, 상기 복수의 디바이스 전극과 상기 복수의 기판 전극 사이에는, 사면부(斜面部)를 갖는 슬로프 부재가 형성되어 있고, 상기 슬로프 부재의 사면부의 길이가, 상기 복수의 디바이스 전극과 상기 복수의 기판 전극 사이의 거리에 따라 변화하도록 할 수 있다.
이 경우, 예를 들면 상기 슬로프 부재의 전체 형상이, 빗 형상을 포함하도록 할 수 있다.
이 구성에 의하면, 슬로프 부재에 의해 디바이스 전극과 기판 전극 사이에 단차가 있어도, 액체 방울 토출법을 사용하여 상기 접속 배선이 확실히 형성된다. 즉, 액체 방울 토출법으로는, 물체의 대략 연직면에의 재료 배치가 비교적 힘들다. 그러나, 물체의 대략 연직면을 덮도록 슬로프 부재를 배치하고, 그 슬로프 부재의 사면부에 재료를 배치함으로써, 액체 방울 토출법을 사용한 배선 형성이 용이하고, 확실한 것으로 된다.
또, 슬로프 부재의 사면부의 길이가 디바이스 전극과 기판 전극 사이의 거리에 따라 변화하고 있음으로써, 지그재그 형상으로 배열된 복수의 기판 전극의 각각에 대하여, 액체 방울 토출법을 사용하여 상기 접속 배선이 확실하게 형성된다.
본 발명의 다른 실장 기판은, 전자 디바이스가 설치된 기판으로서, 상기 전 자 디바이스에 형성되는 복수의 디바이스 전극과, 상기 기판에 형성되는 복수의 기판 전극과, 액체 방울 토출법을 사용하여 형성되며, 상기 복수의 디바이스 전극과 상기 복수의 기판 전극을 전기적으로 접속하는 복수의 접속 배선을 구비하고, 상기 복수의 기판 전극이 상기 기판에서의 비동일 평면인 복수의 면에 나누어서 배치되어 있는 것을 특징으로 한다.
상기의 실장 기판에서는, 비동일면인 복수의 면에 복수의 기판 전극을 나누어서 배치함으로써, 이웃하는 2개의 기판 전극의 간격이 비교적 넓어지게 된다. 그 때문에 기판 전극의 배열 피치를 디바이스 전극의 배열 피치에 대응시키는 것이 가능해진다. 그리고, 기판 전극의 배열 피치와 디바이스 전극의 배열 피치를 대략 일치시킴으로써, 배선의 연장이 경감되며, 기판에서의 배선 영역의 축소화가 도모된다.
즉, 이 실장 기판은 디바이스 전극의 협소 피치에 바람직하게 대응 가능하고, 또한 소형화에 적합하다.
상기의 실장 기판에서, 예를 들면 상기 복수의 면은 상기 기판에서의 상기 전자 디바이스가 실장되는 실장면과 그 이면을 포함하도록 할 수 있다.
이 경우, 상기 기판에는 상기 접속 배선을 상기 실장면으로부터 상기 이면으로 유도하기 위한 관통 구멍이 설치되어 있고, 상기 기판의 이면에 배치되는 상기 기판 전극이 상기 관통 구멍에서의 상기 이면측 개구를 막도록 배치되어 있게 할 수 있다.
이 구성에 의하면, 배선 형성 영역이 물체의 대략 연직면을 포함하지만, 기 판의 관통 구멍에서의 이면측 개구가 기판 전극에 의해 막혀 있다. 그 때문에, 접속 배선의 형성 재료를 관통 구멍을 메우도록 배치함으로써, 액체 방울 토출법을 사용하여 상기 접속 배선이 확실히 형성된다.
본 발명의 전자 기기는, 앞서 기재된 실장 기판을 구비한 것을 특징으로 한다.
이 전자 기기에 의하면, 실장 기판의 소형화에 의해 소형화, 경량화가 도모된다.
이하, 본 발명의 실시 형태를 도면을 참조하여 상세하게 설명한다.
도 1은, 본 발명에서의 실장 기판의 1 실시 형태를 나타내는 부분 평면도이다.
도 1에 나타나 있는 바와 같이, 실장 기판(10)은 기판(1) 위에 칩 부품(전자 디바이스)(2)을 페이스업 본딩하고, 칩 부품(2)의 전극(디바이스 전극(7))과, 기판(1)의 전극(기판 전극(4))을 전기적으로 접속한 구성을 구비하고 있다.
기판(1)은 배선 패턴이 형성된 다층 또는 단층의 배선 기판이며, 기체(基體)는 리지드(rigid) 및 플렉시블 모두 좋다. 배선 패턴에는, 복수의 전극 단자(기판 전극(4))가 형성되어 있다. 이 복수의 기판 전극(4)은 도금법이나 스터드법 등 외에, 액체 방울 토출법을 사용하여 형성할 수 있다.
본 예에서는, 복수의 기판 전극(4)이 각각 평면에서 보아 대략 장방형 형상으로 형성되어 있다. 각 기판 전극(4)의 평면에서 보아 길이 방향(X 방향)은, 디바이스 전극(7)에 대한 이간(離間) 방향이며, 짧은 쪽 방향(Y 방향)은 상기 이간 방 향과 직교하는 방향이다.
또한, 복수의 기판 전극(4)은 지그재그 형상으로 배열되어 있다. 즉, 복수의 기판 전극(4)은 Y 방향(각 전극(4)의 짧은 쪽 방향)에 관하여 소정의 피치(P1)로 대략 동일한 간격으로 나란하게 배치되며, 또한 그 배열 방향을 따라 하나씩, X 방향(각 전극(4)의 길이 방향)에 관한 위치가 교대로 어긋나서 배치되어 있다. 다시 말해, 복수의 기판 전극(4)은 X 방향으로 서로 이간하는 2개의 전극군(群)(기판 전극(4A···), 기판 전극(4B···))을 갖는다. 기판 전극(4A···)군과 기판 전극(4B···)군은 Y 방향으로 소정의 피치(P1)만큼 어긋난 위치 관계에 있다.
칩 부품(2)으로서는, 한면 측에 외부 접속 단자를 구비한 전자 디바이스를 널리 사용할 수 있다. 즉, 칩 부품(2)은 집적 회로를 구비하지 않는 반도체 부품 등의 능동 부품이어도 좋고, 수동 부품(저항기, 커패시터, 인덕터 등)이어도 좋다.
칩 부품(2)의 단자면(2a)에는, 복수의 전극 단자(디바이스 전극(7))가 배열 형성되어 있다. 이들 디바이스 전극(7)은, 예를 들면 칩 부품(2) 내의 집적 회로(도시 생략)로부터 인출된 알루미늄 합금으로 이루어지는 기층(基層)(도시 생략) 위에, Ni, Au가 이 순서로 도금되어 형성되어 있다. 또, 디바이스 전극(7)에서, 실질적인 접합층이 되는 최외층(최상층)에 대하여, Au 이외에도 예를 들면 Ag, Cu, Sn, In으로 해도 좋고, 또한 이들의 복수로 이루어지는 적층 구조로 하여도 좋다.
칩 부품(2)의 전극(7)과 기판(1)의 전극(4)은 복수의 접속 배선(11, 12)을 통하여 전기적으로 접속되어 있다. 여기서, 복수의 접속 배선(11, 12) 중, 접속 배선(11)은 일단(一端)이 칩 부품(2)의 1개의 전극(4)에 접속되며 , 타단(他端)이 기 판(1)의 1개의 기판 전극(4A)에 접속되어 있다. 한편, 접속 배선(12)은 일단이 칩 부품(2)의 1개의 전극(4)에 접속되며, 또한 타단이 기판(1)의 1개의 기판 전극(4B)에 접속되어 있다. 본 예에서는, 이들 접속 배선(11, 12)이 액체 방울 토출법을 사용하여 형성되어 있다.
즉, 접속 배선(11, 12)은 각각, 디바이스 전극(7)과 기판 전극(4A, 4B) 사이의 선 형상 영역에 액체 방울 형상의 배선 재료를 연속적으로 배치하고, 그것을 경화시킴으로써 형성되어 있다. 칩 부품(2)의 주변에는 슬로프 부재(15, 16)가 배치되어 있다. 이 슬로프 부재(15, 16)의 경사면 위에 접속 배선(11, 12)이 형성되어 있다. 슬로프 부재(15, 16)의 존재에 의해 디바이스 전극(7)과 기판 전극(4A, 4B) 사이에 단차가 있는 구성이라도, 액체 방울 토출법을 사용한 확실한 배선 형성이 가능해진다. 또한, 본 예에서는 복수의 기판 전극(4)의 지그재그 형상 배열에 따라, 접속 배선(11, 12)과 기판 전극(4A, 4B)의 복수의 접속 개소도 지그재그 형상 배열이다.
도 2는 도 1에 나타내는 A - A 단면도, 도 3은 도 1에 나타내는 B - B 단면도이다.
도 2 및 도 3에 나타나 있는 바와 같이, 칩 부품(2)은 열경화성의 절연성 수지 등으로 이루어지는 접착층(6)을 거쳐서 기판(1) 위에 탑재되어 있다. 본 예에서는 이 칩 부품(2)은 50μm 이하의 두께로 형성된 극박(極薄)이다. 이 칩 부품(2)은 능동면인 단자면(2a)을 기판(1)과 반대측을 향한 상태로 설치(즉, 페이스업 본딩)되어 있다. 접착층(6)으로서는, 도전성의 접착제와, 절연성의 접착제 모두 사용할 수 있다. 접착층(6)으로서 도전성의 접착제를 사용하면, 칩 실장 영역의 배선 패턴과 칩 부품(2)의 이면에 설치된 전극과의 도전 접속에 그 접착층(6)을 사용할 수 있다. 절연성의 접착제로서는, DAF(다이 어태치 필름:die attach film)를 사용할 수 있다. 또, 접착층(6)에는 절연 매트릭스 중에 도전 입자가 분산된 이방성 도전 페이스트(ACP)나, 이방성 도전 필름(ACF)을 사용할 수도 있다.
도 2에 나타나 있는 바와 같이, 기판 전극(4A)에 접속되는 접속 배선(11)은 슬로프 부재(15)의 표면을 따라 형성되어 있다. 즉, 칩 부품(2)의 측면부에 단자면(2a)으로부터 외측으로 연장되어 기판(1)의 실장면(1a)(기판 전극(4A)) 위에 이르는 사면부(15a)를 갖는 슬로프 부재(15)가 형성되어 있다. 이 슬로프 부재(15)의 사면부(15a)의 표면을 경유하여 디바이스 전극(7)과 기판 전극(4A)을 연결하는 접속 배선(11)이 형성되어 있다. 슬로프 부재(15)는 칩 부품(2)의 단자면(2a)과 기판(1)의 실장면(1a)의 단차를 완화하는 작용을 하고, 또한 액체 방울 토출법을 사용하여 형성되는 접속 배선(11)의 단선 등을 방지하는 기능을 한다. 즉, 액체 방울 토출법에서는, 물체의 대략 연직면에의 재료 배치가 비교적 곤란하다. 그러나, 물체의 대략 연직면을 덮도록 슬로프 부재(15)를 배치하고, 그 슬로프 부재(15)의 사면부(15a)에 재료를 배치함으로써, 액체 방울 토출법을 사용한 배선 형성이 용이하고, 또한 확실한 것이 된다.
한편, 도 3에 나타나 있는 바와 같이, 기판 전극(4B)에 접속되는 접속 배선(12)은, 슬로프 부재(15) 및 슬로프 부재(16)의 표면을 따라 형성되어 있다. 즉, 칩 부품(2)의 측면부에, 상기한 슬로프 부재(15)에 더하여 슬로프 부재(15)의 사면 부(15a)를 연장하는 사면부(16a)를 갖는 슬로프 부재(16)가 형성되어 있다. 슬로프 부재(15) 및 슬로프 부재(16)의 각 사면부(15a, 16a)의 표면을 경유하여 디바이스 전극(7)과 기판 전극(4B)을 연결하는 접속 배선(12)이 형성되어 있다. 본 예에서는, 슬로프 부재(16)의 사면부(16a)는 슬로프 부재(15)의 사면부(15a) 일부를 덮고, 칩 부품(2)으로부터 이간하는 방향으로 연장되어서 기판(1)의 실장면(1a)(기판 전극(4B)) 위에 이르도록 형성되어 있다. 본 예에서는, 슬로프 부재(15)의 형성후에 슬로프 부재(16)가 형성되어 있지만, 이에 한정하지 않고, 예를 들면 슬로프 부재(15)와 슬로프 부재(16)가 동시에 형성되어 있어도 좋다.
슬로프 부재(15, 16)는, 예를 들면 폴리이미드 수지, 실리콘 변성 폴리이미드 수지, 에폭시 수지, 실리콘 변성 에폭시 수지, 벤조 시클로부틴(BCB ; benzocyclobutene), 폴리벤조크사졸(PBO ; polybenzoxazole) 등의 수지 재료를 디스펜서 등의 액체 재료 도포 수단을 사용하여 플렉시블 기판(1) 위에 도포함으로써 형성할 수 있다. 또는, 슬로프 부재(15, 16)는 드라이 필름을 고착(固着)함으로써 형성할 수 있다.
도 1로 되돌아가, 슬로프 부재(15)와 슬로프 부재(16)를 합친 슬로프 부재의 전체 형상은, 평면에서 보아 빗 형상으로 형성되어 있다. 즉, 복수의 기판 전극(4) 중, 칩 부품(2)(디바이스 전극(7))으로부터 먼 위치에 있는 기판 전극(4B···)의 각각에 대하여, 슬로프 부재(15)로부터 연장되어서 슬로프 부재(16)가 형성되어 있다. 그 슬로프 부재(16)에 의한 연장 부분이 슬로프 부재(15)에 대하여 돌출하고 있다. 그리고, 디바이스 전극(7)(칩 부품(2))으로부터 가까운 위치에 있는 기판 전 극(4A)에 대하여, 슬로프 부재(15)에 의한 비교적 짧은 사면부가 형성되어 있다. 한편, 디바이스 전극(7)(칩 부품(2))으로부터 먼 위치에 있는 기판 전극(4B)에 대하여, 슬로프 부재(15) 및 슬로프 부재(16)에 의한 비교적 긴 사면부가 형성되어 있다. 즉, 슬로프 부재(15, 16)의 사면부의 길이가 디바이스 전극(7)의 하나와 그에 대응하는 기판 전극(4)의 하나 사이의 거리에 따라 변화하고, 이에 따라 각 기판 전극(4)의 부근까지 비교적 단차가 적은 영역이 형성되어 있다. 그 결과, 지그재그 형상으로 배열된 복수의 기판 전극(4)의 각각에 대하여, 액체 방울 토출법을 사용하여 접속 배선(11, 12)이 확실하게 형성된다.
여기에서, 본 예의 실장 기판(10)에서는 복수의 기판 전극(4)이 지그재그 형상으로 배열되어 있기 때문에, 이웃하는 2개의 기판 전극의 간격을 비교적 넓게 취하는 것이 가능하다. 즉, 복수의 기판 전극(4)이 교대로, X 방향으로 서로 이간하는 2개의 전극군(기판 전극(4A···), 기판 전극(4B···))으로 나누어서 배치되어 있다. 각 군에서의 이웃하는 기판 전극(4A···, 4B···)의 간격은 기판 전극(4)의 전체의 배열 피치의 2배(2×P1)이다.
이렇게, 본 예의 실장 기판(10)에서는 지그재그 형상 배열에 의해, 이웃하는 2개의 기판 전극(4)의 간격이 비교적 넓다. 그 때문에 기판 전극(4)의 전체의 배열 피치(P1)를 디바이스 전극(7)의 배열 피치(P2)에 대응시키는 것이 가능하다. 본 예에서는 기판 전극(4) 전체의 배열 피치(P1)는 디바이스 전극(7)의 배열 피치(P2)와 같다(예를 들면, 40μm). 기판 전극(4)의 배열 피치와 디바이스 전극(7)의 배열 피치가 동일함으로써, 배선의 연장이 경감되는 등, 배선 경로의 단축화가 가능하고, 기판(1)에서의 배선 영역의 축소화가 도모된다.
또, 실장 기판(10)은 외부 단자를 갖는 BGA(Ball Grid Array)형 패키지나 CSP(Chip Size Package) 등의 형태로 구성할 수 있다. 또는, 실장 기판(10)은 외부 단자를 설치하지 않고, 배선 패턴의 일부가 외부와의 전기적 접속부를 이루는 LGA(Land Grid Array)형 패키지로서 구성할 수 있다.
또, 실장 기판(10) 위에 설치된 칩 부품(2)은 밀봉재에 의해 밀봉되도록 할 수 있다. 밀봉재를 설치할 경우에는, 적어도 디바이스 전극(7)과 접속 배선(11, 12)과의 전기적 접속부와, 기판 전극(4)과 접속 배선(11, 12)을 치밀하게 밀봉한다. 또 밀봉재에 의해 칩 부품(2) 전체를 밀봉한 구조라도 좋다.
다음에, 도 4 ~ 도 8을 참조하여, 상기 기판(1) 위에의 칩 부품(2)의 실장 방법에 관하여 설명한다.
본 예의 실장 방법은, 기판(1) 위에 칩 부품(2)을 탑재 배치하는 탑재 배치 공정(도 4)과, 슬로프 부재(15, 16)를 형성하는 슬로프 부재 형성 공정(도 5, 도 6)과, 액체 방울 토출법으로 접속 배선(11, 12)을 형성하는 접속 배선 형성 공정(도 7, 도 8)을 갖고 있다.
<탑재 배치 공정>
우선, 도 4에 나타나 있는 바와 같이, 소정의 배선 패턴이나 도체 패턴이 형성된 기판(1) 위에, 칩 부품(2)을 탑재 배치한다. 예를 들면, 제어부에 접속된 카메라, 및 진공 척(모두 도시 생략)을 구비한 장치를 사용하여, 칩 부품(2)의 위치를 카메라로 관찰한 결과에 의거하여 기판(1) 위에 칩 부품(2)을 실장한다. 또 한, 기판(1) 위에는 복수의 기판 전극(4)(4A, 4B)이 지그재그 형상 배열로 형성되어 있다. 또, 칩 부품(2)의 단자면(2a)에는 복수의 단자 전극(디바이스 전극(7))이 형성되어 있다.
칩 부품(2)은, 이면 또는 기판(1) 위에 도포된 접착제를 통하여 기판(1) 위에 탑재 배치된다. 접착층(6)에는, 앞에 기재된 바와 같이, DAF나 수지로 만든 접착제를 사용할 수 있다. 기판(1)에 칩 부품(2)을 접착시킨 상태에서 칩 부품(2)의 위치 조정을 행할 경우, 칩 부품(2)의 이동이 용이해지도록, 미경화 수지로 만든 접착제를 사용하는 것이 바람직하다.
<슬로프 부재 형성 공정>
다음에, 도 5에 나타나 있는 바와 같이, 칩 부품(2)의 측면부에 맞닿는 슬로프 부재(15)를 형성한다. 이 슬로프 부재(15)는, 예를 들면 폴리이미드 수지, 실리콘 변성 폴리이미드 수지, 에폭시 수지, 실리콘 변성 에폭시 수지, 벤조시클로부틴(BCB ; benzocyclobutene), 폴리벤조크사졸(PBO ; polybenzoxazole) 등의 수지 재료를 디스펜서 등의 액체 재료 도포 수단을 사용하여 기판(1) 위에 도포함으로써 형성할 수 있다. 또는, 드라이 필름을 고착함으로써 형성하여도 좋다. 슬로프 부재(15)는 칩 부품(2)의 측면으로부터 외측을 향하여 얇아지도록 형성하고(도 2 참조), 그 표면에 경사면을 형성한다. 슬로프 부재(15)의 일부가 칩 부품(2)에 올라 타고 있어도 좋다.
계속해서, 도 6에 나타나 있는 바와 같이, 슬로프 부재(15)를 일부 덮도록 슬로프 부재(16)를 형성한다. 슬로프 부재(16)는 슬로프 부재(15)와 복수의 전극 (4B)의 각각 사이의 영역을 메우도록, 슬로프 부재(15)의 단부 부근으로부터 전극(4B)을 향하여 얇아지도록 형성되고(도 3 참조), 그 표면에는 경사면이 형성된다. 슬로프 부재(16)의 재료 및 형성 방법은 상술한 슬로프 부재(16)와 같다. 이에 따라, 슬로프 부재(15)와 슬로프 부재(16)를 합친 전체 형상은 평면에서 보아 빗 형상을 포함한다.
<접속 배선 형성 공정>
다음에, 도 7에 나타나 있는 바와 같이, 복수의 디바이스 전극(7)과 복수의 기판 전극(4A)을 연결하는 직선 형상의 접속 배선(11)을 형성한다. 접속 배선(11)은, 칩 부품(2)의 각 디바이스 전극(7)으로부터 슬로프 부재(15)의 사면 위를 지나 각 기판 전극(4A) 위에 이르도록 형성한다. 구체적으로는, 금속 미립자를 포함하는 액상체(液狀體)를 디바이스 전극(7)과 기판 전극(4A) 사이의 선 형상 영역에 배치하고, 그 후에 건조 공정, 소성 공정을 거쳐서 금속 배선으로 한다.
본 예에서는, 이 접속 배선(11)의 형성에 즈음하여, 도전성 미립자를 매질에 분산시킨 액체 재료를 토출 헤드에 의해 선택 배치하는 액체 방울 토출법을 사용한다. 액체 방울 토출법으로서는, 잉크젯법이나 디스펜서법 등이 채용 가능하다. 특히 잉크젯법이 원하는 위치에 원하는 양의 액상 재료를 배치할 수 있기 때문에 바람직하며, 본 예에서는 잉크젯법을 사용하는 것으로 한다.
여기서, 잉크젯법에 의한 토출을 행하는데도 적합하게 사용할 수 있는 액체 방울 토출 헤드(잉크젯 헤드)에 대하여 도 9를 참조하여 설명한다.
액체 방울 토출 헤드(134)는, 도 9a에 나타나 있는 바와 같이, 예를 들면 스 테인레스제의 노즐 플레이트(112)와 진동판(113)을 구비하고, 양자를 격벽 부재(리저버 플레이트)(114)를 통하여 접합한 것이다. 노즐 플레이트(112)와 진동판(113) 사이에는, 격벽 부재(114)에 의해 복수의 공간(115)과 액체 저장고(116)가 형성되어 있다. 각 공간(115)과 액체 저장고(116)의 내부는 액상 재료로 채워져 있다. 각 공간(115)과 액체 굄(116)은 공급 구멍(117)을 통하여 연통하고 있다. 또, 노즐 플레이트(112)에는 공간(115)으로부터 액상 재료를 분사하기 위한 노즐 구멍(118)이 종횡으로 정렬된 상태로 복수 형성되어 있다. 한편, 진동판(113)에는 액체 저장고(116)에 액상 재료를 공급하기 위한 구멍(119)이 형성되어 있다.
또, 진동판(113)의 공간(115)에 대향하는 면과 반대측 면 위에는, 도 9b에 나타나 있는 바와 같이, 압전 소자(피에조 소자)(120)가 접합되어 있다. 이 압전 소자(120)는 한 쌍의 전극(121) 사이에 위치한다. 전류가 통하면 압전 소자(120)가 외측에 돌출하도록 하여 요곡(撓曲)한다. 압전 소자(120)가 접합되어 있는 진동판(113)은 압전 소자(120)와 일체가 되어서 동시에 외측으로 요곡한다. 이에 의해, 공간(115)의 용적이 증대한다. 그 결과, 공간(115) 내에 증대한 용적분에 상당하는 액상 재료가, 액체 저장고(116)로부터 공급 구멍(117)을 거쳐서 유입한다. 또, 이 상태로부터 압전 소자(120)에의 통전을 해제하면, 압전 소자(120)와 진동판(113)은 함께 원래의 형상으로 되돌아가고, 공간(115)도 원래의 용적으로 되돌아간다. 그 결과, 공간(115) 내부의 액상 재료의 압력이 상승하고, 노즐 구멍(118)으로부터 기판을 향하여 액상 재료(액상체)의 액체 방울(122)이 토출된다.
토출하는 액상체로서는 금, 은, 구리, 바나듐, 니켈 등의 금속 미립자를 분 산액에 분산시켜 이루어지는 것이 사용된다. 금속 미립자에 대하여는, 그 분산성을 향상시키기 위하여, 표면에 유기물 등을 코팅하여 사용할 수 있다. 금속 미립자의 표면에 코팅하는 코팅재로서는, 예를 들면 입체 장해나 정전 반발을 유발하는 폴리머를 들 수 있다. 또, 금속 미립자의 입경은 5nm 이상, 0.1μm 이하인 것이 바람직하다. 0.1μm 보다 크면, 토출 헤드의 노즐의 막힘이 일어나기 쉬워, 잉크젯법에 의한 토출이 곤란해진다. 또 5nm 보다 작으면, 금속 미립자에 대한 코팅재의 체적비가 커져, 얻어지는 막 중의 유기물의 비율이 과다하게 된다.
금속 미립자를 분산시키는 분산액으로서는, 실온에서의 증기압이 0.00lmmH g 이상, 200mmHg 이하(약 0.133Pa 이상, 26600Pa 이하)인 것이 바람직하다. 증기압이 200mmHg보다 높을 경우에는, 토출 후에 분산액이 급격하게 증발하여, 양호한 막(배선 막)을 형성하기 어렵게 된다.
또, 분산액의 증기압은 0.00lmmHg 이상, 50mmHg 이하(약 0.133Pa 이상, 6650Pa 이하)인 것이 더 바람직하다. 증기압이 50mmHg보다 높을 경우에는, 잉크젯법(액체 방울 토출법)으로 액체 방울을 토출할 때에 건조에 의한 노즐 막힘이 일어나기 쉽고, 안정된 토출이 곤란하게 된다. 한편, 실온에서의 증기압이 0.00lmmHg보다 낮은 분산액의 경우, 건조가 늦어져 막 중에 분산액이 잔류하기 쉽고, 뒤 공정의 가열 처리 후에 양질의 도전 막(배선)을 얻기 어렵다.
사용하는 분산액으로서는, 상기의 금속 미립자를 분산할 수 있는 것으로, 응집을 일으키지 않는 것이면 특별히 한정되지 않는다. 이 분산매로서, 물 이외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 테트라 데칸, 데칼린, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로 나프탈렌, 데카히드로 나프탈렌, 시클로헥실 벤젠 등의 탄화수소계 화합물, 또는 에틸렌글리콜 디메틸에테르, 에틸렌글리콜 디에틸에테르, 에틸렌글리콜 메틸에틸에테르, 디에틸렌글리콜 디메틸에테르, 디에틸렌글리콜 디에틸에테르, 디에틸렌글리콜 메틸에틸에테르, 1, 2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌 카보네이트, γ-부티롤락톤, N-메틸―2-피롤리돈, 디메틸포름아미드, 디메틸 설폭사이드, 시클로헥사논 등의 극성 화합물을 들 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 또 잉크젯법에의 적용의 용이성의 점에서, 물, 알코올류, 탄화수소계 화합물, 에테르계 화합물이 바람직하다. 더 바람직한 분산액으로서는, 물, 탄화수소계 화합물을 들 수 있다. 이들 분산액은, 단독으로도, 또는 2종 이상의 혼합물로서도 사용할 수 있다.
상기 금속 미립자를 분산액에 분산시킬 경우의 분산질 농도, 즉 금속 미립자 농도는, 1질량% 이상, 80질량% 이하이며, 원하는 금속 배선의 막 두께에 따라 조정할 수 있다. 1질량% 미만에서는 뒤의 가열에 의한 소성 처리에 장시간을 요한다. 또, 80질량%를 넘으면 응집을 일으키기 쉬워져서 균일한 막을 얻기 어려워진다.
상기 금속 미립자를 분산액에 분산시켜 이루어지는 액상체의 표면 장력은, 0.02N/m 이상, 0.07N/m 이하의 범위에 들어가는 것이 바람직하다. 잉크젯법으로 액상체를 토출할 때, 표면 장력이 0.02N/m 미만이면, 이 액상체의 노즐면에 대한 습윤성이 증대하기 때문에, 비행 굴곡이 발생하기 쉬어진다. 표면 장력이 O.07N/m를 넘으면 노즐 선단에서의 메니스커스의 형상이 안정하지 않기 때문에, 토출량, 토출 타이밍의 제어가 곤란해진다.
상기 액상체의 점도는, 1mPa·s 이상, 50mPa·s 이하인 것이 바람직하다. 잉크젯법으로 토출할 때, 점도가 1mPa·s보다 작을 경우에는, 토출 헤드의 노즐 주변부가 잉크(액상체)의 유출에 의해 오염되기 쉽다. 또, 점도가 50mPa·s보다 큰 경우에는, 노즐 구멍에서의 막힘 빈도가 높아져서 원활한 액체 방울의 토출이 곤란해진다.
액체 재료의 배치가 종료하면, 기판(1) 위에 배치된 액체 재료에 포함되는 분산매의 제거를 목적으로 하여 건조 처리가 행해진다. 이 건조 처리는, 예를 들면 기판(1)을 가열하는 통상의 핫 플레이트, 전기로 등에 의한 처리 외에, 램프 어닐 등에 의해 행할 수 있다. 램프 어닐에 사용하는 광의 광원으로서는, 특별히 한정되지 않지만, 적외선 램프, 크세논 램프, YAG 레이저, 아르곤 레이저, 탄산가스 레이저, XeF, XeCl, XeBr, KrF, KrC1, ArF, ArC1 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는, 출력 10W 이상 5000W 이하의 범위의 것이 사용된다. 본 실시 형태에서는 램프 어닐에 사용하는 광의 광원은, 예를 들면 10OW 이상 100OW 이하의 범위이다.
상기 건조 처리에 이어서, 기판(1) 위의 건조막(도전성 미립자의 집합체)의 도전성을 향상시키는 것을 목적으로 하여, 가열 처리 또는 광 조사 처리에 의한 소성 공정을 실시한다. 이 소성 공정에 의해, 더 확실하게 분산매가 제거된다. 또, 상기 건조체에 금속 유기염이 포함되어 있을 경우, 열 분해에 의해 분산매가 금속으로 변성하도록 할 수 있다. 또한, 도전성 미립자가 코팅재로 덮어져 있을 경우, 소성 공정에 의해 그 코팅재의 제거를 행할 수 있다.
상기 가열 처리 및/또는 광 조사 처리는 통상 대기 중에서 행해지고, 필요에 따라, 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 행해진다. 열 처리 및/또는 광 처리의 처리 온도는 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 금속 유기염의 열 및 화학적인 분해 거동, 나아가 기재의 내열 온도 등을 고려하여 적당히 결정된다.
계속해서, 도 8에 나타나 있는 바와 같이, 복수의 디바이스 전극(7)과 복수의 기판 전극(4B)을 연결하는 직선 형상의 접속 배선(12)을 형성한다. 접속 배선(12)은 칩 부품(2)의 각 디바이스 전극(7)으로부터 슬로프 부재(15) 및 슬로프 부재(16)의 사면 위를 지나 각 기판 전극(4B) 위에 이르도록 형성된다. 접속 배선(12)의 형성 재료 및 형성 방법은 상술한 접속 배선(11)과 같다.
이상의 공정에 의해, 칩 부품(2)을 기판(1) 위에 설치할 수 있다. 또한, 실장된 칩 부품(2) 위에는 트랜스퍼 몰드나 포팅(potting)에 의해 밀봉재를 형성해도 좋다.
도 10a는 실장 기판의 다른 형태 예를 나타내는 부분 평면도이며, 도 10b는 도 10a에 나타내는 C - C 단면도이다. 또한, 도 10에서 도 1 ~ 도 3에 나타낸 실장 기판(10)과 같은 기능을 갖는 구성요소는 동일한 부호를 붙이고, 그 설명을 생략 또는 간략화한다.
도 10a에 나타나 있는 바와 같이, 실장 기판(20)은 기판(1) 위에 칩 부품(전자 디바이스)(2)을 페이스업 본딩하고, 칩 부품(2)의 전극(디바이스 전극(7))과, 기판(1)의 전극(기판 전극(4))을 전기적으로 접속한 구성을 구비하고 있다.
본 예에서는, 복수의 기판 전극(4)이 기판(1)에서의 비동일 평면인 실장면(1a)과 그 이면(1b)(도 10b 참조)에 교대로 나누어서 배치되어 있다. 즉, 복수의 기판 전극(4)은 Y 방향(각 전극(4)의 짧은 쪽 방향)에 관하여 소정의 피치(P3)로 대략 동일한 간격으로 나란히 배치되는 동시에, 그 배열 방향을 따라 1개씩, 기판(1)에서의 실장면(1a)와 이면(1b)에 교대로 나누어서 배치되어 있다. 다시 말하면, 복수의 기판 전극(4)은 기판(1)의 양면에 나누어서 배치되는 2개의 전극군(기판 전극(4A···), 기판 전극(4C···))을 갖고 있다. 기판 전극(4A···)군과 기판 전극(4C···)군은, X 방향으로 서로 이간하고, 또한 Y 방향으로 소정의 피치(P3)만큼 어긋난 위치 관계에 있다.
칩 부품(2)의 전극(7)과 기판(1)의 전극(4)은 복수의 접속 배선(11, 13)을 통하여 전기적으로 접속되어 있다. 복수의 접속 배선(11, 13) 중, 접속 배선(11)은 일단이 칩 부품(2)의 1개의 전극(4)에 접속되며, 또한 타단이 기판(1)의 실장면(1a)에서의 1개의 기판 전극(4A)에 접속되어 있다. 한편, 접속 배선(13)은 일단이 칩 부품(2)의 1개의 전극(4)에 접속되며, 또한 타단이 기판(1)의 이면(1b)에서의 1개의 기판 전극(4C)에 접속되어 있다. 본 예에서는, 이들의 접속 배선(11, 13)은 액체 방울 토출법을 사용하여 형성되어 있다.
여기서, 기판(1)에는 접속 배선(13)을 실장면(1a)으로부터 이면(1b)에 유도하기 위한 복수의 관통 구멍(3A)이 형성되어 있다. 관통 구멍(3A)의 지름은, 예를 들면 기판 전극(4C)의 폭과 같은 정도다. 또, 기판(1)의 이면(1b)에 배치되는 기판 전극(4C)은 관통 구멍(3A)에서의 이면(1b) 측 개구를 막도록 배치되어 있다. 즉, 이면(1b) 측의 복수의 기판 전극(4C)은 각각 칩 부품(2)에 가까운 측의 단부가 관통 구멍(3A)의 개구를 덮고 있다.
도 10B에 나타나 있는 바와 같이, 기판 전극(4C)에 접속되는 접속 배선(13)은 슬로프 부재(15) 및 슬로프 부재(16)의 표면을 따라 형성되어 있다. 즉, 칩 부품(2)의 측면부에 슬로프 부재(15), 및 슬로프 부재(15)의 사면부(15a)를 연장하는 사면부(16a)를 갖는 슬로프 부재(16)가 형성되어 있다. 슬로프 부재(15) 및 슬로프 부재(16)의 각 사면부(15a, 16a)의 표면 및 관통 구멍(3A)를 경유하여 디바이스 전극(7)과 기판 전극(4C)을 연결하는 접속 배선(13)이 형성되어 있다. 본 예에서는, 슬로프 부재(16)의 사면부(16a)는 슬로프 부재(15)의 사면부(15a) 일부를 덮고, 칩 부품(2)으로부터 이간하는 방향으로 연장되어서 기판(1)의 실장면(1a) 위, 보다 구체적으로는 관통 구멍(3A)의 전방 위치에 이르도록 형성되어 있다.
도 10a로 되돌아가, 본 예에서도 디바이스 전극(7)(칩 부품(2))으로부터 가까운 위치에 있는 기판 전극(4A)에 대하여, 슬로프 부재(15)에 의한 비교적 짧은 사면부가 형성되며, 먼 위치에 있는 기판 전극(4C)에 대하여 슬로프 부재(15) 및 슬로프 부재(16)에 의한 비교적 긴 사면부가 형성되어 있다. 즉, 슬로프 부재(15, 16)의 사면부의 길이가 디바이스 전극(7) 중 하나와 그에 대응하는 기판 전극(4) 중 하나 사이의 거리에 따라 변화하고 있다. 이에 따라, 각 기판 전극(4)의 부근까지 비교적 단차가 적은 영역이 형성되어 있다. 그 결과, 지그재그 형상으로 배열된 복수의 기판 전극(4)의 각각에 대하여 액체 방울 토출법을 사용하여 접속 배선(11, 13)이 확실하게 형성된다.
본 예의 실장 기판(20)에서는 비동일면인 복수의 면(1a, lb)에 복수의 기판 전극(4)이 나누어서 배치되어 있기 때문에, 이웃하는 2개의 기판 전극의 간격을 비교적 넓게 취하는 것이 가능하다. 즉, 복수의 기판 전극(4)이 교대로 기판(1)의 두께 방향으로 서로 이간하는 2개의 전극군(기판 전극(4A···), 기판 전극(4C···))으로 나누어서 배치되어 있다. 그 때문에, 각 군에서의 이웃하는 기판 전극(4A···, 4C···)의 간격은 기판 전극(4) 전체의 배열 피치의 2배(2×P3)가 되고 있다.
이렇게, 본 예의 실장 기판(20)에서는 기판 전극(4)의 양면 교대 배열에 의해, 이웃하는 2개의 기판 전극(4)의 간격이 비교적 넓어지게 된다. 그 때문에, 기판 전극(4) 전체의 배열 피치(P3)를 디바이스 전극(7)의 배열 피치(P2)에 대응시키는 것이 가능해진다. 본 예에서는, 기판 전극(4)의 전체의 배열 피치(P3)는 디바이스 전극(7)의 배열 피치(P 2)와 같다(예를 들면, 40μm). 기판 전극(4)의 배열 피치와 디바이스 전극(7)의 배열 피치가 동일함으로써, 배선의 연장이 경감되는 등, 배선 경로의 단축화가 가능하며, 기판(1)에서의 배선 영역의 축소화가 도모된다.
여기서, 본 예의 실장 기판(20)에서는 관통 구멍(3A)을 통하여 접속 배선(13)을 실장면(1a)으로부터 이면(1b)에 연장시키고 있기 때문에, 배선 형성 영역이 대략 연직면인 관통 구멍(3A)의 벽면을 포함한다. 액체 방울 토출법을 사용한 배선 형성에서는 이러한 단차는 바람직하지 않지만, 본 예에서는 관통 구멍(3A)에서의 이면(1b) 측의 개구가 기판 전극(4C)에 의해 막혀 있다. 그 때문에, 접속 배선(13) 의 형성 재료를 관통 구멍(3A)를 메우도록 배치함으로써, 액체 방울 토출법을 사용하여 접속 배선(13)이 확실하게 형성되어 배선 불량이 회피된다.
즉, 접속 배선(13)의 형성 재료를 기판(1)의 관통 구멍(3A)의 내부에 배치할 때, 기판(1)의 이면(1b) 측의 기판 전극(4C) 위에 그 재료가 배치됨으로써, 재료의 낙하가 방지된다. 또한, 그 부분에 그 재료가 축적됨으로써, 기판(1)의 실장면(1a) 측과 이면(1b) 측의 기판 전극(4C)이 접속 배선(13)에 의해 확실하게 접속된다. 이 때, 관통 구멍(3A)의 내부 공간을 전부 메우도록 접속 배선(13)의 형성 재료를 배치하여도 좋고, 관통 구멍(3A)의 벽면에 접속 배선(13)이 확실하게 배치될 정도로 그 재료를 배치하여도 좋다.
또, 기판(1)의 관통 구멍(3A)은, 예를 들면 에칭 또는 빔 조사에 의해 형성할 수 있다. 이러한 관통 구멍(3A)의 벽면은 비교적 마찰 저항이 큰 것부터, 소위 앵커 효과에 의해 대략 연직면이라도 재료가 비교적 부착되기 쉽다.
또, 관통 구멍(3A)을 경사지게 형성함으로써, 관통 구멍(3A)의 벽면이 상술한 슬로프 부재의 사면부와 같은 작용을 갖기 때문에, 접속 배선(13)이 더 확실하게 형성된다.
도 1la는 도 10a 및 도 10b에 나타내는 실장 기판의 변형예를 나타내는 부분 평면도이며, 도 11b는 도 1la에 나타내는 C - C 단면도이다. 또, 도 11에서, 도 10에 나타낸 실장 기판(20)과 같은 기능을 갖는 구성 요소는 동일한 부호를 붙이고, 그 설명을 생략 또는 간략화한다.
도 1la에 나타나 있는 바와 같이, 실장 기판(30)은 기판(1) 위에 칩 부품(전 자 디바이스)(2)을 페이스업 본딩하고, 칩 부품(2)의 전극(디바이스 전극(7))과, 기판(1)의 전극(기판 전극(4))을 전기적으로 접속한 구성을 구비하고 있다.
복수의 기판 전극(4)은 도 10의 예와 마찬가지로, 기판(1)에서의 비동일 평면인 실장면(1a)과 그 이면(1b)(도 1lb 참조)에 교대로 나누어서 배치되어 있다. 즉, 복수의 기판 전극(4)은 Y 방향(각 전극(4)의 짧은 쪽 방향)에 관하여 소정의 피치(P4)로 대략 동일한 간격으로 나란히 배치되는 동시에, 그 배열 방향을 따라 하나씩 기판(1)에서의 실장면(1a)과 이면(1b)에 교대로 나누어서 배치되어 있다. 다시 말하면, 복수의 기판 전극(4)은, 기판(1)의 양면에 나누어서 배치되는 2개의 전극군(기판 전극(4A···), 기판 전극(4D···))을 갖고 있다.
본 예에서는, 기판 전극(4A···)군과 기판 전극(4D···)군은 도 10의 예와 마찬가지로, Y 방향에 소정의 피치(P4)만큼 어긋난 위치 관계에 있지만, 도 10의 예와 달리, X 방향에 관하여 거의 같은 위치 관계에 있다.
칩 부품(2)의 전극(7)과 기판(1)의 전극(4)은 복수의 접속 배선(11, 14)을 통하여 전기적으로 접속되어 있다. 복수의 접속 배선(11, 14) 중, 접속 배선(11)은 일단이 칩 부품(2)의 1개의 전극(4)에 접속되고, 또한 타단이 기판(1)의 실장면(1a)에서의 1개의 기판 전극(4A)에 접속되어 있다. 한편, 접속 배선(14)은 일단이 칩 부품(2)의 1개의 전극(4)에 접속되고, 또한 타단이 기판(1)의 이면(1b)에서의 1개의 기판 전극(4D)에 접속되어 있다. 본 예에서도, 이들의 접속 배선(11, 14)은 액체 방울 토출법을 사용하여 형성되어 있다.
기판(1)에는 접속 배선(14)을 실장면(1a)으로부터 이면(1b)으로 유도하기 위 한 복수의 관통 구멍(3B)이 형성되어 있다. 관통 구멍(3B)의 직경은, 예를 들면 기판 전극(4D)의 폭과 같은 정도이다. 또, 기판(1)의 이면(1b)에 배치되는 기판 전극(4D)은 관통 구멍(3B)에서의 이면(1b) 측 개구를 막도록 배치되어 있다. 즉, 이면(1b) 측의 복수의 기판 전극(4D)은, 각각 칩 부품(2)에 가까운 측의 단부가 관통 구멍(3B)의 개구를 덮고 있다.
본 예에서는, 도 10의 예와 달리 슬로프 부재가 평면에서 보아 직사각형 형상으로 형성되어 있고, 빗 형상을 포함하지 않는다. 즉, 본 예의 실장 기판(30)은 도 10의 실장 기판(20)에서의 연장용 슬로프 부재(16)를 생략한 구성으로 되어 있다.
도 11b에 나타나 있는 바와 같이, 기판 전극(4D)에 접속되는 접속 배선(13)은 슬로프 부재(15)의 표면에 따라 형성되어 있다. 즉, 칩 부품(2)의 측면부에 슬로프 부재(15)가 형성되어 있다. 슬로프 부재(15)의 사면부(15a)의 표면 및 관통 구멍(3B)을 경유하여 디바이스 전극(7)과 기판 전극(4D)을 연결하는 접속 배선(14)이 형성되어 있다.
본 예의 실장 기판(30)에서도, 비동일면인 복수의 면(1a, lb)에 복수의 기판 전극(4)이 나누어서 배치되어 있다. 그 때문에, 이웃하는 2개의 기판 전극의 간격을 비교적 넓게 취하는 것이 가능하다. 즉, 복수의 기판 전극(4)이 교대로 기판(1)의 두께 방향으로 서로 이간하는 2개의 전극군(기판 전극(4A···), 기판 전극(4D···)으로 나누어서 배치되어 있다. 그 결과, 각 군에서의 이웃하는 기판 전극(4A···, 4D···)의 간격은 기판 전극(4)의 전체의 배열 피치의 2배(2×P4)가 되어 있다.
이렇게, 본 예의 실장 기판(20)에서는 기판 전극(4)의 양면 교대 배열에 의해, 이웃하는 2개의 기판 전극(4)의 간격이 비교적 넓어지게 된다. 그 때문에, 기판 전극(4)의 전체의 배열 피치(P4)를 디바이스 전극(7)의 배열 피치(P2)에 대응시키는 것이 가능하게 된다. 본 예에서는, 기판 전극(4)의 전체의 배열 피치(P4)는 디바이스 전극(7)의 배열 피치(P2)와 같다(예를 들면, 40μm). 기판 전극(4)의 배열 피치와 디바이스 전극(7)의 배열 피치가 동일함으로써, 배선의 연장이 경감되는 등, 배선 경로의 단축화가 가능하고, 기판(1)에서의 배선 영역의 축소화가 도모된다.
또, 본 예에서는 복수의 기판 전극(4)이 X 방향에 관하여 거의 같은 위치에 있기 때문에, X 방향에 관하여 배선 영역의 축소화가 도모된다. 이에 따라, 본 예에서는 도 10의 예에 비하여 슬로프 부재가 적게 완성되는 이점을 갖는다.
(전자 기기)
도 12a는 본 발명에 따른 전자 기기의 일례를 나타내는 사시도이다. 이 도면에 나타내는 휴대전화(1300)는 케이스의 내부 또는 표시부(1301)에 상술한 방법을 사용하여 얻어지는 실장 기판을 구비하고 있다. 도면 중, 부호 1302는 조작 버튼, 부호 1303은 수화구, 부호 1304는 송화구를 나타내고 있다.
도 12b는 도 12a에 나타내는 표시부(1301)의 사시 구성도이다. 표시부(1301)는 액정 표시 장치나 유기 EL 표시 장치로 이루어지는 표시 패널(1311)의 한 가장자리에, 전자 디바이스(1312)를 실장한 실장 기판(1313)을 접속하여 이루어지는 구 성을 구비하고 있다. 그리고, 이 실장 기판(1313)에는 본 발명의 설치 방법을 사용하여 전자 디바이스를 실장한 실장 기판이 적합하게 사용되어 있다. 실장 기판 위에 박형으로 전자 디바이스가 실장되어 있음으로써, 휴대전화(1300)의 박형화, 소형화를 실현시킬 수 있다.
상기 실시 형태의 실장 기판은 상기 휴대 전화에 한하지 않고, 전자 북, 퍼스널 컴퓨터, 디지털 스틸 카메라, 액정 텔레비젼, 뷰파인더형 또는 모니터 직시형 비디오 테이프 레코더, 카 네비게이션 장치, 페이저, 전자수첩, 전자계산기, 워드프로세서, 워크스테이션, 텔레비젼 전화, POS 단말, 터치 패널을 구비한 기기 등등, 여러가지 전자 기기에 적용할 수 있다. 어느 전자 기기에 있어서도, 본 발명의 실장 기판을 적용함으로써, 박형화, 소형화를 실현시킬 수 있다. 또, 상기 실시 형태의 실장 기판은 액정 장치에 한하지 않고, 유기 EL 장치, 플라즈마 디스플레이 장치(PDP), 전계 방출 디스플레이(FED) 등의 전기 광학 장치 등의 전자 기기의 부품 등으로서 적합하게 사용할 수 있다.
이상, 본 발명의 바람직한 실시 예를 설명했지만, 본 발명은 이들 실시 예에 한정되는 것은 아니다. 본 발명의 취지를 벗어나지 않는 범위에서, 구성의 부가, 생략, 치환, 및 기타의 변경이 가능하다. 본 발명은 상술한 설명에 의해 한정되는 것은 아니고, 첨부한 클레임의 범위에 의해서만 한정된다.
본 발명에 의하면 전자 디바이스에 형성되는 복수의 디바이스 전극과, 기판에 형성되는 복수의 기판 전극과, 액체 방울 토출법을 사용하여 형성되며 복수의 디바이스 전극과 복수의 기판 전극을 전기적으로 접속하는 복수의 접속 배선을 구비하는 실장 기판을 얻을 수 있다.

Claims (8)

  1. 전자 디바이스가 실장된 실장 기판으로서,
    상기 전자 디바이스에 형성되는 복수의 디바이스 전극과,
    상기 기판에 형성되는 복수의 기판 전극과,
    액체 방울 토출법을 사용하여 형성되며, 상기 복수의 디바이스 전극과 상기 복수의 기판 전극을 전기적으로 접속하는 복수의 접속 배선을 구비하고,
    상기 복수의 기판 전극이 지그재그 형상으로 배치되어 있는 것을 특징으로 하는 실장 기판.
  2. 제 1 항에 있어서,
    상기 복수의 기판 전극은 상기 기판에서의 대략 동일 평면 내에 배치되거나, 또는 상기 기판에서의 비동일 평면인 복수의 면에 나누어서 배치되어 있는 것을 특징으로 하는 실장 기판.
  3. 제 1 항에 있어서,
    상기 복수의 디바이스 전극과 상기 복수의 기판 전극 사이에는 사면부(斜面部)를 갖는 슬로프 부재가 형성되어 있고,
    상기 슬로프 부재의 사면부의 길이가 상기 복수의 디바이스 전극과 상기 복수의 기판 전극 사이의 거리에 따라 변화하는 것을 특징으로 하는 실장 기판.
  4. 제 3 항에 있어서,
    상기 슬로프 부재의 전체 형상이 빗 형상을 포함하는 것을 특징으로 하는 실장 기판.
  5. 전자 디바이스가 실장된 실장 기판으로서,
    상기 전자 디바이스에 형성되는 복수의 디바이스 전극과,
    상기 기판에 형성되는 복수의 기판 전극과,
    액체 방울 토출법을 사용하여 형성되며, 상기 복수의 디바이스 전극과 상기 복수의 기판 전극을 전기적으로 접속하는 복수의 접속 배선을 구비하고,
    상기 복수의 기판 전극이 상기 기판에서의 비동일 평면인 복수의 면에 나누어서 배치되어 있는 것을 특징으로 하는 실장 기판.
  6. 제 5 항에 있어서,
    상기 복수의 면은 상기 기판에서의 상기 전자 디바이스가 실장되는 실장면과 그 이면을 포함하는 것을 특징으로 하는 실장 기판.
  7. 제 6 항에 있어서,
    상기 기판에는 상기 접속 배선을 상기 실장면으로부터 상기 이면에 유도하기 위한 관통 구멍이 설치되어 있고,
    상기 기판의 이면에서 상기 기판 전극이 상기 관통 구멍에서의 상기 이면측 개구를 막도록 배치되어 있는 것을 특징으로 하는 실장 기판.
  8. 복수의 디바이스 전극이 형성된 전자 디바이스와, 상기 전자 디바이스가 실장된 기판을 구비하는 전자 기기로서,
    상기 기판으로서, 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 실장 기판을 구비하는 전자 기기.
KR1020050105219A 2004-11-16 2005-11-04 실장 기판 및 전자 기기 KR100739851B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004331962A JP4613590B2 (ja) 2004-11-16 2004-11-16 実装基板及び電子機器
JPJP-P-2004-00331962 2004-11-16

Publications (2)

Publication Number Publication Date
KR20060055325A KR20060055325A (ko) 2006-05-23
KR100739851B1 true KR100739851B1 (ko) 2007-07-16

Family

ID=36385387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050105219A KR100739851B1 (ko) 2004-11-16 2005-11-04 실장 기판 및 전자 기기

Country Status (5)

Country Link
US (1) US7964955B2 (ko)
JP (1) JP4613590B2 (ko)
KR (1) KR100739851B1 (ko)
CN (1) CN100386874C (ko)
TW (1) TWI286361B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5018024B2 (ja) * 2006-11-08 2012-09-05 セイコーエプソン株式会社 電子部品の実装方法、電子基板、及び電子機器
DE102007006706B4 (de) * 2007-02-10 2011-05-26 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
CN101999167B (zh) 2008-03-12 2013-07-17 伊文萨思公司 支撑安装的电互连管芯组件
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
DE102009017733B4 (de) * 2009-04-11 2011-12-08 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einer Verbindungseinrichtung und mit als Kontaktfeder ausgebildeten internen Anschlusselementen
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) * 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
JP5435129B2 (ja) * 2011-10-26 2014-03-05 トヨタ自動車株式会社 半導体装置
TWI425894B (zh) * 2011-12-26 2014-02-01 Vin Cen Shi 陶瓷基板漸縮凹陷區域之導電層附著加工方法及導電膠組成物
CN103187490B (zh) * 2011-12-31 2016-04-20 谢文圣 陶瓷基板凹陷区域的导电层附着加工方法及导电胶组成物
JP2015076485A (ja) * 2013-10-08 2015-04-20 株式会社ジャパンディスプレイ 表示装置
TWI549574B (zh) 2014-07-08 2016-09-11 群創光電股份有限公司 基板結構
JP6300674B2 (ja) * 2014-07-16 2018-03-28 オリンパス株式会社 撮像装置、および撮像装置の製造方法
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US10541153B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4824677A (en) 1986-12-18 1989-04-25 The Unjohn Company Grooved tablet for fractional dosing of sustained release medication
US5041430A (en) 1989-09-18 1991-08-20 Du Pont Mereck Pharmaceutical Company Oral anticoagulant/platelet inhibitor low dose formulation

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5295153A (en) 1992-04-13 1994-03-15 Telefonaktiebolaget L M Ericsson CDMA frequency allocation
US5969417A (en) * 1996-08-27 1999-10-19 Nec Corporation Chip package device mountable on a mother board in whichever of facedown and wire bonding manners
JPH11284006A (ja) * 1998-03-31 1999-10-15 Fujitsu Ltd 半導体装置
JPH11297246A (ja) 1998-04-14 1999-10-29 Ise Electronics Corp 蛍光表示管
JP2000068694A (ja) 1998-08-25 2000-03-03 Seiko Epson Corp 電子部品の実装方法、および圧着装置
JP3554212B2 (ja) * 1998-12-21 2004-08-18 沖電気工業株式会社 半導体装置
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
JP3610262B2 (ja) * 1999-07-22 2005-01-12 新光電気工業株式会社 多層回路基板及び半導体装置
JP2003324128A (ja) * 2002-04-30 2003-11-14 Optrex Corp チップオンフィルム基板
US6756252B2 (en) * 2002-07-17 2004-06-29 Texas Instrument Incorporated Multilayer laser trim interconnect method
JP2004063569A (ja) * 2002-07-25 2004-02-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004221257A (ja) * 2003-01-14 2004-08-05 Seiko Epson Corp ワイヤボンディング方法及びワイヤボンディング装置
US6693359B1 (en) * 2003-01-27 2004-02-17 Yi-Ching Lin High density wire bonding pads for semiconductor package
JP3918936B2 (ja) 2003-03-13 2007-05-23 セイコーエプソン株式会社 電子装置及びその製造方法、回路基板並びに電子機器
TWI222733B (en) * 2003-12-22 2004-10-21 Ali Corp Wire bonding package
JP4371041B2 (ja) * 2004-11-09 2009-11-25 セイコーエプソン株式会社 半導体チップの実装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4824677A (en) 1986-12-18 1989-04-25 The Unjohn Company Grooved tablet for fractional dosing of sustained release medication
US5041430A (en) 1989-09-18 1991-08-20 Du Pont Mereck Pharmaceutical Company Oral anticoagulant/platelet inhibitor low dose formulation

Also Published As

Publication number Publication date
CN100386874C (zh) 2008-05-07
JP2006147647A (ja) 2006-06-08
JP4613590B2 (ja) 2011-01-19
CN1776904A (zh) 2006-05-24
KR20060055325A (ko) 2006-05-23
TW200623289A (en) 2006-07-01
US20060103000A1 (en) 2006-05-18
TWI286361B (en) 2007-09-01
US7964955B2 (en) 2011-06-21

Similar Documents

Publication Publication Date Title
KR100739851B1 (ko) 실장 기판 및 전자 기기
KR100788445B1 (ko) 전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자기기의 제조 방법
KR100749983B1 (ko) 실장 기판 및 전자 기기
US7527356B2 (en) Device package structure, device packaging method, liquid drop ejection method, connector, and semiconductor device
KR100738738B1 (ko) 디바이스 설치 구조, 디바이스 설치 방법 및 반도체 장치
KR100714820B1 (ko) 배선 패턴의 형성 방법, 배선 패턴 및 전자 기기
US20110241203A1 (en) Semiconductor module, method for manufacturing semiconductor module, and portable apparatus
JP5018024B2 (ja) 電子部品の実装方法、電子基板、及び電子機器
JP4742715B2 (ja) 配線パターンの形成方法、及び配線基板の製造方法
KR100692470B1 (ko) 배선 패턴 형성 방법, 배선 패턴 및 전자 기기
JP2006147646A (ja) 配線形成方法、配線形成システム、並びに電子機器
CN114980496A (zh) 一种电路板组件、电子设备和电路板组件的加工方法
JP2006140270A (ja) 電子デバイスの実装方法、回路基板、及び電子機器
JP2006135236A (ja) 電子デバイスの実装方法、回路基板、及び電子機器
JP2006147645A (ja) 電子デバイスの実装方法、電子デバイスの実装構造、回路基板、並びに電子機器
JP5110042B2 (ja) デバイス実装方法
JP2006114645A (ja) 半導体装置の実装方法および半導体装置の実装構造
JP2006135237A (ja) 電子デバイスの実装方法、回路基板、及び電子機器
JP2007189045A (ja) 配線基板とその製造方法及び半導体装置並びに電子機器
JP2005327985A (ja) 電極間接続構造、電極間接続方法、及び電子機器
JP2016131171A (ja) 半導体装置とその半導体装置を製造する方法および製造装置
JP2006128338A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130618

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee