JP4371041B2 - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法 Download PDFInfo
- Publication number
- JP4371041B2 JP4371041B2 JP2004324754A JP2004324754A JP4371041B2 JP 4371041 B2 JP4371041 B2 JP 4371041B2 JP 2004324754 A JP2004324754 A JP 2004324754A JP 2004324754 A JP2004324754 A JP 2004324754A JP 4371041 B2 JP4371041 B2 JP 4371041B2
- Authority
- JP
- Japan
- Prior art keywords
- connection
- substrate
- terminal
- semiconductor chip
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
- H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/24998—Reinforcing structures, e.g. ramp-like support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
しかしながら、ワイヤーボンディングを用いる場合、実装する半導体チップには加熱及び加圧処理が必要となる。また、半導体素子が形成されている素子領域は圧力に弱いので、ワイヤー接続時に圧力の加わる半導体チップの接続端子を前記素子領域の外側に配置する必要がある。
そこで、半導体チップの接続端子と基板の基板側端子とを接続する配線を形成する時に加圧工程が不要な技術として、導電材料を液滴吐出法で吐出することで配線を形成する技術が知られている(例えば、特許文献1参照)。
したがって、特に液滴吐出法で配線を形成する場合、端子間ピッチの狭ピッチ化を十分に進められないのが現状である。
また、第2の接続配線を前記第1の接続配線が形成されていない接続端子のうち、例えば一あるいは隣り合わない複数の接続端子とこれに対応する基板側端子とを接続する場合に、前記第1の接続配線と同様に、第2の接続配線同士が接触することはない。よって、第2の接続配線同士の接触による対応しない端子間でのショートを防止することができる。
さらに、前記第2の接続配線を形成する導電材料が第1の接続配線側に多少濡れ拡がった場合に、前記第1の接続配線が第1の絶縁層によって覆われているので、第1の接続配線と第2の接続配線とが導通することはない。よって、隣り合う第1の接続配線及び第2の接続配線からなる接続配線が接触した場合のショートを防止し、対応する接続端子と基板側端子とを確実に接続することができる。このような工程によって、すべての接続配線を形成することができる。
よって、前記接続端子及び基板側端子の端子間ピッチが狭く隣り合う接続配線が接触してしまうような場合でも、本発明を採用すれば接続配線間を接触させることなく半導体チップを基板上に実装することができる。
したがって、実装する半導体チップ及び基板の端子間ピッチの狭ピッチ化を可能とすることができる。
したがって、端子の狭ピッチ化を図ることで前記接続配線の形成領域を小さくし、例えば基板上に半導体チップを実装した半導体デバイス自体を小型化することができる。
このようにすれば、接続配線形成する工程と同様に液滴吐出法を用いることで、絶縁層の形成工程を簡略化することができ、半導体チップが実装された半導体デバイスの生産性を向上することができる。
まず、本発明に用いる基板と、この基板上に実装する半導体チップの構造について説明する。図1(a),(b)は、基板上に半導体チップを実装した状態を示した図であり、図1中符号1は基板、2は半導体チップである。
矩形状の半導体チップ2の上面には、その上面の一辺に沿って、複数の接続端子3が配列されている。前記基板1の半導体チップ2を実装する面上には、この半導体チップ2の接続端子3に接続するための複数の基板側端子4が形成されている。
前記半導体チップ2の側方部には、該半導体チップ2を囲んで絶縁性樹脂からなる傾斜部5(傾斜面)が形成されている。この傾斜部5は、半導体チップ2の上面に設けられた前記接続端子3と基板1上に設けられた基板側端子4との段差を無くすことで、後述する接続配線が曲げられることで断線することを防止するようにしている。また、前記基板側端子4は、一部が前記傾斜部5によって覆われている。なお、前記基板側端子4は、前記接続端子3と同様のパッド状の形状でもよく、後述する実施形態においては前記基板側端子4と前記接続端子3とは同一の形状となっている。また、接続端子3が半導体チップ1の上面の、四辺の外周縁部に沿って形成されていてもよい。このとき、前記傾斜部5は、半導体チップ9の四方の側方部に形成するのが好ましい。
まず、図1(a)に示したように、前記接続端子3が設けられている半導体チップ2の上面を上にした状態(フェースアップ)で、例えばシリコンなどからなる基板1上に半導体チップ2を実装する。なお、前記基板1は、ガラスエポキシ基板やフレキシブル基板(ポリイミド、PET、PEN)等であってもよい。このとき、前記接続端子3の配列方向と前記基板側端子4の配列方向とが同じ方向になるようにしている。また、端子の配列方向と直交する方向に、前記接続端子3とこれら接続端子3にそれぞれ対応する基板側端子4とを整列させるようにして実装する。なお、前記半導体チップ2は、前記基板1上にアライメントした状態で、例えば接着剤(図示せず)を用いて貼着するようにしている。また、半導体チップを貼着した際の前記接続端子3に対する基板側端子4の位置ズレは小さいものとし、角度方向の位置ズレはほとんどないことからここでは考慮しない。
前記半導体チップ2を前記基板1上に実装した後、図1(b)に示したように、半導体チップ2の側方部であって、前記接続端子3と前記基板側端子4との間に、半導体チップ2の上面と基板の上面とを連続させる傾斜部5を形成する。
この傾斜部5の形成方法としては、例えば、絶縁性樹脂を基板1上に塗布した後、リソグラフィ法等を用いた公知のパターニング法で形成することができる。
また、前記接続配線は、前記接続端子3及び基板側端子4の端子間ピッチより細くなっている。
本発明における第1の実施形態では、図2(a)に示すように半導体チップ2の接続端子3の配列のうち、図2(a)中A側からB側に向かって順に奇数番毎に配置された接続端子30に対して導電材料を吐出して、後述するように奇数端子配線(第1の接続配線)7を形成する。よって、図2(a)中A側を1番目に配置された接続端子3及び基板側端子4とする。このとき、1番目の接続端子3に対して3番目と5番目の接続端子3とが、奇数番毎に配列された接続端子3となる。なお、本実施形態においては、接続端子3及び基板側端子4が五個の場合について説明するが、前記接続端子3及び基板側端子4が五個以上の場合について同様に適応できるのはもちろんである。
このとき、前記奇数端子配線7の一部は前述した傾斜部5上に形成されることで、半導体チップ2と基板1との間に生じる段差によって、この奇数端子配線7が急激に曲げられることによる断線を防止できる。このとき、吐出された導電性材料は、金属で形成された接続端子3及び基板側端子4上ではここに保持されやすく、端子の外側にまでは濡れ広がりにくい。
なお、本実施形態においては、前記奇数端子配線7及び後述する偶数端子配線を同時に形成するが、例えば液滴吐出ヘッド11のノズルピッチが前記接続端子3の端子間ピッチと一致せず、液滴吐出ヘッド11を相対的に移動することでノズル位置を調整する必要がある場合には、複数回に分けて形成するようにしてもよい。
その後、本実施形態においては、前記奇数端子配線7を200℃、2時間の条件で焼成させる。
また、3番目の接続端子3及び5番目の接続端子3に形成された奇数端子配線7も同様に、接触することはない。
したがって、奇数端子配線7同士が接触することはなく、対応しない接続端子3及び基板側端子4の端子間でのショートを防止できる。
その後、奇数端子絶縁層8を焼成するために、本実施形態においては、180℃の温度で15分の焼成を行った。なお、奇数端子配線7を形成する際の焼成条件を用いることで、前記奇数端子配線7と奇数端子絶縁層8との焼成工程を同時に行うようにしてよい。また、前記絶縁層8の絶縁性を確保するためにその厚みを厚くしたい場合には、前記液滴吐出ヘッド11から複数回インクを吐出することで前記絶縁層8の厚みを増すようにしてもよい。例えば、8回の吐出で絶縁層8を形成する場合は、インクを2回吐出した後、180℃で5分程度焼成し、残り6回の吐出を行って最終焼成を行うことで前記絶縁層8を形成できる。
なお、前述した工程では奇数番毎の接続端子3及び基板側端子4を接続する奇数端子配線7を形成したので、偶数番毎に配置された接続端子3には前記奇数端子配線7が形成されていない。
そこで、図2(c)中A側からB側に向かって偶数番に配置された接続端子3に対してのみ導電材料を吐出して、偶数端子配線(第2の接続配線)9を形成する。このとき、前述したように1番目に配置された接続端子3に対しては、2番目、4番目の接続端子3が偶数番目に配置された接続端子3となる。
その後、前記奇数端子配線7と同様に、200℃の温度で2時間、前記偶数端子配線9を焼成する。なお、この偶数端子配線9の一部を前記奇数端子配線7と同様に前記傾斜部5上に形成することで、半導体チップ2と基板1と間に生じる段差によって急激に曲げられることによる断線を防止できる。
しかしながら、これら奇数端子配線7は奇数端子絶縁層8で覆われているので、2番目の接続端子3の偶数端子配線9がに濡れ拡がって1番目又は3番目の奇数端子配線7と接触しても、前記偶数端子配線9と奇数端子配線7とが導通することはない。また、4番目の接続端子3の接続端子3に形成された偶数端子配線9についても同様である。
したがって、偶数端子配線9及び奇数端子配線7とが接触することによるショートを防止し、対応する前記接続端子3及び基板側端子4を確実に接続できる。
なお、前記奇数端子配線7と同様に、すべての偶数端子配線9を同時に形成することで接続配線の製造工程を簡略化してもよい。
また、偶数端子配線9が、偶数番毎に配列した隣り合わない複数の接続端子3とこれに対応する基板側端子4とを接続しているので、前記奇数端子配線7と同様に、偶数端子配線9同士が接触することはなく偶数端子配線9同士の接触によるショートを防止できる。
また、偶数端子配線9を形成する際に導電材料が奇数端子配線7側に多少濡れ拡がっても、前記奇数端子配線7を覆う奇数端子絶縁層8により奇数端子配線7と偶数端子配線9とが導通することはない。よって、隣り合う奇数端子配線7及び偶数端子配線9からなる接続配線が接触した場合のショートを防止し、対応する接続端子3と基板側端子4とを接続できる。
したがって、前記接続端子3及び基板側端子4の端子間ピッチが小さく隣り合う接続配線が接触してしまうおそれがある場合に、本発明を採用すれば液滴吐出法によって隣り合う接続端子をショートさせることなく、半導体チップ2を基板1上に実装できる。よって、実装する半導体チップ2及び基板1の端子間ピッチの狭ピッチ化が可能となる。
また、奇数端子配線7及び偶数端子配線9をすべて形成した後、これら接続配線を覆う奇数端子絶縁層8及び偶数端子絶縁層10を形成したが、前記接続配線を一つ形成する毎に前記絶縁膜で覆うようにしてもよい。
次に、本発明の第2の実施形態について説明する。なお、本実施形態で用いる半導体チップ2及び基板3との構造は前記第1の実施形態と同様のものとする。
本実施形態では半導体チップ2を基板1上に実装した後、隣り合わない(例えば、2個又は3個毎に配列された)複数の接続端子3とこの接続端子3に対応する基板側端子4とを接続する第1の接続配線を形成する。第1の接続配線を形成する工程としては、前記第1の実施形態同様に液滴吐出法によって、第1の接続配線を形成し、この第1の接続配線を第1の絶縁層で覆うようにする。このとき、第1の接続配線同士が接触することは無く、第1の接続配線間でショートが生じることがない。なお、前記第1の接続配線を複数づつ形成したが、一つだけ形成するようにしてもよい。また、隣り合わない接続端子3とこれに対応する基板側端子4とを接続していれば、前記第1の接続配線を形成する単位(数量、又は位置)は自由である。
このとき、第1の接続配線が形成されていない接続端子3から形成した第2の接続配線同士が接触することは無く、接続配線の接触によるショートを防止できる。また、第1の接続配線と第2の接続配線とが第1の絶縁膜及び第2の絶縁膜で覆われているので、接続配線を構成する導電材料が多少濡れ拡がっても、接続配線と第1の接続配線及び第2の接続配線とが導通することがない。
全ての接続端子3について、対応する基板側端子4に接続する接続配線が形成されるまで前述した処理を繰り返すので、すべての接続配線の接触によるショートを防止して半導体チップ2を基板1上に確実に実装することができる。
次に、本発明の第3の実施形態について説明する。
図3は、第3の実施形態に用いる半導体チップ2の接続端子3と基板1の基板側端子4との構造を模式的に示した要部拡大図である。なお、本実施形態における基板1及び半導体チップ2の構造は、前記第1の実施形態での接続端子3及び基板側端子4の配置とこれら端子間ピッチが異なる以外は同じであって、接続配線を形成するための導電材料及び接続配線の配線幅などは同じものとする。
したがって、本実施形態においては、このように接続端子3及び基板側端子4を千鳥状に配置することで、接続配線の配線幅wよりこれら端子間ピッチPを狭くすることができ、半導体チップ2の狭ピッチ化が図られている。
まず、図3に示したように、前記接続端子3が設けられている半導体チップ2の上面を上にした状態(フェースアップ、具体的には図1に示した状態)でシリコンなどからなる基板1上に半導体チップ2を実装する。このとき、前述した千鳥状に配列された接続端子3が前記基板1の千鳥状に配置された基板側端子4に対して線対称となるようにして、前記半導体チップ1を前記基板1上に実装する。なお、前記半導体チップ2は、前記基板1上にアライメントした状態で、例えば接着剤(図示せず)を用いて貼着するようにしている。なお、半導体チップを貼着した際の前記接続端子3に対する基板側端子4の位置ズレは小さいものとし、角度方向の位置ズレはほとんどないことからここでは考慮しない。
前記半導体チップ2を前記基板1上に実装した後、前記第1の実施形態と同様に、半導体チップ2の上面と基板の上面とを連続させる傾斜部5を形成する。
また、接続配線が前記接続端子3及び基板側端子4を完全に覆わないでこれら端子の一部が露出している場合に、前記接続端子3及び基板側端子4を覆うように絶縁層を形成することが好ましい。このようにすれば、前述したように接続配線を絶縁層によって覆うので、前記端子部が露出することは無く隣り合う接続配線がこの端子部に接触することによるショートを防止することができる。なお、本実施形態においては、特に前述したように接続配線で端子を覆うようにして接続配線及び絶縁層を形成するようにしている。
本実施形態では、具体的に図4(a)に示したように、第1列間における接続端子3aと基板側端子4aとを接続する接続配線を形成する。このとき、接続配線を形成する方法としては、前述した第1の実施形態又は第2の実施形態と同様の方法を用いた。例えば、前記第1の実施形態と同様にした場合、第1列における接続端子3aの配列のうち、奇数番毎に配列された隣り合わない複数の接続端子3aとこれに対応する基板側端子4aとを接続する接続配線を形成し、この接続配線を絶縁層で覆う。そして、偶数番毎に配列された接続端子3aとこれに対応する基板側端子4aとを接続する接続配線を形成し、この接続配線を覆うようにして絶縁層を形成する。
また、前記第2の実施形態のようにして全ての接続端子3に対応する基板側端子4に接続する接続配線を形成するようにしてもよい。
このようにして、前記第1列間における接続端子3aと基板側端子4aとを接続する接続配線によるショートを防止し、すべての接続配線を形成することができる。
なお、本実施形態では、各列間のすべての接続配線を形成した後、絶縁層を形成しているが、各接続配線を形成した後に絶縁層で覆うようにしてもよい。また、前記接続端子3が後述する第4の実施形態のように、半導体チップ2の半導体素子が形成された素子領域上に配置されていてもよい。このようにすれば、半導体チップ2の接続配線形成領域を小さくすることができ、この半導体チップ2を実装した半導体デバイスを小型化することができる。
次に、本発明の第4の実施形態について説明する。
図5は、第4の実装方法を用いる際の半導体チップ2の構造を模式的に示した要部拡大図である。なお、本実施形態における基板1及び半導体チップ2の構造は、後述するように接続端子3の配置する領域が異なる以外は前記第1の実施形態と同じであって、接続配線を形成するための導電材料及び接続配線の配線幅などは同じものとする。
まず始めに、本実施形態の半導体チップ2の構造について説明する。図5に示すように、半導体チップ2は矩形状であって、この半導体チップ2には、トランジスタ等の半導体素子が形成された図5中破線で示した素子領域16が形成されている。この素子領域16は、前述したようにトランジスタなどが形成されているため、外力に対して弱く前記半導体チップ2を基板1上に実装する際に、前記素子領域16に圧力をかけないようにする必要がある。前記接続端子3は、前記素子領域16上の一辺の外周部に沿って配列されている。なお、前記接続端子3は前記素子領域16の四辺の外周部に沿って配列されていてもよい。また、接続端子3を前記第2の実施形態のように千鳥状に配列することでの狭ピッチ化を図ることができる。
また、本発明は液滴吐出法によって前記接続配線3と基板側端子4とを接続する接続配線を形成するので、例えばワイヤーボンディングによって半導体チップ2を実装する場合に必要となる接続端子3への加圧が不要となり、半導体チップ2の素子領域16に圧力がかかることを防止できる。よって、半導体チップ2の外力によるダメージを防止することができ、基板1上に半導体チップ2が実装された半導体デバイスを良好に機能させることができる。
Claims (5)
- 複数の基板側端子が配列された基板上に、複数の接続端子が上面に配列された半導体チップを、複数の前記接続端子の配列方向が複数の前記基板側端子の配列方向と同じ方向となるように実装し、液滴吐出法で導電材料を吐出することによって接続配線を形成する半導体チップの実装方法において、
前記半導体チップを基板上に実装した後、一あるいは複数の前記接続端子と該接続端子に対応する前記基板側端子とを接続する第1の接続配線を形成する工程と、
前記第1の接続配線を覆って第1の絶縁層を形成する工程と、
前記第1の接続配線が形成されていない前記接続端子の一あるいは複数の前記接続端子と該接続端子に対応する前記基板側端子とを接続する第2の接続配線を形成する工程と、
前記第2の接続配線を覆って第2の絶縁層を形成する工程と、
を全ての前記接続端子について対応する基板側端子に接続する接続配線が形成されるまで、繰り返すことを特徴とする半導体チップの実装方法。 - 前記半導体チップの接続端子が千鳥状に複数列配列されてなるとともに、前記基板の基板側端子が前記接続端子の配列と対応した千鳥状に複数列配列されてなり、
前記半導体チップを基板上に実装する際に、前記接続端子が前記基板の基板側端子に対して線対称となるように該半導体チップを前記基板上に配し、
前記接続配線の形成を、前記接続端子からなる複数の列と前記基板側端子からなる複数の列との間において、まず、内側の各列間で行い、その後、順次それぞれの外側の列間で行うことを特徴とする請求項1に記載の半導体チップの実装方法。 - 前記絶縁層を形成する工程では、液滴吐出法を用いて前記絶縁層を形成することを特徴とする請求項1又は請求項2に記載の半導体チップの実装方法。
- 前記半導体チップは、半導体素子が形成された素子領域上に前記接続端子を配列していることを特徴とする請求項1〜3のいずれか一項に記載の半導体チップの実装方法。
- 前記半導体チップを前記基板上に実装した後、該半導体チップの側方部であって、前記接続端子と前記基板側端子との間に、該半導体チップの上面と基板の上面とを連続させる傾斜面を形成する工程を有し、前記接続配線及び前記絶縁膜の形成に際しては、その一部を前記傾斜面上に形成することを特徴とする請求項1〜4のいずれか一項に記載の半導体チップの実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004324754A JP4371041B2 (ja) | 2004-11-09 | 2004-11-09 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004324754A JP4371041B2 (ja) | 2004-11-09 | 2004-11-09 | 半導体チップの実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006135216A JP2006135216A (ja) | 2006-05-25 |
JP4371041B2 true JP4371041B2 (ja) | 2009-11-25 |
Family
ID=36728470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004324754A Expired - Fee Related JP4371041B2 (ja) | 2004-11-09 | 2004-11-09 | 半導体チップの実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4371041B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4613590B2 (ja) | 2004-11-16 | 2011-01-19 | セイコーエプソン株式会社 | 実装基板及び電子機器 |
US8097497B2 (en) * | 2007-03-30 | 2012-01-17 | Xerox Corporation | Inkjet printed wirebonds, encapsulant and shielding |
JP2010114221A (ja) * | 2008-11-05 | 2010-05-20 | Seiko Epson Corp | 電子装置、及び電子装置の製造方法 |
-
2004
- 2004-11-09 JP JP2004324754A patent/JP4371041B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006135216A (ja) | 2006-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101522745B1 (ko) | 전기적으로 인터커넥트되는 스택형 다이 조립체 | |
KR101815754B1 (ko) | 반도체 디바이스 | |
US7615872B2 (en) | Semiconductor device | |
US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
JP7299691B2 (ja) | 半導体パッケージ及びこれを含む半導体モジュール | |
US20040135269A1 (en) | Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment | |
KR100834441B1 (ko) | 반도체 소자 및 이를 포함하는 패키지 | |
JP5017872B2 (ja) | 半導体装置及びその製造方法 | |
US9236336B2 (en) | Systems and methods for mitigation of mechanical degradation in high performance electrical circuit packages | |
US8115309B2 (en) | Semiconductor device | |
JP4371041B2 (ja) | 半導体チップの実装方法 | |
US9818702B2 (en) | Wiring substrate and semiconductor device | |
US7178906B2 (en) | Droplet deposition apparatus | |
JP5627097B2 (ja) | 配線基板 | |
US7576424B2 (en) | Semiconductor device | |
US8034665B2 (en) | Microelectronic package with thermal access | |
JP4432954B2 (ja) | フィルムキャリアテープ、及び電子部品実装フィルムの製造方法 | |
JP4488073B2 (ja) | 電気接続装置 | |
JP2007136711A (ja) | デバイス実装構造、デバイス実装方法、及び液滴吐出ヘッド | |
US20040104113A1 (en) | External electrode connector | |
TWI782100B (zh) | 貫通電極基板及使用有貫通電極基板之半導體裝置 | |
JP5626460B2 (ja) | 電子部品モジュールの製造方法及び電子部品モジュール | |
JP7346150B2 (ja) | インクジェット記録ヘッドおよびインクジェット記録装置 | |
JP2010232375A (ja) | 電子装置及び電子装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090824 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |