KR100834441B1 - 반도체 소자 및 이를 포함하는 패키지 - Google Patents

반도체 소자 및 이를 포함하는 패키지 Download PDF

Info

Publication number
KR100834441B1
KR100834441B1 KR1020070003443A KR20070003443A KR100834441B1 KR 100834441 B1 KR100834441 B1 KR 100834441B1 KR 1020070003443 A KR1020070003443 A KR 1020070003443A KR 20070003443 A KR20070003443 A KR 20070003443A KR 100834441 B1 KR100834441 B1 KR 100834441B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
bump
bumps
wiring board
package
Prior art date
Application number
KR1020070003443A
Other languages
English (en)
Inventor
김동한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070003443A priority Critical patent/KR100834441B1/ko
Priority to JP2007339629A priority patent/JP2008172228A/ja
Priority to US11/966,272 priority patent/US7626263B2/en
Priority to CN2007103076125A priority patent/CN101295689B/zh
Application granted granted Critical
Publication of KR100834441B1 publication Critical patent/KR100834441B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 소자를 제공한다. 이 반도체 소자는 반도체 소자의 활성면 상에 제공되되, 반도체 소자의 가장자리로부터 제 1 거리로 이격된 복수개의 제 1 범프들을 포함하는 제 1 범프 열, 반도체 소자의 가장자리로부터 제 1 거리보다 큰 제 2 거리로 이격된 복수개의 제 2 범프들을 포함하는 제 2 범프 열 및 반도체 소자의 가장자리로부터 제 2 거리보다 큰 제 3 거리로 이격된 복수개의 제 3 범프들을 포함하는 제 3 범프 열을 포함하는 범프 배열을 포함한다. 범프 배열은 제 1 범프들 사이에 제 2 범프 및 제 3 범프가 적어도 2회 이상 순차적으로 교차하는 배열 구조를 갖는 것을 특징으로 한다.
패키지, 패드, 범프, 리드, 오정렬

Description

반도체 소자 및 이를 포함하는 패키지{Semiconductor Device and Package Comprising the Same}
도 1a는 종래기술에 따른 반도체 소자 패키지의 범프 배열 구조를 설명하기 위한 평면도이고, 도 1b는 도 1a의 A 부분을 확대한 확대도;
도 2a는 본 발명의 실시예에 따른 반도체 소자 패키지의 범프 배열 구조를 설명하기 위한 평면도이고, 도 2b는 도 2a의 B 부분을 확대한 확대도;
도 3a는 본 발명의 다른 실시예에 따른 반도체 소자 패키지의 범프 배열 구조를 설명하기 위한 평면도이고, 도 3b는 도 3a의 C 부분을 확대한 확대도.
*도면의 주요 부분에 대한 부호의 설명*
10, 110, 210 : 배선 기판
12a, 112a, 212a : 제 1 범프 열용 리드
12b, 112b, 212b : 제 2 범프 열용 리드
112c, 212c : 제 3 범프 열용 리드
20, 120, 220 : 반도체 소자
22a, 122a, 212a : 제 1 범프 열
22b, 122b, 222b : 제 2 범프 열
122c, 222c : 제 3 범프 열
본 발명은 반도체 소자 및 반도체 소자 패키지에 관한 것으로서, 더 구체적으로 반도체 소자의 범프 배열 구조 및 이를 포함하는 반도체 소자 패키지에 관한 것이다.
반도체 제품의 경박단소화, 고속화, 다기능화 및 고성능화됨에 따라, 반도체 소자의 크기 축소 및 패드(pad) 수 증가는 서로 이웃하는 패드들 사이의 피치(pitch) 축소를 요구하게 되었다. 이에 따라, 크기가 한정된 반도체 소자의 활성면에 형성할 수 있는 패드의 수에도 한계가 있다. 그리고 서로 이웃하는 패드들 사이의 피치도 일정 수준 이상으로 유지되어야 한다. 이는 서로 이웃하는 패드들 사이의 피치 축소는 정전기 불량을 야기하기 때문이다. 이에 따라, 반도체 소자의 크기를 축소하는 데 한계가 있다.
이와 같은 문제점을 고려할 때, 패드의 수가 증가하게 되면, 자연히 반도체 소자의 크기도 따라서 증가하게 된다. 이것은 반도체 소자를 제조하는 측면에서는, 웨이퍼(wafer) 당 제조할 수 있는 반도체 소자의 수가 감소하는 결과를 초래한다.
전술한 바와 같이 반도체 소자의 패드 수 증가는 반도체 소자의 크기 증가로 이어지고, 이는 배선 기판의 배선 패턴의 파인(fine) 피치화 및 배선 기판의 크기 증가로 연결되어 반도체 제품의 제조 비용을 상승시킨다.
또한, 배선 패턴의 파인 피치화에 따라, 반도체 소자 패키지를 제조하는 공 정의 정밀도가 더 요구되기 때문에, 반도체 소자 패키지의 조립 수율이 떨어져 반도체 소자 패키지의 제조 비용이 상승할 수 있다.
이에 따라, 가능한 한 많은 수의 패드들을 일정 피치 이상으로 배치하기 위해 제안된 것 중 하나가 지그재그 배치(staggered arrangement) 방식이다.
도 1a는 종래기술에 따른 반도체 소자 패키지의 범프 배열 구조를 설명하기 위한 평면도이고, 도 1b는 도 1a의 A 부분을 확대한 확대도이다.
도 1a 및 도 1b를 참조하면, 반도체 소자 패키지는 배선 기판(10)에 반도체 소자(20)가 내부 리드 본딩(Inner Lead Bonding : ILB)된 구조로, 칩 온 보드(Chip On Board : COB) 패키지의 일종일 수 있다.
반도체 소자(20)는 활성면의 가장자리로부터 중앙으로 순차적으로 배열된 제 1 및 제 2 범프 열(22a 및 22b)을 포함하는 범프 배열 구조를 가질 수 있다. 제 1 및 제 2 범프 열(22a 및 22b)은 서로 지그재그 배치를 가질 수 있다.
배선 기판(10)의 리드들(12a 및 12b)은 반도체 소자(10)의 제 1 및 제 2 범프 열(22a 및 22b)에 대응될 수 있다. 리드들(12a 및 12b)은 제 1 범프 열(22a) 및 제 2 범프 열(22b)에 각각 대응되는 제 1 범프 열용 리드들(12a) 및 제 2 범프 열용 리드들(12b)을 포함할 수 있다.
제 1 및 제 2 범프 열(22a 및 22b)과 이에 대응되는 리드들(12a 및 12b)이 정렬되도록 반도체 소자(10)를 배선 기판(10)의 실장 영역에 배치한 후, 가열 압박하여 반도체 소자(20)를 배선 기판(10)에 실장할 수 있다. 이에 따라, 제 1 및 제 2 범프 열(22a 및 22b)과 이에 대응되는 리드들(12a 및 12b)이 전기적으로 연결될 수 있다.
상기와 같은 2열 지그재그 배치 방식의 범프 배열 구조는 리드들 사이의 피치가 일정할 경우, 범프 크기를 증가하는데 제약이 있다. 이에 따라, 범프와 리드의 크기 차이가 적기 때문에, 반도체 소자 패키지를 제조하기 위한 범프와 리드 사이를 접합 과정에서 리드가 범프를 벗어나는 오정렬이 일어나는 문제점이 있다.
상기한 것과 달리, 제 1 범프 열에 비해 제 2 범프 열에 많은 범프들을 배치하는 범프 배열 구조는 반도체 소자를 배선 기판에 실장하는 과정에서 주입되는 몰딩 물질의 흐름성을 저하하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자를 배선 기판에 실장하는 과정에서 리드와의 오정렬을 최소화할 수 있는 범프 배열 구조를 갖는 반도체 소자 및 이를 포함하는 반도체 소자 패키지를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 반도체 소자 패키지를 제조하는 과정에서 주입되는 몰딩 물질의 흐름성을 향상시킬 수 있는 범프 배열 구조를 갖는 반도체 소자 및 이를 포함하는 반도체 소자 패키지를 제공하는 데 있다.
상기한 기술적 과제들을 달성하기 위하여, 본 발명은 반도체 소자를 제공한다. 이 반도체 소자는 반도체 소자의 활성면 상에 제공되되, 반도체 소자의 가장자리로부터 제 1 거리로 이격된 복수개의 제 1 범프들을 포함하는 제 1 범프 열, 반도체 소자의 가장자리로부터 제 1 거리보다 큰 제 2 거리로 이격된 복수개의 제 2 범프들을 포함하는 제 2 범프 열 및 반도체 소자의 가장자리로부터 제 2 거리보다 큰 제 3 거리로 이격된 복수개의 제 3 범프들을 포함하는 제 3 범프 열을 포함하는 범프 배열을 포함할 수 있다. 범프 배열은 제 1 범프들 사이에 제 2 범프 및 제 3 범프가 적어도 2회 이상 순차적으로 교차하는 배열 구조를 갖는 것을 특징으로 할 수 있다.
반도체 소자는 반도체 칩 또는 반도체 칩 패키지일 수 있다.
범프 배열은 제 1, 제 3, 제 2, 제 3, 제 2 및 제 3 범프의 순서로 배열된 구조일 수 있다.
범프 배열은 제 1, 제 2, 제 3, 제 2, 제 3, 제 2 및 제 3 범프의 순서로 배열된 구조일 수 있다.
제 2 범프들은 제 1 범프들보다 큰 크기를 가질 수 있으며, 제 3 범프들은 제 2 범프들보다 큰 크기를 가질 수 있다.
또한, 상기한 기술적 과제들을 달성하기 위하여, 본 발명은 반도체 소자 패키지를 제공한다. 이 반도체 소자 패키지는 반도체 소자, 반도체 소자의 활성면 상에 제공되되, 반도체 소자의 가장자리로부터 제 1 거리로 이격된 복수개의 제 1 범프들을 포함하는 제 1 범프 열, 반도체 소자의 가장자리로부터 제 1 거리보다 큰 제 2 거리로 이격된 복수개의 제 2 범프들을 포함하는 제 2 범프 열 및 반도체 소자의 가장자리로부터 제 2 거리보다 큰 제 3 거리로 이격된 복수개의 제 3 범프들을 포함하는 제 3 범프 열을 포함하는 범프 배열, 및 범프 배열에 대응되는 복수개의 리드들을 포함하되, 반도체 소자가 실장되는 배선 기판을 포함할 수 있다. 범프 배열은 제 1 범프들 사이에 제 2 범프 및 제 3 범프가 적어도 2회 이상 순차적으로 교차하는 배열 구조를 갖는 것을 특징으로 할 수 있다.
반도체 소자는 반도체 칩 또는 반도체 칩 패키지일 수 있다.
범프 배열은 제 1, 제 3, 제 2, 제 3, 제 2 및 제 3 범프의 순서로 배열된 구조일 수 있다.
범프 배열은 제 1, 제 2, 제 3, 제 2, 제 3, 제 2 및 제 3 범프의 순서로 배열된 구조일 수 있다.
제 2 범프들은 제 1 범프들보다 큰 크기를 가질 수 있으며, 제 3 범프들은 제 2 범프들보다 큰 크기를 가질 수 있다.
배선 기판은 연성 배선 기판일 수 있으며, 연성 배선 기판은 테이프 배선 기판일 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 도면들에 있어서, 막 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있 다.
도 2a는 본 발명의 실시예에 따른 반도체 소자 패키지의 범프 배열 구조를 설명하기 위한 평면도이고, 도 2b는 도 2a의 B 부분을 확대한 확대도이다.
도 2a 및 도 2b를 참조하면, 반도체 소자 패키지는 배선 기판(110)에 반도체 소자(120)가 내부 리드 본딩된 구조로, 칩 온 보드 패키지의 일종일 수 있다. 바람직하게는, 본 발명의 반도체 소자 패키지는 플립 칩(Flip Chip : F/C) 구조의 패키지일 수 있다.
배선 기판(110)은 인쇄 회로 기판(printed circuit board : PCB)을 포함하는 시스템 기판(system board)일 수 있다. 배선 기판(110)은 연성(flexible) 배선 기판일 수 있다. 연성 배선 기판은 테이프(tape) 배선 기판일 수 있다.
배선 기판(110)이 테이프 배선 기판일 경우, 배선 기판(110)은 베이스 필름(base film) 및 복수개의 리드들(112a, 112b 및 112c)로 구성될 수 있다. 베이스 필름은 폴리이미드(polyimide)와 같은 절연성과 유연성을 갖는 물질일 수 있다. 배선 기판(110)에는 반도체 소자(120)가 실장되는 영역에 윈도우(window)가 형성될 수 있다. 이러한 윈도우가 형성된 배선 기판(110)을 사용하는 패키지는 테이프 캐리어 패키지(Tape Carrier Package : TCP)라고 불린다. 또는, 배선 기판(110)에는 반도체 소자(120)가 실장되는 영역에 윈도우가 형성되지 않을 수 있다. 이러한 윈도우가 형성되지 않은 배선 기판(110)을 사용하는 패키지는 칩 온 필름(Chip On Film : COF)이라고 불린다. 리드들(112a, 112b 및 112c)은 베이스 필름 상에 형성될 수 있다. 리드들(112a, 112b 및 112c)은 구리를 포함할 수 있다. 리드들(112a, 112b 및 112c)은 베이스 필름 상에 라미네이트(laminate)된 구리(Cu) 박막을 사진 식각 공정하여 형성될 수 있다. 리드들(112a, 112b 및 112c)의 표면에는 주석(Sn), 금(Au), 니켈(Ni) 또는 솔더(solder)가 더 도금될 수 있다. 테이프 캐리어 패키지라 불리는 배선 기판(110)은 리드들(112a, 112b 및 112c)을 덮는 보호막을 필요로 할 수 있다. 보호막은 솔더 레지스트(solder resist)일 수 있다.
반도체 소자(120)는 본딩 패드(미도시)이 형성된 활성면의 가장자리로부터 중앙으로 순차적으로 배열된 제 1, 제 2 및 제 3 범프 열(122a, 122b 및 122c)을 포함하는 범프 배열 구조를 가질 수 있다. 제 1, 제 2 및 제 3 범프 열(122a, 122b 및 122c)은 반도체 소자(120)의 가장자리로부터 각각 제 1, 제 2 및 제 3 거리로 이격될 수 있다. 제 1 거리는 반도체 소자(120)의 가장자리에 가장 인접한 거리이며, 제 2 거리는 제 1 거리보다, 제 3 거리는 제 2 거리보다 클 수 있다. 제 1, 제 2 및 제 3 범프 열(122a, 122b 및 122c)은 각각 복수개의 제 1, 제 2 및 제 3 범프들로 구성될 수 있다. 범프는 금, 주석, 구리, 니켈 등과 같은 금속 물질들, 이들이 조합된 물질, 또는 합금으로 이루어질 수 있다. 범프는 도금 등의 방식으로 형성될 수 있다. 반도체 소자(120)는 반도체 칩 또는 반도체 칩 패키지일 수 있다. 제 1, 제 2 및 제 3 범프 열(122a, 122b 및 122c)은 반도체 소자(120)의 본딩 패드에 대응될 수 있다. 본딩 패드는 제 1, 제 2 및 제 3 범프 열(122a, 122b 및 122c)과 동일한 배열 구조를 가지거나, 또는 다른 배열 구조를 가질 수 있다. 다른 배열 구조를 갖는 본딩 패드인 경우에는, 제 1, 제 2 및 제 3 범프 열(122a, 122b 및 122c)은 재배선에 의해 본딩 패드와 전기적으로 연결될 수 있다.
배선 기판(110)의 리드들(112a, 112b 및 112c)은 반도체 소자(110)의 제 1, 제 2 및 제 3 범프 열(122a, 122b 및 122c)에 대응될 수 있다. 리드들(112a, 112b 및 112c)은 제 1, 제 2 및 제 3 범프 열(122a, 122b 및 122c)에 각각 대응되는 제 1 범프 열용 리드들(112a), 제 2 범프 열용 리드들(112b) 및 제 3 범프 열용 리드들(112c)을 포함할 수 있다. 제 1, 제 2 및 제 3 범프 열(122a, 122b 및 122c)과 이에 대응되는 리드들(112a, 112b 및 112c)이 정렬되도록 반도체 소자(110)를 배선 기판(110)의 실장 영역에 배치한 후, 가열 압박하여 반도체 소자(120)를 배선 기판(110)에 실장할 수 있다. 이에 따라, 제 1, 제 2 및 제 3 범프 열(122a, 122b 및 122c)과 이에 대응되는 리드들(112a, 112b 및 112c)이 전기적으로 연결될 수 있다.
반도체 소자(110)의 범프 배열 구조는 제 1 범프 열(122a) 사이에는 적어도 2회 이상 교차하는 제 2 및 제 3 범프 열(122b 및 122c)이 포함되는 구조일 수 있다. 제 1 범프 열(122a) 사이를 지나는 제 2 및 제 3 범프 열용 리드들(112b 및 112c)의 수 만큼 패턴된 리드들(112a, 112b 및 112c) 사이의 폭을 줄일 수 있다. 줄어든 리드들(112a, 112b 및 112c) 사이의 폭에 비례하여 범프들의 크기를 키울 수 있다.
본 발명의 실시예의 범프 배열 구조는 제 1, 제 3, 제 2, 제 3, 제 2 및 제 3 범프 열(122a, 122c, 122b, 122c, 122b 및 122c)의 순서로 범프가 배열된 구조일 수 있다. 제 1 범프 열(122a)의 이웃하는 범프들 사이에는 제 2 및 제 3 범프 열(122b 및 122c)이 서로 순차적으로 교차하는 5개의 범프들이 구비될 수 있다. 제 2 및 제 3 범프 열(122b 및 122c)이 서로 순차적으로 교차하기 때문에, 하나의 특 정 범프 열에 범프들이 집중되는 것을 방지할 수 있다.
이에 따라, 범프 배열 구조는 제 1 범프 열(122a)에서 제 3 범프 열(122c)로 갈수록 범프 크기가 점차로 커질 수 있다. 또한, 반도체 소자(120)와 배선 기판(110) 사이의 전기적 및 물리적 신뢰성을 높이기 위해 주입되는 몰딩 물질의 흐름성이 향상될 수 있다.
도 3a는 본 발명의 다른 실시예에 따른 반도체 소자 패키지의 범프 배열 구조를 설명하기 위한 평면도이고, 도 3b는 도 3a의 C 부분을 확대한 확대도이다.
도 3a 및 도 3b를 참조하면, 반도체 소자 패키지는 배선 기판(210)에 반도체 소자(220)가 내부 리드 본딩된 구조로, 칩 온 보드 패키지의 일종일 수 있다. 바람직하게는, 본 발명의 반도체 소자 패키지는 플립 칩 구조의 패키지일 수 있다.
배선 기판(210)은 인쇄 회로 기판을 포함하는 시스템 기판일 수 있다. 배선 기판(210)은 연성 배선 기판일 수 있다. 연성 배선 기판은 테이프 배선 기판일 수 있다.
배선 기판(210)이 테이프 배선 기판일 경우, 배선 기판(210)은 베이스 필름 및 복수개의 리드들(212a, 212b 및 212c)로 구성될 수 있다. 베이스 필름은 폴리이미드와 같은 절연성과 유연성을 갖는 물질일 수 있다. 배선 기판(210)에는 반도체 소자(220)가 실장되는 영역에 윈도우가 형성될 수 있다. 이러한 윈도우가 형성된 배선 기판(210)을 사용하는 패키지는 테이프 캐리어 패키지라고 불린다. 또는, 배선 기판(210)에는 반도체 소자(220)가 실장되는 영역에 윈도우가 형성되지 않을 수 있다. 이러한 윈도우가 형성되지 않은 배선 기판(210)을 사용하는 패키지는 칩 온 필름이라고 불린다. 리드들(212a, 212b 및 212c)은 베이스 필름 상에 형성될 수 있다. 리드들(212a, 212b 및 212c)은 구리를 포함할 수 있다. 리드들(212a, 212b 및 212c)은 베이스 필름 상에 라미네이트된 구리 박막을 사진 식각 공정하여 형성될 수 있다. 리드들(212a, 212b 및 212c)의 표면에는 주석, 금, 니켈 또는 솔더가 더 도금될 수 있다. 테이프 캐리어 패키지라 불리는 배선 기판(210)은 리드들(212a, 212b 및 212c)을 덮는 보호막을 필요로 할 수 있다. 보호막은 솔더 레지스트일 수 있다.
반도체 소자(220)는 활성면의 가장자리로부터 중앙으로 순차적으로 배열된 제 1, 제 2 및 제 3 범프 열(222a, 222b 및 222c)을 포함하는 범프 배열 구조를 가질 수 있다. 제 1, 제 2 및 제 3 범프 열(222a, 222b 및 222c)은 반도체 소자(220)의 가장자리로부터 각각 제 1, 제 2 및 제 3 거리로 이격될 수 있다. 제 1 거리는 반도체 소자(220)의 가장자리에 가장 인접한 거리이며, 제 2 거리는 제 1 거리보다, 제 3 거리는 제 2 거리보다 클 수 있다. 제 1, 제 2 및 제 3 범프 열(222a, 222b 및 222c)은 각각 복수개의 제 1, 제 2 및 제 3 범프들로 구성될 수 있다. 범프는 금, 주석, 구리, 니켈 등과 같은 금속 물질들, 이들이 조합된 물질, 또는 합금으로 이루어질 수 있다. 범프는 도금 등의 방식으로 형성될 수 있다. 반도체 소자(220)는 반도체 칩 또는 반도체 칩 패키지일 수 있다. 제 1, 제 2 및 제 3 범프 열(222a, 222b 및 222c)은 반도체 소자(220)의 본딩 패드(미도시)에 대응될 수 있다. 본딩 패드는 제 1, 제 2 및 제 3 범프 열(222a, 222b 및 222c)과 동일한 배열 구조를 가지거나, 또는 다른 배열 구조를 가질 수 있다. 다른 배열 구조를 갖는 본 딩 패드인 경우에는, 제 1, 제 2 및 제 3 범프 열(222a, 222b 및 222c)은 재배선에 의해 본딩 패드와 전기적으로 연결될 수 있다.
배선 기판(210)의 리드들(212a, 212b 및 212c)은 반도체 소자(210)의 제 1, 제 2 및 제 3 범프 열(222a, 222b 및 222c)에 대응될 수 있다. 리드들(212a, 212b 및 212c)은 제 1, 제 2 및 제 3 범프 열(222a, 222b 및 222c)에 각각 대응되는 제 1 범프 열용 리드들(212a), 제 2 범프 열용 리드들(212b) 및 제 3 범프 열용 리드들(212c)을 포함할 수 있다. 제 1, 제 2 및 제 3 범프 열(222a, 222b 및 222c)과 이에 대응되는 리드들(212a, 212b 및 212c)이 정렬되도록 반도체 소자(210)를 배선 기판(210)의 실장 영역에 배치한 후, 가열 압박하여 반도체 소자(220)를 배선 기판(210)에 실장할 수 있다. 이에 따라, 제 1, 제 2 및 제 3 범프 열(222a, 222b 및 222c)과 이에 대응되는 리드들(212a, 212b 및 212c)이 전기적으로 연결될 수 있다.
반도체 소자(210)의 범프 배열 구조는 제 1 범프 열(222a) 사이에는 적어도 2회 이상 교차하는 제 2 및 제 3 범프 열(222b 및 222c)이 포함되는 구조일 수 있다. 제 1 범프 열(222a) 사이를 지나는 제 2 및 제 3 범프 열용 리드들(212b 및 212c)의 수 만큼 패턴된 리드들(212a, 212b 및 212c) 사이의 폭을 줄일 수 있다. 줄어든 리드들(212a, 212b 및 212c) 사이의 폭에 비례하여 범프들의 크기를 키울 수 있다.
본 발명의 다른 실시예의 범프 배열 구조는 제 1, 제 2, 제 3, 제 2, 제 3, 제 2 및 제 3 범프 열(222a, 222b, 222c, 222b, 222c, 222b 및 222c)의 순서로 범프가 배열된 구조일 수 있다. 제 1 범프 열(222a)의 이웃하는 범프들 사이에는 제 2 및 제 3 범프 열(222b 및 222c)이 서로 순차적으로 교차하는 6개의 범프들이 구비될 수 있다. 제 2 및 제 3 범프 열(222b 및 222c)이 서로 순차적으로 교차하기 때문에, 하나의 특정 범프 열에 범프들이 집중되는 것을 방지할 수 있다.
이에 따라, 범프 배열 구조는 제 1 범프 열(222a)에서 제 3 범프 열(222c)로 갈수록 범프 크기가 점차로 커질 수 있다. 또한, 반도체 소자(220)와 배선 기판(210) 사이의 전기적 및 물리적 신뢰성을 높이기 위해 주입되는 몰딩 물질의 흐름성이 향상될 수 있다.
상기한 본 발명의 실시예에 따른 반도체 소자 및 이를 포함하는 반도체 소자 패키지는 범프의 크기를 키울 수 있는 범프 배열 구조를 갖기 때문에, 종래와는 달리, 반도체 소자를 배선 기판에 실장하는 과정에서 리드와의 오정렬을 최소화할 수 있다. 이에 따라, 반도체 소자 패키지의 제조 수율이 향상될 수 있다.
또한, 상기한 본 발명의 실시예에 따른 반도체 소자 및 이를 포함하는 반도체 소자 패키지는 특정한 범프 열에 범프들이 집중되지 않는 범프 배열 구조를 갖기 때문에, 종래와는 달리, 반도체 소자 패키지를 제조하는 과정에서 주입되는 몰딩 물질의 흐름성을 향상시킬 수 있다. 이에 따라, 전기적 및 물리적 신뢰성이 향상될 수 있는 반도체 소자 패키지가 제공될 수 있다.
상술한 바와 같이, 본 발명에 따르면 반도체 소자 및 이를 포함하는 반도체 소자 패키지는 반도체 소자를 배선 기판에 실장하는 과정에서 리드와의 오정렬을 최소화할 수 있는 범프 배열 구조를 가질 수 있다. 이에 따라, 반도체 소자 패키지 의 제조 수율이 향상될 수 있다.
또한, 본 발명에 따르면 반도체 소자 및 이를 포함하는 반도체 소자 패키지는 반도체 소자 패키지를 제조하는 과정에서 주입되는 몰딩 물질의 흐름성을 향상시킬 수 있는 범프 패열 구조를 가질 수 있다. 이에 따라, 전기적 및 물리적 신뢰성이 향상될 수 있는 반도체 소자 패키지가 제공될 수 있다.

Claims (15)

  1. 반도체 소자의 활성면 상에 상기 반도체 소자의 가장자리로부터 제 1 거리로 이격된 복수개의 제 1 범프들을 포함하는 제 1 범프 열;
    상기 반도체 소자의 활성면 상에 상기 반도체 소자의 가장자리로부터 상기 제 1 거리보다 큰 제 2 거리로 이격된 복수개의 제 2 범프들을 포함하는 제 2 범프 열; 및
    반도체 소자의 활성면 상에 상기 반도체 소자의 가장자리로부터 상기 제 2 거리보다 큰 제 3 거리로 이격된 복수개의 제 3 범프들을 포함하는 제 3 범프 열을 포함하되, 상기 제 1 범프들 사이에는 상기 제 2 범프 및 상기 제 3 범프가 적어도 2회 이상 순차적으로 교차하는 것을 특징으로 하는 반도체 소자.
  2. 제 1항에 있어서,
    상기 반도체 소자는 반도체 칩 또는 반도체 칩 패키지인 것을 특징으로 하는 반도체 소자.
  3. 제 1항에 있어서,
    상기 범프 배열은 제 1, 제 3, 제 2, 제 3, 제 2 및 제 3 범프의 순서로 배열된 구조인 것을 특징으로 하는 반도체 소자.
  4. 제 1항에 있어서,
    상기 범프 배열은 제 1, 제 2, 제 3, 제 2, 제 3, 제 2 및 제 3 범프의 순서로 배열된 구조인 것을 특징으로 하는 반도체 소자.
  5. 제 1항에 있어서,
    상기 제 2 범프들은 상기 제 1 범프들보다 큰 크기를 갖는 것을 특징으로 하는 반도체 소자.
  6. 제 5항에 있어서,
    상기 제 3 범프들은 상기 제 2 범프들보다 큰 크기를 갖는 것을 특징으로 하는 반도체 소자.
  7. 반도체 소자;
    상기 반도체 소자의 활성면 상에 상기 반도체 소자의 가장자리로부터 제 1 거리로 이격된 복수개의 제 1 범프들을 포함하는 제 1 범프 열, 상기 반도체 소자의 활성면 상에 상기 반도체 소자의 가장자리로부터 상기 제 1 거리보다 큰 제 2 거리로 이격된 복수개의 제 2 범프들을 포함하는 제 2 범프 열 및 상기 반도체 소자의 활성면 상에 상기 반도체 소자의 가장자리로부터 상기 제 2 거리보다 큰 제 3 거리로 이격된 복수개의 제 3 범프들을 포함하는 제 3 범프 열; 및
    상기 범프에 대응되는 복수개의 리드들을 포함하되, 상기 반도체 소자가 실 장되는 배선 기판을 포함하되, 상기 제 1 범프들 사이에 상기 제 2 범프 및 상기 제 3 범프가 적어도 2회 이상 순차적으로 교차하는 것을 특징으로 하는 반도체 소자 패키지.
  8. 제 7항에 있어서,
    상기 복수개의 리드들은 일정한 피치를 갖는 것을 특징으로 하는 반도체 소자 패키지.
  9. 제 7항 또는 제 8항에 있어서,
    상기 반도체 소자는 반도체 칩 또는 반도체 칩 패키지인 것을 특징으로 하는 반도체 소자 패키지.
  10. 제 7항 또는 제 8항에 있어서,
    상기 범프 배열은 제 1, 제 3, 제 2, 제 3, 제 2 및 제 3 범프의 순서로 배열된 구조인 것을 특징으로 하는 반도체 소자 패키지.
  11. 제 7항 또는 제 8항에 있어서,
    상기 범프 배열은 제 1, 제 2, 제 3, 제 2, 제 3, 제 2 및 제 3 범프의 순서로 배열된 구조인 것을 특징으로 하는 반도체 소자 패키지.
  12. 제 7항 또는 제 8항에 있어서,
    상기 제 2 범프들은 상기 제 1 범프들보다 큰 크기를 갖는 것을 특징으로 하는 반도체 소자 패키지.
  13. 제 12항에 있어서,
    상기 제 3 범프들은 상기 제 2 범프들보다 큰 크기를 갖는 것을 특징으로 하는 반도체 소자 패키지.
  14. 제 7항 또는 제 8항에 있어서,
    상기 배선 기판은 연성 배선 기판인 것을 특징으로 하는 반도체 소자 패키지.
  15. 제 14항에 있어서,
    상기 연성 배선 기판은 테이프 배선 기판인 것을 특징으로 하는 반도체 소자 패키지.
KR1020070003443A 2007-01-11 2007-01-11 반도체 소자 및 이를 포함하는 패키지 KR100834441B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070003443A KR100834441B1 (ko) 2007-01-11 2007-01-11 반도체 소자 및 이를 포함하는 패키지
JP2007339629A JP2008172228A (ja) 2007-01-11 2007-12-28 半導体素子及び半導体素子のパッケージ
US11/966,272 US7626263B2 (en) 2007-01-11 2007-12-28 Semiconductor device and package including the same
CN2007103076125A CN101295689B (zh) 2007-01-11 2007-12-29 半导体器件及包括该半导体器件的封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070003443A KR100834441B1 (ko) 2007-01-11 2007-01-11 반도체 소자 및 이를 포함하는 패키지

Publications (1)

Publication Number Publication Date
KR100834441B1 true KR100834441B1 (ko) 2008-06-04

Family

ID=39617127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070003443A KR100834441B1 (ko) 2007-01-11 2007-01-11 반도체 소자 및 이를 포함하는 패키지

Country Status (4)

Country Link
US (1) US7626263B2 (ko)
JP (1) JP2008172228A (ko)
KR (1) KR100834441B1 (ko)
CN (1) CN101295689B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4994098B2 (ja) * 2007-04-25 2012-08-08 株式会社リコー 半導体センサ及びその製造方法
KR101457335B1 (ko) * 2008-01-21 2014-11-04 삼성전자주식회사 배선기판, 이를 갖는 테이프 패키지 및 표시장치
JP5395407B2 (ja) * 2008-11-12 2014-01-22 ルネサスエレクトロニクス株式会社 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
JP5481249B2 (ja) 2010-03-26 2014-04-23 富士通株式会社 半導体装置及びその製造方法
CN102110666B (zh) * 2010-11-23 2012-12-12 威盛电子股份有限公司 集成电路芯片封装及实体层介面排列
TWI490992B (zh) * 2011-12-09 2015-07-01 Chipmos Technologies Inc 半導體結構
KR102051122B1 (ko) * 2013-06-18 2019-12-02 삼성전자주식회사 표시 장치
JPWO2016129277A1 (ja) * 2015-02-12 2017-11-24 古河電気工業株式会社 フレキシブル基板及び光モジュール
TWI646877B (zh) * 2018-03-12 2019-01-01 Chipbond Technology Corporation 軟性電路基板之佈線結構
TWI847422B (zh) * 2022-12-13 2024-07-01 南茂科技股份有限公司 薄膜覆晶封裝結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193223A (ja) 2002-12-09 2004-07-08 Sharp Corp 半導体装置
JP2006019699A (ja) * 2004-05-31 2006-01-19 Matsushita Electric Ind Co Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697218A (ja) 1992-09-14 1994-04-08 Hitachi Ltd 半導体装置
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US6770963B1 (en) * 2001-01-04 2004-08-03 Broadcom Corporation Multi-power ring chip scale package for system level integration
TW512536B (en) * 2001-02-21 2002-12-01 Au Optronics Corp Reflective TFT-LCD having pixel electrode with coarse diffuser
JP4746770B2 (ja) * 2001-06-19 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置
JP3913177B2 (ja) 2003-01-15 2007-05-09 松下電器産業株式会社 半導体装置およびその製造方法
KR100654338B1 (ko) * 2003-10-04 2006-12-07 삼성전자주식회사 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
KR100632472B1 (ko) 2004-04-14 2006-10-09 삼성전자주식회사 측벽이 비도전성인 미세 피치 범프 구조를 가지는미세전자소자칩, 이의 패키지, 이를 포함하는액정디스플레이장치 및 이의 제조방법
CN100419982C (zh) * 2004-05-31 2008-09-17 松下电器产业株式会社 半导体装置
TWI296857B (en) * 2005-08-19 2008-05-11 Chipmos Technologies Inc Flexible substrate for package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193223A (ja) 2002-12-09 2004-07-08 Sharp Corp 半導体装置
JP2006019699A (ja) * 2004-05-31 2006-01-19 Matsushita Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
US7626263B2 (en) 2009-12-01
CN101295689B (zh) 2011-08-10
US20080169560A1 (en) 2008-07-17
CN101295689A (zh) 2008-10-29
JP2008172228A (ja) 2008-07-24

Similar Documents

Publication Publication Date Title
KR100834441B1 (ko) 반도체 소자 및 이를 포함하는 패키지
KR101815754B1 (ko) 반도체 디바이스
US3871015A (en) Flip chip module with non-uniform connector joints
US7968991B2 (en) Stacked package module and board having exposed ends
TWI426586B (zh) 具有用於將焊墊鍍於晶片下方之導線的球柵陣列封裝
KR100385766B1 (ko) 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스
US20020030252A1 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
US7087987B2 (en) Tape circuit substrate and semiconductor chip package using the same
US20070158857A1 (en) Semiconductor device having a plurality of semiconductor constructs
US6391686B1 (en) Adhesive material applying method and apparatus, interconnect substrate, semiconductor device and manufacturing method thereof, circuit board and electronic instrument
JP2002076057A5 (ko)
JP2003023035A (ja) 半導体装置
JP2011142185A (ja) 半導体装置
JPH06291165A (ja) フリップチップ接続構造
JP2008218758A (ja) 電子回路実装構造体
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
TWI748668B (zh) 軟性電路板之佈線結構
US20130068516A1 (en) High io substrates and interposers without vias
JP2014103244A (ja) 半導体装置および半導体チップ
US11189597B2 (en) Chip on film package
JP2002289735A (ja) 半導体装置
US6965162B2 (en) Semiconductor chip mounting substrate and semiconductor device using it
KR20080061602A (ko) 탭 패키지용 반도체 칩
TWI784661B (zh) 軟性電路板之佈線結構
US11140772B2 (en) Printed circuit board including warpage offset regions and semiconductor packages including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 12