JP2005327985A - 電極間接続構造、電極間接続方法、及び電子機器 - Google Patents
電極間接続構造、電極間接続方法、及び電子機器 Download PDFInfo
- Publication number
- JP2005327985A JP2005327985A JP2004146427A JP2004146427A JP2005327985A JP 2005327985 A JP2005327985 A JP 2005327985A JP 2004146427 A JP2004146427 A JP 2004146427A JP 2004146427 A JP2004146427 A JP 2004146427A JP 2005327985 A JP2005327985 A JP 2005327985A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- side electrode
- conductive
- electronic
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】 受容層202の上に、導電パターン210aおよび導電パターン210bがパターンとして液滴吐出装置1により吐出される(以降、このことを単に塗布すると記載する)。それぞれのパターンが吐出された後、必要に応じて乾燥工程を設ける。以降、乾燥工程は省略して記載する。次に、絶縁パターン215aを塗布して、先に塗布されている導電パターン210aおよび導電パターン210bの間を埋める。次に、絶縁パターン215bを塗布する。絶縁パターン215bは、導電パターン210aおよび導電パターン210bの上に、導電パターン210dと導電パターン210eのための穴を設けるように塗布される。
【選択図】 図4
Description
基板10Aの材質について説明する。基板10Aが可撓性を有する材質として、ポリイミド樹脂系、エポキシ樹脂系、ポリエステル樹脂系、フェノール樹脂系、フッ素樹脂系等の合成樹脂を基材にしたもの、また、紙、ガラス布基材を基材にしたもの、或いは、これらのそれぞれの基材を組み合せたコンポジット基材等がある。
図3(a)または図3(b)では、基板としての基板10Aの表面に、受容層102が配設され、導電性パターンとしての導電パターン110(導電パターンが複数ある場合で、すべての導電パターンを指す場合は総称して導電パターン110という)および絶縁性パターンとしての絶縁パターン115(絶縁パターンが複数ある場合で、すべての絶縁パターンを指す場合は総称して絶縁パターン115という)が、液滴吐出装置(図1参照)1によって形状が形成される。本実施例では、液滴吐出装置1によって絶縁パターン115を形成するようになっているが、他の塗布方法(例えば、スプレー、ポッティング、刷毛塗り等)でもよい。前述したように受容層102は必ずしも必要ではなく、基板10Aと導電パターン110または絶縁パターン115との密着性が確保されればなくてもよい。
(1)基板側電極の所定パターンで吐出形成された導電パターン110a,110bと、その導電パターン110a,110bと隣り合っている他の導電パターン110cとの間に、所定パターンで吐出形成された絶縁パターン115を有することによって、それぞれの導電パターンの幅L1および幅L3を大きくすることができ、且つそれぞれの隣り合っている他の導電パターンとの絶縁をすることができる。したがって、吐出形成された比較的幅の広い導電パターン110a〜110cでも要素側電極としての液晶パネル101の透明電極端子109a〜109cの端子と導電接続することができる電極間接続構造および電子機器を提供することができる。
この実施例は、受容層、導電パターンおよび絶縁パターンが必要な箇所に配設されて構成されている実施例である。液滴吐出装置1(図1参照)のタンク12の少なくともひとつに受容層形成液状材料11cが投入され、液滴吐出装置制御部7によって、液滴吐出ヘッド51から吐出された受容層形成液状材料11cが、基板10Aの上にパターンとして受容層202が配設されている。この受容層202の配設領域は、受容層202の上に配設される導電パターン210または絶縁パターン215の配設領域の一部を含む領域となっている。受容層202は、基板10Aと導電パターン210と絶縁パターン215との材質の組合せにより、密着性を確保するために必要な部分だけ配設されていればよい。また、全く配設されていなくてもよい。
(18)基板側電極としての導電パターン210a,210b,210cと要素側電極としての透明電極端子209a〜209cとが導電接続する部位としての導電パターン210d,210e,210fが、交互に位置を変えて繰り返し配列されているので、ひとつの導電接続する部位と他の導電接続する部位との距離が遠ざかり、導電接続することが安定するとともにそれぞれの導電接続する部位同士の電気的な短絡を防止することができる電極間接続構造と電極間接続部の導電接続が安定した電子機器を提供することができる。
(変形例1)電子要素がベアICチップであり、基板10Aにワイヤーボンディングする場合に、基板側電極としての導電パターン210d,210e,210f部とベアICチップに設けられているバンプとの間でワイヤーボンディングすることによって、基板側のボンディング部間の距離を離すことができるため、安定した品質を得ることができる。
Claims (21)
- 基板に形成された基板側電極と、前記基板に装着される電子要素に形成された要素側電極とを導電接続する電極間接続構造であって、
前記基板側電極と前記要素側電極は互いに接触又は接近して配置され、
前記基板側電極の所定パターンでインクジェット法により吐出形成された導電性パターンと、前記導電性パターンと隣り合っている他の導電性パターンとの間に、所定パターンで形成された絶縁性パターンとを有することを特徴とする電極間接続構造。 - 請求項1に記載の電極間接続構造において、前記基板側電極が前記要素側電極に対向するように所定の間隔で配列されている平面方向に対して垂直方向に、ひとつの前記導電性パターンの一部と、前記導電性パターンと隣り合っている少なくとも一方の他の導電性パターンの一部とが、前記絶縁性パターンを挟んで積重していることを特徴とする電極間接続構造。
- 請求項1または2に記載の電極間接続構造において、前記基板側電極と前記要素側電極とが導電接続する部位が、交互に位置を変えて繰り返し配列されていることを特徴とする電極間接続構造。
- 請求項1〜3のいずれか一項に記載の電極間接続構造において、前記要素側電極を有する電子要素は液晶パネルの透光性基板であることを特徴とする電極間接続構造。
- 請求項1〜3のいずれか一項に記載の電極間接続構造において、前記要素側電極を有する電子要素は液晶パネルの透光性基板であり、前記電子要素は液晶駆動用ICを装着したガラス基板であることを特徴とする電極間接続構造。
- 請求項1〜3のいずれか一項に記載の電極間接続構造において、前記基板側電極を有する基板は可撓性又は不可撓性の基板であることを特徴とする電極間接続構造。
- 請求項1〜3のいずれか一項に記載の電極間接続構造において、前記基板側電極を有する基板は可撓性又は不可撓性の基板であり、前記電子要素はベアICチップであることを特徴とする電極間接続構造。
- 請求項1〜3のいずれか一項に記載の電極間接続構造において、前記基板側電極を有する基板は可撓性又は不可撓性の基板であり、前記電子要素はプラスチック、フィルム、液晶パネルであることを特徴とする電極間接続構造。
- 基板に形成された基板側電極と、前記基板に装着される電子要素に形成された要素側電極とを導電接続するための電極間接続方法であって、
前記基板側電極と前記要素側電極とを互いに接触又は接近して配置し、
前記基板側電極と前記要素側電極との接触又は接近部となる箇所の少なくとも一方の電極にインクジェット法により形成された導電部材を付着して、その両電極間を前記導電部材で導電接続することを特徴とする電極間接続方法。 - 請求項9に記載の電極間接続方法において、前記基板側電極と前記要素側電極との間に接着剤を塗布して、前記基板と前記電子要素とを固着することを特徴とする電極間接続方法。
- 請求項9に記載の電極間接続方法において、前記導電部材に接着剤を混入させ、前記基板と前記電子要素とを固着するとともに導電接続することを特徴とする電極間接続方法。
- 請求項9に記載の電極間接続方法において、前記導電部材を熱によって溶融して、前記基板の前記基板側電極と前記電子要素の前記要素側電極とを導電接続するとともに、前記基板と前記電子要素とを固着することを特徴とする電極間接続方法。
- 基板に形成された基板側電極と、前記基板に装着される電子要素に形成された要素側電極とを導電接続するための電極間接続方法であって、
前記基板側電極と前記要素側電極とを互いに接触又は接近して配置し、
前記両電極の接触又は接近部に可撓性を有するインクジェット法により形成された導電部材をその両電極間に挟持して、前記導電部材で導電接続することを特徴とする電極間接続方法。 - 基板に形成された基板側電極と、前記基板に装着される電子要素に形成された要素側電極とを導電接続する電極間接続構造を有する電子機器であって、
前記基板側電極と前記要素側電極は互いに接触又は接近して配置され、
前記基板側電極の所定パターンでインクジェット法により吐出形成された導電性パターンと、前記導電性パターンと隣り合っている他の導電性パターンとの間に、所定パターンで形成された絶縁性パターンを有する電極間接続構造を備えたことを特徴とする電子機器。 - 請求項14に記載の電子機器において、前記基板側電極が前記要素側電極に対向するように所定の間隔で配列されている平面方向に対して垂直方向に、ひとつの前記導電性パターンの一部と、前記導電性パターンと隣り合っている少なくとも一方の他の導電性パターンの一部とが、前記絶縁性パターンを挟んで積重している電極間接続構造を備えたことを特徴とする電子機器。
- 請求項14または15に記載の電子機器において、前記基板側電極と前記要素側電極とが導電接続する部位が、交互に位置を変えて繰り返し配列されている電極間接続構造を備えたことを特徴とする電子機器。
- 請求項14〜16のいずれか一項に記載の電子機器において、前記要素側電極を有する電子要素は液晶パネルの透光性基板であることを特徴とする電子機器。
- 請求項14〜16のいずれか一項に記載の電子機器において、前記要素側電極を有する電子要素は液晶パネルの透光性基板であり、前記電子要素は液晶駆動用ICを装着したガラス基板であることを特徴とする電子機器。
- 請求項14〜16のいずれか一項に記載の電子機器において、前記基板側電極を有する基板は可撓性又は不可撓性の基板であることを特徴とする電子機器。
- 請求項14〜16のいずれか一項に記載の電子機器において、前記基板側電極を有する基板は可撓性又は不可撓性の基板であり、前記電子要素はベアICチップであることを特徴とする電子機器。
- 請求項14〜16のいずれか一項に記載の電子機器において、前記基板側電極を有する基板は可撓性又は不可撓性の基板であり、前記電子要素はプラスチック、フィルム、液晶パネルであることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004146427A JP2005327985A (ja) | 2004-05-17 | 2004-05-17 | 電極間接続構造、電極間接続方法、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004146427A JP2005327985A (ja) | 2004-05-17 | 2004-05-17 | 電極間接続構造、電極間接続方法、及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005327985A true JP2005327985A (ja) | 2005-11-24 |
Family
ID=35474066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004146427A Pending JP2005327985A (ja) | 2004-05-17 | 2004-05-17 | 電極間接続構造、電極間接続方法、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005327985A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7805836B2 (en) | 2006-11-16 | 2010-10-05 | Seiko Epson Corporation | Manufacturing method of electronic board and multilayer wiring board |
WO2014006787A1 (ja) * | 2012-07-04 | 2014-01-09 | パナソニック株式会社 | 電子部品実装構造体、icカード、cofパッケージ |
-
2004
- 2004-05-17 JP JP2004146427A patent/JP2005327985A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7805836B2 (en) | 2006-11-16 | 2010-10-05 | Seiko Epson Corporation | Manufacturing method of electronic board and multilayer wiring board |
WO2014006787A1 (ja) * | 2012-07-04 | 2014-01-09 | パナソニック株式会社 | 電子部品実装構造体、icカード、cofパッケージ |
CN104412724A (zh) * | 2012-07-04 | 2015-03-11 | 松下知识产权经营株式会社 | 电子部件安装构造体、ic卡、cof封装 |
US9516749B2 (en) | 2012-07-04 | 2016-12-06 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component-mounted structure, IC card and COF package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100688276B1 (ko) | 마스크, 마스크의 제조 방법, 패턴 형성 방법, 배선 패턴형성 방법 | |
JP4059260B2 (ja) | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 | |
KR100738738B1 (ko) | 디바이스 설치 구조, 디바이스 설치 방법 및 반도체 장치 | |
KR100739851B1 (ko) | 실장 기판 및 전자 기기 | |
KR100714820B1 (ko) | 배선 패턴의 형성 방법, 배선 패턴 및 전자 기기 | |
JP4096962B2 (ja) | 多層構造形成方法、配線基板および電子機器の製造方法 | |
KR100633669B1 (ko) | 배선 기판 및 그 제조 방법, 전기 광학 장치 및 전자 기기 | |
JP2006332094A (ja) | 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法 | |
JPH11274671A (ja) | 電気回路、その製造方法および電気回路製造装置 | |
JP4100385B2 (ja) | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 | |
US7793411B2 (en) | Method for manufacturing electronic substrate | |
JP4742715B2 (ja) | 配線パターンの形成方法、及び配線基板の製造方法 | |
KR100692470B1 (ko) | 배선 패턴 형성 방법, 배선 패턴 및 전자 기기 | |
JP4506809B2 (ja) | 多層構造形成方法、配線基板および電子機器の製造方法 | |
JP2006073561A (ja) | 回路基板 | |
JP2005327985A (ja) | 電極間接続構造、電極間接続方法、及び電子機器 | |
JP2006019567A (ja) | シールド線 | |
JP4211842B2 (ja) | 電子基板の製造方法及び多層配線基板の製造方法 | |
JP4888073B2 (ja) | 電子基板の製造方法 | |
JP2008118076A (ja) | 配線構造形成方法および配線構造および電子機器 | |
JP2005317744A (ja) | 金属配線の製造方法、電気光学装置、および電子機器 | |
KR100715297B1 (ko) | 배선 패턴 형성 방법, tft용 소스 전극 및 드레인전극의 형성 방법 | |
JP2007180261A (ja) | 電子素子とその製造方法、回路基板及び半導体装置並びに電子機器 | |
JP2005327986A (ja) | クロスオーバ配線構造およびその電子回路装置 | |
JP2006013223A (ja) | 配線構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Written amendment |
Effective date: 20071225 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080513 |