JP2006302988A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006302988A JP2006302988A JP2005119325A JP2005119325A JP2006302988A JP 2006302988 A JP2006302988 A JP 2006302988A JP 2005119325 A JP2005119325 A JP 2005119325A JP 2005119325 A JP2005119325 A JP 2005119325A JP 2006302988 A JP2006302988 A JP 2006302988A
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- substrate
- semiconductor element
- semiconductor device
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/76—Apparatus for connecting with build-up interconnects
- H01L2224/7615—Means for depositing
- H01L2224/76151—Means for direct writing
- H01L2224/76155—Jetting means, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
- H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Die Bonding (AREA)
Abstract
【課題】液滴吐出法を用いて半導体素子を基板に実装する際、液体材料の流出を防止できる半導体装置を提供する。
【解決手段】 半導体装置Sは、接続端子3の表面3Aを含む半導体素子2の回路面2Aに設けられ、接続端子3の表面3Aの外側で接続端子3の表面3Aを囲む壁部18を備えている。
【選択図】 図1
【解決手段】 半導体装置Sは、接続端子3の表面3Aを含む半導体素子2の回路面2Aに設けられ、接続端子3の表面3Aの外側で接続端子3の表面3Aを囲む壁部18を備えている。
【選択図】 図1
Description
本発明は、半導体装置及びその製造方法に関するものである。
半導体素子(半導体チップ)を基板上に実装する技術として、ワイヤボンディングを用いた方法が知られている。また、導電性材料を含む液体材料を液滴吐出法に基づいて吐出することによって、半導体素子を実装する際の配線を形成する技術も知られている(特許文献1参照)。
特開2000−216330号公報
液滴吐出法に基づいて配線を形成する場合、吐出した液体材料が所望位置より流出すると、ショート等の不都合が発生する可能性がある。そのため、半導体素子を基板に実装する際に液滴吐出法を用いる場合、吐出した液体材料の流出を防止することが重要である。
本発明は上記事情を鑑みてなされたものであって、液滴吐出法を用いて半導体素子を基板に実装する際、液体材料の流出を防止できる半導体装置及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明は、接続端子を有する半導体素子を含む半導体装置において、前記接続端子の表面を含む回路面に設けられ、前記接続端子の表面の外側で該接続端子の表面を囲む壁部を備えた半導体装置を提供する。
本発明によれば、半導体素子の回路面に設けられた接続端子の外側に壁部を設けたので、接続端子に吐出された液体材料の流出を防止することができる。
前記接続端子の表面の周縁部に設けられた第1凸部と、前記接続端子に対して前記第1凸部の外側に設けられた第2凸部とを備え、前記壁部は前記第2凸部の側面を含む構成を採用することができる。これにより、第1凸部と第2凸部との二重の壁部によって液体材料の流出を防止することができる。
前記接続端子は所定の材料層上に設けられ、前記第1凸部は前記接続端子の表面の周縁部を被覆する絶縁性材料であり、前記第2凸部は前記材料層上に設けられた前記接続端子と同じ材料からなる凸部を被覆する前記絶縁性材料である構成を採用することができる。これにより、絶縁性材料からなる壁部によって液体材料の流出を防止することができる。
前記第1凸部と前記第2凸部とは略同じ高さを有する構成を採用することができる。これにより、液体材料の流出を十分に抑制することができる。
前記接続端子は所定方向に複数並んで設けられ、前記壁部は前記複数の接続端子どうしの間に設けられている構成を採用することができる。これにより、接続端子どうしが電気的に接続されることに起因するショート等の不都合の発生を防止することができる。
前記接続端子と電気的に接続される外部端子を有する基板に前記半導体素子が実装され、前記半導体素子に設けられた接続端子と前記基板に設けられた外部端子とを電気的に接続する導電膜を有する構成を採用することができる。これにより、半導体素子を基板に実装することができる。
前記半導体素子のうち前記回路面とは反対側の面を前記基板の表面に接続することによって前記基板に前記半導体素子が実装され、前記外部端子は前記基板の表面に設けられており、前記半導体素子の回路面と前記基板の表面とを接続する傾斜面を有し、前記導電膜の一部は前記傾斜面に設けられている構成を採用することができる。これにより、半導体素子を基板に対して所謂フェースアップ実装することができる。
また本発明は、接続端子を有する半導体素子を含む半導体装置の製造方法において、前記接続端子の表面を含む回路面に、前記接続端子の表面の外側で該接続端子の表面を囲むように壁部を設ける工程を有する半導体装置の製造方法を提供する。
本発明によれば、半導体素子の回路面に設けられた接続端子の外側に壁部を設けたので、接続端子に吐出された液体材料の流出を防止することができる。
所定の材料層上に前記接続端子を設ける工程と、前記材料層上に前記接続端子と同じ材料からなる凸部を設ける工程と、前記材料層上に設けられた前記接続端子の表面の周縁部と前記凸部とを被覆するように絶縁性材料を設ける工程とを有し、前記壁部は前記凸部に被覆された絶縁性材料の側面を含む構成を採用することができる。これにより、接続端子と壁部を形成するための凸部とを一緒に設けることができるとともに、絶縁性材料からなる壁部によって液体材料の流出を防止することができる。
前記材料層上に前記接続端子と凸部とを略同時に設ける構成を採用することができる。これにより、接続端子と壁部とを効率良く形成することができる。
前記接続端子と電気的に接続される外部端子を有する基板に前記半導体素子を実装し、前記半導体素子に設けられた接続端子と前記基板に設けられた外部端子とを電気的に接続する導電膜を設ける工程を有する構成を採用することができる。これにより、半導体素子を基板に実装することができる。
前記半導体素子のうち前記回路面とは反対側の面を前記基板の表面に接続することによって前記基板に前記半導体素子を実装し、前記外部端子は前記基板の表面に設けられており、前記半導体素子の回路面と前記基板の表面とを接続する傾斜面を設ける工程と、前記導電膜を設けるために、前記回路面、前記基板の表面、及び前記傾斜面のそれぞれに導電性材料を含む液体材料を液滴吐出法を用いて吐出する工程とを有する構成を採用することができる。これにより、半導体素子を基板に対して所謂フェースアップ実装することができる。
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の説明においては、XYZ直交座標系を設定し、このXYZ直交座標系を参照しつつ各部材の位置関係について説明する。そして、水平面内における所定方向をX軸方向、水平面内においてX軸方向と直交する方向をY軸方向、X軸方向及びY軸方向のそれぞれに直交する方向(すなわち鉛直方向)をZ軸方向とする。更には、X軸、Y軸、及びZ軸まわりの回転方向をそれぞれ、θX、θY、及びθZ方向とする。
<半導体装置>
図1は本実施形態に係る半導体装置の一実施形態を示す概略斜視図である。図1において、半導体装置Sは、基板1に実装される半導体素子(半導体チップ)2を備えている。半導体素子2は接続端子3を有している。接続端子3は半導体素子2の回路面2Aに設けられている。半導体素子2は平面視略矩形状であり、接続端子3は回路面2Aの一辺に沿って複数並んで設けられている。本実施形態においては、回路面2Aは半導体素子2の図中、+Z側(上側)の面であり、接続端子3は、矩形状の回路面2Aの−Y側の一辺に沿ってX軸方向に複数並んで設けられている。接続端子3の表面3Aは回路面2Aにおいて露出しており、回路面2Aは接続端子3の表面3Aを含んだ構成となっている。
図1は本実施形態に係る半導体装置の一実施形態を示す概略斜視図である。図1において、半導体装置Sは、基板1に実装される半導体素子(半導体チップ)2を備えている。半導体素子2は接続端子3を有している。接続端子3は半導体素子2の回路面2Aに設けられている。半導体素子2は平面視略矩形状であり、接続端子3は回路面2Aの一辺に沿って複数並んで設けられている。本実施形態においては、回路面2Aは半導体素子2の図中、+Z側(上側)の面であり、接続端子3は、矩形状の回路面2Aの−Y側の一辺に沿ってX軸方向に複数並んで設けられている。接続端子3の表面3Aは回路面2Aにおいて露出しており、回路面2Aは接続端子3の表面3Aを含んだ構成となっている。
半導体素子2は、回路面2Aとは反対側の下面(背面)2Bを基板1の表面1Aに接続することによって、基板1に実装されている。基板1は基板側端子(外部端子)4を備えている。基板側端子4は基板1の表面1Aに設けられている。基板側端子4は、接続端子3に対応するように、X軸方向に複数並んで設けられている。
半導体素子2の回路面2Aと基板1の表面1Aとは傾斜面5によって接続されている。半導体素子2の側方には、この半導体素子2を囲むように絶縁性樹脂が設けられており、この絶縁性樹脂によって傾斜面5が形成されている。
半導体素子2に設けられた接続端子3と基板1に設けられた基板側端子4とは配線(導電膜)6を介して電気的に接続されている。後述するように、配線6は液滴吐出法に基づいて形成されている。配線6を形成する材料(導電性材料)としては、例えば金、銀、銅、アルミニウム、ニッケル等を用いることができる。配線6の一部は傾斜面5に設けられている。傾斜面5によって、半導体素子2の回路面2Aと基板1の表面1Aとの間において大きな段差が無くなっている。段差を無くすことにより、半導体素子2の回路面2Aに設けられた接続端子3と基板1の表面1Aに設けられた基板側端子4とを電気的に接続するための配線6の曲げによる切断などの不都合が防止されている。
このように、半導体素子2は、その回路面2Aを上に向け、その背面2Bを基板1に接続しており、所謂フェースアップ実装の形態で、基板1に接続されている。
なお図1に示す形態は一例であって、例えば接続端子3は半導体素子2の回路面2Aの四辺の外周縁部に沿って形成されていてもよい。このとき、傾斜面5及び配線6は半導体素子2の四辺のそれぞれに対応するように形成される。
図2は半導体素子2の要部を拡大した断面図である。図2において、半導体素子2は、シリコンウエハからなる基材10と、基材10の上面10Aに設けられた絶縁膜11と、絶縁膜11上に設けられた層間絶縁層12と、層間絶縁層12上に設けられた接続端子3と、同じく層間絶縁層12上に設けられた凸部13と、接続端子3の表面3Aの一部及び凸部13を被覆するように、層間絶縁層12上に設けられたパッシベーション膜14とを備えている。基材10の上面(能動面)10Aには、トランジスタやメモリ素子等の半導体素子部を含む不図示の回路部が設けられている。一方、上面10Aと反対側の下面10B(2B)には回路部は設けられていない。本実施形態においては、基材10の下面10Bが、上述の半導体素子2の背面2Bとなっている。そして、基材10の上面10Aに設けられた回路部と接続端子3とは、絶縁膜11及び層間絶縁層12に設けられたスルーホール15Hの内側に設けられた導電部15によって電気的に接続されている。
本実施形態においては、絶縁膜11は酸化珪素(SiO2)によって構成されており、層間絶縁層12は硼燐珪酸ガラス(BPSG)によって構成されている。また、接続端子3は、例えばアルミニウム(Al)等の導電性材料によって構成されている。また、パッシベーション膜14は、酸化珪素(SiO2)、窒化珪素(SiN)、ポリイミド樹脂等の絶縁性材料によって構成されている。パッシベーション膜14は、例えば半導体素子2の内部に水分(湿気)が浸入することを防止する保護膜として機能している。
なお、接続端子3は、例えばチタン(Ti)、窒化チタン(TiN)、Cu(銅)等によって構成されてもよいし、これら各導電性材料(Al、Ti、TiN、Cu等)を適宜組み合わせた積層体によって接続端子3を構成してもよい。また、パッシベーション膜14も、上述の絶縁性材料(SiO2、SiN、ポリイミド樹脂等)を適宜組み合わせた積層体によって構成されてもよい。
凸部13は、層間絶縁層12上に設けられた接続端子3と同じ材料によって構成されている。接続端子3の表面3AのZ軸方向における位置(高さ)と、凸部13の表面のZ軸方向における位置(高さ)とはほぼ同じである。
凸部13は、接続端子3に対して外側に設けられている。上述のように、接続端子3はX軸方向に複数並んで設けられているが、凸部13は、その複数の接続端子3どうしの間に設けられた構成となっている。
図3は、層間絶縁層12上に設けられた接続端子3及び凸部13を示す概略斜視図である。図3に示すように、凸部13は、接続端子3を囲むように設けられている。接続端子3には配線部20が接続されており、凸部13は配線部20から分岐するように設けられている。すなわち、配線部20と接続端子3と凸部13とは一体的に設けられており、層間絶縁層12上において同じレイヤとなっている。ここで、本実施形態においては、凸13は接続端子3の周りを囲むように設けられているものの、接続端子3の−Y側には設けられていない。すなわち、接続端子3の周囲の領域のうち、−Y側の領域には凸部13は設けられていない。以下の説明においては、接続端子3の周囲の領域のうち、凸部13が設けられていない領域を適宜、「開口部13K」と称する。
図2に戻って、パッシベーション膜14は、接続端子3の表面3Aの周縁部を被覆するように設けられている。そして、パッシベーション膜14には接続端子3の表面3Aの中央部に対応する開口部14Hが形成されている。これにより、接続端子3の表面3Aの中央部が、半導体素子2の回路面2Aにおいて露出している。また、パッシベーション膜14は、凸部13を被覆しており、接続端子3の表面3Aの中央部を除く凸部13を含む層間絶縁層12の上面全部を被覆している。
そして、接続端子3の表面3Aの周縁部を被覆するパッシベーション膜14によって、接続端子3の表面3Aの周縁部には、第1凸部16が形成される。更に、凸部13を被覆するパッシベーション膜14によって、第2凸部17が形成される。第2凸部17は、接続端子3に対して第1凸部16の外側に設けられた構成となっている。
図4は接続端子3近傍の斜視図である。図4に示すように、パッシベーション膜14は、接続端子3の表面3Aの周縁部を被覆するように設けられており、その接続端子3の表面3Aの周縁部を被覆するパッシベーション膜14によって、接続端子3の表面3Aの周縁部には、第1凸部16が形成される。接続端子3の表面3Aの周縁部をしたパッシベーション膜14によって形成された第1凸部16は、接続端子3の表面3Aの周縁部に設けられている。また、凸部13を被覆するパッシベーション膜14によって、第2凸部17が形成される。凸部13を被覆したパッシベーション膜14によって形成された第2凸部17は、接続端子3の表面3Aの外側で、その接続端子3の表面3Aを囲むように設けられている。
図3を参照して説明した凸部13の開口部13Kに対応する部分には、第2凸部17が設けられていない。すなわち、接続端子3の表面3Aの周囲の領域のうち、−Y側の領域には第2凸部17は設けられていない。以下の説明においては、接続端子3の表面3Aの周囲の領域のうち、第2凸部17が設けられていない領域を適宜、「開口部17K」と称する。
そして、第2凸部17の側面、具体的には第2凸部17のうち接続端子3を向く側面によって、接続端子3の表面3Aの外側で、その接続端子3の表面3Aを囲む壁部18が形成されている。
また、上述のように、接続端子3はX軸方向に複数並んで設けられており、凸部13は、その複数の接続端子3どうしの間に設けられた構成となっているため、凸部13を被覆したパッシベーション膜14によって形成された壁部18は、複数の接続端子3どうしの間に設けられた構成となっている。
上述のように、接続端子3の表面3Aと凸部13の表面とはほぼ高さであり、接続端子3の表面3Aの周縁部を被覆したパッシベーション膜14によって形成された第1凸部16と、凸部13を被覆したパッシベーション膜14によって形成された第2凸部17とはほぼ同じ高さを有している。一方、パッシベーション膜14のうち、接続端子3及び凸部13以外の層間絶縁層12の上面を被覆した部分の高さは、第1凸部16及び第2凸部17よりは低いが、ほぼ均一となっている。
そして、配線6の一端部が接続端子3と接続しており、配線6の一部が開口部17Kにおけるパッシベーション膜14上に配置されている。したがって、配線6は、開口部17Kにおけるパッシベーション膜14上に配置されるとともに、傾斜面5上に配置された構成となっている。そして、配線6の他端部は、基板1に設けられた基板側端子4に接続されている。これにより、半導体素子2に設けられた接続端子3と基板1に設けられた基板側端子4とが配線6を介して電気的に接続される。
<製造方法>
次に、上述の半導体装置S(半導体素子2)を製造する方法について説明する。図5(A)に示すように、シリコンウエハからなる基材10上にSiO2からなる絶縁膜11が形成された後、その絶縁膜11上に硼燐珪酸ガラス(BPSG)からなる層間絶縁層12が形成される。
次に、上述の半導体装置S(半導体素子2)を製造する方法について説明する。図5(A)に示すように、シリコンウエハからなる基材10上にSiO2からなる絶縁膜11が形成された後、その絶縁膜11上に硼燐珪酸ガラス(BPSG)からなる層間絶縁層12が形成される。
そして、図5(B)に示すように、層間絶縁層12上に、接続端子3と凸部13とが同時に形成される。なお、接続端子3及び凸部13と同時に配線部20も形成される。接続端子3と凸部13とは同じ材料によって形成される。接続端子3又はこれに接続する配線部20は、絶縁膜11及び層間絶縁層12に形成されたスルーホール15Hに設けられた導電部15を介して、基材10の能動面10Aに形成された回路部と電気的に接続される。
接続端子3及び凸部13は、例えばスパッタリング等の所定の手法を用いて層間絶縁層12上にアルミニウム等の導電性材料層を形成した後、フォトリソグラフィ法等の所定の手法を用いてパターニングされることで形成される。これにより、接続端子3と凸部13とが、層間絶縁層12上において所定の形状に同時に形成される。
次に、図5(C)に示すように、接続端子3及び凸部13を含む層間絶縁層12上にパッシベーション膜14を形成する。パッシベーション膜14は、例えばスピンコート法、ディッピング法、スプレーコート法、液滴吐出法(インクジェット法)等の所定の手法により形成可能である。パッシベーション膜14の下には、接続端子3及び凸部13があるため、パッシベーション膜14のうち、接続端子3及び凸部13に対応する領域には、上方に盛り上がるような凸部が形成される。
次に、図5(D)に、パッシベーション膜14のうち、接続端子3の表面3Aの中央部に対応する領域が除去されて、開口部14Hが形成される。開口部14Hは、フォトリソグラフィ法等の所定の手法により形成可能である。すなわち、例えば図5(C)に示す状態のパッシベーション膜14上にレジストを塗布し、プリベークを行った後、開口部14Hに応じた所定のパターンが形成されたマスクを用いて露光処理を行い、その後現像処理を行い、レジストを所定形状にパターニングする。レジストのパターニングが終了し、ポストベークが行われた後、例えばドライエッチング等の所定の手法を用いることにより、開口部14Hが形成される。開口部14Hを形成する際、接続端子3の表面3Aの周縁部にあるパッシベーション膜14は除去されない。こうして、層間絶縁層12上に設けられた接続端子3の表面3Aの周縁部と凸部13とを被覆するように、パッシベーション膜14が設けられる。そして、凸部13の上にパッシベーション膜14を設けることによって、第2凸部17が形成され、この第2凸部17の側面により、接続端子3の表面3Aを含む回路面2Aに、接続端子3の表面3Aの外側で、接続端子3の表面3Aを囲むように壁部18が設けられたことになる。また、接続端子3の表面3Aの周縁部にパッシベーション膜14を設けることによって、第1凸部16が形成される。そして、基材(シリコンウエハ)10の切断処理など、所定の処理を適宜行うことにより、半導体素子2が形成される。
次に、半導体素子2が基板1に実装される。半導体素子2のうち回路面2Aとは反対側の背面2Bを基板1の表面1Aに接着剤等を介して接続することによって、基板1に半導体素子2が実装(フェースアップ実装)される。次に、半導体素子2の回路面2Aと基板1の表面1Aとを接続する傾斜面5が設けられる。傾斜面5は、例えば、絶縁性樹脂を基板1上に塗布した後、フォトリソグラフィ法等の公知のパターニング方法で形成可能である。
次に、半導体素子2の回路面2Aに設けられた接続端子3と基板1の表面1Aに設けられた基板側端子4とを電気的に接続するための配線6が形成される。配線6は液滴吐出法(インクジェット法)に基づいて形成される。
図6は、配線6を形成するために、液滴吐出ヘッド(インクジェットヘッド)301より、導電性材料を含む液体材料を液滴吐出法に基づいて吐出している様子を示す図であり、図6(A)は断面図、図6(B)は斜視図である。
図6に示すように、半導体素子2と液滴吐出ヘッド301とを相対的に移動しつつ、液滴吐出ヘッド301から、接続端子3の表面3Aを含む半導体素子2の回路面2A、傾斜面5、及び基板側端子4を含む基板1の表面1Aのそれぞれに対して、導電性材料を含む液体材料の液滴を吐出することによって、接続端子3と基板側端子4とを電気的に接続する配線6を形成することができる。液滴吐出ヘッド301に設けられたノズル325から1滴あたりの液量が制御された導電性材料を含む液体材料を吐出することによって、所望の線幅を有する配線6を形成することができる。本実施形態においては、開口部17Kが設けられているため、接続端子3と回路面2との間には段差が少なく、配線6を円滑に形成することができる。
液滴吐出ヘッド301から複数の液滴を吐出して液体材料(導電性材料)の配置を行うことにより、導電性材料を含む導電膜(配線)6の形状が任意に設定可能となるとともに、膜の積層による導電膜(配線)6の厚膜化が可能となる。例えば、導電性材料を半導体素子2や基板1上に配置する工程と、導電性材料を乾燥する工程とを繰り返すことにより、導電性材料の乾燥膜が積層されて導電膜6が厚膜化される。また、液滴吐出ヘッド301に設けられた複数のノズル325から導電性材料を含む液滴を滴下することにより、複数の配線6を同時に形成することができる。
このとき、接続端子3上に吐出された液体材料がその接続端子3の表面3Aの外側に流出しても、その接続端子3の表面3Aの外側には、接続端子3の表面3Aの周囲を囲む壁部18が設けられているので、流出した液体材料によって、隣接する接続端子3、3どうしや隣接する配線6、6どうしが電気的に接続してしまったり、ショートが起こる等の不都合を防止することができる。
以上説明したように、半導体素子2の回路面2Aに設けられた接続端子3の表面3Aの外側に壁部18を設けたので、接続端子3に吐出された液体材料の流出や、流出に伴うショート等の不都合を防止することができる。
また、本実施形態においては、接続端子3の表面3Aの周囲には、第1凸部16と第2凸部17とが設けられており、二重の壁部が形成された構成なので、接続端子3に吐出された液体材料の接続端子3の表面3Aからの流出や、流出に伴う不都合をより確実に防止することができる。
そして、第1凸部16と第2凸部17とは、層間絶縁層12上に同時に形成された接続端子3と凸部13とを被覆するパッシベーション膜14によって形成される構成であり、製造工程を増やすことなく、効率良く簡単に壁部18を形成することができる。また、壁部18を形成するための凸部13の線幅は、液体材料の流出を防止できる程度の僅かな線幅でよく、半導体素子2の横方向(X方向)の大型化は抑制される。また、第1凸部16と第2凸部17とは略同じ高さとなるので、液体材料の流出を十分に抑制することができるとともに、半導体素子2の高さ方向(Z方向)の大型化も抑制される。
また、本実施形態においては、液滴吐出法に基づいて配線6を形成しており、半導体素子2や傾斜面5、あるいは基板1上の所望の局所領域に材料を配置することが可能であるから、フォトリソグラフィ法等に比べて膜形成のプロセスが簡素であるとともに使用材料に無駄が少ない。また、その材料配置の量や配置のタイミングを部分ごとに制御することが可能であるから使用材料の特性に応じて材料膜の厚膜化を図りやすい。したがって、配線6の厚膜化により品質の安定化が図られるとともに、製造プロセスの簡素化や使用材料の低減により低コスト化を図ることができる。
なお、図3等を参照して説明した凸部13の形状は任意に設定可能である。例えば、図7に示すように、凸部13は、接続端子3の周囲全部を囲むように形成されてもよい。この場合、開口部13K(17K)が無いため、接続端子3と傾斜面5との間に段差が設けられるが、その段差は僅かであるため、配線6を円滑に形成することができる。
また、図8に示すように、開口部13K(17K)を可能な限り小さく設けてもよい。
また、図9に示すように、接続端子3の周りを囲む凸部13を複数(図9では2つ)設けてもよい。すなわち、接続端子3の外側を囲む凸部13Aと、その凸部13Aの外側を囲む凸部13Bとを設けるようにしてもよい。
また、図10に示すように、凸部13と配線部20とが分離されていてもよい。凸部13と配線部20とが分離していても、凸部13を接続端子3、3どうしの間に設けることにより、流出した液体材料によるショート等の不都合を防止できる。
<液滴吐出装置>
上述のように、本実施形態の配線6は液滴吐出法に基づいて形成される。以下、液滴吐出装置及び液滴吐出方法の一例について説明する。
上述のように、本実施形態の配線6は液滴吐出法に基づいて形成される。以下、液滴吐出装置及び液滴吐出方法の一例について説明する。
図11は、液滴吐出方法(インクジェット法)に用いられる液滴吐出装置(インクジェット装置)IJの概略構成を示す斜視図である。液滴吐出装置IJは、液滴吐出ヘッド(インクジェットヘッド)のノズルから液体材料の液滴を吐出するものであり、液滴吐出ヘッド301、X軸方向駆動軸304、Y軸方向ガイド軸305、制御装置C、ステージ307、クリーニング機構308、基台309、及びヒータ315等を含んで構成される。
ステージ307は、この液滴吐出装置IJにより液体材料(インク)が配置される半導体素子2及び傾斜面5を含む基板1を支持するものであって、基板1を基準位置に固定する不図示の固定機構を備えている。
液滴吐出ヘッド301は、複数の吐出ノズル325を備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とX軸方向とが一致している。複数のノズルは、液滴吐出ヘッド301の下面にX軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド301の吐出ノズルからは、ステージ307に支持されている基板1に対して液体材料が吐出される。
X軸方向駆動軸304には、X軸方向駆動モータ302が接続されている。X軸方向駆動モータ302はステッピングモータ等であり、制御装置CからX軸方向の駆動信号が供給されると、X軸方向駆動軸304を回転させる。X軸方向駆動軸304が回転すると、液滴吐出ヘッド301はX軸方向に移動する。
Y軸方向ガイド軸305は、基台309に対して動かないように固定されている。ステージ307は、Y軸方向駆動モータ303を備えている。Y軸方向駆動モータ303はステッピングモータ等であり、制御装置CからY軸方向の駆動信号が供給されると、ステージ307をY軸方向に移動する。
制御装置Cは、液滴吐出ヘッド301に液滴の吐出制御用の電圧を供給する。また、X軸方向駆動モータ302に液滴吐出ヘッド301のX軸方向の移動を制御する駆動パルス信号を、Y軸方向駆動モータ303にステージ307のY軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構308は、液滴吐出ヘッド301をクリーニングするものである。クリーニング機構308には、図示しないY軸方向の駆動モータが備えられている。このY軸方向の駆動モータの駆動により、クリーニング機構は、Y軸方向ガイド軸305に沿って移動する。クリーニング機構308の移動も制御装置Cにより制御される。
ヒータ315は、ここではランプアニールにより基板1を熱処理する手段であり、基板1上に配置された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ315の電源の投入及び遮断も制御装置Cにより制御される。
図12は、ピエゾ方式による液体材料の吐出原理を説明するための液滴吐出ヘッドの概略構成図である。図12において、液体材料(インク)を収容する液体室321に隣接してピエゾ素子322が設置されている。液体室321には、液体材料を収容する材料タンクを含む液体材料供給系323を介して液体材料が供給される。ピエゾ素子322は駆動回路324に接続されており、この駆動回路324を介してピエゾ素子322に電圧を印加し、ピエゾ素子322を変形させて液体室321を弾性変形させる。そして、この弾性変形時の内容積の変化によってノズル325から液体材料が吐出されるようになっている。この場合、印加電圧の値を変化させることにより、ピエゾ素子322の歪み量を制御することができる。
また、印加電圧の周波数を変化させることにより、ピエゾ素子322の歪み速度を制御することができる。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
図11に戻り、液滴吐出装置IJでは、液滴吐出ヘッド301と基板1を支持するステージ307とを相対的に走査移動しつつ液滴吐出ヘッド301から基板1(半導体素子2)に対して液体材料を液滴状に吐出する。液滴吐出ヘッド301の吐出ノズル325は、少なくとも非走査方向であるX軸方向に一定間隔で並んで設けられている。なお、図11中、Y軸方向が走査方向となっている。図11では、液滴吐出ヘッド301は、基板1の移動方向に対し直角に配置されているが、液滴吐出ヘッド301の角度を調整し、基板1の移動方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド301の角度を調整することで、ノズル間のピッチを調節することができる。また、基板1とノズル面との距離を任意に調節できるようにしてもよい。
ここで、本例で用いられる、液滴吐出ヘッド301からの吐出に好適なインク(液体材料)について説明する。本実施形態で用いるインク(液体材料)は、樹脂材を溶媒に溶解させた溶解液(樹脂突起の液体材料)、または導電性微粒子を分散媒に分散させた分散液(導電膜の液体材料)、若しくはその前駆体からなるものである。導電性微粒子として、例えば金、銀、銅、パラジウム、ニオブ及びニッケル等を含有する金属微粒子の他、これらの前駆体、合金、酸化物、並びに導電性ポリマーやインジウム錫酸化物等の微粒子などが用いられる。溶媒や分散媒としては、上記の樹脂を溶解または上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。
図13は、インクジェット法を用いて基板上に線状の膜パターンを形成する工程の一例を示す模式図である。各図に示す材料配置工程では、ヘッド301から液体材料を液滴にして吐出し、その液滴を一定の距離(ピッチ)ごとに基板1上に配置する。そして、この液滴の配置動作を繰り返すことにより、基板1上に膜パターンを形成する。
図13の例では、まず、図13(a)に示すように、ヘッド301から吐出した液滴L1を、液滴L1同士が基板1上で互いに接しないように、一定の間隔をあけて基板1上に配置する。すなわち、基板1上に配置した直後の液滴L1の直径よりも大きいピッチP1で基板1上に液滴L1を順次配置する。
半導体素子2を含む基板1上に液滴L1を配置した後、溶媒または分散媒の除去を行うため、必要に応じて乾燥処理を行う。乾燥処理は、例えばホットプレート、電気炉などの加熱手段を用いた一般的な加熱処理の他に、ランプアニールを用いて行ってもよい。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザ、アルゴンレーザ、炭酸ガスレーザ、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザなどを使用することができる。また、乾燥処理は液体材料の吐出と並行して同時に進行させることも可能である。例えば、基板を予め加熱しておいたり、液体吐出ヘッドの冷却とともに沸点の低い溶媒や分散媒を使用したりすることにより、基板に液滴を配置した直後から、その液滴の乾燥を進行させることができる。
次に、図13(b)に示すように、上述した液滴の配置動作を繰り返す。すなわち、図13(a)に示した前回と同様に、ヘッド301から液体材料を液滴L2にして吐出し、その液滴L2を一定距離ごとに基板1に配置する。このとき、液滴L2同士の距離間隔は、前回と同じ(ピッチP2=P1)であり、液滴L2同士は互いに接しない。また、液滴L2の配置を開始する位置を前回の液滴L1が配置されている位置から所定距離S1だけずらす。すなわち、基板1上に配置された前回の液滴L1の中心位置と、今回の液滴L2の中心位置とは上記距離S1だけ離れた位置関係となる。このずらす距離(シフト量S1)は、本実施形態例では、上記ピッチP1,P2よりも狭く(S1<P1=P2)、かつ先に基板1に配置された液滴L1に次の液滴L2が一部重なるように定められている。
液滴L2を基板1上に配置する際、今回の液滴L2と前回の液滴L1とが接するが、前回の液滴L1はすでに溶媒や分散媒が完全に又はある程度除去されているので、両者が合体して基板1上で広がることは少ない。
なお、図13(b)では、液滴L2の配置を開始する位置を、前回と同じ側(図13(b)に示す左側)としているが、逆側(図13(b)に示す右側)としてもよい。この場合、ヘッド301と基板1との相対移動の距離を少なくできる。
また、液滴L2を基板1上に配置した後、溶媒や分散媒の除去を行うために、前回と同様に、必要に応じて乾燥処理を行う。この場合も、溶媒や分散媒の除去だけでなく、分散液を導電膜に変換するまで、加熱や光照射の度合いを高めても差し支えないが、溶媒や分散媒をある程度除去できれば十分である。
この後、図13(c)に示すように、上述した液滴の配置動作を複数回繰り返す。各回において、配置する液滴Ln同士の距離間隔(ピッチPn)は、最初の回の距離と同じ(ピッチPn=P1)で、常に一定である。そのため、基板1上に配置した直後の液滴Ln同士が接することはなく、液滴同士が合体して基板1上で広がることが抑制される。なお、基板1の表面が予め撥液性に加工されていることにより、基板1上に配置した液滴の広がりが抑制される。そして、液滴同士が上下に重ねて配置されることにより、基板1上に配置された液体材料の厚みが増す。
また、図13(c)において、液滴の配置動作を複数回繰り返す際、各回ごとに、液滴Lnの配置を開始する位置を、前回の液滴が配置された位置から所定距離だけずらす。この液滴の配置動作の繰り返しにより、基板1上に配置された液滴同士の隙間が埋まり、線状の連続したパターンが形成される。なお、基板上に形成される膜パターンは、常に同じピッチによる液滴配置によって形成され、全体がほぼ等しい形成過程を経ているため、構造が均質なものとなる。
ところで、液体材料(インク)を、半導体素子2や傾斜面5、あるいは基板1上に配置するにあたり、半導体素子2や傾斜面5を含む基板1の表面を予め液体材料に対して撥液性に加工することにより、基板1上に配置した液滴の広がりを抑制でき、膜の厚膜化及び形状の安定化が図られる。表面の撥液性(濡れ性)を制御する方法としては、例えば、特開2002−164635号公報に開示されているような、基板の表面に自己組織化膜を形成する方法を用いることができる。あるいはプラズマ処理法を用いることもできる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、半導体素子2の完成後に、フォーカスイオンビーム(FIB:Focused Ion Beam)を用いて、パシベーション膜14に凹凸を設けることによって、壁部18を設けてもよい。
また、最適な形状を有する凸部13を形成するために、形成する半導体素子2に応じた凸部13の形状を生成するプログラム(ソフトウエア)を用いてもよい。
また、例えば層間絶縁層12よりも下層に、凸部13に代わる形状の層が形成されている場合には、その層の形状に基づいた壁部を形成することができる。
1…基板、1A…表面、2…半導体素子、2A…回路面、2B…背面、3…接続端子、3A…表面、4…基板側端子(外部端子)、5…傾斜面、6…配線(導電膜)、12…層間絶縁層、13…凸部、14…パッシベーション膜(絶縁性材料)、16…第1凸部、17…第2凸部、18…壁部、S…半導体装置
Claims (12)
- 接続端子を有する半導体素子を含む半導体装置において、
前記接続端子の表面を含む回路面に設けられ、前記接続端子の表面の外側で該接続端子の表面を囲む壁部を備えた半導体装置。 - 前記接続端子の表面の周縁部に設けられた第1凸部と、
前記接続端子に対して前記第1凸部の外側に設けられた第2凸部とを備え、
前記壁部は前記第2凸部の側面を含む請求項1記載の半導体装置。 - 前記接続端子は所定の材料層上に設けられ、
前記第1凸部は前記接続端子の表面の周縁部を被覆する絶縁性材料であり、
前記第2凸部は前記材料層上に設けられた前記接続端子と同じ材料からなる凸部を被覆する前記絶縁性材料である請求項2記載の半導体装置。 - 前記第1凸部と前記第2凸部とは略同じ高さを有する請求項2又は3記載の半導体装置。
- 前記接続端子は所定方向に複数並んで設けられ、前記壁部は前記複数の接続端子どうしの間に設けられている請求項1〜4のいずれか一項記載の半導体装置。
- 前記接続端子と電気的に接続される外部端子を有する基板に前記半導体素子が実装され、前記半導体素子に設けられた接続端子と前記基板に設けられた外部端子とを電気的に接続する導電膜を有する請求項1〜5のいずれか一項記載の半導体装置。
- 前記半導体素子のうち前記回路面とは反対側の面を前記基板の表面に接続することによって前記基板に前記半導体素子が実装され、
前記外部端子は前記基板の表面に設けられており、
前記半導体素子の回路面と前記基板の表面とを接続する傾斜面を有し、
前記導電膜の一部は前記傾斜面に設けられている請求項6記載の半導体装置。 - 接続端子を有する半導体素子を含む半導体装置の製造方法において、
前記接続端子の表面を含む回路面に、前記接続端子の表面の外側で該接続端子の表面を囲むように壁部を設ける工程を有する半導体装置の製造方法。 - 所定の材料層上に前記接続端子を設ける工程と、
前記材料層上に前記接続端子と同じ材料からなる凸部を設ける工程と、
前記材料層上に設けられた前記接続端子の表面の周縁部と前記凸部とを被覆するように絶縁性材料を設ける工程とを有し、
前記壁部は前記凸部に被覆された絶縁性材料の側面を含む請求項8記載の製造方法。 - 前記材料層上に前記接続端子と凸部とを略同時に設ける請求項9記載の製造方法。
- 前記接続端子と電気的に接続される外部端子を有する基板に前記半導体素子を実装し、 前記半導体素子に設けられた接続端子と前記基板に設けられた外部端子とを電気的に接続する導電膜を設ける工程を有する請求項8〜10のいずれか一項記載の製造方法。
- 前記半導体素子のうち前記回路面とは反対側の面を前記基板の表面に接続することによって前記基板に前記半導体素子を実装し、
前記外部端子は前記基板の表面に設けられており、
前記半導体素子の回路面と前記基板の表面とを接続する傾斜面を設ける工程と、
前記導電膜を設けるために、前記回路面、前記基板の表面、及び前記傾斜面のそれぞれに導電性材料を含む液体材料を液滴吐出法を用いて吐出する工程とを有する請求項11記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005119325A JP2006302988A (ja) | 2005-04-18 | 2005-04-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005119325A JP2006302988A (ja) | 2005-04-18 | 2005-04-18 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006302988A true JP2006302988A (ja) | 2006-11-02 |
Family
ID=37470962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005119325A Withdrawn JP2006302988A (ja) | 2005-04-18 | 2005-04-18 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006302988A (ja) |
-
2005
- 2005-04-18 JP JP2005119325A patent/JP2006302988A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6197418B2 (ja) | 積層配線の形成方法、積層配線、及び電子素子 | |
JP4207004B2 (ja) | 半導体装置の製造方法 | |
US20070210452A1 (en) | Bump structure and method of manufacturing the same, and mounting structure for IC chip and circuit board | |
JP4103830B2 (ja) | パターンの形成方法及びパターン形成装置、デバイスの製造方法、アクティブマトリクス基板の製造方法 | |
US20070023900A1 (en) | Bonding pad fabrication method, method for fabricating a bonding pad and an electronic device, and electronic device | |
JP5978577B2 (ja) | 多層配線基板 | |
JP2006066494A (ja) | 多層配線基板の製造方法、電子デバイス及び電子機器 | |
JP2003318516A (ja) | 製膜方法及びデバイス及び電子機器並びにデバイスの製造方法 | |
KR20060045745A (ko) | 유기 el 소자의 제조 방법, 유기 el 소자 제조 시스템및 전자 기기 | |
US6774021B2 (en) | Pattern forming method and pattern forming device | |
KR100770286B1 (ko) | 배선 기판의 제조 방법 | |
TWI237848B (en) | Method of forming multilayer interconnection structure, method of manufacturing circuit board, and method of manufacturing device | |
KR100692470B1 (ko) | 배선 패턴 형성 방법, 배선 패턴 및 전자 기기 | |
JP2006302989A (ja) | 半導体装置及びその製造方法 | |
JP2006302988A (ja) | 半導体装置及びその製造方法 | |
CN100424840C (zh) | 薄膜晶体管的制造方法 | |
JP3966306B2 (ja) | パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器 | |
CN1534746A (zh) | 印刷掩模及使用该掩模的电子零件的制造方法 | |
JP2005165300A (ja) | 液晶表示装置の作製方法 | |
JP2005101419A (ja) | バンプ構造体の製造方法およびバンプ構造体の製造装置 | |
JP2006135236A (ja) | 電子デバイスの実装方法、回路基板、及び電子機器 | |
JP2006140270A (ja) | 電子デバイスの実装方法、回路基板、及び電子機器 | |
JP5184607B2 (ja) | 配線を形成する方法及び半導体装置の作製方法 | |
JP2009291684A (ja) | 機能性膜パターン形成方法 | |
JP2006135237A (ja) | 電子デバイスの実装方法、回路基板、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080701 |