JP4207004B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4207004B2
JP4207004B2 JP2005004844A JP2005004844A JP4207004B2 JP 4207004 B2 JP4207004 B2 JP 4207004B2 JP 2005004844 A JP2005004844 A JP 2005004844A JP 2005004844 A JP2005004844 A JP 2005004844A JP 4207004 B2 JP4207004 B2 JP 4207004B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
manufacturing
resin material
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005004844A
Other languages
English (en)
Other versions
JP2006196570A (ja
Inventor
秀一 田中
満 栗林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005004844A priority Critical patent/JP4207004B2/ja
Priority to US11/311,800 priority patent/US7348269B2/en
Priority to TW094146373A priority patent/TWI304608B/zh
Priority to KR1020060003145A priority patent/KR100747959B1/ko
Priority to CNB2006100036920A priority patent/CN100390941C/zh
Publication of JP2006196570A publication Critical patent/JP2006196570A/ja
Application granted granted Critical
Publication of JP4207004B2 publication Critical patent/JP4207004B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J47/00—Kitchen containers, stands or the like, not provided for in other groups of this subclass; Cutting-boards, e.g. for bread
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J36/00—Parts, details or accessories of cooking-vessels
    • A47J36/02—Selection of specific materials, e.g. heavy bottoms with copper inlay or with insulating inlay
    • A47J36/04—Selection of specific materials, e.g. heavy bottoms with copper inlay or with insulating inlay the materials being non-metallic
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J37/00—Baking; Roasting; Grilling; Frying
    • A47J37/06—Roasters; Grills; Sandwich grills
    • A47J37/067—Horizontally disposed broiling griddles
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J37/00—Baking; Roasting; Grilling; Frying
    • A47J37/06—Roasters; Grills; Sandwich grills
    • A47J37/0694—Broiling racks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01054—Xenon [Xe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Food Science & Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置の製造方法、に関するものである。
従来から、各種の電子機器に搭載される回路基板や液晶表示装置などにおいて、半導体ＩＣなどの電子部品を実装する技術が用いられる。例えば、液晶表示装置には、液晶パネルを駆動するための液晶駆動用ＩＣチップが実装される。この液晶駆動用ＩＣチップは、液晶パネルを構成するガラス基板に直接実装される場合もあり、また、液晶パネルに実装されるフレキシブル基板（ＦＰＣ）上に実装される場合もある。前者による実装構造はＣＯＧ（Chip On Glass）構造と呼ばれ、後者はＣＯＦ（Chip On FPC）構造と呼ばれる。
ＩＣチップの実装に際し、ＩＣチップと基板側配線との間に弾性体を配する技術がある。その例として、導電性粒子を熱硬化性樹脂中に分散させた異方性導電膜（ＡＣＦ；Anisotropic Conductive Film）を電極端子間に配置する方法や、弾性を有するバンプ電極を用いる方法等が知られている。
弾性を有するバンプ電極を用いる方法では、例えば、ＩＣチップの能動面に樹脂突起を形成し、その樹脂突起の表面に導電膜を形成してバンプ電極を構成する（例えば、特許文献１参照）。バンプ電極表面の導電膜はＩＣチップの電極端子に電気的に接続される。そして、このバンプ電極を基板の端子に押圧することにより、バンプ電極を構成する樹脂突起が弾性変形し、この状態で、熱硬化性樹脂等によりＩＣチップを基板に固定することにより、温度変化により熱硬化性樹脂が熱膨張してもバンプ電極を介した導電接触状態が維持される。
特開平２−２７２７３７号公報
バンプ電極を構成する樹脂突起は、フォトリソグラフィ法により形成するのが一般的である。すなわち、基板上にスピンコート法等を用いて感光性樹脂を塗布し、その樹脂膜をマスクを介してパターン露光した後、現像液を用いて現像し、高温で焼成して硬化させる。また、バンプ電極を構成する導電膜は、メッキ法により形成されるのが一般的である。
ＩＣチップ等の電子部品は、品質の安定化とともに低コスト化が求められており、そのための製造方法の確立が望まれている。
本発明は、バンプ電極の厚膜化や製造コストの低減化を図ることが可能な半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、コアとなる樹脂材の少なくとも頂部に導電膜が配置されたバンプ電極を有する半導体装置の製造方法であって、
電極端子が形成された基板上に、インクジェット法を用いて線状の膜パターンを形成する工程と、
前記電極端子と前記樹脂材の頂部とを結ぶ前記導電膜を形成する工程と、を有し、
前記線状の膜パターンを形成する工程は、
前記電極端子が形成された基板上に、前記樹脂材の縁部となる複数の線状パターンをインクジェット法によって形成する第１工程と、
前記複数の線状パターンを壁とする凹部の内部にインクジェット法で複数の液滴を収容し、前記樹脂材を形成して、前記複数の線状パターンを一体化させる第２工程とを有することを特徴とする。
この半導体装置の製造方法によれば、バンプ電極のコアとなる樹脂材をインクジェット法を用いて形成することにより、バンプ電極の厚膜化や製造コストの低減化を容易に図ることができる。すなわち、インクジェット法では、基板上の所望の局所領域に材料を配置することが可能であるから膜形成のプロセスが比較的簡素であるとともに使用材料に無駄が少なく、また、その材料配置の量や配置のタイミングを部分ごとに制御することが可能であるから使用材料の特性に応じて材料膜の厚膜化を図りやすい。
吐出手段から前記複数の液滴を滴下することにより、前記樹脂材の配置を行うことにより、樹脂材からなる膜の形状を任意に設定可能となるとともに、樹脂材の積層による厚膜化が可能となる。

また、前記吐出手段は、液滴吐出用の複数のノズルを有する構成とすることができる。
複数のノズルから樹脂材を含む液滴を滴下することにより、樹脂材の配置量や配置のタイミングを部分ごとに制御することが可能となる。
上記の製造方法において、前記樹脂材を配置する工程と、前記樹脂材を乾燥する工程とを繰り返すことにより、樹脂材の乾燥膜が積層されて厚膜化される。
また、前記樹脂材の配置の前に、前記基板の表面を予め液体材料に対して撥液性に加工する工程を有するとよい。
ここで、撥液性とは樹脂材に対して非親和性を示す特性である。
これにより、基板上に配置した液滴の広がりの制御が可能となり、パターンの厚膜化や膜形状の制御が可能となる。
上記の製造方法において、例えば、前記樹脂材の配置により前記基板上に略同一高さで線状に延在する樹脂突起を形成することもでき、前記樹脂材の配置により前記基板上に略同一直線上に並ぶ複数の樹脂突起を形成することもできる。
また、上記の製造方法において、前記導電膜を、インクジェット法を用いて形成することも可能である。
導電膜をインクジェット法を用いて形成することにより、導電膜の厚膜化や製造コストの低減化が図られる。
この場合、前記導電膜の形成材料を含む液滴を一定の距離ごとに前記基板上に配置する工程を、該液滴の配置を開始する位置をずらしながら繰り返すことにより、液滴同士の結合によるバルジの発生を防止することができる。
以下、図面を参照して本発明の実施の形態について説明する。なお、以下の各図において構成要素間の寸法の比率は実際とは異なる場合がある。
［電気光学装置］
図１は本発明の電気光学装置の一実施形態である液晶表示装置を示す模式図である。
図示の液晶表示装置１００は、液晶パネル１１０と、半導体装置１２１とを有する。また、必要に応じて、図示しない偏光板、反射シート、バックライト等の付帯部材が適宜に設けられる。
液晶パネル１１０は、ガラスやプラスチックなどで構成される基板１１１及び１１２を備えている。基板１１１と基板１１２は対向配置され、図示しないシール材などによって相互に貼り合わされている。基板１１１と基板１１２の間には電気光学物質である液晶（不図示）が封入されている。基板１１１の内面上にはＩＴＯ（Indium Tin Oxide）などの透明導電体で構成された電極１１１ａが形成され、基板１１２の内面上には上記電極１１１ａに対向配置される電極１１２ａが形成されている。なお、電極１１１ａ及び電極１１２ａは直交するように配置されている。そして、電極１１１ａ及び電極１１２ａは基板張出部１１１Ｔに引き出され、その端部にはそれぞれ電極端子１１１ｂｘ及び電極端子１１１ｃｘが形成されている。また、基板張出部１１１Ｔの端縁近傍には入力配線１１１ｄが形成され、その内端部にも端子１１１ｄｘが形成されている。
基板張出部１１１Ｔ上には、封止樹脂１２２を介して、半導体装置１２１が実装されている。この半導体装置１２１は、例えば液晶パネル１１０を駆動する液晶駆動用ＩＣチップである。半導体装置１２１の下面には図示しない多数のバンプ電極が形成されており、これらのバンプは基板張出部１１１Ｔ上の端子１１１ｂｘ，１１１ｃｘ，１１１ｄｘにそれぞれ導電接続される。
また、入力配線１１１ｄの外端部に形成された入力端子１１１ｄｙには、異方性導電膜１２４を介してフレキシブル配線基板１２３が実装されている。入力端子１１１ｄｙは、フレキシブル配線基板１２３に設けられた図示しない配線にそれぞれ導電接続されている。そして、外部からフレキシブル配線基板１２３を介して制御信号、映像信号、電源電位などが入力端子１１１ｄｙに供給され、半導体装置１２１において液晶駆動用の駆動信号が生成されて、液晶パネル１１０に供給されるようになっている。
以上のように構成された本実施形態の液晶表示装置１００によれば、半導体装置１２１を介して電極１１１ａと電極１１２ａとの間に適宜の電圧が印加されることにより、両電極１１１ａ，１１２ａが対向配置される画素部分の液晶を再配向させて光を変調することができ、これによって液晶パネル１１０内の画素が配列された表示領域に所望の画像を形成することができる。
図２は図１のＨ−Ｈ線における側面断面図であり、上記液晶表示装置１００における半導体装置１２１の実装構造の説明図である。図２に示すように、半導体装置１２１の能動面（図示下面）には、ＩＣ側端子として複数のバンプ電極１０が設けられ、その先端は上記基板１１１の端子１１１ｂｘ，１１１ｄｘに直接導電接触している。バンプ電極１０と端子１１１ｂｘ，１１１ｄｘとの間の導電接触部分の周囲には、熱硬化性樹脂などで構成される硬化された封止樹脂１２２が充填されている。
［半導体装置］
次に、半導体装置１２１の端子構造について説明する。図３は、端子が形成される半導体装置１２１の能動面側の構造を示す部分斜視図である。
半導体装置１２１は、例えば液晶表示装置の画素を駆動するＩＣチップであり、その能動面側には薄膜トランジスタ等の複数の電子素子や各電子素子間を接続する配線等の電子回路（集積回路）が形成されている（いずれも不図示）。
図３に示す半導体装置１２１では、その能動面１２１ａの長辺に沿って複数の電極パッド２４が整列配置されている。この電極パッド２４は、上述した電子素子等から引き出されたものであり、電子回路の外部電極として機能するものである。また、能動面１２１ａにおける電極パッド列２４ａの内側には、その電極パッド列２４ａに沿って直線状に連続する樹脂突起１２が形成されている。さらに、各電極パッド２４の表面から樹脂突起１２の表面にかけて、各電極パッド２４と樹脂突起１２の頂部とを結ぶ金属配線としての複数の導電膜２０が形成されている。そして、コアとしての樹脂突起１２と、樹脂突起１２の表面に配設された各導電膜２０とを含んでバンプ電極１０が構成されている。なお、図３の例では、電極パッド列２４ａの内側に樹脂突起１２を配置しているが、電極パッド列２４ａの外側に樹脂突起１２を配置してもよい。
図４は、バンプ電極１０の要部構成を示す図であり、図４（ａ）はバンプ電極の周辺の平面拡大図、図４（ｂ）は図４（ａ）のＡ−Ａ線における側面断面図である。
図４に示すように、半導体装置１２１の能動面１２１ａの周縁部には、Ａｌ等の導電性材料からなる複数の電極パッド２４が配列形成されている。また、半導体装置１２１の能動面全体にＳｉＮ等の電気絶縁性材料からなる保護膜としてのパッシベーション膜２６が形成されており、上述した各電極パッド２４の表面に、パッシベーション膜２６の開口部２６ａが形成されている。
そのパッシベーション膜２６の表面であって、電極パッド列２４ａの内側には、樹脂突起１２が形成されている。樹脂突起１２は、半導体装置１２１の能動面１２１ａから突出して形成され、略同一高さで直線状に延在しており、電極パッド列２４ａと平行に配設されている。この樹脂突起１２は、ポリイミド樹脂やアクリル樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、変性ポリイミド樹脂等の弾性を有する樹脂材料からなっており、インクジェット法を用いて形成されている。樹脂突起１２の断面形状は、図４（ｂ）に示すような半円状や台形状等の弾性変形が容易な形状とすることが望ましい。こうすることで、相手側基板との当接時にバンプ電極１０を容易に弾性変形させることが可能になり、相手側基板との導電接続の信頼性を向上させることができる。
また、各電極パッド２４の表面から樹脂突起１２の表面にかけて、各電極パッド２４と樹脂突起１２の頂部とを結ぶ金属配線としての複数の導電膜２０が形成されている。この導電膜２０は、例えば、Ａｕ、Ａｇ、ＴｉＷ、Ｃｕ、Ｎｉ、Ｐｄ、Ａｌ、Ｃｒ、Ｔｉ、Ｗ、ＮｉＶ等、または鉛フリーはんだ等の導電性材料からなっている。導電膜２０も本例ではインクジェット法を用いて形成されているが他の方法を用いてもよい。例えば、Ａｉ、Ｃｕ、Ｎｉ等の導電性金属を蒸着やスパッタリングなどによって成膜し、適宜のパターニング処理を適用することによって構成できる。また、Ｃｕ、Ｎｉ、Ａｌなどで構成された下地の導電膜の表面をさらにＡｕメッキ等で被覆し、導電接触性を高めることも可能である。
なお、導電膜２０は、電極パッド２４から樹脂突起１２を挟んで反対側に延設され、この反対側において、能動面１２１ａと密着している。すなわち、導電膜２０は、樹脂突起１２の外側における各電極パッド２４の表面に密着するとともに、樹脂突起１２の表面を経由して、樹脂突起１２の内側における能動面１２１ａにかけて形成され、この内側の能動面１２１ａに配置されたパッシベーション膜２６との間で密着面を形成している。このため、導電膜２０は、樹脂突起１２を挟んだ両側において能動面に固定されるため、相手側基板と接合する際に剥がれ等が生じにくい構造となっている。導電膜２０の形状はこれに限定されず変形可能であり、導電膜２０は少なくとも電極パッド２４と樹脂突起１２の頂部との間にわたって形成されていればよい。
先の図１に示すように、上記のバンプ電極１０は、封止樹脂１２２を介して基板１１１上の端子１１１ｂｘに熱圧着されている。封止樹脂１２２は熱硬化性樹脂であり、実装前においては未硬化状態若しくは半硬化状態となっている。封止樹脂１２２が未硬化状態であれば、実装前に半導体装置１２１の能動面（図示下面）又は基板１１１の表面に塗布すればよく、また、封止樹脂１２２が半硬化状態であれば、フィルム状若しくはシート状として、半導体装置１２１と基板１１１との間に介挿すればよい。封止樹脂１２２としてはエポキシ樹脂が一般的に用いられるが、他の樹脂でも同じ目的を達することができるものであれば良い。
半導体装置１２１の実装は、図示しない加熱加圧ヘッドなどを用いて半導体装置１２１を基板１１１上に加熱しながら加圧して行う。このとき、封止樹脂１２２は初期において加熱によって軟化し、この軟化した樹脂を押し分けるようにしてバンプ電極１０の頂部が端子１１１ｂｘに導電接触する。そして、上記の加圧によって内部樹脂である樹脂突起１２が押圧されて接触方向（図示上下方向）に弾性変形する。そして、この状態でさらに加熱を続けると封止樹脂１２２は架橋して熱硬化するので、加圧力を解放しても封止樹脂１２２によってバンプ電極１０が端子１１１ｂｘに導電接触しつつ弾性変形した状態に保持される。
［半導体装置の製造方法］
次に、本発明の半導体装置の製造方法について、特に、上記バンプ電極１０を形成する工程について説明する。
図５（ａ）〜（ｃ）は、半導体装置１２１の製造方法の一例を示す工程図である。この製造工程は、パッシベーション膜２６を形成する工程（図５（ａ））と、樹脂突起１２を形成する工程（図５（ｂ））と、導電膜２０を形成する工程（図５（ｃ））とを含む。本例では、樹脂突起１２及び導電膜２０を、インクジェット法を用いて形成する。
まず、図５（ａ）に示すように、半導体素子が形成された基板Ｐの能動面１２１ａ上にパッシベーション膜２６を形成する。すなわち、成膜法によりＳｉＯ2やＳｉＮ等のパッシベーション膜２６を基板Ｐ上に形成した後に、フォトリソグラフィ法を用いたパターニングにより開口部２６ａを形成する。開口部２６ａの形成は、パッシベーション膜２６上にスピンコート法、ディッピング法、スプレーコート法等によってレジスト層を形成し、さらに所定のパターンが形成されたマスクを用いてレジスト層に露光処理及び現像処理を施し、所定形状のレジストパターン（図示せず）を形成する。その後、このレジストパターンをマスクにして前記膜のエッチングを行って電極パッド２４を露出させる開口部２６ａを形成し、剥離液等を用いてレジストパターンを除去する。ここで、エッチングにはドライエッチングを用いるのが好ましく、ドライエッチングとしては反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）が好適に用いられる。エッチングとしてウェットエッチングを用いることもできる。
次に、図５（ｂ）に示すように、電極パッド２４及びパッシベーション膜２６が形成された基板Ｐの能動面１２１ａ上に、インクジェット法を用いて樹脂突起１２を形成する。すなわち、ヘッド３０１に設けられたノズル３２５から１滴あたりの液量が制御された液滴状の樹脂材（液体材料）を吐出（滴下）するとともに、ノズル３２５を基板Ｐに対向させ、さらにノズル３２５と基板Ｐとを相対移動させることによって、基板Ｐ上に樹脂材の所望形状の膜パターンを形成する。そして、この膜パターンを熱処理することにより樹脂突起１２を得る。
ここで、ヘッド３０１から複数の液滴を滴下して樹脂材の配置を行うことにより、樹脂材からなる膜の形状を任意に設定可能となるとともに、樹脂材の積層による樹脂突起１２の厚膜化が可能となる。例えば、樹脂材を基板Ｐ上に配置する工程と、樹脂材を乾燥する工程とを繰り返すことにより、樹脂材の乾燥膜が積層されて樹脂突起１２が確実に厚膜化される。また、ヘッド３０１に設けられた複数のノズル３２５から樹脂材を含む液滴を滴下することにより、樹脂材の配置量や配置のタイミングを部分ごとに制御することが可能である。なお、インクジェット法を用いた材料配置の詳しい例については後述する。
次に、図５（ｃ）に示すように、電極パッド２４の表面から樹脂突起１２の表面にかけて、電極パッド２４と樹脂突起１２の頂部とを結ぶ金属配線としての導電膜２０を形成する。すなわち、ヘッド３０１に設けられたノズル３２５から１滴あたりの液量が制御された液滴状の導電材料（液体材料）を吐出（滴下）するとともに、ノズル３２５を基板Ｐに対向させ、さらにノズル３２５と基板Ｐとを相対移動させることによって、基板Ｐ上に膜パターンを形成する。そして、この膜パターンを熱処理することにより導電膜２０を得る。
ここで、ヘッド３０１から複数の液滴を滴下して導電材料の配置を行うことにより、導電材料を含む膜の形状を任意に設定可能となるとともに、その膜の積層による導電膜２０の厚膜化が可能となる。例えば、導電材料を基板Ｐ上に配置する工程と、導電材料を乾燥する工程とを繰り返すことにより、導電材料の乾燥膜が積層されて導電膜２０が確実に厚膜化される。また、ヘッド３０１に設けられた複数のノズル３２５から導電材料を含む液滴を滴下することにより、導電材料の配置量や配置のタイミングを部分ごとに制御することが可能である。
以上の工程により、樹脂材をコアとするバンプ電極１０が基板Ｐ上に形成され、バンプ電極１０を備える半導体装置１２１が製造される。なお、導電膜２０の表面に、別の導電膜を形成してもよく、酸化防止などの所定の機能を有する機能膜を形成してもよい。
この半導体装置の製造方法によれば、バンプ電極１０のコアとなる樹脂材をインクジェット法を用いて形成することから、バンプ電極１０の厚膜化や製造コストの低減化を容易に図ることができる。
すなわち、インクジェット法では、基板Ｐ上の所望の局所領域に材料を配置することが可能であるから、フォトリソグラフィ法等に比べて膜形成のプロセスが簡素であるとともに使用材料に無駄が少なく、また、その材料配置の量や配置のタイミングを部分ごとに制御することが可能であるから使用材料の特性に応じて材料膜の厚膜化を図りやすい。
また、この製造方法では、導電膜２０もインクジェット法を用いて形成することから、導電膜２０の厚膜化や製造コストの低減化も図られる。
その結果、この製造方法により製造された半導体装置１２１は、バンプ電極１０の厚膜化により品質の安定化が図られるとともに、製造プロセスの簡素化や使用材料の低減により低コスト化が図られたものとなる。
図６は、インクジェット法に用いられるインクジェット装置ＩＪの概略構成を示す斜視図である。
このインクジェット装置ＩＪは、液滴吐出ヘッド（インクジェットヘッド）のノズルから材料インクを液滴状に吐出するものであり、液滴吐出ヘッド３０１、Ｘ軸方向駆動軸３０４、Ｙ軸方向ガイド軸３０５、制御装置ＣＯＮＴ、ステージ３０７、クリーニング機構３０８、基台３０９、及びヒータ３１５等を含んで構成される。
ステージ３０７は、このインクジェット装置ＩＪによりインク（液体材料）が配置される基板Ｐ（本例では半導体装置１２１）を支持するものであって、基板Ｐを基準位置に固定する不図示の固定機構を備えている。
液滴吐出ヘッド３０１は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とＹ軸方向とが一致している。複数のノズルは、液滴吐出ヘッド３０１の下面にＹ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド３０１の吐出ノズルからは、ステージ３０７に支持されている基板Ｐに対してインクが吐出（滴下）される。
Ｘ軸方向駆動軸３０４には、Ｘ軸方向駆動モータ３０２が接続されている。Ｘ軸方向駆動モータ３０２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ軸方向の駆動信号が供給されると、Ｘ軸方向駆動軸３０４を回転させる。Ｘ軸方向駆動軸３０４が回転すると、液滴吐出ヘッド３０１はＸ軸方向に移動する。
Ｙ軸方向ガイド軸３０５は、基台３０９に対して動かないように固定されている。ステージ３０７は、Ｙ軸方向駆動モータ３０３を備えている。Ｙ軸方向駆動モータ３０３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ軸方向の駆動信号が供給されると、ステージ３０７をＹ軸方向に移動する。
制御装置ＣＯＮＴは、液滴吐出ヘッド３０１に液滴の吐出制御用の電圧を供給する。また、Ｘ軸方向駆動モータ３０２に液滴吐出ヘッド３０１のＸ軸方向の移動を制御する駆動パルス信号を、Ｙ軸方向駆動モータ３０３にステージ３０７のＹ軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構３０８は、液滴吐出ヘッド３０１をクリーニングするものである。クリーニング機構３０８には、図示しないＹ軸方向の駆動モータが備えられている。このＹ軸方向の駆動モータの駆動により、クリーニング機構は、Ｙ軸方向ガイド軸３０５に沿って移動する。クリーニング機構３０８の移動も制御装置ＣＯＮＴにより制御される。
ヒータ３１５は、ここではランプアニールにより基板Ｐを熱処理する手段であり、基板Ｐ上に配置された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ３１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。
図７は、ピエゾ方式による液体材料の吐出原理を説明するための液滴吐出ヘッドの概略構成図である。
図７において、液体材料（インク）を収容する液体室３２１に隣接してピエゾ素子３２２が設置されている。液体室３２１には、液体材料を収容する材料タンクを含む液体材料供給系３２３を介して液体材料が供給される。ピエゾ素子３２２は駆動回路３２４に接続されており、この駆動回路３２４を介してピエゾ素子３２２に電圧を印加し、ピエゾ素子３２２を変形させて液体室３２１を弾性変形させる。そして、この弾性変形時の内容積の変化によってノズル３２５から液体材料が吐出されるようになっている。この場合、印加電圧の値を変化させることにより、ピエゾ素子３２２の歪み量を制御することができる。また、印加電圧の周波数を変化させることにより、ピエゾ素子３２２の歪み速度を制御することができる。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
図６に戻り、インクジェット装置ＩＪでは、ヘッド３０１と基板Ｐを支持するステージ３０７とを相対的に走査移動しつつヘッド３０１から基板Ｐに対して液体材料を液滴状に吐出（滴下）する。ヘッド３０１の吐出ノズルは、少なくとも非走査方向であるＹ軸方向に一定間隔で並んで設けられている（Ｘ軸方向：走査方向、Ｙ軸方向：非走査方向）。図６では、液滴吐出ヘッド３０１は、基板Ｐの進行方向に対し直角に配置されているが、液滴吐出ヘッド３０１の角度を調整し、基板Ｐの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド３０１の角度を調整することで、ノズル間のピッチを調節することができる。また、基板Ｐとノズル面との距離を任意に調節できるようにしてもよい。
ここで、本例で用いられる、液滴吐出ヘッド３０１からの吐出に好適なインク（液体材料）について説明する。
本実施形態で用いるインク（液体材料）は、樹脂材を溶媒に溶解させた溶解液（樹脂突起の液体材料）、または導電性微粒子を分散媒に分散させた分散液（導電膜の液体材料）、若しくはその前駆体からなるものである。導電性微粒子として、例えば金、銀、銅、パラジウム、ニオブ及びニッケル等を含有する金属微粒子の他、これらの前駆体、合金、酸化物、並びに導電性ポリマーやインジウム錫酸化物等の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の粒径は１ｎｍ〜０．１μｍ程度であることが好ましい。０．１μｍより大きいと、ヘッド３０１のノズルに目詰まりが生じるおそれがあるだけでなく、得られる膜の緻密性が悪化する可能性がある。また、１ｎｍより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
溶媒や分散媒としては、上記の樹脂を溶解または上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。
また、インクには、適宜フィラー又はバインダーを含有させることができる。例えば、ビニル系シランカップリング剤の他、アミノ系、エポキシ系、メタクリロキシ系、メルカプト系、ケチミン系、カチオン系、アミノ系等のシランカップリング剤を例示できる。また、チタネート系、アルミネート系のカップリング剤を含有させても良い。その他、セルロース系、シロキサン、シリコンオイル等のバインダーを含有させても良い。このような添加剤を含有させることにより、分散性向上、下地との密着性向上、膜の平坦性向上等が図られる。
インクの表面張力は０．０２Ｎ／ｍ〜０．０７Ｎ／ｍの範囲内であることが好ましい。インクジェット法にて液体を吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、インクには、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
インクの粘度は１ｍＰａ・ｓ〜５０ｍＰａ・ｓであることが好ましい。インクジェット法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となるだけでなく、液滴の吐出量が減少する。
図８は、本発明の参考形態に係る、インクジェット法を用いて基板上に線状の膜パターンを形成する工程の一例を示す模式図である。
各図に示す材料配置工程では、ヘッド３０１から液体材料を液滴にして吐出し、その液滴を一定の距離（ピッチ）ごとに基板Ｐ上に配置する。そして、この液滴の配置動作を繰り返すことにより、基板Ｐ上に膜パターンを形成する。
図８の例では、まず、図８（ａ）に示すように、ヘッド３０１から吐出した液滴Ｌ１を、液滴Ｌ１同士が基板Ｐ上で互いに接しないように、一定の間隔をあけて基板Ｐ上に配置する。すなわち、基板Ｐ上に配置した直後の液滴Ｌ１の直径よりも大きいピッチＰ１で基板Ｐ上に液滴Ｌ１を順次配置する。
基板Ｐ上に液滴Ｌ１を配置した後、溶媒または分散媒の除去を行うため、必要に応じて乾燥処理を行う。乾燥処理は、例えばホットプレート、電気炉などの加熱手段を用いた一般的な加熱処理の他に、ランプアニールを用いて行ってもよい。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、ＹＡＧレーザー、アルゴンレーザー、炭酸ガスレーザー、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌなどのエキシマレーザーなどを使用することができる。
また、乾燥処理は液体材料の吐出と並行して同時に進行させることも可能である。例えば、基板を予め加熱しておいたり、液体吐出ヘッドの冷却とともに沸点の低い溶媒や分散媒を使用したりすることにより、基板に液滴を配置した直後から、その液滴の乾燥を進行させることができる。
次に、図８（ｂ）に示すように、上述した液滴の配置動作を繰り返す。すなわち、図８（ａ）に示した前回と同様に、ヘッド３０１から液体材料を液滴Ｌ２にして吐出し、その液滴Ｌ２を一定距離ごとに基板Ｐに配置する。このとき、液滴Ｌ２同士の距離間隔は、前回と同じ（ピッチＰ２＝Ｐ１）であり、液滴Ｌ２同士は互いに接しない。また、液滴Ｌ２の配置を開始する位置を前回の液滴Ｌ１が配置されている位置から所定距離Ｓ１だけずらす。すなわち、基板Ｐ上に配置された前回の液滴Ｌ１の中心位置と、今回の液滴Ｌ２の中心位置とは上記距離Ｓ１だけ離れた位置関係となる。このずらす距離（シフト量Ｓ１）は、本実施形態例では、上記ピッチＰ１，Ｐ２よりも狭く（Ｓ１＜Ｐ１＝Ｐ２）、かつ先に基板Ｐに配置された液滴Ｌ１に次の液滴Ｌ２が一部重なるように定められている。
液滴Ｌ２を基板Ｐ上に配置する際、今回の液滴Ｌ２と前回の液滴Ｌ１とが接するが、前回の液滴Ｌ１はすでに溶媒や分散媒が完全に又はある程度除去されているので、両者が合体して基板Ｐ上で広がることは少ない。
なお、図８（ｂ）では、液滴Ｌ２の配置を開始する位置を、前回と同じ側（図８（ｂ）に示す左側）としているが、逆側（図８（ｂ）に示す右側）としてもよい。この場合、ヘッド３０１と基板Ｐとの相対移動の距離を少なくできる。
また、液滴Ｌ２を基板Ｐ上に配置した後、溶媒や分散媒の除去を行うために、前回と同様に、必要に応じて乾燥処理を行う。この場合も、溶媒や分散媒の除去だけでなく、分散液を導電膜に変換するまで、加熱や光照射の度合いを高めても差し支えないが、溶媒や分散媒をある程度除去できれば十分である。
この後、図８（ｃ）に示すように、上述した液滴の配置動作を複数回繰り返す。各回において、配置する液滴Ｌｎ同士の距離間隔（ピッチＰｎ）は、最初の回の距離と同じ（ピッチＰｎ＝Ｐ１）で、常に一定である。そのため、基板Ｐ上に配置した直後の液滴Ｌｎ同士が接することはなく、液滴同士が合体して基板Ｐ上で広がることが抑制される。なお、基板Ｐの表面が予め撥液性に加工されていることにより、基板Ｐ上に配置した液滴の広がりが抑制される。そして、液滴同士が上下に重ねて配置されることにより、基板Ｐ上に配置された液体材料の厚みが増す。
また、図８（ｃ）において、液滴の配置動作を複数回繰り返す際、各回ごとに、液滴Ｌｎの配置を開始する位置を、前回の液滴が配置された位置から所定距離だけずらす。この液滴の配置動作の繰り返しにより、基板Ｐ上に配置された液滴同士の隙間が埋まり、線状の連続したパターンが形成される。なお、基板上に形成される膜パターンは、常に同じピッチによる液滴配置によって形成され、全体がほぼ等しい形成過程を経ているため、構造が均質なものとなる。
図９及び図１０は、本発明の参考形態に係る、基板Ｐ上に形成される膜パターンの一例を示している。図９及び図１０の例では、ヘッド３０１に、複数のノズル３２５が一列に配列されており、これら複数のノズル３２５のうちの少なくとも１つのノズル（本例では３つのノズル）を選択的に使用して、基板Ｐに向けて液体材料を吐出する。
図９に示す例では、液滴Ｌｎの配置動作を繰り返す際、液滴Ｌｎの配置を開始する位置を複数のノズル３２５の配列方向と直交する方向にずらす。すなわち、図９（ａ）に示すように、所定のピッチＰ３で液滴Ｌｎを基板Ｐ上に配置するとともに、図９（ｂ）に示すように、ノズル３２５の配列方向と直交する方向に、開始地点を所定距離Ｓだけずらしながら、液滴Ｌｎの配置動作を繰り返す。これにより、基板Ｐ上に、複数のノズル３２５の配列方向と直交する方向に連続するパターンが形成される。
また、この場合、ヘッド３０１の複数のノズル３２５のうちの３つのノズルから液体材料を同時に吐出することにより、３本の線状のパターンが形成される。
図１０に示す例では、液滴Ｌｎの配置動作を繰り返す際、液滴Ｌｎの配置を開始する位置を複数のノズル３２５の配列方向と平行にずらす。すなわち、図１０（ａ）に示すように、所定のピッチＰ３で液滴Ｌｎを基板Ｐ上に配置するとともに、図１０（ｂ）に示すように、ノズル３２５の配列方向と平行に、開始地点を所定距離Ｓだけずらしながら、液滴Ｌｎの配置動作を繰り返す。これにより、基板Ｐ上に、複数のノズル３２５の配列方向に連続するパターンが形成される。
また、この場合、所定のピッチＰ３ごとに配置する液滴の数に応じて、複数本の線状のパターンが形成される。
なお、図９及び図１０のそれぞれに示した複数の線状のパターンを互いに重ねるように形成することにより、液体材料の膜を基板上に面状に形成することが可能である。
また、液滴配置の開始地点をずらす量（シフト量）やそのずらす方向（シフト方向）は、上述した例に限定されるものではない。例えば、液滴の配置動作を繰り返す際、液滴の配置を開始する位置を複数のノズル３２５の配列方向に対して斜め方向にずらしてもよい。この場合、複数のノズル３２５の配列方向に対して斜めに連続するパターンを形成することが可能となる。
このように、インクジェット法では、使用するノズル、液滴の配置ピッチ、開始地点のずらす距離（シフト量）、ずらす方向（シフト方向）等をそれぞれ適宜設定することにより、様々な形状の膜を基板上に形成できる。
また、液滴の量、液滴の配置ピッチ、及び基板の表面の濡れ性の各パラメータの組み合わせを適切に制御することにより、より良好な形状の膜を形成できる。
図１１は、インクジェット法を用いて基板上に線状の膜パターンを形成する工程の他の例を示す模式図である。
この材料配置工程では、基板上に複数の線状パターンを形成する第１工程（図１１（ａ））と、その複数の線状パターンを一体化させる第２工程（図１１（ｂ））とを含む。
第１工程では、図１１（ａ）に示すように、ヘッド３０１から液体材料を液滴にして吐出し、その液滴を一定の距離（ピッチ）ごとに基板Ｐ上に配置する。そして、この液滴の配置動作を繰り返すことにより、基板Ｐ上に複数（本例では２本）の線状パターンＷ１，Ｗ２を形成する。
液滴の吐出条件、特に、液滴の体積及び液滴の配置ピッチは、基板Ｐ上に形成される線状パターンＷ１，Ｗ２の縁部の形状が凹凸の微小な良好な状態となるように定められている。なお、基板Ｐの表面が予め撥液性に加工されていることにより、基板Ｐ上に配置した液滴の広がりが抑制され、その結果、線状パターンの縁部の形状を、上述した良好な状態に確実に制御できる。
複数の線状パターンＷ１，Ｗ２は、２本同時に形成してもよく、１本ずつ形成してもよい。なお、１本ずつ複数の線状パターンＷ１，Ｗ２を形成する場合は、２本同時に形成する場合に比べて、乾燥処理の回数の合計が増える可能性があるため、基板Ｐの撥液性が損なわれないように、乾燥条件を定めるとよい。
また、本例では、複数の線状パターンＷ１，Ｗ２は、互いに離間した位置に配置されているが、互いに一部重なるように配置してもよい。
次に、第２工程では、図１１（ｂ）に示すように、ヘッド３０１から液体材料を液滴にして吐出し、複数の線状パターンＷ１，Ｗ２の間にその液滴を配置し、複数の線状パターンＷ１，Ｗ２同士を一体化させる。
図１２（ａ）〜（ｃ）は、上記第２工程において、複数の線状パターンＷ１，Ｗ２の間に複数の液滴を配置する例をそれぞれ示している。
図１２（ａ）の例では、前述した第１工程と同じ吐出条件で、複数の線状パターンＷ１，Ｗ２の間に複数の液滴Ｌｎを配置する。すなわち、第１工程と同じ体積及び配置ピッチで、複数の液滴Ｌｎを複数の線状パターンＷ１，Ｗ２の間に配置し、この配置動作を複数回繰り返す。複数の線状パターンＷ１，Ｗ２の間には、各線状パターンＷ１，Ｗ２を壁とする凹部が形成されており、複数の液滴Ｌｎはこの凹部の内部に順次収容される。
液滴の配置動作は、例えば、上記凹部が液滴（液体材料）によって満たされるまで繰り返される。なお、第２工程では、繰り返される一連の液滴の配置動作のたびごとに、第１工程と同様に分散媒の除去を行うための乾燥処理を行ってもよいが、乾燥処理を省略してもよい。すなわち、第２工程では、未乾燥の液滴同士が基板上で重なっても、複数の線状パターンＷ１，Ｗ２が壁となって基板Ｐ上での広がりが防止される。乾燥処理を省略することにより、スループットの向上が図られる。
図１２（ｂ）の例では、前述した第１工程の吐出条件と異なり、第１工程に比べて、液滴Ｌｎの体積を大きくしている。すなわち、一度に吐出される液体材料の量を増やしている。なお、本例では、液滴Ｌｎの配置ピッチは、第１工程と同じである。液滴Ｌｎの体積を大きくすることにより、複数の線状パターンＷ１，Ｗ２によって形成される凹部が、短時間で液滴によって満たされる。
図１２（ｃ）の例では、前述した第１工程の吐出条件と異なり、第１工程に比べて、液滴Ｌｎの配置ピッチを狭くしている。なお、液滴Ｌｎの体積は、第１工程と同じでもよく、図１２（ｂ）に示したように第１工程に比べて大きくしてもよい。液滴の配置ピッチを狭くすることにより、単位面積あたりの液滴の配置量が増え、複数の線状パターンＷ１，Ｗ２によって形成される凹部が、短時間で液滴によって満たされる。
図１１（ｂ）に戻り、複数の線状パターンＷ１，Ｗ２の間に複数の液滴が配置され、その間の凹部が液滴（液体材料）で満たされることにより、複数の線状パターンＷ１，Ｗ２同士が一体化されて、１本の線状パターンＷが形成される。この線状パターンＷの線幅は、先に形成した複数の線状パターンＷ１，Ｗ２の各線幅を含むことから、幅広化が達成されたものとなる。
この場合、第１工程で形成する複数の線状パターンＷ１，Ｗ２の距離間隔に応じて、最終的な線状パターンＷの線幅が定まる。すなわち、第１工程で形成する複数の線状パターンの距離間隔を変化させることにより、一体化後の最終的な線状パターンＷの幅を制御できる。
また、第１工程で形成する複数の線状パターンＷ１，Ｗ２の基板の表面からの高さ（厚み）を変化させることにより、一体化後の線状パターンＷの膜厚を制御できる。例えば、第１工程で形成する複数の線状パターンＷ１，Ｗ２の高さを増すことにより、一体化後の線状パターンＷの膜厚を容易に増加させることができる。
なお、本例では、第１工程で２本の線状パターンを形成したが、線状パターンを３本以上形成してもよい。一体化される線状パターンの数を増やすことにより、より広い線幅の線状パターンを容易に形成できる。
インクを基板上に配置するにあたり、基板の表面を予め液体材料に対して撥液性に加工することにより、基板上に配置した液滴の広がりを抑制でき、膜の厚膜化及び形状の安定化が図られる。
この撥液化工程では、膜を形成する基板の表面を、液体材料に対して撥液性に加工する。具体的には、液体材料に対する所定の接触角が、６０［ｄｅｇ］以上、好ましくは９０［ｄｅｇ］以上１１０［ｄｅｇ］以下となるように表面処理を施す。
表面の撥液性（濡れ性）を制御する方法としては、例えば、基板の表面に自己組織化膜を形成する方法、プラズマ処理法等を採用できる。
自己組織膜形成法では、膜を形成すべき基板の表面に、有機分子膜などからなる自己組織化膜を形成する。
基板表面を処理するための有機分子膜は、基板に結合可能な官能基と、その反対側に親液基あるいは撥液基といった基板の表面性を改質する（表面エネルギーを制御する）官能基と、これらの官能基を結ぶ炭素の直鎖あるいは一部分岐した炭素鎖を備えており、基板に結合して自己組織化して分子膜、例えば単分子膜を形成する。
ここで、自己組織化膜とは、基板など下地層等構成原子と反応可能な結合性官能基とそれ以外の直鎖分子とからなり、該直鎖分子の相互作用により極めて高い配向性を有する化合物を、配向させて形成された膜である。この自己組織化膜は、単分子を配向させて形成されているので、極めて膜厚を薄くすることができ、しかも、分子レベルで均一な膜となる。すなわち、膜の表面に同じ分子が位置するため、膜の表面に均一でしかも優れた撥液性や親液性を付与することができる。
上記の高い配向性を有する化合物として、例えばフルオロアルキルシランを用いることにより、膜の表面にフルオロアルキル基が位置するように各化合物が配向されて自己組織化膜が形成され、膜の表面に均一な撥液性が付与される。
自己組織化膜を形成する化合物としては、ヘプタデカフルオロ−１，１，２，２テトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロ−１，１，２，２テトラヒドロデシルトリメトキシシラン、ヘプタデカフルオロ−１，１，２，２テトラヒドロデシルトリクロロシラン、トリデカフルオロ−１，１，２，２テトラヒドロオクチルトリエトキシシラン、トリデカフルオロ−１，１，２，２テトラヒドロオクチルトリメトキシシラン、トリデカフルオロ−１，１，２，２テトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン（以下「ＦＡＳ」という）を挙げることができる。使用に際しては、一つの化合物を単独で用いてもよく、２種以上の化合物を組み合わせて使用してもよい。なお、ＦＡＳを用いることにより、基板との密着性と良好な撥液性とを得ることができる。
ＦＡＳは、一般的に構造式ＲｎＳｉＸ（4-n）で表される。ここでｎは１以上３以下の整数を表し、Ｘはメトキシ基、エトキシ基、ハロゲン原子などの加水分解基である。またＲはフルオロアルキル基であり、（ＣＦ3）（ＣＦ2）x（ＣＨ2）yの（ここでｘは０以上１０以下の整数を、ｙは０以上４以下の整数を表す）構造を持ち、複数個のＲ又はＸがＳｉに結合している場合には、Ｒ又はＸはそれぞれすべて同じでもよく、異なっていてもよい。Ｘで表される加水分解基は加水分解によりシラノールを形成して、基板（ガラス、シリコン）等の下地のヒドロキシル基と反応してシロキサン結合で基板と結合する。一方、Ｒは表面に（ＣＦ3）等のフルオロ基を有するため、基板等の下地表面を濡れない（表面エネルギーが低い）表面に改質する。
有機分子膜などからなる自己組織化膜は、上記の原料化合物と基板とを同一の密閉容器中に入れておき、室温の場合は２〜３日程度の間放置すると基板上に形成される。また、密閉容器全体を１００℃に保持することにより、３時間程度で基板上に形成される。以上に述べたのは、気相からの形成法であるが、液相からも自己組織化膜を形成できる。例えば、原料化合物を含む溶液中に基板を浸積し、洗浄、乾燥することで基板上に自己組織化膜が得られる。
なお、自己組織化膜を形成する前に、基板表面に紫外光を照射したり、溶媒により洗浄したりして、前処理を施すことが望ましい。
プラズマ処理法では、常圧又は真空中で基板にプラズマ照射する。プラズマ処理に用いるガス種は、導電膜配線を形成すべき基板の表面材質等を考慮して種々選択できる。処理ガスとしては、例えば、４フッ化メタン、パーフルオロヘキサン、パーフルオロデカン等が例示できる。
なお、基板の表面を撥液性に加工する処理は、所望の撥液性を有するフィルム、例えば４フッ化エチレン加工されたポリイミドフィルム等を基板表面に貼着することによっても行うことができる。また、ポリイミドフィルムをそのまま基板として用いてもよい。
また、基板表面が所望の撥液性よりも高い撥液性を有する場合、１７０〜４００ｎｍの紫外光を照射したり、基板をオゾン雰囲気に曝したりすることにより、基板表面を親液化する処理を行って表面の状態を制御するとよい。
図１３は、端子が形成される半導体装置１２１の能動面側の構造の他の例を示す部分斜視図である。なお、上述した実施形態と同様の構成要素については同一の符号を付し、その説明を省略または簡略化する。
先の図３に示した半導体装置１２１では、能動面１２１ａ上に略同一高さで線状に延在する樹脂突起１２が形成されているのに対し、本実施形態では、図１３に示すように、能動面１２１ａ上に略同一直線上に並ぶ複数の樹脂突起１２が形成されている。複数の樹脂突起１２は電極パッド２４に１対１に対応して配列形成されており、各樹脂突起１２のそれぞれに導電膜２０が形成されている。
バンプ電極１０のそれぞれが個別にコアとしての樹脂突起１２を備えることにより、半導体装置１２１の実装時において、バンプ電極１０のそれぞれがより確実に弾性変形し、相手側基板との導電接続の信頼性の向上が図られる。なお、本発明の製造法法では、インクジェット法を用いて樹脂突起１２を形成することから、こうした島状に離間配置された複数の樹脂突起１２も容易に形成することができる。
なお、複数の樹脂突起１２と電極パッド２４との配置関係は１対１に限らず、数個の電極パッド２４に対して１つの樹脂突起１２を配してもよい。
［電子機器］
次に、上述した電気光学装置又は半導体装置を備えた電子機器について説明する。
図１４は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話１３００は、上述した電気光学装置を小サイズの表示部１３０１として備え、複数の操作ボタン１３０２、受話口１３０３、及び送話口１３０４を備えて構成されている。
上述した電気光学装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、いずれの場合にも電気的接続の信頼性に優れた電子機器を提供することができる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
電気光学装置の一実施形態である液晶表示装置を示す模式図。 液晶表示装置における半導体装置の実装構造の説明図。 半導体装置の斜視図。 同、半導体装置の端子部分を拡大して示す図。 同、半導体装置の製造方法を説明するための工程図。 インクジェット装置の概略構成を示す斜視図。 ピエゾ方式による液体材料の吐出原理を説明するための図。 インクジェット法を用いて基板上に線状の膜パターンを形成する工程の一例を示す模式図。 基板上に形成される膜パターンの一例を示す図。 基板上に形成される膜パターンの一例を示す図。 インクジェット法を用いて基板上に線状の膜パターンを形成する工程の他の例を示す模式図。 複数の線状パターンの間に複数の液滴を配置する例を示す図。 半導体装置の他の例を示す斜視図。 電子機器の一例を示す斜視図。
符号の説明
１０…バンプ電極、１２…樹脂突起、２０…導電膜（金属配線）、２４…電極パッド（電極端子）、２４ａ…電極パッド列、１００…液晶表示装置（電気光学装置）、１１１…基板（回路基板）、１１１ｂｘ，１１１ｃｘ，１１１ｄｘ…電極端子、１２１…半導体装置、１２１ａ…能動面、１２２…封止樹脂、１３００…携帯電話（電子機器）。

Claims (9)

  1. コアとなる樹脂材の少なくとも頂部に導電膜が配置されたバンプ電極を有する半導体装置の製造方法であって、
    電極端子が形成された基板上に、インクジェット法を用いて線状の膜パターンを形成する工程と、
    前記電極端子と前記樹脂材の頂部とを結ぶ前記導電膜を形成する工程と、を有し、
    前記線状の膜パターンを形成する工程は、
    前記電極端子が形成された基板上に、前記樹脂材の縁部となる複数の線状パターンをインクジェット法によって形成する第１工程と、
    前記複数の線状パターンを壁とする凹部の内部にインクジェット法で複数の液滴を収容し、前記樹脂材を形成して、前記複数の線状パターンを一体化させる第２工程とを有することを特徴とする半導体装置の製造方法。
  2. 吐出手段から前記複数の液滴を滴下することにより、前記樹脂材の配置を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記吐出手段は、液滴吐出用の複数のノズルを有することを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記樹脂材を配置する工程と、前記樹脂材を乾燥する工程とを繰り返すことを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記樹脂材の配置の前に、前記基板の表面を予め液体材料に対して撥液性に加工する工程を有することを特徴とする請求項１から請求項４のいずれか一項に記載の半導体装置の製造方法。
  6. 前記樹脂材の配置により前記基板上に略同一高さで線状に延在する樹脂突起を形成することを特徴とする請求項１から請求項５のいずれか一項に記載の半導体装置の製造方法。
  7. 前記樹脂材の配置により前記基板上に略同一直線上に並ぶ複数の樹脂突起を形成することを特徴とする請求項１から請求項５のいずれか一項に記載の半導体装置の製造方法。
  8. 前記導電膜を、インクジェット法を用いて形成することを特徴とする請求項１から請求項７のいずれか一項に記載の半導体装置の製造方法。
  9. 前記導電膜の形成材料を含む液滴を一定の距離ごとに前記基板上に配置する工程を、該液滴の配置を開始する位置をずらしながら繰り返すことを特徴とする請求項８に記載の半導体装置の製造方法。
JP2005004844A 2005-01-12 2005-01-12 半導体装置の製造方法 Expired - Fee Related JP4207004B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005004844A JP4207004B2 (ja) 2005-01-12 2005-01-12 半導体装置の製造方法
US11/311,800 US7348269B2 (en) 2005-01-12 2005-12-19 Manufacturing method of semiconductor device, semiconductor device, circuit board, electro-optic device, and electronic apparatus
TW094146373A TWI304608B (en) 2005-01-12 2005-12-23 Manufacturing method of semiconductor device, semiconductor device, circuit board, electro-optic device, and electronic apparatus
KR1020060003145A KR100747959B1 (ko) 2005-01-12 2006-01-11 반도체 장치의 제조 방법
CNB2006100036920A CN100390941C (zh) 2005-01-12 2006-01-11 半导体装置及其制法、电路基板、电光学装置和电子仪器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005004844A JP4207004B2 (ja) 2005-01-12 2005-01-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006196570A JP2006196570A (ja) 2006-07-27
JP4207004B2 true JP4207004B2 (ja) 2009-01-14

Family

ID=36653823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005004844A Expired - Fee Related JP4207004B2 (ja) 2005-01-12 2005-01-12 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7348269B2 (ja)
JP (1) JP4207004B2 (ja)
KR (1) KR100747959B1 (ja)
CN (1) CN100390941C (ja)
TW (1) TWI304608B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI315013B (en) * 2005-08-08 2009-09-21 Innolux Display Corp Back light module and liquid crystal display using the same
DE102005062271B3 (de) * 2005-12-24 2007-03-08 Leoni Ag Verfahren zum Aufbringen von Material auf ein Bauteil sowie Bauteil
JP4888650B2 (ja) * 2007-01-11 2012-02-29 セイコーエプソン株式会社 半導体装置及び電子デバイスの製造方法
JP4582347B2 (ja) * 2007-02-19 2010-11-17 セイコーエプソン株式会社 半導体装置及びその製造方法
US8097497B2 (en) * 2007-03-30 2012-01-17 Xerox Corporation Inkjet printed wirebonds, encapsulant and shielding
JP4396746B2 (ja) 2007-08-13 2010-01-13 セイコーエプソン株式会社 電子デバイス
JP5169071B2 (ja) * 2007-08-21 2013-03-27 セイコーエプソン株式会社 電子部品、電子装置、電子部品の実装構造体及び電子部品の実装構造体の製造方法
KR100945207B1 (ko) 2008-09-08 2010-03-03 한국전기연구원 불소기 실란 처리된 고점적 코일용 코팅재의 제조방법 및 이에 의해 제조된 코팅재 그리고 그 코팅재가 피복된 코일
KR100963224B1 (ko) * 2009-02-03 2010-06-10 (주) 더몰론코리아 물 또는 공기 중에서 겸용 사용이 가능한 세라믹 코팅 히터
US8493746B2 (en) * 2009-02-12 2013-07-23 International Business Machines Corporation Additives for grain fragmentation in Pb-free Sn-based solder
TWI587734B (zh) 2009-03-26 2017-06-11 精工愛普生股份有限公司 有機ｅｌ裝置、有機ｅｌ裝置之製造方法、及電子機器
JP5149876B2 (ja) * 2009-07-23 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8501539B2 (en) * 2009-11-12 2013-08-06 Freescale Semiconductor, Inc. Semiconductor device package
US8329509B2 (en) 2010-04-01 2012-12-11 Freescale Semiconductor, Inc. Packaging process to create wettable lead flank during board assembly
JP5445293B2 (ja) * 2010-04-07 2014-03-19 新日鐵住金株式会社 バンプ形成方法
JP5590711B2 (ja) * 2010-05-14 2014-09-17 富士機械製造株式会社 発光素子実装方法及び発光素子実装構造
JP5450570B2 (ja) * 2010-12-03 2014-03-26 日本特殊陶業株式会社 導体パターンの形成方法
CN102789994B (zh) 2011-05-18 2016-08-10 飞思卡尔半导体公司 侧面可浸润半导体器件
US8841758B2 (en) 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
CN105895611B (zh) 2014-12-17 2019-07-12 恩智浦美国有限公司 具有可湿性侧面的无引线方形扁平半导体封装
CN106206409B (zh) * 2015-05-08 2019-05-07 华邦电子股份有限公司 堆叠电子装置及其制造方法
KR20180057773A (ko) * 2016-11-21 2018-05-31 엘지디스플레이 주식회사 표시장치 및 그의 제조방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272737A (ja) 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
US5677246A (en) * 1994-11-29 1997-10-14 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices
JP3610787B2 (ja) * 1998-03-24 2005-01-19 セイコーエプソン株式会社 半導体チップの実装構造体、液晶装置及び電子機器
KR100449307B1 (ko) 1998-06-12 2004-09-18 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
US6396145B1 (en) 1998-06-12 2002-05-28 Hitachi, Ltd. Semiconductor device and method for manufacturing the same technical field
JP2001110831A (ja) 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP2001189347A (ja) 2000-01-05 2001-07-10 Seiko Epson Corp 半導体装置及びその製造方法、並びに電子装置
US6903491B2 (en) * 2001-04-26 2005-06-07 Matsushita Electric Industrial Co., Ltd. Piezoelectric element, actuator, and inkjet head
JP3784721B2 (ja) 2002-01-10 2006-06-14 日東電工株式会社 半田溶滴吐出装置及び半田溶滴吐出方法
JP3969295B2 (ja) 2002-12-02 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器
JP2004335915A (ja) * 2003-05-12 2004-11-25 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP3906921B2 (ja) 2003-06-13 2007-04-18 セイコーエプソン株式会社 バンプ構造体およびその製造方法
JP3678239B2 (ja) * 2003-06-30 2005-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005101527A (ja) 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP4218622B2 (ja) 2003-10-09 2009-02-04 セイコーエプソン株式会社 半導体装置の製造方法
JP4096880B2 (ja) * 2004-01-13 2008-06-04 セイコーエプソン株式会社 電気泳動表示装置及びその製造方法
JP2004266301A (ja) 2004-06-23 2004-09-24 Seiko Epson Corp 応力緩和層形成装置及びこれを有する半導体製造装置

Also Published As

Publication number Publication date
KR100747959B1 (ko) 2007-08-08
TWI304608B (en) 2008-12-21
TW200634915A (en) 2006-10-01
US7348269B2 (en) 2008-03-25
US20060154468A1 (en) 2006-07-13
JP2006196570A (ja) 2006-07-27
CN1819116A (zh) 2006-08-16
CN100390941C (zh) 2008-05-28
KR20060082417A (ko) 2006-07-18

Similar Documents

Publication Publication Date Title
JP4207004B2 (ja) 半導体装置の製造方法
US7220682B2 (en) Pattern and fabricating method therefor, device and fabricating method therefor, electro-optical apparatus, electronic apparatus, and method for fabricating active matrix substrate
KR100688276B1 (ko) 마스크, 마스크의 제조 방법, 패턴 형성 방법, 배선 패턴형성 방법
JP4677937B2 (ja) 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
KR100726273B1 (ko) 박막트랜지스터, 전기 광학 장치, 및 전자 기기
KR100726271B1 (ko) 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기
KR100699641B1 (ko) 전기 광학 장치용 패널 및 그 제조 방법, 전기 광학 장치및 전자기기
JP2004363560A (ja) 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
KR20070109936A (ko) 금속 배선 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스 및 전기 광학 장치 및 전자 기기
US20050005799A1 (en) Method for forming thin film pattern, device and production method therefor, electro-optical apparatus and electronic apparatus, and production method for active matrix substrate
US20050042320A1 (en) Device, method of manufacture thereof, manufacturing method for active matrix substrate, electro-optical apparatus and electronic apparatus
KR100782493B1 (ko) 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법
JP4742715B2 (ja) 配線パターンの形成方法、及び配線基板の製造方法
KR100770286B1 (ko) 배선 기판의 제조 방법
JP2004335962A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP5095650B2 (ja) 膜パターンとその膜パターン形成方法、及び導電膜配線、並びに電気光学装置
JP4517584B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP2006135236A (ja) 電子デバイスの実装方法、回路基板、及び電子機器
JP2006043623A (ja) パターンの形成方法、デバイスの製造方法、デバイス、アクティブマトリクス基板の製造方法、電気光学装置及び電子機器
JP2004342917A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080604

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081007

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees