KR100699641B1 - 전기 광학 장치용 패널 및 그 제조 방법, 전기 광학 장치및 전자기기 - Google Patents

전기 광학 장치용 패널 및 그 제조 방법, 전기 광학 장치및 전자기기 Download PDF

Info

Publication number
KR100699641B1
KR100699641B1 KR1020050020894A KR20050020894A KR100699641B1 KR 100699641 B1 KR100699641 B1 KR 100699641B1 KR 1020050020894 A KR1020050020894 A KR 1020050020894A KR 20050020894 A KR20050020894 A KR 20050020894A KR 100699641 B1 KR100699641 B1 KR 100699641B1
Authority
KR
South Korea
Prior art keywords
substrate
convex portion
electro
external connection
panel
Prior art date
Application number
KR1020050020894A
Other languages
English (en)
Other versions
KR20060044347A (ko
Inventor
하루키 이토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060044347A publication Critical patent/KR20060044347A/ko
Application granted granted Critical
Publication of KR100699641B1 publication Critical patent/KR100699641B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

전자 부품을 전기적으로 접속하기 위한 복수의 외부 접속 단자가 구비된 전기 광학 장치용 패널로서, 기판과, 상기 기판 상에 마련된 복수의 배선과, 상기 복수의 배선 상 또는 상기 기판 상에 마련된 수지로 이루어지는 볼록부와, 상기 볼록부의 표면의 적어도 일부를 덮도록 마련되고, 상기 각 배선과 전기적으로 접속된 도전층이 구비되고, 상기 외부 접속 단자는 상기 볼록부와 상기 도전층으로 구성된다.

Description

전기 광학 장치용 패널 및 그 제조 방법, 전기 광학 장치 및 전자기기{PANEL FOR ELECTRO-OPTICAL APPARATUS, METHOD OF MANUFACTURE THEREOF, ELECTRO-OPTICAL APPARATUS AND ELECTRONIC APPARATUS}
도 1은 액정 패널의 개략 구성을 나타내는 사시도,
도 2a는 도 1에 나타내는 연장 영역의 A-A'선 단면도, 도 2b는 도 1에 나타내는 연장 영역의 B-B'선 단면도,
도 3a 및 도 3b는 도 1에 나타내는 연장 영역의 다른 B-B'선 단면도,
도 4a∼도 4c는 포토리소그래피법에 의한 볼록부의 형성 방법을 나타내는 도면,
도 5a∼도 5c는 포토리소그래피법에 의한 볼록부의 형성 방법을 나타내는 도면,
도 6a∼도 6c는 포토리소그래피법에 의한 도전층의 형성 방법을 나타내는 도면,
도 7a∼도 7c는 포토리소그래피법에 의한 도전층의 형성 방법을 나타내는 도면,
도 8a∼도 8c는 포토리소그래피법에 의한 도전층의 형성 방법을 나타내는 도면,
도 9는 잉크젯 장치의 개략 구성도,
도 10a는 잉크젯 헤드의 개략 구성도, 도 10b는 도 10a의 단면도,
도 11는 잉크젯 헤드의 저면도,
도 12a∼도 12c는 잉크젯법에 의한 배선 형성 방법을 나타내는 도면,
도 13a는 도 1에 나타내는 연장 영역의 A-A'선 단면도, 도 13b는 도 1에 나타내는 연장 영역의 B-B'선 단면도,
도 14a 및 도 14b는 도 1에 나타내는 연장 영역의 다른 B-B'선 단면도,
도 15는 액정 표시 장치의 개략 구성도,
도 16는 본 발명의 전자기기를 나타내는 개략 구성도이다.
도면의 주요 부분에 대한 부호의 설명
10 : 제 1 기판(기판) 13 : 제 2 기판
15 : 배선 17 : 연장 영역
19 : 볼록부 21 : 도전층
25 : 액정 패널(전기 광학 장치용 패널) 27 : 외부 접속 단자
30 : 액정 구동용 IC(전자 부품)
본 발명은 전기 광학 장치용 패널 및 그 제조 방법, 전기 광학 장치 및 전자기기에 관한 것이다.
본원은 2004년 3월 17일에 출원된 일본 특허 출원 제2004-76323호에 대하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
종래부터, 액정 패널 등에 구동용 IC 등의 반도체 장치를 실장하는 경우에는, 이른바 Au 범프를 구동용 IC에 형성하고, 접착제를 통해 액정 패널 등에 실장하는 방법이 널리 이용되고 있다. 이 Au 범프는 구동용 IC 상에 TiW/Au 등의 시드층을 스퍼터링하고, 레지스트를 패터닝한 후에, 높이 20㎛ 정도의 전해 Au 도금을 함으로써 형성된다. 또한, 구동용 IC과 액정 표시 패널을 접합하는 접착제에는, ACF(Anisotropic conductive film) 등이 널리 이용되고 있다. 이 ACF 등의 접착제에 의해, 구동용 IC에 형성된 Au 범프와 액정 표시 패널의 전극이 전기적으로 접속된다(예컨대, 일본 특허 공개 소화 제64-77025호 공보 참조).
그러나, 구동용 IC에 형성하는 Au 범프는 Au(금)를 사용하기 때문에 고가이다. 또한, 구동용 IC의 전극의 피치를 협소화하는데 따른, 높은 어스펙트의 레지스트 형성, 또는 시드층의 에칭 등, 안정한 범프 형성이 곤란하게 되는 것이 예측된다.
또한, 구동용 IC와 액정 표시 패널을 접합할 때는 ACF 등을 이용하기 때문에, 범프간에 쇼트하여, 액정 표시 패널로서 정상적으로 기능하지 않을 우려가 있다.
또한, 최근에는, 액정 표시 장치 등의 표시 장치의 고선명화가 요구되든지, 거기에 탑재되는 구동용 IC에 대해서는 고밀도 실장이 요구되고 있다. 고밀도 실장을 가능하게 하는 기술의 하나로서, 최근에는, 웨이퍼 레벨로 제조하는, 이른바 웨이퍼 레벨 CSP가 주목받고 있다. 이 웨이퍼 레벨 CSP에서는, 수지층을 갖는 배선이 실시된 복수의 반도체 소자를 웨이퍼 단위로 형성하고, 그 후, 각 반도체 소자마다 절단하는 것으로, 반도체 장치를 형성하고 있다.
그러나, 이러한 웨이퍼 레벨 CSP의 기술도 포함시켜, 고밀도 실장을 실현하기 위해서는, 상술한 바와 같은 전극의 피치를 협소화하는 것이 강하게 요구되고 있다.
그래서, 피치 협소화의 요구에 대응하기 위한 기술로서, 예컨대, 저렴한 무전해 Ni 범프의 개발이 진행되고 있다.
또한, 피치 협소화에 따른 범프간 쇼트를 회피하는 방법으로서, 액정 패널에 실장되는 구동용 IC의 전극 패드에 대향하는 액정 패널의 전극 단자부 중 적어도 외주의 유리 기판을 하프 에칭하여, 액정 패널 측에 돌기 전극을 형성하는 방법이 제안되어 있다. 이 방법에 의하면, ACF 등의 접착제에 의해, 액정 표시 패널의 전극의 배선 패턴이 쇼트되는 것을 회피할 수 있게 된다(예컨대, 일본 특허 공개 평성 제1-281433호 공보 참조).
그러나, 상술한 범프에 무전해 Ni를 이용하는 방법에서는, 무전해 Ni의 범프는 Au 범프에 비해 딱딱하기 때문에, 특히 표시체 패널 상에 직접 구동용 IC를 COG(Chip On Glass) 실장하기 위해서는, 접속 신뢰성의 관점에서 실장이 곤란한 경우가 있다.
또한, 액정 패널측의 기판을 하프 에칭하는 방법에서는, 액정 패널측에 마련되는 돌기 전극은 유리로 형성된다. 그 때문에, 상기 유리로 이루어지는 돌기 전극에서는, 액정 패널 상에 구동용 IC를 실장시킬 때에, 액정 패널 또는 구동용 IC에 휨(스트레스) 등의 열 변형이 있는 경우, 그 변형을 흡수하는 것이 곤란하다. 그 결과, 전자 부품의 실장 불량이 발생하는 경우가 있다.
본원 발명은 상기 과제에 감안해서 이루어진 것으로, 그 목적으로 하는 것은 전극의 피치 협소화를 가능하게 하고, 또한, 접속 신뢰성이 높은 전극을 제조할 수 있도록 한 전기 광학 패널 및 그 제조 방법, 전기 광학 장치 및 그 제조 방법, 및 전자기기를 제공하는 것에 있다.
본 발명은, 상기 과제를 해결하기 위해, 전자 부품을 전기적으로 접속하기 위한 복수의 외부 접속 단자가 구비된 전기 광학 장치용 패널로서, 기판과, 상기 기판 상에 마련된 복수의 배선과, 상기 복수의 배선 상 또는 상기 기판 상에 마련된 수지로 이루어지는 볼록부와, 상기 볼록부 표면의 적어도 일부를 덮도록 마련되고, 상기 각 배선과 전기적으로 접속된 도전층이 구비되고, 상기 외부 접속 단자는 상기 볼록부와 상기 도전층으로 구성된다.
이러한 구성에 따르면, 기판 상에 수지로 이루어지는 볼록부를 마련하기 위 해, 기판 상에 실장되는 전자 부품의 접속 단자에 고가인 도전성 돌기부인 전해 Au 범프를 형성할 필요가 없어진다. 또한, 기판 상에 전자 부품을 실장시킬 때에, 가열, 가압에 의해 기판 또는 전자 부품 등에 휨 등의 열변형을 생기게 하는 경우가 있다. 그러나, 이러한 구성에 의하면, 상기 기판 상에는 수지로 이루어지는 볼록부가 마련되기 때문에, 전자 부품을 기판 상에 실장할 때에, 전자 부품 또는 패널의 휨(스트레스)을 흡수하는 것이 가능해진다. 그 결과, 전자 부품의 실장 불량을 회피하는 것이 가능해진다.
또한, 본 발명은 전자 부품을 전기적으로 접속하기 위한 복수의 외부 접속 단자가 구비된 전기 광학 장치용 패널로서, 기판과, 상기 기판 상에 마련된 수지로 이루어지는 볼록부와, 상기 볼록부의 표면에 적어도 일부를 덮도록 상기 기판 상에 마련된 복수의 배선이 구비되고, 상기 외부 접속 단자는 상기 볼록부와 상기 배선으로 구성된다.
이러한 구성에 의하면, 상술한 발명과 같이, 고가인 전해 Au 범프를 형성할 필요가 없어지고, 또한 전자 부품을 기판 상에 실장할 때에, 전자 부품 또는 패널의 휨(스트레스)을 흡수하는 것이 가능해진다. 또한, 이것에 의하면, 볼록부의 표면을 덮도록 도전층을 마련하고, 이 도전층을 각 배선에 전기적으로 접속할 필요가 없어진다. 즉, 도전층이 배선에 일체화되고, 배선이 도전층의 기능을 겸비하는 것으로 된다. 그 때문에, 도전층을 배선에 접속하도록 형성할 필요가 없어져, 단선 등의 문제를 회피하는 것이 가능해진다.
상기 볼록부는 각각의 외부 접속 단자마다 이간하여 형성하여도 좋다.
기판 상에 전자 부품을 실장시킬 때에, 가열, 가압에 의해 기판 또는 전자 부품 등에 휨 등의 열변형을 생기게 하는 경우가 있다. 그러나, 이러한 구성에 의하면, 각각의 외부 접속 단자마다 독립하여 볼록부를 마련하기 때문에, 연속하여 형성하는 경우와 비교하여 볼록부의 자유도가 높아지고, 볼록부의 각각이 전자 부품 또는 패널의 휨(스트레스)을 흡수하는 것이 가능해진다.
그 결과, 전자 부품의 실장 불량을 회피할 수 있어, 접속 신뢰성을 향상시키는 것이 가능해진다.
또는, 상기 볼록부는 서로 인접하는 복수의 외부 접속 단자에 걸쳐 연속해서 형성하여도 좋다.
이러한 구성에 의하면, 개개의 외부 접속 단자마다 이간하여 볼록부를 형성할 필요없이, 연속해서 볼록부를 형성하면 좋기 때문에, 피치 협소화를 의식하지 않고 볼록부를 형성하는 것이 가능해진다.
또는, 상기 볼록부 중 인접하는 외부 접속 단자간의 볼록부의 높이가 외부 접속 단자 부분의 볼록부의 높이보다 부분적으로 낮게 하여도 좋다.
이러한 구성에 의하면, 상술한 피치 협소화에 대응하는 것이 가능해지는 것뿐만 아니라, 전자 부품을 기판 상에 실장할 때의 전자 부품 또는 패널의 휨(스트레스)을 흡수하는 것이 가능해진다. 또한, 도전성 미립자 등을 함유하는 접착제를 이용하여 전자 부품을 기판 상에 실장할 때에, 외부 접속 단자 사이가 외부 접속 단자보다도 낮게 형성되어 있기 때문에, 외부 접속 단자간 쇼트를 방지할 수 있다. 그 결과, 전자 부품을 기판 상에 실장할 때의 접속 신뢰성의 향상을 도모할 수 있 다.
본 발명은 전자 부품을 전기적으로 접속하기 위한 복수의 외부 접속 단자가 구비된 전기 광학 장치용 패널의 제조 방법으로서, 기판 상에 복수의 배선을 형성하는 공정과, 상기 복수의 배선 상 또는 상기 기판 상에 수지로 이루어지는 볼록부를 형성하는 공정과, 상기 각 배선과 전기적으로 접속된 도전층을 상기 볼록부의 표면의 적어도 일부를 덮도록 형성하는 공정과, 상기 볼록부와 상기 도전층으로 상기 외부 접속 단자를 형성하는 공정을 구비한다.
이러한 구성에 의하면, 기판 상에 수지로 이루어지는 볼록부를 형성하는 공정을 구비하기 때문에, 기판 상에 실장되는 전자 부품의 접속 단자에 고가인 도전성 돌기부인 전해 Au 범프를 형성하는 공정을 가질 필요가 없어진다. 또한, 기판 상에 전자 부품을 실장시킬 때에, 가열, 가압에 의해 기판 또는 전자 부품 등에 휨 등의 열변형을 생기게 하는 경우가 있다. 그러나, 이러한 구성에 의하면, 상기 기판 상에는 수지로 이루어지는 볼록부를 형성하는 공정을 구비하기 때문에, 전자 부품을 기판 상에 실장할 때에, 전자 부품 또는 패널의 휨(스트레스)을 흡수하는 것이 가능해진다. 그 결과, 전자 부품의 실장 불량을 회피하는 것이 가능해진다.
본 발명은 전자 부품을 전기적으로 접속하기 위한 복수의 외부 접속 단자가 구비된 전기 광학 장치용 패널의 제조 방법으로서, 기판 상에 수지로 이루어지는 볼록부를 형성하는 공정과, 상기 기판 상에, 상기 볼록부의 표면의 적어도 일부를 덮도록 복수의 배선을 형성하는 공정과, 상기 볼록부와 상기 배선으로 상기 외부 접속 단자를 형성하는 공정을 구비한다.
이러한 구성에 의하면, 배선이 도전층의 기능을 겸하기 때문에, 배선과 도전층을 1공정에 의해 형성하는 것이 가능해진다. 그 결과, 제조 공정의 단축화를 도모하는 것이 가능해진다.
상기 수지로서 감광성 수지를 이용하여, 포토리소그래피법에 의해 상기 볼록부를 형성하여도 좋다.
이러한 구성에 의하면, 기판의 소정 위치에 정확하고, 또한 고정밀도로 볼록부를 형성하는 것이 가능해진다. 또한, 노광, 현상, 또는 경화 조건을 제어함으로써, 원활한 반구 형상의 볼록부를 형성하는 것이 가능해진다.
또는, 액적 토출법에 의해 상기 볼록부를 형성하여도 좋다.
이러한 구성에 의하면, 소정 위치에 정확하게 액상 재료의 액적을 토출할 수 있고, 또한, 필요최저한의 액상 재료의 액적에 의해, 볼록부를 형성하는 것이 가능해진다.
또는, 액적 토출법에 의해 상기 도전층 또는 상기 배선을 형성하여도 좋다.
이러한 구성에 의하면, 소정 위치에 정확히 액상 재료의 액적을 토출할 수 있고, 또한, 필요최저한의 액상 재료의 액적에 의해, 도전층 또는 배선을 형성하는 것이 가능해진다.
본 발명의 전기 광학 장치는 상기 전기 광학 장치용 패널의 상기 외부 접속 단자 상에 접착제를 통해 전자 부품이 실장되는 것을 특징으로 한다.
이러한 구성에 의하면, 기판 상에는 수지로 이루어지는 볼록부가 마련되기 때문에, 전자 부품을 기판 상에 실장할 때에, 전자 부품 또는 패널의 휨(스트레스) 을 흡수하는 것이 가능해진다. 그 결과, 전자 부품의 실장 불량을 회피할 수 있어, 접속 신뢰성을 향상시키는 것이 가능해진다. 또한, 표시 품질에 우수한 전기 광학 장치를 제공할 수 있다. 전기 광학 장치로는, 예컨대, 액정 표시 장치, 유기 전계 발광 표시 장치, 플라즈마형 표시 장치 등을 들 수 있다.
상기 전자 부품의 전극 표면에는 무전해 Ni 범프를 형성하여도 좋다.
이러한 구성에 의하면, 전자 부품에 마련되는 전극보다도 돌출하여 형성되기 때문에, 이 전자 부품을 기판 상에 실장할 때의 외부 접속 단자와의 접속 신뢰성을 향상시키는 것이 가능해진다. 또한, Al 전극의 상부에 덮도록 형성되기 때문에, 전극의 부식을 방지하는 것이 가능해진다.
또는, 상기 접착제가 도전 입자를 포함하지 않아도 좋다.
이러한 구성에 의하면, 접착제는 도전 입자를 함유하지 않기 때문에, 도전 입자를 함유하는 접착제와 비교하여 저비용화를 도모하는 것이 가능해지고, 또한 외부 접속 단자간의 단락 불량을 방지하는 것이 가능해진다.
본 발명의 전자기기는 상기 전기 광학 장치를 구비한다.
이러한 구성에 의하면, 표시 품질에 우수한 전자기기를 제공할 수 있다.
이하, 본 실시예에 대하여 도면을 참조하여 상세히 설명한다.
또, 본 실시예에 있어서는, 우선, 반도체 칩으로서의 후술하는 액정 구동용 IC 등을 액정 패널 상에 COG(Chip On Glass) 실장하기 전의 상태의 액정 패널 구조 및 제조 방법에 대하여 설명한다.
또, 이하의 설명에 이용한 각 도면에 있어서는, 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해, 각 층이나 각 부재마다 축척을 다르게 하고 있다.
(실시예 1)
(액정 패널의 구조)
도 1은 본 실시예에 있어서의 액정 패널(25)(전기 광학 장치용 패널)의 개략 구성을 나타내는 사시도이다.
액정 패널(25)은 제 1 기판(10)(기판)과 제 2 기판(13)이 자외선 경화성의 밀봉재(23)에 의해 접합되고, 이 밀봉재(23)에 의해 구획된 영역 내에 액정이 밀봉, 유지되어 있다. 또한, 액정 패널(25)은 제 1 기판(10) 상에 소정 패턴으로 형성되는 복수의 배선(15)과, 이 배선(15) 상에 형성되는 볼록부(19)와, 볼록부(19) 상에 형성되는 도전층(21)을 구비한다. 또한, 액정 패널(25)은 백 라이트 등의 조명 장치, 그 밖의 부대기기가 부설된다.
제 1 기판(10)은 소다 유리로 이루어지고, 이 기판 상에는 투명 전극층이 형성되어 있다.
제 1 기판의 두께로는, 예컨대, 0.7㎜이다. 마찬가지로 해서, 제 2 기판(13)도 소다 유리로 이루어지고, 이 기판 상에는 투명 전극층이 형성되어 있다. 제 1 기판의 두께로는, 예컨대, 0.7㎜이다.
또한, 제 1 기판(10)과 제 2 기판(13)에서는 제 1 기판(10)의 쪽이 제 2 기 판(13)보다 외형 크기가 큰 기판을 사용하고 있다. 따라서, 이 한 쌍의 기판을 접합하면, 양 기판의 3변(도 1에 있어서의 상변, 우변, 좌변)은 거의 둘레(기판의 단면)가 정렬되지만, 제 2 기판(13)의 나머지의 1변(도 1에 있어서의 하변)으로부터는 제 1 기판(10)의 가장자리부가 연장된다. 본 실시예에 있어서는, 이와 같이 제 1 기판(10)이 연장된 가장자리부를 연장 영역(17)이라 부른다.
또한, 제 1 기판(10)(연장 영역(17)을 제외)의 접합면 측에는, 복수의 화소 전극이 형성된다. 한편, 제 2 기판(13)의 접합면 측에는, 직사각형의 스트라이프 전극이 형성된다. 그리고, 제 1 기판(10) 및 제 2 기판(13)에 형성되는 각각의 전극의 내면 측에는 또한 배향막이 형성된다. 또, 제 1 기판(10)의 화소 전극 각각에는, 스위칭 소자로서 TFT(박막 트랜지스터) 등이 형성된다.
도 2a는 본 실시예에 있어서의 제 1 기판(10)의 연장 영역(17)의 A-A'선 단면도이다. 또한, 도 2b는 제 1 기판(10)의 연장 영역(17)의 B-B'선 단면도이다. 이 연장 영역(17)에는, 상술한 바와 같이, 소정 패턴으로 이루어지는 복수의 배선(15)이 형성되어 있다. 그리고, 이 각 배선(15)의 일단 상에는 볼록부(19)가 형성되고, 또한, 이 볼록부(19) 상에는 도전층(21)이 형성되어 있다.
배선(15)은 제 1 기판(10) 상에 소정 패턴에 의해 복수 형성되어 있다. 이 소정 패턴으로 이루어지는 복수의 배선(15) 각각의 일단은 제 1 기판(10) 상에 실장되는 액정 구동용 IC(30)(전자 부품)의 전극의 실장 위치에 대응하여 형성된다. 구체적으로는, 구형상(矩形狀)으로 이루어지는 액정 구동용 IC(30)의 전극은 구형상의 장변 방향으로 서로 평행한 2변의 각각을 따라 일정 간격을 두고 복수 형성된 다. 또한, 상기 전극은 구형상의 단변 방향으로 서로 평행한 2변의 각각을 따라 일정 간격을 두고 복수 형성된다. 따라서, 도 1에 나타내는 바와 같이, 복수의 배선(15) 각각의 일단은 액정 구동용 IC(30)의 전극이 실장되는 위치 또는 그 근방에 레이아웃되어 형성된다.
상기 소정 패턴으로 이루어지는 복수의 배선(15)에는, ITO(Indium Tin Oxide), 또는, Ti, Cr, W, Ta, Mo 및 Pb의 금속 또는 이들 중 적어도 하나를 포함하는 합금 등을 이용할 수 있다.
볼록부(19)는, 도 2b에 나타내는 바와 같이, 상술한 복수의 소정 패턴으로 이루어지는 배선(15)의 일단 상의 각각에 형성된다. 즉, 볼록부(19)는 각 배선(15) 상에 독립적으로 형성된다. 이 볼록부(19)의 형상은 반구 형상으로 형성되고, 이 반구 형상의 직경은 배선(15)의 선 폭보다도 크게 형성된다. 또, 볼록부(19)는 상기 소정 패턴으로 이루어지는 복수 배선(15)의 일단 상의 각각에 형성했지만, 배선(15)의 일단의 근방에 볼록부(19)를 형성하는 것도 바람직하다.
또한, 이 볼록부(19)는 수지로 이루어지고, 구체적으로는, 폴리이미드 수지, 실리콘 변성 폴리이미드 수지, 에폭시 수지, 실리콘 변성 에폭시 수지, 벤조시클로부텐(BCB ; BenzoCycloButene), 폴리벤조옥사졸(PBO ; PolyBenzOxazole), 페놀계 수지, 아크릴계 수지 등의 수지로 형성할 수 있다. 또한, 볼록부(19)는 실장되는 액정 구동용 IC(30)와의 접속 신뢰성을 높이기 위해, 배선(15)보다 돌출한 높이인 것이 바람직하다.
도전층(21)은 상기 복수의 배선(15) 각각의 일단 상에 형성된 반구 형상으로 이루어지는 볼록부(19)의 표면 일부를 덮도록 하여 형성된다. 또한, 도전층(21)은 볼록부(19)의 표면에서 배선(15) 상으로 연장하여 형성되고, 볼록부(19)를 통해 배선(15)에 전기적으로 접속된다.
도전층(21)으로는, Au, TiW, Cu, Cr, Ni, Ti, W, NiV, Al 등의 금속을 사용할 수 있다. 또한, 도전층(21)은 이들 금속을 적층하여 형성하는 것도 가능하다. 또, 도전층(21)(적층 구조의 경우, 적어도 1층)은 전극보다도 내부식성이 높은 재료, 예컨대, Au, TiW, Cr을 이용하여 형성하는 것이 바람직하다. 이에 따라, 전극의 부식을 저지하고, 전기적 불량의 발생을 방지하는 것이 가능하게 된다.
본 실시예에 있어서는, 볼록부(19)와 이 볼록부(19) 표면의 일부를 덮도록 형성되고, 볼록부(19)의 하부에 형성되는 배선(15)과 전기적으로 접속된 도전층(21)은 외부 접속 단자(27)를 구성한다. 이와 같이 하여 형성된 외부 접속 단자(27)가 연장 영역(17)에 있어서의 액정 구동용 IC(30)에 형성되는 전극의 실장 위치에 대응해서 복수 형성되어 있다.
그리고, 이 외부 접속 단자(27) 상에 액정 구동용 IC(30)가 실장되고, 외부 접속 단자(27)와 액정 구동용 IC(30)에 형성되는 전극이 전기적으로 접속된다.
이러한 구성에 의하면, 상기 제 1 기판(10) 상에는 수지로 이루어지는 볼록부(19)가 마련되기 때문에, 액정 구동용 IC(30)를 제 1 기판(10) 상에 실장할 때에, 액정 구동용 IC(30) 또는 액정 패널(25)의 휨(스트레스)을 흡수하는 것이 가능해진다. 그 결과, 액정 구동용 IC(30)의 실장 불량을 회피할 수 있어, 접속 신뢰성의 향상을 도모하는 것이 가능해진다.
또, 상기 실시예에서는, 볼록부(19)를 각각의 외부 접속 단자(27)마다 이간하여 형성했지만, 볼록부(19)를 서로 인접하는 복수의 외부 접속 단자(27)에 걸쳐 연속해서 형성하는 것도 바람직하다. 도 3a는 볼록부(19)를 서로 인접하는 복수의 외부 접속 단자(27)에 걸쳐 연속해서 형성한 경우의 도 1의 B-B'선 단면도이다.
또한 , 서로 인접하는 복수의 외부 접속 단자(27)에 걸쳐 연속해서 형성한 볼록부(19) 중, 인접하는 외부 접속 단자(19)간 영역의 높이를 외부 접속 단자(27)의 높이보다 부분적으로 낮게 하는 것도 바람직하다. 도 3b는 서로 인접하는 복수의 외부 접속 단자(27)에 걸쳐 연속해서 형성한 볼록부(19) 중, 인접하는 외부 접속 단자(27)간의 영역의 높이를 외부 접속 단자(27)의 높이보다 부분적으로 낮게 한 경우의 도 1의 A-A'선 단면도이다.
(액정 패널의 제조 방법)
계속해서, 상술한 액정 패널(25)의 형성 방법에 대해 도 4a∼도 8c를 참조하여 설명한다.
도 4b, 도 5b, 도 6b 도 7b 및 도 8b는 도 4a, 도 5a, 도 6a, 도 7a 및 도 8a의 B-B'선 단면도이다.
또한, 도 4c, 도 5c, 도 6c, 도 7c 및 도 8c는 도 4a, 도 5a, 도 6a, 도 7a 및 도 8a에서의 B-B'선 단면도이다.
본 실시예에 있어서는, 우선, 배선(15)의 형성 공정, 볼록부(19)의 형성 공정 및 도전층(21)의 형성 공정에 대하여 설명한다. 다음에, 제 1 기판(10) 상에 밀봉재(23)를 묘화(描畵)하는 묘화 공정, 묘화한 밀봉재(23)의 예비 경화 공정, 기판 상의 밀봉재(23)로 둘러싸인 영역에 액정(25)을 배치하는 액정 배치 공정, 각 기판끼리를 밀봉재(23)를 통해 접합하는 공정 및 밀봉재(23)를 자외선 조사로 경화시키는 밀봉재 경화 공정에 대해 설명한다. 또, 배선 형성 공정 이전에 TFT의 형성 공정이 마련되지만, TFT 등의 형성 공정에 대해서는 공지의 형성 공정이 이용되기 때문에 본 실시예에 있어서의 설명을 생략한다. 또한, 밀봉재(23)의 묘화 공정이전에, 밀봉재(23)나 액정(25)을 소정 위치에 묘화·도포할 수 있도록 정렬 마크를 형성하고, 이 정렬 마크에 근거해서 기판을 위치 결정하는 정렬 공정을 마련하지만, 여기서는 정렬 공정에 대한 설명을 생략한다.
우선, 제 1 기판(10)의 표면에 산화 실리콘막(SiO2)을 CVD(화학적 기상 성장)법을 이용하여 형성한다. 이 산화 실리콘막의 막 두께는, 예컨대, 200㎚ 정도이다.
다음에, 제 1 기판(10)에 소정 패턴으로 이루어지는 복수의 배선(15)을 포토리소그래피법에 의해 형성한다. 구체적으로는, ITO, 또는, Ti, Cr, W, Ta, Mo 및 Pb 중 적어도 하나를 포함하는 금속 단체, 합금, 금속실리사이드 등을, 스퍼터링법, CVD법, 전자빔 가열 증착법 등에 의해 연장 영역(17)을 포함하는 제 1 기판(10)의 전면에 퇴적한다. 다음에, 이 금속막 상에 스핀 코팅법, 디핑법, 스프레이 코드법 등의 방법에 의해 레지스트를 도포하고, 레이저광 등을 이용하여 소정 패턴으로 이루어지는 마스크를 레지스트 상에 전사한다. 연장 영역(17)에 형성되는 배 선(15)은 실장되는 액정 구동용 IC(30)의 전극 배치에 대응하도록, 소정 패턴으로 형성한다. 다음에, 노광 처리 및 현상 처리를 행하여, 레지스트를 소정 형상으로 패터닝한다.
다음에, 상술한 노광 처리 및 현상 처리에 의해 레지스트가 제거된 소정 패턴으로 이루어지는 영역에 배치되어 있는 금속 등을 에칭한다. 즉, 소정 패턴으로 이루어지는 레지스트를 마스크로 하여, 금속 등이 노출되는 부분을 제거한다. 다음에, 금속 등 상에 잔류하는 레지스트를 박리한다. 또, 에칭은 건식 에칭, 습식 에칭 또는 플라즈마 에칭 등의 각종 방법에 의해 실행할 수 있다.
이와 같이 하여, 에칭 처리를 행함으로써, 소정 패턴으로 이루어지는 배선(15)을 형성하는 것이 가능해진다.
다음에, 상술한 방법에 의해 형성된 소정 패턴으로 이루어지는 복수의 배선(15) 상의 각각에 볼록부(19)를 형성한다. 또, 이하에 나타내는 도 4a∼도 8c는 볼록부(19) 및 도전층(21)의 형성 공정의 이해를 용이하게 하기 위해, 연장 영역(17)의 일부를 확대한 부분 확대도이다.
우선, 도 4a∼도 4c에 나타내는 바와 같이, 연장 영역(17)에 형성되는 적어도 복수의 배선(15)의 일단을 포함하는 영역에 수지를 코팅한다. 다음에, 도 5a∼도 5c에 나타내는 바와 같이, 노광 처리, 현상 처리 및 경화 처리를 행하고, 소정 패턴으로 이루어지는 배선(15) 각각의 일단 상에 반구 형상으로 이루어지는 볼록부(19)를 형성한다. 노광, 현상, 또는 경화 조건을 제어함으로써, 원활한 반구 형상의 볼록부(19)를 형성하는 것이 가능해진다.
다음에, 도 6a∼도 6c에 나타내는 바와 같이, 상술한 방법에 의해 형성된 배선(15) 및 배선(15) 상에 형성된 볼록부(19)를 포함하는 영역에 도전층(21)을 형성한다. 스퍼터링법이나 도금 처리법에 의해, 배선(15) 및 배선(15) 상에 형성되는 볼록부(19)를 포함하는 표면 전체에 도전층(21)을 형성한다. 또, 도금 처리를 실시할 때에는, 이 공정에서 형성되는 층은 시드층으로 된다.
다음에, 도 7a∼도 7c에 나타내는 바와 같이, 스핀 코팅법, 디핑법, 스프레이 코팅법 등의 방법에 의해 상술한 도전층(21)의 전면에 레지스트(7)를 도포한 후에, 노광 처리 및 현상 처리를 행하고, 도전층(21)의 평면 형상(평면 패턴)에 대응하는 개구가 형성된 마스크 패턴을 도전층(21) 상에 전사하고, 레지스트(7)를 소정형상으로 패터닝한다. 또, 도전층(21)의 형성에 도금법을 이용하는 경우에는, 레지스트(7)를 패터닝한 시드층에 대하여 도금 처리를 실시한다.
다음에, 도 8a∼도 8c에 나타내는 바와 같이, 상술한 노광 처리 및 현상 처리에 의해 레지스트(7)가 제거된 소정 패턴으로 이루어지는 영역에 배치되어 있는 도전층(21)을 에칭한다. 즉, 소정 패턴으로 이루어지는 레지스트(7)를 마스크로 하여, 도전층(21)이 노출되는 부분을 제거한다. 다음에, 도전층(21) 상에 잔류하는 레지스트(7)를 박리한다. 또, 에칭은 건식 에칭, 습식 에칭 또는 플라즈마 에칭 등의 각종 방법에 의해 실행할 수 있다.
이와 같이 하여, 에칭 처리를 행하는 것에 의해, 소정 패턴으로 이루어지는 도전층(21)을 볼록부(19)의 표면 일부를 덮도록 해서 형성할 수 있게 된다. 이 때에, 볼록부(19) 표면에 형성되는 도전층(21)과 배선(15)은 전기적으로 접속되어 있 다.
다음에, 제 1 기판(10) 상에 밀봉재(23)를 묘화한다. 밀봉재(23)는 디스펜스법, 인쇄법, 잉크젯법 등에 의해, 액정 주입구를 포함하지 않는, 닫혀진 환 형상으로써 묘화된다. 밀봉재(23)의 재료로는, 점성을 갖는 에폭시계나 아크릴계 수지로서, 자외선 경화성 및/또는 열경화성 수지를 이용하고 있다.
밀봉재(23) 묘화 후, 약 10초∼120초 경과한 후, 밀봉재(23)의 예비 경화 공정을 행한다. 예비 경화 공정에서는, 보온기 등 여러 가지의 가열 수단을 이용하고, 예컨대, 80℃∼120℃의 온도로 15초∼60초간 밀봉재(23)를 가열한다. 자외선조사에 의해 밀봉재(23)를 경화시킬 수 있지만, 예비 경화 공정에서는, 밀봉재(23)를 탄력성이나 접착성을 유지하면서 적절히 경화시킬 필요가 있어, 가열에 의해 밀봉재를 경화시킴으로써 밀봉재(23)의 경화 형편에 대한 미세 조정이 취해지기 때문에, 예비 경화 공정에서 가열을 하는 것이 바람직하다.
다음에, 제 1 기판(10) 상에 밀봉재(23)로 둘러싸인 영역 내에 액정(25)을 도포한다. 이 액정(25)의 도포 방법으로는, 잉크젯법 등 공지 기술을 이용할 수 있다. 또한, 액정 재료로는, TN 타입이나 STN 타입을 이용할 수 있다.
액정 배치 공정 후, 형성한 밀봉재(23)를 통해 제 1 기판(10)과 제 2 기판(13)을 접합한다. 접합 시에 부여하는 압력은, 예컨대, 105Pa 정도로 하고 있다.
다음에, 기판을 접합한 후, 밀봉재(23) 경화 공정을 행한다. 이 밀봉재(23) 경화 공정에서는, UV 램프나, 가열 장치, 가시광 조사 장치 등, 여러 가지 장치를 이용한 방법을 사용할 수 있지만, 본 실시예에 있어서는 UV 램프를 이용한 자외선조사에 의해 밀봉재(23)를 경화시킨다. 자외선 조사는, 예컨대, 2000mJ/㎠∼1 OOOOmJ/㎠ 정도의 조사 조건으로 실행한다.
이상과 같은 공정을 통해, 상술한 액정 패널(25)을 제조할 수 있다. 이러한 구성에 의하면, 제 1 기판(10) 상에는 수지로 이루어지는 볼록부(19)를 형성하는 공정을 구비하기 때문에, 액정 구동용 IC(30)를 제 1 기판(10) 상에 실장할 때에, 액정 구동용 IC(30) 또는 액정 패널(25)의 휨(스트레스)을 흡수하는 것이 가능해진다. 그 결과, 액정 구동용 IC(30)의 실장 불량을 회피할 수 있어, 접속 신뢰성의 향상을 도모하는 것이 가능해진다.
또한, 본 실시예에 있어서는, 포토리소그래피법에 의해 볼록부(19)를 형성하기 때문에, 제 1 기판(10)의 소정 위치에 정확하고, 또한 고정밀도로 볼록부(19)를 형성하는 것이 가능해진다. 또한, 노광, 현상, 또는 경화 조건을 제어함으로써, 원활한 반구 형상의 볼록부(19)를 형성하는 것이 가능해진다.
(실시예 2)
상술한 실시예 1에서는, 스퍼터링법에 의해 박막을 형성하고, 이 형성한 박막을 포토리소그래피법에 의해 소정 패턴의 배선(15), 볼록부(19) 및 도전층(21)으로 형성했다. 이에 대하여, 본 실시예에서는, 상술한 포토리소그래피법에 의한 형성 방법 대신에, 잉크젯법에 의해 배선(15), 볼록부(19) 및 도전층(21)을 형성한다. 이하, 잉크젯 장치의 구성 및 배선(15), 볼록부(19), 도전층(21)의 형성 방법 에 대해 상세히 설명한다. 또, 제 1 기판(10) 상에 밀봉재(23)를 묘화하는 묘화 공정, 묘화한 밀봉재(23)의 예비 경화 공정, 기판 상의 밀봉재(23)로 둘러싸인 영역에 액정(25)을 배치하는 액정 배치 공정과, 각 기판끼리를 밀봉재(23)를 통해 접합하는 공정 및 밀봉재(23)를 자외선 조사로 경화시키는 밀봉재 경화 공정에 대해서는, 상술한 실시예 1과 마찬가지의 방법에 의해 행해지므로 생략한다.
(잉크젯 장치의 구성)
우선, 배선(15), 볼록부(19) 및 도전층(21)의 형성 방법을 실시하기 위한 잉크젯 장치(60)에 대하여 설명한다.
도 9는 본 실시예에 따른 잉크젯 장치(60)의 개략 사시도이다. 도 9에 나타내는 바와 같이, 잉크젯 장치(60)는 잉크젯 헤드군(41)과, 잉크젯 헤드군(41)을 X 방향으로 구동하기 위한 X 방향 가이드축(42)과, X 방향 가이드축(42)을 회전시키는 X 방향 구동 모터(43)를 구비하고 있다. 또한, 기판(51)을 탑재하기 위한 탑재대(44)와, 탑재대(44)를 Y 방향으로 구동하기 위한 Y 방향 가이드축(45)과, Y 방향 가이드축(45)을 회전시키는 Y 방향 구동 모터(46)를 구비하고 있다. 또한, X 방향 가이드축(42)과 Y 방향 가이드축(45)이 각각 소정 위치에 고정되는 기대(47)를 구비하되, 그 기대(47)의 하부에는, 제어 장치(48)를 마련하고 있다. 또한, 클리닝 기구부(54) 및 히터(55)를 구비하고 있다.
잉크젯 헤드군(41)은 도전성 미립자를 함유하는 분산액을 노즐(토출구)로부터 토출하여 소정 간격으로 기판에 부여하는 복수의 잉크젯 헤드를 구비하고 있다. 그리고, 이들 복수의 잉크젯 헤드 각각으로부터, 제어 장치(48)로부터 공급되는 토출 전압에 따라 개별적으로 분산액을 토출할 수 있도록 되어 있다. 잉크젯 헤드군(41)은 X 방향 가이드축(42)에 고정되고, X 방향 가이드축(42)에는 X 방향 구동 모터(43)가 접속되어 있다. X 방향 구동 모터(43)는 스테핑 모터 등이며, 제어 장치(48)로부터 X축 방향의 구동 펄스 신호가 공급되면, X 방향 가이드축(42)을 회전시키게 되어 있다. 그리고, X 방향 가이드축(42)이 회전되면, 잉크젯 헤드군(41)이 기대(47)에 대하여 X축 방향으로 이동하게 되어 있다.
여기서, 잉크젯 헤드군(41)을 구성하는 복수의 잉크젯 헤드의 상세에 대해 설명한다. 도 10a 및 도 10b는 잉크젯 헤드(70)를 나타내는 도면이다.
잉크젯 헤드(70)는, 도 10a에 나타내는 바와 같이, 예컨대, 스테인레스제의 노즐 플레이트(72)와 진동판(73)을 구비하고, 양자를 경계 부재(리저버 플레이트)(74)를 통해 접합한 것이다. 노즐 플레이트(72)와 진동판(73) 사이에는, 경계부재(74)에 의해 복수개 공간(75)과 액체 저장소(76)가 형성되어 있다. 각 공간(75)과 액체 저장소(76)의 내부는 액상체(液狀體)로 채워져 있고, 각 공간(75)과 액체 저장소(76)는 공급구(77)를 거쳐 연결된 것으로 되어 있다. 또한, 노즐 플레이트(72)에는, 공간(75)으로부터 액상체를 분사하기 위한 노즐 구멍(78)이 종횡으로 정렬된 상태로 복수 형성되어 있다. 한편, 진동판(73)에는, 액체 저장소(76)에 액상체를 공급하기 위한 구멍(79)이 형성되어 있다.
또한, 진동판(73)의 공간(75)에 대향하는 면과 반대측의 면 상에는, 도 10b에 나타내는 바와 같이, 압전 소자(피에조 소자)(80)가 접합되어 있다. 이 압전 소자(80)는 한 쌍의 전극(81) 사이에 위치되고, 통전되면 이것이 외측으로 돌출되도록 하여 휘어지도록 구성된 것이다. 그리고, 이러한 구성 하에 압전 소자(80)가 접합되어 있는 진동판(73)은 압전 소자(80)와 일체로 되어 동시에 외측으로 휘어지게 되어 있고, 이에 따라 공간(75)의 용적이 증대하게 되어 있다. 따라서, 공간(75) 내에 증대한 용적 분에 상당하는 액상체가 액체 저장소(76)로부터 공급구(77)를 통해 유입된다. 또한, 이러한 상태로부터 압전 소자(80)에의 통전을 해제하면, 압전 소자(80)와 진동판(73)은 모두 본래의 형상으로 되돌아간다. 따라서, 공간(75)도 본래의 용적에 되돌아가기 때문에, 공간(75) 내부의 액상체의 압력이 상승하고, 노즐 구멍(78)으로부터 기판을 향해 액상체의 액적(82)이 토출된다.
또, 이러한 구성으로 이루어지는 잉크젯 헤드(70)는 그 저면 형상이 거의 구형상인 것으로, 도 11에 나타내는 바와 같이, 노즐 N(노즐 구멍(78))이 종으로 등간격으로 정렬된 상태에서 구형상으로 배치된 것이다. 그리고, 본 예에서는, 그 세로 방향, 즉 장변 방향으로 배치된 노즐의 열에 있어서의, 각 노즐 중 1개 걸러 배치된 노즐을 주(主)노즐(제 1 노즐) Na로 하고, 이들 주노즐 Na 사이에 배치된 노즐을 부노즐(제 2 노즐) Nb로 하고 있다.
이들 각 노즐 N(노즐 Na, Nb)에는, 각각 독립하여 압전 소자(70)가 마련됨으로써, 그 토출 동작이 각각 독립적으로 이루어지게 되어 있다. 즉, 이러한 압전 소자(70)로 보내는 전기 신호로서의 토출 파형을 제어함으로써, 각 노즐 N으로부터의 액적의 토출량을 조정하여, 변화시킬 수 있게 되어 있는 것이다. 여기서, 이러한 토출 파형의 제어는 제어 장치(48)에 의해 이루어지게 되어 있고, 이러한 구성 하에, 제어 장치(48)는 각 노즐 N으로부터의 액적 토출량을 변화시키는 토출량 조정 수단으로서도 기능하게 되어 있다.
또, 잉크젯 헤드(70) 방식으로는, 상기한 압전 소자(80)를 이용한 피에조 제트 타입 이외로 한정되는 일없이, 예컨대, 더말 방식을 채용할 수도 있고, 그 경우에는 인가 시간을 변화시킴으로써, 액적 토출량을 변화시킬 수 있다.
도 9로 되돌아가, 탑재대(44)는 이 잉크젯 장치(60)에 의해 분산액을 부여하는 기판(51)을 탑재시키는 것으로, 이 기판(51)을 기준 위치에 고정하는 기구를 구비하고 있다. 탑재대(44)는 Y 방향 가이드축(45)에 고정되고, Y 방향 가이드축(45)에는, Y 방향 구동 모터(46, 56)가 접속되어 있다. Y 방향 구동 모터(46, 56)는 스텝핑 모터 등이며, 제어 장치(48)로부터 Y축 방향의 구동 펄스 신호가 공급되면, Y 방향 가이드축(45)을 회전시키게 되어 있다. 그리고, Y 방향 가이드축(45)이 회전되면, 탑재대(44)가 기대(47)에 대하여 Y축 방향으로 이동하게 되어 있다.
클리닝 기구부(54)는 잉크젯 헤드군(41)을 클리닝하는 기구를 구비하고 있다. 클리닝 기구부(54)는 Y 방향의 구동 모터(56)에 의해 Y 방향 가이드축(45)을 따라 이동하게 되어 있다. 클리닝 기구부(54)의 이동도 제어 장치(48)에 의해 제어되고 있다.
히터(55)는 여기서는 램프 어닐에 의해 기판(51)을 열 처리하는 수단이며, 기판 상에 토출된 액체의 증발·건조를 행하고, 또한 도전막으로 변환하기 위한 열 처리를 행하게 되어 있다. 이 히터(55)의 전원 투입 및 차단도 제어 장치(48)에 의해 제어되게 되어 있다.
본 실시예의 잉크젯 장치(60)에 있어서, 소정의 배선 형성 영역으로 분산액을 토출하기 위해서는, 제어 장치(48)로부터 소정의 구동 펄스 신호를 X 방향 구동 모터(43) 및/또는 Y 방향 구동 모터(46)로 공급하고, 잉크젯 헤드군(41) 및/또는 탑재대(44)를 이동시킴으로써, 잉크젯 헤드군(41)과 기판(51)(탑재대(44))을 상대 이동시킨다. 그리고, 이 상대 이동의 동안에 잉크젯 헤드군(41)에 있어서의 소정의 잉크젯 헤드(70)에 제어 장치(48)로부터 토출 전압을 공급하고, 당해 잉크젯 헤드(70)로부터 분산액을 토출시킨다.
본 실시예의 잉크젯 장치(60)에 있어서, 잉크젯 헤드군(41)의 각 잉크젯 헤드(70)로부터의 액적 토출량은 제어 장치(48)로부터 공급되는 토출 전압의 크기에 의해 조정할 수 있다. 또한, 기판(51)에 토출되는 액적의 피치는 잉크젯 헤드군(41)과 기판(51)(탑재대(44))의 상대 이동 속도 및 잉크젯 헤드군(41)으로부터의 토출 주파수(토출 전압 공급의 주파수)에 의해 결정된다.
본 실시예의 잉크젯 장치(60)에 의하면, 소정 위치에 정확히 액상 재료의 액적(82)을 토출할 수 있고, 또한, 필요 최저한의 액상 재료의 액적(82)에 의해, 배선(15), 볼록부(19) 및 도전층(21)을 형성하는 것이 가능해진다. 또한, 잉크젯 장치(60)에 의하면, 벌지(bulge)를 생기게 하는 일없이 세선화, 후막화를 달성하고, 또한 막 두께가 균일화된 배선(15), 볼록부(19) 및 도전층(21)을 형성하는 것이 가능해진다.
(배선의 형성 방법)
다음에, 도 12a∼도 12c를 참조하여, 상술한 잉크젯 장치(60)를 이용해서 배선(15)을 형성하는 방법에 대해 설명한다. 우선, 액상 재료의 액적(82)의 넓게 젖는 것을 억제하기 위해, 제 1 기판 상에 발액(撥液) 처리, 친액(親液) 처리를 실시한다.
다음에, 도 12a에 나타내는 바와 같이, 잉크젯 장치(60)는 도전성 미립자를 분산매(分散媒)로 용해 또는 분산한 액상 재료의 액적 L1을 잉크젯 헤드(70)의 노즐 구멍(78)으로부터 제 1 기판 상으로 토출한다. 구체적으로는, 잉크젯 장치(60)는 소정의 복수의 배선 패턴에 대응하여 잉크젯 헤드(70)를 상대 이동시켜 소정 위치에 상기 액상 재료의 액적 L1을 순차적으로 토출한다. 잉크젯 장치(60)는 제 1 기판(10) 상에서 액상 재료의 액적 L1이 겹치지 않도록 소정 간격을 두고 배치한다. 또, 액상 재료의 액적 L1의 배치 피치 H1은 제 1 기판(10) 상에 배치한 직후의 액상 재료의 액적 L1의 직경보다도 크게 되도록 설정한다. 이에 따라, 제 1 기판(10) 상에 배치한 직후의 액상 재료의 액적 L1끼리는 겹치지 않고서(접촉하지 않고서), 액상 재료의 액적 L1끼리가 합체하여 제 1 기판(10) 상에서 넓게 젖는 것을 방지할 수 있다.
다음에, 잉크젯 장치(60)에 탑재된 히터(55)는 미립자간의 전위적 접촉을 잘 하기 위해, 상술한 형성한 소정 패턴으로 이루어지는 배선(15)을 열 처리한다. 그 결과, 액상 재료의 액적(82)에 함유하는 분산매를 제거하는 것이 가능해진다. 열 처리는 상술한 히터(55) 외에 보온기, 전기로, 열풍 발생기 등의 각종 장치를 사용 하는 것이 가능하다. 또한, 상기 열 처리 대신, 램프 어닐을 이용한 광 처리를 실시하는 것도 바람직하다.
다음에, 도 12b에 나타내는 바와 같이, 잉크젯 장치(60)는 전회 토출한 배치위치로부터 1/2피치만큼 시프트하고, 제 1 기판(10) 상에 액상 재료의 액적 L2를 토출한다. 즉, 전회 토출이 행해진 배치 위치의 중간 위치에 액상 재료의 액적 L2를 순차적으로 토출, 배치한다. 상술한 바와 같이, 제 1 기판(10) 상의 액상 재료의 액적 L1의 배치 피치 H1은 제 1 기판(10) 상에 배치한 직후의 액상 재료의 액적 L1의 직경보다 크고 또한, 그 직경의 2배 이하이다. 그 때문에, 액상 재료의 액적 L1의 중간 위치에 액상 재료의 액적 L2가 배치됨으로써, 액상 재료의 액적 L1에 액상 재료의 액적 L2가 일부 중첩되어, 액상 재료의 액적 L1끼리 사이의 극간이 메워진다. 이 때, 이번의 액상 재료의 액적 L2와 전회의 액상 재료의 액적 L1이 접하지만, 전회의 액상 재료의 액적 L1은 이미 분산매가 완전히 또는 어느 정도 제거되어 있으므로, 양자가 합체되어 제 1 기판 상에서 넓어지는 일은 적다.
다음에, 액상 재료의 액적 L2를 제 1 기판(10) 상에 배치한 후, 분산매를 제거하기 위해 전회와 마찬가지로 필요에 따라 열 처리를 실시한다.
이러한 일련의 토출 동작을 반복함으로써, 도 12c에 나타내는 바와 같이, 제 1 기판(10) 상에 배치되는 액상 재료의 액적(82) 끼리의 극간이 메워져, 선형상의 연속한 패턴으로 이루어지는 배선(15)이 형성된다.
(볼록부의 형성 방법)
계속해서, 볼록부(19)의 형성 방법에 대하여 설명한다. 볼록부(19)는 상술한 배선의 형성 방법과 동일한 방법, 즉, 잉크젯 장치(60)를 이용하여 형성한다. 잉크젯 장치(60)는 잉크젯 헤드(70)의 노즐 구멍(78)으로부터 소정 패턴으로 이루어지는 복수의 배선 상의 각각에 수지를 분산매로 용해 또는 분산시킨 액상 재료의 액적을 토출한다. 이 때에, 볼록부(19)의 직경이 배선의 선폭보다 커지도록, 잉크젯 장치(60)의 헤드의 노즐로부터 토출되는 액상 재료의 액적의 토출량을 제어한다.
다음에, 잉크젯 장치(60)에 탑재된 히터(55)는 미립자간의 전위적 접촉을 잘 하기 위해, 상술한 바와 같이 형성한 소정 패턴으로 이루어지는 볼록부(19)를 열 처리한다. 그 결과, 액상 재료의 액적에 함유되는 분산매를 제거하는 것이 가능해진다. 열 처리는 상술한 히터(55) 외에 보온기, 전기로, 열풍 발생기 등의 각종 장치를 사용하는 것이 가능하다. 또한, 상기 열 처리 대신에, 램프 어닐을 이용한 광 처리를 실시하는 것도 바람직하다.
이와 같이 하여, 소정 패턴으로 이루어지는 배선의 일단 상의 각각에 볼록부(19)를 형성할 수 있다. 이 볼록부(19)는 연장 영역(17)에 있어서의 액정 구동용 IC(30)에 형성되는 전극의 실장 위치에 대응해서 복수 형성되어 있다.
(도전층의 형성 방법)
계속해서, 도전층(21)의 형성 방법에 대하여 설명한다. 도전층(21)은 상술 한 배선의 형성 방법과 마찬가지의 방법, 즉, 잉크젯 장치(60)를 이용하여 형성한다.
우선, 잉크젯 장치(60)는 잉크젯 헤드(41)의 노즐 구멍(78)으로부터 볼록부(19)의 표면 및 배선 상에 이르는 영역에, 도전성 미립자를 분산매로 용해 또는 분산한 액상 재료의 액적을 토출한다. 이와 같이 액상 재료의 액적을 토출함으로써, 도전층(21)과 배선(15)을 전기적으로 접속한다.
다음에, 잉크젯 장치(60)에 탑재된 히터(55)는 미립자간의 전위적 접촉을 잘 하기 위해, 상술한 바와 같이 형성한 소정 패턴으로 이루어지는 도전층(21)을 열 처리한다. 그 결과, 액상 재료의 액적에 함유되는 분산매를 제거하는 것이 가능해진다. 열 처리는 상술한 히터(55) 외에 보온기, 전기로, 열풍 발생기 등의 각종 장치를 사용하는 것이 가능하다. 또한, 상기 열 처리 대신, 램프 어닐을 이용한 광 처리를 실시하는 것도 바람직하다.
이와 같이 잉크젯법에 의하면, 벌지를 생기게 하는 일없이 세선화, 후막화를 달성하고, 또한 막 두께가 균일화된 배선(15), 볼록부(19) 및 도전층(21)을 형성하는 것이 가능해진다. 또한, 잉크젯법에 의하면, 소정 위치에 정확히 액상 재료의 액적을 토출할 수 있고, 또한, 필요 최저한의 액상 재료의 액적에 의해, 배선(15), 볼록부(19) 및 도전층(21)을 형성하는 것이 가능해진다.
(실시예 3)
상술한 실시예에서는, 수지로 이루어지는 볼록부(19)의 표면에 도전층(21)을 형성하고, 이 도전층(21)을 배선(15)에 전기적으로 접속시키고 있었다. 이에 대하여, 본 실시예에 있어서는, 볼록부(19)의 표면에 배선(15)을 덮도록 형성한다.
도 13a는 배선(15)이 볼록부(19)의 표면의 일부를 덮도록 하여 형성된 경우의 도 1의 A-A'선 단면도이며, 도 13b는 도 1의 B-B'선 단면도이다. 제 1 기판(10) 상에 개별적으로 형성된 각 볼록부(19)에는, 제 1 기판(10) 상에 마련된 배선(15)이 볼록부(19)의 표면을 덮도록 형성된다. 즉, 본 실시예에 있어서는, 배선(15)이 도전층(21)의 기능을 겸비한다. 이 경우에는, 볼록부(19) 및 볼록부(19)의 표면을 덮도록 형성된 배선(15)이 외부 접속 단자(27)를 구성한다.
이 외부 접속 단자(27)의 형성 방법으로는, 실시예 1 및 실시예 2에서 설명한 바와 같이, 포토리소그래피법 또는 잉크젯법 등에 의해 형성하는 것이 가능하다. 이하, 실시예 1 및 실시예 2와 다른 점에 대해서만 간략하게 설명하고, 마찬가지의 부분에 대해서는 설명을 생략한다.
포토리소그래피법 또는 잉크젯법에 의한 형성 방법에 있어서는, 제 1 기판(10) 상에 소정 패턴으로 이루어지는 복수 배선(15)을 형성하기 전에, 우선, 제 1 기판(10)의 연장 영역(17)에 복수의 볼록부(19)를 형성한다. 이 볼록부(19)는 액정 구동용 IC(30)에 형성되는 전극이 연장 영역(17) 상의 실장되는 위치에 대응하여 배치된다. 다음에, 이 볼록부(19)의 표면을 포함하는 영역에 소정 패턴으로 이루어지는 복수의 배선(15)을 형성한다.
또, 볼록부(19)를 서로 인접하는 복수의 외부 접속 단자(27)에 걸쳐 연속해서 형성하는 것도 바람직하다. 도 14a는 볼록부(19)를 서로 인접하는 복수의 외부 접속 단자(27)에 걸쳐 연속해서 형성한 경우의 도 1의 B-B'선 단면도이다.
또한, 서로 인접하는 복수의 외부 접속 단자(27)에 걸쳐 연속해서 형성한 볼록부(19) 중, 인접하는 외부 접속 단자(27)간의 볼록부(19)의 높이가 외부 접속 단자(27) 부분의 볼록부(19)의 높이보다 부분적으로 낮게 하는 것도 바람직하다. 도 14b는 인접하는 외부 접속 단자(27)간의 볼록부(19)의 높이를 외부 접속 단자(27) 부분보다 낮게 형성한 경우의 도 1의 연장 영역(17)의 B-B'선 단면도이다.
(액정 표시 장치)
다음에, 전기 광학 장치의 일례인 상술한 액정 패널(25)을 구비한 액정 표시 장치(100)에 대하여 도 15를 참조하여 설명한다. 또, 액정 패널(25)에 대해서는, 앞선 기재에서 상세히 설명하고 있기 때문에 생략한다.
액정 표시 장치(100)에는, 상술한 액정 패널(25)의 제 1 기판(10) 상의 연장 영역(17)에 화소 전극 등을 구동하기 위한 액정 구동용 IC(30)가 COG(Chip On Glass) 실장된다. 이에 따라, 액정 구동용 IC(30)의 접속 단자와 제 1 기판(10) 상의 수지로 이루어지는 볼록부(19)의 표면에 형성된 도전층(21)이 NCF(Non Conductive Film, 접착제) 등을 통해 전기적으로 접속된다.
또, 액정 표시 장치(100)에 액정 구동용 IC(30) 등을 실장하는 방법으로는, 액정 패널(25)에 별도의 회로 기판을 접속하고, 이 회로 기판에 액정 구동용 IC(30)를 COF(Chip On Film) 실장하는 방법 등의 각종 방법을 이용하는 것이 가능하다. 또한, 액정 구동용 IC(30)에는, 당해 액정 표시 장치(100)와는 다른 외부 기기로부터 표시 제어 신호 등을 수신할 수 있는 구성으로 되어있다. 또한, 액정 구동용 IC(30)의 전극 표면에는 무전해 Ni 범프를 형성하는 것도 바람직하다.
(전자기기)
다음에, 본 발명의 전기 광학 장치를 전자기기에 적용한 예에 대해 설명한다.
도 16은 휴대 전화의 일례를 나타내는 사시도이다. 도 16에서, 참조 부호 600은 휴대 전화 본체를 나타내고, 참조 부호 601은 상기 실시예의 액정 표시 장치(100)를 구비한 표시부를 나타내고 있다.
도 16에 나타내는 전자기기는 상기 실시예의 액정 표시 장치(100)를 구비한 것이므로, 액정 구동용 IC(30)의 실장 불량이 적고, 고품질화가 도모된다.
또, 본 실시예의 전자기기는 액정 표시 장치(100)를 구비하는 것으로 했지만, 유기 EL 장치, 플라즈마형 표시 장치 등 다른 전기 광학 장치를 구비한 전자기기로 할 수도 있다.
또, 본 발명은 상술한 실시예에 한정되지 않고, 특허 청구의 범위를 일탈하지 않는 범위에서 여러 가지의 변경을 가할 수 있다.
예컨대, 상기 실시예에서는, 접착제에 도전 입자를 함유하지 않는 도전성 페이스트 등을 통해 제 1 기판(10) 상에 액정 구동용 IC(30)을 실장시켰지만, 도전 입자를 함유하는 접착제를 이용하는 것으로 하여도 바람직하다.
본 발명에 의하면, 전극 피치의 협소화가 가능하고, 또한, 접속 신뢰성이 높은 전극을 제조할 수 있는 전기 광학 패널 및 그 제조 방법, 전기 광학 장치 및 그 제조 방법, 및 전자기기를 제공할 수 있다.

Claims (14)

  1. 전자 부품을 전기적으로 접속하기 위한 복수의 외부 접속 단자가 구비된 전기 광학 장치용 패널로서,
    기판과,
    상기 기판 상에 마련된 복수의 배선과,
    상기 복수의 배선 상 또는 상기 기판 상에 마련된 수지로 이루어지는 볼록부와,
    상기 볼록부의 표면의 적어도 일부를 덮도록 마련되고, 상기 각 배선과 전기적으로 접속된 도전층
    을 구비하되,
    상기 외부 접속 단자는 상기 볼록부와 상기 도전층으로 구성되고,
    상기 볼록부의 폭은 상기 볼록부와 접하는 상기 도전층의 폭보다 큰
    전기 광학 장치용 패널.
  2. 전자 부품을 전기적으로 접속하기 위한 복수의 외부 접속 단자가 구비된 전기 광학 장치용 패널로서,
    기판과,
    상기 기판 상에 마련된 수지로 이루어지는 볼록부와,
    상기 볼록부의 표면에 적어도 일부를 덮도록 상기 기판 상에 마련된 복수의 배선
    을 구비하되,
    상기 외부 접속 단자는 상기 볼록부와 상기 배선으로 구성되고,
    상기 볼록부의 폭은 상기 볼록부와 접하는 상기 배선의 폭보다 큰
    전기 광학 장치용 패널.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 볼록부는 각각의 외부 접속 단자마다 이간하여 형성되는 전기 광학 장치용 패널.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 볼록부는 서로 인접하는 복수의 외부 접속 단자에 걸쳐 연속해서 형성되는 전기 광학 장치용 패널.
  5. 제 4 항에 있어서,
    상기 볼록부 중, 인접하는 상기 외부 접속 단자 사이의 볼록부의 높이는 외부 접속 단자 부분의 볼록부의 높이보다 부분적으로 낮은 전기 광학 장치용 패널.
  6. 전자 부품을 전기적으로 접속하기 위한 복수의 외부 접속 단자가 구비된 전기 광학 장치용 패널의 제조 방법으로서,
    기판 상에 복수의 배선을 형성하는 공정과,
    상기 복수의 배선 상 또는 상기 기판 상에 수지로 이루어지는 볼록부를 형성하는 공정과,
    상기 각 배선과 전기적으로 접속된 도전층을 상기 볼록부 표면의 적어도 일부를 덮도록 형성하는 공정과,
    상기 볼록부와 상기 도전층으로 상기 외부 접속 단자를 형성하는 공정
    을 구비하되,
    상기 볼록부의 폭은 상기 볼록부와 접하는 상기 도전층의 폭보다 큰 전기 광학 장치용 패널의 제조 방법.
  7. 전자 부품을 전기적으로 접속하기 위한 복수의 외부 접속 단자가 구비된 전기 광학 장치용 패널의 제조 방법으로서,
    기판 상에 수지로 이루어지는 볼록부를 형성하는 공정과,
    상기 기판 상에, 상기 볼록부의 표면의 적어도 일부를 덮도록 복수의 배선을 형성하는 공정과,
    상기 볼록부와 상기 배선으로 상기 외부 접속 단자를 형성하는 공정
    을 구비하되,
    상기 볼록부의 폭은 상기 볼록부와 접하는 상기 배선의 폭보다 큰 전기 광학 장치용 패널의 제조 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 수지는 감광성 수지이며,
    상기 볼록부는 포토리소그래피법에 의해 형성되는
    전기 광학 장치용 패널의 제조 방법.
  9. 제 6 항 또는 제 7 항에 있어서,
    상기 볼록부는 액적 토출법에 의해 형성되는 전기 광학 장치용 패널의 제조 방법.
  10. 제 6 항 또는 제 7 항에 있어서,
    상기 도전층 또는 상기 배선은 액적 토출법에 의해 형성되는 전기 광학 장치용 패널의 제조 방법.
  11. 전기 광학 장치로서,
    청구항 1 또는 2에 기재된 전기 광학 장치용 패널의 상기 외부 접속 단자 상에 접착제에 의해 전자 부품이 실장되는 전기 광학 장치.
  12. 제 11 항에 있어서,
    상기 전자 부품의 전극 표면에는, 무전해 Ni 범프가 형성되는 전기 광학 장치.
  13. 제 11 항에 있어서,
    상기 접착제는 도전 입자를 포함하지 않는 접착제로 이루어지는 전기 광학 장치.
  14. 전자기기로서,
    청구항 11에 기재된 전기 광학 장치를 구비하는 전자기기.
KR1020050020894A 2004-03-17 2005-03-14 전기 광학 장치용 패널 및 그 제조 방법, 전기 광학 장치및 전자기기 KR100699641B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00076323 2004-03-17
JP2004076323A JP3841087B2 (ja) 2004-03-17 2004-03-17 電気光学装置用パネル及びその製造方法、電気光学装置、並びに電子機器

Publications (2)

Publication Number Publication Date
KR20060044347A KR20060044347A (ko) 2006-05-16
KR100699641B1 true KR100699641B1 (ko) 2007-03-23

Family

ID=34836544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050020894A KR100699641B1 (ko) 2004-03-17 2005-03-14 전기 광학 장치용 패널 및 그 제조 방법, 전기 광학 장치및 전자기기

Country Status (6)

Country Link
US (1) US7482541B2 (ko)
EP (1) EP1577699A3 (ko)
JP (1) JP3841087B2 (ko)
KR (1) KR100699641B1 (ko)
CN (1) CN100520539C (ko)
TW (1) TWI256128B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4292424B2 (ja) * 2006-11-15 2009-07-08 セイコーエプソン株式会社 配線基板およびその製造方法、並びに電子機器
JP4548459B2 (ja) * 2007-08-21 2010-09-22 セイコーエプソン株式会社 電子部品の実装構造体
CN101515074B (zh) * 2008-02-21 2011-08-31 北京京东方光电科技有限公司 测试液晶面板光学特性的阵列基板电路及其实现方法
KR100953654B1 (ko) 2008-06-26 2010-04-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
US9148957B2 (en) 2011-03-04 2015-09-29 Sharp Kabushiki Kaisha Electronic circuit substrate, display device, and wiring substrate
KR102058855B1 (ko) * 2013-12-31 2019-12-26 엘지디스플레이 주식회사 표시장치
CN104035222A (zh) 2014-06-13 2014-09-10 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN104064539B (zh) 2014-06-13 2017-01-04 京东方科技集团股份有限公司 显示面板及装置
CN104614911A (zh) * 2015-03-03 2015-05-13 京东方科技集团股份有限公司 一种基板及其制作方法、显示装置
CN106413270B (zh) * 2016-11-04 2019-04-05 大连大学 一种氮化铝陶瓷电路板及制备方法
CN109448554A (zh) * 2018-12-03 2019-03-08 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制作方法
WO2023288030A1 (en) * 2021-07-14 2023-01-19 The Trustees Of Dartmouth College Liquid metal printed 2d ultrahigh mobility conducting oxide transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06180460A (ja) * 1992-12-15 1994-06-28 Seiko Epson Corp 半導体チップ接続用基板構造
JP2002164635A (ja) * 2000-06-30 2002-06-07 Seiko Epson Corp 導電膜パターンの形成方法および電気光学装置、電子機器
JP2002164636A (ja) * 2000-11-27 2002-06-07 Matsushita Electric Works Ltd 基板に対するスルーホール形成用基準孔の形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
JPH0621257Y2 (ja) 1987-07-16 1994-06-01 三洋電機株式会社 固体撮像装置
JP2674033B2 (ja) 1987-09-18 1997-11-05 セイコーエプソン株式会社 液晶装置
JPH01281433A (ja) 1988-05-09 1989-11-13 Seiko Epson Corp 液晶パネル構造
JPH03231437A (ja) * 1990-02-06 1991-10-15 Ricoh Co Ltd 突起電極形成方法
JP2833326B2 (ja) 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
US5345365A (en) * 1992-05-05 1994-09-06 Massachusetts Institute Of Technology Interconnection system for high performance electronic hybrids
JPH0697608A (ja) 1992-09-14 1994-04-08 Nippon Mektron Ltd 可撓性回路基板の接続部構造及びその形成法
US5393697A (en) * 1994-05-06 1995-02-28 Industrial Technology Research Institute Composite bump structure and methods of fabrication
JPH088001A (ja) 1994-06-17 1996-01-12 Yazaki Corp プリント配線板の回路接続方法
EP0827190A3 (en) 1994-06-24 1998-09-02 Industrial Technology Research Institute Bump structure and methods for forming this structure
US5657207A (en) * 1995-03-24 1997-08-12 Packard Hughes Interconnect Company Alignment means for integrated circuit chips
US6396145B1 (en) * 1998-06-12 2002-05-28 Hitachi, Ltd. Semiconductor device and method for manufacturing the same technical field
JP4720069B2 (ja) * 2002-04-18 2011-07-13 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2004077386A (ja) 2002-08-21 2004-03-11 Seiko Epson Corp 半導体実装構造の検査方法、半導体装置の実装構造、電気光学装置及び電子機器
KR20040050245A (ko) 2002-12-09 2004-06-16 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조방법, 이를 갖는액정표시장치 및 이의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06180460A (ja) * 1992-12-15 1994-06-28 Seiko Epson Corp 半導体チップ接続用基板構造
JP2002164635A (ja) * 2000-06-30 2002-06-07 Seiko Epson Corp 導電膜パターンの形成方法および電気光学装置、電子機器
JP2002164636A (ja) * 2000-11-27 2002-06-07 Matsushita Electric Works Ltd 基板に対するスルーホール形成用基準孔の形成方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
06180460 *
14164635 *
14164636 *

Also Published As

Publication number Publication date
CN100520539C (zh) 2009-07-29
US7482541B2 (en) 2009-01-27
JP3841087B2 (ja) 2006-11-01
KR20060044347A (ko) 2006-05-16
TWI256128B (en) 2006-06-01
EP1577699A2 (en) 2005-09-21
TW200541048A (en) 2005-12-16
JP2005266091A (ja) 2005-09-29
EP1577699A3 (en) 2006-04-26
CN1670578A (zh) 2005-09-21
US20050205296A1 (en) 2005-09-22

Similar Documents

Publication Publication Date Title
KR100699641B1 (ko) 전기 광학 장치용 패널 및 그 제조 방법, 전기 광학 장치및 전자기기
JP4207004B2 (ja) 半導体装置の製造方法
KR100631358B1 (ko) 패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법
KR100910977B1 (ko) 패턴의 형성 방법, 및 액정 표시 장치의 제조 방법
KR100926472B1 (ko) 막 패턴의 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스, 전기 광학 장치, 및 전자 기기
KR100634110B1 (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법 및 전기광학 장치 및 전자 기기, 액티브 매트릭스 기판의 제조 방법
KR100730848B1 (ko) 반도체 장치의 제조 방법과 반도체 장치의 실장 방법 및실장 구조
US7482271B2 (en) Manufacturing method for electronic substrate, manufacturing method for electro-optical device, and manufacturing method for electronic device
KR100707587B1 (ko) 전자 부품 실장체의 제조 방법 및 전기 광학 장치
JP2007053333A (ja) 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
US8143728B2 (en) Electronic board and manufacturing method thereof, electro-optical device, and electronic apparatus
JP4826852B2 (ja) 半導体装置、電気光学装置及び電子機器
JP4862390B2 (ja) 電子基板の製造方法
JP2006019630A (ja) 配線形成方法
US7645706B2 (en) Electronic substrate manufacturing method
JP5088309B2 (ja) 電子基板及び電気光学装置並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee