JP5088309B2 - 電子基板及び電気光学装置並びに電子機器 - Google Patents
電子基板及び電気光学装置並びに電子機器 Download PDFInfo
- Publication number
- JP5088309B2 JP5088309B2 JP2008310047A JP2008310047A JP5088309B2 JP 5088309 B2 JP5088309 B2 JP 5088309B2 JP 2008310047 A JP2008310047 A JP 2008310047A JP 2008310047 A JP2008310047 A JP 2008310047A JP 5088309 B2 JP5088309 B2 JP 5088309B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- wiring pattern
- film
- substrate
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01044—Ruthenium [Ru]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
例えば特許文献1には、ポリシリコンに不純物をドープした多結晶粒界を用いて抵抗を形成する技術が開示されている。
また、特許文献2には、半導体素子上の再配置配線部に、厚膜形成法によって抵抗ペーストを塗布・硬化させて、抵抗部を形成する技術が開示されている。
基板上に設けられた抵抗等の受動素子を用いてインピーダンス制御等を行う際には、抵抗値を高精度に管理する必要があるが、上記の技術では要求された精度を確保することが困難であり、信頼性の高い抵抗部が得られないという問題がある。
また、上記の技術では、抵抗部を形成するための独立したプロセスが必要であり、生産性が低下するという問題が生じる。
本発明の電子基板は、基板上に電極パッド及び配線パターンが設けられた電子基板であって、前記配線パターンは、前記電極パッドの表面から樹脂突起の表面を越えて、前記電極パッドと逆側の方向に延びる導電膜と、該導電膜の前記逆側の端部において略直交する方向に延びる導電膜とを有し、前記略直交する方向に延びる導電膜の一部において幅、厚さ、材質の少なくとも一つを他の部分と異ならせて抵抗素子が形成されることを特徴とする。
本発明の電子基板は、基板上に電極パッド及び配線パターンが設けられた電子基板であって、前記配線パターンは、前記電極パッドの表面から樹脂突起の表面を越えて、前記電極パッドと逆側の方向に延び、且つ前記逆側において一部の配線諸元を、他の部分と異ならせて抵抗素子を形成することを特徴とするものである。
従って、本発明の電子基板では、電極パッドの表面から樹脂突起の表面を越えて、前記電極パッドと逆側の方向に延びる配線パターンの一部が他の部分と比較して抵抗値が高くなるように配線諸元を異ならせることにより、容易に抵抗素子を形成することができる。この抵抗素子は、配線パターンにより形成されるため、別途抵抗素子を形成するための独立したプロセスを要せず、生産性の低下を回避することができる。
そして、本発明では、配線パターンの配線諸元を調整することにより、所望の抵抗値を有する抵抗素子を高精度に形成することができる。
この配線パターンとしては、電極部と接続される構成や、少なくとも一部が接続端子を形成する構成を採用できる。
また、配線パターンとしては、電極部と接続され、少なくとも一部が外部端子に接続される構成(例えば、W−CSP(Wafer Level Chip Size Package)パッケージ体)としてもよい。
前記配線パターンとしては、前記逆側の方向に延びる導電膜と、該導電膜の前記逆側の端部において略直交する方向に延びる導電膜とを有し、前記抵抗素子としては、前記略直交する方向に延びる導電膜に形成される構成や、前記配線パターンは、前記略直交する方向で隣り合う前記逆側の方向に延びる導電膜と、前記略直交する方向に延びる導電膜とが接続された略U字状に形成されている構成とすることができる。
この構成では、例えばエッチング等により第2配線パターンを除去することにより、配線パターンの一部が局所的に第1配線パターンで構成されて他の部分よりも高抵抗の抵抗素子を形成することができる。また、エッチング処理等により第2配線パターンを除去する場合には、第2配線パターンに対応したエッチング材を選択することにより、容易に第2配線パターンのみを除去することが可能になる。
これにより、本発明では、抵抗値が大きい抵抗素子を容易に形成することが可能になる。
これにより、本発明では、抵抗素子を保護し、腐食や短絡を防止することが可能になる。
前記接続端子としては、樹脂材をコアとして少なくとも頂部が前記配線パターンで覆われたバンプ電極で形成される構成を好適に採用できる。
これにより、本発明では、バンプ電極の近傍に抵抗素子を形成できるので、バンプ電極と抵抗素子との間の経路を最短にでき、配線を極小とできる。
これにより、本発明では、半導体素子の近傍に抵抗素子を形成できるので、半導体素子と抵抗素子との間の経路を最短にでき、配線を極小とできる。
この場合、半導体素子としては、能動領域に形成される配線パターンによりトランジスタ等のスイッチング素子を形成する構成や、半導体素子を内蔵する半導体チップを能動領域に実装する構成とすることができる。
また、本発明では、基板に半導体素子が非搭載状態、つまり半導体素子が設けられていない、例えばシリコン基板状態であっても適用可能である。
また、本発明の電子機器は、先に記載の電子基板または電気光学装置を備えることを特徴とするものである。
従って、本発明では、抵抗素子が精度よく形成された高品質の電気光学装置及び電子機器を得ることができるとともに、生産性が低下することなく効率的な電気光学装置製造及び電子機器製造を実現することができる。
そして、本発明では、配線パターンの配線諸元を調整することにより、所望の抵抗値を有する抵抗素子を高精度に形成することができる。
この配線パターンとしては、電極部と接続される構成や、少なくとも一部が接続端子を形成する構成を採用できる。
また、配線パターンとしては、電極部と接続され、少なくとも一部が外部端子に接続される構成(例えば、W−CSP(Wafer Level Chip Size Package)パッケージ体)としてもよい。
前記配線パターンの一部の配線諸元を、他の部分と異ならせる方法としては、前記配線パターンの一部を、幅方向や厚さ方向に除去することで前記抵抗素子を形成する工程を採用できる。
この工程では、例えばエッチング等により第2配線パターンを除去することにより、配線パターンの一部が局所的に第1配線パターンで構成されて他の部分よりも高抵抗の抵抗素子を形成することができる。また、エッチング処理等により第2配線パターンを除去する場合には、第2配線パターンに対応したエッチング材を選択することにより、容易に第2配線パターンのみを除去することが可能になる。
これにより、本発明では、抵抗値が大きい抵抗素子を容易に形成することが可能になる。さらに、本発明では、前記抵抗素子を封止材で封止する工程を有することが好ましい。
これにより、本発明では、抵抗素子を保護し、腐食や短絡を防止することが可能になる。
これにより、本発明では、接続端子に、例えばハンダボールを設けるために保護膜を成膜する際に、接続端子用の開口部とともに抵抗素子用の開口部を形成し、この抵抗素子用の開口部を介して配線パターンの一部を除去すれば、別途抵抗素子用の開口部を形成する工程を設けることなく、容易に抵抗素子を形成することが可能になる。
[電気光学装置]
図1は本発明の電気光学装置の一実施形態である液晶表示装置を示す模式図である。
図示の液晶表示装置100は、液晶パネル110と、半導体装置121とを有する。また、必要に応じて、図示しない偏光板、反射シート、バックライト等の付帯部材が適宜に設けられる。
(第1実施形態)
次に、第1実施形態に係る電子基板としての半導体装置121の端子構造について説明する。図3は、端子が形成される半導体装置121の能動面側の構造を示す部分斜視図である。
半導体装置121は、例えば液晶表示装置の画素を駆動するICチップであり、その能動面側には薄膜トランジスタ等の複数の電子素子や各電子素子間を接続する配線等の電子回路(集積回路)等の半導体素子が形成されている(いずれも不図示)。
図4に示すように、半導体装置121の能動面121aの周縁部には、Al等の導電性材料からなる複数の電極パッド24が配列形成されている。また、半導体装置121の能動面全体にSiN等の電気絶縁性材料からなる保護膜としてのパッシベーション膜26が形成されており、上述した各電極パッド24の表面に、パッシベーション膜26の開口部26aが形成されている。パッシベーション膜26上には、応力緩和性の高い、ポリイミドなどの有機樹脂膜が、開口部以外全表面もしくは一部に、更に形成されていても良い。
使用される各々の導電膜の材質・膜組成および抵抗部の面積は、得たい抵抗値によって適宜変更することができる。以下本実施形態では、二層の導電膜構成について説明するが、詳細は後述するが、得たい抵抗値や温度特性に応じて三層以上の導電膜を組み合わせても構わない。また、導電膜の形成はスパッタリング以外にも、蒸着、メッキなど公知の手法を用いても構わない。
次に、半導体装置の製造方法について、特に、上記バンプ電極10を形成する工程について説明する。
図5〜図7は、半導体装置121の製造方法の一例を示す工程図である。この製造工程は、パッシベーション膜26を形成する工程と、樹脂突起12を形成する工程と、導電膜20、21を形成する工程とを有している。本実施形態では、樹脂突起12をインクジェット法を用いて形成する。
パッシベーション膜26上には、応力緩和性の高い、ポリイミドなどの有機樹脂膜を、開口部以外全表面もしくは一部に、更にフォトリソ法等を用いて形成しても良い。すなわち、以下手法で形成される抵抗素子Rは、有機樹脂膜(絶縁膜)上に形成されていても良い。
また、フォトリソ法等で樹脂突起12を形成し、硬化時に突起周辺をだらすことにより、所望の樹脂突起12形状を得ても良い。
次に、パターニングされた導電膜20b、21bをマスクとして、エッチング処理を行うことにより、図6(b)に示すように、導電膜20a、21aが導電膜20b、21bと同一形状でパターニングされて二層に積層された導電膜20、21が形成される。
次いで、抵抗素子Rの形状、位置に対応した開口を有するマスクを用いてレジスト層に露光処理及び現像処理を施し、図7に示すように、レジスト層22に開口部22aを形成する。そして、このレジスト層22をマスクとして導電膜21bのみを選択的にエッチングして除去し、導電膜21aを露出させる。このときのエッチング液としては、例えば塩化第二鉄や過硫酸アンモニウム等が用いられる。
そして、剥離液等を用いてレジスト層22を除去することにより、図4に示したように、導電膜21の中、抵抗値が高い抵抗素子Rが形成される。
導電膜20a、21aを構成するTiWは、厚さ1000Åの場合、7×10−2Ω/μm2程度であり、導電膜20b、21bを構成するAuは、厚さ3000Åの場合、2×10−4Ω/μm2程度であり、抵抗素子Rに70Ωの抵抗値が要求される場合には、例えば幅10μm、長さ100μmで導電膜20b、21bを除去して抵抗素子Rを形成すればよい。このとき、下層に位置する導電膜20a、21aは、上層に位置する導電膜20b、21bよりも抵抗が大きいため、より大きな抵抗値を容易に得ることができる。
上記の導電膜の厚さ、もしくは抵抗素子Rの面積を変更することで、例えば終端抵抗値として一般的に採用される、50Ωの抵抗素子Rは、容易に形成することができる。
また、本実施形態では、電極パッド24を介して半導体素子の近傍に抵抗素子Rを形成できるので、半導体素子から抵抗素子Rへの電気的な経路を最短にすることができ、余計な配線を極小とすることが可能になる。そのため、配線による寄生容量、スタブ等を最小に抑えることが可能になり、特に高周波領域での電気特性(ロス、ノイズ輻射)を向上させることができる。
特に、本実施形態では、スパッタリング、メッキ、フォトリソ法等、膜組成及び厚さ精度、寸法精度に優れた方法により導電膜20、21を形成しているため、抵抗素子Rの抵抗値をより高精度に制御・管理することが可能である。
特に、本実施形態では、下層に位置する導電膜21aが上層の導電膜21bよりも大きな抵抗を有しているので、より大きな抵抗値を容易に得ることが可能である。
つまり、本実施形態では、抵抗としての必要値に応じて膜の種類や、積層構造の導電膜の中、どの層の導電膜を用いるかを選択することで、抵抗のレンジ、耐許容電流値の設計選択度を向上させることができる。
なお、三層以上の構造も同様である。
続いて、第2実施形態に係る電子基板について説明する。
第2実施形態では、本発明を電子基板としてのW−CSP(Wafer Level Chip Size Package)パッケージ体に適用する場合について図8及び図9を参照して説明する。
これらの図において、図1乃至図7に示す第1実施形態の構成要素と同一の要素については同一符号を付し、その説明を省略する。
このパッケージ体CSPにおいては、導電膜20a、20bの二層構造を有する導電膜20は、電極パッド24に接続された一端側においてパッシベーション膜26上に配線され、他端側においてパッシベーション膜26上に形成された応力緩和層33上に配線されている。
まず、図8(a)に示すように、導電膜20上(導電膜20が形成されていない領域ではパッシベーション膜26または応力緩和層33上)を含む基板P上の全面に、スピンコート法、ディッピング法、スプレーコート法等によってソルダーレジスト42を塗布する(ソルダーレジスト層42を形成する)。
これにより、導電膜20の一部において導電膜20aで構成される抵抗素子Rが形成される。
この後、図9(b)に示すように、開口部42bを樹脂等の封止材44で封止することにより、抵抗素子Rの耐湿性等を向上させる。
このようにして、抵抗素子Rを内蔵するパッケージ体CSPが完成する。
次に、上述した電気光学装置又は半導体装置を備えた電子機器について説明する。
図11は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話1300は、上述した電気光学装置を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。
上述した電気光学装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、いずれの場合にも抵抗値が高精度に確保されて品質に優れた電子機器を提供することができる。
この場合、切欠部Raの大きさ(すなわち導電膜21aがつながっている大きさ)を調整することにより、抵抗値を微調整することもでき、高精度の抵抗素子をより容易に形成することが可能である。特に、上記実施形態では、半導体装置121の表面近傍に抵抗素子Rが配置されるため、容易に抵抗値の微調整が可能である。
材料の選択と組み合わせによっては、単なる得たい抵抗値を得られるばかりではなく、例えば、各材料が持つ抵抗−温度特性に着目し、それらを適宜組み合わせることで、得たい抵抗−温度特性を得ることもできる。
また、上述した導電膜20、21も本実施形態ではスパッタリングやメッキ法を用いて形成されているが、インクジェット法を用いてもよい。
また、これらの実施形態では、形成された抵抗素子は、配線の一部を用いて形成されていれば良いので、必ずしも電子基板の電極に接続されていなくともよく、電極同士の接続のみに寄与し、外部電極や外部端子と接続されていなくとも良い。
また、電子機器においても、上記実施形態では、電気光学装置を備えた携帯電話を例示したが、必ずしも電気光学装置を備える必要はなく、電気光学装置を備えずに、上述した電子基板を備える電子機器も本発明に含まれる。
Claims (4)
- 基板上に電極パッド及び配線パターンが設けられた電子基板であって、
前記配線パターンは、前記電極パッドの表面から樹脂突起の表面を越えて、前記電極パッドと逆側の方向に延びる導電膜と、該導電膜の前記逆側の端部において略直交する方向に延びる導電膜とを有し、
前記略直交する方向に延びる導電膜の一部において幅、厚さ、材質の少なくとも一つを他の部分と異ならせて抵抗素子が形成されることを特徴とする電子基板。 - 請求項1記載の電子基板において、
前記配線パターンは、前記略直交する方向で隣り合う前記逆側の方向に延びる導電膜と、前記略直交する方向に延びる導電膜とが接続された略U字状に形成されていることを特徴とする電子基板。 - 請求項1または2記載の電子基板が実装されることを特徴とする電気光学装置。
- 請求項1または2記載の電子基板を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008310047A JP5088309B2 (ja) | 2008-12-04 | 2008-12-04 | 電子基板及び電気光学装置並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008310047A JP5088309B2 (ja) | 2008-12-04 | 2008-12-04 | 電子基板及び電気光学装置並びに電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005205464A Division JP4419926B2 (ja) | 2005-07-14 | 2005-07-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009117848A JP2009117848A (ja) | 2009-05-28 |
JP5088309B2 true JP5088309B2 (ja) | 2012-12-05 |
Family
ID=40784555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008310047A Expired - Fee Related JP5088309B2 (ja) | 2008-12-04 | 2008-12-04 | 電子基板及び電気光学装置並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5088309B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6909435B2 (ja) * | 2017-07-25 | 2021-07-28 | 大日本印刷株式会社 | 貫通電極基板およびその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63152164A (ja) * | 1986-12-17 | 1988-06-24 | Fuji Electric Co Ltd | 半導体装置 |
JP3136714B2 (ja) * | 1991-11-20 | 2001-02-19 | ヤマハ株式会社 | 抵抗形成法 |
JP4045083B2 (ja) * | 2000-12-25 | 2008-02-13 | 株式会社ルネサステクノロジ | 半導体モジュールおよび実装構造体 |
WO2003007379A1 (fr) * | 2001-07-12 | 2003-01-23 | Hitachi, Ltd. | Composant de circuit electronique |
JP2003124393A (ja) * | 2001-10-17 | 2003-04-25 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2004296761A (ja) * | 2003-03-27 | 2004-10-21 | Mitsumi Electric Co Ltd | 半導体装置 |
-
2008
- 2008-12-04 JP JP2008310047A patent/JP5088309B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009117848A (ja) | 2009-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100546346B1 (ko) | 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조 | |
JP4784304B2 (ja) | 電子部品、電子部品の製造方法、回路基板及び電子機器 | |
KR100643984B1 (ko) | 반도체 장치의 실장 방법, 회로 기판, 전기 광학 장치 및전자 기기 | |
US8497432B2 (en) | Electronic component mounting structure | |
JP4487875B2 (ja) | 電子基板の製造方法及び電気光学装置の製造方法並びに電子機器の製造方法 | |
JP4419926B2 (ja) | 半導体装置 | |
JP3938128B2 (ja) | 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器 | |
JP4826852B2 (ja) | 半導体装置、電気光学装置及び電子機器 | |
US8237258B2 (en) | Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween | |
JP5088309B2 (ja) | 電子基板及び電気光学装置並びに電子機器 | |
JP4862390B2 (ja) | 電子基板の製造方法 | |
JP4665631B2 (ja) | 電子基板とその製造方法及び電気光学装置の製造方法並びに電子機器の製造方法 | |
JP2009049154A (ja) | 半導体装置、実装構造体、電気光学装置、電子機器 | |
JP2017126652A (ja) | 配線基板、電子機器、および配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111111 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120827 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5088309 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |