JP2006245289A - 半導体装置及び実装構造体 - Google Patents

Abstract

【課題】各バンプの高さを一定に保持する。
【解決手段】本発明に係る半導体装置１００は、ポスト１１と、ポスト１１上に形成されたバンプ１３と、バンプ１３に対しポスト１１より濡れ性に劣る濡れ性劣り部１２とを、備えており、濡れ性劣り部１２がポスト１１とバンプ１３との間に形成されている。
【選択図】図１

Description

本発明は、バンプがポスト上に形成された電極構造を有する半導体装置及びそれを実装した実装構造体に関する。

携帯電話やデジタルカメラ等のさまざまな機器の小型化・高機能化に伴い、LSI（Large Scale Integration）やLSIパッケージの小型化を実現するバンプ・ピッチ（互いに隣接するバンプ同士の間隔）の微細化への要求が高まっている。近年では、LSIやLSIパッケージの実装面積の縮小に適した接続方法として「フリップチップ接続」が採用されているが、当該フリップチップ接続では、半田製のバンプを溶融させて接続している。その際、互いに隣接するバンプ同士が接触してショートが発生する可能性があるため、一般的にバンプ・ピッチを２００〜２５０μｍ程度に保持している。

しかしながら、LSIやLSIパッケージの更なる小型化を図るには、バンプ・ピッチの微細化が不可欠な課題となっており、バンプ・ピッチの微細化を巡る種々の技術が開発されている（例えば非特許文献１参照）。

具体的に、非特許文献１に記載の技術では、フォトレジスト材料の改良，フォトレジスト・パターニング時の露光・現像パラメータの最適化，めっき時に用いる電流の精密なコントロール等によりバンプ・ピッチの微細化を図る旨記載されており、その技術を用いたバンプの形成方法がそのページ中の後半部分に図面を用いて掲載されている。

当該ページ中の図面を用いたバンプの形成方法を簡単に説明すると、始めに「１）ウェハ」に示す通り、ウェハ（無数のドット状を呈した部位）上に電極（青色を呈した部位）と保護膜（青色斜線を呈した部位）とを形成する。そして「２）シード層形成」，「３）フォトレジスト・パターニング、はんだめっき」，「４）フォトレジスト剥離、シード層エッチング」の各処理を経て、露出した状態の電極をシード層（緑色を呈した部位及びオレンジ色斜線を呈した部位で電極とバンプとの密着性を高める下地金属膜に相当するもの）で完全に覆い、その後「５）リフロー、バンプ形成」の処理で半田をリフローさせて略球形状の半田バンプを形成する。

しかしながら、非特許文献１に記載の技術では、バンプの形成に際して半田をリフローさせているため、そのリフロー工程の処理で半田が溶融してバンプの径が広がり、互いに隣接する電極同士の間隔を狭めようとすると、それと同時にバンプ・ピッチも狭まり、電極同士が接触するより先にバンプ同士が接触してショートを引き起こす可能性がある。
"超微細ピッチはんだバンプを形成、接続する技術を実用化〜世界初！３５μｍピッチはんだバンプの形成、接続を実現〜"，［online］，２００３年１２月１５日，富士通株式会社，［２００５年２月２８日検索］，インターネット＜URL：http://pr.fujitsu.com/jp/news/2003/12/15.html＞

そのため、今日では、図９に示す通り、半田より高融点の「ポスト」を下地金属膜とバンプとの間に介在させてバンプを当該ポスト上に形成しているが、この場合には、バンプのリフロー工程において、バンプを構成する半田がポストの上面から側面に不規則に垂れ落ちて各バンプの高さを一定に保持することができない。
本発明の目的は各バンプの高さを一定に保持することである。

上記課題を解決するため請求項１に記載の発明の半導体装置は、
ポストと、
前記ポスト上に形成されたバンプと、
前記バンプに対し前記ポストより濡れ性に劣る濡れ性劣り部と、
を備え、
前記濡れ性劣り部が前記ポストと前記バンプとの間に形成されていることを特徴としている。

請求項２に記載の発明は、
請求項１に記載の半導体装置において、
前記濡れ性劣り部が筒状を呈していることを特徴としている。

請求項３に記載の発明は、
請求項１又は２に記載の半導体装置において、
前記濡れ性劣り部がＮｉで構成されていることを特徴としている。

請求項４に記載の発明の半導体装置は、
ポストと、
前記ポスト上に形成されたバンプと、
前記バンプに対し前記ポストより濡れ性に劣る濡れ性劣り部と、
を備え、
前記濡れ性劣り部が前記ポストの側面に形成されていることを特徴としている。

請求項５に記載の発明は、
請求項４に記載の半導体装置において、
前記濡れ性劣り部が前記ポストを構成する材料の酸化膜であることを特徴としている。

請求項６に記載の発明は、
請求項５に記載の半導体装置において、
前記酸化膜がＣｕＯ又はＣｕ_２Ｏで構成されていることを特徴としている。

請求項７に記載の発明は、
請求項４に記載の半導体装置において、
前記濡れ性劣り部が樹脂膜であることを特徴としている。

請求項８に記載の発明は、
請求項７に記載の半導体装置において、
前記樹脂膜がポリイミド又はエポキシで構成されていることを特徴としている。

請求項９に記載の発明は、
請求項４に記載の半導体装置において、
前記濡れ性劣り部が金属膜であることを特徴としている。

請求項１０に記載の発明は、
請求項９に記載の半導体装置において、
前記ポストが柱状を呈し、
前記金属膜が前記ポストの側面を覆う筒状を呈し、
前記金属膜の幅が前記バンプの幅と同じかそれ以上となっていることを特徴としている。

請求項１１に記載の発明は、
請求項９又は１０に記載の半導体装置において、
前記金属膜がＴｉ、ＴｉＷ又はＴｉＮで構成されていることを特徴としている。

請求項１２に記載の発明は、
請求項９〜１１のいずれか一項に記載の半導体装置において、
前記ポストと前記金属膜との密着性を高める第２の金属膜が、前記ポストと前記金属膜との間に形成されていることを特徴としている。

請求項１３に記載の発明は、
請求項１２に記載の半導体装置において、
前記第２の金属膜がＣｕ、Ｎｉ、Ｐｄ、ＮｉＰ、ＮｉＢ又はＰｔで構成されていることを特徴としている。

請求項１４に記載の発明は、
請求項１〜１３のいずれか一項に記載の半導体装置において、
前記バンプがＰｂ、Ｉｎ、Ｓｎ、Ａｕ、Ａｇ、Ｃｕ、Ｂｉ又はＺｎのいずれかを少なくとも１つ含む材料で構成されていることを特徴としている。

請求項１５に記載の発明は、
請求項１〜１４のいずれか一項に記載の半導体装置において、
前記ポストがＣｕ又はＡｕで構成されていることを特徴としている。

請求項１６に記載の発明は、
請求項１〜１５のいずれか一項に記載の半導体装置において、
前記バンプがボール状を呈しかつ格子状に配置されたＢＧＡであることを特徴としている。

請求項１７に記載の発明は、
請求項１〜１６のいずれか一項に記載の半導体装置において、
フリップ・チップ、ウェハレベルパッケージ又はチップサイズパッケージとして用いられることを特徴としている。

請求項１８に記載の発明の実装構造体は、
請求項１〜１７のいずれか一項に記載の半導体装置が実装用基板に実装されていることを特徴としている。

請求項１９に記載の発明は、
請求項１８に記載の実装構造体において、
前記半導体装置が前記実装用基板に対しフリップチップ実装されていることを特徴としている。

請求項２０に記載の発明は、
請求項１８又は１９に記載の実装構造体において、
前記実装用基板が無機材料、ガラスエポキシ又は可撓性・絶縁性樹脂で構成されていることを特徴としている。

請求項１に記載の発明では、濡れ性劣り部がポストとバンプとの間に形成されているから、バンプが自己との関係で濡れ性に劣る濡れ性劣り部の直上に配置され、リフロー工程においては、当該バンプを構成する材料が濡れ性劣り部に対し濡れ難い。そのため、バンプを構成する材料が濡れ性劣り部からその下のポストに向けて垂れ落ち難く、各バンプの高さを一定に保持することができる。

請求項２に記載の発明では、濡れ性劣り部が筒状を呈しているから、当該濡れ性劣り部には中空部が形成されており、濡れ性劣り部上に配されたバンプはリフロー工程においては当該中空部にゆきわたり、その後の硬化時においてはアンカー効果により濡れ性劣り部上に堅く保持される。そのため、バンプを構成する材料が濡れ性劣り部からその下のポストに向けて更に垂れ落ち難くなり、各バンプの高さを確実に一定に保持することができる。

請求項４に記載の発明では、濡れ性劣り部がポストの側面に形成されているから、ポストを平面視するとその外周が濡れ性劣り部で囲まれることになり、リフロー工程においては、当該バンプを構成する材料が当該外周の濡れ劣り部で塞き止められて濡れ広がり難い。そのため、バンプを構成する材料がポスト上からその側面に向けて垂れ落ち難く、各バンプの高さを一定に保持することができる。

以下、図面を参照しながら本発明を実施するための最良の形態について説明する。ただし、以下の実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲は下記の実施形態及び図示例に限定されるものではない。

１．半導体装置
始めに、本発明に係る「半導体装置」について説明する。
当該半導体装置としては下記の４種の実施形態が適用可能であるので、下記では当該半導体装置を第１〜第４の各実施形態に分けてそれぞれ説明する。

［第１の実施形態］
図１は半導体装置１００の構成を示す断面図である。
図１に示す通り、半導体装置１００はフリップ・チップ、ウェハレベルパッケージ又はチップサイズパッケージとして用いられるものであり、シリコン製のウェハ２を有している。

ウェハ２の図１中上面は公知の半導体素子（図示略）が形成された能動面２ｂとなっており、その裏面が受動面２ａとなっている。

受動面２ａ下には半導体装置１００を保護する保護膜１が形成されている。保護膜１は機械的な衝撃からチッピングが発生するのを防止したり、半導体装置１００を実装用基板に実装した場合に発生する応力や光から当該半導体装置１００を保護したりするもので、エポキシ樹脂、ポリイミド樹脂、液晶ポリマー等から構成されている。なお、保護膜１はなくてもよい。

他方、能動面２ｂ上にはＳｉＯ_２のガラス質の酸化膜３が形成されており、酸化膜３上にはＡｌ製の電極４とＳｉＮ，ＳｉＯ等で構成された保護膜５とが形成されている。

電極４は平面視して方形状又は円形状を呈しており、その幅（直径）が約２０〜１００μｍ程度を有している。

保護膜５は能動面２ｂ上の半導体素子や電極４等を保護するもので、当該保護膜５には平面視して円形状を呈しかつ電極４の表面積より小さい開口部６が形成されている。開口部６は電極４上に形成されて当該開口部６から電極４が露出するような形態となっており、図１に示す通り、保護膜５を断面視すると、保護膜５はその端部が電極４の一部に跨った状態で酸化膜３上に形成されている。

開口部６の内部の電極４上には下地金属膜７とピラーバンプ１０とが形成されている。下地金属膜７は電極４とピラーバンプ１０との密着性を高めるもので、Ｔｉ製の第１の下地金属膜８とＣｕ製の第２の下地金属膜９とから構成されている。第１の下地金属膜８は電極４の直上に形成されており、当該第１の下地金属膜８の直上に第２の下地金属膜９が形成されている。第１，第２の各下地金属膜８，９は約３００ｎｍ程度の厚さを有している。第１の下地金属膜８はＴｉＷ又はＴｉＮで構成されてもよく、第２の下地金属膜９はＮｉ又はＡｕで構成されてもよい。

ピラーバンプ１０は、ピラー状（円柱状）を呈したＣｕ製のポスト１１と、Ｎｉ製の濡れ性劣り部１２と、半球形状を呈した半田製のバンプ１３とから構成されており、濡れ性劣り部１２がバンプ１３とポスト１１との間に介在している。

ポスト１１は第２の下地金属膜９の直上に形成されており、約４０〜６０μｍ程度の高さを有している。ポスト１１はＮｉ又はＡｕで構成されていてもよい。

濡れ性劣り部１２はポスト１１の直上に形成されており、約３〜６μｍ程度の高さ（厚さ）を有している。濡れ性劣り部１２は、バンプ１３を構成する材料に対しポスト１１より濡れ性に劣る部位であり、バンプ１３をリフローさせた場合（後述参照）に当該バンプ１３がポスト１１の部位まで垂れ落ちて当該バンプ１３の径が広がったり、当該バンプ１３の高さが不均一になったりするのを防止するものである。

濡れ性劣り部１２は、図１中拡大図に示す通り、中空部１２ａが形成された円筒状を呈している。濡れ性劣り部１２はＣｏ製又はＺｎ製であってもよいし、中空部１１ａが形成されていない円柱状を呈していてもよい。

バンプ１３は濡れ性劣り部１２の直上に形成されており、約２５μｍ程度の高さを有している。バンプ１３は共晶半田（Ｐｂ６３Ｓｎ３７等），高温半田（Ｐｂ９７Ｓｎ３等），鉛フリー半田（Ｓｎ９７Ａｇ３等）等のいずれの半田で構成されてもよい。バンプ１３は上記の他にＩｎ，Ｓｎ，Ａｕ，Ａｇ等の金属又はその合金で構成されてもよく、終局的にはＰｂ、Ｉｎ、Ｓｎ、Ａｕ、Ａｇ、Ｃｕ、Ｂｉ又はＺｎのいずれかを少なくとも１つ含む材料で構成することができる。半導体装置１００では、バンプ１３が濡れ性劣り部１２の中空部１２ａを通じてポスト１１と直接的に接触しており、ピラーバンプ１０の電気抵抗が向上した構成となっている。

下地金属膜７及びピラーバンプ１０が電極４上に占める面積は保護膜５の開口部６の面積より狭く、下地金属膜７（及びピラーバンプ１０の下部）と保護膜５の端部との間には微小な隙間１４が形成されている。

以上の構成を具備する半導体装置１００は、バンプ１３が半球形状（ボール状）を呈しかつ格子状に配置されたＢＧＡ（Ball Grid Array）となっている。

なお、半導体装置１００では、電極４，開口部６が平面視して三角形状，四角形状等の多角形状を呈していてもよいし、ポスト１１，濡れ性劣り部１２，中空部１２ａが三角柱状，四角柱状等の多角柱状を呈していてもよい。

更に、半導体装置１００では、ピラーバンプ１０が下地金属膜７を介して電極４上に形成されているが、保護膜５上に引回し用の再配線を配して当該再配線上にピラーバンプ１０を形成してもよい。

続いて、半導体装置１００の製造方法について説明する。

図２は半導体装置１００の製造方法の各工程を経時的に示す図面である。
図２（ａ）に示す通り、ウェハ２の能動面２ｂ上に酸化膜３、電極４及び保護膜５が形成された状態において、公知のスパッタリング法による処理で第１の下地金属膜８及び第２の下地金属膜９をそれぞれ形成して、電極４及び保護膜５の全面を下地金属膜７で覆う（下地金属膜形成工程）。

下地金属膜７を形成したら、図２（ｂ）に示す通り、当該下地金属膜７上にこれら全面を覆うように公知のスピンコート法による処理でフォトレジスト１５を塗布し（塗布工程）、当該フォトレジスト１５の上方にネガタイプのフォトマスク１６を配した状態で露光する（露光工程）。

当該露光工程では、フォトマスク１６として、開口部６より面積が狭い遮光性の遮光部１７と光透過性の透過部１８とが設けられたものを用い、遮光部１７を開口部６（保護膜５から電極４が露出する部位）に対応する位置に配した状態で露光する。この場合、露光される光は、フォトマスク１６の各部位のうち、遮光部１７で遮光され、透過部１８でフォトマスク１６を透過してフォトレジスト１５に入射する。

露光した状態で所定時間経過したら、図２（ｃ）に示す通り、フォトレジスト１５を公知の現像液で現像し（現像工程）、フォトレジスト１５中の遮光部１７に対向した部位を除去して第２の開口部１９を形成する。

当該現像工程では、フォトレジスト１５中の遮光部１７に対向した部位が上記露光工程において光の照射を受けていないため当該部位のみが現像液に溶解し、他方、フォトレジスト１５中の透過部１８に対向した部位は現像液に溶解せずに残留する。

なお、ネガタイプのフォトマスク１６に代えてポジタイプのフォトマスクを適用し、第２の開口部１９を形成してもよい。

第２の開口部１９を形成したら、図２（ｄ）に示す通り、第２の開口部１９に対し、ポスト１１、濡れ性劣り部１２及びバンプ１３を構成する各金属を用いた公知のめっき法による処理でポスト１１、濡れ性劣り部１２及びバンプ１３を形成し、ピラーバンプ１０（の基礎）を形成する（めっき工程）。

当該めっき工程において、中空部１２ａを有する円筒状の濡れ性劣り部１２を形成する場合には、ポスト１１を形成した後に、中空部１２ａに対応するレジストのパターンを公知の手法でポスト１１上に形成してめっき処理を施し、中空部１２ａに対応させたレジストを除去すればよい。また、中空部１２を有さない円柱状の濡れ性劣り部１２を形成する場合には、ポスト１１を形成した後に、ポスト１１上に単にめっき処理を施せばよい。

ピラーバンプ１０を形成したら、図２（ｅ）に示す通り、現像工程において残留したフォトレジスト１５を剥離して当該フォトレジスト１５を除去する（除去工程）。

フォトレジスト１５を除去したら、図２（ｆ）に示す通り、除去前のフォトレジスト１５下に配された第１，第２の各下地金属膜８，９を所定のエッチャントでそれぞれエッチングして不要な下地金属膜７を除去する（エッチング工程）。

特に、当該エッチング工程における第１の下地金属膜８のエッチングでは、エッチャントとして、Ｈ_２Ｏ_２中にＮａＯＨ，ＫＯＨ，Ｎａ_２ＣＯ_３，Ｋ_２ＣＯ_３等のアルカリ塩を添加した中性溶液（ｐＨ７程度の溶液）を用いるのがよく、この場合、第１の下地金属膜８の直下に配された電極４が腐蝕されるのを防止することができる。

不要な下地金属膜７を除去したら、図２（ｇ）に示す通り、バンプ１３をリフローしてピラーバンプ１０を完全に形成する（リフロー工程）。

バンプ１３をリフローしたら、図２（ｈ）に示す通り、ウェハ２の受動面２ａ下にエポキシ樹脂、ポリイミド樹脂、液晶ポリマー等を供給・加熱して硬化させ、保護膜１を形成する（保護膜形成工程）。

保護膜１を形成したら、公知のダイシング法による処理で保護膜１、ウェハ２等を一括して切断・分割し（ダイシング工程，図示略）、半導体装置１００の製造が完了する。

以上の第１の実施形態では、濡れ性劣り部１２がポスト１１とバンプ１３との間に形成されているから、リフロー工程においては、当該バンプ１３を構成する材料が濡れ性劣り部１２に対し濡れ難い。そのため、バンプ１３が濡れ性劣り部１２からポスト１１に向けて垂れ落ち難く、各バンプ１３の高さを一定に保持することができる。

更に、第１の実施形態では、濡れ性劣り部１２が円筒状を呈し中空部１２ａを有しているから、バンプ１３はリフロー工程において中空部１２ａ中にゆきわたり、その後の硬化時においてアンカー効果により濡れ性劣り部１２上に堅く保持される。そのため、バンプ１３が濡れ性劣り部１２からポスト１１に向けて更に垂れ落ち難く、各バンプ１３の高さをより確実に一定に保持することができる。

なお、第１の実施形態では、エッチング工程において、保護膜５上の下地金属膜７の他に、保護膜５の開口部６内の電極４上（隙間１４）でも下地金属膜７をエッチングしているが、当該エッチング工程の第１の下地金属膜８のエッチングにおいて中性のエッチャントを用いれば、隙間１４内にエッチャントが残留しても当該エッチャントが電極４を腐蝕することはない。

また、隙間１４内にエッチング済みの下地金属膜７が残渣として残留しても、保護膜５の開口部６がその側縁部の壁により囲まれているから、残渣としての下地金属膜７が隙間１４の外部に漏出し難く、電極４同士やピラーバンプ１０同士が電気的に接触してショートを引き起こす可能性も低い。

そのため、エッチング工程に起因する電極４の腐蝕やショート等の不都合を心配することなく、下地金属膜７をエッチングすることができ、電極４が保護膜５の開口部６から露出するのを容認することができる。

更に、第１の実施形態では、受動面２ａ下に保護膜１が形成されているから、機械的な衝撃でチッピングが起こり難く、半導体装置１００の利便性や信頼性を向上させることができ、また、半導体装置１００を実装用基板に実装した場合に発生する応力又は光から半導体装置１００を保護することもできる。

［第２の実施形態］
第２の実施形態に係る半導体装置（２００）は第１の実施形態に係る上記半導体装置１００（半導体装置１００の製造方法を含む。）と下記の点で異なっており、それ以外は同様となっている。以下では、上記半導体装置１００と異なる点を中心に説明してそれ以外の部分の説明を省略している。

図３は半導体装置２００の構成を示す断面図である。
図３に示す通り、ピラーバンプ１０が、ポスト１１とバンプ１３とで構成されており（図１の濡れ性劣り部１２がない。）、ポスト１１の側面上がＣｕＯ製又はＣｕ_２Ｏ製の酸化膜２０で覆われている。

酸化膜２０は、バンプ１３を構成する材料に対しポスト１１より濡れ性に劣る濡れ性劣り部であり、バンプ１３をリフローさせた場合に当該バンプ１３がポスト１１の部位まで垂れ落ちて当該バンプ１３の径が広がったり、当該バンプ１３の高さが不均一になったりするのを防止するものである。

続いて、半導体装置２００の製造方法について説明する。

図２（ａ）の下地金属膜形成工程から図２（ｃ）の現像工程のまでの各処理をおこなって第２の開口部１９を形成したら、図２（ｄ）に示す通り、第２の開口部１９に対し、ポスト１１及びバンプ１３を構成する各金属を用いた公知のめっき法による処理でポスト１１及びバンプ１３を形成し、ピラーバンプ１０（の基礎）を形成する（めっき工程）。

ピラーバンプ１０を形成したら、図２（ｅ）の除去工程と図２（ｆ）のエッチング工程との各処理をおこなって不要な下地金属膜７を除去し、ピラーバンプ１０が形成されたウェハ２を大気雰囲気中においてバンプ１３が溶融しない程度の温度（約１５０℃）で加熱し、ＣｕＯ又はＣｕ_２Ｏ製の酸化膜２０をポスト１１の側面に形成する（酸化膜形成工程）。

酸化膜２０を形成したら、図２（ｇ）のリフロー工程、図２（ｈ）の保護膜形成工程及び図示略のダイシング工程の各処理をおこない、半導体装置２００の製造が完了する。

以上の第２の実施形態では、濡れ性劣り部としての酸化膜２０がポスト１１の側面に形成されているから、ポスト１１を平面視するとその外周が酸化膜２０で囲まれることになり、リフロー工程においては、バンプ１３を構成する材料が酸化膜２０で塞き止められて濡れ広がり難い。そのため、バンプ１３を構成する材料がポスト１１上からその側面に向けて垂れ落ち難く、各バンプ１３の高さを一定に保持することができる。

［第３の実施形態］
第３の実施形態に係る半導体装置（３００）は第１の実施形態に係る上記半導体装置１００（半導体装置１００の製造方法を含む。）と下記の点で異なっており、それ以外は同様となっている。以下では、上記半導体装置１００と異なる点を中心に説明してそれ以外の部分の説明を省略している。

図４は半導体装置３００の構成を示す断面図である。
図４に示す通り、ピラーバンプ１０が、ポスト１１とバンプ１３とで構成されており（図１の濡れ性劣り部１２がない。）、ポスト１１の側面上がポリイミド樹脂又はエポキシ樹脂により構成された樹脂膜３０で覆われている。

樹脂膜３０は、バンプ１３を構成する材料に対しポスト１１より濡れ性に劣る濡れ性劣り部であり、バンプ１３をリフローさせた場合に当該バンプ１３がポスト１１の部位まで垂れ落ちて当該バンプ１３の径が広がったり、当該バンプ１３の高さが不均一になったりするのを防止するものである。当該樹脂膜３０は、ポスト１１の側面だけでなく電極４及び保護膜５上の全面をも覆うように、ポスト１１の側面の上部から電極４及び保護膜５上にかけて形成されている。

続いて、半導体装置３００の製造方法について説明する。

図２（ａ）の下地金属膜形成工程から図２（ｃ）の現像工程のまでの各処理をおこなって第２の開口部１９を形成したら、図２（ｄ）に示す通り、第２の開口部１９に対し、ポスト１１及びバンプ１３を構成する各金属を用いた公知のめっき法による処理でポスト１１及びバンプ１３を形成し、ピラーバンプ１０（の基礎）を形成する（めっき工程）。

ピラーバンプ１０を形成したら、図２（ｅ）の除去工程と図２（ｆ）のエッチング工程との各処理をおこなって不要な下地金属膜７を除去し、ディスペンサ等を用いた公知の塗布法による処理で粘度を低下させた状態の樹脂を保護膜５上や隙間１４等に垂らして加熱・硬化させ、樹脂膜３０を形成する（樹脂膜形成工程）。

樹脂膜３０を形成したら、図２（ｇ）のリフロー工程、図２（ｈ）の保護膜形成工程及び図示略のダイシング工程の各処理をおこない、半導体装置２００の製造が完了する。

以上の第３の実施形態では、濡れ性劣り部としての樹脂膜３０がポスト１１の側面に形成されているから、ポスト１１を平面視するとその外周が樹脂膜３０で囲まれることになり、リフロー工程においては、バンプ１３を構成する材料が樹脂膜３０で塞き止められて濡れ広がり難い。そのため、バンプ１３を構成する材料がポスト１１上からその側面に向けて垂れ落ち難く、各バンプ１３の高さを一定に保持することができる。

［第４の実施形態］
第４の実施形態に係る半導体装置（４００）は第１の実施形態に係る上記半導体装置１００（半導体装置１００の製造方法を含む。）と下記の点で異なっており、それ以外は同様となっている。以下では、上記半導体装置１００と異なる点を中心に説明してそれ以外の部分の説明を省略している。

図５は半導体装置４００の構成を示す断面図である。
図５に示す通り、ピラーバンプ１０が、ポスト１１とバンプ１３とで構成されており（図１の濡れ性劣り部１２がない。）、ポスト１１の側面上が下地金属膜７で覆われている。

詳しくは、ポスト１１の側面が第２の下地金属膜９で覆われ、当該第２の下地金属膜９の表面が第１の下地金属膜８で覆われている。第１，第２の各下地金属膜８，９は断面視して略Ｕ字状を呈しており、円柱状を呈したポスト１１の側面部分に着目すると円筒状を呈している。

特に、下地金属膜７（第１の下地金属膜８）の幅Ｄ（直径Ｄ）は、リフロー工程（後述参照）の前後に関わらず、バンプ１３の幅ｄ（直径ｄ）と同じかそれ以上となっており、ポスト１１上（第１，第２の各下地金属膜８，９の上面を含む。）に占めるバンプ１３の占有面積が十分に確保された構成となっている。そのため、リフロー工程において、リフロー中のバンプ１３をポスト１１上に保持し続けやすく、バンプ１３がポスト１１上から垂れ落ちるのを防止することができるようになっている。

なお、ポスト１１が多角柱状を呈する場合には、第１，第２の各下地金属膜８，９は断面視して略Ｕ字状を呈するが、当該ポスト１１の側面部分に着目すると多角筒状を呈する。この場合においては、下地金属膜７（第１の下地金属膜８）の幅Ｄ（最大幅Ｄ）を、リフロー工程（後述参照）の前後に関わらず、バンプ１３の幅ｄ（直径ｄ）と同じかそれ以上とする。

ポスト１１の側部に配された第１の下地金属膜８は、バンプ１３を構成する材料に対しポスト１１より濡れ性に劣る濡れ性劣り部であり、バンプ１３をリフローさせた場合に当該バンプ１３がポスト１１の部位まで垂れ落ちて当該バンプ１３の径が広がるのを防止するものである。半導体装置４００では、第１の金属膜８は、ポスト１１の側部においてバンプ１３の垂れ落ちを防止する機能と、ポスト１１の底部において電極４と第２の金属膜９との密着性を高める機能との両機能を兼ねている。

濡れ性劣り部として機能する金属膜としての第１の下地金属膜８は、原則として上記の通りＴｉ製であるのがよいが、これに代えてＴｉＮ製，ＴｉＷ製のいずれかであってもよい。

他方、第２の下地金属膜は、第１の下地金属膜８とポスト１１との密着性を高める第２の金属膜である。すなわち、半導体装置４００では、ポスト１１の側部に配された第１の下地金属膜８でバンプ１３の垂れ落ちを防止し、第１，第２の両下地金属膜８，９で電極４とポスト１１との密着性を高めるようになっている。

第２の金属膜としての第２の下地金属膜９も、原則として上記の通りＣｕ製であるのがよいが、これに代えてＮｉ製，Ｐｄ製，ＮｉＰ製，ＮｉＢ製，Ｐｔ製のいずれかであってもよい。

なお、半導体装置４００では、半導体装置１と同様に、ポスト１１とバンプ１３との間に上記濡れ性劣り部１２を介在させてもよい。

続いて、半導体装置４００の製造方法について説明する。

図６は半導体装置４００の製造方法の各工程を経時的に示す図面である。
図６（ａ）に示す通り、ウェハ２の能動面２ｂ上に酸化膜３、電極４及び保護膜５が形成された状態において、公知のスピンコート法による処理でポリイミド製のフォトレジスト４１を塗布し、電極４及び保護膜５の全面をフォトレジスト４１で覆う（塗布工程）。

フォトレジスト４１を塗布したら、図２（ｂ）の露光工程と図２（ｃ）の現像工程との各処理をおこない、図６（ｂ）に示す通り、第２の開口部４２を形成する。当該第２の開口部４２は図２（ｃ）の第２の開口部１９と同様のもので、平面視したときの面積が電極４のそれより狭くなっている。

第２の開口部４２を形成したら、図６（ｃ）に示す通り、公知のスパッタリング法による処理で第１の下地金属膜８及び第２の下地金属膜９をそれぞれ形成して、電極４及びフォトレジスト４１の全面を下地金属膜７で覆う（下地金属膜形成工程）。

下地金属膜７を形成したら、図６（ｄ）に示す通り、公知のフィリングめっき処理をおこない、ポスト１１を構成する金属膜４３で下地金属膜７の全面を覆う（フィリングめっき工程）。当該フィリングめっき工程において、ポスト１１をＣｕで構成する場合にはめっき液として硫酸銅を用いるのがよい。

金属膜４３を形成したら、当該金属膜４３の表面を公知のバイトで切削加工し、図６（ｅ）に示す通り、不要な下地金属膜７を除去する処理とウェハ２の能動面２ｂ上を平滑（平坦）とする処理とを一括して同時におこない、ポスト１１を形成する（切削加工工程）。当該切削加工工程によれば、下地金属膜７をウェットエッチングにより除去する訳ではないから、下地金属膜７のサイドエッチングが発生せず、電極４とポスト１１との密着強度が低下するのを防止することができる。

ポスト１１を形成したら、図６（ｆ）に示す通り、バンプ１３を構成するペースト状の材料をポスト１１上にプリントしてバンプ１３（の基礎）を形成し、ピラーバンプ１０（の基礎）を形成する（プリント工程）。当該プリント工程においては、バンプ１３を構成する材料のプリント面積を第１の下地金属膜８で囲繞される領域の面積と同じか又は小さくする。

なお、プリント工程による処理に代えて、図２（ｃ）の第２の開口部１９と同等の開口部を有するフォトレジストのパターンを形成して当該開口部に対しめっき処理を施し、その後フォトレジストを剥離・除去することでバンプ１３を形成してもよいが、当該プリント工程によれば、フォトレジストの塗布・露光・現像・除去等の各工程を省けるので、それら各工程の処理に掛かる手間・コスト等を削減することができる。

ピラーバンプ１０を形成したら、図６（ｇ）に示す通り、フォトレジスト４１を剥離して当該フォトレジスト４１を除去する（除去工程）。

フォトレジスト４１を除去したら、図６（ｈ）に示す通り、バンプ１３をリフローしてピラーバンプ１０を完全に形成し（リフロー工程）、図６（ｉ）に示す通り、ウェハ２の受動面２ａ下にエポキシ樹脂、ポリイミド樹脂、液晶ポリマー等を供給・加熱して硬化させ、保護膜１を形成し（保護膜形成工程）する。

保護膜１を形成したら、公知のダイシング法による処理で保護膜１、ウェハ２等を一括して切断・分割し（ダイシング工程，図示略）、半導体装置４００の製造が完了する。

なお、本第４の実施形態においては、上記プリント工程の処理を終えてバンプ１３を形成したら、フォトレジスト４１を残留させたままバンプ１３をリフローして（図６（ｇ）の除去工程の処理を省略して図６（ｈ）のリフロー工程の処理をおこない）、（１）その最終製造物を半導体装置４００としてもよいし（図７（ａ）参照）、（２）その後、公知のウェット方式又はドライ方式エッチングの処理によりフォトレジスト４１をエッチバッグしてその最終製造物を半導体装置４００としてもよい（図７（ｂ）参照）。

上記（１）の場合では、図６（ｅ）の切削加工工程で平滑化されたフォトレジスト４１がそのまま除去されずに残留し、フォトレジスト４１が同一の高さ（ウェハ２の能動面２ｂからフォトレジスト４１の上面までの高さ）を保持しながらポスト１１の側方を完全に覆っている。

他方、上記（２）の場合では、図６（ｅ）の切削加工工程で平滑化されたフォトレジスト４１がそのまま除去されずに残留してその後エッチバッグの処理の用に供され、フォトレジスト４１が、保護膜５上においては略同一の高さ（ウェハ２の能動面２ｂからフォトレジスト４１の上面までの高さ）を保持しており、電極４上に跨った保護膜５上からバンプ１３の近傍にかけては徐々に薄くなっている。

以上の第４の実施形態では、濡れ性劣り部としての第１の下地金属膜８がポスト１１の側面に形成されているから、ポスト１１を平面視するとその外周が第１の下地金属膜８で囲まれることになり、リフロー工程においては、当該バンプ１３を構成する材料が第１の下地金属膜８で塞き止められて濡れ広がり難い。そのため、バンプ１３を構成する材料がポスト１１上からその側面に向けて垂れ落ち難く、各バンプ１３の高さを一定に保持することができる。また、半導体装置４００の製造に際して、切削加工工程で過酸化水素水等の化学薬品を一切使用せずに下地金属膜７を除去するため、環境に与える負荷を抑えることができる。

２．実装構造体
次に、本発明に係る「実装構造体」について説明する。

図８は実装構造体５００の概略構成を示す断面図である。
図８に示す通り、実装構造体５００は実装用基板５０１を有しており、当該実装用基板５０１に対して上記「１．半導体装置」で説明した半導体装置１００がフリップチップ実装された構造を有している。

詳しくは、実装用基板５０１上にはパッド電極５０２が形成されており、当該パッド電極５０２に対し半導体装置１００のバンプ１３が接続され、半導体装置１００と実装用基板５０１との間がポリイミド、エポキシ等の封止用樹脂５０３で封止されている。

パッド電極５０２とバンプ１３との接続に際しては、実装用基板５００と半導体装置１００とが位置合わせされ、その後にバンプ１３がリフローされて、パッド電極５０２とバンプ１３とが互いに接続されている。

実装用基板５０１は多層基板であり、それがセラミック，シリコン，ガリウム砒素等の無機材料から構成されていてもよいし、ＦＲ４，ＦＲ５，ＢＴ等のガラスエポキシ樹脂から構成されていてもよいし、ポリイミド，液晶ポリマー等の可撓性・絶縁性樹脂から構成されていてもよい。

以上の実装構造体５００は、半導体装置１００が実装用基板５０１に実装されたものであるから、バンプ１３の高さが一定に保持された状態で半導体装置１００が実装用基板５０１に接続され、半導体装置１００と実装用基板５０１との接続が確実なものとなっている。

なお、半導体装置１００に代えて、上記「１．半導体装置」で説明した半導体装置２００，３００，４００を用いてもよいし、封止用樹脂５０３を設けなくてもよい。

半導体装置１００の構成を示す断面図である。 半導体装置１００の製造方法の各工程を経時的に示す図面である。 半導体装置２００の構成を示す断面図である。 半導体装置３００の構成を示す断面図である。 半導体装置４００の構成を示す断面図である。 半導体装置４００の製造方法の各工程を経時的に示す図面である。 半導体装置４００の変形例を示す断面図である。 実装構造体５００の概略構成を示す断面図である。 従来のバンプ構造を示す断面図である。

符号の説明

１００，２００，３００，４００ 半導体装置
１ 保護膜
２ ウェハ
３ 酸化膜
４ 電極
５ 保護膜
６ 開口部
７ 下地金属膜
８ 第１の下地金属膜（濡れ性劣り部，金属膜）
９ 第２の下地金属膜（第２の金属膜）
１０ ピラーバンプ
１１ ポスト
１２ 濡れ性劣り部
１３ バンプ
１４ 隙間
２０ 酸化膜（濡れ性劣り部）
３０ 樹脂膜（濡れ性劣り部）
５００ 実装構造体
５０１ 実装用基板

Claims (20)

1. ポストと、
   前記ポスト上に形成されたバンプと、
   前記バンプに対し前記ポストより濡れ性に劣る濡れ性劣り部と、
   を備え、
   前記濡れ性劣り部が前記ポストと前記バンプとの間に形成されていることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記濡れ性劣り部が筒状を呈していることを特徴とする半導体装置。
3. 請求項１又は２に記載の半導体装置において、
   前記濡れ性劣り部がＮｉで構成されていることを特徴とする半導体装置。
4. ポストと、
   前記ポスト上に形成されたバンプと、
   前記バンプに対し前記ポストより濡れ性に劣る濡れ性劣り部と、
   を備え、
   前記濡れ性劣り部が前記ポストの側面に形成されていることを特徴とする半導体装置。
5. 請求項４に記載の半導体装置において、
   前記濡れ性劣り部が前記ポストを構成する材料の酸化膜であることを特徴とする半導体装置。
6. 請求項５に記載の半導体装置において、
   前記酸化膜がＣｕＯ又はＣｕ_２Ｏで構成されていることを特徴とする半導体装置。
7. 請求項４に記載の半導体装置において、
   前記濡れ性劣り部が樹脂膜であることを特徴とする半導体装置。
8. 請求項７に記載の半導体装置において、
   前記樹脂膜がポリイミド又はエポキシで構成されていることを特徴とする半導体装置。
9. 請求項４に記載の半導体装置において、
   前記濡れ性劣り部が金属膜であることを特徴とする半導体装置。
10. 請求項９に記載の半導体装置において、
    前記ポストが柱状を呈し、
    前記金属膜が前記ポストの側面を覆う筒状を呈し、
    前記金属膜の幅が前記バンプの幅と同じかそれ以上となっていることを特徴とする半導体装置。
11. 請求項９又は１０に記載の半導体装置において、
    前記金属膜がＴｉ、ＴｉＷ又はＴｉＮで構成されていることを特徴とする半導体装置。
12. 請求項９〜１１のいずれか一項に記載の半導体装置において、
    前記ポストと前記金属膜との密着性を高める第２の金属膜が、前記ポストと前記金属膜との間に形成されていることを特徴とする半導体装置。
13. 請求項１２に記載の半導体装置において、
    前記第２の金属膜がＣｕ、Ｎｉ、Ｐｄ、ＮｉＰ、ＮｉＢ又はＰｔで構成されていることを特徴とする半導体装置。
14. 請求項１〜１３のいずれか一項に記載の半導体装置において、
    前記バンプがＰｂ、Ｉｎ、Ｓｎ、Ａｕ、Ａｇ、Ｃｕ、Ｂｉ又はＺｎのいずれかを少なくとも１つ含む材料で構成されていることを特徴とする半導体装置。
15. 請求項１〜１４のいずれか一項に記載の半導体装置において、
    前記ポストがＣｕ又はＡｕで構成されていることを特徴とする半導体装置。
16. 請求項１〜１５のいずれか一項に記載の半導体装置において、
    前記バンプがボール状を呈しかつ格子状に配置されたＢＧＡであることを特徴とする半導体装置。
17. 請求項１〜１６のいずれか一項に記載の半導体装置において、
    フリップ・チップ、ウェハレベルパッケージ又はチップサイズパッケージとして用いられることを特徴とする半導体装置。
18. 請求項１〜１７のいずれか一項に記載の半導体装置が実装用基板に実装されていることを特徴とする実装構造体。
19. 請求項１８に記載の実装構造体において、
    前記半導体装置が前記実装用基板に対しフリップチップ実装されていることを特徴とする実装構造体。
20. 請求項１８又は１９に記載の実装構造体において、
    前記実装用基板が無機材料、ガラスエポキシ又は可撓性・絶縁性樹脂で構成されていることを特徴とする実装構造体。

Images