JP2020136344A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2020136344A
JP2020136344A JP2019024640A JP2019024640A JP2020136344A JP 2020136344 A JP2020136344 A JP 2020136344A JP 2019024640 A JP2019024640 A JP 2019024640A JP 2019024640 A JP2019024640 A JP 2019024640A JP 2020136344 A JP2020136344 A JP 2020136344A
Authority
JP
Japan
Prior art keywords
metal
electrode pad
metal layer
metal bump
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019024640A
Other languages
English (en)
Other versions
JP7332304B2 (ja
Inventor
恵一 丹羽
Keiichi Niwa
恵一 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019024640A priority Critical patent/JP7332304B2/ja
Priority to TW108123069A priority patent/TWI695473B/zh
Priority to CN201910604143.6A priority patent/CN111564423B/zh
Priority to US16/552,166 priority patent/US10964658B2/en
Publication of JP2020136344A publication Critical patent/JP2020136344A/ja
Application granted granted Critical
Publication of JP7332304B2 publication Critical patent/JP7332304B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/0219—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】金属バンプの細りや電極パッドの腐食を抑制し、信頼性の高い半導体装置およびそのような半導体装置の製造方法を提供する。【解決手段】本実施形態による半導体装置は、基板を備える。絶縁膜は、基板の上方に設けられている。電極パッドは、絶縁膜上に設けられている。金属バンプは、電極パッドの表面に設けられている。側壁膜は、金属バンプの側面に設けられた金属酸化物または金属水酸化物を含む。バリアメタル層は、金属バンプと電極パッドとの間に設けられ金属を含む第１部分、および、金属バンプの周辺において少なくとも電極パッドに設けられた金属酸化物または金属水酸化物を含む第２部分を有する。【選択図】図１

Description

本実施形態は、半導体装置およびその製造方法に関する。
フリップチップボンディングを可能にするために、半導体ウェハの電極パッド上に金属バンプを形成する場合がある。金属バンプを形成するためには、電極パッド上にバリアメタル層を形成し、そのバリアメタル層上に金属バンプを形成する。金属バンプの形成後、金属バンプ間の短絡を抑制するために、バリアメタル層を除去する必要がある。
しかし、このバリアメタル層の除去工程において、金属バンプの側壁までエッチングされてしまい、金属パンプが細ってしまう場合がある。また、バリアメタル層の除去工程において、電極パッドの表面が腐食してしまう場合もある。
金属バンプが細くなると、金属バンプが電極パッドから外れたり、折れたりするおそれがある。電極パッドの表面が腐食すると、封止樹脂と電極パッドとの密着性が悪化する。これらは半導体装置の信頼性を劣化させる。
特開２０１４−１５７９０６号公報 米国特許第９１９０３４８号公報 米国特許公開第２０１６／００１４８８８８号公報 特開２０１８−０４６１４８号公報
金属バンプの細りや電極パッドの腐食を抑制し、信頼性の高い半導体装置およびそのような半導体装置の製造方法を提供する。
本実施形態による半導体装置は、基板を備える。絶縁膜は、基板の上方に設けられている。電極パッドは、絶縁膜上に設けられている。金属バンプは、電極パッドの表面に設けられている。側壁膜は、金属バンプの側面に設けられた金属酸化物または金属水酸化物を含む。バリアメタル層は、金属バンプと電極パッドとの間に設けられ金属を含む第１部分、および、金属バンプの周辺において少なくとも電極パッドに設けられた金属酸化物または金属水酸化物を含む第２部分を有する。
本実施形態による半導体装置の部分的な構成を示す断面図。 本実施形態による半導体装置の製造方法の一例を示す断面図。 図２に続く、半導体装置の製造方法を示す断面図。 図３に続く、半導体装置の製造方法を示す断面図。 図４に続く、半導体装置の製造方法を示す断面図。 図５に続く、半導体装置の製造方法を示す断面図。 図６に続く、半導体装置の製造方法を示す断面図。 バリアメタル層のエッチング工程における金属バンプのサイドエッチング量を示すグラフ。 上記実施形態の変形例の構成例を示す断面図。 上記実施形態の変形例２の構成例を示す断面図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、半導体基板の上下方向は、半導体素子が設けられる面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、本実施形態による半導体装置の部分的な構成を示す断面図である。半導体装置１は、例えば、ＮＡＮＤ型フラッシュメモリ等の半導体チップあるいは半導体パッケージでよい。尚、図１では、便宜的に、接続されていない状態の金属バンプ７０および金属ボール８０を示している。しかし、金属バンプ７０および金属ボール８０は、フリップチップボンディングにより、他の半導体チップまたは実装基板に積層されている。このとき、金属ボール８０は、他の半導体チップまたは実装基板の電極パッドに接続される。さらに、半導体チップはパッケージ化され、金属バンプ７０および金属ボール８０の周囲には封止樹脂が設けられる。図１では、他の半導体チップ、実装基板および封止樹脂の図示を省略している。
半導体装置１は、半導体基板１０と、層間絶縁膜２０と、配線３０と、バリアメタル層４０、６０と、電極パッド５０と、金属バンプ７０と、側壁膜７５と、金属ボール８０とを備えている。
半導体基板１０上には、メモリセルアレイ、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路、ダイオード、抵抗素子、キャパシタ等の半導体素子（図示せず）が設けられている。半導体基板１０は、例えば、シリコン基板等である。
層間絶縁膜２０は、半導体基板１０の上方に設けられており、半導体素子を被覆している。層間絶縁膜２０には、例えば、シリコン酸化膜またはシリコン窒化膜等の絶縁膜が用いられている。複数の配線３０は、層間絶縁膜２０に埋め込まれており、多層配線構造を構成している。配線３０には、例えば、銅、タングステン等の導電性金属が用いられる。また、最上層の配線３０の表面は、層間絶縁膜２０から露出されており、バリアメタル層４０を介して電極パッド５０に電気的に接続されている。
バリアメタル層４０は、電極パッド５０と配線３０との間における金属材料の拡散を抑制するために、最上層の配線３０上に設けられている。バリアメタル層４０には、例えば、チタンおよびタンタルの積層膜等を用いている。電極パッド５０は、バリアメタル層４０上に設けられ、バリアメタル層４０を介して配線３０に電気的に接続されている。電極パッド５０には、主として、例えば、アルミニウム等の導電性金属を用いている。
バリアメタル層６０は、金属バンプ７０を電極パッド５０の上方に形成するために、電極パッド５０上に設けられている。金属バンプ７０は、バリアメタル層６０上に設けられており、バリアメタル層６０を介して電極パッド５０に電気的に接続されている。
バリアメタル層６０は、金属バンプ７０と電極パッド５０との間に設けられた第１部分としてのバリアメタル層６０＿１と、金属バンプ７０の周辺において電極パッド５０または層間絶縁膜２０上に設けられた第２部分としての金属酸化膜６０＿２とを含む。バリアメタル層６０＿１は、第１領域Ｒ１に設けられ、金属酸化膜６０＿２は、第２領域Ｒ２に設けられている。領域Ｒ１、Ｒ２以外の領域Ｒ２０では、バリアメタル層６０は除去されている。従って、互いに隣接する複数の金属バンプ７０は電気的に絶縁されている。尚、領域Ｒ１は、金属バンプ７０の形成領域である。領域Ｒ２は、金属バンプ７０の周辺にあり、その外縁は電極パッド５０の外側にある。即ち、領域Ｒ１、Ｒ２を合わせると、電極パッド５０を含み、電極パッド５０とほぼ同じかそれよりも広い領域となる。
バリアメタル層６０＿１には、例えば、チタンおよび銅の積層膜が用いられている。金属酸化膜６０＿２は、例えば、チタン（または酸化チタン）および酸化銅の積層膜である。
金属バンプ７０は、電極パッド５０の上方に設けられており、バリアメタル層６０＿１を介して電極パッド５０に電気的に接続されている。金属バンプ７０の側面には、側壁膜７５が設けられている。側壁膜７５は、金属バンプ７０の材料の酸化物または水酸化物（例えば、酸化銅または水酸化銅）で構成されている。側壁膜７５は、半導体装置１の製造工程におけるバリアメタル層６０のエッチング工程において金属バンプ７０のサイドエッチングを抑制するために金属バンプ７０の側面を被覆している。金属バンプ７０上には、金属ボール８０が設けられている。
ここで、バリアメタル層６０（６０＿１および６０＿２）は、領域Ｒ１における金属バンプ７０の下だけでなく、領域Ｒ２における金属バンプ７０の周辺の電極パッド５０および層間絶縁膜２０上にも残置されている。即ち、バリアメタル層６０は、金属バンプ７０の底面積よりも広い範囲に亘って設けられており、電極パッド５０の表面を被覆するように設けられている。従って、電極パッド５０および層間絶縁膜２０を被覆するバリアメタル層６０の面積（領域Ｒ１およびＲ２の面積）は、電極パッド５０と金属バンプ７０との接触面積（Ｒ１の面積）よりも金属酸化膜６０＿２の分だけ大きい。金属酸化膜６０＿２は、バリアメタル層６０のエッチング工程において電極パッド５０の表面のエッチングを抑制するために電極パッド５０の表面を被覆している。
このように、側壁膜７５および金属酸化膜６０＿２が金属バンプ７０の側壁および電極パッド５０の表面を保護することによって、バリアメタル層６０のエッチング工程において、金属バンプ７０の細りおよび電極パッド５０の腐食を抑制することができる。その結果、本実施形態による半導体装置１は、高い信頼性を得ることができる。
次に、本実施形態による半導体装置の製造方法を説明する。
図２（Ａ）〜図７（Ｂ）は、本実施形態による半導体装置の製造方法の一例を示す断面図である。まず、半導体基板１０上に半導体素子（図示せず）を形成する。半導体基板は、例えば、シリコン基板等でよい。半導体素子は、例えば、メモリセルアレイ、トランジスタ、ダイオード、抵抗素子、キャパシタ等でよい。
次に、半導体基板１０および半導体素子の上方に、図２（Ａ）に示すように、複数の層間絶縁膜２０および複数の配線３０を形成する。層間絶縁膜２０および配線３０は、積層されており、多層配線構造を構成している。層間絶縁膜２０には、例えば、シリコン酸化膜またはシリコン窒化膜等の絶縁材料が用いられる。配線３０には、例えば、銅、タングステン等の導電性金属が用いられる。また、最上層の配線３０の表面は、バリアメタル層４０を介して電極パッド５０に電気的に接続されている。
バリアメタル層４０は、最上層の配線３０上に、電極パッド５０と配線３０との間における拡散防止層として形成される。バリアメタル層４０には、例えば、チタンおよびタンタルの積層膜等を用いている。また、バリアメタル層４０は、電極パッド５０または配線３０の材料が互いに拡散しないように拡散防止膜として機能する。
電極パッド５０は、バリアメタル層４０を拡散防止層として配線３０およびバリアメタル層４０上に形成される。電極パッド５０は、配線３０と電気的に接続されている。電極パッド５０には、主として、例えば、アルミニウム等の導電性金属を用いている。
次に、図２（Ｂ）に示すように、電極パッド５０および層間絶縁膜２０の表面上に、バリアメタル層６０を形成する。バリアメタル層６０は、例えば、スパッタ法を用いて形成される。バリアメタル層６０は、図３（Ｂ）に示す金属バンプ７０のシード層としても機能する。バリアメタル層６０には、主として、例えば、電極パッド５０上に設けられたチタン膜とチタン膜上に設けられた銅膜との積層膜を用いている。なお、バリアメタル層の構成はチタンと銅との積層膜のみに限られない。
次に、図３（Ａ）に示すように、リソグラフィ技術を用いて、電極パッド５０および層間絶縁膜２０上に第１マスク材Ｍ１を塗布し、第１マスク材Ｍ１をパターニングする。これにより、電極パッド５０の表面のうち金属バンプ７０の形成領域（第１領域）Ｒ１にある第１マスク材Ｍ１を除去する。第１マスク材Ｍ１は、領域Ｒ１以外の領域Ｒ１０を被覆する。領域Ｒ１０は、金属バンプ７０が形成されない電極パッド５０上の領域および層間絶縁膜２０の領域を含む。
次に、図３（Ｂ）に示すように、第１マスク材Ｍ１をマスクとして用いて、金属バンプ７０の形成領域Ｒ１上に金属バンプ７０の材料を選択的に堆積する。金属バンプ７０には、主として、例えば、銅等の導電性金属を用いる。金属バンプ７０は、例えば、電解メッキ法あるいは無電解メッキ法によりバリアメタル層６０上に形成される。
次に、図４（Ａ）に示すように、第１マスク材Ｍ１をマスクとして用いて、金属バンプ７０上に金属ボール８０の材料を堆積する。金属ボール８０には、例えば、はんだ（スズ）等の導電性金属を用いる。金属ボール８０も、例えば、電解メッキ法あるいは無電解メッキ法により金属バンプ７０上に形成される。
次に、第１マスク材Ｍ１を除去することによって、図４（Ｂ）に示す構造が得られる。
次に、リソグラフィ技術を用いて、層間絶縁膜２０およびバリアメタル層６０上に第２マスク材Ｍ２を塗布し、図５（Ａ）に示すように、金属バンプ７０の周囲における電極パッド５０の表面領域（第２領域）Ｒ２にある第２マスク材Ｍ２を除去する。これにより、金属バンプ７０の周囲にある電極パッド５０および層間絶縁膜２０の領域Ｒ１０にあるバリアメタル層６０が露出される。一方、領域Ｒ２以外の層間絶縁膜２０の領域Ｒ２０にあるバリアメタル層６０は、第２マスク材Ｍ２で被覆されている。また、領域Ｒ１にあるバリアメタル層６０は、金属バンプ７０に被覆されている。
次に、図５（Ｂ）に示すように、第２マスク材Ｍ２をマスクとして用いて、金属バンプ７０の側面および領域Ｒ２において露出されているバリアメタル層６０を、酸素含有ガスによるプラズマで表面処理する。以降この処理をアッシング処理としてもよい。アッシング処理によって、金属バンプ７０の側面および領域Ｒ２のバリアメタル層６０は酸化される。よって、金属バンプ７０の側面に金属酸化膜からなる側壁膜７５が形成される。金属バンプ７０が銅である場合、側壁膜７５は酸化銅となる。また、領域Ｒ２において露出されているバリアメタル層６０が選択的に酸化される。これにより、第２部分としての金属酸化膜６０＿２が領域Ｒ２に形成される。バリアメタル層６０が銅およびチタンの積層構造である場合、領域Ｒ２において、銅および／またはチタンが酸化される。これにより、金属酸化膜６０＿２は酸化銅とチタン（あるいは酸化チタン）との積層膜となる。一方、第２マスク材Ｍ２および金属バンプ７０で被覆されている領域Ｒ１およびＲ２０のバリアメタル層６０は酸化されない。即ち、金属バンプ７０および第２マスク材Ｍ２をマスクとして用いてバリアメタル層６０を選択的にアッシング処理することによって、第２マスク材Ｍ２および金属バンプ７０で被覆されていない領域Ｒ２のバリアメタル層６０を選択的に酸化する。尚、領域Ｒ１の金属バンプ７０の下にある酸化されていないバリアメタル層６０の部分（第１部分）を、便宜的にバリアメタル層６０＿１とする。領域Ｒ２の酸化されているバリアメタル層６０を、便宜的に金属酸化膜６０＿２とする。領域Ｒ２０において層間絶縁膜２０上にある酸化されていないバリアメタル層６０を、便宜的にバリアメタル層６０＿３とする。
第２マスク材Ｍ２を除去した後、図６（Ａ）に示すように、ウェットエッチングにより、バリアメタル層６０をエッチングする。エッチング液は、銅およびチタンを溶解する液体であり、例えば、有機酸へ添加剤および水を加えた液体、あるいは、水酸化物へ添加剤および水を加えた液体である。このとき、側壁膜７５および金属酸化膜６０＿２は残置され、領域Ｒ２０にあるバリアメタル層６０＿３が選択的に除去される。金属バンプ７０の下にあるバリアメタル層６０＿１は、勿論、残置される。なお、銅を溶解するエッチング液で銅を溶解させたのち、チタンを溶解する別のエッチング液でチタンを溶解する、というように、二種類のエッチング液を使用してもよい。上述した有機酸を含むエッチング液、水酸化物を含むエッチング液の他、様々なエッチング液があるが、これらを使用してもよい。
エッチング液は、金属バンプ７０や電極パッド５０を腐食させるおそれがある。しかし、本実施形態によれば、金属バンプ７０の側面は側壁膜７５で被覆されており、かつ、領域Ｒ２の電極パッド５０および層間絶縁膜２０の表面は金属酸化膜６０＿２で被覆されている。図８を参照して後で説明するように、酸化銅および酸化チタンは、銅およびチタンに比べてエッチングレートが小さい。従って、金属バンプ７０の側面は側壁膜７５で保護され、電極パッド５０の表面は金属酸化膜６０＿２で保護される。これにより、金属バンプ７０の細りを抑制し、かつ、電極パッド５０の腐食を抑制しつつ、領域Ｒ２０のバリアメタル層６０を選択的に除去することができる。
また、上述の通り、領域Ｒ２の外縁は電極パッド５０の外側にある。従って、バリアメタル層６０＿１および金属酸化膜６０＿２は、電極パッド５０の表面全体を被覆している。これにより、電極パッド５０全体が保護され、その腐食を抑制することができる。
次に、図６（Ｂ）に示すように、熱処理により、金属ボール８０をリフローする。これにより、金属ボール８０が略球形状になる。
その後、半導体基板１０をダイシングして、半導体基板１０を半導体チップへ個片化する。半導体チップは、フリップチップボンディングにより、他の半導体チップまたは実装基板に積層される。そのとき、金属バンプ７０上の金属ボール８０は、他の半導体チップまたは実装基板の電極パッドに接続される。これにより、配線３０は、他の半導体チップまたは実装基板の配線と電気的に接続される。
図７（Ａ）は、金属ボール８０が実装基板３００の電極パッド３７０に接続されている様子を示す図である。このように、半導体装置１は、半導体チップとして実装基板３００と接続することができる。実装基板３００は、その内部に配線層３３０を有する。尚、図７（Ａ）および図７（Ｂ）では、半導体装置１の概略を示している。また、図示しないが、半導体装置１は、他の半導体チップとフリップチップ接続されてもよい。
次に、図７（Ｂ）に示すように、半導体装置１と実装基板３００との間に樹脂４００を埋め込むことによって、金属バンプ７０および金属ボール８０が保護され、金属ボール８０と実装基板３００の電極パッド３７０との間の接続が保護される。これにより、本実施形態による半導体装置が完成する。
図８は、図６（Ａ）を参照して説明したバリアメタル層６０＿３のエッチング工程における金属バンプ７０のサイドエッチング量を示すグラフである。縦軸は、金属バンプ７０のサイドエッチング量を示す。横軸は、エッチングの処理時間を示す。エッチング液は、有機酸へ添加剤および水を加えた液体、あるいは、水酸化物へ添加剤および水を加えた液体である。
ラインＬ０は、バリアメタル層６０＿３のエッチング工程の前にアッシング処理していない場合のサイドエッチング量を示す。即ち、ラインＬ０は、側壁膜７５が設けられていない場合の金属バンプ７０のサイドエッチング量を示す。ラインＬ１は、バリアメタル層６０＿３のエッチング工程の前にアッシング処理した場合のサイドエッチング量を示す。即ち、ラインＬ１は、側壁膜７５が設けられている場合の金属バンプ７０のサイドエッチング量を示す。
このグラフから分かるように、側壁膜７５が設けられていると、金属バンプ７０のサイドエッチング量が低減していることが分かる。これにより、金属バンプ７０の細りが抑制され、金属バンプ７０の幅が維持され得る。同様に、金属酸化膜６０＿２のエッチングレートも酸化されていないバリアメタル層６０のそれよりも低くなり、電極パッド５０の表面の腐食も抑制され得る。
尚、上記実施形態において、側壁膜７５および金属酸化膜６０＿２は、例えば、酸化銅（ＣｕＯ）等のような金属酸化物である。しかし、側壁膜７５は、例えば、水酸化銅（ＣｕＯＨ）等のような金属水酸化物であってもよい。また、膜６０＿２も、金属水酸化膜であってもよい。例えば、アッシング処理の際に、金属バンプ７０の側壁およびバリアメタル層６０は、酸素および空気中の水分によって酸化および水酸化される場合がある。従って、膜７５および６０＿２は、金属酸化物および金属水酸化物の混合物となる場合がある。このような金属酸化物および金属水酸化物の混合物であっても、膜７５および６０＿２は、エッチング工程において、金属バンプ７０および電極パッド５０の保護膜として機能可能である。また、水酸化物をより多く得たい場合、酸素ガスだけでなく水蒸気ガスも導入してアッシング処理を行ってもよい。
また、バリアメタル層６０は金属バンプ７０を形成するまでのプロセスにおいて、大気または水中に暴露されることがあり、表面洗浄のための酸素含有ガスのプラズマに暴露されることもあり、酸またはアルカリ等の洗浄液に暴露されることがある。このような暴露によって、領域Ｒ１のバリアメタル層６０＿１が酸化または水酸化され、微量の金属酸化物及び金属水酸化物を含むこともある。この場合、バリアメタル層６０＿１の金属酸化物及び金属水酸化物の含有量は、膜６０＿２の金属酸化物及び金属水酸化物の含有量よりも少ない。
（変形例）
図９は、上記実施形態の変形例の構成例を示す断面図である。上記実施形態において、金属ボール８０は、金属バンプ７０上に直接接触するように設けられている。一方、本変形例では、拡散防止膜９０が金属ボール８０と金属バンプ７０との間に設けられている。拡散防止膜９０には、例えば、ニッケル等の導電性金属が用いられる。拡散防止膜９０は、金属バンプ７０と金属ボール８０との間で銅またはスズが相互に拡散することを抑制する。本変形例のその他の構成は、上記実施形態の対応する構成と同様でよい。
拡散防止膜９０は、図３（Ｂ）に示す工程において、金属バンプ７０の堆積後、金属バンプ７０上に形成すればよい。その後、拡散防止膜９０上に金属ボール８０が形成される。本変形例のその他の製造工程は、上記実施形態の製造工程と同様でよい。
このように、拡散防止膜９０が金属バンプ７０と金属ボール８０との間に設けられていても、本実施形態の効果は失われない。
（変形例２）
図１０（Ａ）および図１０（Ｂ）は、上記実施形態の変形例２の構成例を示す断面図である。変形例２では、金属バンプ７０および金属ボール８０は、半導体装置１の両側辺のみに設けられており、上記実施形態の金属バンプ７０および金属ボール８０よりも少ない。変形例２のその他の構成は、上記実施形態と同様でよい。半導体装置１は、このような形態であってもよい。
次に、図１０（Ｂ）に示すように、半導体装置１と実装基板３００との間に樹脂４００を埋め込むことによって、金属バンプ７０および金属ボール８０が保護され、金属ボール８０と実装基板３００の電極パッド３７０との間の接続が保護される。これにより、変形例２による半導体装置が完成する。
このように、金属バンプ７０および金属ボール８０の配置を、実装基板３００の形態や他の半導体チップの形態に合わせて任意に変更しても、本実施形態の効果は失われない。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ 半導体装置、１０ 半導体基板、２０ 層間絶縁膜、３０ 配線、４０，６０，６０＿１、６０＿３ バリアメタル層、５０ 電極パッド、７０ 金属バンプ、７５ 側壁膜、８０ 金属ボール、Ｒ１ 第１領域、Ｒ２ 第２領域、６０＿２ 金属酸化膜、Ｍ１，Ｍ２ マスク材、９０ 拡散防止膜

Claims (5)

  1. 基板と、
    前記基板の上方に設けられた絶縁膜と、
    前記絶縁膜上に設けられた電極パッドと、
    前記電極パッドの表面に設けられた金属バンプと、
    前記金属バンプの側面に設けられた金属酸化物または金属水酸化物を含む側壁膜と、
    前記金属バンプと前記電極パッドとの間に設けられ金属を含む第１部分、および、前記金属バンプの周辺において少なくとも前記電極パッドに設けられた金属酸化物または金属水酸化物を含む第２部分を有するバリアメタル層と、を備えた半導体装置。
  2. 前記バリアメタル層の面積は、前記電極パッドと前記金属バンプとの接触面積よりも大きい、請求項１に記載の半導体装置。
  3. 前記電極パッドは、アルミニウムを含み、
    前記金属バンプは、銅を含み、
    前記側壁膜は、酸化銅または水酸化銅を含み、
    前記第１部分は、チタンと銅との積層膜であり、
    前記第２部分は、チタンと酸化銅または水酸化銅との積層膜である、請求項１または請求項２に記載の半導体装置。
  4. 基板の上方にある絶縁膜に電極パッドを形成し、
    前記電極パッドおよび前記絶縁膜の表面上にバリアメタル層を形成し、
    前記電極パッドの表面のうち金属バンプを形成する第１領域以外の領域および前記絶縁膜の表面を被覆する第１マスク材を形成し、
    前記第１領域上に該金属バンプの材料を堆積し、
    前記第１マスク材を除去した後、前記絶縁膜および前記バリアメタル層上に第２マスク材を形成し、
    前記金属バンプの周囲における前記電極パッド上の第２領域にある前記第２マスク材を除去するように該第２マスク材を形成し、
    前記バリアメタル層の表面および前記金属バンプの側面を酸化または水酸化し、
    前記第２マスク材を除去した後、前記第１および第２領域以外の酸化または水酸化されていない前記バリアメタル層を選択的に除去することを具備する、半導体装置の製造方法。
  5. 前記金属バンプおよび前記バリアメタル層の酸化または水酸化は、酸素を含むガスでアッシング処理を行うことによって実行される、請求項４に記載の半導体装置の製造方法。
JP2019024640A 2019-02-14 2019-02-14 半導体装置およびその製造方法 Active JP7332304B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019024640A JP7332304B2 (ja) 2019-02-14 2019-02-14 半導体装置およびその製造方法
TW108123069A TWI695473B (zh) 2019-02-14 2019-07-01 半導體裝置及製造方法
CN201910604143.6A CN111564423B (zh) 2019-02-14 2019-07-05 半导体装置及其制造方法
US16/552,166 US10964658B2 (en) 2019-02-14 2019-08-27 Semiconductor device having a metallic oxide or metallic hydroxide barrier layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019024640A JP7332304B2 (ja) 2019-02-14 2019-02-14 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2020136344A true JP2020136344A (ja) 2020-08-31
JP7332304B2 JP7332304B2 (ja) 2023-08-23

Family

ID=72043334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019024640A Active JP7332304B2 (ja) 2019-02-14 2019-02-14 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US10964658B2 (ja)
JP (1) JP7332304B2 (ja)
CN (1) CN111564423B (ja)
TW (1) TWI695473B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12051655B2 (en) * 2021-07-16 2024-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245289A (ja) * 2005-03-03 2006-09-14 Casio Micronics Co Ltd 半導体装置及び実装構造体
JP2007531247A (ja) * 2003-07-16 2007-11-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 側壁用絶縁体を有する金属バンプ及びこのような金属バンプを有するチップを製造する方法
US20090149016A1 (en) * 2007-12-06 2009-06-11 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
JP2012204391A (ja) * 2011-03-23 2012-10-22 Sony Corp 半導体装置、半導体装置の製造方法、及び配線基板の製造方法
CN103489842A (zh) * 2013-09-29 2014-01-01 南通富士通微电子股份有限公司 半导体封装结构
CN103489804A (zh) * 2013-09-29 2014-01-01 南通富士通微电子股份有限公司 半导体封装结构的形成方法
US20140124922A1 (en) * 2012-08-30 2014-05-08 SK Hynix Inc. Bump structures in semiconductor packages and methods of fabricating the same
JP2016086069A (ja) * 2014-10-24 2016-05-19 三菱電機株式会社 半導体素子および半導体装置
JP2018046148A (ja) * 2016-09-14 2018-03-22 富士通株式会社 端子構造、半導体装置、電子装置及び端子の形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206139A (ja) * 1991-11-19 1993-08-13 Nec Corp 基板接続電極およびその製造方法
JP4260405B2 (ja) 2002-02-08 2009-04-30 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP2003258014A (ja) 2002-03-04 2003-09-12 Megic Corp 半導体表面上に金属バンプを形成する方法
JP2006351766A (ja) * 2005-06-15 2006-12-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7485968B2 (en) * 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US8456856B2 (en) * 2009-03-30 2013-06-04 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology
US8441124B2 (en) * 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US9018758B2 (en) * 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US9190348B2 (en) 2012-05-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
JP2014157906A (ja) 2013-02-15 2014-08-28 Fujitsu Semiconductor Ltd 半導体装置の製造方法及び半導体装置
US9269688B2 (en) * 2013-11-06 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace design for enlarge bump-to-trace distance
CN105633046A (zh) 2014-11-20 2016-06-01 三星电子株式会社 半导体装置和包括该半导体装置的半导体封装
US9343572B1 (en) * 2015-01-23 2016-05-17 Vangaurd International Semiconductor Corporation High-voltage semiconductor device and method for manufacturing the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007531247A (ja) * 2003-07-16 2007-11-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 側壁用絶縁体を有する金属バンプ及びこのような金属バンプを有するチップを製造する方法
JP2006245289A (ja) * 2005-03-03 2006-09-14 Casio Micronics Co Ltd 半導体装置及び実装構造体
US20090149016A1 (en) * 2007-12-06 2009-06-11 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
JP2012204391A (ja) * 2011-03-23 2012-10-22 Sony Corp 半導体装置、半導体装置の製造方法、及び配線基板の製造方法
US20140124922A1 (en) * 2012-08-30 2014-05-08 SK Hynix Inc. Bump structures in semiconductor packages and methods of fabricating the same
CN103489842A (zh) * 2013-09-29 2014-01-01 南通富士通微电子股份有限公司 半导体封装结构
CN103489804A (zh) * 2013-09-29 2014-01-01 南通富士通微电子股份有限公司 半导体封装结构的形成方法
JP2016086069A (ja) * 2014-10-24 2016-05-19 三菱電機株式会社 半導体素子および半導体装置
JP2018046148A (ja) * 2016-09-14 2018-03-22 富士通株式会社 端子構造、半導体装置、電子装置及び端子の形成方法

Also Published As

Publication number Publication date
TW202030846A (zh) 2020-08-16
JP7332304B2 (ja) 2023-08-23
CN111564423B (zh) 2023-09-29
CN111564423A (zh) 2020-08-21
US10964658B2 (en) 2021-03-30
TWI695473B (zh) 2020-06-01
US20200266168A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
US20200335438A1 (en) Device and package structure and method of forming the same
TWI437679B (zh) 半導體裝置及其製造方法
US7323760B2 (en) Fuse structure for semiconductor integrated circuit with improved insulation film thickness uniformity and moisture resistance
JP5259197B2 (ja) 半導体装置及びその製造方法
JP4373866B2 (ja) 半導体装置の製造方法
JP4995551B2 (ja) 半導体装置及び半導体装置の製造方法
JP4775007B2 (ja) 半導体装置及びその製造方法
US8115317B2 (en) Semiconductor device including electrode structure with first and second openings and manufacturing method thereof
US10504861B2 (en) Semiconductor device with over pad metal electrode and method for manufacturing the same
JP2007073681A (ja) 半導体装置およびその製造方法
JP2008016514A (ja) 半導体装置の製造方法および半導体装置
JP2018107262A (ja) 半導体装置及び半導体装置の製造方法
JP5165190B2 (ja) 半導体装置及びその製造方法
JP2006351766A (ja) 半導体装置及びその製造方法
TWI695473B (zh) 半導體裝置及製造方法
JP2008244383A (ja) 半導体装置およびその製造方法
JP2004134640A (ja) 半導体集積回路装置およびその製造方法
JP2006148021A (ja) 半導体回路装置及びその製造方法
JP2012119444A (ja) 半導体装置
TWI783464B (zh) 半導體結構及其形成方法
TW202341387A (zh) 半導體裝置及其製造方法
JP2011091432A (ja) 半導体装置の製造方法
JP2007311633A (ja) 半導体装置及びその製造方法
JP2005011833A (ja) 半導体装置およびその製造方法
JP2007115984A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230810

R151 Written notification of patent or utility model registration

Ref document number: 7332304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151