WO2013161891A1 - チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体 - Google Patents

チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体 Download PDF

Info

Publication number
WO2013161891A1
WO2013161891A1 PCT/JP2013/062100 JP2013062100W WO2013161891A1 WO 2013161891 A1 WO2013161891 A1 WO 2013161891A1 JP 2013062100 W JP2013062100 W JP 2013062100W WO 2013161891 A1 WO2013161891 A1 WO 2013161891A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
substrate
bonding
chips
water
Prior art date
Application number
PCT/JP2013/062100
Other languages
English (en)
French (fr)
Inventor
須賀　唯知
山内　朗
Original Assignee
ボンドテック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ボンドテック株式会社 filed Critical ボンドテック株式会社
Priority to KR1020147031522A priority Critical patent/KR102103811B1/ko
Priority to JP2014512656A priority patent/JP6337400B2/ja
Priority to US14/397,038 priority patent/US9142532B2/en
Publication of WO2013161891A1 publication Critical patent/WO2013161891A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K31/00—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups
    • B23K31/02—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups relating to soldering or welding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K37/00—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K37/00—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups
    • B23K37/04—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups for holding or positioning work
    • B23K37/0408—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups for holding or positioning work for planar work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/0384—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/2755—Selective modification
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2782—Applying permanent coating, e.g. in-situ coating
    • H01L2224/27823—Immersion coating, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/27845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7501—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H01L2224/75102—Vacuum chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75283—Means for applying energy, e.g. heating means by infrared heating, e.g. infrared heating lamp
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/7531—Shape of other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H01L2224/75501—Cooling means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H01L2224/75502—Cooling means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75701—Means for aligning in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75802—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75841—Means for moving parts of the bonding head
    • H01L2224/75842—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80054—Composition of the atmosphere
    • H01L2224/80065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/8022—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/8022—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8023—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8082—Diffusion bonding
    • H01L2224/8083—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8123—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/8183—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8323—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83234—Applying energy for connecting using means for applying energy being within the device, e.g. integrated heater
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8334—Bonding interfaces of the layer connector
    • H01L2224/83355—Bonding interfaces of the layer connector having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Definitions

  • the present invention relates to a chip-on-wafer (COW, Chip-On-Wafer) bonding method and a bonding apparatus for mounting a chip on a wafer, and a structure including a wafer and a plurality of chips bonded on the wafer.
  • COW chip-on-wafer
  • Chip-On-Wafer Chip-On-Wafer
  • a technique for bonding a semiconductor integrated circuit (chip) that has already been packaged onto a wafer (substrate) by a flip chip mounting technique has attracted attention.
  • the chip has a bump-shaped or flat metal region, and the chip is stacked between the chip and the wafer or when the chip is three-dimensionally stacked through the metal region. Electrical connections between multiple chips can be established.
  • the chip may have a part for bonding with a wafer or another chip in order to increase mechanical strength, and this part may be configured as a metal region.
  • NCP Non Conductive Paste
  • the chip is pushed into the NCP layer applied to the surface of the substrate to which the chip is bonded, and the metal region of the chip is brought into contact with a predetermined region such as a metal region on the substrate to perform temporary bonding. Thereafter, main bonding is performed by applying a predetermined heat treatment to establish electrical connection between the chip and the wafer (substrate) and increase the mechanical strength.
  • NCP is a material that is generally used for lead-free bonding for chip-on-wafer bonding, and has a function of adhering or temporarily fixing the chip to the substrate, and between the bonded chip and the wafer. It is used as an underfill material that fills the gaps between them to increase the mechanical strength between the chip and the wafer and protects the bonding surface from the environment.
  • a chip having a bump tip formed of a solder material is joined to a predetermined part on a substrate.
  • flux is used to improve the wettability of the solder. Therefore, a process of removing residual flux is performed after joining is completed.
  • it tends to be difficult to remove the flux.
  • a method of bonding a chip to a wafer (substrate) using a solder material for the bump has a problem that the resin remains at the bonding interface between the solder bump of the chip and the substrate. Even if the chip is pressed against the substrate with a predetermined force or heat treatment is performed after temporary bonding, there is a problem that the resin used for temporary bonding, such as NCP, can remain at the bonding interface. Since this residue is taken into the joining interface after joining, it cannot act directly or physically from the outside. That is, it is difficult to remove the residue after the joining is completed. And the resin which is taken in and remains in the bonding interface has a problem in that the conductivity and mechanical strength between the chip and the substrate are lowered, and the reliability of the bonded portion is lowered.
  • the present invention does not leave an undesirable residue such as a resin at the bonding interface, and establishes an electrical connection between the chip and the wafer or between a plurality of stacked chips to increase the mechanical strength.
  • An object of the present invention is to provide a technique for efficiently bonding chips on a wafer.
  • a wafer (hereinafter referred to as a substrate) includes a plate-like semiconductor, but is not limited thereto, and other than a semiconductor, a material such as glass, ceramics, metal, plastic, or a composite material thereof. It may be formed and is formed in various shapes such as a circle and a rectangle.
  • the term “chip” is given as a broad concept term indicating a molded semiconductor plate-like component including a semiconductor component, an electronic component such as a packaged semiconductor integrated circuit (IC), and the like.
  • the “chip” includes a component generally called a “die”, a component having a size smaller than that of the substrate, and a size that allows a plurality of components to be bonded to the substrate, or a small substrate.
  • electronic components optical components, optoelectronic components, and mechanical components are also included.
  • a method of bonding a plurality of chips having a chip side bonding surface having one or a plurality of metal regions to a substrate having a plurality of bonding portions is a chip. At least the metal region of the side bonding surface is subjected to surface activation treatment by colliding particles having a predetermined kinetic energy and hydrophilization treatment by adhering water, and the bonding portion of the substrate is subjected to predetermined movement.
  • a step of surface activation treatment by colliding particles having energy and a hydrophilic treatment treatment by adhering water, and a plurality of chips subjected to the surface activation treatment and the hydrophilic treatment treatment are each made of a metal of the chip.
  • a clean bonding interface is formed between a chip and a substrate, and a structure including a chip and a substrate having good conductivity and high mechanical strength can be manufactured.
  • the present invention is configured such that after all the chips are mounted on the substrate, the heat treatment for the main bonding is performed only once, thereby bonding a plurality of chips on the substrate with high production efficiency. There is an effect that can be.
  • the step of mounting the plurality of chips on the corresponding bonding portion of the substrate takes 0.1 to 10 seconds when the metal region of the chip contacts the bonding portion of the substrate.
  • the metal region and the substrate junction may be heated to a temperature of 100 degrees Celsius to 350 degrees Celsius.
  • the bonding strength of the structure including the chip and the substrate after the temporary bonding and the main bonding can be improved. Since the substantial contact area is increased when the flatness of the bonding surface is increased (for example, when the surface roughness is several nanometers), the bonding by the original hydroxyl group (OH group) becomes a strong bonding, It is possible to obtain sufficient bonding strength even at low pressure bonding.
  • the metal region is substantially crushed by pressing (tens of M to several hundreds of MPa).
  • the substantial junction area can be increased by enlarging the contact area or promoting diffusion by heating (for example, 150 ° C. or more) at about several hundred degrees Celsius to promote the movement of atoms at the junction interface.
  • the adhesion of water to the chip-side bonding surface and the adhesion of water to the bonding portion of the substrate are 10% relative humidity in the atmosphere around the chip-side bonding surface and the bonding portion of the substrate, respectively. It may be performed by being controlled so as to be 100%. Thereby, water can be made to adhere uniformly and densely onto the new surface formed after the surface activation treatment.
  • a method of forcibly adding water to the bonding surface by making the atmosphere of the bonding surface and the humidity in the chamber in which the bonding surface is disposed higher than the humidity of the atmosphere is preferable.
  • the humidity of the atmosphere is often about 30 to 50%, so it is preferable to set the humidity in the chamber to 50% to 100%, for example.
  • the adhesion of water to the chip-side bonding surface and the adhesion of water to the bonding portion of the substrate are exposed to the air after the surface activation treatment, respectively. It may be performed in the chamber without this. As a result, it is possible to suppress the adhesion of organic substances and impurities and allow only water to adhere, so that it is possible to efficiently generate hydroxyl groups (OH groups) on the bonding surface.
  • the humidity in the chamber is preferably higher than the atmospheric humidity.
  • the bonding method according to the present invention after the step of hydrophilizing the chip-side bonding surface, before attaching the plurality of chips on the corresponding bonding portion of the substrate, water adhesion is performed so that water adheres to the chip-side bonding surface.
  • a step may be further provided. Thereby, water adheres on the bonding surface subjected to the surface activation treatment, and the bonding strength of the structure including the chip and the substrate after temporary bonding can be increased.
  • the deposits on the bonding surface are removed and activated by argon ion bombardment, but impurities are reattached to the bonding surface that has been surface activated when exposed to the atmosphere.
  • the joining method according to the present invention by attaching water to the joint surface subjected to the surface activation treatment, a hydroxyl group (OH group) is formed on the joint surface, so that the water molecule is in a hydrophilic state in which water molecules are easily bonded. . Therefore, even if the bonding surface subjected to the hydrophilic treatment is exposed to the atmosphere, the bonding surface is protected from the atmosphere by adhesion of water molecules. After temporarily bonding a plurality of chips with water intervening, it is possible to form a bonded interface without leaving impurities by removing water from the bonded interface of multiple chips at once by heating in the main bonding Become.
  • the water adhesion step may be performed by spraying water on the metal region of the chip-side bonding surface.
  • the water adhesion step may be performed by immersing the metal region of the chip-side bonding surface in liquid water. Thereby, a large amount of water can be more reliably adhered on the joint surface subjected to the surface activation treatment.
  • the particles may be neutral atoms, ions or radicals of an element selected from the group consisting of Ne, Ar, Kr, and Xe, or a mixture thereof. Since these noble gases have a relatively large mass, they can efficiently cause a sputtering phenomenon and disturb the crystal structure of the nascent surface.
  • the kinetic energy of the particles may be 1 eV to 2 keV.
  • a plasma containing particles is generated around the chip-side bonding surface or the bonding portion of the substrate, and the particles in the plasma are converted into voltages.
  • a predetermined kinetic energy may be imparted to the particles.
  • plasma can be generated in an atmosphere with a low degree of vacuum of about several Pascals (Pa), so that the vacuum system can be simplified and the steps such as evacuation can be shortened.
  • particles having a predetermined kinetic energy may be radiated from a position separated from the chip-side bonding surface or the bonding portion of the substrate toward the chip-side bonding surface or the bonding portion of the substrate.
  • high kinetic energy can be imparted to the particles using a particle beam source or the like, so that the surface layer can be efficiently removed and the new surface can be made amorphous. Since the amorphized nascent surface does not have a strong crystal structure, water adheres along the atomic structure of the amorphized nascent surface to form hydroxyl groups (OH groups), so hydroxyl groups (OH groups) are efficiently formed. Can be formed on the joint surface.
  • the chip-side bonding surface has a non-metal region in a region other than the metal region, the non-metal region is formed of a resin, and the chip-side bonding surface is separated from the chip-side bonding surface or the bonding portion of the substrate.
  • the surface activation treatment may be performed by emitting particles having a predetermined kinetic energy toward the chip-side bonding surface or the bonding portion of the substrate.
  • a plasma generator such as reactive ion etching (RIE) or the like
  • RIE reactive ion etching
  • an alternating voltage is applied to the bonding surface to generate a plasma containing particles around the bonding surface.
  • the surface activation treatment is performed by accelerating the ionized particles toward the bonding surface by the above voltage
  • the following contamination of the bonding surface may occur. That is, the resin components and impurities that are blown off by the sputtering phenomenon of the surface activation treatment and exist in the atmosphere around the joint surface can be accelerated and collide so as to be attracted to the joint surface by the voltage.
  • resin components and impurities adhere to the surface of the metal region subjected to the surface activation treatment, and the joint surface is contaminated.
  • high bonding strength may not be obtained.
  • the surface activation treatment is performed using a neutral atom beam source such as an ion beam source or a fast atom beam source (FAB, Fast Atom Beam), so that the ion beam source or the neutral atom beam source is used.
  • a neutral atom beam source such as an ion beam source or a fast atom beam source (FAB, Fast Atom Beam)
  • FAB Fast Atom Beam
  • the problem of contamination of the joint surface due to the reattachment of the resin to the metal region is reduced, and a structure including a chip and a substrate having higher joint strength can be manufactured.
  • the step of attaching the plurality of chips on the corresponding bonding portions of the substrate includes a step of pressing the chip and the substrate in a direction close to each other, and the pressing step is performed on the metal region. It may be performed at a pressure of 0.3 to 600 MPa. Thereby, the joint strength of the structure of the chip
  • the pressurizing step may be performed by applying a force of 100 N or more per chip or a pressure of 150 MPa or more to the metal region.
  • the step of heating the structure including the substrate and the plurality of chips attached on the substrate starts from 10 minutes at a temperature of 100 degrees Celsius or more and less than the melting point of the metal forming the metal region. It may be performed over 100 hours. Thereby, the final bonding strength of the structure including the chip and the substrate can be increased.
  • the step of heating the structure including the substrate and the plurality of chips attached on the substrate pressurizes the substrate and the plurality of chips bonded to the substrate in directions close to each other. Steps may be included. Thereby, the substantial bonding area between the metal region of the chip and the substrate can be increased, and the final bonding strength of the structure composed of the chip and the substrate can be further increased.
  • the step of heating the structure including the substrate and the plurality of chips attached on the substrate may be performed in a reducing atmosphere.
  • the oxide film, OH group, etc. of a joint surface are removed by reduction
  • the chip in order to perform the bump reduction process, the chip must be individually reduced before being mounted on the substrate, or the chip can be temporarily fixed with an adhesive. Therefore, when the reduction treatment is performed before mounting the chip, the reduction treatment surface is re-oxidized while being handled in the atmosphere until it moves to bonding, or the reduction treatment is performed with the adhesive temporarily fixed.
  • the bump material itself can be temporarily bonded without using other materials such as an adhesive, and it is possible to bond only with the bump material without impurities by applying pressure afterwards without reoxidation after the reduction treatment. .
  • the atmosphere around the structure may be evacuated and a gas containing hydrogen may be introduced as a reducing atmosphere.
  • a gas containing hydrogen such as hydrogen radicals, tends to enter and diffuse into the bonding interface. Further, by evacuating before introducing the gas containing hydrogen, the gas containing hydrogen is more likely to enter the minute gap at the temporarily joined joint interface. Accordingly, it is possible to increase the speed of the reduction treatment of the bonding surface to form a new surface, and to more efficiently increase the conductivity between the chip and the substrate.
  • the step of pressing the substrate and the plurality of chips bonded to the substrate in directions close to each other may be performed after the reduction processing step.
  • the gap can be crushed by pressurization to increase the bonding area.
  • the metal region may be formed of a material selected from the group consisting of copper (Cu), solder material, gold (Au), and alloys thereof.
  • the chip-side bonding surface may have a non-metal region in a region other than the metal region, and the surface of the metal region and the non-metal region may be substantially on the same plane.
  • the gap between the chip and the substrate can be eliminated, and the bonding area between the chip substrates can be increased by bonding not only the metal region but also the non-metal region. Therefore, the bonding strength can be increased, the thickness of the final product can be reduced, and the density of the device can be increased. Further, since the bonding interface is protected from the external atmosphere to prevent oxidation and contamination particles from entering, the reliability of the final product can be improved and the life can be extended.
  • the non-metal region of the chip-side bonding surface has a hydrophobic side of the chip-side hydrophobized region, and the bonding portion of the substrate is bonded to the bonding region corresponding to the metal region of the chip,
  • the chip can be accurately positioned and attached at a predetermined position on the bonding portion of the substrate.
  • the metal region may be formed so as to protrude from a region other than the metal region on the chip-side bonding surface.
  • the metal region has one or more first metal regions and a closed annular second metal region formed so as to surround the first metal region. May be.
  • the bonding method according to the present invention may further include a step of performing a predetermined inspection on the chip and supplying only the chip determined to be good. Thereby, only the chip judged to be good by inspection is bonded to the substrate and mounted, whereby the yield of the final product produced by the bonding method of the present invention can be increased.
  • the bonding method according to the present invention may further include a step of removing the attached water molecules from the chip-side bonding surface while leaving the OH group generated by the hydrophilic treatment step after the hydrophilic treatment step.
  • a metal region of the first bonding surface of the chip is subjected to a surface activation treatment by colliding particles having a predetermined kinetic energy
  • Each of the predetermined number of chips subjected to the surface activation treatment and the hydrophilic treatment is subjected to the surface activation treatment and the hydrophilic treatment so that the metal region of the chip is in contact with the bonding portion of the substrate.
  • Mounting on a corresponding joint of the prepared substrate, and at least a metal region of the first joint surface of a predetermined number of chips to be mounted next is surface-activated by colliding particles having a predetermined kinetic energy. And a step of hydrophilizing by adhering water, and particles having a predetermined kinetic energy collide with the second bonding surfaces of a predetermined number of chips in the uppermost layer among the chips stacked on the substrate.
  • a clean bonding interface is formed between a chip and a substrate and between the chips, and a structure including a multi-layer chip and a substrate having good conductivity and high mechanical strength is manufactured.
  • the present invention is configured to perform the heat treatment for the main bonding only once after attaching all the chips over a plurality of layers, thereby bonding the chips of the plurality of layers onto the substrate with high production efficiency. There is an effect that can be.
  • an apparatus for bonding a plurality of chips having a chip-side bonding surface having one or a plurality of metal regions to a substrate having a plurality of bonding portions activates at least the metal region of the chip-side bonding surface.
  • the surface activation processing means for the chip that collides particles having a predetermined kinetic energy against the chip-side bonding surface, and the surface activation processing for the surface activation processing of the bonding portion of the substrate,
  • water is attached to the metal area of the chip.
  • the heat treatment for the main bonding is performed only once, it is possible to bond a plurality of chips on the substrate with high production efficiency. Play.
  • the bonding apparatus further includes a water adhering means for further adhering water to the chip-side bonding surface that has been surface activated by the chip surface activation processing means and hydrophilized by the chip hydrophilizing means. It may be configured as follows. As a result, water adheres to the bonding surface that has been subjected to the surface activation treatment and the hydrophilization treatment, promotes the generation of OH groups, and increases the bonding strength of the structure including the chip and the substrate after temporary bonding. it can.
  • the chip attachment means includes a chip conveyance means for conveying the chip toward the substrate, and a chip placement means for receiving the chip conveyed by the chip conveyance means and placing the chip on the substrate. It may be configured so that the water adhering means is provided in the chip transporting means, and the chip mounting means sprays water on the chip-side joining surface after receiving the chip. Thereby, an efficient process synchronized with the conveyance of the chip can be performed.
  • the water adhering means may be configured to have a hole formed in the chip conveying means, and water may be sprayed to the chip-side bonding surface through the hole.
  • a water adhesion means can be comprised by simple structure and an apparatus can be reduced in size.
  • the bonding apparatus according to the present invention may be configured such that the hole is also used to vacuum-suck the chip. Thereby, the apparatus can be further miniaturized by sharing the part that performs vacuum suction and water adhesion of the chip in the hole.
  • the water adhering means is arranged on a path along which the chip is moved by the chip attaching means, and sprays water toward the chip-side bonding surface when the chip passes through the water adhering means. May be configured. Thereby, water adhesion can be performed by a small number, for example, one water adhesion means.
  • the joining apparatus according to the present invention may be configured such that the water adhering means is disposed on a path along which the chip is moved by the chip attaching means and includes a water tank that stores liquid water. As a result, a large amount of water can be more reliably adhered to the bonding surface that has been surface activated.
  • the chip surface activation processing unit and the substrate surface activation processing unit apply alternating voltages to the plurality of chips and the substrate, respectively, A plasma containing particles is generated around the junction of the substrate, and the particles in the plasma are accelerated toward the chip-side junction surface and the junction of the substrate by a voltage to give the particles predetermined kinetic energy.
  • the plasma generator may be included.
  • plasma can be generated in an atmosphere with a low degree of vacuum of about several Pascals (Pa), so that the vacuum system can be simplified and the steps such as evacuation can be shortened.
  • the chip surface activation processing means and the substrate surface activation processing means are arranged separately from the chip side bonding surface and the bonding portion of the substrate, respectively.
  • a particle beam source that emits particles having a predetermined kinetic energy toward the bonding portion of the substrate may be used. As a result, high kinetic energy can be imparted to the particles, so that the surface layer can be efficiently removed and the nascent surface can be made amorphous.
  • the bonding apparatus according to the present invention may be configured such that the hydrophilic treatment means for chips and the hydrophilic treatment means for substrates are realized by a single hydrophilic treatment means. Thereby, the joining apparatus can be further simplified and reduced in size, and the production efficiency of the structure including the chip and the substrate can be increased.
  • the bonding apparatus may be configured such that the chip surface activation processing means and the chip hydrophilization processing means have a common particle beam source.
  • a particle beam source is used as the surface activation means and the hydrophilization treatment means, and in the surface activation treatment, a rare gas such as argon is introduced to generate an atom or ion beam on the bonding surface.
  • argon is introduced to generate an atom or ion beam on the bonding surface.
  • water gas or the like is introduced to generate a molecular beam of water and radiate it toward the bonding surface. Therefore, since at least two processing means can be integrated to form, for example, one processing means, the joining apparatus can be further miniaturized and the production efficiency of a structure including a chip and a substrate can be increased. Can do.
  • the chip mounting means has a head configured to move the chip in the vertical direction with respect to the surface of the substrate, and the apparatus has the substrate in a plane direction perpendicular to the moving direction of the chip.
  • a stage that movably supports the stage, and a frame that fixes the stage with respect to the direction of movement of the chip and supports the chip mounting means so as to be fixed with respect to a surface direction perpendicular to the direction of movement of the chip. It may be configured such that a force of 100 N or more against the chip or a pressure of 150 MPa or more against the metal region of the chip can be applied to the chip and the substrate that are in contact with each other.
  • the chip attaching means can be fixed with high rigidity to the substrate or stage (substrate moving means) in the apparatus, so that a high force can be applied to the bonding surface between the chip and the substrate. Therefore, even in the case of solid-phase bonding performed at a temperature lower than the melting point of the metal region, the substantial bonding area can be increased and a bonding interface having good conductivity and mechanical strength can be formed.
  • the joining apparatus according to the present invention includes a chip transfer means for supplying the chip to the fixed chip mounting means and a stage for moving the chip mounting position on the substrate. It is configured. However, in the case of a small-scale production apparatus, it is possible to transfer a chip to the head by moving the substrate stage by arranging a plurality of chips arranged on the tray on the substrate stage. And the stage can also be used.
  • the bonding apparatus further includes means for pressing the chip and the substrate in directions close to each other when the chip mounting means mounts the chip on the corresponding bonding portion of the substrate.
  • a pressure of 0.3 to 600 MPa may be applied to the metal region of the chip.
  • the bonding apparatus may further include a heating means for heating a structure including a plurality of chips and a substrate.
  • a heating means for heating a structure including a plurality of chips and a substrate.
  • the bonding apparatus may further include a reduction processing means for introducing a reducing gas into the atmosphere of the structure when the structure including a plurality of chips and the substrate is heated.
  • a reduction processing means for introducing a reducing gas into the atmosphere of the structure when the structure including a plurality of chips and the substrate is heated.
  • the joining apparatus is configured such that the reduction treatment means introduces a gas containing hydrogen as a reducing gas into the atmosphere of the structure, and further includes a vacuum drawing means for evacuating the atmosphere of the structure. May be configured. This makes it easy for hydrogen to enter and diffuse into the bonding interface. In addition, hydrogen is introduced into the bonding interface after being in a vacuum state, thereby allowing it to enter and diffuse into the bonding interface very efficiently. The speed can be increased to form a new surface, and the conductivity between the chip and the substrate can be increased more efficiently.
  • An apparatus for laminating a chip layer composed of a plurality of chips having a first bonding surface having one or a plurality of metal regions on a substrate having a plurality of bonding portions over a plurality of layers.
  • surface activation treatment means for the first bonding surface that collides particles having a predetermined kinetic energy against the first bonding surface of the chip, Surface activation for chip second bonding surface in which particles having predetermined kinetic energy collide with the second bonding surface of the chip in order to surface-activate the second bonding surface located on the back side of the first bonding surface Processing means, surface activation processing means for a substrate for causing particles having a predetermined kinetic energy to collide with the bonding portion of the substrate, and a chip subjected to the surface activation processing in order to surface-activate the bonding portion of the substrate First joint of In order to hydrophilize the chip, the chip first joint surface hydrophilization treatment means for adhering water to the first joint
  • the chip second bonding surface hydrophilization treatment means for adhering water to the second bonding surface of the chip, and the substrate bonding portion to hydrophilize the bonding portion of the substrate
  • the substrate is hydrophilized and the chip is mounted on the corresponding joint of the substrate so that the metal region of the chip is in contact with the joint of the substrate.
  • Chip attachment means for attaching the chip onto the chip attached on the substrate so that the first joint surface of the chip to be attached next contacts the two joint surfaces.
  • the present invention it is possible to manufacture a structure including a multi-layer chip and a substrate that form a clean bonding interface between the chip and the substrate and provide good conductivity and high mechanical strength.
  • the present invention is configured such that after all the chips are mounted on the substrate, the heat treatment for the main bonding is performed only once, so that a plurality of chips are bonded on the substrate with high production efficiency. There is an effect that can be.
  • the bonding apparatus is configured to further include a heating means for heating a structure including a substrate and a plurality of chips laminated on the substrate over a plurality of layers. Thereby, a structure including a substrate and a plurality of chips stacked on the substrate can be efficiently heated after temporary bonding.
  • a structure including a substrate and a plurality of chips attached on the substrate according to the present invention is formed by any one of the methods described above.
  • a structure including a chip and a substrate with improved conductivity and mechanical strength can be provided by having a clean bonding interface that does not include a residue such as a resin, and the chip and the substrate can be provided.
  • a structure including the above can be used for a wider range of applications of electronic components.
  • a method for bonding a plurality of chips having a chip side bonding surface having one or a plurality of metal regions to a substrate having a plurality of bonding portions is performed by colliding particles having kinetic energy and hydrophilic treatment treatment by attaching water, and surface activation is performed by colliding particles having a predetermined kinetic energy at the bonding portion of the substrate.
  • the step of hydrophilizing by applying water and adhering water and a plurality of chips activated and hydrophilized so that the metal region of the chip is in contact with the bonding portion of the substrate, respectively Mounting on a corresponding joint of a surface activated and hydrophilized substrate, and a plurality of chips mounted on the substrate and the substrate.
  • the chips are those thickness was such that 10 [mu] m ⁇ 300 [mu] m.
  • the warpage of the chip is suppressed, the collapse of the bumps, which are metal regions, is prevented, and the bumps can be joined well over the entire chip.
  • the step of attaching the plurality of chips on the corresponding bonding portions of the substrate may include heating the material constituting the metal region of the chip in a solid state below the melting point. Thereby, melting of the metal region can be prevented, and the chip can be attached with high accuracy. Further, since the strong oxide film is once removed by the surface activation, the oxide film is thin and easily diffused even in the solid phase even if it is oxidized thereafter.
  • the bonding method according to the present invention may further include a step of pressing the surface of the metal region with a substrate having a flat surface before the step of attaching the plurality of chips onto the corresponding bonding portion of the substrate. That is, by flattening the bonding surface before the temporary bonding step, even if temporary bonding or main bonding is performed at a relatively low temperature, the substantial bonding area by contact is increased and a good bonding interface is formed. Can do.
  • the step of heating the structure may be performed by heating the material constituting the metal region of the chip in a solid state less than the melting point.
  • the strong oxide on the surface-activated bonding surface is once removed, and the oxide film generated in the hydrophilization treatment for generating OH groups is thin, and the surface activation treatment produces a crystal.
  • the OH group formed by hydrophilization treatment is transformed into a high-strength bond by heating, while forming a good high-strength bond interface between the chip and the substrate. it can. Even if the oxide film remains at the interface, it is thin and does not impair the connection resistance at the semiconductor level.
  • the desired temporary bonding strength can be obtained, and the substance that has been attached to the bonding surface such as water and contributed to the temporary bonding is Since it disappears during the main bonding, a clean bonding interface is formed between the chip and the substrate, and a structure including the chip and the substrate having good conductivity and high mechanical strength can be manufactured.
  • a configuration in which the heat treatment for main bonding is performed only once after all the chips are mounted on the substrate can bond a plurality of chips on the substrate with high production efficiency.
  • the effect is that the three-dimensional mounting body of the electronic device can be manufactured with higher density and higher production efficiency.
  • FIG. 1 is a flowchart showing a method for bonding a chip to a substrate according to the first embodiment of the present invention.
  • step S1 the surfaces of a plurality of chips that are scheduled to be bonded to the substrate (hereinafter referred to as chip-side bonding surfaces) are subjected to a surface activation process and a hydrophilic process.
  • the chip-side bonding surface includes one or a plurality of regions (hereinafter referred to as metal regions) formed of metal.
  • step S2 all surface regions (hereinafter referred to as bonding portions) corresponding to the respective chips on the substrate to which the chip-side bonding surface is bonded are subjected to surface activation treatment and hydrophilic treatment.
  • bonding surface 41 of the substrate there is a surface layer 42 containing contaminants (impurities) such as oxides of various substances and attached organic substances, It covers the new surface 43 of the material to be joined (see FIG. 2 (a)).
  • the surface layer 42 is considered to lower the energy level of the new surface 43 of the material. It is considered that the surface activation process removes this surface layer and exposes the new surface of the material to be joined (see FIG. 2B).
  • the surface activation treatment performed by colliding particles having a predetermined kinetic energy also has the effect of further increasing the surface energy level by breaking the bonds between atoms and disrupting the crystal structure in the vicinity of the nascent surface. It is believed that.
  • a substance containing water or a hydroxyl group (OH) group is supplied to the new surface exposed by the surface activation treatment.
  • a substance containing water or a hydroxyl group (OH) is brought into contact with the nascent surface exposed by the surface activation treatment, a hydroxyl layer 44 is formed on the nascent surface (FIG. 2 (c)) or nascent on the nascent surface.
  • a layer of oxide of the material forming the surface is formed. Further, when water is supplied, it is considered that water adheres on the formed hydroxyl layer or oxide layer.
  • Process S1 and process S2 may be performed simultaneously in parallel. Further, after step S1, step S2 may be performed. Conversely, step S1 may be performed after step S2.
  • the hydrophilic treatment in step S1 or step S2 is preferably performed after the surface activation treatment.
  • the hydrophilic treatment may be started before the surface activation treatment is completed.
  • step S3 the chips on which the chip-side bonding surfaces have been surface-activated and hydrophilized are attached to the substrate so that the metal regions of the chips contact corresponding bonding portions on the substrate.
  • this step S3 is referred to as “temporary joining”.
  • the attachment of the chip to the substrate is performed by repeatedly attaching the chips one by one to the joint portion of the substrate until the attachment of a predetermined number of chips to be attached to the substrate is completed. Or you may perform it by repeating until attachment of the predetermined number of chip
  • the metal region is substantially crushed by pressing (tens of M to several hundreds of MPa).
  • the substantial junction area can be increased by enlarging the contact area or promoting diffusion by heating (eg, 150 ° C.) at about several hundred degrees Celsius to promote the movement of atoms at the junction interface.
  • step S4 a heat treatment is performed on the structure composed of the chip and the substrate, which is formed by attaching all of the plurality of chips scheduled to be bonded to the substrate. By heating, a bonded interface having desired conductivity and mechanical strength can be obtained. In the present specification, this step S4 is referred to as “main joining”.
  • the surface of the metal region of the chip attached in step S3 and the surface of the bonding portion of the substrate have a surface roughness of atomic level or nanometers to several tens of nanometers. Therefore, when attached in step S3, the substantial bonding area between the surface of the metal region of the chip and the surface of the bonding portion of the substrate is smaller than the apparent bonding area. It is believed that the heat treatment diffuses atoms in the vicinity of the interface between the metal region of the attached chip and the bonding portion of the substrate, thereby increasing the substantial bonding area. In the present specification, this step S4 is referred to as “main joining”.
  • the type and flow rate of the gas forming the atmosphere may be adjusted.
  • force or pressure can be applied to the bonded body of the chip and the substrate so that a vertical pressure is applied to the bonding interface during the heat treatment.
  • a vertical pressure is applied to the bonding interface, the substantial or microscopic bonding area is further increased.
  • the temperature or the time profile of the above force or pressure is the conditions of temporary bonding, the thermal characteristics of the material forming the metal region, the thermal characteristics of the material forming the chip or the substrate, the atmosphere during the heat treatment, the heat treatment It can be adjusted according to the characteristics of the device.
  • the bonding method according to the present invention can reduce the thermal budget (heat consumption) necessary for bonding, as compared with the conventional bonding technique using resin or the like.
  • FIGS. 3A to 3F are schematic views of a cross section of a chip when the chip is cut along a plane perpendicular to the chip-side bonding surface. These drawings are intended to illustrate the shape of the metal region, and do not limit the shape of the metal region.
  • the metal region MR is formed on the chip-side bonding surface so as to protrude in a so-called bump (projection) shape.
  • the upper end surface of the metal region MR is bonded to the substrate.
  • the region NR other than the metal region MR is preferably formed of a non-metal such as silicon (Si) or silicon oxide (SiO 2), but may be formed of other materials such as metal. Materials other than the metal region MR can be selected according to the use of the device, the bonding method, and the like.
  • the metal region MR and the region NR other than the metal region are collectively referred to as a chip side bonding surface.
  • the region NR other than the metal region MR will be referred to as a non-metal region NR.
  • the cross-sectional shape of the upper end portion of the metal region MR may not be flat.
  • the plane of the upper end portion has a certain degree of roughness microscopically.
  • this roughness is large, even if a relatively low pressure is applied, a sufficient bonding area cannot be formed microscopically, and a desired conductivity or mechanical property between the metal region and the substrate is not obtained. It is possible that strength cannot be established. Therefore, for example, the cross section of the surface of the metal region may be formed as a curved surface, or may be formed as a spherical surface as shown in FIG. Since each metal region MR in FIG.
  • the metal region MR may be provided connected to a through electrode (silicon through electrode, TSV, Through Silicon Via) (VA) formed in the silicon chip.
  • a through electrode silicon through electrode, TSV, Through Silicon Via
  • VA Through Silicon Via
  • the metal region MR and the Si through electrode VA may be formed such that the area of the upper end portion of the metal region MR is larger than the region area of TSV (VA). .
  • the bonding area is increased, and a relatively high conductivity of electrical connection between stacked chips can be ensured.
  • the chip-side bonding surface may be configured such that the metal region MR and the nonmetal region NR are substantially on the same plane.
  • the metal region MR and the non-metal region NR may be on the same plane, and the metal region MR is made to be in contact with and bonded to the substrate bonding portion.
  • it may be protruded by a height of about 1 ⁇ m (micrometer) or less.
  • the protruding height of the metal region MR with respect to the non-metal region NR depends on various parameters such as the material and shape of the metal region MR and the non-metal region NR, the shape, dimensions, and mechanical properties of the entire chip. Thus, adjustment is made so that a junction interface is formed in both the metal region MR and the non-metal region NR.
  • the configuration of the chip-side bonding surface in which the metal region MR and the non-metal region NR are substantially on the same plane is, for example, in a predetermined manufacturing stage of the chip. This is realized by performing chemical mechanical polishing (CMP) on the chip side surface.
  • CMP chemical mechanical polishing
  • the example shown in FIG. 3 (e) corresponds to a chip structure called bumpless TSV.
  • this chip when the bonding surface of the substrate to be bonded is a flat surface, both the metal region MR and the non-metal region NR are bonded to the substrate. Therefore, the bonding interface related to the metal region that establishes the electrical connection between the chip and the substrate can be protected by the bonding interface related to the surrounding non-metal region. Furthermore, since the bonding interface between the chip and the substrate is formed not only in the metal region MR but also in the non-metal region NR, the bonding area is remarkably increased, and the bonding strength between the chip and the substrate is increased. Can do. Furthermore, when a plurality of layers are formed and the chips are stacked and mounted on the substrate, the dimension (thickness) in the direction perpendicular to the substrate surface can be reduced.
  • a cavity is formed on the chip-side bonding surface, and the metal region MR is formed in this cavity so as to protrude like a bump (projection).
  • the bonding interface related to the metal region MR inside the chip is sealed against the external atmosphere by the bonding interface related to the non-metal region NR. Therefore, it is not necessary to seal the joint portion with a resin after the joining process is completed, and the electrical interface at the joint interface due to oxidation due to the intrusion of air, contamination of impurities between the chip and the substrate, etc. Alternatively, deterioration of mechanical properties can be prevented.
  • the non-metal region NR is preferably formed of a non-metal such as silicon (Si) or silicon oxide (SiO 2 ), but is not limited thereto.
  • part or all of the surface of the non-metal region NR may be subjected to a hydrophobic treatment.
  • the chip-side bonding surface has a hydrophobized region, the hydrophilized metal region MR and the corresponding hydrophilized portion on the substrate can be used. Self-alignment can be realized.
  • FIGS. 4A to 4C schematically show the arrangement of metal regions formed on the chip-side bonding surface when viewed from a direction perpendicular to the bonding surface.
  • a plurality of circular metal regions MR are arranged in a line on the chip side bonding surface.
  • the shape and arrangement of the metal region MR are not limited to the examples shown in FIGS.
  • the shape of each metal region MR is not limited to a circle but may be a square or a rectangle, for example. 4A to 4C, the plurality of metal regions MR are arranged side by side so as to draw a rectangle, but the present invention is not limited to this.
  • a plurality of metal regions MR are formed in different sizes on the chip-side bonding surface.
  • the total of the final bonding area with the substrate is equal to that of the chip even though the electrical connection for ensuring the desired conductivity is ensured. It may be less than enough area to achieve sufficient mechanical strength with the substrate.
  • a strength metal region MR2 connected to the substrate may be provided in order to improve mechanical strength.
  • the metal region MR2 may or may not be electrically joined to the circuit in the chip or the TSV passing through the chip.
  • the area, shape, arrangement, etc. of the metal region MR2 are the mechanical strength required between the chip and the substrate, the shapes of the metal region MR and the strength metal region MR2, You may adjust based on a magnitude
  • the metal region MR formed for electrical connection shown in FIG. 4A is used as the first metal region.
  • a metal region MR3 which is a metal wall, is formed in a closed ring shape so as to surround the first metal region.
  • the first and second metal regions are formed so as to protrude with respect to the region other than the metal region on the chip-side bonding surface.
  • the closed annular metal region MR3 seals the bonding interface related to the metal region MR inside thereof to the external atmosphere. That is, the external atmosphere cannot reach the bonding interface related to the metal region MR. Therefore, it is not necessary to seal the joint portion with a resin after the joining process is completed, and the electrical interface at the joint interface due to oxidation due to the intrusion of air, contamination of impurities between the chip and the substrate, etc. Alternatively, deterioration of mechanical properties can be prevented.
  • the bonding area can be increased and high bonding strength can be achieved. Furthermore, since a material such as lead is not included and a reflow process is not required, a sealing structure for a structure including an environment-friendly chip and a substrate can be provided.
  • Each of the above chips may be formed by, for example, cutting a substrate on which a plurality of electronic circuits are formed in the vertical direction and the horizontal direction.
  • the joint part UT of the substrate WA is set as a plurality of rectangles or squares defined by equally spaced straight lines drawn vertically and horizontally on the surface of the substrate as shown in FIG. 5, for example. Or may be set discretely at an arbitrary location.
  • the substrate is cut (diced) at each bonding portion after the bonding method according to the present invention is completed, and divided into dies. The size of the die given as the final product is determined by the size of the joint set on the substrate.
  • Each joint may be set so as to be physically or optically recognizable on the substrate, but is not limited thereto.
  • the arrangement of the joints may be recognized based on the position on the stage by a computer system that can recognize the position on the stage that supports the substrate.
  • the bonding portion of the substrate may correspond to the metal regions of the plurality of chips, and may be configured to have a plurality of bonding regions that should establish electrical connection with the chips (not shown). ).
  • This joining region may be made of metal. In this case, electrical connection between the chip to be bonded and the substrate is realized.
  • the bonding portion of the substrate may be formed using a non-metallic material such as silicon (Si) or silicon oxide (SiO 2 ).
  • a non-metallic material such as silicon (Si) or silicon oxide (SiO 2 ).
  • the metal region of the chip can be bonded to the substrate to increase the bonding strength between the chip and the substrate.
  • step S1 and step S2 surface activation treatment is performed by causing particles having a predetermined kinetic energy to collide with the chip-side bonding surface and the bonding portion of the substrate (hereinafter referred to as bonding surface).
  • the surface layer can be removed by causing a phenomenon (sputtering phenomenon) in which particles having a predetermined kinetic energy collide to physically blow off the material forming the bonding surface.
  • a phenomenon sputtering phenomenon
  • the surface activation treatment not only the surface layer is removed to expose the nascent surface of the substance to be bonded, but also the crystal structure near the exposed nascent surface is collided with particles having a predetermined kinetic energy. It is thought that there is also an effect of disturbing and amorphizing. Since the amorphized new surface has a higher surface area at the atomic level and a higher surface energy, it is considered that the number of hydroxyl groups (OH groups) per unit surface area to be bonded in the subsequent hydrophilization treatment is increased.
  • OH groups hydroxyl groups
  • a rare gas or an inert gas such as neon (Ne), argon (Ar), krypton (Kr), or xenon (Xe) can be used. Since these rare gases have a relatively large mass, it is considered that a sputtering phenomenon can be efficiently generated and the crystal structure of the nascent surface can be disturbed.
  • oxygen ions As the particles used for the surface activation treatment, oxygen ions, atoms, molecules, and the like may be employed. By performing the surface activation treatment using oxygen ions or the like, it is possible to cover the new surface with an oxide thin film after removing the surface layer.
  • the oxide thin film on the nascent surface is believed to enhance the efficiency of hydroxyl (OH) group bonding or water attachment in subsequent hydrophilization treatments.
  • OH hydroxyl
  • the oxide thin film formed on the nascent surface is relatively easily decomposed during the heat treatment in the main bonding.
  • the kinetic energy of the particles colliding with the surface-activated joint surface is 1 eV to 2 keV. It is considered that the above kinetic energy efficiently causes a sputtering phenomenon in the surface layer.
  • a desired value of kinetic energy can also be set from the above kinetic energy range according to the thickness of the surface layer to be removed, the properties such as the material, the material of the new surface, and the like.
  • a predetermined kinetic energy can be given to the particles that collide with the surface-activated joint surface by accelerating the particles toward the joint surface.
  • Predetermined kinetic energy can be given to particles using a plasma generator.
  • a plasma generator By applying an alternating voltage to the bonding surfaces of a plurality of chips or substrates, a plasma containing particles is generated around the bonding surfaces, and the cations of the ionized particles in the plasma are bonded to the bonding surfaces by the voltage.
  • a predetermined kinetic energy is given by accelerating toward. Since the plasma can be generated in an atmosphere with a low degree of vacuum of about several pascals (Pa), the vacuum system can be simplified and the steps such as evacuation can be shortened.
  • the plasma generator may be used, for example, to operate at 100 W, generate argon (Ar) plasma, and irradiate the bonding surface for about 600 seconds.
  • a predetermined kinetic energy can be given to the particles by using a particle beam source such as a neutral atom beam source or an ion beam source (ion gun) disposed at a position separated from the bonding surface. Particles to which a predetermined kinetic energy is applied are emitted from a particle beam source toward bonding surfaces such as a plurality of chips or substrates.
  • a particle beam source such as a neutral atom beam source or an ion beam source (ion gun) disposed at a position separated from the bonding surface.
  • Particles to which a predetermined kinetic energy is applied are emitted from a particle beam source toward bonding surfaces such as a plurality of chips or substrates.
  • the particle beam source operates in a relatively high vacuum, such as 1 ⁇ 10 ⁇ 5 Pa (pascal) or less, for example, to prevent unnecessary oxidation of the nascent surface and adhesion of impurities to the nascent surface after the surface activation treatment. be able to. Furthermore, since the particle beam source can apply a relatively high acceleration voltage, high kinetic energy can be imparted to the particles. Therefore, it is considered that the removal of the surface layer and the amorphization of the new surface can be performed efficiently.
  • a fast atom beam source As the neutral atom beam source, a fast atom beam source (FAB, Fast Atom Beam) can be used.
  • FABs Fast atom beam sources
  • FABs typically generate a plasma of gas, apply an electric field to the plasma, extract the cations of particles ionized from the plasma, and pass them through an electron cloud. It has the composition which becomes.
  • the power supplied to the fast atom beam source (FAB) may be set to 1.5 kV (kilovolt), 15 mA (milliampere), or 0.1 To a value between 500 W (watts).
  • a fast atom beam source FAB
  • 100 W watts
  • 200 W watts
  • a fast atom beam of argon (Ar) for about 2 minutes
  • the oxide, contaminants, etc. (surface) Layer) can be removed to expose the nascent surface.
  • the ion beam source may be used to operate at 110 V, 3 A, for example, to accelerate argon (Ar) and irradiate the bonding surface for about 600 seconds.
  • the particles used for surface activation may be neutral atoms or ions, may be radical species, and may be a particle group in which these are mixed.
  • the removal rate of the surface layer can vary depending on the operating conditions of each plasma or beam source or the kinetic energy of the particles. Therefore, it is necessary to adjust the treatment time required for the surface activation treatment. For example, the presence of oxygen and carbon contained in the surface layer is confirmed using surface analysis methods such as Auger Electron Spectroscopy (AES, Auger Electron Spectroscopy) and X-ray Photoelectron Spectroscopy (XPS, X-ray Photo Electron Spectroscopy). You may employ
  • Auger Electron Spectroscopy AES, Auger Electron Spectroscopy
  • XPS X-ray Photoelectron Spectroscopy
  • the irradiation time of the particles may be set longer than the time necessary for removing the surface layer and exposing the new surface.
  • the lengthening time may be set to 10 to 15 minutes, or 5% or more of the time required for removing the surface layer and exposing the new surface.
  • the time for making the bonding surface amorphous in the surface activation treatment may be appropriately set according to the type and nature of the material forming the bonding surface and the irradiation conditions of particles having a predetermined kinetic energy.
  • the kinetic energy of the irradiated particles is set to be 10% or more higher than the kinetic energy necessary for removing the surface layer and exposing the new surface. Good.
  • the kinetic energy of the particles for making the bonding surface amorphous in the surface activation treatment may be appropriately set depending on the type and property of the material forming the bonding surface and the irradiation conditions of the particles.
  • the “amorphized surface” or “surface with disordered crystal structure” specifically includes an amorphous layer whose presence has been confirmed by measurement using a surface analysis technique or a layer with a disordered crystal structure, This is a conceptual term that expresses the state of the crystal surface assumed when the particle irradiation time is set to be relatively long or the particle kinetic energy is set to be relatively high. It includes a surface in which the presence of an amorphous layer or a surface having a disordered crystal structure is not confirmed by the measurement used. Also, “amorphize” or “disturb the crystal structure” conceptually represents the operation for forming the amorphized surface or the surface in which the crystal structure is disturbed.
  • step S1 and step S2 the hydrophilic treatment is performed after the surface activation treatment. It is considered that a hydroxyl group (OH group) is bonded to the bonding surface by the hydrophilic treatment of the bonding surface. Furthermore, water molecules may adhere on the bonding surface to which a hydroxyl group (OH group) is bonded.
  • Oxide treatment may form oxides on the joint surface. Since the oxide is relatively thin (for example, several nm or several atomic layers or less), it is absorbed in the metal material in the heat treatment during the main bonding, or disappears as it escapes from the bonding interface as water. Or it is thought to decrease. Therefore, in this case, it is considered that there is almost no practical problem in the conductivity through the bonding interface between the chip and the substrate.
  • the hydrophilization treatment is performed by supplying water to the surface-activated joint surface.
  • the water can be supplied by introducing water (H 2 O) into the atmosphere around the surface activated bonding surface.
  • Water may be introduced in a gaseous state (in a gaseous state or as water vapor) or in a liquid state (a mist state).
  • radicals, ionized OH, or the like may be attached.
  • the method of introducing water is not limited to these.
  • the hydrophilic treatment process can be controlled by controlling the humidity of the atmosphere around the surface activated joint surface.
  • the humidity may be calculated as relative humidity, may be calculated as absolute humidity, or other definitions may be employed.
  • gaseous water is formed by passing a carrier gas such as nitrogen (N 2 ), argon (Ar), helium (He), oxygen (O 2 ), etc. into liquid water (bubbling).
  • a carrier gas such as nitrogen (N 2 ), argon (Ar), helium (He), oxygen (O 2 ), etc.
  • Water is preferably mixed with the carrier gas and introduced into a space or chamber in which a chip or substrate having a surface activated bonding surface is disposed.
  • the introduction of water is preferably controlled so that the relative humidity in the atmosphere around at least one or both of the chip-side bonding surface and the bonding portion of the substrate is 10% to 90%.
  • the total pressure in the chamber is set to 9.0 ⁇ 10 4 Pa (Pascal), that is, 0.89 atm (Atom).
  • the amount of gaseous water in the chamber is 8.6 g / m 3 (grams / cubic meter) or 18.5 g / m 3 (grams / cubic meter) relative to 23 ° C. (23 degrees Celsius) in absolute humidity.
  • the humidity can be controlled to be 43% or 91%, respectively.
  • the atmospheric concentration of oxygen (O 2 ) in the chamber may be 10%.
  • the hydrophilic treatment it is preferable to supply water to the joint surface without exposing the joint surface subjected to the surface activation treatment to the atmosphere.
  • the chamber for performing the surface activation process and the chamber for performing the hydrophilization process may be configured to be the same.
  • the chamber for performing the surface activation treatment and the chamber for carrying out the hydrophilic treatment may be configured to be connected so that a plurality of chips or substrates are conveyed between them without being exposed to the atmosphere. .
  • the surface activation treated bonding surface is not exposed to the atmosphere, thereby preventing unwanted oxidation of the bonding surface, adhesion of impurities, etc. to the bonding surface, and more hydrophilic treatment. It can be easily controlled, and the hydrophilic treatment can be carried out efficiently after the surface activation treatment.
  • air outside the chamber having a predetermined humidity may be introduced.
  • air it is preferable that the air passes through a predetermined filter in order to prevent unwanted impurities from adhering to the bonding surface.
  • water (H 2 O) molecules or clusters may be accelerated and radiated toward the bonding surface.
  • the acceleration of the water (H 2 O) may be used, such as particle beam source used for the surface activation treatment.
  • a mixed gas of carrier gas and water (H 2 O) generated by bubbling or the like is introduced into the particle beam source, thereby generating a water particle beam, and on the joint surface to be hydrophilized. It can be irradiated towards.
  • the joint surfaces 41a and 41b that have been subjected to the surface activation treatment and the hydrophilic treatment are attracted to each other by the action of hydrogen bonding during the subsequent attachment (temporary joining) of the chip to the substrate, and relatively strong temporary joining. Is formed (FIG. 2D). Further, since the bonding interface containing hydrogen and oxygen is formed, the heat treatment in the main bonding releases hydrogen and oxygen to the outside of the bonding interface, and a clean bonding interface 45 can be formed (FIG. 2 (e)).
  • step S3 the substrate whose surface on the chip side is subjected to surface activation treatment and subjected to hydrophilic treatment is subjected to surface activation treatment and hydrophilic treatment so that the metal region of the chip contacts the bonding portion of the substrate. Are mounted on the corresponding joints.
  • a plurality of position adjustment marks are provided on the chip side, and a plurality of corresponding position adjustment marks are provided on the corresponding joint portion side of the substrate. This may be done by aligning the marks for use.
  • the misalignment between both position adjustment marks is that the transmitted light that is transmitted through the chip and the substrate is incident on the bonding surface in the vertical direction from the chip or the substrate side and is imaged by the camera provided on the opposite side. You may comprise so that it may measure by observing the image of the position adjustment mark by.
  • the chip-side bonding surface subjected to the hydrophilization treatment and the bonding portion of the substrate are covered with a hydroxyl group (OH) group or water molecule. Temporary joining is performed by attractive forces such as hydrogen bonds acting between them.
  • the chip-side bonding surface and the bonded portion of the substrate are at least in the process from when all of the chips to be bonded are mounted to the substrate until heat treatment is performed.
  • the chip does not peel off from the substrate or the chip does not deviate from the predetermined mounting position on the substrate. It is fixed with a strong bonding force.
  • the humidity of the atmosphere around the plurality of chips and the substrate may be maintained at a predetermined value.
  • the metal region of the chip is made of metal such as nickel (Ni), gold (Au), tin (Sn), etc., and is formed in a pad shape of 20 ⁇ m (micrometer) square and 3 ⁇ m (micrometer) to 10 ⁇ m (micrometer) high. In such a case, a pressure of 0.3 MPa (megapascal) to 600 MPa (megapascal) may be applied to the pad in a direction in which the chip and the substrate are close to each other.
  • the pressure applied to the pad is adjusted according to the mechanical characteristics and shape of the material in the metal region, the conditions of the heat treatment in the subsequent main bonding, and the like.
  • the chip and the substrate are bonded by a relatively strong hydrogen bond, even if the chip is mounted inside or outside the chip mounting system, There is little risk that the chip will slide or peel off the substrate.
  • a structure including a plurality of chips and a substrate obtained by temporary bonding is relatively stable, it can be stored in the air for several hours to several days until heat treatment. Therefore, the heat treatment can be performed on the structure including the chip and the substrate at an arbitrary timing.
  • a plurality of structures including a plurality of chips and substrates obtained by the above temporary bonding can be subjected to heat treatment. Thereby, there is an effect that a structure including the chip and the substrate that are joined together can be manufactured with high production efficiency. Further, since the chip and the substrate are bonded by a relatively strong hydrogen bond, even if the chip is transferred to the inside or outside of the chip mounting system, the risk that the chip slides or peels off from the substrate is small. In addition, since a structure including a plurality of chips and a substrate obtained by temporary bonding is relatively stable, it can be stored in the air for several hours to several days until heat treatment. Therefore, the heat treatment can be performed on the structure including the chip and the substrate at an arbitrary timing.
  • the chips to be temporarily bonded may be configured to perform a predetermined inspection on the chips supplied before the temporary bonding and to select only the chips determined to be good. Thus, by mounting only chips that are determined to be good by inspection, the yield of the final product to be produced can be increased.
  • step S4 predetermined electrical conductivity (resistivity) or bonding strength (mechanical strength) between the chip and the substrate is obtained by performing heat treatment on the structure of the plurality of chips and the substrate obtained in step S3. Can be obtained.
  • the maximum temperature during the heat treatment is preferably set to 100 ° C. (100 ° C.) or higher and lower than the melting point of the material forming the outer surface of the chip and the substrate.
  • the maximum temperature during the heat treatment By setting the maximum temperature during the heat treatment to 100 ° C. (100 degrees Celsius) or higher, it is considered that most of the hydroxyl (OH) groups or water contained in the bonding interface escapes to the outside of the bonding interface. . At this time, it is considered that in the process of water escaping from the temporary bonding interface, the bonding surfaces that have not been in contact with each other come into contact with each other, the substantial bonding interface expands, and the bonding area increases. In addition, by joining the joint surfaces that have been subjected to the hydrophilic treatment after the surface activation treatment according to the present invention, heating at a temperature exceeding 400 ° C. required for joining using the conventional simple hydrophilization treatment becomes unnecessary. Sufficient bonding strength can be obtained by heating at a temperature of about 0 to 250 ° C.
  • the maximum temperature during the heat treatment is set to be lower than the melting point of the material forming the bonding surface between the chip and the substrate, sufficient electrical characteristics and mechanical characteristics can be obtained. it can. It is considered that solid phase diffusion of the material occurs in the vicinity of the bonding interface, and the substantial bonding interface is expanded and the bonding area is increased by filling the gap between the bonding surfaces that have not been in contact with each other.
  • the positional deviation in the main bonding can be almost eliminated. it can.
  • the chip positioning accuracy with respect to a predetermined position on the joint portion of the substrate can be increased, and for example, it can be suppressed to ⁇ 1 ⁇ m or less.
  • the chip may be displaced from the position on the substrate attached by temporary bonding. obtain. This positional deviation may be several ⁇ m. If a position shift occurs during the final bonding of the chips, a certain metal region comes into contact with an adjacent metal region, which causes a short circuit. In addition, the bonding area may be reduced, and the bonding strength at the bonding interface may decrease due to a step generated at the bonding interface.
  • the positioning of the chip with respect to the corresponding joint portion of the substrate is performed by aligning the position adjustment marks provided on the chip side and the substrate side with light transmitted through the chip and the substrate. Is done. Thereby, for example, a positioning accuracy of ⁇ 1 ⁇ m can be obtained. Furthermore, when the positioning is not sufficient, the chip is once separated from the substrate immediately after the temporary bonding, and the temporary bonding can be repeated after the positioning is performed again until a predetermined positioning accuracy is obtained. Thereby, positioning accuracy of ⁇ 0.2 ⁇ m can be obtained.
  • the chip is positioned with respect to a predetermined position on the substrate by using a position adjustment mark or the like, and then temporary bonding is performed. Further, in the main bonding, the heating temperature is changed to a material for forming the bonding surface between the chip and the substrate.
  • the positioning accuracy of the chip with respect to a predetermined position on the bonding portion of the substrate can be extremely increased in the final product. Thereby, while suppressing generation
  • the chip-side bonding surface and the bonding portion of the substrate are formed of copper (Cu)
  • the structure of the chip and substrate after temporary bonding is heated at 150 ° C. (150 degrees Celsius) for 600 seconds.
  • 150 ° C. 150 degrees Celsius
  • the metal region between the chip-side bonding surface and the bonding portion of the substrate is formed of copper (Cu)
  • Cu copper
  • Each metal region of the chip is made of a metal such as nickel (Ni), gold (Au), tin (Sn), tin-silver alloy, 20 ⁇ m (micrometer) square, 3 ⁇ m (micrometer) to 10 ⁇ m (micrometer) Meter), a pressure of 0.3 MPa (megapascal) to 600 MPa (megapascal) may be applied to each pad during the heat treatment.
  • a metal such as nickel (Ni), gold (Au), tin (Sn), tin-silver alloy, 20 ⁇ m (micrometer) square, 3 ⁇ m (micrometer) to 10 ⁇ m (micrometer) Meter), a pressure of 0.3 MPa (megapascal) to 600 MPa (megapascal) may be applied to each pad during the heat treatment.
  • the atmosphere around the structure during the heat treatment may be air or nitrogen or a rare gas atmosphere.
  • the humidity of the atmosphere around the structure during the heat treatment may be adjusted. This humidity may be adjusted according to the electrical or mechanical properties of the resulting bonded interface.
  • the atmosphere around the structure during the heat treatment is a reducing atmosphere.
  • ⁇ Reduction treatment> In bonding after hydrophilization treatment, that is, temporary bonding, most of the bonding surfaces are bonded to other bonding surfaces through OH groups, oxide films, or water molecules (hydroxyl layer, etc.) adhering to these. Is done. Since the surface roughness or unevenness on the surface of the joint surface does not completely disappear due to the contact at the time of temporary joining, the joint interface after provisional joining is formed between the joint surfaces having the unevenness. It is useful to perform reduction treatment at the time of the main bonding with respect to the bonding interface at the time of the temporary bonding and promote the formation of the new surface by removing the oxide film. In other words, the rate of oxide film removal can be improved by accompanying a reduction process in the heating during the main bonding.
  • the reducing atmosphere may be formed by introducing a reducing gas into an atmosphere of a structure including a substrate and a plurality of chips, or into a chamber that performs main bonding.
  • a reducing gas it is preferable to use hydrogen molecules, hydrogen radicals, hydrogen plasma, formic acid gas, or the like.
  • hydrogen molecules and hydrogen-containing gases such as hydrogen radicals are small in size and can enter gaps due to irregularities at the bonding interface. Moreover, it is easy to diffuse also in the junction interface which is actually contacting. Therefore, by using these hydrogen-containing gases, the oxide film at the temporary bonding interface can be efficiently reduced during the main bonding.
  • the atmosphere of the structure including the substrate and the plurality of chips or the main bonding chamber Before forming the reducing atmosphere, it is preferable to evacuate the atmosphere of the structure including the substrate and the plurality of chips or the main bonding chamber. There is a minute gap in the temporarily bonded joint interface due to the minute surface roughness of the joint surface. Therefore, by introducing the reducing gas after evacuation, the reducing gas can enter the minute gaps of the evacuated temporary bonding interface more efficiently. Furthermore, oxygen, contaminants, and the like that can hinder removal of the oxide film by the reduction treatment can be removed in advance from the atmosphere by evacuation.
  • evacuation and introduction of a reducing gas may be repeated.
  • Pressurization may be performed after the reduction treatment. That is, the reduction process of the bonding interface is efficiently performed while there are minute gaps at the bonding interface, and the pressure is applied after the reduction process to eliminate or reduce the gap between the reduction-bonded bonding surface or the new surface.
  • the effective bonding area can be increased in a clean state.
  • the pressure applied when the chip is attached to the substrate that is, during temporary bonding.
  • the temporary bonding it is only necessary to obtain a bonding strength that prevents the chip from being displaced by subsequent handling. Therefore, by reducing the pressure or pressure applied at the time of temporary bonding, the unevenness of the bonding interface after temporary bonding remains without being crushed, and a state where there is a minute gap at the bonding interface can be maintained. By doing so, it becomes easy to introduce the reducing gas into the gap at the bonding interface during the reduction treatment.
  • Such a reduction treatment can be applied to bumps (metal regions) formed of copper (Cu), but is not limited thereto, and can also be applied to solder materials, gold (Au), or alloys thereof. .
  • the main bonding chamber 81 that performs the main bonding as the heating means 80 is provided with a heater 82, and the structure can be heated to a desired temperature.
  • the main bonding chamber 81 has a top plate 82 at the top, and a plurality of openings 83 are opened in the top plate 82 in order to introduce a gas such as hydrogen radical into the chamber.
  • the main bonding chamber 81 is provided with a hydrogen radical source (not shown), and hydrogen radicals are introduced into the main bonding chamber 81 from the hydrogen radical source through the opening 82 of the top plate 81.
  • a vacuum pump 84 is connected to the main bonding chamber 81, whereby the atmosphere in the chamber 81 can be evacuated.
  • a pair of chips CP having provisionally bonded bumps MR is placed in a chamber 81. As shown in FIG. Since the surface activation treatment and the hydrophilization treatment are performed, a thin oxide film or an OH group layer (hydroxyl layer 44) is formed on the surface of the bump MR, or water molecules adhere to the surface. There are layers.
  • the main bonding chamber 81 is evacuated by the vacuum pump 84 so that the pressure is about 5 Pa.
  • the hydrogen radical source may operate at 250 W and 27 MHz to convert 100% hydrogen gas into plasma, and radical species may be introduced into the main bonding chamber 81 from the plasma.
  • the hydrogen radical is introduced at a flow rate of 100 sccm through the opening 83 of the top plate 82 into the main bonding chamber 81 in a down flow, and is maintained for 5 minutes so that the pressure in the main bonding chamber 81 becomes 50 Pa.
  • the temperature of the structure is maintained at 150 degrees Celsius.
  • a pair of chips is described here as a configuration diagram, it may be performed on a substrate on which a plurality of chips are mounted.
  • the pressurizing means is not described here, a means for pressurizing from above or in the vertical direction in the same chamber may be provided. Further, after the reduction treatment, a vacuum atmosphere, an inert atmosphere, or a nitrogen atmosphere may be handled, transferred to a heating and pressurizing chamber, and pressurized.
  • a joining apparatus 401 as shown in FIG. 34 may be used.
  • the bonding apparatus 401 includes a vacuum chamber 402 for controlling the atmosphere in which the objects to be bonded 491 and 492 are placed, and surface activation processing means 408 for performing surface activation processing on the bonding surfaces of the objects to be bonded 491 and 492.
  • the position shift measuring means 428M, 428e, and 428f for measuring the position shift between the objects to be bonded 491 and 492, and the objects to be bonded 491 and 492 on the bonding surface are corrected in order to correct the position shift between the objects to be bonded 491 and 492.
  • Vacuuming means 405, 406, 407 and reduction processing means 441, 442, 445 are configured. With these structures, the inside of the chamber (vacuum chamber) 402 can be decompressed using the bonding apparatus 1, and surface treatment, bonding, pressurization, heating, and reduction treatment of the objects to be bonded 491 and 492 can be performed.
  • the head 422 is heated by a heater 422 h built in the head 422, and the temperature of the object to be bonded 492 held by the head 422 can be adjusted.
  • the stage 412 is heated by a heater 412 h built in the stage 412, and the temperature of the article 491 on the stage 412 can be adjusted.
  • the head 422 can also cool the head 422 itself to near room temperature rapidly by an air cooling type cooling device or the like built in the head 422. The same applies to the stage 412.
  • the heaters 412h and 422h (particularly 422h) function as heating / cooling means for heating or cooling the metal bumps MR.
  • the head 422 is moved (lifted / lowered) in the Z direction by the Z-axis lifting / lowering drive mechanism 426.
  • the Z-axis raising / lowering drive mechanism 426 can also control the applied pressure at the time of joining based on signals detected by a plurality of pressure detection sensors (load cells, etc.) 429 and 432.
  • the reducing gas source 441 is a hydrogen radical source or a formic acid gas source.
  • the reducing gas is introduced from the reducing gas source 441 through the valve 442 and the introduction interval 443 into the chamber 402 at a predetermined flow rate.
  • the reduction process and the heating process or the heating and pressurizing process are performed in the same chamber 402, but the present invention is not limited to this.
  • the reduction process is performed in one chamber
  • the heating (pressurization) process is performed in another chamber
  • formic acid is used, the reduction process is performed in the same chamber.
  • a configuration for heating (pressurizing) may be adopted.
  • ⁇ Production efficiency of COW mounting according to the present invention> By adopting a bonding method having temporary bonding and main bonding according to the present invention, the production efficiency of COW mounting is remarkably improved as compared with the conventional bonding method. For example, by repeatedly performing temporary bonding and main bonding to the bonding portion on the substrate corresponding to each chip, and comparing with a case where a predetermined number of chips are mounted on the substrate, the effect of the present invention can be improved. I can understand.
  • the production time can be shortened compared to 14 hours, which is the time required for performing temporary joining and main joining using the conventional joining method described above. Understood. Although the time required for the main bonding depends on the heating temperature, it can be less than 7 hours.
  • FIG. 6 has shown the flowchart of the joining method which concerns on the modification of the 1st Embodiment of this invention including this process (process S5).
  • the water adhesion treatment may be performed by spraying water on at least the metal region of the chip side joint surface.
  • the water to be sprayed may be gaseous (gas or water vapor) or liquid (mist or water droplets), and the form of water is not limited to these.
  • the water adhesion treatment may be performed by providing a water tank for storing liquid water and immersing at least the metal region of the chip-side joint surface in this water. As a result, a larger amount of water can be more reliably adhered to the joint surface subjected to the surface activation treatment.
  • the chip side bonding surface is brought into contact with the liquid water in a state of facing down (face down), and water is attached to the chip side bonding surface. Can do.
  • the metal region protrudes from another region on the chip-side bonding surface, water may be attached only to the protruding metal region by contact with the liquid water.
  • Water (H 2 O) is further adhered to the surface once hydrophilized and a water layer is formed, so that the concave portion of the chip side bonding surface is filled with water (H 2 O), and the surface roughness of the bonding surface is increased.
  • the thickness can be reduced. It is considered that the substantial bonding area at the time of temporary bonding is increased by contacting the chip-side bonding surface and the bonding portion of the substrate through this water layer.
  • OH groups are further adhered by water after that.
  • the production density of can be increased sufficiently.
  • the humidity is generally 30% to 50%, and the amount of water for generating OH groups may not be sufficient.
  • the average thickness of the water layer to be adhered is approximately equal to or greater than the surface roughness of the joint surface before water adhesion.
  • the relatively low metal region may not contact the substrate sufficiently unless force is applied to the chip to cause deformation. Even in this case, a layer of water molecules having a thickness approximately equal to or greater than the height difference between the plurality of metal regions is formed on the metal region, so that a predetermined amount of water molecules can be obtained via the water layer. A strong temporary bond is obtained. (See Figure 8)
  • the layer of water formed on the bonding surface is in a direction perpendicular to the bonding surface between the bonding surface of the chip and the substrate during the step S3 of attaching the chip to the substrate (temporary bonding). It is considered that there is a function to increase the mutual adsorption force or suction force acting on the. As a result, compared with the case where there is no water layer, the temporary bonding force increases according to the area of the portion where the water layer is formed between the bonding surfaces of the chip and the substrate.
  • the water layer formed on the plurality of metal regions of the chip also generates a suction force acting in a direction parallel to the bonding surface, so that by pulling the chip toward the bonding portion of the substrate, Chip self-alignment can be realized.
  • a plurality of metal regions of the chip each of which has a water layer formed by water adhesion treatment, and a corresponding bonding region on the substrate, are aligned along a direction perpendicular to the bonding surface.
  • the chip When the chips are brought closer to each other, the chip may be displaced in a direction parallel to the bonding surface with respect to the substrate (FIG. 9A).
  • the water layers come into contact with each other, and a water layer is formed that bonds between the metal region of the chip and the corresponding bonding region on the substrate (see FIG. 9 (b)).
  • a hydrophilized metal region and a hydrophobized region are provided on the chip-side joint surface, and the hydrophilized joint region and the hydrophobic region are formed at the joint portion of the substrate so as to correspond to them. It is also possible to adopt a configuration in which the substrate-side hydrophobized region is provided.
  • the chip is attached to the corresponding joint portion of the substrate so that the metal region of the hydrophilic chip and the joint region of the substrate are in contact with each other, there is a hydrophilic region and a hydrophobic region.
  • the surface tension generated in the step increases, positioning accuracy is further improved, and the chip can be temporarily bonded at a predetermined position at a high speed.
  • the hydrophilized region and the hydrophobized region can be arranged on substantially the same plane. Therefore, the thickness of the final product of the device can be reduced and the density can be increased.
  • the adhesion of water after the hydrophilization treatment may be performed only on the metal region of the chip side bonding surface, and in addition to the metal region of the chip side bonding surface, the metal region of the chip side bonding surface is bonded correspondingly. May be performed on the bonding region formed in the bonding portion of the substrate.
  • a clean bonding interface is formed between the chip and the substrate, and a structure including the chip and the substrate having good conductivity and high mechanical strength can be manufactured.
  • the heat treatment for the main bonding is performed only once, it is possible to bond a plurality of chips on the substrate with high production efficiency. Play.
  • the water adhesion treatment sufficient water is adhered to the bonding surface, so that the bonding force between the chip and the substrate by temporary bonding is enhanced.
  • FIG. 10 is a flowchart showing a method of bonding a plurality of layers of chips to a substrate according to the second embodiment of the present invention. Since the processing from step S11 to step S13 for attaching the first layer chip to the substrate is the same as the processing from step S1 to step S3 of the first embodiment, description thereof is omitted here.
  • one layer of chips is mounted on the substrate, whereas in the second embodiment, a plurality of layers of chips are mounted on the substrate.
  • the chips stacked over the plurality of layers are formed with a first bonding surface corresponding to the chip-side bonding surface of the first embodiment. And a second joint surface located on the back side of the first joint surface.
  • step S11 to step S13 are completed, a predetermined number of chips for one layer are mounted on the substrate.
  • Each chip is mounted on the substrate such that the first bonding surfaces of a predetermined number of chips constituting the second layer are in contact with the second bonding surfaces of the chips constituting the first layer.
  • a desired number of chip layers are mounted on the substrate by performing the same mounting operation.
  • step S14 Surface activation treatment and hydrophilic treatment are performed on the new (second layer) chip side bonding surface (first bonding surface) (step S14).
  • a surface activation process and a hydrophilization process are performed on the second bonding surface of the first layer chip attached to the substrate (step S15).
  • step S16 a predetermined number of second layer chips corresponding to the number of first layer chips subjected to step S14 are respectively attached to the second layer chips subjected to step S15.
  • the attachment of the second layer chip to the first layer chip is performed by repeating the attachment of the second layer chips one by one until the attachment of a predetermined number of chips to be attached is completed.
  • this step S16 is completed, two layers of chips are temporarily bonded onto the substrate (FIG. 11B).
  • i-th layer chips are obtained by attaching the first bonding surface of the i-th layer (i is 3 or more) chip to the i-1th layer chip already mounted on the substrate. Is mounted on the substrate.
  • step S14 Surface activation treatment and hydrophilization treatment are performed on a new predetermined number of chips until the i-th layer reaches a desired number of layers (N layers), and the predetermined number of chips on the uppermost layer attached are processed.
  • step S15 surface activation treatment and hydrophilization treatment are performed (step S15), and temporary bonding (step S16) is repeated (S17, S18) to form an N-layer temporary bonding chip layer on the substrate.
  • step S16 temporary bonding
  • step S17, S18 temporary bonding
  • step S19 the structure including the N-layer temporary bonding chip layer and the substrate thus formed is heated.
  • the type and flow rate of the gas forming the atmosphere can be adjusted.
  • pressure can be applied to the structure formed by temporary bonding between the chip and the substrate so that pressure is applied to the bonding interface.
  • the temperature or the time profile of the above force or pressure is the conditions of temporary bonding, the thermal characteristics of the material forming the bonding interface, the thermal characteristics of the material forming the chip or the substrate, the atmosphere during the heating process, the heating process. It can be adjusted according to the characteristics of the device, the number N of chip layers, and the like.
  • the bonding method according to the second embodiment of the present invention the same effects as those of the bonding method according to the first embodiment can be obtained, and further, the resin or the like that reduces the electrical or mechanical characteristics of the bonding interface can be used. There is an effect that a predetermined N-layer chip layer can be formed on the substrate in a clean process without using a substance. Further, in the conventional bonding method, it is necessary to apply a resin every time the temporary bonding of each chip layer is completed. According to the second embodiment of the present invention, such a resin treatment process is performed. Therefore, provisional bonding of a plurality of chips onto a substrate can be performed very efficiently.
  • FIG. 12 is a flowchart showing another example of a method for bonding a plurality of layers of chips to a substrate according to the second embodiment of the present invention.
  • a water adhesion process process S21
  • a hydrophilization process process S11 and process S14
  • the layer of water formed on the bonding surface is attached in the step S13 of attaching the chip to the substrate (temporary bonding) and in the step of attaching the i-th layer chip on the i-th layer chip.
  • S16 it is considered that there is a function of increasing the mutual adsorption force or suction force acting in the direction perpendicular to the bonding surface between the bonding surfaces of the chip and the substrate and between the bonding surfaces of the chips.
  • the temporary bonding force increases according to the area of the portion where the water layer is formed between the bonding surfaces of the chip and the substrate.
  • the water layer formed on the plurality of metal regions of the chip also generates a suction force acting in a direction parallel to the bonding surface, so that by pulling the chip toward the bonding portion of the substrate, Chip self-alignment can be realized (see FIG. 9).
  • Chip self-alignment can be realized (see FIG. 9).
  • the N-layer chip is stacked on the substrate, it is necessary to position the first bonding surface of the upper-layer chip with respect to the second bonding surface of the lower-layer chip between two upper and lower adjacent chips. Since the self-alignment function also works between two layers of chips adjacent to each other in the vertical direction, the positioning accuracy of the bonding apparatus can be set relatively low, which further simplifies the bonding apparatus and speeds up the positioning process. It becomes possible.
  • heat treatment may be performed after provisional bonding of the chips of each layer (step 4 (S4)).
  • the heat treatment (step 5 (S5)) of the bonded body after the temporary bonding of the N-layer chip may be omitted.
  • the plurality of chips bonded to the substrate may include a plurality of types of chips.
  • the plurality of types of chips may include a plurality of chips having different sizes and sizes in the XY directions.
  • both the first type chip CP11 and the second type chip CP12 may be arranged in each junction set in the vertical and horizontal directions with a dimension of p0. Good.
  • the chips CP11 and CP12 are both arranged in the vertical and horizontal directions with a pitch p1, and the pitch p1 is equal to the pitch p0.
  • the size of the second type chip CP12 is smaller than the size of the first type chip CP11.
  • the size of the second type chip CP12 and the size of the first type chip CP11 are both smaller than the joint portion.
  • a clean bonding interface is formed between a chip and a substrate and between the chips, and a structure including a multi-layer chip and a substrate having good conductivity and high mechanical strength is manufactured. Can do. It is said that the heat treatment for the main bonding is performed only once after attaching all the chips over the plurality of layers, so that the chips of the plurality of layers can be bonded on the substrate with high production efficiency. There is an effect.
  • the plurality of chips having a clean bonding interface more efficiently.
  • a substrate including the substrate can be manufactured.
  • FIG. 14 is a top view showing a schematic configuration of a chip mounting system (electronic component mounting system) 1.
  • a chip mounting system electronic component mounting system
  • directions and the like are shown using an XYZ orthogonal coordinate system for convenience.
  • the chip mounting system 1 includes surface activation means, hydrophilization processing means, and chip attachment means for attaching the surface-treated chip to the substrate, and is mounted on a substrate (chip mounting target substrate).
  • a substrate chip mounting target substrate
  • the chip mounting system 1 can bond a plurality of chips CP1 in the first layer on the target substrate WA.
  • the chip mounting system 1 can also stack and bond a plurality of second-layer chips CP2 and the like on a plurality of first-layer chips CP1 arranged on the substrate WA.
  • the chip mounting system 1 includes a chip supply device 10 that holds a plurality of chips and individually supplies chips to be bonded, and a chip transport unit from the chip supply device 10.
  • a bonding apparatus 30 which is a chip mounting means for mounting the supplied chip on the substrate, a surface treatment apparatus 50 for performing surface activation treatment and hydrophilic treatment on the bonding surfaces of the plurality of chips and the substrate, and from outside the chip mounting system A chip and a substrate to be joined, and a loading / unloading unit 90 for unloading a substrate (a structure including the chip and the substrate) to which the chip is attached to the outside; a plurality of chips, the substrate, and the chip and the substrate; A transporting unit 70 that transports the structure including the transporting unit 90 between the loading / unloading unit 90, the chip supply device 10, the bonding device 30 and the surface treatment device 50 That.
  • the heating means is not shown, but the heating means may be configured to be incorporated in the chip mounting system 1 or may be configured separately from the chip mounting system 1.
  • the structure including the chip and the substrate is transferred to the heating device after temporary bonding by adopting a configuration in which the heating device is connected to the transfer unit 70. be able to.
  • the heating means When the heating means is configured separately from the chip mounting system 1, the heating means may be a heating furnace for performing reflow of the solder material or a general heating furnace. In this case, since a plurality of structures including the chip and the substrate after temporary bonding can be subjected to heat treatment, the main bonding can be efficiently performed.
  • the conveyance unit 70 conveys a plurality of chips to be bonded from the carry-in / out unit 90 to the surface treatment apparatus 50, and conveys the chips from the surface treatment apparatus 50 to the chip supply apparatus 10 after the surface activation process and the hydrophilization process are performed. .
  • the transport unit 70 transports the substrate from the carry-in / out unit 90 to the surface treatment apparatus 50, and transports the substrate from the surface treatment apparatus 50 to the bonding apparatus 30 after the surface activation process and the hydrophilization process are performed. Further, after a predetermined number of chips are mounted on the substrate, the transport unit 70 transports the structure including the chips and the substrate from the bonding apparatus 30 to the carry-in / out unit 90.
  • a surface treatment apparatus 50 shown in FIG. 14 includes a stage 53 that holds a substrate WA or a plurality of chips in a vacuum chamber, a particle beam source 51 that emits particles for surface activation treatment, and a hydrophilic treatment.
  • a water inlet 54 for discharging water is provided, and the surface activation treatment and the hydrophilic treatment can be performed on both the plurality of chips and the substrate WA.
  • the present invention will be described using the embodiment of the apparatus shown in FIG. 14, but the present invention is not limited thereto.
  • the first chip of the uppermost layer in the structure including a plurality of chips and a substrate to which the plurality of chips are already attached is shown.
  • the plurality of chips and the plurality of chips are already placed in place of the substrate WA at the position where the substrate WA in FIG. 14 is shown.
  • the structure including the attached substrate may be arranged.
  • one chamber may be provided for the surface activation treatment and another chamber may be provided for the hydrophilic treatment.
  • one chamber is provided for surface treatment (surface activation treatment and hydrophilic treatment) of a plurality of chips, and another chamber is provided for substrate surface treatment (surface activation treatment and hydrophilic treatment). It may be provided.
  • a chamber is provided for each treatment, and a total of four chambers are provided. May be. Moreover, it can be set as the structure which provides one or several chambers according to the process aspect of a surface activation process and a hydrophilization process, and the combination of the processing apparatus accommodated in each chamber can also be changed variously. .
  • the surface treatment apparatus 50 is connected to a vacuum pump (not shown), and can reduce the atmospheric pressure inside the surface treatment apparatus 50 and increase the degree of vacuum. By increasing the degree of vacuum, the particle beam can be emitted from the particle beam source.
  • the vacuum pump preferably has the ability to lower the atmospheric pressure in the surface treatment apparatus 50 to 10 ⁇ 5 Pa. In addition, it is possible to prepare a clean atmosphere by removing floating impurities and water molecules in the surface treatment apparatus 50 in advance by evacuation.
  • a relatively small particle beam source or the like can be used, and the apparatus can be reduced in size by a relatively simple configuration.
  • the particle beam source 51 may be configured such that particles to which predetermined kinetic energy is applied are radiated radially from a particle beam source toward a part of a substrate having a bonding surface in which a plurality of bonding portions are set. Good. At this time, by changing the position and orientation of the particle beam source, it is possible to irradiate the entire region where the bonding surface is set.
  • the particle beam source 51 is attached to the oblique upper part of the stage 53 in the surface treatment apparatus 50, and emits particles to which predetermined kinetic energy is applied toward the surface of the substrate transported on the stage 53.
  • the stage 53 is circular and can be rotated with the central axis of the stage 53 as a rotation axis. By rotating the stage 53 during the surface activation process, the amount of particles irradiated per unit area of the surface of the substrate WA is made uniform across the surface of the substrate WA, and the removal amount (thickness) of the surface layer is made uniform. Can be.
  • the arrangement of the particle beam source in the chamber or the arrangement with respect to the object irradiated with the particle beam is not limited to the embodiment shown in FIG.
  • Particle beam sources such as a neutral atom beam source, an ion beam source, and a fast atom beam source may be of a line type as shown in FIG.
  • the line-type particle beam source has a line-type (linear) or elongated particle beam emission port, and can emit a particle beam in a line-type (linear) from the emission port.
  • the length of the radiation port is preferably larger than the diameter of the substrate irradiated with the particle beam. When the substrate is not circular, the length of the radiation aperture is preferably larger than the maximum dimension in the direction in which the radiation aperture associated with the substrate moved relative to the particle beam source extends.
  • the particle beam emitted from the line type particle beam source irradiates a linear region on the surface of the substrate at a certain time during the surface activation process.
  • the line-type particle beam source is scanned in a direction perpendicular to the direction in which the radiation port extends while emitting the particle beam toward the substrate having the bonding surface.
  • the irradiation region of the linear particle beam passes over all the joints of the substrate.
  • the entire substrate is irradiated with the particle beam and surface activated.
  • the line type particle beam source is suitable for irradiating the surface of a substrate having a relatively large area with a particle beam relatively uniformly. Further, the line type particle beam source can irradiate the particle beam relatively uniformly corresponding to various shapes of the substrate.
  • the given kinetic energy is applied to the particles by applying an alternating voltage to the bonding surfaces of a plurality of chips or substrates using a plasma generator to generate a plasma containing particles around the bonding surfaces. And the ions of the ionized particles in the plasma can be accelerated toward the bonding surface by the voltage. Since the plasma can be generated in an atmosphere with a low degree of vacuum of about several pascals (Pa), the vacuum system can be simplified and the steps such as evacuation can be shortened.
  • Pa pascals
  • the plasma generator is preferably configured so that the kinetic energy of particles colliding with the surface-activated joint surface can be controlled in the range of 1 eV to 2 keV. It is considered that the above kinetic energy efficiently causes a sputtering phenomenon in the surface layer.
  • a desired value of kinetic energy can be set from the range of the kinetic energy according to properties such as the thickness and material of the surface layer to be removed and the material of the new surface.
  • the water gas supply unit 55, the valve 56, the gas supply pipe, and the water introduction port 54 constitute a hydrophilization treatment means for hydrophilizing the joint surface.
  • the gaseous or liquid water supplied from the water gas supply unit 55 is introduced into the chamber of the surface treatment apparatus 50 from the water inlet 54 through the gas supply pipe according to the opening of the valve 56.
  • the valve 56 may function as a mass flow and adjust the supply amount of water according to the degree of opening.
  • the hydrophilic treatment means mixes the water gas (gaseous water or mist water) with the carrier gas in the water gas supply unit 55, so that the mixture of the water gas and the carrier gas becomes the surface treatment device 50. It may be configured to be introduced into the chamber. Furthermore, the hydrophilization treatment means is configured to adjust the humidity of the atmosphere in the surface treatment apparatus 50 by adjusting the mixing ratio of the water gas and the carrier gas and the flow rate of the gas passing through the valve 56. Also good.
  • the hydrophilizing means may be configured to introduce air outside the chamber or outside the bonding apparatus into the chamber.
  • the chip supply device 10 is a device that takes out each chip CP from the diced substrate and supplies each chip CP (CPi) to the bonding apparatus 30.
  • the chip supply device 10 includes a protrusion 11 that lifts and supports only one chip from a plurality of chips, a chip transfer device 13 that conveys the chip lifted by the protrusion 11 to the bonding apparatus 30, and the like.
  • the chip transfer device 13 includes a die picker 131 and a chip feeder 135. (See Figure 17)
  • the chip supply device 10 may be configured such that a plurality of chips CP are generated by performing a dicing process therein. Specifically, a substrate WC having a plurality of electronic circuits is cut into chips in the vertical and horizontal directions.
  • a plurality of chips CP that have already been subjected to dicing processing may be transported to the chip supply apparatus 10 after being subjected to surface activation processing and hydrophilization processing while being supported by the support substrate.
  • production of the contamination particle etc. by a dicing process can be suppressed.
  • a plurality of diced chips CP are placed on the dicing tape TE.
  • Each chip CP is placed on the dicing tape TE in a face-up state (a state where a solder bump BU (not shown) as a metal region is directed upward).
  • the cut chips CP are pushed up one by one by the protruding upper part (protruding needle) 11 of the chip supplying device 10 and delivered to the die picker 131 at the position PG1.
  • the chip CP in the face-up state is turned upside down by the die picker 131 having a reversing mechanism and supplied to the bonding apparatus 30 in the face-down state.
  • the die picker 131 sucks the chip CP in the face-up state at the tip (lower end) suction part, and is turned upside down by the reversing mechanism, and further moved upward in the face-down state, and then delivered to the chip feeder 135.
  • the chip supplier 135 sucks the upper surface of the chip CP in the face-down state and moves toward the chip transport unit 39 side.
  • a chip transport unit 39 which is a chip transport means, is a device that delivers the chips supplied from the chip supply device 10 one by one to the bonding unit 33 (specifically, the head unit 33H). .
  • the chip transport unit 39 includes a plurality of (N; here, three) plate portions 391.
  • Each plate portion 391 has a thin plate shape, and has a thickness of, for example, about several mm (millimeter) (preferably about 1 mm to 2 mm or less).
  • the plurality of plate portions 391 are arranged at equiangular intervals around the axis AX in a top view.
  • the chip transport unit 39 also includes a drive unit 392 that rotationally drives the plurality of plate units 391 all at once.
  • the chip transport unit 39 can rotate the plurality of plate units 391 around a predetermined vertical axis AX using the drive unit 392.
  • the chip CP supplied from the chip supply device 10 is supplied by any one of the three plate portions 391 (specifically, 391a, 391b, 391c) of the chip transfer portion 39 (for example, 391b). Received. Thereafter, after the plate portion 391 rotates 180 degrees, the chip on the plate portion 391 is delivered to the bonding portion 33 (head portion 33H).
  • a certain chip CP is received by the plate portion 391b at the delivery position PR1 and held by the plate portion 391b.
  • another chip CP is already received and held on the plate portion 391a by the plate portion 391a having advanced to the position PR9.
  • the chip transport section 391 rotates around the axis AX (clockwise) by an angle ⁇ (60 degrees), as shown in FIG. 19, the chip CP on the plate section 391a is positioned immediately below the head section 33H.
  • the head portion 33H is slightly lowered from the reference position where it does not interfere with the chip CP, sucks the chip CP at the front end portion (lower end portion) of the head portion 33H, and receives the chip CP from the plate portion 391a.
  • the head portion 33H slightly rises and returns to the reference position. Thereby, the chip CP on the plate portion 391a is transferred to the head portion 33H. In this way, the chip CP is transferred from the plate portion 391a to the head portion 33H.
  • the chip transport section 391 (specifically, its plate section 391a) is located between the upper chip CP and the lower substrate WT at the delivery position PR2 (the same position as the bonding position on the XY plane).
  • the plate portion 391c moves to the receiving position PR1. In this state, another chip CP is received by the plate portion 391c at the receiving position PR1. At this time, the chip CP is already placed on the plate portion 391b by the above-described operation.
  • Rotation of this angle ⁇ causes the plate portion 391a to move away from the position directly below the head portion 33H.
  • the bonding position (X, Y) can be directly seen from the head portion 33H.
  • the head portion 33H is lowered, and the chip CP attracted and held by the head portion 33H is lowered to a position PG7 (not shown).
  • the chip CP adsorbed at the tip of the head portion 33H is placed on the substrate WA installed on the stage 31.
  • an alignment operation or the like as described later is executed, and the chip CP is placed at a desired position on the substrate WA.
  • the head portion 33H rises and returns to the reference position again, and interference between the plate portion 391a and the head portion 33H is avoided.
  • the plate portion 391b reaches the delivery position PR2, and the delivery operation of the chip CP from the plate portion 391b to the head portion 33H is executed.
  • the rotation operation of the angle ⁇ is further performed, and the plate portion 391a is moved to the receiving position PR1 this time, and the receiving operation of the chip CP by the plate portion 391a is performed.
  • each chip CP can be supplied for each rotation operation of the angle ⁇ by the rotary chip transport unit 39. Specifically, after a certain chip is placed, the next chip can be supplied by rotational movement at an angle ⁇ (for example, 60 degrees). Accordingly, it is possible to sequentially supply a plurality of chips CP at a relatively short time interval as compared with the case where the chips CP are conveyed one by one (reciprocal conveyance) from the position PR1 to the position PR2. That is, it is possible to shorten the cycle time in chip supply. In particular, the larger the number of plate portions 391, the shorter the time interval for attaching the chips.
  • chip protrusions are placed downward on the three plate portions 391 of the chip transport unit 39, but it is preferable that the metal regions of the chips do not contact the chip transport unit 39. .
  • the three plate portions 391 of the chip transport unit 39 may be configured to support a part of the chip-side bonding surface so as not to touch the metal region of the chip. Thereby, the metal state of the chip can maintain the surface state when the hydrophilic treatment is completed after the hydrophilic treatment is completed and before the temporary bonding is performed.
  • a concave portion 63 may be formed so that the bump does not contact the plate portion 391 at a portion corresponding to the inner support portion 61, the outer support portion 62, and the bump so as to support both or any one of the portions.
  • FIG. 20 a configuration in which the chip is supported by the inner support portion 61 and the outer support portion 62 is shown, but the chip may be supported by either the inner support portion 61 or the outer support portion 62 ( FIG. 21 (a) and (b)).
  • the outer support part 62 is in contact with the outer peripheral part of the chip, and the area surrounded by the concave portion 63 of the plate part 391 and the surface on the side where the chip is supported is vacuum-adsorbed.
  • the chip By evacuating the hole 64, the chip can be fixed and supported on the plate portion 391 (FIG. 21B).
  • the bonding apparatus 30 includes a stage 31 that supports a substrate, a bonding unit 33 that holds and attaches a chip to the substrate, an imaging unit (camera) 35, a position recognition unit (not shown), and the like.
  • the bonding unit 33 includes a head unit 33H that holds the chip and moves it in the Z direction, and a head drive unit 36 that moves the head unit 33H in the Z direction or rotationally moves it in the ⁇ direction.
  • the imaging units (cameras) 35a and 35b are attached to the bonding unit 33, pass through the mark portion attached to the chip from the substrate and the head 33H in the Z direction, and are optical path changing members (not shown) provided in the bonding unit 33. ) To image light reflected in the horizontal direction (X direction). Using the imaging units (cameras) 35a and 35b, the chip marks and the corresponding marks on the substrate are imaged, and the XY direction position of the stage and the ⁇ of the head 33H are set so that these marks have a predetermined positional relationship. Directional position can be controlled. Thereby, the positioning of the chip on the substrate can be efficiently performed with high accuracy.
  • the chip transport unit 39 When the chip transport unit 39 receives the chip CP from the chip supplier 135 at the position PG3 in FIG. 17 and the position PR1 in FIG. 18, the chip CP is rotated around the central axis AX by the head unit 33H ( The sheet is conveyed to PG5 in FIG. 17 and position PR2 in FIG. The chip CP reaches the delivery position PG5 in the face-down state through such a transport operation.
  • the head portion 33H of the bonding portion 33 receives the chip CP by suction.
  • the stage 31 is moved in the X direction and the Y direction, and a portion (substrate bonding portion) where the chip CP of the substrate WA is to be temporarily bonded is disposed directly below the head portion 33H.
  • positioning between the chip substrates is performed using the imaging units (cameras) 35a and 35b, and the head unit 33H of the bonding unit 33 is lowered to bring the chip-side bonding surface into contact with the corresponding bonding unit on the substrate.
  • the bonding portion may be configured so that pressure can be applied between the chip-side bonding surface and the bonding portion of the substrate at the time of contact.
  • a heater for heating the held chip may be provided in the head portion 33H of the bonding portion 33.
  • the portion corresponding to the bonding portion 33 is in the horizontal direction or in-plane direction (XY direction) parallel to the substrate surface along the beam of the cantilever structure supported in the horizontal direction in the apparatus. It is configured to be able to move to.
  • the cantilever structure has low rigidity, and when a force is applied during chip mounting, the cantilever beam bends in the Z direction. For this reason, the force that can be applied at the time of contact between the chip and the substrate is extremely limited, and usually only a maximum force of 2 to 3 kgf (weight kilogram), that is, about 20 to 30 N can be applied.
  • a pressure of 20 to 30 N is sufficient because the chip is temporarily temporarily bonded with resin or flux. Also, even if solder bonding is performed on the spot, it is heated and melted, so a large pressing force is not required.
  • the head (or bonding part) is moved, and in some cases a plurality of A configuration having a head was employed to increase the speed.
  • bonding is performed at a temperature lower than the melting point of the metal region as in the bonding method of the present invention, only a portion in contact with the interface can be bonded, and thus a relatively high pressure is required.
  • the pressurization at the time of temporary joining can be a current solution that enables mass production of joining. Therefore, in order to form a good bonding interface even below the melting point of the metal region, a high pressure is applied to the bonding interface between the chip and the substrate to promote deformation of the metal region and increase the substantial bonding area. Can be made. In addition, water molecules remaining at the interface can be pushed out to ensure a strong bond between OH groups.
  • FIG. 31 shows an example of a bonding apparatus (bonding apparatus 30) configured to be able to apply a high pressure when the chip is attached to the substrate.
  • the bonding portion 33 is fixed, and is configured to move in the Z direction and the rotation direction with respect to the bonding portion 33 to which the head 33H is fixed. That is, the bonding apparatus 30 includes a stage 31, a bonding unit 33, and a frame 34 that fixes the stage 31 in the Z direction and fixes the bonding unit 33 in the XY direction.
  • the frame 34 is a stage support part 34A that supports the stage 31 so that it is movable in the XY direction and does not move in the Z direction, and a bonding part support that fixes and supports the bonding part 33 so as not to move in the XY direction. It may be configured to include a portion 34B, and a column portion 34C that fixes and connects the stage support portion 34A and the bonding portion support portion 34B in a predetermined positional relationship.
  • the stage support part 34A and the bonding part support part 34B are configured in a plate shape in the XY directions, and the column part 34C fixes the stage support part 34A and the bonding part support part 34B so as to be parallel to each other.
  • the support column part 34C is configured to have a plurality of support columns.
  • the stage support unit 34A and the bonding unit 33 are fixed at a predetermined interval. It is preferable that Furthermore, it is preferable that the head 33H is fixed so as to be perpendicular to the surface of the substrate WA through the bonding portion support portion 34B.
  • the rigid frame 34 can be configured, and the head 33H can press the chip CP to be supported against the substrate WA with a high pressure.
  • the frame 34 is preferably formed of a cast metal such as steel.
  • Chip supply to the bonding unit 33 that does not move with respect to the frame 34 or the bonding apparatus 30 is performed from the chip supply apparatus 10 using the chip transport unit 39.
  • Chip-side bonding of chips to be bonded after completion of the above hydrophilization process, before the chip is mounted on the substrate, or before the chip is mounted on the second bonding surface of the chip already mounted on the substrate You may provide the apparatus (water adhesion means or water adhesion apparatus) which has a hole for making water adhere to a surface or a 1st junction surface.
  • the water adhesion device may be provided in the chip transport unit 39, or may be provided in the chip supply device 10 or the bonding device 30.
  • the water adhering means may be configured such that the hole is formed as a water injection port 65 and water is injected from the water injection port 65.
  • the water injection port 65 may be provided in a portion attached to the plate portion 391 so as to be opened in the same direction as the vacuum suction hole 64.
  • the water injection port 65 is disposed on a rotation circle around the axis AX of the vacuum suction hole 64.
  • the vacuum suction hole 64 and the water injection port 65 form an angle ( ⁇ ) with the axis AX of the rotation center of the chip transport unit 39 as a reference.
  • the plate portion 391 rotates by an angle ( ⁇ ), and the chip-side bonding surface (first bonding) of the chip in which the water ejection port is adsorbed to the head portion 33H When coming to a position facing the surface), gas or liquid water is ejected from the water ejection port toward the chip side joining surface (first joining surface) of the chip.
  • the water injection port is disposed in each of the N plate portions 391 of the chip transfer unit 39.
  • the chip-side bonding surface of the chip is opened by opening the water injection port provided in the plate portion 391 that has transferred the chip.
  • water can be sprayed toward the first joint surface.
  • the vacuum suction hole 64 may function as a water ejection port as a modification of the water ejection port.
  • the vacuum suction hole 64 is configured to be connected to a water supply source as well as to a vacuum pump (not shown).
  • the vacuum suction hole 64 is connected to a vacuum pump when the chip is sucked and while the chip is sucked, and is disconnected from the water supply source to vacuum suck the chip.
  • the connection to the vacuum pump is cut off and the water supply source is connected so that the gaseous or liquid water flows in the direction opposite to the direction in which the gas flows during evacuation.
  • it is configured.
  • the vacuum suction hole 64 as a water ejection port in this way, the vacuum suction provided on the plate portion 391 of the chip transport portion 39 immediately after the chip is transferred from the plate portion 391 to the head portion 33H. Water can be sprayed toward the chip-side joint surface through the water injection port that is a hole. (See Figure 23)
  • water molecular gas can be ejected from each vacuum suction hole of the N plate portions 391 of the chip transport unit 39.
  • the water molecular gas is jetted from the vacuum adsorption holes provided in the plate portion 391 that has transferred the chip.
  • the water injection port 65 is fixed to the chip supply apparatus 10 or the bonding apparatus 30 and is in a movement path from the chip take-out position to the bonding position. It may be provided. Even if the head portion 33H of the bonding portion 33 is disposed at the tip of each plate portion 391, it is configured so that water can be ejected to the chip-side joint surface when the conveyed chip passes through the water ejection port 65. Good.
  • the plate unit 391 of the chip transport unit 39 is configured to transport the chip with the chip face-down (downward) and the chip-side joint surface opened downward, and the water ejection port is configured to supply the chip.
  • the device 10 or the bonding device 30 may be configured to be fixed upward at a predetermined position on the chip movement path by the rotation of the chip transport unit 39.
  • a head section 33H of the bonding section 33 may be disposed at the tip of each plate section 391 as shown in FIG. .
  • the configuration in which the chip-side joining surface is opened downward and conveyed is not limited to the embodiment shown in FIG.
  • the plate portion 391 receives the bump (metal region) in a face-up state, and the water injection port is from above in the movement path from the chip take-out position to the joining position. It may be configured to inject water downward.
  • the water injection port is configured to inject water from bottom to top in the movement path from the chip take-out position to the joining position, and the plate portion 391 receives the chip in a face-up state.
  • the plate portion 391 may be configured to rotate around the longitudinal axis of the plate portion 391 so that the chip-side bonding surface or the first bonding surface faces the water injection port when passing over the water injection port.
  • an even number (particularly, four or more) of plate portions 391 are arranged around the axis AX at substantially equal angular intervals (at intervals of angle ⁇ ).
  • the head portion 33H of the bonding portion 33 is disposed at the tip of each plate portion 391. Therefore, by arranging the even number of plate portions 391, every time the chip transport portion 39 rotates by the angle ⁇ , the chip receiving operation at the position PR1, the chip temporary bonding operation at the position PR2, and the position PR3. Since the water adhesion operation is performed at the same timing, the time required for a series of steps of chip delivery, water adhesion operation, and temporary bonding can be shortened.
  • the chip supply device 10 or the bonding device 30 is used as a device (water adhesion device) for adhering water to the metal region of the chip-side bonding surface or the first bonding surface.
  • the water tank 66 is preferably disposed at a predetermined position on the chip passage route in the chip supply device 10 or the bonding device 30 by the rotation of the chip transport unit 39.
  • the water tank 66 may be disposed at a position where the water injection port 65 of FIG. 24 is provided.
  • a configuration in which the head portion 33H of the bonding portion 33 is disposed at the tip of each plate portion 391 may be employed.
  • the chip adsorbed on the head portion 33H is positioned on the water tank and moves downward ( ⁇ Z direction), so that the chip-side joint surface comes into contact with liquid water contained in the water tank. By contact with the water in the water tank, a large amount of water can be reliably adsorbed on the chip-side joint surface.
  • the metal area of the chip-side bonding surface is formed in a bump shape (as a protrusion)
  • only the metal area on the bump can be brought into contact with liquid water by controlling the amount of descending of the chip. It becomes possible.
  • the position in the vertical direction (Z direction) of the water surface of the chip in the water tank may be controlled to a constant or predetermined position by a sensor (not shown) that detects the water level in the water tank.
  • a water tank may be provided with a lid (not shown) so that the water tank can be opened and closed.
  • a lid By capping the water tank with the lid, for example, when the water tank is not used, unnecessary evaporation of water molecules into the chip supply device 10 or the bonding device 30 can be prevented.
  • Example 1 In the first and second embodiments, at the time of temporary bonding, it is preferable to pressurize the chip-side bonding surface to be bonded and the bonding portion of the substrate while heating them at a relatively low temperature. This is preferable because it does not require strict conditions for flatness.
  • the upper end portion of the metal region MR of the flatly formed chip is generally not polished in many cases.
  • the surface roughness of the upper end portion of the unpolished metal region MR is, for example, 100 nm to 200 nm Ra.
  • the surface roughness is relatively high, so even after the surface activation treatment and the hydrophilic treatment are performed on the surface of the metal region MR. In some cases, sufficient bonding strength cannot be obtained by bonding. Therefore, in this case, at the time of temporary bonding, the chip metal region MR is heated to a temperature of 100 ° C.
  • the substantial contact area is increased when the flatness of the bonding surface is increased (for example, when the surface roughness is several nanometers), the bonding by the original hydroxyl group (OH group) becomes a strong bonding, It is possible to obtain sufficient bonding strength even at low pressure bonding.
  • the flatness of the joint surface is low (for example, the surface roughness is several tens to several hundreds of nanometers)
  • the metal region is substantially crushed by pressing (tens of M to several hundreds of MPa).
  • the substantial junction area can be increased by enlarging the contact area or promoting diffusion by heating (eg, 150 ° C.) at about several hundred degrees Celsius to promote the movement of atoms at the junction interface.
  • a chip having about 500 circular metal regions with a diameter of 30 ⁇ m was heated so that the metal region was 150 ° C. to 200 ° C., and temporarily bonded to the silicon substrate under the condition of applying a pressure of 50 MPa to 400 MPa to the metal region. .
  • the shear strength was 5 gf per one metal region. This strength is a sufficient bonding strength so that the chip does not deviate from a predetermined mounting position on the substrate when the structure of the chip and the substrate is transported after the temporary bonding.
  • the main assembly was performed by heating the structure including the chip and the substrate temporarily bonded under the above heating and pressure conditions at 200 ° C. for 1 hour.
  • a shear test was performed on the structure including the chip and the substrate that were joined together, it was found that the shear strength was 20 gf per metal region, which was relatively high.
  • heating may be performed using a heater embedded in the head portion 33H of the bonding portion 33.
  • the heat from the heater passes through the head portion 33H and is transmitted to the chip CP adsorbed by the head portion 33H, and as a result, the metal region of the chip is heated.
  • Heat may be emitted as a pulse using the heater of the head portion 33H (pulse heating is performed).
  • the temperature of the chip can be raised from about 60 ° C. to about 150 ° C. within one second (FIG. 32).
  • FIG. 32 illustrates this example.
  • the heater starts pulse heating, and the temperature of the chip reaches 60 ° C. to 150 ° C. in about 0.5 seconds.
  • the contact state and the chip temperature are maintained for 0.5 seconds. Thereafter, the contact state is released by starting to raise the head portion, and at the same time, the heating of the heater is stopped and cooled.
  • the temperature of the chip returns to about 60 ° C. again. Therefore, even if the temperature starts to be increased after contact, the chip can be efficiently heated to a desired temperature within a sufficiently short time. Thereby, if it heats before joining, a joint surface will be oxidized and it can avoid or suppress that a joint failure arises.
  • the head portion 33H is always heated while the temporary bonding is repeated over a plurality of chips. Accordingly, since the chip CP is heated from the time when the chip CP is delivered to the head portion 33H, the metal region MR can be heated to a predetermined temperature in a short time, for example, 1 second to several seconds.
  • a heater may be embedded in the stage 31.
  • the bonded portion of the substrate is heated by the metal region of the heated chip coming into contact with the bonded portion of the substrate. Is preferred.
  • the stage 31 is formed of a glass material, heat radiation from the heated substrate to the stage 31 is limited, so that the bonded portion of the substrate can be heated more efficiently.
  • the chips are temporarily bonded one by one, only the bonded portion of the substrate corresponding to the heated metal region is heated. It is possible to minimize the change in the surface state of the substrate bonding portion.
  • the method for heating the joint is not limited to the above-described mode.
  • the chip-side bonding surface is generally formed by polishing so that the metal region MR and the non-metal region NR are substantially on the same plane.
  • the polished metal region MR has a relatively high flatness, and the surface roughness is, for example, 1 nmRa or less.
  • the structure including the chip and the substrate after the temporary bonding and the main bonding can be obtained by applying a pressure of 1 MPa or less to the bonding surfaces even when heating is performed, that is, at room temperature. Sufficient bonding strength can be obtained. Depending on the surface roughness of the metal region MR, the structure including the chip and the substrate after the temporary bonding and the main bonding is sufficient even if the pressure applied to the bonding surface at the time of temporary bonding is set to 0.3 MPa. Can obtain a high bonding strength.
  • Example 3 When the chip non-metal region NR contains a resin, particles activated with the chip-side bonding surface are subjected to surface activation treatment using a particle beam source disposed at a position separated from the bonding surface. It is preferable to carry out by radiating toward the joint surface.
  • RIE reactive ion etching
  • an alternating voltage is applied to the bonding surface to generate a plasma containing particles around the bonding surface.
  • the surface activation treatment is performed by accelerating the ionized particles toward the bonding surface by the above voltage, the following contamination of the bonding surface may occur. That is, the resin components and impurities that are blown off by the sputtering phenomenon of the surface activation treatment and exist in the atmosphere around the joint surface can be accelerated and collide so as to be attracted to the joint surface by the voltage. As a result, resin components and impurities adhere to the surface of the metal region subjected to the surface activation treatment, and the joint surface is contaminated. As a result, in a structure including a chip and a substrate, high bonding strength may not be obtained.
  • RIE reactive ion etching
  • the surface activation treatment is performed using a neutral atom beam source such as an ion beam source or a fast atom beam source (FAB, Fast Atom Beam), so that the ion beam source or the neutral atom beam source is used.
  • a neutral atom beam source such as an ion beam source or a fast atom beam source (FAB, Fast Atom Beam)
  • FAB Fast Atom Beam
  • the problem of contamination of the joint surface due to the reattachment of the resin to the metal region is reduced, and a structure including a chip and a substrate having higher joint strength can be manufactured.
  • a thin chip refers to a chip having a thickness of 10 ⁇ m to 300 ⁇ m.
  • the inventor of the present application has a problem of “warping” of a chip in a thin chip on which a bump for electrical connection (see the protruding metal region MR shown in FIGS. 3 and 4) is mounted. I found.
  • the bump diameter tends to become smaller, and the control of the pressurizing force for these microelements is several tens of grams / chip or less, and the control becomes difficult. Further, this warp cannot be corrected with a force of about several tens of grams, and it is necessary to push with at least one digit higher force. Even if the temporary bonding can be pushed with a high pressure, if the solder is melted at the time of the main bonding, the chip is warped against the warping force at that time, resulting in a bonding failure. Further, solder is eutectic by melting, and reliability is improved by raising the remelting temperature after eutectic.
  • the inventor of the present application has invented a substrate / chip bonding method that achieves reliable electrical connection with a substrate even in the case of a thin chip, as a solution to the thin chip problem.
  • the solution is provisional joining under solid-phase joining conditions. That is, temporary bonding is performed by applying a predetermined pressure between the chip and the substrate at a temperature lower than the melting temperature of the solder bump (under a temperature at which the solder bump becomes a solid phase). After temporary bonding, main bonding (treatment for stabilizing the bonding between the chip and the substrate, such as promoting eutectic by promoting grain boundary diffusion in the solid phase state) is performed by “post-heating”. Heating is also performed under solid-state bonding conditions (however, the temperature for post-heating does not necessarily have to be the same as the temperature at the time of temporary bonding, and does not necessarily have to be kept constant during the post-heating process). To be implemented.
  • Table 1 shows bonding conditions as experimental examples when Sn—Ag solder material (melting temperature is about 230 ° C.) is used as the solder bump material.
  • the surface activation conditions were a driving power of 80 V, a current of 3 A, and an irradiation time of 120 seconds by ion gun treatment using Ar as a reaction gas.
  • Hydrophilization conditions were carried out by exposing to nitrogen (N 2 ) gas mixed with 75% water gas.
  • N 2 nitrogen
  • Temporary bonding was heated by pulse heat. That is, as shown in FIG. 32, heating started at the same time as contact, reached a predetermined temperature after approximately 0.5 seconds, and this temperature was maintained for the remaining time.
  • a temperature suitable as a processing temperature at the time of temporary bonding, a pressure applied during temporary bonding (unit Newton), or an equivalent pressure (unit megapascal), and a processing time (unit) Each has a range.
  • the temperature at the time of temporary bonding may be in the range of 130 ° C. to 220 ° C.
  • the applied pressure (pressure) at the time of temporary bonding is in the range of 50 N to 300 N per chip, that is, 75 MPa to 450 MPa pressure per bump.
  • the temporary bonding time is expected to be 0.2 seconds or longer. There is no upper limit for the time required for temporary joining, but the lower limit is better for productivity.
  • FIG. 28 shows an example based on solid-phase bonding conditions. This is a photograph obtained when temporary bonding was performed at a heating temperature of 200 ° C., a pressurizing pressure of 100 N, and 1 second as shown in Experimental Example 3, and no crushed solder bumps were generated, and good bonding was obtained. It was.
  • the temporary joining conditions were a temperature of 150 ° C. and a pressure of 100 MPa, and a shear strength of 9 N was obtained. Although the strength was slightly lower than in Experimental Examples 1 to 4, almost the same shear strength was obtained. be able to.
  • the temporary joining conditions are a temperature of 150 ° C. and a pressure of 150 MPa, and a shear strength of 10.5 N is obtained.
  • the temporary joining conditions were a temperature of 150 ° C. and a pressure of 50 MPa, and almost no strength was obtained.
  • the temporary bonding conditions were a temperature of 100 ° C. and a pressure of 150 MPa, and almost no strength was obtained.
  • the Cu bump requires a pressure of 150 MPa or more and a heating of 150 ° C. or more, and requires a relatively high pressure compared to the solder bump.
  • the applied pressure must be relatively weak.
  • the solid-phase bonding method using solder bumps of the present invention is effective when bonding is performed at a relatively weak pressure, and the solder bonding portion effectively absorbs the stress caused by the thermal expansion difference between the chip and the substrate. Suitable for working.
  • solder and Cu may be properly used as bump materials depending on circumstances.
  • the processing temperature and heating time for main bonding also vary, and the numbers listed in Table 1 are only examples.
  • the post-heating temperature may be in the range of 130 ° C. to 220 ° C.
  • the post-heating time is the time required to form the eutectic at the interface and is in the range of 1 to 24 hours. It's okay. Needless to say, the post-heating time should be short as long as the desired bonding is ensured.
  • the material of the bump MR is Sn-Ag (solder material having a melting point of about 230 ° C.), the bump diameter is ⁇ 20 ⁇ m, the bump height is 20 ⁇ m, and mounted on the chip.
  • the number of bumps was 2,300, the bump spacing was 30 ⁇ m, and the chip thickness was 200 ⁇ m.
  • Table 2 shows the bonding conditions when the bump material is Cu and the bump bonding partner (bonding surface on the substrate) is Cu.
  • the surface activation conditions were a driving power of 110 V, a current of 3 A, and an irradiation time of 300 seconds by ion gun treatment using Ar as a reaction gas.
  • Hydrophilization conditions were carried out by exposing to nitrogen (N 2 ) gas mixed with 75% water gas.
  • the temperature of the bonding conditions for temporary bonding may be in the range of 130 ° C to 300 ° C.
  • the applied pressure (or equivalent pressure) for temporary joining may be generally the same as the range described with respect to Table 1, and the time for temporary joining may be generally within the range described with respect to Table 1.
  • the processing temperature may be the same as the value described with reference to Table 1 (for example, a temperature of 200 ° C. may be used).
  • the post-heating time may be in the range of 0.4 to 8 hours. Specifically, as described in Table 2, 1 hour of post-heating was sufficient. Even in the shear fracture test conducted after post-heating, sufficient shear strength could be secured.
  • Table 2 shows that 37N, 35N, 35N, 29N, 30N, and 35N were obtained for Experimental Examples 1, 2, 3, 4, 5, and 6 in Table 2, respectively. That is, it has been found that sufficient bonding can be obtained between the chip and the substrate via Cu bumps.
  • Experimental Example 9 In order to investigate the effect of pressure during temporary bonding, 400 MPa was applied in Experimental Example 9.
  • the temperature in Experimental Example 9 was 200 ° C., the same as the temperature in Experimental Example 4.
  • the shear strength of Experimental Example 9 was 35 N, which was almost equivalent to the shear strength of Experimental Examples 1, 2, 3, and 6. Therefore, it was found that if the pressure at the time of temporary joining is 150 MPa or more, a sufficiently high shear strength can be obtained.
  • the temporary joining conditions were a temperature of 150 ° C. and a pressure of 150 MPa, and a shear strength of 30 N was obtained. Although the strength was slightly lower than in Experimental Examples 1, 2, 3, and 6, the shear strength was almost equivalent. It can be said that it was obtained.
  • the temporary bonding conditions were a temperature of 150 ° C. and a pressure of 100 MPa, and almost no strength was obtained.
  • the temporary bonding conditions were a temperature of 100 ° C. and a pressure of 150 MPa, and almost no strength was obtained.
  • a bump (metal region) of a conventional chip there is a bump (metal region) in which an Sn—Ag solder material (MR2) is placed on a copper TSV (MR1) to form a bonding surface.
  • the joint surface of the solder material has a spherical surface or a convex curved surface corresponding to the surface tension in the liquid phase because it is formed through melting by a heat treatment after being applied onto copper and a cooling step ( FIG. 29 (a)).
  • the solder material (MR2) melted by the contact is mixed to form a bonding interface. Thereby, the positioning accuracy between the bumps can be maintained (FIG. 29B).
  • the bump (metal region) MR2 is not heated at the time of contact or is heated at a temperature lower than the melting point, so that it contacts in a solid state.
  • the bumps in contact with each other are pressed or not pressed, the bumps can slip from each other and be displaced from a desired position.
  • appropriate bonding between the bumps is not performed, and predetermined conductivity and mechanical strength at the bonding interface cannot be obtained.
  • the bump is not bonded to the bump to be bonded, and the non-metal region NR. There is a case where it contacts with the substrate surface which should not be originally bonded (FIG. 29C).
  • an object of the present invention is to provide a bonding method in which a positional deviation does not occur or a positional deviation is minimized by sliding when a bump (metal region) is bonded in a solid phase state.
  • the bonding method according to the present invention includes flattening (leveling) the bonding surface of at least one bump (metal region) between the chip and the substrate before the chip is attached to the substrate. (FIGS. 30A and 30B).
  • the bump (metal region) that contacts in the solid state does not shift in the bonding surface direction (shear direction) at the time of contact at the time of temporary bonding, and good positional accuracy can be maintained even when pressed.
  • This embodiment is particularly preferably applied to bonding of chips having fine pitch bumps.
  • the planarization is preferably performed so that the surface of the bump (metal region) after planarization is substantially parallel to the surface of the average height of the bonding surface of the chip or substrate.
  • the planarization is preferably performed so that the surface of the chip or the substrate becomes a surface substantially perpendicular to the direction in which a pressing force is applied during contact.
  • the flattened surface is less likely to be subjected to a force in the pruning direction due to pressing at the time of contact, and prevents or keeps the bump from slipping out of a predetermined position due to slipping. be able to.
  • the flattening can be performed by, for example, pressing a substrate (flattening member) having a flat surface against the bumps.
  • a flat surface having a sufficient surface area i.e. an area larger than a chip or substrate having bumps, may be pressed against the bumps while being kept substantially parallel to the surface having the bumps.
  • the bumps can be planarized uniformly and efficiently over the entire surface of the chip or substrate or over a wide area.
  • the bumps are softened, and the planarization can be performed under the condition where the pressure is suppressed. Thereby, when an element is provided under the bump, damage to the chip due to pressure can be avoided. Further, by reducing the pressure, it becomes easy to planarize the bumps at the wafer level.
  • a silicon semiconductor substrate may be used as the planarizing member.
  • the planarizing member is not limited to this, and may be a member having a surface having a desired surface roughness and flatness.
  • the planarizing member may be a member formed of another semiconductor material, metal, ceramics, glass, or the like other than silicon.
  • the planarization of the bump (metal region) of the chip may be performed while the chip is held by the chip transport unit 39.
  • the upper surface of the plate portion 39 of the chip transport portion 39 is configured as a flat surface of the flattening member so that the chip is face-down on the upper surface of the plate portion 39 and the bonding surface of the bump is in contact with the upper surface of the plate portion 39. It may be arranged to press the plate portion 39 from the back surface of the chip. In this case, a support member that opposes the pressing from the lower surface of the plate portion 39 may be provided.
  • the chip is placed face-up on the upper surface of the plate portion 39, and a bump (metal region) facing upward is used by using a planarizing member provided separately from the plate portion 39, and downward You may make it press on.
  • the planarization of the bump (metal region) may be performed immediately before the attachment step.
  • a substrate having flat ends for example, a silicon substrate
  • the chip and the substrate may be pressed so as to approach the substrate. It is preferable that both surfaces of the substrate are parallel to each other.
  • the planarized surface of the bump (metal region) on the chip side after pressing and the planarized surface of the (metal region) on the substrate side can be formed to be substantially parallel (FIG. 30). (C) and (d)).
  • planarization is performed, the chip and the substrate are separated again, the planarization member is retracted from the space between the chip and the substrate, and temporary bonding is performed by bringing the bonding surface between the chip and the substrate into contact with each other. Can do.
  • planarization is performed at the bonding position (the vertical position of PG5 and PG7 in FIG. 17), so there is no need to define another position for planarization, and the planarization member is placed between the chip substrates. Since the mechanism to be inserted can be easily configured, it is possible to easily configure a joining apparatus having a flattening mechanism, and furthermore, the transition from the flattening step to the temporary joining step can be performed smoothly.
  • planarization is performed after the surface activation treatment and the hydrophilization treatment are performed, but is not limited thereto.
  • planarization leveling
  • planarization may be performed before performing the surface activation process.
  • contamination of the contaminated joint surface due to contact with the planarization member can be avoided or reduced.
  • the bumps (metal regions) of the chips are individually flattened.
  • the present invention is not limited to this, and the bumps (metal regions) of a plurality of chips may be flattened collectively. Good.
  • the planarizing member may be pressed against all or a part of the bonding surfaces held in the substrate shape while the substrate is in a substrate shape before dicing each chip. Thereby, planarization can be efficiently performed for a large number of chips.
  • only predetermined chips may be collected, placed on a flat support in a face-up or face-down state, and flattened collectively.
  • a chip sorter after dicing, and the chip sorter is used as a support to a bump (metal region) of the entire chip held by the chip sorter.
  • Flattening may be performed collectively by pressing the flattening member.
  • the bump (metal region) on the substrate (wafer) side to which the chip is bonded may be planarized.
  • the bump (metal region) on the substrate (wafer) side to which the chip is bonded may be planarized.
  • the bump (metal region) is planarized for both the chip and the substrate. May be performed (FIGS. 30C and 30D).
  • ⁇ Modification 4> When the planarization process is performed at a relatively low temperature, for example, 100 ° C. or less or at room temperature with a pressurization of about 1 second, the metal region cannot be sufficiently deformed to obtain a desired flatness. In some cases, the contact area or the bonding interface does not increase, and desired conductivity and mechanical characteristics cannot be obtained. Unlike the conventional joining method in which the metal region is melted, when the heating temperature does not exceed the melting point of the metal region as in the present invention, pressurization is performed before temporary joining and heating is performed under this pressurization to increase or increase the temperature. It is preferable to increase the substantial bonding surface at the time of temporary bonding by extending the pressure time and performing the planarization process in advance.
  • the temperature is increased to a temperature of 200 ° C., a pressure of 200 N, and a pressurization time. It is possible to perform sufficient planarization by increasing the flattening treatment conditions for 1 second or the flattening treatment conditions by increasing the pressing time to a temperature of 150 ° C., a pressure of 200 N, and a pressing time of 60 seconds.
  • the degree of hydrophilization can vary depending on the type of chip, the conditions for surface activation treatment, the conditions for temporary bonding, etc., in addition to the conditions for the hydrophilization treatment, and can also be adjusted.
  • Table 3 when the metal region is formed of copper (Cu) bumps and the non-metal region is formed of SiO 2 (silicon oxide), surface activation treatment conditions, hydrophilization treatment conditions, The result of the comparative experiment regarding the possibility of temporary joining with respect to the conditions of temporary joining is shown.
  • organic matter containing carbon other than water is floating in the atmosphere, and it is considered that the organic matter adheres to the joint surface, thereby reducing the activity of the joint surface or reducing the amount of OH groups generated.
  • the humidity can be easily controlled and the humidity can be increased to, for example, 90%, and the organic matter in the atmosphere Introduction into the chamber can be prevented. As a result, good OH groups are generated at a high density on the activated surface, and it is considered that bonding at a lower temperature was successful.
  • the configuration of the bump (metal region) MR to be planarized has been described as having a TSV (MR1) formed of copper and a solder material portion (MR2) for forming a bonding interface at the tip thereof. It is not limited to this.
  • the TSV (MR1) portion may be formed of a metal other than copper
  • the tip region (MR2) of the bump (metal region) may be formed of a solder material other than Sn-Ag and other metals. .
  • planarization has been described as being performed inside the bonding apparatus 1, it is not limited thereto.
  • the planarization of the bump (metal region) may be performed outside the bonding unit 1.
  • the spherical surface or curved surface is shown as the shape of the bump (metal region) before flattening, it is not limited to this. This is effective when the bumps have various surface shapes or physical properties that cause a problem of sliding in a direction other than the pressing direction, such as the bonding surface direction, when contacting the bumps.
  • the flattening member may be at room temperature or may be configured to heat the bump (metal region) to be pressed. That is, the planarizing member may include a heating mechanism.
  • the bump (metal region) is planarized immediately before the attachment step (contact or temporary bonding) as in the first embodiment, the bump (metal region) is brought to a temperature not lower than the melting point and not lower than the room temperature by the planarizing member. It is preferable to heat.
  • the bump (metal region) is heated at a predetermined temperature by the head portion 33H or the like, this makes it possible to prevent a decrease in temperature or the like.
  • a chip or a substrate having bumps (metal regions) subjected to planarization is an extremely effective solution for various bonding processes performed in a solid state.
  • planarization is performed by pressing a planarizing member against a bump on a substrate having a flat surface, but is not limited thereto.
  • the planarization may be performed by grinding or polishing in a direction parallel to the surface of the chip or substrate to be bonded.

Abstract

【課題】接合界面に樹脂などの望ましくない残存物を残さないようにして、チップとウエハとの間又は積層された複数のチップ間の電気的接続を確立し機械的強度を上げる、ウエハ上にチップを効率よく接合する技術を提供すること。 【解決手段】金属領域を有するチップ側接合面を有する複数のチップを、複数の接合部を有する基板に接合する方法が、チップ側接合面の金属領域を、表面活性化処理し、かつ親水化処理するステップ（Ｓ１）と、基板の接合部を表面活性化処理し、かつ親水化処理するステップ（Ｓ２）と、表面活性化処理されかつ親水化処理された複数のチップを、それぞれ、チップの金属領域が基板の接合部に接触するように、表面活性化処理されかつ親水化処理された基板の対応する接合部上に取り付けるステップ（Ｓ３）と、基板と基板上に取り付けられた複数のチップとを含む構造体を加熱するステップ（Ｓ４）とを備える。

Description

チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体
　本願発明は、ウエハ上にチップを実装するためのチップオンウエハ（ＣＯＷ、Ｃｈｉｐ－Ｏｎ－Ｗａｆｅｒ）接合方法及びその接合装置並びにウエハとウエハ上に接合された複数のチップとを含む構造体に関する。
　エレクトロニクスの分野では、デバイス実装の更なる高密度化が求められている。そこで、既にパッケージされた半導体集積回路（チップ）をフリップチップ実装技法によりウエハ（基板）上に接合する技術が注目を集めている。チップは、バンプ（突起）状の又は平坦な金属領域を有しており、この金属領域を介して、チップとウエハとの間、あるいはチップが３次元的に積層される場合には積層された複数のチップ間の電気的接続を確立することができる。また、チップは、機械的強度を上げるためにウエハ又は他のチップと接合するための部位を有してもよく、この部位は金属領域として構成されることもある。そして、チップとウエハとの間又は積層された複数のチップの間で、上記金属領域を介して電気的接続を確立し機械的強度を上げることで、チップとウエハとの間又は積層された複数のチップ間の電気信号授受の高速化と、電子デバイス実装の高密度化を実現することができる。
　フリップチップ実装技法におけるチップの接合のために、非導電性樹脂（ＮＣＰ、Ｎｏｎ　Ｃｏｎｄｕｃｔｉｖｅ　Ｐａｓｔｅ）を用いる手法が開発されている。チップが接合される基板表面に塗布されたＮＣＰの層へ、チップを押し込み、チップの金属領域を基板上の金属領域などの所定の部位に接触させて仮接合を行う。その後、所定の熱処理を施す本接合を行い、チップとウエハ（基板）との間の電気的接続を確立し及び機械的強度を上げる。ＮＣＰは、チップオンウエハ接合のために鉛フリー化に伴い一般的に採用されている材料であり、チップを基板に対して接着又は仮固定する機能を有するとともに、接合されたチップとウエハとの間の隙間を埋めてチップとウエハとの間の機械的強度を上げ、接合面を環境から保護するアンダーフィル材として使用されている。
　また、ＮＣＰを使用しないフリップチップ実装技法として、バンプ先端がはんだ材料で形成されたチップを基板上の所定の部位に接合することが行われている。また、一般的に、はんだの接合の際には、はんだの濡れ性を向上させるためにフラックスが使用されるので、接合完了後に、残渣のフラックスを除去するプロセスが行われる。しかし、チップ実装の高密度化、接合面の構成の微細化に伴い、フラックスの除去が困難になる傾向にある。
特開２００３－１５２０２７号公報
　従来のＮＣＰにおいてバンプにはんだ材料を用いたチップのウエハ（基板）への接合方法においては、樹脂がチップのはんだバンプと基板との間の接合界面に残存するという問題がある。チップを基板に所定の力で押し付け、あるいは仮接合後に熱処理を施しても、ＮＣＰなどの仮接合に用いられた樹脂が接合界面に残存しうるという課題があった。この残存物は、接合後には接合界面内に取り込まれているので、外部から直接物理的又は化学的に作用することができない。すなわち、接合が完了した後に上記残存物を除去することは困難である。そして、接合界面に取り込まれて残存する樹脂は、チップと基板との間の導電性及び機械的強度を低下させ、接合部の信頼性を低下させる要因となるという課題があった。
　そこで、本願発明は、接合界面に樹脂などの望ましくない残存物を残さないようにして、チップとウエハとの間又は積層された複数のチップ間の電気的接続を確立し機械的強度を上げる、ウエハ上にチップを効率よく接合する技術を提供することを目的とする。
　本願において、ウエハ（以下、基板と称する。）は、板状の半導体を含むが、これに限定されず、半導体以外にも、ガラス、セラミックス、金属、プラスチックなどの材料、又はこれらの複合材料により形成されていてもよく、円形、長方形等の種々の形状に形成される。
　本願において、「チップ」とは、半導体部品を含む成型加工半導体の板状部品、パッケージされた半導体集積回路（ＩＣ）などの電子部品等を示す広い概念の用語として与えられる。「チップ」には、一般に「ダイ」と呼ばれる部品や、基板よりも寸法が小さくて、複数個を当該基板に接合できるほどの大きさを有する部品又は小型の基板も含まれる。また、電子部品以外に、光部品、光電子部品、機械部品も含まれる。
　上記の技術的課題を解決するために、本願発明に係る、一つ又は複数の金属領域を有するチップ側接合面を有する複数のチップを、複数の接合部を有する基板に接合する方法は、チップ側接合面の少なくとも金属領域を、所定の運動エネルギーを有する粒子を衝突させることにより表面活性化処理し、かつ水を付着させることにより親水化処理するステップと、基板の接合部を、所定の運動エネルギーを有する粒子を衝突させることにより表面活性化処理し、かつ水を付着させることにより親水化処理するステップと、表面活性化処理されかつ親水化処理された複数のチップを、それぞれ、チップの金属領域が基板の接合部に接触するように、表面活性化処理されかつ親水化処理された基板の対応する接合部上に取り付けるステップと、基板と基板上に取り付けられた複数のチップとを含む構造体を加熱するステップと、を備えるようにしたものである。本願発明によれば、チップと基板との間に清浄な接合界面を形成し、良好な導電性と高い機械的強度を有するチップと基板とを含む構造体を製造することができる。また、本願発明は、すべてのチップを基板上に取り付けた後に本接合のための加熱処理を一回のみ行うように構成することで、高い生産効率で、複数のチップを基板上に接合することができるという効果を奏する。
　本願発明に係る接合方法は、複数のチップを基板の対応する接合部上に取り付けるステップが、チップの金属領域が基板の接合部に接触する際に、０．１秒から１０秒に亘り、チップの金属領域及び基板の接合部が摂氏１００度から摂氏３５０度の温度となるように加熱するようにしてもよい。これにより、仮接合後及び本接合後のチップと基板とを含む構造体の接合強度を向上させることができる。接合面の平坦度を高めたもの（例えば表面粗さが数ｎｍのもの）は、実質的な接触面積が大きくなることから、本来の水酸基（ＯＨ基）による接合が強固な接合となり、低温、低圧での接合でも十分な接合強度を得ることが可能である。一方、接合面の平坦度が低いもの（例えば表面粗さが数十～数百ｎｍのもの）の場合は、加圧（数十Ｍ～数百ＭＰａ）により金属領域を押しつぶすことで実質的な接触面積を大きくすることや、摂氏数百度程度で加熱（例えば１５０℃以上）により拡散を促し接合界面で原子の動きを促進させることで、実質的な接合面積を大きくすることができる。
　本願発明に係る接合方法は、チップ側接合面への水の付着及び基板の接合部への水の付着が、それぞれ、チップ側接合面及び基板の接合部の周りの雰囲気における相対湿度が１０％から１００％となるように制御されることで行われるようにしてもよい。これにより、表面活性化処理後に形成された新生表面上に水を均一かつ密に付着させることができる。また、接合面の雰囲気、接合面が配置されたチャンバ内の湿度を、大気の湿度よりも高くすることで、接合面に水を強制的に付加する方法が好ましい。通常、大気の湿度は３０～５０％程度である場合が多いので、チャンバ内の湿度を例えば５０％～１００％にすることが好ましい。
　本願発明に係る接合方法は、チップ側接合面への水の付着及び基板の接合部への水の付着が、表面活性化処理の後、チップ側接合面及び基板の接合部をそれぞれ大気に暴露することなくチャンバ内で行われるようにしてもよい。これにより、有機物や不純物の付着を押さえて水のみを付着させることができるので、効率良く接合面上に水酸基（ＯＨ基）を生成させることが可能となる。この際、チャンバ内の湿度は大気の湿度よりも高い値であることが好ましい。
　本願発明に係る接合方法は、チップ側接合面を親水化処理するステップの後、複数のチップを基板の対応する接合部上に取り付けるステップの前に、チップ側接合面に水を付着させる水付着ステップを更に備えるようにしてもよい。これにより、表面活性化処理された接合面上に水を付着し、仮接合後のチップと基板とを含む構造体の接合強度を高めることができる。また、従来の表面活性化方法では、アルゴンイオン衝撃により接合面の付着物の除去と活性化とを行うが、大気に暴露した時点で表面活性化処理された接合面に不純物が再付着し、接合ができなくなるため、接合を真空中で行う必要があった。本願発明に係る接合方法では、表面活性化処理された接合面に水を付着させることで、接合面上に水酸基（ＯＨ基）が形成され、水分子が結合されやすい親水化された状態になる。したがって、親水化処理された接合面を大気に暴露しても水分子の付着により接合面が大気から保護されている。水を介在させて複数のチップを仮接合した後、本接合での加熱により、複数のチップの接合界面から一括して水を除去し、不純物が残ることなく接合界面を形成することが可能になる。
　本願発明に係る接合方法は、水付着ステップが、チップ側接合面の金属領域に水を吹き付けることで行われるようにしてもよい。これにより、表面活性化処理され親水化処理された接合面上に効率よくかつ均一により多量の水を付着することができる。
　本願発明に係る接合方法は、水付着ステップが、チップ側接合面の金属領域を液体状の水に浸漬させることで行われるようにしてもよい。これにより、表面活性化処理された接合面上により多量の水をより確実に付着させることができる。
　本願発明に係る接合方法は、粒子が、Ｎｅ，Ａｒ，Ｋｒ，Ｘｅからなる群から選ばれる元素の中性原子、イオン若しくはラジカル又はこれらを混合したものとするようにしてもよい。これらの希ガスは、比較的大きい質量を有しているので、効率的にスパッタリング現象を生じさせることができ、新生表面の結晶構造を乱すことも可能になる。
　本願発明に係る接合方法は、粒子の運動エネルギーが、１ｅＶから２ｋｅＶとなるようにしてもよい。これにより、更に効率的に表面層におけるスパッタリング現象を生じさせることができる。
　本願発明に係る接合方法は、複数のチップ又は基板に対して交番電圧を印加することで、チップ側接合面又は基板の接合部の周りに粒子を含むプラズマを発生させ、プラズマ中の粒子を電圧によりチップ側接合面又は基板の接合部に向けて加速させることにより、粒子に所定の運動エネルギーを付与するようにしてもよい。これにより、プラズマは数パスカル（Ｐａ）程度の低真空度の雰囲気で発生させることができるので、真空システムを簡易化でき、かつ真空引きなどの工程を短縮化することができる。
　本願発明に係る接合方法は、チップ側接合面又は基板の接合部から離間された位置から、チップ側接合面又は基板の接合部に向けて所定の運動エネルギーを有する粒子を放射するようにしてもよい。これにより、粒子ビーム源などを用いて高い運動エネルギーを粒子に付与することができるので、効率良く表面層の除去をし、さらには新生表面をアモルファス化することができる。アモルファス化した新生表面は強固な結晶構造をしていないので、当該アモルファス化した新生表面の原子構造に沿って水が付着され水酸基（ＯＨ基）が形成されるので、効率よく水酸基（ＯＨ基）を接合面上に形成することができる。
　本願発明に係る接合方法は、チップ側接合面が金属領域以外の領域に非金属領域を有し、当該非金属領域が樹脂により形成され、チップ側接合面又は基板の接合部から離間した位置から、チップ側接合面又は基板の接合部に向けて所定の運動エネルギーを有する粒子を放射して表面活性化処理を行うようにしてもよい。これにより、樹脂などが接合界面に残らない清浄な接合界面を形成し、接合界面の接合強度を向上させることができる。
　例えば、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ、　ＲＩＥ）などのプラズマ発生装置を用いて、接合面に対して交番電圧を印加することで、接合面の周りに粒子を含むプラズマを発生させ、プラズマ中の電離した粒子を、上記電圧により接合面に向けて加速させることで表面活性化処理を行うと、以下のような接合面の汚染の問題が生じる場合がある。すなわち、表面活性化処理のスパッタリング現象により弾き飛ばされ、接合面周りの雰囲気に存在する樹脂の成分や不純物の一部が、上記電圧により接合面に引き寄せられるように加速されて衝突し得る。これにより、表面活性化処理された金属領域の表面に樹脂の成分や不純物が付着して接合面は汚染される。その結果、チップと基板とを含む構造体において、高い接合強度を得ることができない場合がある。
　このような場合に、イオンビーム源や、高速原子ビーム源（ＦＡＢ、Ｆａｓｔ　Ａｔｏｍ　Ｂｅａｍ）などの中性原子ビーム源を用いて表面活性化処理を行うことで、イオンビーム源や中性原子ビーム源から加速して放射された粒子（例えばアルゴンなどの不活性ガス）のみが接合面に衝突し、弾き飛ばされた樹脂や不純物が金属領域へ向かって加速されることはなくなる。その結果、金属領域への樹脂の再付着などによる接合面の汚染の問題は低減され、さらに高い接合強度を有するチップと基板とを含む構造体を製造することができる。
　本願発明に係る接合方法は、複数のチップを基板の対応する接合部上に取り付けるステップが、チップと基板とを互いに近接する方向に加圧するステップを含み、当該加圧ステップが、金属領域に対して０．３～６００ＭＰａの圧力で行われるようにしてもよい。これにより、仮接合後のチップと基板との構造体の接合強度を高めることができる。
　本願発明に係る接合方法は、加圧ステップが、チップあたり１００Ｎ以上の力又は金属領域に対して１５０ＭＰａ以上の圧力を印加することで行われるようにしてもよい。これにより、金属領域の融点未満で行う固相接合でも、接合面での実質的な接触面積が増大し、良好な導電性又は機械的強度を有する接合界面を形成することができる。
　本願発明に係る接合方法は、基板と基板上に取り付けられた複数のチップとを含む構造体を加熱するステップが、摂氏１００度以上、金属領域を形成する金属の融点未満の温度で、１０分から１００時間に亘って行われるようにしてもよい。これにより、チップと基板とを含む構造体の最終的な接合強度を高めることができる。
　本願発明に係る接合方法は、基板と基板上に取り付けられた複数のチップとを含む構造体を加熱するステップが、基板と基板に接合された複数のチップとを、互いに近接する方向に加圧するステップを含むようにしてもよい。これにより、チップの金属領域と基板との間の実質的な接合面積を大きくして、チップと基板からなる構造体の最終的な接合強度をさらに高めることができる。
　本願発明に係る接合方法は、基板と基板上に取り付けられた複数のチップとを含む構造体を加熱するステップが、還元雰囲気中で行われるようにしてもよい。これにより、接合面の酸化膜、ＯＨ基などを還元により除去して、新生表面を形成することができる。したがって、効率よくチップと基板との間の導電性を上げることができる。
　従来、バンプの還元処理を行うためには、チップを基板に搭載する前の状態で個別にチップを還元処理するか、接着剤でチップを仮固定した状態で還元処理するしかなかった。そのため、チップ搭載前に還元処理をする場合には、接合に移るまで大気中のハンドリングされる間に還元処理された表面が再酸化したり、接着剤で仮固定した状態で還元処理をする場合には、接着剤から出る不純物が接合界面に取り込まれて残るといった課題があった。本発明により、接着剤等の他材料を使わずバンプ材料そのもので仮接合でき、かつ、還元処理後再酸化させることなく、その後加圧することで不純物なくバンプ材料だけで接合することが可能になる。
　本願発明に係る接合方法は、構造体の周りの雰囲気を真空引きし、還元雰囲気として水素を含むガスを導入するようにしてもよい。水素を含むガス、例えば水素ラジカルは、接合界面へ入り込みやすく又拡散しやすい。そして、水素を含むガスを導入する前に真空引きをすることで、仮接合された接合界面の微小な間隙に水素を含むガスが更に入り込みやすくなる。したがって、接合面の還元処理の速度を上げて新生表面を形成し、更に効率よくチップと基板との間の導電性を上げることができる。
　本願発明に係る接合方法は、還元処理ステップ後に、基板と基板に接合された複数のチップとを、互いに近接する方向に加圧するステップを行うようにしてもよい。これにより、接合界面に微小な間隙が存在する間に還元処理を行った後、加圧により間隙を押しつぶして接合面積を増加させることができる。
　本願発明に係る接合方法は、金属領域が、銅（Ｃｕ）、はんだ材料、金（Ａｕ）及びこれらの合金からなる群から選ばれる材料により形成されているようにしてもよい。これにより、チップと基板との間の電気的接続部位の導電性を高めるとともに、本願発明により生産されるチップと基板とを含む構造体を様々な電子技術に応用することができる。
　本願発明に係る接合方法は、チップ側接合面が金属領域以外の領域に非金属領域を有し、金属領域と非金属領域の表面がほぼ同一面上にあるようにしてもよい。これにより、チップと基板との間の隙間をなくし、金属領域のみならず非金属領域でも接合させて、チップ基板間の接合面積を大きくすることができる。したがって、接合強度を高め、最終製品の厚みを小さくしデバイスの高密度化を図ることができる。また、接合界面を外部の雰囲気から保護して酸化や汚染粒子の侵入を防ぐので、最終製品の信頼性を高め、かつ寿命を長くすることができる。
　本願発明に係る接合方法は、チップ側接合面の非金属領域が、疎水化処理されたチップ側疎水化領域を有し、基板の接合部が、チップの金属領域に対応する接合領域と、疎水化処理された基板側疎水化領域とを有し、複数のチップを基板の対応する接合部上に取り付けるステップが、チップの金属領域と基板の親水化処理された接合領域とが接触するように行われるようにしてもよい。これにより、チップを基板の接合部上の所定の位置に精度良く位置決めして取り付けることができる。
　本願発明に係る接合方法は、金属領域が、チップ側接合面の金属領域以外の領域に対して突出するように形成されているようにしてもよい。これにより、チップの金属領域と基板との間の接触を確実にし、チップと基板との間の電気的接続を確実に確立し、機械的強度を高めることができる。金属領域に掛けられる圧力を大きくして、金属領域の実質的な接合面積を大きくすることができる。
　本願発明に係る接合方法は、金属領域が、一つ又は複数の第一の金属領域と当該第一の金属領域を囲むように形成された閉じた環状の第二の金属領域とを有するようにしてもよい。これにより、電気的接続を確立する金属領域に係る接合界面を外部雰囲気に対して封止することにより、当該接合界面の信頼性を高め、かつ寿命を長くすることができる。
　本願発明に係る接合方法は、チップに所定の検査を行い、良好と判断されたチップのみを供給するステップを更に含むようにしてもよい。これにより、検査により良好と判断されたチップのみを基板に接合し実装することにより、本願発明の接合方法により生産される最終製品の歩留まりを高めることができる。
　本願発明に係る接合方法は、親水化処理ステップの後に、親水化処理ステップにより生成したＯＨ基を残し、付着した水分子をチップ側接合面上から除去するステップを更に備えるようにしてもよい。これにより、仮接合時に、水分子を介するよりも強固なＯＨ基同士の結合を増やし接合強度を上げることができる。また、例え表面に水分子が残っていたとしても膜厚は薄くなっているため、仮接合時の圧力や加熱により除去しやすくなっているので仮接合時に強度を向上させることができる。
　本願発明に係る、一つ又は複数の金属領域を有する第一接合面と当該第一接合面の裏側に位置する第二接合面とを有する所定数のチップからなるチップ層を、複数の層に亘り、複数の接合部を有する基板上に積層して接合する方法は、チップの第一接合面の少なくとも金属領域を、所定の運動エネルギーを有する粒子を衝突させることにより表面活性化処理し、かつ水を付着させることにより親水化処理するステップと、基板の接合部を、所定の運動エネルギーを有する粒子を衝突させることにより表面活性化処理し、かつ水を付着させることにより親水化処理するステップと、表面活性化処理されかつ親水化処理された所定数のチップを、それぞれ、チップの金属領域が基板の接合部に接触するように、表面活性化処理されかつ親水化処理された基板の対応する接合部上に取り付けるステップと、次に取り付けるべき所定数のチップの第一接合面の少なくとも金属領域を、所定の運動エネルギーを有する粒子を衝突させることにより表面活性化処理し、かつ水を付着させることにより親水化処理するステップと、基板上に積層されているチップの中で最上層の所定数のチップの第二接合面を、所定の運動エネルギーを有する粒子を衝突させることにより表面活性化し、かつ水を付着させることにより親水化処理するステップと、表面活性化処理されかつ親水化処理された次に取り付けるべき所定数のチップを、それぞれ、当該チップの金属領域が最上層の所定数のチップの第二接合面に接触するように、表面活性化処理されかつ親水化処理された最上層の所定数のチップ上に取り付けるステップと、複数のチップ層に亘りチップを基板上に取り付けた後に、基板と基板上に取り付けられたチップとを含む構造体を加熱するステップと、を備えるようにしたものである。本願発明によれば、チップと基板との間及びチップ間に清浄な接合界面を形成し、良好な導電性と高い機械的強度を有する複数層のチップと基板とを含む構造体を製造することができる。本願発明は、複数層に亘ってすべてのチップを取り付けた後に本接合のための加熱処理を一回のみ行うように構成することで、高い生産効率で、複数層のチップを基板上に接合することができるという効果を奏する。
　本願発明に係る、一つ又は複数の金属領域を有するチップ側接合面を有する複数のチップを、複数の接合部を有する基板に接合する装置は、チップ側接合面の少なくとも金属領域を表面活性化処理するために、所定の運動エネルギーを有する粒子を当該チップ側接合面に対して衝突させるチップ用表面活性化処理手段と、基板の接合部を表面活性化処理するために、所定の運動エネルギーを有する粒子を当該基板の接合部に対して衝突させる基板用表面活性化処理手段と、表面活性化処理されたチップの金属領域を親水化処理するために、当該チップの金属領域に水を付着させるチップ用親水化処理手段と、表面活性化処理された基板の接合部を親水化処理するために、当該基板の接合部に水を付着させる基板用親水化処理手段と、複数のチップを、それぞれ、チップの金属領域が基板の接合部に接触するように、基板の対応する接合部上に取り付けるチップ取付手段と、を備えて構成されるようにしたものである。本願発明によれば、チップと基板との間に清浄な接合界面を形成し、良好な導電性と高い機械的強度を与えるチップと基板とを含む構造体を製造することができるという効果を奏する。また、すべてのチップを基板上に取り付けた後に本接合のための加熱処理を一回のみ行うように構成したことで、高い生産効率で、複数のチップを基板上に接合することができるという効果を奏する。
　本願発明に係る接合装置は、チップ用表面活性化処理手段により表面活性化処理され、チップ用親水化処理手段により親水化処理されたチップ側接合面に更に水を付着させる水付着手段を更に備えるように構成されてもよい。これにより、表面活性化処理と親水化処理が施された接合面上に水を付着し、ＯＨ基の生成を促し、仮接合後のチップと基板とを含む構造体の接合強度を高めることができる。
　本願発明に係る接合装置は、チップ取付手段が、チップを基板に向けて搬送するチップ搬送手段と、当該チップ搬送手段により搬送されたチップを受け取って基板上に載置するチップ載置手段とを有して構成され、水付着手段が、チップ搬送手段に設けられて、チップ載置手段がチップを受け取った後にチップ側接合面に水を吹き付けるように構成されてもよい。これにより、チップの搬送と同期した効率のよいプロセスを実施することができる。
　本願発明に係る接合装置は、水付着手段が、チップ搬送手段に形成された孔部を有して構成され、当該孔部を通して水がチップ側接合面に吹き付けられるように構成されてもよい。これにより、簡単な構成により水付着手段を構成し、装置を小型化することができる。
　本願発明に係る接合装置は、孔部が、チップを真空吸着するためにも使用されるように構成されてもよい。これにより、チップの真空吸着と水付着とを行う部位を孔部に共通化することで、さらに装置を小型化することができる。
　本願発明に係る接合装置は、水付着手段が、チップ取付手段によりチップが移動させられる経路上に配置されて、チップが水付着手段を通過するときにチップ側接合面に向かって水を吹き付けるように構成されてもよい。これにより、少ない数、例えば一つの水付着手段で水付着を行うことができる。
　本願発明に係る接合装置は、水付着手段が、チップ取付手段によりチップが移動させられる経路上に配置されて、液体状の水を収容する水槽を含むように構成されてもよい。これにより、表面活性化処理された接合面上に多量の水をより確実に付着することができる。
　本願発明に係る接合装置は、チップ用表面活性化処理手段と基板用表面活性化処理手段とが、それぞれ、複数のチップと基板とに対して交番電圧を印加することで、チップ側接合面と基板の接合部との周りに、粒子を含むプラズマを発生させ、プラズマ中の粒子を電圧によりチップ側接合面と基板の接合部とに向けて加速させることにより、粒子に所定の運動エネルギーを付与する、プラズマ発生装置を有して構成されてもよい。これにより、プラズマは数パスカル（Ｐａ）程度の低真空度の雰囲気で発生させることができるので、真空システムを簡易化でき、かつ真空引きなどの工程を短縮化することができる。
　本願発明に係る接合装置は、チップ用表面活性化処理手段と基板用表面活性化処理手段とが、それぞれ、チップ側接合面と基板の接合部とから離間されて配置され、チップ側接合面と基板の接合部とに向けて所定の運動エネルギーを有する粒子を放射する、粒子ビーム源を有して構成されてもよい。これにより、高い運動エネルギーを粒子に付与することができるので、効率良く表面層の除去をし、さらには新生表面をアモルファス化することができる。
　本願発明に係る接合装置は、チップ用親水化処理手段と基板用親水化処理手段とが、一つの親水化処理手段により実現されるように構成されてもよい。これにより、接合装置をより簡略化し、小型化することができるとともに、チップと基板とを含む構造体の生産効率を上げることができる。
　本願発明に係る接合装置は、チップ用表面活性化処理手段とチップ用親水化処理手段とが、共通の粒子ビーム源を有して構成されてもよい。これにより、例えば、表面活性化手段と親水化処理手段として粒子ビーム源を使用し、表面活性化処理の際にはアルゴンなどの希ガスを導入して原子又はイオンビームを生成させて接合面に向けて放射し、かつ、親水化処理の際には水ガスなどを導入して水の分子ビームを生成させて接合面に向けて放射することが可能になる。したがって、少なくとも二つの処理手段を統合して例えば一つの処理手段で構成することができるので、接合装置をより小型化することができるとともに、チップと基板とを含む構造体の生産効率を上げることができる。
　本願発明に係る接合装置は、チップ取付手段が、基板の表面に対してチップを垂直方向に移動させるように構成されたヘッドを有し、装置が、チップの移動方向に垂直な面方向に基板を移動可能に支持するステージと、当該ステージをチップの移動方向に対して固定し、チップ取付手段を前記チップの移動方向に垂直な面方向に対して固定するように支持するフレームと、を更に有し、接触しているチップと基板とに対して、チップに対して１００Ｎ以上の力又はチップの金属領域に対して１５０ＭＰａ以上の圧力を印加することができるように構成されてもよい。これにより、チップ取付手段を、基板又はステージ（基板移動手段）に対して、装置内で高い剛性で固定することができるので、高い力をチップと基板との接合面に印加することができる。したがって、金属領域の融点未満で行う固相接合であっても実質的な接合面積を増やし、良好な導電性と機械的強度を有する接合界面を形成することができる。また、チップ取付手段は固定されているが故に、本願発明に係る接合装置は固定されたチップ取付手段に対してチップを供給するチップ移載手段と基板へのチップ取り付け位置を移動させるステージとを有して構成される。しかし、少量生産装置であればトレイ上に複数個配置されたチップを基板ステージ上に配置することで、基板ステージを移動させてチップをヘッドへ移載することが可能であり、チップ移載手段とステージは兼用することも可能である。
　本願発明に係る接合装置は、チップ取付手段が、チップを基板の対応する接合部上に取り付ける際に、チップと基板とを互いに近接する方向に加圧する手段を更に有し、加圧手段が、チップの金属領域に０．３～６００ＭＰａの圧力を印加するように構成されてもよい。これにより、仮接合後及び本接合後に得られるチップと基板とを含む構造体の接合強度を高めることができる。
　本願発明に係る接合装置は、複数のチップと基板とを含む構造体を加熱するための、加熱手段を更に備えて構成されてもよい。これにより、仮接合されたチップと基板との構造体を基板単位で本接合することができる。
　本願発明に係る接合装置は、複数のチップと前記基板とを含む構造体を加熱する際に、当該構造体の雰囲気に還元性ガスを導入する還元処理手段を更に備えて構成されてもよい。これにより、接合面の酸化膜、ＯＨ基などを還元により除去して、新生表面を形成することができる。したがって、効率よくチップと基板との間の導電性を上げることができる。
　本願発明に係る接合装置は、還元処理手段が、還元性ガスとして、水素を含むガスを構造体の雰囲気に導入するように構成され、構造体の雰囲気を真空引きする真空引き手段を更に有して構成されてもよい。これにより、水素は接合界面へ入り込みやすく又拡散しやすく、加えて一端真空状態にした後で水素を導入することで、極めて効率よく接合界面へ入り込ませ又拡散させて、接合面の還元処理の速度を上げて新生表面を形成し、更に効率よくチップと基板との間の導電性を上げることができる。
　本願発明に係る、一つ又は複数の金属領域を有する第一接合面を有する複数のチップからなるチップ層を、複数の層に亘り、複数の接合部を有する基板上に積層して接合する装置は、チップの第一接合面を表面活性化処理するために、チップの第一接合面に対して所定の運動エネルギーを有する粒子を衝突させる第一接合面用表面活性化処理手段と、チップの第一接合面の裏側に位置する第二接合面を表面活性化処理するために、チップの第二接合面に対して所定の運動エネルギーを有する粒子を衝突させるチップ第二接合面用表面活性化処理手段と、基板の接合部を表面活性化処理するために、基板の接合部に対して所定の運動エネルギーを有する粒子を衝突させる基板用表面活性化処理手段と、表面活性化処理されたチップの第一接合面を親水化処理するために、チップの第一接合面に水を付着させるチップ第一接合面用親水化処理手段と、表面活性化処理されたチップの当該第一接合面の裏側に位置する第二接合面を親水化処理するために、チップの第二接合面に水を付着させるチップ第二接合面用親水化処理手段と、基板の接合部を親水化処理するために、基板の接合部に水を付着させる基板用親水化処理手段と、チップの金属領域が基板の接合部に接触するように、チップを基板の対応する接合部上に取り付け、基板上に取り付けられているチップの第二接合面に次に取り付けられるチップの第一接合面が接触するように、当該チップを基板上に取り付けられているチップ上に取り付けるチップ取付手段と、を備えて構成されたものである。本願発明によれば、チップと基板との間に清浄な接合界面を形成し、良好な導電性と高い機械的強度を与える複数層のチップと基板とを含む構造体を製造することができる。また、本願発明は、すべてのチップを基板上に取り付けた後に本接合のための加熱処理を一回のみ行うように構成することで、高い生産効率で、複数層のチップを基板上に接合することができるという効果を奏する。
　本願発明に係る接合装置は、基板と基板上に複数の層に亘り積層された複数のチップとを含む構造体を加熱するための加熱手段を更に備えように構成されたものである。これにより、基板と基板上に積層された複数のチップとを含む構造体を仮接合の後に効率よく加熱することができる。
　本願発明に係る基板と基板上に取り付けられた複数のチップを含む構造体は、上述のいずれかの方法により形成されることを特徴とする。これにより、樹脂などの残存物などが含まれず清浄な接合界面を有することで、導電性及び機械的強度が向上されたチップと基板とを含む構造体を提供することができ、当該チップと基板とを含む構造体を、電子部品のより広い範囲の用途に用いることができるという効果を奏する。
　本願発明に係る、一つ又は複数の金属領域を有するチップ側接合面を有する複数のチップを、複数の接合部を有する基板に接合する方法は、チップ側接合面の少なくとも金属領域を、所定の運動エネルギーを有する粒子を衝突させることにより表面活性化処理し、かつ水を付着させることにより親水化処理するステップと、基板の接合部を、所定の運動エネルギーを有する粒子を衝突させることにより表面活性化処理し、かつ水を付着させることにより親水化処理するステップと、表面活性化処理されかつ親水化処理された複数のチップを、それぞれ、チップの金属領域が基板の接合部に接触するように、表面活性化処理されかつ親水化処理された基板の対応する接合部上に取り付けるステップと、基板と基板上に取り付けられた複数のチップとを含む構造体を加熱するステップと、を備え、チップは厚さが１０μｍ～３００μｍであるようにしたものである。本願発明によれば、いわゆる薄型チップの接合において、チップの反りを抑制し、金属領域であるバンプのつぶれを防止し、チップ全体亘ってバンプの良好な接合が可能になる。
　本願発明に係る接合方法は、複数のチップを基板の対応する接合部上に取り付けるステップが、チップの金属領域を構成する材料を融点未満の固相状態で加熱することを含むようにしてもよい。これにより、金属領域の溶融を防ぎ、チップの取付けを高い精度で行うことができる。また、表面活性化により一旦強固な酸化膜が除去されているので、その後、酸化されたとしても、酸化膜は薄く固相でも拡散しやすい。
　本願発明に係る接合方法は、複数のチップを基板の対応する接合部上に取り付けるステップの前に、平坦な表面を有する基板で金属領域の表面を押圧するステップを更に備えるようにしてもよい。すなわち、仮接合ステップの前に接合面を平坦化することで、比較的低温で仮接合又は本接合を行っても、接触による実質的な接合面積を大きくして良好な接合界面を形成することができる。
　本願発明に係る接合方法は、構造体を加熱するステップが、チップの金属領域を構成する材料を融点未満の固相状態で加熱することで行われるようにしてもよい。これにより、融点温度未満でも、表面活性化された接合面の強固な酸化物は一旦除去され、その後ＯＨ基を生成させるための親水化処理で生じる酸化膜は薄く、かつ表面活性化処理により結晶が乱されていることで拡散しやすく、親水化処理により形成されたＯＨ基は加熱により強度の高い接合へと変化しつつ、チップと基板との良好な強度の高い接合界面を形成させることができる。また、例え酸化膜が界面に残ったとしても薄く、半導体レベルの接続抵抗を損なうものではない。
　本願発明によれば、表面活性化処理後に親水化処理された接合面を接合に用いることで、所望の仮接合の強度が得られ、水等の接合面に付着され仮接合に寄与した物質は、本接合の際に消滅するので、チップと基板との間に清浄な接合界面を形成し、良好な導電性と高い機械的強度を有するチップと基板とを含む構造体を製造することができる。また、すべてのチップを基板上に取り付けた後に本接合のための加熱処理を一回のみ行うように構成することで、高い生産効率で、複数のチップを基板上に接合することができる。さらに、電子デバイスの３次元実装体を、より高密度により高い生産効率で製造することができるという効果を奏する。
第１の実施形態に係るチップの基板への接合方法を示すフローチャートである。 第１の実施形態に係る接合方法の処理過程を模式的に示す断面図である。 チップにおける金属領域の形状を示す概略断面図である。 チップ側接合面上に形成された金属領域の配置を示す平面図である。 基板上に設置される接合部を示す斜視図である。 第１の実施形態に係るチップの基板への接合方法の他の例を示すフローチャトである。 水付着処理後の接合面間の状態を微視的に示す概略断面図である。 金属領域の高さにばらつきがある場合の仮接合の状態を示す概略側面図である。 水付着処理された金属領域がチップの基板の接合部に対してセルフアラインメントされる過程を示す図である。 本願発明の第２の実施形態に係る、複数の層のチップを基板へ接合する方法の他の例を示すフローチャートである。 複数層のチップを基板上に取り付ける過程を示す図である。 第２の実施形態に係る、複数の層のチップを基板へ接合する方法の他の例を示すフローチャートである。 複数の種類のチップが基板の各接合部に取り付けられたチップと基板とを含む構造体を示す斜視図である。 チップ実装システムの概略構成を示す上面図である。 粒子ビーム源からの粒子の放射態様を概略的に示す図である。 ライン型粒子ビーム源からの粒子の放射態様を概略的に示す図である。 チップ供給部とボンディング装置とを示す正面図である。 チップ供給部とボンディング装置とを示す上面図である。 チップ供給部とボンディング装置とを示す上面図である。 プレート部の先端の構造を示す図である。 プレート部の先端の構造を示す図である。 水付着手段を有するプレート部の先端の構造を示す図である。 水付着手段を有するプレート部による接合面への水付着態様を示す図である。 水付着手段を有するチップ供給部とボンディング装置とを示す上面図である。 ボンディング装置のヘッド部がプレート部先端に設けられた構成の一例を示す図である。 バンプ状の金属領域を水槽へ浸漬する構成の一例を示す図である。 ハンダバンプの融点接合における反りを説明するための図である。 ハンダバンプの融点未満の固相接合条件により良好な接合を達成したことを示す図である。 平坦化されていないバンプの取付け時の接触を概略的に示す正面図である。 平坦化されたバンプの取付け時の接触を概略的に示す正面図である。 ボンディング装置の一例を示す図である。 パルスヒートの制御方法を示すチャートである。 還元処理を行う加熱手段の概略構成を示す正面図である。 還元処理を行う接合装置の概略構成を示す正面図である。
　以下、添付の図面を参照して本願発明に係る実施形態を説明する。
＜１．接合方法＞
＜１．１　第１の実施形態＞
　図１は、本願発明の第１の実施形態に係るチップの基板への接合方法を示すフローチャートである。
　工程Ｓ１では、基板への接合が予定されている複数のチップの表面（以下、チップ側接合面と称する）を、表面活性化処理し、そして親水化処理する。このチップ側接合面は、金属で形成される一つ又は複数の領域（以下、金属領域と称する）を含んでいる。
　工程Ｓ２では、上記チップ側接合面が接合される基板上においてそれぞれのチップに対応する表面領域（以下、接合部と称する）を、すべて表面活性化処理し、そして親水化処理する。
　ここで、本願発明における表面活性化処理について説明する。
　チップ側接合面又は基板の接合部（以下、接合面と称する。）４１上には、様々な物質の酸化物、付着した有機物などの汚染物（不純物）などを含む表面層４２が存在し、接合すべき材料の新生表面４３を覆っている（図２（ａ）参照）。上記表面層４２は、材料の新生表面４３のエネルギーレベルを低くしていると考えられる。表面活性化処理により、この表面層が除去され、接合すべき材料の新生表面が露出させられると考えられる（図２（ｂ）参照）。さらには、所定の運動エネルギーを有する粒子を衝突させて行う表面活性化処理には、新生表面近傍において原子間の結合を切断し結晶構造を乱すことで、表面エネルギーのレベルを一層高める効果もあると考えられている。
　本願発明において、上記表面活性化処理を行った後の親水化処理では、表面活性化処理により露出された新生表面に水又は水酸（ＯＨ）基を含む物質を供給する。表面活性化処理により露出された新生表面に水又は水酸（ＯＨ）基を含む物質が接触すると、この新生表面に水酸基の層４４が形成され（図２（ｃ））、あるいは新生表面に新生表面を形成する材料の酸化物の層が形成される。さらに水を供給すると、形成された水酸基の層又は酸化物の層の上に水が付着すると考えられている。
　工程Ｓ１と工程Ｓ２とを同時に並行して行ってもよい。また、工程Ｓ１を行った後に、工程Ｓ２を行ってもよい。その逆に、工程Ｓ２を行った後に、工程Ｓ１を行ってもよい。
　工程Ｓ１又は工程Ｓ２における親水化処理は、好ましくは、表面活性化処理の後に行われる。しかし、表面活性化処理が完了する前に、親水化処理を開始してもよい。また、表面活性化処理と親水化処理を同時に行ってもよい。表面活性化処理が、親水化処理の完了後に行われなければ、表面活性化処理と親水化処理との時間上の前後関係は、所望の条件により調節することができる。
　工程Ｓ３で、チップ側接合面が表面活性化処理され親水化処理されたチップを、それぞれ、チップの金属領域が基板上の対応する接合部に接触するように基板に取り付ける。本願明細書中、この工程Ｓ３を「仮接合」と称する。
　チップの基板への取り付けは、チップを基板の接合部に一つずつ取り付けることを、基板に取り付けるべき所定数のチップの取付けが完了するまで繰り返すことで行う。あるいは、複数のチップからなるグループごとに、基板の対応する接合部に取り付けることを、基板に取り付けるべき所定数のチップの取付けが完了するまで繰り返すことで行ってもよい。接合面の平坦度を高めたもの（例えば表面粗さが数ｎｍのもの）は、実質的な接触面積が大きくなることから、本来の水酸基（ＯＨ基）による接合が強固な接合となり、低温、低圧での接合でも十分な接合強度を得ることが可能である。一方、接合面の平坦度が低いもの（例えば表面粗さが数十～数百ｎｍのもの）の場合は、加圧（数十Ｍ～数百ＭＰａ）により金属領域を押しつぶすことで実質的な接触面積を大きくすることや、摂氏数百度程度で加熱（例えば１５０℃）により拡散を促し接合界面で原子の動きを促進させることで、実質的な接合面積を大きくすることができる。
　工程Ｓ４では、接合が予定されていた複数のチップがすべて基板に取り付けられることにより形成された、チップと基板とからなる構造体に対して、加熱処理を施す。加熱により、所望の導電性と機械的強度を有する接合界面が得られる。本願明細書中、この工程Ｓ４を、「本接合」と称する。
　工程Ｓ３により取り付けられたチップの金属領域の表面と基板の接合部の表面とは、微視的には原子レベル又はナノメートルから数十ナノメートルの表面粗さを有している。したがって、工程Ｓ３により取り付けられた際に、チップの金属領域の表面と基板の接合部の表面との間の実質的な接合面積は、みかけの接合面積より小さい。加熱処理により、取り付けられたチップの金属領域と基板の接合部との界面近傍の原子が拡散して、実質的な接合面積が増加すると考えられる。本願明細書中、この工程Ｓ４を、「本接合」と称する。
　加熱処理の際に、雰囲気を形成するガスの種類、流量などを調節してもよい。また、加熱処理の際に、接合界面に垂直方向の圧力が加わるように、チップと基板との接合体に、力又は圧力を加えることもできる。接合界面に垂直方向の圧力が加わることで、実質的又は微視的な接合面積がさらに増加する。
　加熱処理における、温度又は上記力若しくは圧力の時間プロファイルは、仮接合の条件、金属領域を形成する材料の熱特性、チップ又は基板を形成する材料の熱特性、加熱処理の際の雰囲気、加熱処理装置の特性などにより、調節することができる。
　表面活性化処理され親水化処理されたチップ側接合面及び基板の接合部上に形成されている水酸（ＯＨ）基層又は酸化物層、これらの表面に付着した水などは接合界面にとりこまれても、加熱処理で新生表面同士の接合界面が形成する際に、表面層や樹脂などと比べて低い温度又は短時間で消滅する。したがって、本願発明による接合方法は、樹脂などを使用する従来の接合技術に比べて、接合に必要なサーマルバジェット（熱消費量）を低減することができる。
　次に、チップの形態について説明する。
＜チップ側の接合面＞
　図３（ａ）から（ｆ）は、チップ側接合面に垂直な平面でチップを切断した場合の、チップの断面の模式図である。これらの図は、金属領域の形状を例示的に示すことを意図するもので、金属領域の形状を限定するものではない。
　図３（ａ）から（ｄ）で示された金属領域の場合には、チップ側接合面上に、金属領域ＭＲが、いわゆるバンプ（突起）状に突出するように形成されている。金属領域ＭＲの上端面が、基板と接合する。
　当該金属領域ＭＲ以外の領域ＮＲは、シリコン（Ｓｉ）、酸化ケイ素（ＳｉＯ２）などの非金属で形成されることが好ましいが、金属など、その他の材料で形成されていてもよい。金属領域ＭＲ以外の材料は、デバイスの用途、接合方法などに応じて選択することができる。以下、金属領域ＭＲと金属領域以外の領域ＮＲを合わせてチップ側接合面と称する。また、便宜的に、金属領域ＭＲ以外の領域ＮＲを、非金属領域ＮＲと称することとする。
　金属領域ＭＲの上端部の断面形状は、平坦でなくてもよい。図３（ａ）のように金属領域の上端部が平坦である場合、上端部の平面は、微視的にはある程度の粗さを有している。この粗さが大きい場合には、比較的低い圧力をかけても、微視的にみて十分な接合面積を形成することができず、金属領域と基板との間の所望の導電性または機械的強度を確立することができないこともありえる。そこで、例えば、金属領域の表面の断面は、曲面で形成されてもよく、図３（ｂ）で示されるように球面で形成されてもよい。図３（ｂ）の各金属領域ＭＲは、その頂点において基板と接触するので、金属領域ＭＲの上端部が平坦である場合より、初期の接触点に掛かる圧力が大きくなる。その結果、微視的にみて十分な接合面積を形成することができ、チップの金属領域と基板との間の導電性および機械的強度（接合強度）の向上につながる。
　図３（ｃ）に示されているように、金属領域ＭＲは、シリコンチップに形成された貫通電極（シリコン貫通電極、ＴＳＶ、Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）（ＶＡ）に接続して設けられてもよい。ＴＳＶ（貫通電極）を設けることで、数層に亘り積層されたチップ間での高速な電気的接続を確立することができる。
　図３（ｄ）に示されているように、金属領域ＭＲの上端部の面積が、ＴＳＶ（ＶＡ）の領域面積より大きくなるように、金属領域ＭＲとＳｉ貫通電極ＶＡが形成されてもよい。接合面積が大きくなり、積層されたチップ間の電気的接続の比較的高い導電性を確保することができる。
　図３（ｅ）及び（ｆ）に示されているように、金属領域ＭＲと非金属領域ＮＲとがほぼ同一面上にあるようにチップ側接合面が構成されてもよい。この場合、金属領域ＭＲと非金属領域ＮＲとが同一面上にある構成としてもよく、また、金属領域ＭＲを基板接合部と確実に接触及び接合させるために、金属領域ＭＲを非金属領域ＮＲよりも１μｍ（マイクロメータ）程度またはそれ以下の高さだけ突出させるようにしてもよい。金属領域ＭＲの非金属領域ＮＲに対して突出する高さは、金属領域ＭＲ及び非金属領域ＮＲの材質、形状、チップ全体の形状、寸法、機械的性質など、種々のパラメータに応じて、最終的に金属領域ＭＲと非金属領域ＮＲの両方において接合界面が形成されるように調節される。
　図３（ｅ）及び（ｆ）に示されている、金属領域ＭＲと非金属領域ＮＲとがほぼ同一面上にあるようなチップ側接合面の構成は、例えば、チップの所定の製造段階でチップ側表面に化学機械研磨（ＣＭＰ）を行うことで実現される。ＣＭＰの条件を調節することにより、金属領域ＭＲと非金属領域ＮＲとをほぼ同一面上に形成することができるとともに、金属領域ＭＲが非金属領域ＮＲよりも所定の高さだけ突出するようにすることもできる。
　図３（ｅ）で示されている例は、バンプレスＴＳＶと呼ばれるチップ構造に対応している。このチップは、接合される基板の接合面が平面で形成されている場合には、金属領域ＭＲと非金属領域ＮＲとの両方が基板に接合される。したがって、チップと基板との間の電気的接続を確立する金属領域に係る接合界面を、その周りの非金属領域に係る接合界面により保護することができる。さらに、チップと基板との接合界面が、金属領域ＭＲのみならず非金属領域ＮＲにまで亘って形成されることで接合面積が著しく大きくなり、チップと基板との間の接合強度を増加することができる。さらにまた、複数の層を形成して、チップを基板上に積層して実装する場合には、基板面に垂線方向の寸法（厚み）を、減少させることができる。
　図３（ｆ）に示されている例では、チップ側接合面にキャビティが形成され、このキャビティ内に金属領域ＭＲがバンプ（突起）状に突出するように形成されている。図３（ｆ）の構成により、チップの基板への接合が完了すると、非金属領域ＮＲに係る接合界面により、その内部の金属領域ＭＲに係る接合界面を外部雰囲気に対して封止する。よって、接合工程が完了した後に樹脂などを用いて接合箇所を封止することを必要とせずに、大気の侵入に起因する酸化、チップと基板間への不純物の混入などによる接合界面の電気的又は機械的特性の悪化を防ぐことができる。
　図３（ｅ）又は（ｆ）で示されている構成のチップを使用する場合には、金属領域ＭＲと同様の表面活性化処理と親水化処理を施して、基板上の対応する接合部と仮接合及び本接合を行うことができるような材料で非金属領域ＮＲを形成することが好ましい。これにより、プロセスを簡略化、効率化することができる。非金属領域ＮＲは、シリコン（Ｓｉ）、酸化ケイ素（ＳｉＯ２）などの非金属で形成されることが好ましいが、これに限られない。
　また、図３（ｅ）又は（ｆ）で示されている構成のチップを使用する場合には、非金属領域ＮＲの表面の一部又は全部を疎水化処理してもよい。後述のように、チップ側接合面が疎水化処理された領域を有することで、親水化処理された金属領域ＭＲと対応する基板上の親水化処理された部位とを用いて、基板に対するチップのセルフアラインメントを実現することができる。
　図４（ａ）から（ｃ）は、接合面に対して垂直な方向から見たときの、チップ側接合面上に形成された金属領域の配置を模式的に示している。
　図４（ａ）から（ｃ）が示すチップ側接合面上には、複数の円形の金属領域ＭＲが、列状に並んで配置されている。
　金属領域ＭＲの形状及び配列は、図４（ａ）から（ｃ）に示された例に限定されない。各金属領域ＭＲの形状は、円形に限らず、例えば正方形、長方形でもよい。また、図４（ａ）から（ｃ）は、複数の金属領域ＭＲが、矩形を描くように並んで配列されているが、これに限定されない。
　図４（ｂ）が示すチップ側接合面には、複数の金属領域ＭＲが、異なる大きさで形成されている。
　たとえば、比較的小さい面積の金属領域ＭＲを形成する場合に、所望の導電性を確保する電気的接続は確保されているにも係わらず、基板との最終的な接合面積の合計が、チップと基板との間の十分な機械的強度を達成できるほどの面積に満たないことがある。このような場合には、電気的接続に必要とする金属領域ＭＲに加えて、機械的強度を向上するために、基板と接続される、強度用金属領域ＭＲ２を設けてもよい。金属領域ＭＲ２は、チップ内の回路又はチップを通過するＴＳＶと、電気的に接合されていなくてもよく、また接合されていてもよい。また、金属領域ＭＲ２の面積、形状、配置などは、電子デバイスの使用環境などに応じて、チップと基板との間に要求される機械的強度、金属領域ＭＲと強度用金属領域ＭＲ２の形状、大きさ、チップ側接合面上での配置などに基づいて調節されてもよい。
　図４（ｃ）が示すチップ側接合面には、図４（ａ）に示された、電気的接続のために形成された金属領域ＭＲを第一の金属領域として、この第一の金属領域の外側に、第一の金属領域を囲むように、第二の金属領域として、閉じた環状に金属壁である金属領域ＭＲ３が形成されている。この場合、第一及び第二の金属領域がチップ側接合面の金属領域以外の領域に対して突出するように形成されることが好ましい。
　閉じた環状の金属領域ＭＲ３は、チップの基板への接合が完了すると、その内部の金属領域ＭＲに係る接合界面を外部雰囲気に対して封止する。すなわち、外部雰囲気は金属領域ＭＲに係る接合界面に到達することができない。よって、接合工程が完了した後に樹脂などを用いて接合箇所を封止することを必要とせずに、大気の侵入に起因する酸化、チップと基板間への不純物の混入などによる接合界面の電気的又は機械的特性の悪化を防ぐことができる。
　また、金属領域ＭＲ３を有するチップを接合することで、接合面積が増加し、高い接合強度を達成することができる。さらに、鉛などの材料を含まず、リフロー工程が必要ないので、環境に優しいチップと基板とを含む構造体の封止構造を提供することができる。
　上記の各チップは、例えば、複数の電子回路が形成された基板を縦方向及び横方向に切削することにより作成してもよい。
＜基板＞
　基板ＷＡの接合部ＵＴは、例えば、図５に示されているように、基板の面上に縦方向及び横方向に引かれた等間隔の直線で画定される複数の長方形又は正方形として設定されてもよく、また離散的に任意の箇所に設定されてもよい。典型的に、上記基板は、本願発明に係る接合方法の工程が完了した後に、接合部毎に切断（ダイシング）され、ダイ（ｄｉｅ）に分割される。最終製品として与えられたダイの大きさは、基板上に設定された接合部の大きさにより定められる。
　各接合部は、基板上に物理的に又は光学的に認識可能に設定されていてもよいが、これに限られない。たとえば、接合部の配置は、基板を支持するステージ上の位置を認識可能なコンピュータシステムにより、ステージ上の位置に基づいて認識する構成としてもよい。
　基板の接合部は、複数のチップの金属領域にそれぞれ対応するようにして、当該チップとの間で電気的接続を確立すべき複数の接合領域を有するように構成してもよい（図示せず）。この接合領域は、金属で形成されてもよい。この場合、接合されるチップと基板との間の電気的接続が実現される。
　また基板の接合部は、シリコン（Ｓｉ）、酸化ケイ素（ＳｉＯ２）などの非金属材料を用いて形成されてもよい。この場合は、チップの金属領域は、基板と接合して、チップと基板との間の接合強度を高めることができる。
＜表面活性化処理＞
　工程Ｓ１及び工程Ｓ２において、チップ側接合面及び基板の接合部（以下、接合面と称する）に、所定の運動エネルギーを有する粒子を衝突させることで表面活性化処理を行う。
　所定の運動エネルギーを有する粒子を衝突させて、接合面を形成する物質を物理的に弾き飛ばす現象（スパッタリング現象）を生じさせることで、表面層を除去することができる。表面活性化処理には、表面層を除去して接合すべき物質の新生表面を露出させるのみならず、所定の運動エネルギーを有する粒子を衝突させることで、露出された新生表面近傍の結晶構造を乱し、アモルファス化する作用もあると考えられている。アモルファス化した新生表面は、原子レベルの表面積が増え、より高い表面エネルギーを有するので、その後の親水化処理において結合される、単位表面積当たりの水酸基（ＯＨ基）の数が増加すると考えられる。これに対し、従来のウェット処理による表面の不純物の除去工程後に化学的に親水化処理する場合には、所定の運動エネルギーを有する粒子の衝突に起因する新生表面の物理的変化がないので、本願発明の接合方法に係る表面活性化処理に続く親水化処理は、この点で従来の親水化処理とは根本的に異なると考えられる。また、結晶構造が乱れ、アモルファス化した新生表面近傍の領域にある原子は、本接合時の加熱処理の際に、比較的低い熱エネルギーで拡散しやすく、比較的低温での本接合プロセスを実現することができると考えられる。
　表面活性化処理に用いる粒子として、例えば、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などの希ガス又は不活性ガスを採用することができる。これらの希ガスは、比較的大きい質量を有しているので、効率的に、スパッタリング現象を生じさせることができ、新生表面の結晶構造を乱すことも可能になると考えられる。
　表面活性化処理に用いる粒子として、酸素のイオン、原子、分子などを採用することもできる。酸素イオン等を用いて表面活性化処理を行うことで、表面層を除去した後に新生表面上を酸化物の薄膜で覆うことが可能になる。新生表面上の酸化物の薄膜は、その後の親水化処理における、水酸（ＯＨ）基の結合又は水の付着の効率を高めると考えられる。また、新生表面上に形成された酸化物の薄膜は、本接合での加熱処理の際に、比較的容易に分解すると考えられる。
　表面活性化される接合面に衝突させる粒子の運動エネルギーは、１ｅＶから２ｋｅＶであることが好ましい。上記の運動エネルギーにより、効率的に表面層におけるスパッタリング現象が生じると考えられる。除去すべき表面層の厚さ、材質などの性質、新生表面の材質などに応じて、上記運動エネルギーの範囲から所望の運動エネルギーの値を設定することもできる。
　表面活性化される接合面に衝突させる粒子には、粒子を接合面に向けて加速することで所定の運動エネルギーを与えることができる。
　プラズマ発生装置を用いて、粒子に所定の運動エネルギーを与えることができる。複数のチップ又は基板などの接合面に対して、交番電圧を印加することで、接合面の周りに粒子を含むプラズマを発生させ、プラズマ中の電離した粒子の陽イオンを、上記電圧により接合面に向けて加速させることで、所定の運動エネルギーを与える。プラズマは数パスカル（Ｐａ）程度の低真空度の雰囲気で発生させることができるので、真空システムを簡易化でき、かつ真空引きなどの工程を短縮化することができる。
　プラズマ発生装置は、例えば、１００Ｗで稼動して、アルゴン（Ａｒ）のプラズマを発生させて、このプラズマを接合面に６００秒ほど照射させるように使用されてもよい。
　接合面から離間された位置に配置された、中性原子ビーム源、イオンビーム源（イオンガン）などの粒子ビーム源を用いて、粒子に所定の運動エネルギーを与えることもできる。所定の運動エネルギーが付与された粒子は、粒子ビーム源から複数のチップ又は基板などの接合面に向けて放射される。
　粒子ビーム源は、例えば１ｘ１０－５Ｐａ（パスカル）以下などの、比較的高い真空中で作動するので、表面活性化処理後に、新生表面の不要な酸化や新生表面への不純物の付着などを防ぐことができる。さらに、粒子ビーム源は、比較的高い加速電圧を印加することができるので、高い運動エネルギーを粒子に付与することができる。したがって、効率良く表面層の除去及び新生表面のアモルファス化を行うことができると考えられる。
　中性原子ビーム源としては、高速原子ビーム源（ＦＡＢ、Ｆａｓｔ　Ａｔｏｍ　Ｂｅａｍ）を用いることができる。高速原子ビーム源（ＦＡＢ）は、典型的には、ガスのプラズマを発生させ、このプラズマに電界をかけて、プラズマから電離した粒子の陽イオンを摘出し電子雲の中を通過させて中性化する構成を有している。この場合、例えば、希ガスとしてアルゴン（Ａｒ）の場合、高速原子ビーム源（ＦＡＢ）への供給電力を、１．５ｋＶ（キロボルト）、１５ｍＡ（ミリアンペア）に設定してもよく、あるいは０．１から５００Ｗ（ワット）の間の値に設定してもよい。たとえば、高速原子ビーム源（ＦＡＢ）を１００Ｗ（ワット）から２００Ｗ（ワット）で稼動してアルゴン（Ａｒ）の高速原子ビームを２分ほど照射すると、接合面の上記酸化物、汚染物等（表面層）は除去され、新生表面を露出させることができる。
　イオンビーム源は、例えば１１０Ｖ、３Ａで稼動して、アルゴン（Ａｒ）を加速させ６００秒ほど接合面に照射せるように使用されてもよい。
　本願発明において、表面活性化に用いられる粒子は、中性原子又はイオンでもよく、さらには、ラジカル種でもよく、またさらには、これらが混合した粒子群でもよい。
　各プラズマ又はビーム源の稼動条件、又は粒子の運動エネルギーに応じて、表面層の除去速度は変化しえる。そこで、表面活性化処理に必要な処理時間を調節する必要がある。たとえば、オージェ電子分光法（ＡＥＳ、Ａｕｇｅｒ　Ｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）やＸ線光電子分光法（ＸＰＳ、Ｘ－ｒａｙ　Ｐｈｏｔｏ　Ｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）などの表面分析法を用いて、表面層に含まれる酸素や炭素の存在が確認できなくなる時間又はそれより長い時間を、表面活性化処理の処理時間として採用してもよい。
　表面活性化処理において接合面をアモルファス化するためには、粒子の照射時間を、表面層を除去し新生表面を露出させるために必要な時間より、長く設定してもよい。長くする時間は、１０秒から１５分、あるいは、表面層を除去し新生表面を露出させるために必要な時間の５％以上に設定してもよい。表面活性化処理において接合面をアモルファス化するための時間は、接合面を形成する材料の種類、性質、及び所定の運動エネルギーを有する粒子の照射条件によって適宜設定してもよい。
　表面活性化処理において接合面をアモルファス化するためには、照射される粒子の運動エネルギーは、表面層を除去し新生表面を露出させるために必要な運動エネルギーより、１０％以上高く設定されてもよい。表面活性化処理において接合面をアモルファス化するための粒子の運動エネルギーは、接合面を形成する材料の種類、性質、及び粒子の照射条件によって適宜設定してもよい。
　ここで、「アモルファス化した表面」又は「結晶構造が乱れた表面」とは、具体的に表面分析手法を用いた測定により存在が確認されたアモルファス層又は結晶構造が乱れた層を含むとともに、粒子の照射時間を比較的長く設定した場合、又は粒子の運動エネルギーを比較的高く設定した場合に想定される結晶表面の状態を表現する概念的な用語であって、具体的に表面分析手法を用いた測定によりアモルファス層又は結晶構造が乱れた表面の存在が確認されていない表面をも含むものである。また、「アモルファス化する」又は「結晶構造を乱す」とは、上記アモルファス化した表面又は結晶構造が乱された表面を形成するための動作を概念的に表現したものである。
＜親水化処理＞
　工程Ｓ１及び工程Ｓ２において、親水化処理は、上記表面活性化処理の後に行われる。接合面の親水化処理により、接合面に水酸基（ＯＨ基）が結合されると考えられている。さらには、水酸基（ＯＨ基）が結合された接合面上に水分子が付着してもよい。
　水酸化処理により、接合面に酸化物が形成されることもある。酸化物は、比較的薄い（例えば、数ｎｍ又は数原子層以下）ので、本接合の際の加熱処理において、金属材料内で吸収され、又は水として接合界面から外側へ逃げるなどして、消滅あるいは減少すると考えられる。したがって、この場合、チップと基板との間の接合界面を介した導電性には実用上の問題が生じることはほぼないと考えられる。
　親水化処理は、表面活性化された接合面に水を供給することにより行われる。当該水の供給は、上記表面活性化された接合面の周りの雰囲気に、水（Ｈ２Ｏ）を導入することで行うことができる。水は、気体状で（ガス状で、又は水蒸気として）導入されても、液体状（霧状）で導入されてもよい。さらに、水の付着の他の態様として、ラジカルやイオン化されたＯＨなどを付着させてもよい。しかし、水の導入方法はこれらに限定されない。
　表面活性化された接合面の周りの雰囲気の湿度を制御することで、親水化処理の工程を制御することができる。当該湿度は、相対湿度として計算しても、絶対湿度として計算してもよく、又は他の定義を採用してもよい。
　気体状の水は、たとえば液体の水の中に窒素（Ｎ２）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、酸素（Ｏ２）などのキャリアガスを通過させること（バブリング）で、気体状の水がキャリアガスに混合されて、表面活性化された接合面を有するチップ又は基板が配置された空間又はチャンバ内に導入されることが好ましい。
　水の導入は、チップ側接合面と基板の接合部との少なくとも一方又は両方の周りの雰囲気における相対湿度を１０％から９０％となるように制御することが好ましい。
　たとえば、窒素（Ｎ２）又は酸素（Ｏ２）をキャリアガスとして気体状の水を導入する場合、上記チャンバ内の全圧を９．０ｘ１０４Ｐａ（パスカル）、すなわち０．８９ａｔｍ（アトム）とし、チャンバ内での気体状の水の量を、容積絶対湿度で８．６ｇ／ｍ３（グラム／立方メートル）又は１８．５ｇ／ｍ３（グラム／立方メートル）、２３℃（摂氏２３度）の相対湿度でそれぞれ４３％又は９１％となるように制御することができる。また例えば、銅（Ｃｕ）を、容積絶対湿度で、５ｇ／ｍ３（グラム／立方メートル）から２０ｇ／ｍ３（グラム／立方メートル）の気体状の水を含む雰囲気に曝すと、２ｎｍ（ナノメートル）から１４ｎｍ（ナノメートル）程度の酸化銅の層が形成されると想定される。
　また、チャンバ内の酸素（Ｏ２）の雰囲気中濃度を１０％としてもよい。
　親水化処理は、表面活性化処理された接合面を大気に曝すことなく、当該接合面に水を供給することが好ましい。例えば、表面活性化処理を行うチャンバと親水化処理を行うチャンバとを同一とするように構成されていてもよい。また、表面活性化処理を行うチャンバと親水化処理を行うチャンバとは、複数のチップ又は基板がそれらの間を大気に曝されることなく搬送されるように連結されて構成されていてもよい。これらの構成を採用して、表面活性化処理された接合面を大気に曝さないことで、接合面の望ましくない酸化や、接合面への不純物などの付着などを防ぐとともに、親水化処理をより容易に制御することができ、効率よく表面活性化処理の後に親水化処理を続けて実行することができる。
　また、親水化処理を行うために、所定の湿度を有するチャンバ外の大気を導入してもよい。大気をチャンバ内に導入する際には、望ましくない不純物の接合面への付着を防ぐために、当該大気が所定のフィルタを通過するように構成することが好ましい。所定の湿度を有するチャンバ外の大気を導入して親水化処理を行うことで、接合面の親水化処理を行う装置構成を簡略化することができる。
　また、水（Ｈ２Ｏ）の分子やクラスターなどを加速して、接合面に向けて放射してもよい。水（Ｈ２Ｏ）の加速に、上記表面活性化処理に用いる粒子ビーム源などを使用してもよい。この場合、上記バブリングなどで生成したキャリアガスと水（Ｈ２Ｏ）との混合ガスを、上記粒子ビーム源に導入することにより、水の粒子ビームを発生させ、親水化処理すべき接合面に向けて照射することができる。
　表面活性化処理と親水化処理が施された接合面４１ａ、４１ｂは、その後のチップの基板への取り付け（仮接合）での接触の際に水素結合の作用により互いに引き合い、比較的強い仮接合を形成する（図２（ｄ））。さらに水素と酸素とを含む接合界面が形成されているので、本接合での加熱処理により水素と酸素が接合界面の外部に放出され、清浄な接合界面４５を形成することが可能になる（図２（ｅ））。
＜仮接合＞
　工程Ｓ３で、チップ側接合面が表面活性化処理され親水化処理されたチップが、それぞれ、チップの金属領域が基板の接合部に接触するように、表面活性化処理され親水化処理された基板の対応する接合部上に取り付けられる。
　基板の対応する接合部に対するチップの位置決めは、例えば、チップ側に複数の位置調節用マークを設け、基板の対応する接合部側に、対応する複数の位置調節用マークを設け、両方の位置調節用マークを互いに合わせることで行っても良い。両方の位置調節用マーク間のずれは、チップと基板とを透過する光を、チップ又は基板側から接合面に垂直方向に入射し、その反対側に設けたカメラにより撮像された、当該透過光による位置調節用マークの画像を観察することにより測定するように構成してもよい。
　親水化処理が施されたチップ側接合面と基板の接合部とは、水酸（ＯＨ）基又は水分子により覆われているため、取付け時（仮接合時）の接触により、水酸基又は水分子間に働く水素結合などの引力により仮接合される。
　上記のチップの基板への取付けにより、チップ側接合面と基板の接合部とは、少なくとも、接合すべきチップのすべてが基板に取り付けられてから加熱処理が行われるまでの過程において、チップと基板とが仮接合することで構成される構造体が搬送される際や位置変換される際に、チップが基板から剥がれ落ちたり、チップが基板上の所定の取付け位置からずれたりすることがない十分な接合力で固定される。
　接合すべき複数のチップをすべて基板に仮接合する間、当該複数のチップと基板の周りの雰囲気の湿度を所定の値に保つようにしてもよい。
　チップの金属領域が、ニッケル（Ｎｉ），金（Ａｕ），スズ（Ｓｎ）などの金属で、２０μｍ（マイクロメータ）四方、高さ３μｍ（マイクロメータ）から１０μｍ（マイクロメータ）のパッド状に形成されている場合は、パッドに対し０．３ＭＰａ（メガパスカル）から６００ＭＰａ（メガパスカル）の圧力を、チップと基板とが互いに近接する方向に加えてもよい。
　上記パッドに対して加える圧力は、高すぎると塑性変形により金属領域同士が接触して短絡の原因となり、低すぎると所定の導電性又は接合強度を得ることができない場合がある。したがって、上記パッドに対して加える圧力は、金属領域の材料の機械的特性、形状、その後の本接合での加熱処理の条件などに応じて、調節される。
　上述の仮接合で得られた複数のチップと基板とを含む構造体は、チップと基板とが比較的強い水素結合で結合しているので、チップ実装システム内部で又は外部へ搬送されても、チップが基板からすべり落ち、又は剥がれ落ちる危険性は小さい。また、仮接合で得られた複数のチップと基板とを含む構造体は、比較的安定であるので、加熱処理まで数時間から数日までの間、大気中で保存することも可能である。したがって、任意のタイミングで、チップと基板とを含む構造体に加熱処理を行うことができる。
　上述の仮接合で得られた複数のチップと基板とを含む構造体を複数個まとめて加熱処理を行うことができる。これにより、本接合されたチップと基板とを含む構造体を、高い生産効率で製造できるという効果がある。さらに、チップと基板とが比較的強い水素結合で結合しているので、チップ実装システム内部又は外部へ搬送されても、チップが基板からすべり落ち、又は剥がれ落ちる危険性は小さい。また、仮接合で得られた複数のチップと基板とを含む構造体は、比較的安定であるので、加熱処理まで数時間から数日までの間、大気中で保存することも可能である。したがって、任意のタイミングで、チップと基板とを含む構造体に加熱処理を行うことができる。
　仮接合されるチップは、仮接合の前に供給されたチップに対して所定の検査を行い、良好と判断されたチップのみを選別するように構成されてもよい。これにより、検査により良好と判断されたチップのみを実装することにより、生産される最終製品の歩留まりを高めることができる。
＜本接合＞
　工程Ｓ４では、工程Ｓ３で得られた複数のチップと基板との構造体に加熱処理を行うことにより、チップと基板との間の所定の導電性（抵抗率）又は接合強度（機械的強度）を得ることができる。
　加熱処理中の最高温度は、１００℃（摂氏１００度）以上、チップと基板との接合外面を形成する材料の融点未満の温度に設定することが好ましい。
　加熱処理中の最高温度を１００℃（摂氏１００度）以上に設定することで、接合界面に含まれている水酸（ＯＨ）基又は水の多くが、接合界面外部に抜け出していくと考えられる。このとき、水が仮接合の界面から抜け出していく過程で、それまでは接触していなかった接合面同士が接触するようになり、実質的な接合界面が広がり、接合面積が大きくなると考えられる。また、本発明による表面活性化処理後に親水化処理された接合面を接合することで、従来の単純な親水化処理を用いた接合に要した４００℃を超える温度での加熱は不要となり、１５０℃から２５０℃程度の温度の加熱で十分な接合強度を得ることができる。
　接合界面に含まれている水酸（ＯＨ）基又は水が接合界面まわりの材料中へ拡散しても、接合界面近傍の部位の電気的特性又は機械的特性が顕著に低下することはないと考えられる。
　また、本願の発明によれば、加熱処理中の最高温度を、チップと基板との接合面を形成する材料の融点未満に設定しても、十分な電気的特性及び機械的特性を得ることができる。接合界面近傍で材料の固相拡散が生じて、それまでは接触していなかった接合面間の隙間を埋めることで、実質的な接合界面が広がり、接合面積が大きくなると考えられる。
　また、加熱処理中の最高温度を、チップと基板との接合面を形成する材料の融点未満に設定して、固相拡散により本接合を行うことで、本接合における位置ずれをほぼなくすことができる。これにより、最終製品において、基板の接合部上の所定の位置に対するチップの位置決め精度を高くすることができ、例えば±１μｍ以下に抑えることが可能になる。
　加熱処理中の最高温度を、チップと基板との接合面を形成する材料の融点以上に設定して本接合を行うと、仮接合で取り付けられた基板上の位置から、チップがずれることがあり得る。この位置ずれは、数μｍになる場合がある。チップを本接合する際に位置ずれが生じると、ある金属領域が隣接する金属領域と接触するなどして、ショートの原因となる。また、接合面積が小さくなり、接合界面で生じる段差などにより、接合界面の接合強度が低下する場合がある。
　上述のように、一例として、基板の対応する接合部に対するチップの位置決めは、チップ側と基板側とに設けられた位置調節用マークを、チップと基板とを透過する光を用いて、互いに合わせることで行われる。これにより、例えば、±１μｍの位置決め精度を得ることができる。さらに、位置決めが十分でなかった場合には、仮接合直後にチップを基板から一度離し、再度位置決めしてから仮接合を行うことを、所定の位置決め精度が得られまで繰り返すこともできる。これにより、±０．２μｍの位置決め精度を得ることができる。
　したがって、位置調節用マークを用いるなどしてチップを基板上の所定の位置に対して位置決めした上で仮接合を行い、さらに本接合において加熱温度をチップと基板との接合面を形成する材料の融点未満に設定することで、最終製品において、基板の接合部上の所定の位置に対するチップの位置決め精度を極めて高くすることができる。これにより、ショートなどの欠陥の発生を抑制するとともに、チップを積層基板上に積層して接合する場合でも、基板上における複数層に亘るチップの上下方向の位置決め精度を高く保つことができる。
　たとえば、チップ側接合面と基板の接合部とが銅（Ｃｕ）で形成されている場合には、仮接合後のチップと基板との構造体を１５０℃（摂氏１５０度）で６００秒間、加熱することで、高い導電率と接合強度とを有するチップと基板との構造体が得られる。
　チップ側接合面と基板の接合部との金属領域が銅（Ｃｕ）で形成されている場合には、０．１４ＭＰａ（メガパスカル）程度の圧力を接合界面に垂直な方向に加えることで十分な導電性及び機械的強度が得られる。
　従来、銅（Ｃｕ）と銅（Ｃｕ）とを直接接合するために、３５０℃（摂氏３５０度）程度での高温で、基板毎に数トンもの力を１０分ほど保持することが必要だったが、本願発明において金属領域を形成する材料として銅を採用することで、低温、低圧、かつ高速に、所望の導電性及び機械的強度を有するチップと基板との構造体を製造することができる。
　チップの各金属領域が、ニッケル（Ｎｉ）、金（Ａｕ）、スズ（Ｓｎ）、スズ―銀の合金などの金属で、２０μｍ（マイクロメータ）四方、高さ３μｍ（マイクロメータ）から１０μｍ（マイクロメータ）のパッド状に形成されている場合は、各パッドに対し０．３ＭＰａ（メガパスカル）から６００ＭＰａ（メガパスカル）の圧力を加熱処理中に加えてもよい。
　加熱処理中の構造体周りの雰囲気は、大気でもよく、窒素又は希ガス雰囲気でもよい。
　加熱処理中の構造体周りの雰囲気の湿度を調節してもよい。この湿度は、得られる接合界面の電気的特性又は機械的特性に応じて調節してもよい。
　更に好適には、加熱処理中の構造体周りの雰囲気は、還元性雰囲気である。
＜還元処理＞
　親水化処理の後の接合、すなわち仮接合では、接合面の大部分がＯＨ基、酸化膜又はこれらの上に付着している水分子（水酸基の層等）を介して他の接合面と接合される。接合面表面にあった表面粗さ又は凹凸は、仮接合時の接触により完全にはなくならないので、仮接合後の接合界面はこの凹凸のある接合面間で形成されている。この仮接合時の接合界面に対して、本接合時に還元処理を行い、酸化膜の除去により新生表面の形成を促進させることは有用である。すなわち、本接合の際の加熱に還元処理を伴うことで酸化膜除去の速度を向上させることができる。さらに、接合界面に対して加圧することで、酸化膜の除去により新生表面の形成と、接合面近傍での原子拡散と同時に、接合面にあった凹凸を低くし実質的な接合面積を効率よく大きくさせることができる。
　還元雰囲気は、還元性気体を、基板と複数のチップとを含む構造体の雰囲気中、又は本接合をするチャンバ内に導入することで形成されてもよい。還元性気体として、水素分子、水素ラジカル、水素プラズマ、ギ酸ガスなどを使用することが好ましい。
　特に、水素分子、及び水素ラジカルなどの水素を含むガスは、サイズが小さいので、接合界面の凹凸などによる隙間に入り込むことができる。また、実際に接触している接合界面においても、拡散しやすい。したがって、これらの水素を含むガスを使用することにより、仮接合界面の酸化膜を、本接合時に効率よく還元することができる。
　水素ラジカルは、活性であるので、仮接合による構造体を加熱しなくてもよい。加熱をする場合には、たとえば摂氏１５０度程度で加熱するのが好ましい。ギ酸を用いる場合には、摂氏２００度程度で加熱することが好ましい。
　還元雰囲気を形成する前に、基板と複数のチップとを含む構造体の雰囲気又は本接合のチャンバを真空引きすることが好ましい。仮接合された接合界面には、接合面の微小な表面粗さにより、微小な間隙が存在する。したがって、真空引きした後に還元性気体を導入することにより、真空引きされた仮接合界面の微小な間隙に還元性気体がより効率よく入り込むことができるようになる。さらに、真空引きにより、還元処理による酸化膜除去を妨害しうる酸素や汚染物質などを上記雰囲気から予め除去することができる。
　また、真空引きと還元性気体の導入とを繰り返して行ってもよい。
　還元処理を行った後に加圧を行うようにしてもよい。すなわち、接合界面の微小な間隙が存在する間に接合界面の還元処理を効率よく行い、還元処理後に加圧して、還元処理された接合面又は新生表面間の間隙を無くし又は小さくして、実質的な接合面積を清浄な状態で大きくすることができる。
　また、還元処理を行った後に真空引きをして、接合界面の間隙からガスを排出させた跡に加圧することが好ましい。これにより、接合界面に残るガスや不純物を取り除き又は少なくすることができる。また、ボイドの無い又は少ない接合界面を形成することができる。
　あるいはまた、還元処理を行う場合には、チップの基板への取り付け時、すなわち仮接合時の加圧を比較的小さくすることが好ましい。仮接合では、その後のハンドリングでチップが位置ずれしない程度の接合強度が得られればよい。したがって、仮接合時の加圧又は加圧力を落とすことで、仮接合後の接合界面の凹凸がつぶれないで残り、接合界面に微小な間隙がある状態を維持することができる。こうすることにより、還元処理の際に、還元性気体を接合界面の間隙に導入しやすくなる。
　また、接合面の表面粗さを敢えて大きくすることでも同様な結果が得られる。
　以下の表２に示す実験例５（１５０ＭＰａ）や実験例７（１００ＭＰａ）の低圧条件でも、チップは位置ずれすることなく、還元処理を行うことができる。その後、本加圧時に３００ＭＰａの圧力を掛けることで、十分な実質的な接合面積を得ることができる。たとえば、還元処理をする際の仮接合時の圧力は、１５０ＭＰａ以下とすることがより好ましい。
　このような還元処理は、銅（Ｃｕ）で形成されたバンプ（金属領域）に適用されうるが、これに限られず、はんだ材料、金（Ａｕ）、あるいはそれらの合金に対しても適用されうる。
　本接合時に還元処理を併せて行うことで、金属領域で形成される接合界面の電気抵抗を更に下げることができる。当該手法は、特性が接合界面の電気抵抗の影響を受け易いハイエンドコンピュータやパワーデバイスのためのチップオンウエハ技術に応用することが特に有用である。
　水素ラジカルによる還元処理の一例を図３３を参照しつつ以下に説明する。
　加熱手段８０として本接合を行う本接合チャンバ８１には、ヒータ８２が設けられていて、構造体を所望の温度に加熱することができる。本接合チャンバ８１は上部にトップ板８２を有し、当該トップ板８２には、水素ラジカルなどのガスをチャンバに導入するために複数の開口８３が開けられている。本接合チャンバ８１には水素ラジカル源（図示せず）が設けられており、この水素ラジカル源からトップ板８１の開口８２を通って、水素ラジカルが本接合チャンバ８１内に導入される。本接合チャンバ８１には、真空ポンプ８４が接続され、これによりチャンバ８１内の雰囲気を真空引きすることができる。
　図３３に示すように、チャンバ８１内に、仮接合されたバンプＭＲを有するチップＣＰ一対が置かれている。表面活性化処理と親水化処理が施されているので、バンプＭＲの表面には薄い酸化膜又はＯＨ基の層（水酸基の層４４）が形成され、あるいはまたその上に水分子が付着している層がある。
　たとえば、本接合チャンバ８１は、真空ポンプ８４により５Ｐａ程度の気圧となるように真空引きされる。その後、水素ラジカル源は、２５０Ｗ、２７ＭＨｚで作動して１００％の水素ガスをプラズマ化し、その中からラジカル種を本接合チャンバ８１に導入するようにしてもよい。水素ラジカルは、流量１００ｓｃｃｍで、トップ板８２の開口８３を通って本接合チャンバ８１にダウンフローで導入され、本接合チャンバ８１内の圧力が５０Ｐａとなるように、５分維持される。この際の、還元処理の間、構造体の温度は摂氏１５０度に保たれる。還元処理の後、再度真空引きを行い、バンプに対して３００ＭＰａとなるように構造体に圧力を掛け、摂氏２００度で１０分維持した。これにより、導電性の高い接合界面をバンプＭＲ間に形成することができる。
　また、ここでは構成図としてチップ一対のみ記載したが、もちろん複数チップが実装された基板に対して行ってもよい。また、ここでは加圧手段を記載しなかったが、同じチャンバ内で上方から又は上下方向に加圧する手段を設けてもよい。また、還元処理後に真空雰囲気や不活性雰囲気、窒素雰囲気中をハンドリングして加熱加圧チャンバへ移送して加圧してもよい。
＜還元処理を伴う本接合装置の一例＞
　還元処理には、図３４に示すような接合装置４０１を用いてもよい。
＜装置構成＞
　接合装置４０１は、被接合物４９１及び４９２が置かれる雰囲気を制御するための真空チャンバ４０２と、被接合物４９１及び４９２の接合面に対して表面活性化処理を行う表面活性化処理手段４０８と、被接合物４９１及び４９２間の位置ずれを測定する位置ずれ測定手段４２８Ｍ，４２８ｅ，４２８ｆと、被接合物４９１及び４９２間の位置ずれを補正するために被接合物４９１及び４９２を接合面の面内方向に相対的に移動させるアライメント手段４２３と、被接合物４９１及び４９２を接合面にほぼ垂直方向に遠ざけ、近づけ又は接触させ、或いは接触させた上で加圧するための相対移動手段４２６と、真空引き手段４０５，４０６，４０７と、還元処理手段４４１，４４２，４４５とを有して構成される。これらの構成により、接合装置１を用いて、チャンバ（真空チャンバ）４０２内を減圧し、被接合物４９１及び４９２の表面処理、接合、加圧、加熱及び還元処理を行うことができる。
＜加熱機構＞
　ヘッド４２２は、当該ヘッド４２２に内蔵されたヒータ４２２ｈによって加熱され、ヘッド４２２に保持された被接合物４９２の温度を調整することができる。同様に、ステージ４１２は、当該ステージ４１２に内蔵されたヒータ４１２ｈによって加熱され、ステージ４１２上の被接合物４９１の温度を調整することができる。また、ヘッド４２２は、当該ヘッド４２２に内蔵された空冷式の冷却装置等によって当該ヘッド４２２自身を室温付近にまで急速に冷却することもできる。ステージ４１２も同様である。ヒータ４１２ｈ，４２２ｈ（特に４２２ｈ）は、金属バンプＭＲを加熱または冷却する加熱冷却手段として機能する。
＜加圧機構＞
　また、ヘッド４２２は、Ｚ軸昇降駆動機構４２６によって、Ｚ方向に移動（昇降）される。ステージ４１２とヘッド４２２とがＺ方向に相対的に移動することによって、ステージ４１２に保持された被接合物４９１とヘッド４２２に保持された被接合物４９２とが接触している際に、加圧するように構成されてもよいされて接合される。なお、Ｚ軸昇降駆動機構４２６は、複数の圧力検出センサ（ロードセル等）４２９，４３２により検出された信号に基づいて、接合時の加圧力を制御することも可能である。
＜還元処理手段＞
　還元性ガス源４４１は、水素ラジカル源又はギ酸ガス源である。還元性ガスは、還元性ガス源４４１から、弁４４２、導入間４４３を通り、所定の流量でチャンバ４０２内へ導入される。
　図３４では、還元処理と加熱処理又は加熱加圧処理とを同一のチャンバ４０２内で行う構成になっているが、これに限らない。還元処理と加熱処理又は加熱加圧処理とを異なるチャンバで行う構成を採用してもよい。例えば、還元性ガスとして水素ラジカルを用いる場合に、還元処理を一つのチャンバで行い、加熱（加圧）処理を他のチャンバで行い、ギ酸を用いる場合に、同一のチャンバで還元処理をしつつ加熱（加圧）する構成を採用してもよい。
＜本願発明によるＣＯＷ実装の生産効率＞
　本願発明に係る仮接合と本接合とを有する接合方法を採用することで、ＣＯＷ実装の生産効率が従来の接合方法と比較して著しく向上する。例えば、チップ毎に対応する基板上の接合部に仮接合及び本接合をすることを繰り返し行い、所定の数のチップを基板上に実装する場合と比較することにより、本願発明の効果をよりよく理解することができる。
　１つの基板上に５０００個のチップを接合する場合で比較する。
　従来のようにチップ毎に仮接合と本接合とを繰り返す場合には、チップあたり６０秒ほど掛かるといわれている。したがって、例えば、１つの基板上に５０００個のチップを本接合するためには、（６０秒／チップ）×（５０００チップ）＝３０００００秒＝約８３時間掛かる。チップ毎の仮接合及び本接合を１０秒で行うとしても、１つの基板上に５０００個のチップを本接合するためには、（１０秒／チップ）×（５０００チップ）＝５００００秒＝約１４時間掛かる。
　本願発明に係る接合方法によれば、チップ毎に１秒から５秒で仮接合をすることができる。したがって、１つの基板上に５０００個のチップをチップ毎に１秒で仮接合する場合には、（１秒／チップ）×（５０００チップ）＝５０００秒＝約１．４時間で仮接合が完了する。よって、本接合を比較的低温で数時間行ったとしても、従来の方法と比較して著しく生産時間が短縮されることが理解できる。また、１つの基板上に５０００個のチップをチップ毎に５秒で仮接合する場合には、（５秒／チップ）×（５０００チップ）＝２５０００秒＝７時間で仮接合が完了する。したがって、上記の従来の接合方法を用いて仮接合及び本接合を行う場合の所要時間である１４時間と比較しても、７時間未満で本接合を行えば、生産時間が短縮されることが理解される。本接合の所要時間は、加熱の温度に依存するものの、７時間未満とすることは可能である。
＜水付着処理＞
　上記の親水化処理（工程Ｓ１）が完了したチップを基板の対応する接合部に取り付ける（工程Ｓ３）前に、チップ側接合面に水（Ｈ２Ｏ）を付着させてもよい（工程Ｓ５）。図６は、この工程（工程Ｓ５）を含む、本願発明の第１の実施形態の変形例に係る接合方法のフローチャートを示している。
　水付着処理は、チップ側接合面の少なくとも金属領域に水を吹き付けることで行ってもよい。吹き付けられる水は、気体状（ガス状又は水蒸気等）でも液体状（霧状又は水滴状等）でもよく、水の形態はこれらに限定されない。水をチップ側接合面に吹き付けることで、チップ側接合上に効率よくかつ均一に水を付着することができる。
　水付着処理は、液体の水を収容する水槽を設け、この水にチップ側接合面の少なくとも金属領域を浸漬させることで行ってもよい。これにより、表面活性化処理された接合面上により多量の水をより確実に付着することができる。
　最初の親水化処理の完了から仮接合が行われるまでの間に、チップ側接合面を下向き（フェイスダウン）の状態で当該液体の水と接触させて、チップ側接合面に水を付着させることができる。金属領域が、チップ側接合面における他の領域より突出している場合は、当該突出した金属領域のみに、上記液体の水との接触により、水を付着させてもよい。
　一度親水化処理した表面に、さらに水（Ｈ２Ｏ）を付着させ、水の層を形成することで、チップ側接合面の凹部を水（Ｈ２Ｏ）で埋めて、接合面の表面粗さを低減させることができる。この水の層を介してチップ側接合面と基板の接合部とが接触することで、仮接合時の実質的な接合面積は大きくなると考えられる。
　また、例えば大気暴露による親水化処理で行った際に、表面に十分な密度でＯＨ基を形成させる程には水が付着していない場合には、その後、更に水を付着させることでＯＨ基の生成密度を十分に増加させることができる。大気中では湿度が３０％から５０％が一般的であり、ＯＨ基生成のための水分量が十分でない場合がある。
　付着させる水の層の平均厚さは、水付着前の接合面の表面粗さと同程度又はそれ以上であることが好ましい。このようにすることで、仮接合したときに、水付着されなければ接触しないような接合面の間の隙間を水で埋めることが可能となり、実質的な接合面積を確実に大きく確保することができる。（図７を参照）
　チップが有する複数の金属領域の高さにばらつきがある場合に、比較的低い金属領域は、チップに力を加えて変形させないと基板と十分に接触しないことがありえる。この場合でも、当該複数の金属領域の間の高さの差とほぼ同程度あるいはそれ以上の厚さの水分子の層を、金属領域上に形成することで、水の層を介して所定の強度の仮接合が得られる。
（図８を参照）
　接合面、特にチップの金属領域上に形成された水の層は、チップを基板に取り付ける（仮接合の）工程Ｓ３の際に、チップと基板との接合面間で、接合面に垂直な方向に作用する互いの吸着力又は吸引力を増加させる機能があると考えられる。その結果、水の層がなかった場合と比較して、チップと基板との接合面間に水の層が形成される部分の面積に応じて、仮接合の力が増加する。
　さらに、チップの複数の金属領域上に形成された水の層は、接合面に平行な方向に作用する吸引力をも発生させるので、チップを基板の接合部に向けて引き寄せることにより、基板に対するチップのセルフアラインメントを実現することができる。
　図９に示すように、たとえば、それぞれ水付着処理により水の層が形成された、チップが有する複数の金属領域と、これに対応する基板上の接合領域を、接合面に垂直な方向に沿って互いに近づけるとき、チップは、基板に対し、接合面に平行な方向にずれている場合がある（図９（ａ））。接合面に垂直な方向にさらに近づけると、水の層同士が接触し、チップの金属領域とこれに対応する基板上の接合領域との間を結合するような水の層が形成される（図９（ｂ））。この水の層には表面エネルギーを最小にさせる表面張力が作用して、チップの金属領域は、これに対応する基板上の接合部上の所定の位置に自動的に位置決め（セルフアラインメント）される（図９（ｃ））。その結果、仮接合のためにチップを基板に対して取り付ける際に、位置決めの精度を比較的低く設定することができ、接合装置の簡略化、位置決め工程の高速化が可能になる。
　セルフアラインメントを実現するために、チップ側接合面に親水化された金属領域と疎水化された領域とを設け、これらに対応するようにして、基板の接合部に親水化された接合領域と疎水化された基板側疎水化領域とを設ける構成を採ることもできる。これにより、親水化されたチップの金属領域と基板の接合領域とが接触するようにチップを基板の対応する接合部に取り付ける際に、親水化領域と疎水化領域があることで、水の層で発生する表面張力の作用が大きくなり、位置決めの精度がさらに向上し、所定の位置にチップを高速で仮接合することができる。また、金属領域の表面がチップ側接合面の表面とほぼ同一面上にあるように構成したチップを使用する場合には、親水化領域と疎水化領域をほぼ同一平面上に配置することができるので、デバイスの最終製品の厚みを小さくし高密度化することができる。
　ただし、セルフアラインメントが出来るということは、仮接合の界面での水分子の付着量が多いということを意味する。このような比較的水付着量が多い場合に、チップが既に仮接合されている基板を高速移動させて次のチップの位置決めを行おうとすると、基板上のチップの位置がずれるという問題が生じる。これは、ＯＨ基を十分生成させるために必要な量を超えて付着された水が分子として接合面上に存在しているために生じる問題である。したがって、水を付着させる工程の後で、余剰に付着している水分子を除去することが好ましい。
　親水化処理後の水の付着は、チップ側接合面の金属領域のみに対して行われてもよく、またチップ側接合面の金属領域に加え、チップ側接合面の金属領域が対応して接合される、基板の接合部に形成された接合領域に対して行われてもよい。
　本願発明によれば、チップと基板との間に清浄な接合界面を形成し、良好な導電性と高い機械的強度を有するチップと基板とを含む構造体を製造することができる。また、すべてのチップを基板上に取り付けた後に本接合のための加熱処理を一回のみ行うように構成したことで、高い生産効率で、複数のチップを基板上に接合することができるという効果を奏する。さらに、水付着処理を有することで、十分な水が接合面に付着されるので、仮接合によるチップと基板との間の接合力が増強されるという効果を奏する。
＜１．２　第２の実施形態＞
　図１０は、本願発明の第２の実施形態に係る、複数の層のチップを基板へ接合する方法を示すフローチャートである。基板に１層目のチップを取り付ける工程Ｓ１１から工程Ｓ１３の処理は、第１の実施形態の工程Ｓ１から工程Ｓ３と同様であるので、ここではその説明を省略する。
　第１の実施形態では１層分のチップが基板上に取り付けられるのに対し、第２の実施形態では複数層のチップが基板上に取り付けられる点で異なる。また、複数層のチップを基板上に取り付けるために、第２の実施形態では、複数層に亘って積層されるチップが、第１の実施形態のチップ側接合面に対応する第一接合面と、この第一接合面の裏側に位置する第二接合面とを有して構成されている。
　工程Ｓ１１から工程Ｓ１３（図１１（ａ））が完了すると、基板上には所定数の１層分のチップが取り付けられている。この第１層を構成するチップの第二接合面に第２層を構成する所定数のチップの第一接合面が接触するように、それぞれのチップを基板上に取り付ける。３層目以降も、同様の取付動作を実行することで、所望の数のチップ層を基板上に取り付ける。
　第２層のチップの取付けを例として説明すると、新たな（第２層の）チップ側接合面（第一接合面）に対して表面活性化処理と親水化処理を行い（工程Ｓ１４）、既に基板に取り付けられている第１層のチップの第二接合面に対して表面活性化処理と親水化処理を行う（工程Ｓ１５）。
　工程Ｓ１６で、工程Ｓ１４が施された、第１層のチップの数に対応する所定数の第２層のチップが、それぞれ、工程Ｓ１５が施された第２層のチップに取り付けられる。第２層のチップの第１層のチップへの取付けは、第２層のチップを一つずつ取り付けることを、取り付けるべき所定数のチップの取付けが完了するまで繰り返すことで行われる。この工程Ｓ１６が完了すると、基板上には２層分のチップが仮接合される（図１１（ｂ））。
　以降これを繰り返し、第ｉ層（ｉは３以上）のチップの第一接合面を基板上に既に取り付けられている第ｉ―１層のチップに取り付けることにより、所定数の第ｉ層のチップを基板上に取り付ける。
　第ｉ層が所望の数の層（Ｎ層）まで、新たな所定数のチップに対して表面活性化処理及び親水化処理（工程Ｓ１４）を行い、取り付けられた最上層の所定数のチップに対して表面活性化処理及び親水化処理を行い（工程Ｓ１５）、仮接合する（工程Ｓ１６）動作を繰り返すことにより（Ｓ１７、Ｓ１８）、基板上にＮ層の仮接合チップ層を形成することができる（図１１（ｃ））。図１１（ｃ）では、５層のチップ層が形成されているが、チップ層の数Ｎは、これに限定されることはなく、２以上であればよい。
　工程Ｓ１９では、上記形成されたＮ層の仮接合チップ層と基板とを含む構造体を加熱する。
　加熱処理の際に、雰囲気を形成するガスの種類、流量などを調節することができる。また、加熱処理の際に、接合界面に圧力が加わるように、チップと基板との仮接合により形成された構造体に圧力を加えることもできる。
　加熱処理における、温度又は上記力若しくは圧力の時間プロファイルは、仮接合の条件、接合界面を形成する材料の熱特性、チップ又は基板を形成する材料の熱特性、加熱処理の際の雰囲気、加熱処理装置の特性、チップ層の数Ｎなどにより、調節することができる。
　本願発明の第２の実施形態に係る接合方法によれば、第１の実施形態に係る接合方法と同様の効果を奏するとともに、さらに、接合界面の電気的又は機械的特性を低下させる樹脂等の物質を使わない清浄な工程で、所定のＮ層のチップ層を基板上に形成できるという効果を奏する。また、従来の接合方法では、各チップ層の仮接合が完了するごとに、樹脂を塗布することが必要であったが、本願発明の第２の実施形態によれば、このような樹脂処理工程を省略することができるので、複数のチップの基板上への仮接合をきわめて効率的に行うことができる。
　図１２は、本願発明の第２の実施形態に係る複数の層のチップを基板へ接合する方法の他の例を示すフローチャートである。各層（第１層及び第ｉ層（ｉは２以上））において、表面活性化処理及び親水化処理（工程Ｓ１１及び工程Ｓ１４）が完了したチップの第一接合面に、水付着処理（工程Ｓ２１及工程Ｓ２２）を行うことを特徴とする。
　接合面、特にチップの金属領域上に形成された水の層は、チップを基板に取り付ける（仮接合の）工程Ｓ１３の際及び第ｉ層のチップを第ｉ－１層のチップ上に取り付ける工程Ｓ１６の際に、チップと基板との接合面間及びチップ同士の接合面間で、接合面に垂直な方向に作用する互いの吸着力又は吸引力を増加させる機能があると考えられる。その結果、水の層がなかった場合と比較して、チップと基板との接合面間に水の層が形成される部分の面積に応じて、仮接合の力が増加する。
　さらに、チップの複数の金属領域上に形成された水の層は、接合面に平行な方向に作用する吸引力をも発生させるので、チップを基板の接合部に向けて引き寄せることにより、基板に対するチップのセルフアラインメントを実現することができる（図９を参照）。Ｎ層のチップを基板上に積層する際に、上下に隣接する２層のチップ間において、下層のチップの第二接合面に対して上層のチップの第一接合面を位置決めする必要があるが、上下に隣接する２層のチップ間においても同様にセルフアラインメント機能が作用するので、接合装置の位置決め精度を比較的低く設定することができ、接合装置のさらなる簡略化、位置決め工程の高速化が可能になる。
　第２の実施形態のさらなる変形例（図示せず）として、各層のチップの仮接合（工程４（Ｓ４））の後に、加熱処理を行ってもよい。この場合、Ｎ層のチップの仮接合後の接合体の加熱処理（工程５（Ｓ５））を省略してもよい。
　第１及び第２の実施形態において、基板に接合される複数のチップは、複数の種類のチップを含んでいてもよい。例えば、複数の種類のチップは、ＸＹ方向の寸法、大きさの異なる複数のチップを含んでいてもよい。
　たとえば、図１３に示すように、縦横方向にｐ０の寸法で設定された各接合部において、第１の種類のチップＣＰ１１と第２の種類のチップＣＰ１２との双方が配置されるようにしてもよい。図１３では、チップＣＰ１１とチップＣＰ１２は、いずれもピッチｐ１で縦横方向に配置されており、ピッチｐ１はピッチｐ０に等しい。ここで、第２の種類のチップＣＰ１２のサイズは、第１の種類のチップＣＰ１１のサイズよりも小さい。また、第２の種類のチップＣＰ１２のサイズと第１の種類のチップＣＰ１１のサイズとは、いずれも、接合部よりも小さい。
　このように、複数の種類の異なるサイズのチップが同一のチップ層（第ｉ層）において混在するようにチップを配置する構成を採ることもできる。このような態様によれば、多様なサイズのチップで構成される完成品チップを効率的に作成することが可能になる。
　本願発明によれば、チップと基板との間及びチップ間に清浄な接合界面を形成し、良好な導電性と高い機械的強度を有する複数層のチップと基板とを含む構造体を製造することができる。複数層に亘ってすべてのチップを取り付けた後に本接合のための加熱処理を一回のみ行うように構成したことで、高い生産効率で、複数層のチップを基板上に接合することができるという効果を奏する。
　また、本接合での加熱処理を行う前の、複数層のチップと基板とを含む構造体を、複数個まとめて加熱することで、より効率的に、清浄な接合界面を有する複数層のチップと基板とを含む構造体を製造することができる。
＜２．接合装置＞
＜２．１　システム構成＞
　図１４は、チップ実装システム（電子部品実装システム）１の概略構成を示す上面図である。なお、図１４等においては、便宜上、ＸＹＺ直交座標系を用いて方向等を示している。
　このチップ実装システム１は、表面活性化手段と親水化処理手段と、これらにより表面処理されたチップを基板に取り付けるチップ取付手段とを有して構成され、基板（チップ実装対象の基板）上に表面処理された複数のチップから構成される１又は複数のチップ層を取り付けて実装するシステムである。たとえば、このチップ実装システム１は、対象の基板ＷＡ上に第１層の複数のチップＣＰ１を接合することができる。また、チップ実装システム１は、基板ＷＡ上に配置された第１層の複数のチップＣＰ１上に第２層の複数のチップＣＰ２等をさらに積層して接合することも可能である。
　図１４に示すように、より具体的には、チップ実装システム１は、複数のチップを保持して接合すべきチップを個別に供給するチップ供給装置１０と、チップ供給装置１０からチップ搬送手段により供給されたチップを基板上に取り付けるチップ取付手段であるボンディング装置３０と、複数のチップ及び基板の接合面に表面活性化処理と親水化処理を行う表面処理装置５０と、チップ実装システムの外部から接合すべきチップ及び基板をその内部に搬入し、チップが取り付けられた基板（チップと基板とを含む構造体）をその外部へ搬出する搬出入部９０と、複数のチップ、基板及びチップと基板とを含む構造体を搬出入部９０、チップ供給装置１０、ボンディング装置３０及び表面処理装置５０の間において搬送する搬送部７０とを備える。
　図１４等に示す実施形態においては、加熱手段は図示されていないが、加熱手段はチップ実装システム１に組み込まれるように構成されても、またチップ実装システム１とは別に構成されてもよい。
　加熱手段がチップ実装システム１に組み込まれる構成を採る場合には、加熱装置を搬送部７０に連結した構成とすることで、仮接合後にチップと基板とを含む構造体を当該加熱装置に搬送することができる。
　加熱手段をチップ実装システム１とは別に構成する場合には、加熱手段を、はんだ材のリフローなどを行うための加熱炉としても、一般的な加熱炉としてもよい。この場合、仮接合後のチップと基板とを含む構造体を複数個まとめて加熱処理することができるので、効率的に本接合を行うことができる。
＜２．２　搬送部＞
　搬送部７０は、接合すべき複数のチップを、搬出入部９０から表面処理装置５０へ搬送し、表面活性化処理と親水化処理が行われた後に表面処理装置５０からチップ供給装置１０へ搬送する。また、搬送部７０は、基板を、搬出入部９０から表面処理装置５０へ搬送し、表面活性化処理と親水化処理が行われた後に表面処理装置５０からボンディング装置３０へ搬送する。さらに、搬送部７０は、所定数のチップが基板上に取り付けられた後に、チップと基板とを含む構造体をボンディング装置３０から搬出入部９０へ搬送する。
＜２．３　表面処理装置＞
　図１４に示す表面処理装置５０は、真空チャンバ内に基板ＷＡ又は複数のチップを保持するステージ５３と、表面活性化処理のために粒子を放射する粒子ビーム源５１と、親水化処理のために水を放出する水導入口５４とを備え、複数のチップと基板ＷＡとの両方に対して表面活性化処理と親水化処理とを行うことができる構成となっている。以下、便宜的に、図１４に示す装置の実施例を用いて本願発明を説明するが、これに限定されない。
　図１４には、表面処理装置５０内に基板ＷＡのみが示されているが、複数のチップと、この複数のチップが既に取り付けられている基板とを含む構造体における、最上層のチップの第二接合面に対して表面活性化処理又は親水化処理をする場合には、図１４の基板ＷＡが示されている位置に、基板ＷＡに代わって、上記複数のチップとこの複数のチップが既に取り付けられている基板とを含む構造体を配置するような構成としてもよい。
　たとえば、表面活性化処理のために一つのチャンバを設け、親水化処理のために別のチャンバを設けてもよい。また、複数のチップの表面処理（表面活性化処理及び親水化処理）をするために一つのチャンバを設け、基板の表面処理（表面活性化処理及び親水化処理）をするために別のチャンバを設けてもよい。
　さらにまた、チップの表面活性化処理と親水化処理、そして基板の表面活性化処理と親水化処理とを別個に実施するために、それぞれの処理に対してチャンバを設け、計４つのチャンバを設けてもよい。また、表面活性化処理及び親水化処理の処理態様に応じて、１又は複数のチャンバを設ける構成とすることができ、各チャンバに収容する処理装置の組み合わせも種々に変更することが可能である。
　表面処理装置５０は、真空ポンプ（図示せず）に接続されており、表面処理装置５０内部の気圧を低下させ、真空度を上げることができる。真空度を上げることで、粒子ビーム源による粒子ビームの放射が可能になる。真空ポンプは、表面処理装置５０内の気圧を１０－５Ｐａに下げる能力を有することが好ましい。また、真空引きにより、表面処理装置５０内の、浮遊不純物や水分子などを予め除去し、清浄な雰囲気を準備することができる。
＜表面活性化処理手段１＞
　所定の運動エネルギーが付与された粒子（破線で図示）は、図１５に示されるように、粒子ビーム源５１から複数の接合部が設定された接合面を有する基板ＷＡ全体に向けて放射状に放出されてもよい。比較的小型の粒子ビーム源などを使うことができ、装置を比較的単純に構成することで小型化できる。
　粒子ビーム源５１は、所定の運動エネルギーが付与された粒子が、粒子ビーム源から複数の接合部が設定された接合面を有する基板の一部分に向けて放射状に放射されるように構成されてもよい。このとき、粒子ビーム源の位置、向きなどを変えることで、接合面が設定された領域全体を照射することができる。
　図１４では、粒子ビーム源５１は、表面処理装置５０内でステージ５３の斜め上部に取り付けられ、ステージ５３上に搬送された基板の表面に向けて所定の運動エネルギーが付与された粒子を放射する。ステージ５３は、円形であり、ステージ５３の中心軸を回転軸として回転することができる。ステージ５３を表面活性化処理中に回転させることで、基板ＷＡ表面に亘って、基板ＷＡ表面の単位面積当たりに照射される粒子の量を均一にし、表面層の除去量（厚さ）を均一にすることができる。
　粒子ビーム源のチャンバ内の配置又は粒子ビームが照射される対象物に対する配置は、図１４に示された実施態様に限定されない。
＜表面活性化処理手段２＞
　中性原子ビーム源、イオンビーム源、高速原子ビーム源などの粒子ビーム源は、図１６に示されるように、ライン型でもよい。ライン型の粒子ビーム源は、ライン型（線状）の又は細長い粒子ビーム放射口を有し、この放射口からライン型（線状）に粒子ビームを放射することができる。放射口の長さは、粒子ビームが照射される基板の直径より大きいことが好ましい。基板が円形でない場合には、放射口の長さは、粒子ビーム源に対して相対的に移動させられる基板に係る放射口が延びる方向の最大寸法より大きいことが好ましい。
　ライン型の粒子ビーム源から放射された粒子ビームは、表面活性化処理中のある時刻においては、基板の表面の線状の領域を照射している。そして、ライン型の粒子ビーム源を、接合面を有する基板に向けて粒子ビームを放射しつつ、放射口が延びる方向と垂直方向に走査させる。その結果、線状の粒子ビームの照射領域が基板のすべての接合部上を通過する。ライン型の粒子ビーム源が、基板上を通過し終えると、基板全体が、粒子ビームにより照射され、表面活性化される。
　ライン型の粒子ビーム源は、比較的面積の大きい基板の表面を、比較的均一に粒子ビームで照射する際に適している。また、ライン型の粒子ビーム源は、基板の様々な形状に対応して、比較的均一に粒子ビームを照射することができる。
＜表面活性化処理手段３＞
　プラズマ発生装置を用いても、粒子に所定の運動エネルギーを与えることができる。粒子への所定の運動エネルギーの付与は、プラズマ発生装置を用いて、複数のチップ又は基板などの接合面に対して、交番電圧を印加することで、接合面の周りに粒子を含むプラズマを発生させ、プラズマ中の電離した粒子の陽イオンを、上記電圧により接合面に向けて加速させることで行うことができる。プラズマは数パスカル（Ｐａ）程度の低真空度の雰囲気で発生させることができるので、真空システムを簡易化でき、かつ真空引きなどの工程を短縮化することができる。
　プラズマ発生装置は、表面活性化される接合面に衝突させる粒子の運動エネルギーを１ｅＶから２ｋｅＶの範囲に制御できるように構成されていることが好ましい。上記の運動エネルギーにより、効率的に表面層におけるスパッタリング現象が生じると考えられる。除去すべき表面層の厚さや材質などの性質、新生表面の材質などに応じて、上記運動エネルギーの範囲から所望の運動エネルギーの値を設定することもできる。
＜親水化処理手段＞
　図１４に示される実施形態においては、水ガス供給部５５と、弁５６と、ガス供給管と、水導入口５４とから、接合面を親水化処理する親水化処理手段が構成される。水ガス供給部５５から供給される気体状又は液体状の水は、弁５６の開放に応じて、ガス供給管を通って水導入口５４から表面処理装置５０のチャンバ内に導入される。弁５６は、マスフローとして機能し、その開放度に応じて水の供給量を調節するようにしてもよい。
　また、親水化処理手段は、水ガス供給部５５で水ガス（気体状の水又は霧状の水）をキャリアガスと混合させることで、水ガスとキャリアガスの混合体が表面処理装置５０のチャンバ内に導入されるように構成されてもよい。さらにまた、親水化処理手段は、水ガスとキャリアガスとの混合比、弁５６を通過するガスの流量を調節することで、表面処理装置５０内の雰囲気の湿度を調節するように構成されてもよい。
　あるいはまた、親水化手段は、チャンバ外又はボンディング装置外の大気をチャンバ内へ導入するように構成されてもよい。
＜２．４　チップ供給装置＞
　チップ供給装置１０は、ダイシングされた基板から各チップＣＰを取り出し、ボンディング装置３０に各チップＣＰ（ＣＰｉ）を供給する装置である。チップ供給装置１０は、複数のチップから一つのチップのみを上方に持ち上げて支持する突上部１１と、突上部１１により持ち上げられたチップをボンディング装置３０に搬送するチップ移載装置１３等を備える。チップ移載装置１３は、ダイピッカ１３１とチップ供給機１３５とを有する。
（図１７参照）
　チップ供給装置１０は、その内部でダイシング処理が行われて複数のチップＣＰが生成されるように構成されてもよい。具体的には、複数の電子回路を有する基板ＷＣが縦方向および横方向に切削されチップ化される。
　あるいは、ダイシング処理が既に行われた複数のチップＣＰが、支持基板に支持された状態で、表面活性化処理、親水化処理が施されてチップ供給装置１０に搬送されてもよい。ダイシング処理による汚染粒子などの発生を抑制することができる。
　チップ供給装置１０内において、ダイシングされた複数のチップＣＰがダイシングテープＴＥ上に載置される。各チップＣＰは、フェイスアップ状態（金属領域としてのハンダバンプＢＵ（図示せず）が付された側の面が上側を向いた状態）でダイシングテープＴＥ上に載置されている。
　そして、切り出された各チップＣＰは、チップ供給装置１０の突上部（突上ニードル）１１によって、１個ずつ上方に突き上げられ、ダイピッカ１３１に位置ＰＧ１で受け渡される。フェイスアップ状態のチップＣＰが、反転機構を有するダイピッカ１３１によって上下反転されて、フェイスダウン状態でボンディング装置３０に供給される。ダイピッカ１３１は、その先端（下端）の吸着部でチップＣＰをフェイスアップ状態で吸着し、反転機構によって上下反転されて、フェイスダウン状態でさらに上方に移動した後に、チップ供給機１３５に受け渡す。チップ供給機１３５は、フェイスダウン状態のチップＣＰの上面を吸着して、チップ搬送部３９側へ向けて移動する。
＜２．５　チップ搬送部＞
　図１８において、チップ搬送手段であるチップ搬送部（ターレットとも称する）３９は、チップ供給装置１０から供給されたチップを一つずつボンディング部３３（詳細にはヘッド部３３Ｈ）に受け渡す装置である。
　チップ搬送部３９は、複数（Ｎ個；ここでは３つ）のプレート部３９１を備えている。各プレート部３９１は、薄板形状を有しており、例えば数ｍｍ（ミリメートル）程度（好ましくは１ｍｍ～２ｍｍ程度以下）の厚さを有している。複数のプレート部３９１は、上面視において、軸ＡＸの周りに等角度間隔で配置される。
　チップ搬送部３９は、複数のプレート部３９１を一斉に回転駆動する駆動部３９２をも備えている。チップ搬送部３９は、駆動部３９２を用いて、所定の鉛直軸ＡＸを中心に複数のプレート部３９１を回転させることが可能である。
　図１８に示すように、チップ供給装置１０から供給されたチップＣＰは、チップ搬送部３９の３つのプレート部３９１（詳細には、３９１ａ，３９１ｂ，３９１ｃ）のうちのいずれか（例えば３９１ｂ）によって受け取られる。その後、当該プレート部３９１が１８０度回転した後に、プレート部３９１上のチップは、ボンディング部３３（ヘッド部３３Ｈ）へと受け渡される。
　プレート部３９１はそれぞれ上記の動作を実行するので、ボンディング部３３にはチップが連続的に受け渡される。
　より具体的には、Ｎ個（ここではＮ＝３）のプレート部３９１を有するチップ搬送部３９が角度β（＝３６０度／（Ｎ＊２））（ここでは６０度（３６０度／（３＊２））回転するごとに、チップ供給装置１０からプレート部３９１へのチップＣＰの受け取り動作と、プレート部３９１からボンディング部３３（ヘッド部３３Ｈ）へのチップＣＰの受け渡し動作とが交互に実行される。
　たとえば、図１８に示すように、或るチップＣＰが受渡位置ＰＲ１でプレート部３９１ｂによって受け取られプレート部３９１ｂに保持される。このとき、別のチップＣＰが位置ＰＲ９まで進行したプレート部３９１ａによって既に受け取られプレート部３９１ａ上に保持されている。
　この状態から、チップ搬送部３９１が軸ＡＸ周りに（時計回りに）角度β（６０度）回転すると、図１９に示すように、プレート部３９１ａ上のチップＣＰは、ヘッド部３３Ｈの直下の位置（受渡位置ＰＲ２）にまで移動する。ヘッド部３３Ｈは、チップＣＰに干渉しない基準位置から若干量下降し、ヘッド部３３Ｈの先端部（下端部）で当該チップＣＰを吸着して、プレート部３９１ａからチップＣＰを受け取る。ヘッド部３３Ｈは、プレート部３９１ａ上のチップＣＰを吸着した後に今度は若干上昇して基準位置に戻る。これにより、プレート部３９１ａ上のチップＣＰは、ヘッド部３３Ｈに受け渡される。このようにして、プレート部３９１ａからヘッド部３３ＨへのチップＣＰの受け渡しが実行される。
　このとき、チップ搬送部３９１（詳細にはそのプレート部３９１ａ）は、受渡位置ＰＲ２（ＸＹ平面においてボンディング位置と同じ位置）において、上側のチップＣＰと下側の基板ＷＴとの間にある。
　次の角度βの回転動作が実行されると、プレート部３９１ｃが受取位置ＰＲ１に移動する。この状態において、さらに別のチップＣＰが受取位置ＰＲ１でプレート部３９１ｃによって受け取られる。このとき、プレート部３９１ｂには上述の動作によって既にチップＣＰが載置されている。
　この角度βの回転動作によって、プレート部３９１ａがヘッド部３３Ｈの直下の位置から離間する。この回転動作により、ヘッド部３３Ｈからボンディング位置（Ｘ，Ｙ）を直接的に見通すことができるようになる。そして、この動作後において、ヘッド部３３Ｈが下降し、ヘッド部３３Ｈに吸着保持されたチップＣＰが位置ＰＧ７（図示せず）まで下降させられる。これにより、ヘッド部３３Ｈの先端部で吸着されていたチップＣＰが、ステージ３１に設置された基板ＷＡ上に載置される。このとき、後述するような位置合わせ動作等が実行され、当該チップＣＰが基板ＷＡ上の所望の位置に載置される。その後、ヘッド部３３Ｈは上昇して再び基準位置に復帰し、プレート部３９１ａとヘッド部３３Ｈとの干渉が回避される。
　その後、さらに角度βの回転動作が実行されると、今度はプレート部３９１ｂが受渡位置ＰＲ２に到達し、プレート部３９１ｂからヘッド部３３ＨへのチップＣＰの受け渡し動作等が実行される。
　そして、さらに角度βの回転動作が実行され、今度はプレート部３９１ａが受取位置ＰＲ１に移動し、プレート部３９１ａによるチップＣＰの受け取り動作が実行される。
　以後、同様の動作が繰り返し実行される。
　ここにおいて、奇数個（特に３つ以上）のプレート部３９１が軸ＡＸ周りに略等角度間隔で（角度γ（＝β×２）間隔で）配置されており、チップ搬送部３９が角度β回転するごとに、位置ＰＲ１でのチップ受け取り動作と位置ＰＲ２でのチップ受け渡し動作とが交互に実行され得る。
　特に、回転式のチップ搬送部３９によって、角度γの回転動作ごとに各チップＣＰを供給することができる。詳細には、或るチップの載置後においては、角度β（例えば６０度）の回転移動で、次のチップを供給することができる。したがって、位置ＰＲ１から位置ＰＲ２へとチップＣＰを１個ずつ搬送（往復搬送）する場合に比べて、比較的短い時間間隔で複数のチップＣＰを順次に供給することが可能である。すなわち、チップ供給におけるサイクルタイムを短縮することが可能である。特に、プレート部３９１の数が大きいほど、チップを取り付ける時間間隔が短縮される。
　図１７において、チップ搬送部３９の３つのプレート部３９１上に、チップの突起部（金属領域）が下向きに載置されているが、チップの金属領域はチップ搬送部３９に接触しないことが好ましい。
　チップ搬送部３９の３つのプレート部３９１は、チップの金属領域に触れないように、チップ側接合面の一部分を支持するように構成されてもよい。これにより、親水化処理が完了してから仮接合が行われるまでに、チップの金属領域は、親水化処理が完了したときの表面状態を保つことができる。
　そこで、図４に示されたような複数のバンプ（金属領域）が形成されたチップを搬送するためには、図２０に示されるように、当該複数のバンプにより囲まれた領域及びチップの外周部の双方又はいずれか一方を支持するように、プレート部３９１に内側支持部６１、外側支持部６２及びバンプに対応する箇所にはバンプが接触しないような凹部６３が構成されてもよい。その際、当該複数のバンプにより囲まれた領域を支持する内側支持部６１には、プレート部を貫通してなる、チップを真空吸着するための真空吸着孔６４を設けるのが好ましい。チップを真空吸着することで、チップ搬送部３９が回転するときに、チップはプレート部３９１に固定され、チップのプレート部３９１からの離脱や、プレート部３９１上での位置ずれを防ぐことができる。
　図２０では、チップを内側支持部６１と外側支持部６２とで支持する構成が示されているが、内側支持部６１と外側支持部６２のいずれか一方でチップを支持する構成としてもよい（図２１（ａ）及び（ｂ））。外側支持部６２のみでチップを支持する場合は、外側支持部６２がチップの外周部と接触されて、プレート部３９１の凹部６３とチップの支持される側の面とで囲まれる領域を真空吸着孔６４で真空引きすることにより、チップをプレート部３９１に固定して支持することができる（図２１（ｂ））。
＜２．６　ボンディング装置＞
　ボンディング装置３０は、基板を支持するステージ３１、チップを保持して基板に取り付けるボンディング部３３、撮像部（カメラ）３５、位置認識部（不図示）等を備える。
　ボンディング部３３は、チップを保持してＺ方向に移動させるヘッド部３３Ｈと、ヘッド部３３ＨをＺ方向に移動させ又はθ方向に回動移動させるヘッド駆動部３６を有して構成されている。
　撮像部（カメラ）３５ａ、３５ｂは、ボンディング部３３に取り付けられ、基板からチップに附されたマーク部位、ヘッド３３ＨをＺ方向に透過し、ボンディング部３３に設けられた光路変更部材（図示せず）により水平方向（Ｘ方向）に反射される光を撮像するように配置されている。撮像部（カメラ）３５ａ、３５ｂを用いて、チップのマークと、基板の対応するマークとを撮像し、これらのマークを所定の位置関係にするように、ステージのＸＹ方向位置とヘッド３３Ｈのθ方向位置とを制御することができる。これにより、チップの基板上への位置決めを高い精度で効率良く行うことができる。
　チップ搬送部３９は、チップ供給機１３５からチップＣＰを、図１７の位置ＰＧ３、図１８の位置ＰＲ１で受け取ると、中心軸ＡＸ周りの回転動作によって当該チップＣＰをボンディング部３３のヘッド部３３Ｈ（後述）の直下の位置である図１７のＰＧ５、図１９の位置ＰＲ２まで搬送する。チップＣＰは、このような搬送動作を経て、フェイスダウン状態のまま受渡位置ＰＧ５にまで到達する。
　その後、ボンディング部３３のヘッド部３３Ｈは、チップＣＰを吸着することにより受け取る。ステージ３１をＸ方向およびＹ方向に移動し、基板ＷＡの当該チップＣＰを仮接合すべき箇所（基板の接合部）を、ヘッド部３３Ｈの真下に配置する。その後、撮像部（カメラ）３５ａ、３５ｂを用いてチップ基板間の位置決めを行い、ボンディング部３３のヘッド部３３Ｈが降下し、チップ側接合面を基板上の対応する接合部に接触させる。接触時に、チップ側接合面と基板の接合部との間に圧力を加えることができるようにボンディング部を構成してもよい。
　ボンディング部３３のヘッド部３３Ｈに、保持されたチップを加熱するためのヒータが設けられていてもよい。
　＜変形例＞
　従来のボンディング装置においては、ボンディング部３３に対応する部位が、装置内で水平方向に支持された片持ち梁構造のビームに沿って、水平方向、又は基板表面に平行面内方向（ＸＹ方向）に移動できるように構成されている。しかし、片持ち梁構造は剛性が低く、チップの取り付けの際に力を加えると、片持ち梁がＺ方向にたわむ。このため、チップと基板との接触の際に印加することのできる力は極めて制限され、通常、最大で２～３ｋｇｆ（重量キログラム）すなわち２０～３０Ｎ程度の力しか印加することができない。従来のＮＣＰやハンダバンプ接合方法では、チップを樹脂やフラックスで一旦、仮接合するのみなので２０～３０Ｎの加圧力で十分あった。また、その場でハンダ接合させるにしても加熱して溶融させるので大きな加圧力は不要であり、装置の簡易化と高速化のためにヘッド（又はボンディング部）を移動させて、場合によっては複数ヘッドを有する構成を採用して高速化を図っていた。しかし、本願発明の接合方法のように金属領域の融点未満で接合を行う場合には、界面の接触した部分しか接合できないため、比較的高い圧力が必要になる。例えば、金属領域（バンプ）に対して、通常のウエハ表面の研磨に有効なＣＭＰ研磨方法を用いても、表面粗さを数ｎｍ以下にすることは困難である。そのため、研削方法も用いられる。このようにして準備された、金属領域の表面の一般的な表面粗さは、測定したところ、Ｒａ１０ｎｍ以上であり２００ｎｍにも達するものもあった。そのため、ウエハ同士を接合させようとする場合には、数百トンレベルの力を印加することが必要となり、現実的ではなかった。しかし、ＣＯＷ接合することで、１チップあたりに印加する圧力は同じでも必要な力は小さくて済み、１チップあたりに印加することができる力を増大させることができる。仮接合時の加圧は、接合の量産を可能にする現時的な解となりうる。そこで、金属領域の融点未満であっても良好な接合界面を形成するために、チップと基板との接合界面により高い圧力を掛けることで、金属領域の変形を促し、実質的な接合面積を増加させることができる。また、界面に残った水分子を押し出して、ＯＨ基同士の強度の高い接合を確保することができる。
　図３１は、チップの基板への取り付けの際に、高い圧力を加えることが出来るように構成された接合装置（ボンディング装置３０）の一例を示す。図３１では、ボンディング部３３は固定され、ヘッド３３Ｈが固定されたボンディング部３３に対してＺ方向及び回転方向に動くことができるように構成されている。すなわち、ボンディング装置３０は、ステージ３１と、ボンディング部３３と、更に、ステージ３１をＺ方向に固定すると共にボンディング部３３をＸＹ方向に固定するフレーム３４とを有して構成される。フレーム３４は、ステージ３１をＸＹ方向に可動でありＺ方向に動かないように固定して支持するステージ支持部３４Ａと、ボンディング部３３をＸＹ方向に動かないように固定して支持するボンディング部支持部３４Ｂと、ステージ支持部３４Ａとボンディング部支持部３４Ｂとを所定の位置関係に固定して接続する支柱部３４Ｃとを有して構成されてもよい。ステージ支持部３４Ａとボンディング部支持部３４Ｂとは、ＸＹ方向に板状に構成されて、支柱部３４Ｃは、ステージ支持部３４Ａとボンディング部支持部３４Ｂとを互いに平行となるように固定する。支柱部３４Ｃは、複数の支柱を有して構成され、例えば、４つの支柱をボンディング部３３を囲む４方向に設けて、ステージ支持部３４Ａとボンディング部３３とを所定の間隔となるように固定されていることが好ましい。さらに、ボンディング部支持部３４Ｂを貫通して、基板ＷＡ表面に対してヘッド３３ＨのＺ方向移動方向が垂直となるように固定されていることが好ましい。
　この構成により、剛性の高いフレーム３４を構成することができ、ヘッド３３Ｈは、支持するチップＣＰを基板ＷＡに対して高い圧力で押し付けることが可能になる。さらに剛性を高めるためにフレーム３４は鋼などの金属の鋳物により形成されることが好ましい。このような剛性の高いフレーム３４を用いることで、１０ｋｇｆ又は１００Ｎ以上、好ましくは３００Ｎ以上の高い力を接触状態にあるチップと基板とに印加することが可能になり、さらには、１０００Ｎほどの力を印加することも可能になる。
　フレーム３４又はボンディング装置３０に対して動かないボンディング部３３へのチップの供給は、チップ供給装置１０からチップ搬送部３９を用いて行われる。
＜２．７　水付着装置＞
　上記の親水化処理の完了後、チップが基板上に取り付けられる前に、またはチップが基板上に既に取り付けられたチップの第二接合面上に取り付けられる前に、接合されるチップのチップ側接合面又は第一接合面に水を付着させるための孔部を有する装置（水付着手段又は水付着装置）を設けてもよい。水付着装置は、チップ搬送部３９に設けられてもよく、あるいはチップ供給装置１０内やボンディング装置３０内に設けられてもよい。
＜回転噴射型１＞
　図２２に示されるように、水付着手段として、上記孔部を水噴射口６５としてなし、当該水噴射口６５から水を噴射する構成としてもよい。この水噴射口６５は、プレート部３９１に付設された部分に、真空吸着孔６４と同じ向きに開口されるように設けてもよい。この水噴射口６５は、真空吸着孔６４の軸ＡＸを中心とした回転円上に配置される。チップ搬送部３９の回転中心の軸ＡＸを基準として、真空吸着孔６４と水噴射口６５とは角（φ）をなしている。
　チップがプレート部３９１からヘッド部３３Ｈへ受け渡された後に、プレート部３９１が角（φ）だけ回転し、水噴射口がヘッド部３３Ｈに吸着されているチップのチップ側接合面（第一接合面）に対向する位置に来たときに、水噴射口から気体又は液体状の水をチップのチップ側接合面（第一接合面）に向けて噴射させる。
　チップ搬送部３９の回転動作中に水の噴射を行うことができるので、工程時間を短縮することができる。
　水噴射口は、チップ搬送部３９のＮ個のプレート部３９１のそれぞれに配置されるのが好ましい。この場合、Ｎ個のプレート部３９１のうち、チップをヘッド部３３Ｈに受け渡した直後に、当該チップを受け渡したプレート部３９１に設けられた水噴射口を開放することで、チップのチップ側接合面又は第一接合面に向けて水を噴射することができる。
＜回転噴射型２＞
　図２３に示されているように、水噴射口の変形例として、真空吸着孔６４を水噴射口として機能させてもよい。真空吸着孔６４は、真空ポンプ（図示せず）に接続されるとともに水供給源にも接続されるように構成される。そして、真空吸着孔６４は、チップを吸着する時及び吸着している間は、真空ポンプと接続され、水供給源との接続が遮断されて、チップを真空吸着する。水噴射口として機能するときは、真空ポンプとの接続が遮断され、水供給源と接続されて、真空引きの際に気体が流れる方向と逆方向に気体状又は液体状の水が流れるように構成されるのが好ましい。
　このように真空吸着孔６４を水噴射口としても構成することで、チップがプレート部３９１からヘッド部３３Ｈへ受け渡された直後に、チップ搬送部３９のプレート部３９１に設けられた上記真空吸着孔である水噴射口を介して、水を、チップ側接合面に向けて吹き付けることができる。（図２３参照）
　チップ搬送部３９のＮ個のプレート部３９１のそれぞれの真空吸着孔から水分子ガスを噴射できるように構成することが好ましい。この場合、Ｎ個のプレート部３９１のうち、チップをヘッド部３３Ｈに受け渡した直後に、当該チップを受け渡したプレート部３９１に設けられた真空吸着孔から水分子ガスを噴射させる。
　チップがプレート部３９１からヘッド部３３Ｈへ受け渡される動作とほぼ同時にチップ表面に水を吸着させることができるので、工程時間を短縮することができる。また、チップは受け渡した後には、真空吸着孔の上方にあるので、プレート部を回転させずにそのまま水を噴射するだけでよい。したがって、チップのプレート部３９１への受渡し後に、改めて水噴射口をチップに対して相対的に位置決めする必要はない。
＜固定噴射型＞
　図２４に示されるように、水付着手段のさらなる変形例として、水噴射口６５は、チップ供給装置１０又はボンディング装置３０に対して固定され、チップの取出し位置から接合位置までの移動経路中に設けられてもよい。各プレート部３９１の先端にボンディング部３３のヘッド部３３Ｈを配置し、搬送されるチップが水噴射口６５を通過する際に、チップ側接合面に対して水を噴射できるように構成されてもよい。
　例えば、チップ搬送部３９のプレート部３９１は、チップをフェイスダウン（下向き）の状態で、チップ側接合面を下方向に開放させた状態で搬送するように構成され、水噴射口は、チップ供給装置１０又はボンディング装置３０内の、チップ搬送部３９の回転によるチップの移動経路上の所定の位置に、上向きに固定されるように構成されてもよい。
　チップ搬送部３９がチップＣＰをフェイスダウン（下向き）の状態を保ち、搬送するために、図２５に示すように、各プレート部３９１の先端にボンディング部３３のヘッド部３３Ｈを配置してもよい。
　チップ側接合面を下方向に開放して搬送する構成は、図２５に示された実施態様に限られない。
　たとえば、図１４等の態様を変形して、プレート部３９１が、バンプ（金属領域）をフェイスアップの状態で受け取り、水噴射口が、チップの取出し位置から接合位置までの移動経路中に上から下に向けて水を噴射するように構成されてもよい。
　また、水噴射口は、チップの取出し位置から接合位置までの移動経路中に下から上に向けて水を噴射するように構成され、プレート部３９１は、チップをフェイスアップ状態で受け取り、チップが水噴射口上を通過するときに、プレート部３９１がプレート部３９１の長手軸周りに回転して、チップ側接合面又は第一接合面を水噴射口に向けさせるように構成されてもよい。
　ここにおいて、偶数個（特に４つ以上）のプレート部３９１が軸ＡＸ周りに略等角度間隔で（角度γ間隔で）配置されている。図１８等の構成と異なり、各プレート部３９１の先端にボンディング部３３のヘッド部３３Ｈが配置されている。したがって、偶数個のプレート部３９１が配置されることにより、チップ搬送部３９が角度γ回転するごとに、位置ＰＲ１でのチップ受取動作と、位置ＰＲ２でのチップ仮接合動作と、位置ＰＲ３での水付着動作とが同じタイミングで行われるので、チップの受渡し、水付着動作、及び仮接合の一連の工程に必要な時間を短縮することができる。
＜浸漬型＞
　親水化処理の完了後、チップが基板上に取り付けられる前に、チップ側接合面又は第一接合面の金属領域に水を付着する装置（水付着装置）として、チップ供給装置１０又はボンディング装置３０内に液体の水を収容する水槽６６を設けてもよい。（図２６を参照）
　上記水槽６６は、チップ供給装置１０又はボンディング装置３０内の、チップ搬送部３９の回転によるチップの通過経路上の所定の位置に配置されるのが好ましい。たとえば、図２４の水噴射口６５が設けられている位置に、この水槽６６を配置してもよい。
　図２６に示すように、各プレート部３９１の先端にボンディング部３３のヘッド部３３Ｈが配置されている構成を採ることもできる。ヘッド部３３Ｈに吸着されているチップは、水槽上に位置決めされ下方向（－Ｚ方向）に移動することでチップ側接合面が、水槽内に収容されている液体状の水と接触する。水槽内の水との接触により、チップ側接合面に多量の水を確実に吸着させることができる。
　チップ側接合面の金属領域がバンプ状に（突起部として）形成されている場合には、チップの降下量を制御することで、当該バンプ上の金属領域のみを液体の水に接触させることが可能になる。
　水槽内の水位を検出するセンサ（図示せず）により、水槽内でチップの水面の鉛直方向（Ｚ方向）の位置を一定又は所定の位置に制御してもよい。
　水槽に蓋を設け（図示せず）、水槽を開閉できるように構成してもよい。水槽を蓋でしめることで、例えば水槽が使用されていないときに、チップ供給装置１０又はボンディング装置３０内への不要な水分子の蒸発を防ぐことができる。
　以下に、仮接合及び表面活性化処理に係る具体的な実施例を示す。
＜実施例１＞
　第１の実施形態及び第２の実施形態において、仮接合時に、接合されるチップ側接合面と基板の接合部とを比較的低温で加熱しつつ加圧することが好ましい。これにより、平坦度に対して厳しい条件を必要としないため好ましい。
　図３（ａ）、（ｃ）又は（ｄ）に示すような、平坦に形成されたチップの金属領域ＭＲ上端部は、一般的に、研磨されていない場合が多い。研磨されていない金属領域ＭＲの上端部の表面粗さは、例えば、１００ｎｍから２００ｎｍＲａである。この表面粗さを有する金属領域ＭＲを用いた場合には、当該表面粗さは比較的高いので、金属領域ＭＲの表面に対して表面活性化処理と親水化処理とを行った後でも、仮接合により十分な接合強度を得ることができない場合がある。したがって、この場合には、仮接合時に、チップの金属領域ＭＲを１００℃から３５０℃の温度となるように加熱するとともに、チップの金属領域ＭＲに１ＭＰａから４００ＭＰａの圧力を０．１秒から１０秒ほど印加することが好ましい。接合面の平坦度を高めたもの（例えば表面粗さが数ｎｍのもの）は、実質的な接触面積が大きくなることから、本来の水酸基（ＯＨ基）による接合が強固な接合となり、低温、低圧での接合でも十分な接合強度を得ることが可能である。しかし、接合面の平坦度が低いもの（例えば表面粗さが数十～数百ｎｍのもの）の場合は、加圧（数十Ｍ～数百ＭＰａ）により金属領域を押しつぶすことで実質的な接触面積を大きくすることや、摂氏数百度程度で加熱（例えば１５０℃）により拡散を促し接合界面で原子の動きを促進させることで、実質的な接合面積を大きくすることができる。
　直径３０μｍの円形の金属領域を５００個ほど有するチップを、当該金属領域が１５０℃から２００℃となるように加熱し、金属領域に５０ＭＰａから４００ＭＰａの圧力を加える条件で、シリコン基板に仮接合した。この仮接合されたチップと基板とを含む構造体について、いわゆるシェアテストを行ったところ、シェア強度は１つの金属領域あたり５ｇｆであった。この強度は、仮接合の後、チップと基板との構造体が搬送されるなどの際に、チップが基板上の所定の取り付け位置からずれたりすることがない十分な接合強度である。
　上記加熱及び加圧条件で仮接合したチップと基板とを含む構造体を、２００℃で１時間加熱することで本接合を行った。本接合したチップと基板とを含む構造体について、シェアテストを行ったところ、シェア強度は１つの金属領域あたり２０ｇｆという、比較的高い接合強度を有していることが分かった。
　したがって、上記加熱及び加圧条件で仮接合を行うと、接合面が比較的高い表面粗さを有している場合でも、仮接合されたチップと基板との構造体において十分な接合強度を得ることができ、さらには、本接合されたチップと基板との構造体において比較的高い接合強度を得ることができる。
　仮接合時の加熱として、例えば、ボンディング部３３のヘッド部３３Ｈに埋め込んだヒータを用いて加熱するようにしてもよい。ヒータからの熱は、ヘッド部３３Ｈを通って、ヘッド部３３Ｈに吸着されたチップＣＰに伝わり、その結果、チップの金属領域が加熱される。
　ヘッド部３３Ｈのヒータを用いて熱をパルスとして発する（パルスヒートを行う）ようにしてもよい。これにより、例えば、チップの温度を６０℃程度から１５０℃程度まで１秒以内で上昇させることができる（図３２）。図３２はこの例を図示するものである。チップを保持するヘッド部３３Ｈが降下し、チップが基板に接触した瞬間（時刻０）で、ヒータはパルスヒートを開始し、約０．５秒でチップの温度は６０℃から１５０℃に達する。さらに０．５秒間、接触状態とチップの温度とを保つ。その後、ヘッド部を上昇させ始めることで接触状態を開放し、これと同時にヒータの加熱を停止し冷却する。約１秒でチップの温度は再び約６０℃に戻る。したがって、接触後に温度を上げ始めても、十分短時間内にチップを所望の温度まで効率的に加熱することができる。これにより、接合前に加熱をすると接合面を酸化させてしまい、接合不良が生じることを回避又は抑制することができる。
　複数のチップに亘り仮接合を繰り返す間、ヘッド部３３Ｈが常に加熱されていることが好ましい。これにより、チップＣＰがヘッド部３３Ｈへ受け渡された時点から、チップＣＰが加熱されるので、短時間、例えば１秒から数秒で、金属領域ＭＲを所定の温度に加熱することができる。
　基板の接合部を加熱するためには、ステージ３１にヒータを埋め込んでもよい。またさらに効率的に行うには、ステージ３１にヒータを埋め込まなくても、加熱されたチップの金属領域が、基板の接合部と接触することで、基板の接合部が加熱されるようにすることが好ましい。さらに、ステージ３１がガラス材により形成されている場合には、加熱された基板からステージ３１への放熱が制限されるので、さらに効率的に、基板の接合部を加熱することができる。また、基板全体を長時間に亘り加熱するのではなく、チップを一つずつ仮接合する際に、加熱された金属領域に対応する基板の接合部のみを加熱するので、加熱による親水化処理後の基板接合部の表面状態の変化を最小限にとどめることができる。
　接合部の加熱の方法は、上記の態様に限られない。たとえば、紫外光や赤外光などの光を接合部に照射することで加熱してもよい。
＜実施例２＞
　図３（ｅ）又は図３（ｆ）に示すような、金属領域ＭＲと非金属領域ＮＲとがほぼ同一面上にあるようにチップ側接合面は、一般的に、研磨により形成される場合が多い。研磨された金属領域ＭＲは比較的に平坦度が高く、表面粗さは、例えば、１ｎｍＲａ以下である。
　この場合には、仮接合時には、加熱を行わなくても、すなわち常温でも、接合面に１ＭＰａ以下の圧力を印加することで、仮接合後および本接合後のチップと基板とを含む構造体において、十分な接合強度を得ることができる。金属領域ＭＲの表面粗さに応じて、仮接合時の接合面に印加する圧力を０．３ＭＰａに設定しても、仮接合後および本接合後のチップと基板とを含む構造体において、十分な接合強度を得ることができる。
＜実施例３＞
　チップ非金属領域ＮＲが樹脂を含む場合には、チップ側接合面の表面活性化処理を、接合面から離間した位置に配置された粒子ビーム源を用いて、所定の運動エネルギーが付与された粒子を接合面に向けて放射することで行うことが好ましい。
　例えば、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ；　ＲＩＥ）などのプラズマ発生装置を用いて、接合面に対して交番電圧を印加することで、接合面の周りに粒子を含むプラズマを発生させ、プラズマ中の電離した粒子を、上記電圧により接合面に向けて加速させることで表面活性化処理を行うと、以下のような接合面の汚染の問題が生じる場合がある。すなわち、表面活性化処理のスパッタリング現象により弾き飛ばされ、接合面周りの雰囲気に存在する樹脂の成分や不純物の一部が、上記電圧により接合面に引き寄せられるように加速されて衝突し得る。これにより、表面活性化処理された金属領域の表面に樹脂の成分や不純物が付着して接合面は汚染される。その結果、チップと基板とを含む構造体において、高い接合強度を得ることができない場合がある。
　このような場合に、イオンビーム源や、高速原子ビーム源（ＦＡＢ、Ｆａｓｔ　Ａｔｏｍ　Ｂｅａｍ）などの中性原子ビーム源を用いて表面活性化処理を行うことで、イオンビーム源や中性原子ビーム源から加速して放射された粒子（例えばアルゴンなどの不活性ガス）のみが接合面に衝突し、弾き飛ばされた樹脂や不純物が金属領域へ向かって加速されることはなくなる。その結果、金属領域への樹脂の再付着などによる接合面の汚染の問題は低減され、さらに高い接合強度を有するチップと基板とを含む構造体を製造することができる。
＜実施例４：薄型チップ＞
　デバイスに対する不断の高密度化三次元化要求に合わせて、チップにもバンプの微細化、薄膜化が進行している。本願において、薄型チップとは、厚さが１０μｍ～３００μｍのチップを指すものとする。ここにおいて、本願発明者は、電気接続用のバンプ（図３、図４に示した突起状の金属領域ＭＲ参照）を搭載した薄型チップにあっては、チップの「反り」が問題になることを見出した。
　たとえば、この種の薄型チップを基板に接合するに際して、ハンダバンプを溶解させる必要があるが、ハンダバンプを溶解させようとすると、薄型チップの「反り」の問題で、フリップチップボンダーによる接合では周辺バンプがつぶれてしまい、また、リフロー溶解方式を適用した場合には、薄型チップが反って、中央部のバンプが浮いてしまい、接合できない（チップの逆方向の反りの場合は逆の現象が出る）。チップを薄片化するにはウエハの状態でＣＭＰ研磨して薄くするわけであるが、その時の温度や応力、またはバンプ側の材料等の要因により、チップを個片化（ダイシング）した後に反りが発生する。周辺バンプがつぶれた例を図２７に示す。ここでは、Ｓｎ－Ａｇハンダバンプを使用した場合であり、加熱温度２５０℃、圧力０．２Ｎ、１秒間の仮接合により周辺バンプがつぶれた様子が写真で示されている。典型的には、５ｍｍ角、厚み０．２ｍｍのチップで０．２ｍｍ程度の反りが発生する。なお、高密度化三次元化の流れのなかで薄型チップの場合には、チップの薄さとともにバンプの配置間隔も微小になり（たとえば、３０μｍ以下）、バンプサイズも微小（たとえば、φ３０μｍ以下のバンプ径）になる傾向があり、これら微小要素に対しては加圧力のコントロールも数十グラム／チップ以下となり、制御が困難になっていく。また、数十グラム程度の力ではこの反りの修正は不可能であり、少なくとも一桁以上高い力で押す必要が生じる。また、たとえ仮接合を高い圧力で押せたとしても本接合時にハンダを溶融させるとその時に反りの力に負けてチップが反ってしまい、接合不良となってしまう。また、ハンダは溶融させることで共晶させ、共晶後の再溶融温度を上げることで信頼性をアップさせている。
　ここにおいて、本願発明者は、薄型チップ問題に対する解決手段として、薄型チップの場合であっても、基板との間で確実な電気接続を達成する基板・チップ接合方法を発明した。
　当該解決手段は、固相接合条件で仮接合を実施する。すなわち、ハンダバンプの溶解温度より低い温度（ハンダバンプが固相となる温度下で）、所定の加圧力をチップと基板との間に加えて仮接合を行う。仮接合の後、「後加熱」により本接合（固相状態で粒界拡散を促して共晶させるなど、チップと基板との間の接合を安定にするための処理）を行うが、この後加熱も固相接合条件下（ただし、後加熱のための温度は、仮接合時の温度と必ずしも同一である必要はないし、後加熱処理の間、必ずしも温度を一定に維持する必要もない）で実施される。これは表面活性化処理をしない場合では、ハンダ界面は比較的厚い酸化膜層で覆われているため簡単に固相状態では粒界拡散は生じない。しかし、事前の表面活性化処理によって強固な酸化膜層は除去されており、親水化処理によりＯＨ基が付着した薄い酸化物層は溶融温度以下でも粒界拡散が生じやすく容易に共晶化させることができた。
　ハンダバンプの材料として、Ｓｎ－Ａｇハンダ材（溶解温度は約２３０℃）を用いた場合の実験例としての接合条件を表１に示す。なお、表面活性化条件は、Ａｒを反応ガスとしたイオンガン処理により、駆動電力８０Ｖ、電流３Ａ、照射時間１２０秒間であった。親水化条件は、７５％水ガスを混入した窒素（Ｎ２）ガスに曝露して実施した。また、イオンガン処理に換えてＡｒを反応ガスとしたプラズマ処理（１００Ｗ、３００秒）においても、実験例１から５においてほぼ同等な結果が得られた。
　仮接合の加熱はパルスヒートにより行った。すなわち、図３２に示すように、接触と同時に加熱を開始し、ほぼ０．５秒後には所定の温度に達し、残りの時間はこの温度が保たれた。
Figure JPOXMLDOC01-appb-T000001
　表１から直接、読み取れるように、仮接合時の処理温度として適した温度、仮接合時に加える加圧力（単位ニュートン）、あるいはそれに等価な圧力（単位メガパスカル）、および仮接合の処理時間（単位は秒）にはいずれも幅がある。たとえば、仮接合時の温度は、１３０℃～２２０℃の範囲であってよく、仮接合時の加圧力（圧力）は、チップあたり５０Ｎ～３００Ｎ、すなわちバンプあたり７５ＭＰａ～４５０ＭＰａ圧力の範囲であってよく、仮接合時間は、０．２秒以上でよいと見込まれる。なお、仮接合に必要な時間に上限はないが、下限は生産性のためには短いほどよい。表１に明記するように、仮接合時間は、１秒間の短時間でも十分であることが確認された。図２８に固相接合条件による例を示す。これは、実験例３に示すように加熱温度２００℃、加圧力１００Ｎ、１秒の仮接合を行った場合に得られた写真であり、つぶれたハンダバンプは発生せず、良好な接合が得られた。
　実験例５では、仮接合条件が温度１５０℃、圧力１００ＭＰａで、シェア強度９Ｎが得られ、実験例１から４と比べ僅かに強度が落ちているものの、ほぼ同等のシェア強度が得られたということができる。実験例４では、仮接合条件が温度１５０℃、圧力１５０ＭＰａで、シェア強度１０．５Ｎが得られている。これに対し、実験例６では、仮接合条件が温度１５０℃、圧力５０ＭＰａで、ほとんど強度は得られなかった。また、実験例７では、仮接合条件が温度１００℃、圧力１５０ＭＰａで、ほとんど強度は得られなかった。すなわち、実験例６では、実験例５と比較して仮接合時の圧力を１００ＭＰａから５０ＭＰａに下げたために、実験例７では、実験例４と比較して仮接合時の温度を１５０℃から１００℃に下げたために、ＯＨ基の接合が十分に行われず、接合界面の強度が低くなったと考えられる。以上の比較より、仮接合時の圧力の下方限界が１００ＭＰａにあり、温度の下方限界が１５０℃にあるということができる。ハンダバンプでは１００ＭＰａ以上の圧力と１５０℃以上の加熱が必要であった。Ｃｕバンプでは、１５０ＭＰａ以上の圧力と１５０℃以上の加熱が必要であり、ハンダバンプと比較して、比較的高い圧力が必要であることが分かる。一般的に半導体デバイスのバンプ接合においては、貫通電極上のバンプは高圧で加圧しても問題ないが、素子上やＬｏｗ－ｋ（低誘電率）材の再配線上に施されたバンプに対して掛ける圧力は、比較的弱くしなければならない。本願発明のハンダバンプによる固相接合方法は、比較的弱い圧力で接合する場合に有効であり、また、ハンダ接合部が、チップと基板との間の熱膨張差により生じる応力を吸収して有効に働く場合に好適である。また、Ｃｕバンプは、ハンダ材料を不要とするので、安価で工程を短縮できるメリットを有する。したがって、ハンダとＣｕとは、バンプ材料として、場合により使い分ければ良い。
　本接合（後加熱）の処理温度、加熱時間についても幅があり、表１に記載した数字は一例にすぎない。たとえば、後加熱の温度は、１３０℃～２２０℃の範囲であってよく、後加熱の時間は、界面に共晶を形成するのに必要な時間であり、１時間～２４時間の範囲であってよい。なお、所望の接合が確保される限り、後加熱時間は短い方がよいことはいうまでもない。
　本接合の後、バンプの接合強度を評価するために、シェア強度の破壊試験を実施した。実験例１、２、３、４に対して、破壊時のシェア強度は、それぞれ、１０Ｎ、１１．５Ｎ、１０．２Ｎ、１０．５Ｎとなり、一定の接合強度が得られていることが確認された。
　なお、表１の実験に供したチップに関する関連情報を説明すると、バンプＭＲの材料はＳｎ－Ａｇ（融点が約２３０℃のハンダ材料）、バンプ径はφ２０μｍ、バンプ高さ２０μｍ、チップ上に搭載したバンプ個数は２３００個、バンプの配置間隔は３０μｍ、チップ厚さは２００μｍであった。
　次の実施例として、バンプ材料がＣｕであり、バンプの接合相手（基板上の接合面）をＣｕとした場合の接合条件を表２に示す。なお、表面活性化条件は、Ａｒを反応ガスとしたイオンガン処理により、駆動電力１１０Ｖ、電流３Ａ、照射時間３００秒間であった。親水化条件は、７５％水ガスを混入した窒素（Ｎ２）ガスに曝露して実施した。
　表１の実験例と同様に、仮接合の加熱はパルスヒートにより行った。
Figure JPOXMLDOC01-appb-T000002
　なお表２の実験に供したチップに関する関連情報は、表１の場合と同じである。
　具体的には、仮接合のための接合条件の温度は、１３０℃～３００℃の範囲にあってよい。その他、仮接合のための加圧力（または等価圧力）については、表１に関して述べた範囲と同様で概ねよく、仮接合のための時間についても表１に関して述べた範囲で概ねよい。
　仮接合の後に実施する本接合（後加熱）についても、その処理温度は表１に関して述べた値と同様でよい（たとえば、２００℃の温度でよい）。なお、後加熱の時間は０．４時間～８時間の範囲でよく、具体的には、表２に記載するように１時間の後加熱で十分であった。後加熱の後で実施したシェア破壊試験でも、十分なシェア強度を確保することができた。表２には、表２の実験例１、２、３、４、５、６について、それぞれ、３７Ｎ、３５Ｎ、３５Ｎ、２９Ｎ、３０Ｎ、３５Ｎが得られたことを示した。すなわち、チップと基板との間に、Ｃｕのバンプを介して十分な接合が得られることが判明した。
　仮接合時の圧力の影響について調べるために、実験例９においては、４００ＭＰａが加えられた。実験例９での温度は、実験例４の温度と同じ２００℃であった。実験例９のシェア強度は３５Ｎであり、実験例１、２、３、６のシェア強度とほぼ同等であった。したがって、仮接合時の圧力が１５０ＭＰａ以上であれば、十分に高いシェア強度が得られることが判った。
　実験例５では、仮接合条件が温度１５０℃、圧力１５０ＭＰａで、シェア強度３０Ｎが得られ、実験例１、２、３、６と比べ僅かに強度が落ちているものの、ほぼ同等のシェア強度が得られたということができる。これに対し、実験例７では、仮接合条件が温度１５０℃、圧力１００ＭＰａで、ほとんど強度は得られなかった。また、実験例８では、仮接合条件が温度１００℃、圧力１５０ＭＰａで、ほとんど強度は得られなかった。すなわち、実験例７では、実験例５と比較して仮接合時の圧力を１５０ＭＰａから１００ＭＰａに下げたために、実験例８では、実験例５と比較して仮接合時の温度を１５０℃から１００℃に下げたために、接合強度を向上させるためのＯＨ基表面に付着する水分子の除去とバンプの変形による接触面積の増大とが妨げられた結果、接合界面の強度が低くなったと考えられる。これにより、仮接合時の圧力の下方限界が１５０ＭＰａにあり、温度の下方限界が１５０℃にあるということができる。
　実験例２と実験例３とを比較すると、同じ仮接合の温度２５０℃で、圧力が３００ＭＰａ、１５０ＭＰａと異なるにも係らず、シェア強度はいずれも３５Ｎと同じであった。すなわち、仮接合の温度２５０℃では、３００ＭＰａと１５０ＭＰａという圧力の差は、シェア強度に影響をもたらさないということができる。これに対し、実験例３から５を比較すると、同じ仮接合の圧力１５０ＭＰａで、仮接合の温度が２５０℃から２００℃又は１５０℃に下がると、シェア強度が３５Ｎから２９Ｎ又は３０Ｎへと下がった。そして、実験例５と実験例６とを比較すると、同じ仮接合の温度１５０℃で、圧力を１５０ＭＰａから２００ＭＰａに上げると、シェア強度も３０Ｎから実験例１から３と同等の３５Ｎに上がった。以上の比較より、仮接合の温度が２００℃以下の比較的低温領域においては、圧力が２００ＭＰａ以上であることが好ましいということができる。
＜実施例５＞
　従来のチップのバンプ（金属領域）の一例として、銅のＴＳＶ（ＭＲ１）上にＳｎ－Ａｇ系のはんだ材料（ＭＲ２）を載せて接合面を形成したバンプ（金属領域）がある。はんだ材料の接合面は、銅上に塗布された後に熱処理による溶融、そして冷却工程を経て形成されるために、液相での表面張力に応じた球面又は凸形状の曲面を有している（図２９（ａ））。従来のバンプの接合方法では、接触に先立ちバンプを融点以上の温度まで加熱するために、接触により溶融したはんだ材料（ＭＲ２）同士が混ざり合って、接合界面が形成される。これにより、バンプ同士の位置決め精度を保つこともできる（図２９（ｂ））。
　これに対し、本願発明の場合のように、バンプ（金属領域）ＭＲ２は、接触時に加熱されず又は融点未満の温度で加熱されるために、固相状態で接触することになる。この状態で、接触したバンプ同士を押圧すると、あるいは押圧しなくても、バンプは互いに滑って、所望の位置からずれ得る。その結果、バンプ間で適切な接合がされず、接合界面における所定の導電性や機械強度が得られなくなり、さらにずれると、バンプは本来接合されるべきバンプと接合されずに、非金属領域ＮＲなどの本来接合されるべきでない基板表面と接触する場合がある（図２９（ｃ））。
　上記問題は、従来のはんだ材料を液相状態で行うバンプ（金属領域）の接合では生じなかった問題であり、バンプ（金属領域）を固相状態で接合する際に初めて生じた問題である。この問題を解決するために、本願発明は、バンプ（金属領域）を固相状態で接合する際に滑ることで位置ずれが生じない又は位置ずれを最小限に抑える接合方法を提供することを目的とする。
　そこで、本願発明に係る接合方法は、一態様として、チップを基板に取り付ける前に、チップと基板との少なくとも一方のバンプ（金属領域）の接合面を平坦化（レベリング）することを備えるようにしたものである（図３０（ａ）及び（ｂ））。これにより、固相状態で接触するバンプ（金属領域）が仮接合時の接触の際に接合面方向（せん断方向）にずれることがなく、押圧しても良好な位置精度を保つことができる。
　本実施例は、特に微細ピッチバンプを有するチップの接合に適用されることが好ましい。
　平坦化は、平坦化後のバンプ（金属領域）の表面がチップ又は基板の接合面の平均的な高さの面に対してほぼ平行となるように行うことが好ましい。あるいは、平坦化は、チップ又は基板の表面を、接触の際に押圧する力が加わる方向にほぼ垂直な方向な面となるように行うことが好ましい。これにより、平坦化された面は、接触の際の押圧により、剪段（せん段）方向の力を受けにくくなり、バンプが滑ることで所定の位置からはずれることを防止し又は最小限に留めることができる。
　平坦化は、たとえば、平坦な表面を有する基板（平坦化部材）を、バンプに対して押圧することによって行うことができる。十分な表面積、すなわちバンプを有するチップ又は基板よりも大きい面積を有する平坦な表面を、バンプを有する表面に対してほぼ平行に保ちつつ、バンプに対して押し付けられてもよい。これにより、チップ又は基板の全面又は広い領域に亘って、均一に、そして効率よく、バンプの平坦化を行うことができる。また、平坦化時に融点以下の温度で加熱することで、バンプが柔らかくなり、加圧を抑えた条件で平坦化を行うことができる。これにより、バンプの下側に素子が設けられている場合に、圧力によるチップの損傷を回避することができる。また、加圧を小さくすることで、バンプの平坦化をウエハレベルで行うことが容易になる。
　平坦化部材として、シリコン半導体基板を用いてもよい。しかし、平坦化部材は、これに限られず、所望の表面粗さや平坦度を有する表面を有する部材であればよい。平坦化部材は、シリコン以外でも、他の半導体材料、金属、セラミックス、ガラスなどにより、形成された部材でもよい。
　チップのバンプ（金属領域）の平坦化は、チップがチップ搬送部３９に保持されている間に行うようにしてもよい。
　例えば、チップ搬送部３９のプレート部３９上面を上記平坦化部材の平坦面として構成して、チップを上記プレート部３９上面にフェイスダウンで、バンプの接合面をプレート部３９上面に接触するように配置し、チップの裏面からプレート部３９に対して押圧を行うようにしてもよい。この場合に、プレート部３９を下面から上記押圧に対向するような支持部材を設けてもよい。
　あるいは、チップを上記プレート部３９上面にフェイスアップで載置して、上方に向いているバンプ（金属領域）に対して、プレート部３９とは別個に設けた平坦化部材を用いて、下方向に押圧するようにしてもよい。
　チップがチップ搬送部３９に保持されている間に、チップのバンプ（金属領域）の平坦化を行うことで、仮接合工程と並行して行うことができるので、効率的に平坦化工程を接合工程に組み込むことができる。
＜変形例１＞
　バンプ（金属領域）の平坦化は、取付けステップの直前に行ってもよい。例えば、チップがボンディング部３３のヘッド部３３Ｈに保持され基板上に配置された段階で、チップと基板との間に平坦化部材として両端が平坦な基板（たとえば、シリコン基板）を挿入し、当該基板に対してチップと基板とを近づけるように押圧させてもよい。当該基板の両面は互いに平行であることが好ましい。これにより、押圧後のチップ側のバンプ（金属領域）の平坦化された面と基板側の（金属領域）の平坦化された面とをほぼ平行となるように形成することができる（図３０（ｃ）及び（ｄ））。
　平坦化が行われた後は、チップと基板とを再び離し、平坦化部材をチップと基板との間の空間から後退させ、チップと基板との接合面を接触させることで仮接合を行うことができる。
　これにより、接合位置（図１７のＰＧ５、ＰＧ７の垂直方向の位置）で平坦化が行われるので、他に平坦化のための位置を規定する必要もなく、また平坦化部材をチップ基板間に挿入する機構は簡易に構成することができるので、平坦化機構を有する接合装置を簡易に構成することができ、さらには平坦化ステップから仮接合ステップへの移行をスムーズに行うことができる。
　なお、上記の平坦化は、表面活性化処理と親水化処理とが行われた後に行っているが、これに限られない。たとえば、以下の変形例のように、表面活性化処理を行う前に平坦化（レベリング）を行ってもよい。この場合は、平坦化の後に、表面活性化処理と親水化処理とを行うので、平坦化部材との接触による汚染接合面の汚染を回避又は低減させることができる。
＜変形例２＞
　本実施例の上記説明及び変形例１においては、チップのバンプ（金属領域）を個別に平坦化したが、これに限られず、複数のチップのバンプ（金属領域）を一括して平坦化してもよい。
　たとえば、各チップのダイシング前に基板状である間に、当該基板状に保持されているチップすべて又は一部の接合面に対して、平坦化部材を押圧してもよい。これにより、大量のチップについて平坦化を効率的に行うことができる。
　あるいは、ダイシング後に、所定のチップだけを集め、平板状の支持体上にフェイスアップ又はフェイスダウン状態で載置し、これらに対して一括的に平坦化を行ってもよい。たとえば、検査などにより良好され選択されたチップのみを、ダイシング後に所謂チップソータ上に載置し、当該チップソータを支持体として、チップソータに保持されたチップ全体のバンプ（金属領域）に対して平坦化部材を押圧して一括的に平坦化を行ってもよい。
＜変形例３＞
　チップ側と同様に、チップが接合される基板（ウエハ）側のバンプ（金属領域）についても平坦化を行ってもよい。この場合は、基板（ウエハ）側のバンプ（金属領域）のみについて平坦化を行っても（図３０（ａ）及び（ｂ））、チップと基板との両方についてバンプ（金属領域）の平坦化を行ってもよい（図３０（ｃ）及び（ｄ））。
＜変形例４＞
　平坦化工程を比較的低温、例えば１００℃以下又は常温で、１秒程度の加圧で行う場合には、金属領域を十分に変形させて所望の平坦度が得ることができず、実質的に接触面積又は接合界面が大きくならず、所望の導電性、機械的特性を得ることが出来ない場合がある。従来の金属領域を溶融させる接合方法と異なり、本願発明のように加熱温度が金属領域の融点を超えない場合には、仮接合前に加圧し、この加圧下で加熱し温度を上げ、又は加圧時間を長くして、事前に平坦化処理を行うことで、仮接合時の実質的な接合面を増大させておくことが好ましい。
　例えば、温度１５０℃、圧力２００Ｎ、加圧時間１秒の平坦化処理条件で金属領域表面の十分な平坦化が行えなかった場合には、温度を上げて温度２００℃、圧力２００Ｎ、加圧時間１秒の平坦化処理条件、又は加圧時間を長くして温度１５０℃、圧力２００Ｎ、加圧時間６０秒の平坦化処理条件とすることで十分な平坦化を行うことができる。
＜比較実験＞
　親水化の程度は、親水化処理の条件の他に、チップの種類、表面活性化処理の条件、仮接合の条件などによって変わり得るものであり、また調節もされ得る。以下の表３において、金属領域が銅（Ｃｕ）のバンプで形成され、非金属領域がＳｉＯ２（酸化ケイ素）で形成されている場合の、表面活性化処理の条件、親水化処理の条件、仮接合の条件に対する、仮接合の可否に関する比較実験の結果を示す。
Figure JPOXMLDOC01-appb-T000003
　表３の実験例１では、表面活性化処理も親水化処理もなかったため、３００℃での加熱でも仮接合に成功しなかった。実験例２では、表面活性化処理を行っても接合しなかった。これは、プラズマ処理の場合は、上述したように、プラズマによりＳｉＯ２からスパッタ現象で弾き出された酸素が、プラズマにより金属領域の表面に付着したために金属領域の表面は実質的に活性化されなかったためであると考えられる。
　実験例３、４では、イオンガンによる表面活性化後に、大気への暴露により親水化処理を行った。２００℃では仮接合したが、１５０℃では仮接合しなかった。
　実験例５では、親水化処理が、実験例３、４では大気への暴露により行われたのに対し、イオンガン処理後に連続して、チャンバ内に水ガス（湿度９０％）を接合面に対して導入することで行われた点で異なる。その結果、同じ１５０℃の接合温度である実験例３では仮接合に成功しなかったのに対し、実験例５では仮接合に成功した。すなわち、この相違は、親水化処理において、大気への暴露よりも水ガスの導入の方が好ましいことを示している。大気中の湿度は通常４０％程度であり高くない。また、大気中には水以外に炭素を含む有機物などが浮遊しており、この有機物等が接合面に付着することで、接合面の活性が落ち、又はＯＨ基の生成量が低下すると考えられる。これに対し、表面活性化後のチャンバ内に水ガスを導入するプロセスにおいては、湿度の制御が容易でありかつ湿度を上げて例えば９０％とすることもでき、かつ大気中にある有機物等のチャンバ内への導入を防止することができる。これにより、活性化された表面に良好なＯＨ基が高い密度で生成され、より低温での接合に成功したものと考えられる。
　また、大気暴露では十分なＯＨ基の生成がされていないとも考えられたため、実験例６、７では、強制的にＯＨ基の生成を行う目的で、大気暴露後に接合面を液体の水に浸漬させて、仮接合を行った。その結果、大気暴露のみでは２００℃が接合限界であったのに対し、１８０℃まで低減することができた。これは、大気暴露では接合面に付着する水分量が十分でなく、接合面上に十分にＯＨ基が生成されなかったが、その後の水の強制的な付着によりＯＨ基の生成量が増加したためと考えられる。しかし、チャンバ中での水ガス処理と比較すると、大気暴露後に強制的な水付着をした場合では、炭素（Ｃ）や有機物などの不純物の付着もあり、水ガス処理よりはＯＨ基の生成量が少ないため、１８０℃が限界であったと考えられる。これは、効率良くＯＨ基が生成されると、接合界面に残存する水分子を除去して強固な接合を得るための加熱温度が低減されたためであると考えられる。
　また、実験例４、５及び６の仮接合後に、２００℃で１時間の加熱（本接合又はエージング）を行うことにより、シェア強度３５Ｎという高い接合強度が得られた。
　ただし、水の強制付着により、接合面上に水がＯＨ基を形成せず分子状で大量に存在する場合は、この水分子を介して仮接合される。水分子を介した接合は比較的弱い力であるために、チップが基板に対して動きうると考えられる。そこで、直接ＯＨ基同士を接触させてより高い接合強度を得る目的で、生成したＯＨ基を残し、ＯＨ基上にある余剰の水分子を除去することが好ましい。水分子を除去するためには、加熱、窒素（Ｎ２）でのブロー、自然乾燥、大気圧プラズマの適用、種々のエネルギー波の照射などにより行うことができるが、これに限定されない。また、水分子の除去は、完全に行われなくてもよい。仮接合時の加圧や加熱による除去効果もあるので、適度な水分子の除去が行われれば十分である。
＜その他の変形例＞
　平坦化されるバンプ（金属領域）ＭＲの構成として、銅で形成されたＴＳＶ（ＭＲ１）とその先端部に接合界面を形成するためのはんだ材料部（ＭＲ２）を有する構成について説明してきたが、これに限られない。ＴＳＶ（ＭＲ１）の部分は銅以外の金属で形成されていてもよく、バンプ（金属領域）の先端領域（ＭＲ２）はＳｎ－Ａｇ系以外のはんだ材料でも他の金属により形成されていてもよい。
　また、上記の平坦化は、接合装置１の内部で行うように説明したが、これに限られない。バンプ（金属領域）の平坦化を、接合措置１の外部で行ってもよい。
　平坦化前のバンプ（金属領域）の形状として、球面又は曲面を示したが、これに限られない。バンプが接触する際に、接合面方向など押圧方向以外の方向に滑ることが問題となる種々の表面の形状又は物性を有する場合に有効である。
　平坦化部材は、常温であってもよく、押圧するバンプ（金属領域）を加熱するように構成されていてもよい。すなわち、平坦化部材は、加熱機構を備えていてもよい。上記実施例１のように取付けステップ（接触又は仮接合）の直前にバンプ（金属領域）の平坦化を行う場合には、平坦化部材により、バンプ（金属領域）を室温以上融点未満の温度に加熱することが好ましい。また、バンプ（金属領域）がヘッド部３３Ｈなどにより所定の温度により加熱されている場合には、これにより、温度の低下などを防ぐことも可能になる。
　また、平坦化が行われたバンプ（金属領域）を有するチップ又は基板は、固相状態で行う種々の接合プロセスにとって極めて有効な解決となる。
　上記の説明では、平坦化は、平坦な表面を持つ基板をバンプに対して平坦化部材を押圧することにより行ったが、これに限られない。たとえば、平坦化は、接合されるチップ又は基板の表面に平行な方向に研削又は研磨を行うことで行ってもよい。
　以上、本願発明の幾つかの実施形態及び実施例について説明したが、これらの実施形態及び実施例は、本願発明を例示的に説明するものである。特許請求の範囲は、本願発明の技術的思想から逸脱することのない範囲で、実施の形態に対する多数の変形形態を包括するものである。したがって、本明細書に開示された実施形態及び実施例は、例示のために示されたものであり、本願発明の範囲を限定するものと考えるべきではない。
１　　　チップ実装システム
１０　　チップ供給装置
１１　　突上部
１３　　チップ移載装置
３０　　ボンディング装置
３１　　ボンディング用ステージ
３３　　ボンディング部
３４　　フレーム
３３Ｈ　ヘッド部
３９　　チップ搬送部
４１　　接合面
４２　　表面層
４３　　新生表面
４４　　水酸基の層
４５　　接合界面
５０　　表面処理装置
５１　　粒子ビーム源
５３　　表面処理用ステージ
５４　　水導入口
５５　　水ガス供給部
５６　　弁
６１　　内側支持部
６２　　外側支持部
６３　　凹部
６４　　真空吸着孔
６５　　水噴射口
６６　　水槽
７０　　搬送部
７１　　搬送ロボット
８０　　加熱手段
９０　　搬出入部
１３１　ダイピッカ
１３５　チップ供給機
３９１　プレート部
３９２　駆動部
ＡＸ　　チップ搬送部の回転軸
ＣＰ　　チップ
ＷＡ　　基板
ＭＲ　　金属領域
ＮＲ　　非金属領域
ＵＴ　　接合部

Claims (52)

  1. 　一つ又は複数の金属領域を有するチップ側接合面を有する複数のチップを、複数の接合部を有する基板に接合する方法であって、
    　チップ側接合面の少なくとも金属領域を、所定の運動エネルギーを有する粒子を衝突させることにより表面活性化処理し、かつ水を付着させることにより親水化処理するステップと、
    　基板の接合部を、所定の運動エネルギーを有する粒子を衝突させることにより表面活性化処理し、かつ水を付着させることにより親水化処理するステップと、
    　表面活性化処理されかつ親水化処理された複数のチップを、それぞれ、チップの金属領域が基板の接合部に接触するように、表面活性化処理されかつ親水化処理された基板の対応する接合部上に取り付けるステップと、
    　基板と基板上に取り付けられた複数のチップとを含む構造体を加熱するステップと、
    を備えた方法。
  2. 　前記複数のチップを基板の対応する接合部上に取り付けるステップは、チップの金属領域が基板の接合部に接触する際に、０．１秒から１０秒に亘り、チップの金属領域及び基板の接合部を摂氏１００度から摂氏３５０度の温度となるように加熱することで行われる、請求項１に記載の方法。
  3. 　前記チップ側接合面への水の付着及び基板の接合部への水の付着は、それぞれ、チップ側接合面及び基板の接合部の周りの雰囲気における相対湿度が１０％から１００％となるように制御されることで行われる、請求項１又は２に記載の方法。
  4. 　前記チップ側接合面への水の付着及び基板の接合部への水の付着は、表面活性化処理の後、チップ側接合面及び基板の接合部をそれぞれ大気に暴露することなくチャンバ内で行われる、請求項３に記載の方法。
  5. 　前記チップ側接合面を親水化処理するステップの後、前記複数のチップを基板の対応する接合部上に取り付けるステップの前に、チップ側接合面に水を付着させる水付着ステップを更に備える、請求項１から４のいずれか一項に記載の方法。
  6. 　前記水付着ステップは、チップ側接合面の金属領域に水を吹き付けることで行われる、請求項５に記載の方法。
  7. 　前記水付着ステップは、チップ側接合面の金属領域を液体状の水に浸漬させることで行われる、請求項５に記載の方法。
  8. 　前記粒子は、Ｎｅ，Ａｒ，Ｋｒ，Ｘｅからなる群から選ばれる元素の中性原子、イオン若しくはラジカル又はこれらを混合したものである、請求項１から７のいずれか一項に記載の方法。
  9. 　前記粒子の運動エネルギーは、１ｅＶから２ｋｅＶである、請求項１から８のいずれか一項に記載の方法。
  10. 　複数のチップ又は基板に対して交番電圧を印加することで、チップ側接合面又は基板の接合部の周りに前記粒子を含むプラズマを発生させ、プラズマ中の前記粒子を前記電圧によりチップ側接合面又は基板の接合部に向けて加速させることにより、粒子に所定の運動エネルギーを付与する、請求項９に記載の方法。
  11. 　前記チップ側接合面又は基板の接合部から離間された位置から、前記チップ側接合面又は基板の接合部に向けて所定の運動エネルギーを有する粒子を放射する、請求項９に記載の方法。
  12. 　前記チップ側接合面は金属領域以外の領域に非金属領域を有し、当該非金属領域は樹脂により形成される、請求項１１に記載の方法。
  13. 　前記複数のチップを基板の対応する接合部上に取り付けるステップは、前記チップと前記基板とを互いに近接する方向に加圧するステップを含み、当該加圧ステップは、金属領域に対して０．３～６００ＭＰａの圧力で行われる、請求項１から１２のいずれか一項に記載の方法。
  14. 　前記加圧ステップは、チップあたり１００Ｎ以上の力、又は金属領域に対して１５０ＭＰａ以上の圧力を印加することで行われる、請求項１３に記載の方法。
  15. 　前記基板と基板上に取り付けられた複数のチップとを含む構造体を加熱するステップは、摂氏１００度以上、前記金属領域を形成する金属の融点未満の温度で、１０分から１００時間に亘って行われる、請求項１から１４のいずれか一項に記載の方法。
  16. 　前記基板と基板上に取り付けられた複数のチップとを含む構造体を加熱するステップは、前記基板と前記基板に接合された複数のチップとを、互いに近接する方向に加圧するステップを含む、請求項１から１５のいずれか一項に記載の方法。
  17. 　前記基板と基板上に取り付けられた複数のチップとを含む構造体を加熱するステップは、還元雰囲気中で行われる還元処理ステップを含む、請求項１５又は１６に記載の方法。
  18. 　前記還元処理ステップ前に、前記構造体の周りの雰囲気を真空引きし、
    　前記還元雰囲気は水素を含むガスである、
    請求項１７に記載の方法。
  19. 　前記還元処理ステップ後に、前記基板と前記基板に接合された複数のチップとを、互いに近接する方向に加圧するステップを行う、請求項１７又は１８に記載の方法。
  20. 　前記金属領域は、銅（Ｃｕ）、はんだ材料、金（Ａｕ）及びこれらの合金からなる群から選ばれる材料により形成されている、請求項１から１９のいずれか一項に記載の方法。
  21. 　チップ側接合面は金属領域以外の領域に非金属領域を有し、金属領域と非金属領域の表面はほぼ同一面上にある、請求項１から２０のいずれか一項に記載の方法。
  22. 　チップ側接合面の非金属領域は、疎水化処理されたチップ側疎水化領域を有し、
    　基板の接合部は、チップの金属領域に対応する接合領域と、疎水化処理された基板側疎水化領域とを有し、
    　前記複数のチップを基板の対応する接合部上に取り付けるステップは、チップの金属領域と基板の親水化処理された接合領域とが接触するように行われる、請求項２１に記載の方法。
  23. 　前記金属領域は、チップ側接合面の金属領域以外の領域に対して突出するように形成されている、請求項１から２０のいずれか一項に記載の方法。
  24. 　前記金属領域は、一つ又は複数の第一の金属領域と当該第一の金属領域を囲むように形成された閉じた環状の第二の金属領域とを有する、請求項２３に記載の方法。
  25. 　チップに所定の検査を行い、良好と判断されたチップのみを供給するステップを更に含む、請求項１から２４のいずれか一項に記載の方法。
  26. 　前記親水化処理ステップの後に、親水化処理ステップにより生成したＯＨ基を残し、付着した水分子をチップ側接合面上から除去するステップを更に備える、請求項１から２５のいずれか一項に記載の方法。
  27. 　一つ又は複数の金属領域を有する第一接合面と当該第一接合面の裏側に位置する第二接合面とを有する所定数のチップからなるチップ層を、複数の層に亘り、複数の接合部を有する基板上に積層して接合する方法であって、
    　当該方法は、
    　チップの第一接合面の少なくとも金属領域を、所定の運動エネルギーを有する粒子を衝突させることにより表面活性化処理し、かつ水を付着させることにより親水化処理するステップと、
    　基板の接合部を、所定の運動エネルギーを有する粒子を衝突させることにより表面活性化処理し、かつ水を付着させることにより親水化処理するステップと、
    　表面活性化処理されかつ親水化処理された所定数のチップを、それぞれ、チップの金属領域が基板の接合部に接触するように、表面活性化処理されかつ親水化処理された基板の対応する接合部上に取り付けるステップと、
    　次に取り付けるべき所定数のチップの第一接合面の少なくとも金属領域を、所定の運動エネルギーを有する粒子を衝突させることにより表面活性化処理し、かつ水を付着させることにより親水化処理するステップと、
    　基板上に積層されているチップの中で最上層の所定数のチップの第二接合面を、所定の運動エネルギーを有する粒子を衝突させることにより表面活性化し、かつ水を付着させることにより親水化処理するステップと、
    　表面活性化処理されかつ親水化処理された前記次に取り付けるべき所定数のチップを、それぞれ、当該チップの金属領域が前記最上層の所定数のチップの第二接合面に接触するように、表面活性化処理されかつ親水化処理された前記最上層の所定数のチップ上に取り付けるステップと、
    　複数のチップ層に亘りチップを基板上に取り付けた後に、基板と基板上に取り付けられたチップとを含む構造体を加熱するステップと、
    　を備えた方法。
  28. 　一つ又は複数の金属領域を有するチップ側接合面を有する複数のチップを、複数の接合部を有する基板に接合する装置であって、
    　チップ側接合面の少なくとも金属領域を表面活性化処理するために、所定の運動エネルギーを有する粒子を当該チップ側接合面に対して衝突させるチップ用表面活性化処理手段と、
    　基板の接合部を表面活性化処理するために、所定の運動エネルギーを有する粒子を当該基板の接合部に対して衝突させる基板用表面活性化処理手段と、
    　表面活性化処理されたチップの金属領域を親水化処理するために、当該チップの金属領域に水を付着させるチップ用親水化処理手段と、
    　表面活性化処理された基板の接合部を親水化処理するために、当該基板の接合部に水を付着させる基板用親水化処理手段と、
    　複数のチップを、それぞれ、チップの金属領域が基板の接合部に接触するように、基板の対応する接合部上に取り付けるチップ取付手段と、
    を備えた装置。
  29. 　前記チップ用表面活性化処理手段により表面活性化処理され、前記チップ用親水化処理手段により親水化処理されたチップ側接合面に水を付着させる水付着手段を更に備えた、請求項２８に記載の装置。
  30. 　前記チップ取付手段は、チップを基板に向けて搬送するチップ搬送手段と、当該チップ搬送手段により搬送されたチップを受け取って基板上に載置するチップ載置手段とを有して構成され、
    　前記水付着手段は、チップ搬送手段に設けられて、チップ載置手段がチップを受け取った後にチップ側接合面に水を吹き付ける、請求項２９に記載の装置。
  31. 　前記水付着手段は、チップ搬送手段に形成された孔部を有して構成され、当該孔部を通して水がチップ側接合面に吹き付けられる、請求項３０に記載の装置。
  32. 　前記孔部は、チップを真空吸着するためにも使用される、請求項３１に記載の装置。
  33. 　前記水付着手段は、チップ取付手段によりチップが移動させられる経路上に配置されて、チップが水付着手段を通過するときにチップ側接合面に向かって水を吹き付ける、請求項２９に記載の装置。
  34. 　前記水付着手段は、チップ取付手段によりチップが移動させられる経路上に配置されて、液体状の水を収容する水槽を含む、請求項２９に記載の装置。
  35. 　チップ用表面活性化処理手段と基板用表面活性化処理手段とは、それぞれ、複数のチップと基板とに対して交番電圧を印加することで、チップ側接合面と基板の接合部との周りに前記粒子を含むプラズマを発生させ、プラズマ中の前記粒子を前記電圧によりチップ側接合面と基板の接合部とに向けて加速させることにより、粒子に所定の運動エネルギーを付与する、プラズマ発生装置を有して構成される、請求項２８から３４のいずれか一項に記載の装置。
  36. 　チップ用表面活性化処理手段と基板用表面活性化処理手段とは、それぞれ、チップ側接合面と基板の接合部とから離間されて配置され、チップ側接合面と基板の接合部とに向けて所定の運動エネルギーを有する粒子を放射する、粒子ビーム源を有して構成される、請求項２８から３５のいずれか一項に記載の装置。
  37. 　チップ用親水化処理手段と基板用親水化処理手段とは、一つの親水化処理手段により実現される、請求項２８から３６のいずれか一項に記載の装置。
  38. 　チップ用表面活性化処理手段とチップ用親水化処理手段とは、共通の粒子ビーム源を有する、請求項２８から３７のいずれか一項に記載の装置。
  39. 　前記チップ取付手段は、基板の表面に対してチップを垂直方向に移動させるように構成されたヘッドを有し、
    　前記装置は、
    　　前記チップの移動方向に垂直な面方向に基板を移動可能に支持するステージと、
    　　当該ステージをチップの移動方向に対して固定し、チップ取付手段を前記チップの移動方向に垂直な面方向に対して固定するように支持するフレームと、
    を更に有し、
    　接触しているチップと基板とに対して、チップに対して１００Ｎ以上の力又はチップの金属領域に対して１５０ＭＰａ以上の圧力を印加することができる、請求項２８から３８のいずれか一項に記載の装置。
  40. 　前記チップ取付手段は、チップを基板の対応する接合部上に取り付ける際に、前記チップと前記基板とを互いに近接する方向に加圧する手段を更に有し、前記加圧手段は、チップの金属領域に０．３～６００ＭＰａの圧力を印加する、請求項２８から３９のいずれか一項に記載の装置。
  41. 　前記複数のチップと前記基板とを含む構造体を加熱するための加熱手段を更に備えた、請求項２８から４０のいずれか一項に記載の装置。
  42. 　前記複数のチップと前記基板とを含む構造体を加熱する際に、当該構造体の雰囲気に還元性ガスを導入する還元処理手段を更に備えた、請求項４１に記載の装置。
  43. 　前記還元処理手段は、前記還元性ガスとして、水素を含むガスを前記構造体の雰囲気に導入するように構成され、
    　前記構造体の雰囲気を真空引きする真空引き手段を更に有する、請求項４２に記載の装置。
  44. 　一つ又は複数の金属領域を有する第一接合面を有する複数のチップからなるチップ層を、複数の層に亘り、複数の接合部を有する基板上に積層して接合する装置であって、
    　チップの第一接合面を表面活性化処理するために、チップの第一接合面に対して所定の運動エネルギーを有する粒子を衝突させる第一接合面用表面活性化処理手段と、
    　チップの第一接合面の裏側に位置する第二接合面を表面活性化処理するために、チップの第二接合面に対して所定の運動エネルギーを有する粒子を衝突させるチップ第二接合面用表面活性化処理手段と、
    　基板の接合部を表面活性化処理するために、基板の接合部に対して所定の運動エネルギーを有する粒子を衝突させる基板用表面活性化処理手段と、
    　表面活性化処理されたチップの第一接合面を親水化処理するために、チップの第一接合面に水を付着させるチップ第一接合面用親水化処理手段と、
    　表面活性化処理されたチップの当該第一接合面の裏側に位置する第二接合面を親水化処理するために、チップの第二接合面に水を付着させるチップ第二接合面用親水化処理手段と、
    　基板の接合部を親水化処理するために、基板の接合部に水を付着させる基板用親水化処理手段と、
    　チップの金属領域が基板の接合部に接触するように、チップを基板の対応する接合部上に取り付け、基板上に取り付けられているチップの第二接合面に次に取り付けられるチップの第一接合面が接触するように、当該チップを基板上に取り付けられているチップ上に取り付けるチップ取付手段と、
    を備えた装置。
  45. 　前記基板と前記基板上に複数の層に亘り積層された複数のチップとを含む構造体を加熱するための加熱手段を更に備えた、請求項４４に記載の装置。
  46. 　基板と基板上に取り付けられた複数のチップとを含む構造体であって、請求項１から２６のいずれか一項に記載の、一つ又は複数の金属領域を有するチップ側接合面を有する複数のチップを、複数の接合部を有する基板に接合する方法により形成された、基板と基板上に取り付けられた複数のチップとを含む構造体。
  47. 　基板と基板上に複数層に亘り取り付けられたチップとを含む構造体であって、請求項２７に記載の、一つ又は複数の金属領域を有する第一接合面と当該第一接合面の裏側に位置する第二接合面とを有する所定数のチップからなるチップ層を、複数の層に亘り、複数の接合部を有する基板上に積層して接合する方法により形成された、基板と基板上に複数層に亘り取り付けられたチップとを含む構造体。
  48. 　一つ又は複数の金属領域を有するチップ側接合面を有する複数のチップを、複数の接合部を有する基板に接合する方法であって、
    　チップ側接合面の少なくとも金属領域を、所定の運動エネルギーを有する粒子を衝突させることにより表面活性化処理し、かつ水を付着させることにより親水化処理するステップと、
    　基板の接合部を、所定の運動エネルギーを有する粒子を衝突させることにより表面活性化処理し、かつ水を付着させることにより親水化処理するステップと、
    　表面活性化処理されかつ親水化処理された複数のチップを、それぞれ、チップの金属領域が基板の接合部に接触するように、表面活性化処理されかつ親水化処理された基板の対応する接合部上に取り付けるステップと、
    　基板と基板上に取り付けられた複数のチップとを含む構造体を加熱するステップと、
    を備え、
    　前記チップは厚さが１０μｍ～３００μｍである、
    方法。
  49. 　前記複数のチップを基板の対応する接合部上に取り付けるステップは、チップの金属領域を構成する材料を融点未満の固相状態に加熱することを含む、請求項４８に記載の方法。
  50. 　前記複数のチップを基板の対応する接合部上に取り付けるステップの前に、平坦な表面を有する基板で金属領域の表面を押圧するステップを更に備える、請求項４８又は４９に記載の方法。
  51. 　前記構造体を加熱するステップは、チップの金属領域を構成する材料を融点未満の固相状態で加熱することで行われる、請求項４８から５０のいずれか一項に記載の方法。
  52. 　一つ又は複数の金属領域を有するチップ側接合面を有する複数のチップを、複数の接合部を有する基板に接合する方法であって、
    　表面活性化処理された複数のチップを表面活性化処理された基板の対応する接合部上に取り付けるステップと、
    　基板と基板上に取り付けられた複数のチップとを含む構造体を加熱するステップと、
    を備え、
    　前記複数のチップを前記基板の対応する接合部上に取り付けるステップは、チップの金属領域を構成する材料を融点未満の固相状態で加熱することで行われる、
    方法。
PCT/JP2013/062100 2012-04-24 2013-04-24 チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体 WO2013161891A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020147031522A KR102103811B1 (ko) 2012-04-24 2013-04-24 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체
JP2014512656A JP6337400B2 (ja) 2012-04-24 2013-04-24 チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体
US14/397,038 US9142532B2 (en) 2012-04-24 2013-04-24 Chip-on-wafer bonding method and bonding device, and structure comprising chip and wafer

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2012099152 2012-04-24
JP2012-099152 2012-04-24
JP2012-275915 2012-12-18
JP2012275915 2012-12-18
JP2013034988 2013-02-25
JP2013-034988 2013-02-25

Publications (1)

Publication Number Publication Date
WO2013161891A1 true WO2013161891A1 (ja) 2013-10-31

Family

ID=49483199

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/062100 WO2013161891A1 (ja) 2012-04-24 2013-04-24 チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体

Country Status (4)

Country Link
US (1) US9142532B2 (ja)
JP (1) JP6337400B2 (ja)
KR (1) KR102103811B1 (ja)
WO (1) WO2013161891A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119717A (ja) * 2009-11-04 2011-06-16 Bondtech Inc 接合システムおよび接合方法
JP2015151453A (ja) * 2014-02-13 2015-08-24 リンテック株式会社 伸長可能シートおよび積層チップの製造方法
JP2016117092A (ja) * 2014-12-22 2016-06-30 ボンドテック株式会社 接合方法、接合装置及び接合物を含む構造体
JP2017028156A (ja) * 2015-07-24 2017-02-02 新光電気工業株式会社 実装構造体及びその製造方法
CN107871684A (zh) * 2016-09-26 2018-04-03 捷进科技有限公司 倒装芯片贴装机以及半导体器件的制造方法
JP2018531405A (ja) * 2015-08-11 2018-10-25 オラクル・インターナショナル・コーポレイション 自己組立てられ且つ縦方向に整列されるマルチチップモジュール
CN112216642A (zh) * 2019-07-09 2021-01-12 美科米尚技术有限公司 液体辅助黏合方法
JP2021010022A (ja) * 2020-10-13 2021-01-28 日亜化学工業株式会社 発光装置の製造方法
WO2021020124A1 (ja) * 2019-07-26 2021-02-04 株式会社新川 実装装置
CN112670238A (zh) * 2019-10-16 2021-04-16 英飞凌科技奥地利有限公司 在电气部件与电子部件之间形成互连的方法
JP2021097234A (ja) * 2019-12-16 2021-06-24 エーエスエム・テクノロジー・シンガポール・ピーティーイー・リミテッド ダイホルダーモーションテーブルを備えたダイボンドヘッド装置
US11145618B2 (en) 2018-03-06 2021-10-12 Sharp Kabushiki Kaisha Bonding equipment
US11476291B2 (en) 2014-04-23 2022-10-18 Sony Corporation Semiconductor device and method of manufacturing thereof

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6278760B2 (ja) * 2014-03-11 2018-02-14 株式会社ディスコ チップ整列方法
US20150318259A1 (en) * 2014-05-02 2015-11-05 KyungOe Kim Integrated circuit packaging system with no-reflow connection and method of manufacture thereof
US9515017B2 (en) 2014-12-18 2016-12-06 Intel Corporation Ground via clustering for crosstalk mitigation
JP6341190B2 (ja) * 2015-02-16 2018-06-13 株式会社デンソー 半導体装置の製造方法
US10014272B2 (en) * 2015-05-11 2018-07-03 Asm Technology Singapore Pte Ltd Die bonding with liquid phase solder
CN105470173B (zh) * 2015-12-15 2018-08-14 上海微电子装备（集团）股份有限公司 一种芯片接合系统及方法
WO2018146880A1 (ja) * 2017-02-09 2018-08-16 ボンドテック株式会社 部品実装システム、樹脂成形装置、部品実装方法および樹脂成形方法
KR20240010753A (ko) * 2017-03-02 2024-01-24 에베 그룹 에. 탈너 게엠베하 칩들을 본딩하기 위한 방법 및 디바이스
FR3065321B1 (fr) * 2017-04-14 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
FR3066320B1 (fr) * 2017-05-11 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
KR102081703B1 (ko) * 2018-11-09 2020-02-28 세메스 주식회사 본딩 장치 및 본딩 방법
KR102201889B1 (ko) * 2018-11-13 2021-01-13 세메스 주식회사 본딩 장치 및 본딩 방법
KR102242197B1 (ko) * 2018-11-20 2021-04-22 세메스 주식회사 본딩 장치 및 본딩 방법
KR102306763B1 (ko) * 2018-11-20 2021-10-01 세메스 주식회사 친수성 계측 장치, 친수성 계측 방법, 본딩 장치 및 본딩 방법
KR20200060559A (ko) * 2018-11-20 2020-06-01 세메스 주식회사 본딩 장치 및 본딩 방법
US11205633B2 (en) * 2019-01-09 2021-12-21 Kulicke And Soffa Industries, Inc. Methods of bonding of semiconductor elements to substrates, and related bonding systems
US11515286B2 (en) 2019-01-09 2022-11-29 Kulicke And Soffa Industries, Inc. Methods of bonding of semiconductor elements to substrates, and related bonding systems
KR102136129B1 (ko) * 2019-03-15 2020-07-23 세메스 주식회사 본딩 장치 및 본딩 방법
US10986737B2 (en) * 2019-03-28 2021-04-20 Mikro Mesa Technology Co., Ltd. Method of restricting micro device on conductive pad
KR102659865B1 (ko) 2019-03-29 2024-04-24 삼성전자주식회사 디스플레이 모듈 및 디스플레이 모듈의 제조 방법
US10672736B1 (en) * 2019-04-01 2020-06-02 Mikro Mesa Technology Co., Ltd. Method of liquid assisted micro cold binding
US11784099B2 (en) 2019-07-09 2023-10-10 Mikro Mesa Technology Co., Ltd. Method for replacing or patching element of display device
US10964662B2 (en) * 2019-07-10 2021-03-30 Mikro Mesa Technology Co., Ltd. Method of transferring micro device
US10790246B1 (en) * 2019-07-10 2020-09-29 Mikro Mesa Technology Co., Ltd. Method of transferring different types of micro devices
US10910239B1 (en) * 2019-07-10 2021-02-02 Mikro Mesa Technology Co., Ltd. Method of transferring micro devices and device transfer system
KR102365660B1 (ko) 2019-08-27 2022-02-18 세메스 주식회사 다이 픽업 모듈 및 이를 포함하는 다이 본딩 장치
US11335828B2 (en) * 2019-12-08 2022-05-17 Mikro Mesa Technology Co., Ltd. Method of handling micro device
US20220059406A1 (en) * 2020-08-21 2022-02-24 Advanced Semiconductor Engineering, Inc. Method for manufacturing semiconductor package
CN112289695B (zh) * 2020-09-22 2023-03-21 中国电子科技集团公司第二十九研究所 一种用于多焊件自动共晶的通用共晶装置及共晶方法
KR102233338B1 (ko) 2020-10-12 2021-03-29 주식회사 저스템 플립칩 본딩 산화 방지 장치
EP3993021A1 (en) * 2020-11-03 2022-05-04 Infineon Technologies AG Method of manufacturing a bonded substrate stack
KR20220065292A (ko) 2020-11-13 2022-05-20 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11735575B2 (en) 2021-05-27 2023-08-22 International Business Machines Corporation Bonding of bridge to multiple semiconductor chips
CN113745095A (zh) * 2021-09-03 2021-12-03 湖北三维半导体集成创新中心有限责任公司 键合表面的金属氧化物的清洁方法
KR102630226B1 (ko) * 2021-09-23 2024-01-29 한화정밀기계 주식회사 하이브리드 본딩 장치 및 이를 이용하는 하이브리드 본딩 방법
US11756925B2 (en) * 2021-10-22 2023-09-12 Applied Materials, Inc. Methods and apparatus for vacuum processing a substrate
WO2023144972A1 (ja) * 2022-01-27 2023-08-03 東京エレクトロン株式会社 基板処理装置、及び基板処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003308889A (ja) * 2002-04-15 2003-10-31 Bridgestone Corp 太陽電池及びその製造方法
JP2003306992A (ja) * 2002-04-15 2003-10-31 Bridgestone Corp 防汚性パネル建材
JP2011060941A (ja) * 2009-09-09 2011-03-24 Tokyo Electron Ltd 半導体装置の製造方法
JP2011192663A (ja) * 2010-03-11 2011-09-29 Tokyo Electron Ltd 実装方法及び実装装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283468A (en) * 1988-05-30 1994-02-01 Canon Kabushiki Kaisha Electric circuit apparatus
JP2786700B2 (ja) * 1989-11-29 1998-08-13 株式会社日立製作所 半導体集積回路装置の製造方法および製造装置
JP2003152027A (ja) 2001-11-13 2003-05-23 Matsushita Electric Ind Co Ltd 半導体実装体の製造装置および製造方法
JP4797677B2 (ja) * 2006-02-14 2011-10-19 旭硝子株式会社 マルチチップ素子とその製造方法
JP2009110995A (ja) * 2007-10-26 2009-05-21 Toray Eng Co Ltd ３次元実装方法及び装置
JP5732652B2 (ja) * 2009-11-04 2015-06-10 ボンドテック株式会社 接合システムおよび接合方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003308889A (ja) * 2002-04-15 2003-10-31 Bridgestone Corp 太陽電池及びその製造方法
JP2003306992A (ja) * 2002-04-15 2003-10-31 Bridgestone Corp 防汚性パネル建材
JP2011060941A (ja) * 2009-09-09 2011-03-24 Tokyo Electron Ltd 半導体装置の製造方法
JP2011192663A (ja) * 2010-03-11 2011-09-29 Tokyo Electron Ltd 実装方法及び実装装置

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119717A (ja) * 2009-11-04 2011-06-16 Bondtech Inc 接合システムおよび接合方法
JP2015151453A (ja) * 2014-02-13 2015-08-24 リンテック株式会社 伸長可能シートおよび積層チップの製造方法
TWI657550B (zh) * 2014-02-13 2019-04-21 日商琳得科股份有限公司 可延伸片材以及積層晶片之製造方法
KR102619737B1 (ko) * 2014-04-23 2024-01-02 소니그룹주식회사 반도체 장치 및 그 제조 방법
KR20230030021A (ko) * 2014-04-23 2023-03-03 소니그룹주식회사 반도체 장치 및 그 제조 방법
US11476291B2 (en) 2014-04-23 2022-10-18 Sony Corporation Semiconductor device and method of manufacturing thereof
JP2016117092A (ja) * 2014-12-22 2016-06-30 ボンドテック株式会社 接合方法、接合装置及び接合物を含む構造体
JP2017028156A (ja) * 2015-07-24 2017-02-02 新光電気工業株式会社 実装構造体及びその製造方法
JP2018531405A (ja) * 2015-08-11 2018-10-25 オラクル・インターナショナル・コーポレイション 自己組立てられ且つ縦方向に整列されるマルチチップモジュール
JP7039458B2 (ja) 2015-08-11 2022-03-22 オラクル・インターナショナル・コーポレイション 自己組立てられ且つ縦方向に整列されるマルチチップモジュール
CN107871684A (zh) * 2016-09-26 2018-04-03 捷进科技有限公司 倒装芯片贴装机以及半导体器件的制造方法
US11145618B2 (en) 2018-03-06 2021-10-12 Sharp Kabushiki Kaisha Bonding equipment
CN112216642A (zh) * 2019-07-09 2021-01-12 美科米尚技术有限公司 液体辅助黏合方法
CN112216642B (zh) * 2019-07-09 2023-10-27 美科米尚技术有限公司 液体辅助黏合方法
TWI797461B (zh) * 2019-07-26 2023-04-01 日商新川股份有限公司 封裝裝置
CN113632212A (zh) * 2019-07-26 2021-11-09 株式会社新川 封装装置
JPWO2021020124A1 (ja) * 2019-07-26 2021-11-11 株式会社新川 実装装置
WO2021020124A1 (ja) * 2019-07-26 2021-02-04 株式会社新川 実装装置
JP7165445B2 (ja) 2019-07-26 2022-11-04 株式会社新川 実装装置
CN112670238A (zh) * 2019-10-16 2021-04-16 英飞凌科技奥地利有限公司 在电气部件与电子部件之间形成互连的方法
TWI794682B (zh) * 2019-12-16 2023-03-01 新加坡商先進科技新加坡有限公司 具有晶片固持器運動台的晶片鍵合頭設備
JP7209680B2 (ja) 2019-12-16 2023-01-20 エーエスエムピーティー・シンガポール・ピーティーイー・リミテッド ダイホルダーモーションテーブルを備えたダイボンドヘッド装置
US11776930B2 (en) 2019-12-16 2023-10-03 Asmpt Singapore Pte. Ltd. Die bond head apparatus with die holder motion table
JP2021097234A (ja) * 2019-12-16 2021-06-24 エーエスエム・テクノロジー・シンガポール・ピーティーイー・リミテッド ダイホルダーモーションテーブルを備えたダイボンドヘッド装置
JP2021010022A (ja) * 2020-10-13 2021-01-28 日亜化学工業株式会社 発光装置の製造方法
JP7078868B2 (ja) 2020-10-13 2022-06-01 日亜化学工業株式会社 発光装置の製造方法

Also Published As

Publication number Publication date
US9142532B2 (en) 2015-09-22
KR102103811B1 (ko) 2020-04-23
KR20150006845A (ko) 2015-01-19
JP6337400B2 (ja) 2018-06-06
US20150048523A1 (en) 2015-02-19
JPWO2013161891A1 (ja) 2015-12-24

Similar Documents

Publication Publication Date Title
JP6337400B2 (ja) チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体
JP2013243333A (ja) チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体
JP4050732B2 (ja) 半導体装置およびその製造方法
US11854795B2 (en) Integrate rinse module in hybrid bonding platform
WO2012133760A1 (ja) 電子部品実装方法、電子部品実装システムおよび基板
JP2013251405A (ja) 金属領域を有する基板の接合方法
US20210134782A1 (en) Method and device for bonding of chips
JP5732652B2 (ja) 接合システムおよび接合方法
JP6429179B2 (ja) 基板接合装置および基板接合方法
KR20140051243A (ko) 접합 시스템, 기판 처리 시스템 및 접합 방법
CN112640039A (zh) 接合系统以及接合方法
JP2012079836A (ja) 基板積層体、貼り合わせ装置、剥離装置、および基板の製造方法
JP6569107B2 (ja) 接合方法、接合装置及び接合物を含む構造体
JP2004071611A (ja) 電子部品装着装置および電子部品装着方法
JP2002050861A (ja) 常温接合装置及び方法
JP3970732B2 (ja) 接合方法および装置
CN111199892A (zh) 键合装置及键合方法
Puligadda Temporary Bonding for Enabling Three‐Dimensional Integration and Packaging
US9385010B2 (en) Multiple swivel arm design in hybrid bonder
US20220102185A1 (en) Semiconductor manufacturing apparatus including bonding head
WO2016084643A1 (ja) 前工程－後工程一体化システム
JP6425317B2 (ja) 金属領域を有する基板の接合方法
CN115706009A (zh) 用集成常压等离子体处理进行微电子组件处理的方法及设备
CN115527875A (zh) 晶圆接合系统及其方法
CN117542782A (zh) 工件处理方法和工件处理装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13781282

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014512656

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14397038

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20147031522

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 13781282

Country of ref document: EP

Kind code of ref document: A1