KR20150006845A - 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체 - Google Patents

칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체 Download PDF

Info

Publication number
KR20150006845A
KR20150006845A KR1020147031522A KR20147031522A KR20150006845A KR 20150006845 A KR20150006845 A KR 20150006845A KR 1020147031522 A KR1020147031522 A KR 1020147031522A KR 20147031522 A KR20147031522 A KR 20147031522A KR 20150006845 A KR20150006845 A KR 20150006845A
Authority
KR
South Korea
Prior art keywords
chip
substrate
bonding
chips
water
Prior art date
Application number
KR1020147031522A
Other languages
English (en)
Other versions
KR102103811B1 (ko
Inventor
다다또모 스가
아키라 야마우치
Original Assignee
본드테크 가부시키가이샤
다다또모 스가
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 본드테크 가부시키가이샤, 다다또모 스가 filed Critical 본드테크 가부시키가이샤
Publication of KR20150006845A publication Critical patent/KR20150006845A/ko
Application granted granted Critical
Publication of KR102103811B1 publication Critical patent/KR102103811B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K31/00—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups
    • B23K31/02—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups relating to soldering or welding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K37/00—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K37/00—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups
    • B23K37/04—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups for holding or positioning work
    • B23K37/0408—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups for holding or positioning work for planar work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/0384—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/2755—Selective modification
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2782—Applying permanent coating, e.g. in-situ coating
    • H01L2224/27823—Immersion coating, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/27845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7501—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H01L2224/75102—Vacuum chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75283—Means for applying energy, e.g. heating means by infrared heating, e.g. infrared heating lamp
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/7531—Shape of other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H01L2224/75501—Cooling means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H01L2224/75502—Cooling means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75701—Means for aligning in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75802—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75841—Means for moving parts of the bonding head
    • H01L2224/75842—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80054—Composition of the atmosphere
    • H01L2224/80065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/8022—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/8022—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8023—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8082—Diffusion bonding
    • H01L2224/8083—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8123—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/8183—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8323—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83234—Applying energy for connecting using means for applying energy being within the device, e.g. integrated heater
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8334—Bonding interfaces of the layer connector
    • H01L2224/83355—Bonding interfaces of the layer connector having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

접합 계면에 수지 등의 바람직하지 않은 잔존물을 남기지 않도록 하여 칩과 웨이퍼 사이 또는 적층된 복수의 칩 사이의 전기적 접속을 확립하여 기계적 강도를 올리는 웨이퍼 상에 칩을 효율적으로 접합하는 기술을 제공하는 것. 금속 영역을 가지는 칩측 접합면을 가지는 복수의 칩을 복수의 접합부를 가지는 기판에 접합하는 방법이, 칩측 접합면의 금속 영역을 표면 활성화 처리하고 또한 친수화 처리하는 단계(S1)와, 기판의 접합부를 표면 활성화 처리하고 또한 친수화 처리하는 단계(S2)와, 표면 활성화 처리되면서 친수화 처리된 복수의 칩을 각각 칩의 금속 영역이 기판의 접합부에 접촉하도록 표면 활성화 처리되면서 친수화 처리된 기판의 대응하는 접합부 상에 장착하는 단계(S3)와, 기판과 기판 상에 장착된 복수의 칩을 포함하는 구조체를 가열하는 단계(S4)를 구비한다.

Description

칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체{Chip-on-wafer bonding method and bonding device, and structure comprising chip and wafer}
본원발명은, 웨이퍼 상에 칩을 실장하기 위한 칩 온 웨이퍼(COW, Chip-On-Wafer) 접합 방법 및 그 접합 장치, 및 웨이퍼와 웨이퍼 상에 접합된 복수의 칩을 포함하는 구조체에 관한 것이다.
일렉트로닉스 분야에서는 디바이스 실장의 한층 더 고밀도화가 요구되고 있다. 그래서, 이미 패키지된 반도체 집적 회로(칩)를 플립칩 실장 기법에 의해 웨이퍼(기판) 상에 접합하는 기술이 주목을 받고 있다. 칩은 범프(돌기) 형상 또는 평탄한 금속 영역을 가지고 있고, 이 금속 영역을 통해 칩과 웨이퍼 사이 혹은 칩이 3차원적으로 적층되는 경우에는 적층된 복수의 칩 사이의 전기적 접속을 확립할 수 있다. 또한, 칩은 기계적 강도를 올리기 위해 웨이퍼 또는 다른 칩과 접합하기 위한 부위를 가져도 되고, 이 부위는 금속 영역으로서 구성되기도 한다. 그리고, 칩과 웨이퍼 사이 또는 적층된 복수의 칩 사이에서 상기 금속 영역을 통해 전기적 접속을 확립하여 기계적 강도를 올림으로써, 칩과 웨이퍼 사이 또는 적층된 복수의 칩 사이의 전기 신호 주고받음의 고속화와 전자 디바이스 실장의 고밀도화를 실현할 수 있다.
플립칩 실장 기법에서의 칩의 접합을 위해, 비도전성 수지(NCP, Non Conductive Paste)를 이용하는 수법이 개발되어 있다. 칩이 접합되는 기판 표면에 도포된 NCP의 층에 칩을 밀어넣고, 칩의 금속 영역을 기판 상의 금속 영역 등의 소정 부위에 접촉시켜 가접합을 행한다. 그 후, 소정의 열처리를 실시하는 본접합을 행하여 칩과 웨이퍼(기판) 사이의 전기적 접속을 확립하여 기계적 강도를 올린다. NCP는 칩 온 웨이퍼 접합을 위해 납프리화에 따라 일반적으로 채용되고 있는 재료로서, 칩을 기판에 대해 접착 또는 가고정하는 기능을 가짐과 동시에, 접합된 칩과 웨이퍼 사이의 간극을 메워 칩과 웨이퍼 사이의 기계적 강도를 올리고 접합면을 환경으로부터 보호하는 언더필재로서 사용되고 있다.
또한, NCP를 사용하지 않는 플립칩 실장 기법으로서 범프 선단이 땜납 재료로 형성된 칩을 기판 상의 소정 부위에 접합하는 것이 행해지고 있다. 또한, 일반적으로 땜납 접합시에는 땜납의 젖음성을 향상시키기 위해 플럭스가 사용되므로, 접합 완료 후에 찌꺼기의 플럭스를 제거하는 프로세스가 행해진다. 그러나, 칩 실장의 고밀도화, 접합면 구성의 미세화에 따라 플럭스 제거가 어려워지는 경향에 있다.
특허문헌 1: 일본공개특허 2003-152027호 공보
종래의 NCP에서 범프에 땜납 재료를 이용한 칩의 웨이퍼(기판)에의 접합 방법에서는, 수지가 칩의 땜납 범프와 기판 사이의 접합 계면에 잔존하는 문제가 있다. 칩을 기판에 소정의 힘으로 눌러 붙이거나 혹은 가접합 후에 열처리를 실시해도, NCP 등의 가접합에 이용된 수지가 접합 계면에 잔존할 수 있는 과제가 있었다. 이 잔존물은 접합 후에는 접합 계면 내에 도입되어 있으므로, 외부로부터 직접 물리적 또는 화학적으로 작용할 수 없다. 즉, 접합이 완료된 후에 상기 잔존물을 제거하기는 어렵다. 그리고, 접합 계면에 도입되어 잔존하는 수지는 칩과 기판 사이의 도전성 및 기계적 강도를 저하시켜 접합부의 신뢰성을 저하시키는 요인이 되는 과제가 있었다.
그래서, 본원발명은 접합 계면에 수지 등의 바람직하지 않은 잔존물을 남기지 않도록 하여 칩과 웨이퍼 사이 또는 적층된 복수의 칩 사이의 전기적 접속을 확립하여 기계적 강도를 올리는 웨이퍼 상에 칩을 효율적으로 접합하는 기술을 제공하는 것을 목적으로 한다.
본원에 있어서, 웨이퍼(이하, 기판이라고 부름)는 판 형상의 반도체를 포함하지만, 이에 한정되지 않고, 반도체 이외에도 유리, 세라믹스, 금속, 플라스틱 등의 재료 또는 이들의 복합 재료에 의해 형성되어 있어도 되고, 원형, 직사각형 등의 여러 가지 형상으로 형성된다.
본원에 있어서, 「칩」이란, 반도체 부품을 포함하는 성형 가공 반도체의 판 형상 부품, 패키지된 반도체 집적 회로(IC) 등의 전자 부품 등을 나타내는 넓은 개념의 용어로서 주어진다. 「칩」에는 일반적으로 「다이」라고 불리는 부품이나 기판보다 치수가 작아 복수개를 해당 기판에 접합할 수 있는 만큼의 크기를 가지는 부품 또는 소형 기판도 포함된다. 또한, 전자 부품 이외에 광 부품, 광 전자 부품, 기계 부품도 포함된다.
상기 기술적 과제를 해결하기 위해, 본원발명에 관한 하나 또는 복수의 금속 영역을 가지는 칩측 접합면을 가지는 복수의 칩을 복수의 접합부를 가지는 기판에 접합하는 방법은, 칩측 접합면의 적어도 금속 영역을 소정의 운동 에너지를 가지는 입자를 충돌시킴으로써 표면 활성화 처리하고, 또한 물을 부착시킴으로써 친수화 처리하는 단계와, 기판의 접합부를 소정의 운동 에너지를 가지는 입자를 충돌시킴으로써 표면 활성화 처리하고, 또한 물을 부착시킴으로써 친수화 처리하는 단계와, 표면 활성화 처리되면서 친수화 처리된 복수의 칩을 각각 칩의 금속 영역이 기판의 접합부에 접촉하도록 표면 활성화 처리되면서 친수화 처리된 기판의 대응하는 접합부 상에 장착하는 단계와, 기판과 기판 상에 장착된 복수의 칩을 포함하는 구조체를 가열하는 단계를 구비하도록 한 것이다. 본원발명에 의하면, 칩과 기판 사이에 청정한 접합 계면을 형성하여 양호한 도전성과 높은 기계적 강도를 가지는 칩과 기판을 포함하는 구조체를 제조할 수 있다. 또한, 본원발명은 모든 칩을 기판 상에 장착한 후에 본접합을 위한 가열 처리를 1회만 행하도록 구성함으로써, 높은 생산효율로 복수의 칩을 기판 상에 접합할 수 있는 효과를 나타낸다.
본원발명에 관한 접합 방법은, 복수의 칩을 기판의 대응하는 접합부 상에 장착하는 단계가 칩의 금속 영역이 기판의 접합부에 접촉할 때에 0.1초에서 10초에 걸쳐 칩의 금속 영역 및 기판의 접합부가 섭씨 100도에서 섭씨 350도의 온도가 되도록 가열하도록 해도 된다. 이에 의해, 가접합 후 및 본접합 후의 칩과 기판을 포함하는 구조체의 접합 강도를 향상시킬 수 있다. 접합면의 평탄도를 높인 것(예를 들어 표면 거칠기가 수 nm인 것)은, 실질적인 접촉 면적이 커지기 때문에 본래 수산기(OH기)에 의한 접합이 강고한 접합이 되고, 저온, 저압에서의 접합으로도 충분한 접합강도를 얻는 것이 가능하다. 한편, 접합면의 평탄도가 낮은 것(예를 들어 표면 거칠기가 수십~수백 nm인 것)의 경우는, 가압(수십 M~수백 MPa)에 의해 금속 영역을 눌러 부서뜨림으로써 실질적인 접촉 면적을 크게 하는 것이나, 섭씨 수백도 정도로 가열(예를 들면 150℃ 이상)에 의해 확산을 촉진하여 접합 계면에서 원자의 움직임을 촉진시킴으로써 실질적인 접합 면적을 크게 할 수 있다.
본원발명에 관한 접합 방법은, 칩측 접합면에의 물 부착 및 기판의 접합부에의 물 부착이 각각 칩측 접합면 및 기판의 접합부 주위의 분위기에서의 상대습도가 10 %에서 100 %가 되도록 제어됨으로써 행해지도록 해도 된다. 이에 의해, 표면 활성화 처리 후에 형성된 신생 표면 상에 물을 균일하고 조밀하게 부착시킬 수 있다. 또한, 접합면의 분위기, 접합면이 배치된 챔버 내의 습도를 대기 습도보다 높게 함으로써, 접합면에 물을 강제적으로 부가하는 방법이 바람직하다. 통상 대기 습도는 30~50%정도인 경우가 많으므로, 챔버 내의 습도를 예를 들어 50%~100%로 하는 것이 바람직하다.
본원발명에 관한 접합 방법은, 칩측 접합면에의 물 부착 및 기판의 접합부에의 물 부착이 표면 활성화 처리 후 칩측 접합면 및 기판의 접합부를 각각 대기에 노출하지 않고 챔버 내에서 행해지도록 해도 된다. 이에 의해, 유기물이나 불순물의 부착을 눌러 물만을 부착시킬 수 있으므로, 효율적으로 접합면 상에 수산기(OH기)를 생성시키는 것이 가능하게 된다. 이 때, 챔버 내의 습도는 대기 습도보다 높은 값인 것이 바람직하다.
본원발명에 관한 접합 방법은, 칩측 접합면을 친수화 처리하는 단계 후 복수의 칩을 기판의 대응하는 접합부 상에 장착하는 단계 전에, 칩측 접합면에 물을 부착시키는 물 부착 단계를 더 구비하도록 해도 된다. 이에 의해, 표면 활성화 처리된 접합면 상에 물을 부착하여 가접합 후의 칩과 기판을 포함하는 구조체의 접합 강도를 높일 수 있다. 또한, 종래의 표면 활성화 방법에서는 아르곤 이온 충격에 의해 접합면의 부착물 제거와 활성화를 행하는데, 대기에 노출한 시점에서 표면 활성화 처리된 접합면에 불순물이 재부착되어 접합이 불가능해지기 때문에, 접합을 진공 중에서 행할 필요가 있었다. 본원발명에 관한 접합 방법에서는, 표면 활성화 처리된 접합면에 물을 부착시킴으로써 접합면 상에 수산기(OH기)가 형성되고 수분자가 결합되기 쉬운 친수화된 상태가 된다. 따라서, 친수화 처리된 접합면을 대기에 노출해도 수분자의 부착에 의해 접합면이 대기로부터 보호되어 있다. 물을 개재시켜 복수의 칩을 가접합한 후, 본접합에서의 가열에 의해 복수의 칩의 접합 계면으로부터 일괄적으로 물을 제거하여 불순물이 남지 않고 접합 계면을 형성하는 것이 가능하게 된다.
본원발명에 관한 접합 방법은, 물 부착 단계가 칩측 접합면의 금속 영역에 물을 분무함으로써 행해지도록 해도 된다. 이에 의해, 표면 활성화 처리되면서 친수화 처리된 접합면 상에 효율적이고 균일하게 보다 다량의 물을 부착할 수 있다.
본원발명에 관한 접합 방법은, 물 부착 단계가 칩측 접합면의 금속 영역을 액체형상의 물에 침지(浸漬)시킴으로써 행해지도록 해도 된다. 이에 의해, 표면 활성화 처리된 접합면 상에 보다 다량의 물을 보다 확실히 부착시킬 수 있다.
본원발명에 관한 접합 방법은, 입자가 Ne, Ar, Kr, Xe로 이루어지는 군에서 선택되는 원소의 중성 원자, 이온 혹은 라디칼 또는 이들을 혼합한 것으로 하도록 해도 된다. 이들 희가스는 비교적 큰 질량을 가지고 있으므로, 효율적으로 스퍼터링 현상을 발생시킬 수 있고 신생 표면의 결정 구조를 어지럽히는 것도 가능하게 된다.
본원발명에 관한 접합 방법은, 입자의 운동 에너지가 1eV에서 2keV가 되도록 해도 된다. 이에 의해, 더욱 효율적으로 표면층에서의 스퍼터링 현상을 발생시킬 수 있다.
본원발명에 관한 접합 방법은, 복수의 칩 또는 기판에 대해 교번 전압을 인가함으로써 칩측 접합면 또는 기판의 접합부 주위에 입자를 포함하는 플라즈마를 발생시키고, 플라즈마 중의 입자를 전압에 의해 칩측 접합면 또는 기판의 접합부로 향하여 가속시킴으로써 입자에 소정의 운동 에너지를 부여하도록 해도 된다. 이에 의해, 플라즈마는 수 파스칼(Pa) 정도의 저진공도의 분위기에서 발생시킬 수 있으므로, 진공 시스템을 간이화할 수 있고 또한 진공화 등의 공정을 단축화할 수 있다.
본원발명에 관한 접합 방법은, 칩측 접합면 또는 기판의 접합부로부터 이격된 위치로부터 칩측 접합면 또는 기판의 접합부로 향하여 소정의 운동 에너지를 가지는 입자를 방사하도록 해도 된다. 이에 의해, 입자 빔원 등을 이용하여 높은 운동 에너지를 입자에 부여할 수 있으므로, 효율적으로 표면층 제거를 하고, 더욱이 신생 표면을 아몰퍼스화할 수 있다. 아몰퍼스화한 신생 표면은 강고한 결정 구조를 가지지 않으므로, 이 아몰퍼스화한 신생 표면의 원자 구조에 따라 물이 부착되어 수산기(OH기)가 형성되므로, 효율적으로 수산기(OH기)를 접합면 상에 형성할 수 있다.
본원발명에 관한 접합 방법은, 칩측 접합면이 금속 영역 이외의 영역에 비금속 영역을 가지고, 이 비금속 영역이 수지에 의해 형성되며, 칩측 접합면 또는 기판의 접합부로부터 이격한 위치로부터 칩측 접합면 또는 기판의 접합부로 향하여 소정의 운동 에너지를 가지는 입자를 방사하여 표면 활성화 처리를 행하도록 해도 된다. 이에 의해, 수지 등이 접합 계면에 남지 않는 청정한 접합 계면을 형성하여 접합 계면의 접합 강도를 향상시킬 수 있다.
예를 들어, 반응성 이온 에칭(Reactive Ion Etching, RIE) 등의 플라즈마 발생 장치를 이용하여 접합면에 대해 교번 전압을 인가함으로써 접합면 주위에 입자를 포함하는 플라즈마를 발생시키고, 플라즈마 중의 전리한 입자를 상기 전압에 의해 접합면으로 향하여 가속시킴으로써 표면 활성화 처리를 행하면, 이하와 같은 접합면 오염 문제가 생기는 경우가 있다. 즉, 표면 활성화 처리의 스퍼터링 현상에 의해 튀어 날아가 접합면 주위의 분위기에 존재하는 수지 성분이나 불순물의 일부가 상기 전압에 의해 접합면에 끌어들이도록 가속되어 충돌할 수 있다. 이에 의해, 표면 활성화 처리된 금속 영역의 표면에 수지 성분이나 불순물이 부착되어 접합면은 오염된다. 그 결과, 칩과 기판을 포함하는 구조체에 있어서 높은 접합 강도를 얻을 수 없는 경우가 있다.
이러한 경우에, 이온 빔원이나 고속 원자 빔원(FAB, Fast Atom Beam) 등의 중성 원자 빔원을 이용하여 표면 활성화 처리를 행함으로써, 이온 빔원이나 중성 원자 빔원으로부터 가속하여 방사된 입자(예를 들어 아르곤 등의 비활성 가스)만이 접합면에 충돌하여 튀어 날아간 수지나 불순물이 금속 영역으로 향하여 가속되는 일은 없어진다. 그 결과, 금속 영역에의 수지 재부착 등에 의한 접합면 오염 문제는 저감되고, 더 높은 접합 강도를 가지는 칩과 기판을 포함하는 구조체를 제조할 수 있다.
본원발명에 관한 접합 방법은, 복수의 칩을 기판의 대응하는 접합부 상에 장착하는 단계가 칩과 기판을 서로 근접하는 방향으로 가압하는 단계를 포함하고, 이 가압 단계가 금속 영역에 대해 0.3~600 MPa의 압력으로 행해지도록 해도 된다. 이에 의해, 가접합 후의 칩과 기판의 구조체의 접합 강도를 높일 수 있다.
본원발명에 관한 접합 방법은, 가압 단계가 칩당 100 N 이상의 힘 또는 금속 영역에 대해 150 MPa 이상의 압력을 인가함으로써 행해지도록 해도 된다. 이에 의해, 금속 영역의 융점 미만에서 행하는 고상 접합으로도 접합면에서의 실질적인 접촉 면적이 증대하여 양호한 도전성 또는 기계적 강도를 가지는 접합 계면을 형성할 수 있다.
본원발명에 관한 접합 방법은, 기판과 기판 상에 장착된 복수의 칩을 포함하는 구조체를 가열하는 단계가 섭씨 100도 이상 금속 영역을 형성하는 금속의 융점 미만의 온도에서 10분에서 100시간에 걸쳐 행해지도록 해도 된다. 이에 의해, 칩과 기판을 포함하는 구조체의 최종적인 접합 강도를 높일 수 있다.
본원발명에 관한 접합 방법은, 기판과 기판 상에 장착된 복수의 칩을 포함하는 구조체를 가열하는 단계가 기판과 기판에 접합된 복수의 칩을 서로 근접하는 방향으로 가압하는 단계를 포함하도록 해도 된다. 이에 의해, 칩의 금속 영역과 기판 사이의 실질적인 접합 면적을 크게 하여 칩과 기판으로 이루어지는 구조체의 최종적인 접합 강도를 더 높일 수 있다.
본원발명에 관한 접합 방법은, 기판과 기판 상에 장착된 복수의 칩을 포함하는 구조체를 가열하는 단계가 환원 분위기 중에서 행해지도록 해도 된다. 이에 의해, 접합면의 산화막, OH기 등을 환원에 의해 제거하여 신생 표면을 형성할 수 있다. 따라서, 효율적으로 칩과 기판 사이의 도전성을 올릴 수 있다.
종래 범프의 환원 처리를 행하기 위해서는, 칩을 기판에 탑재하기 전의 상태에서 개별로 칩을 환원 처리하거나 접착제로 칩을 가고정한 상태에서 환원 처리할 수밖에 없었다. 그 때문에, 칩 탑재 전에 환원 처리를 하는 경우에는 접합으로 이동하기까지 대기 중의 핸들링되는 동안에 환원 처리된 표면이 재산화되거나, 접착제로 가고정한 상태에서 환원 처리를 하는 경우에는 접착제로부터 나오는 불순물이 접합 계면에 도입되어 남는 등의 과제가 있었다. 본 발명에 의해, 접착제 등의 다른 재료를 사용하지 않고 범프 재료 그 자체로 가접합할 수 있고, 또한 환원 처리 후 재산화시키지 않고 그 후 가압함으로써 불순물 없이 범프 재료만으로 접합하는 것이 가능하게 된다.
본원발명에 관한 접합 방법은, 구조체 주위의 분위기를 진공으로 하여 환원 분위기로서 수소를 포함하는 가스를 도입하도록 해도 된다. 수소를 포함하는 가스, 예를 들어 수소 라디칼은 접합 계면에 들어가기 쉽고 확산되기 쉽다. 그리고, 수소를 포함하는 가스를 도입하기 전에 진공화를 함으로써, 가접합된 접합 계면의 미소한 간극에 수소를 포함하는 가스가 더욱 들어가기 쉬워진다. 따라서, 접합면의 환원 처리 속도를 올려 신생 표면을 형성하여 더욱 효율적으로 칩과 기판 사이의 도전성을 올릴 수 있다.
본원발명에 관한 접합 방법은, 환원 처리 단계 후에 기판과 기판에 접합된 복수의 칩을 서로 근접하는 방향으로 가압하는 단계를 행하도록 해도 된다. 이에 의해, 접합 계면에 미소한 간극이 존재하는 동안에 환원 처리를 행한 후, 가압에 의해 간극을 눌러 부서뜨려 접합 면적을 증가시킬 수 있다.
본원발명에 관한 접합 방법은, 금속 영역이 구리(Cu), 땜납 재료, 금(Au) 및 이들의 합금으로 이루어지는 군에서 선택되는 재료에 의해 형성되어 있도록 해도 된다. 이에 의해, 칩과 기판 사이의 전기적 접속 부위의 도전성을 높임과 동시에, 본원발명에 의해 생산되는 칩과 기판을 포함하는 구조체를 다양한 전자 기술에 응용할 수 있다.
본원발명에 관한 접합 방법은, 칩측 접합면이 금속 영역 이외의 영역에 비금속 영역을 가지며, 금속 영역과 비금속 영역의 표면이 거의 동일면 상에 있도록 해도 된다. 이에 의해, 칩과 기판 사이의 간극을 없애고 금속 영역뿐만 아니라 비금속 영역에서도 접합시켜 칩 기판 간의 접합 면적을 크게 할 수 있다. 따라서, 접합 강도를 높이고 최종 제품의 두께를 줄여 디바이스의 고밀도화를 도모할 수 있다. 또한, 접합 계면을 외부 분위기로부터 보호하여 산화나 오염 입자의 침입을 막으므로, 최종 제품의 신뢰성을 높이고 수명을 연장할 수 있다.
본원발명에 관한 접합 방법은, 칩측 접합면의 비금속 영역이 소수화 처리된 칩측 소수화 영역을 가지며, 기판의 접합부가 칩의 금속 영역에 대응하는 접합 영역과 소수화 처리된 기판측 소수화 영역을 가지며, 복수의 칩을 기판의 대응하는 접합부 상에 장착하는 단계가 칩의 금속 영역과 기판의 친수화 처리된 접합 영역이 접촉하도록 행해지도록 해도 된다. 이에 의해, 칩을 기판의 접합부 상의 소정 위치에 정밀도 높게 위치 결정하여 장착할 수 있다.
본원발명에 관한 접합 방법은, 금속 영역이 칩측 접합면의 금속 영역 이외의 영역에 대해 돌출하도록 형성되어 있도록 해도 된다. 이에 의해, 칩의 금속 영역과 기판 사이의 접촉을 확실히 하고 칩과 기판 사이의 전기적 접속을 확실히 확립하여 기계적 강도를 높일 수 있다. 금속 영역에 걸리는 압력을 크게 하여 금속 영역의 실질적인 접합 면적을 크게 할 수 있다.
본원발명에 관한 접합 방법은, 금속 영역이 하나 또는 복수의 제1 금속 영역과 이 제1 금속 영역을 둘러싸도록 형성된 폐쇄된 환상의 제2 금속 영역을 가지도록 해도 된다. 이에 의해, 전기적 접속을 확립하는 금속 영역에 관한 접합 계면을 외부 분위기에 대해 봉지함으로써, 이 접합 계면의 신뢰성을 높이고 수명을 연장할 수 있다.
본원발명에 관한 접합 방법은, 칩에 소정의 검사를 행하여 양호하다고 판단된 칩만을 공급하는 단계를 더 포함하도록 해도 된다. 이에 의해, 검사에 의해 양호하다고 판단된 칩만을 기판에 접합하여 실장함으로써, 본원발명의 접합 방법에 의해 생산되는 최종 제품의 수율을 높일 수 있다.
본원발명에 관한 접합 방법은, 친수화 처리 단계 후에 친수화 처리 단계에 의해 생성한 OH기를 남기고 부착된 수분자를 칩측 접합면 상으로부터 제거하는 단계를 더 구비하도록 해도 된다. 이에 의해, 가접합시에 수분자를 통하는 것보다 강고한 OH기끼리의 결합을 늘려 접합 강도를 올릴 수 있다. 또한, 비록 표면에 수분자가 남아 있었다고 해도 막두께는 얇아져 있기 때문에, 가접합시의 압력이나 가열에 의해 제거하기 쉬워지므로 가접합시에 강도를 향상시킬 수 있다.
본원발명에 관한 하나 또는 복수의 금속 영역을 가지는 제1 접합면과 이 제1 접합면의 뒤쪽에 위치하는 제2 접합면을 가지는 소정 수의 칩으로 이루어지는 칩층을 복수의 층에 걸쳐 복수의 접합부를 가지는 기판 상에 적층하여 접합하는 방법은, 칩의 제1 접합면의 적어도 금속 영역을 소정의 운동 에너지를 가지는 입자를 충돌시킴으로써 표면 활성화 처리하고, 또한 물을 부착시킴으로써 친수화 처리하는 단계와, 기판의 접합부를 소정의 운동 에너지를 가지는 입자를 충돌시킴으로써 표면 활성화 처리하고, 또한 물을 부착시킴으로써 친수화 처리하는 단계와, 표면 활성화 처리되면서 친수화 처리된 소정 수의 칩을 각각 칩의 금속 영역이 기판의 접합부에 접촉하도록 표면 활성화 처리되면서 친수화 처리된 기판의 대응하는 접합부 상에 장착하는 단계와, 다음에 장착해야 할 소정 수의 칩의 제1 접합면의 적어도 금속 영역을 소정의 운동 에너지를 가지는 입자를 충돌시킴으로써 표면 활성화 처리하고, 또한 물을 부착시킴으로써 친수화 처리하는 단계와, 기판 상에 적층되어 있는 칩 중에서 최상층의 소정 수의 칩의 제2 접합면을 소정의 운동 에너지를 가지는 입자를 충돌시킴으로써 표면 활성화하고, 또한 물을 부착시킴으로써 친수화 처리하는 단계와, 표면 활성화 처리되면서 친수화 처리된 다음에 장착해야 할 소정 수의 칩을 각각 해당 칩의 금속 영역이 최상층의 소정 수의 칩의 제2 접합면에 접촉하도록 표면 활성화 처리되면서 친수화 처리된 최상층의 소정 수의 칩 상에 장착하는 단계와, 복수의 칩층에 걸쳐 칩을 기판 상에 장착한 후에 기판과 기판 상에 장착된 칩을 포함하는 구조체를 가열하는 단계를 구비하도록 한 것이다. 본원발명에 의하면, 칩과 기판 사이 및 칩 사이에 청정한 접합 계면을 형성하여 양호한 도전성과 높은 기계적 강도를 가지는 복수층의 칩과 기판을 포함하는 구조체를 제조할 수 있다. 본원발명은 복수층에 걸쳐 모든 칩을 장착한 후에 본접합을 위한 가열 처리를 1회만 행하도록 구성함으로써, 높은 생산 효율로 복수층의 칩을 기판 상에 접합할 수 있는 효과를 나타낸다.
본원발명에 관한 하나 또는 복수의 금속 영역을 가지는 칩측 접합면을 가지는 복수의 칩을 복수의 접합부를 가지는 기판에 접합하는 장치는, 칩측 접합면의 적어도 금속 영역을 표면 활성화 처리하기 위해, 소정의 운동 에너지를 가지는 입자를 그 칩측 접합면에 대해 충돌시키는 칩용 표면 활성화 처리 수단과, 기판의 접합부를 표면 활성화 처리하기 위해, 소정의 운동 에너지를 가지는 입자를 그 기판의 접합부에 대해 충돌시키는 기판용 표면 활성화 처리 수단과, 표면 활성화 처리된 칩의 금속 영역을 친수화 처리하기 위해, 그 칩의 금속 영역에 물을 부착시키는 칩용 친수화 처리 수단과, 표면 활성화 처리된 기판의 접합부를 친수화 처리하기 위해, 그 기판의 접합부에 물을 부착시키는 기판용 친수화 처리 수단과, 복수의 칩을 각각 칩의 금속 영역이 기판의 접합부에 접촉하도록 기판의 대응하는 접합부 상에 장착하는 칩 장착 수단을 구비하여 구성되도록 한 것이다. 본원발명에 의하면, 칩과 기판 사이에 청정한 접합 계면을 형성하여 양호한 도전성과 높은 기계적 강도를 부여하는 칩과 기판을 포함하는 구조체를 제조할 수 있는 효과를 나타낸다. 또한, 모든 칩을 기판 상에 장착한 후에 본접합을 위한 가열 처리를 1회만 행하도록 구성함으로써, 높은 생산 효율로 복수의 칩을 기판 상에 접합할 수 있는 효과를 나타낸다.
본원발명에 관한 접합 장치는, 칩용 표면 활성화 처리 수단에 의해 표면 활성화 처리되고, 칩용 친수화 처리 수단에 의해 친수화 처리된 칩측 접합면에 물을 부착시키는 물 부착 수단을 더 구비하도록 구성되어도 된다. 이에 의해, 표면 활성화 처리와 친수화 처리가 실시된 접합면 상에 물을 부착하여 OH기의 생성을 촉진하고, 가접합 후의 칩과 기판을 포함하는 구조체의 접합 강도를 높일 수 있다.
본원발명에 관한 접합 장치는, 칩 장착 수단이 칩을 기판으로 향하여 반송하는 칩 반송 수단과, 이 칩 반송 수단에 의해 반송된 칩을 받아 기판 상에 올려놓는 칩 안착 수단을 가지고 구성되며, 물 부착 수단이 칩 반송 수단에 마련되어 칩 안착 수단이 칩을 받은 후에 칩측 접합면에 물을 분무하도록 구성되어도 된다. 이에 의해, 칩의 반송과 동기한 효율이 좋은 프로세스를 실시할 수 있다.
본원발명에 관한 접합 장치는, 물 부착 수단이 칩 반송 수단에 형성된 구멍부를 가지고 구성되며, 이 구멍부를 통과하여 물이 칩측 접합면에 분무되도록 구성되어도 된다. 이에 의해, 간단한 구성에 의해 물 부착 수단을 구성하여 장치를 소형화할 수 있다.
본원발명에 관한 접합 장치는, 구멍부가 칩을 진공 흡착하기 위해서도 사용되도록 구성되어도 된다. 이에 의해, 칩의 진공 흡착과 물 부착을 행하는 부위를 구멍부에 공통화함으로써 더욱 장치를 소형화할 수 있다.
본원발명에 관한 접합 장치는, 물 부착 수단이 칩 장착 수단에 의해 칩이 이동되는 경로 상에 배치되어 칩이 물 부착 수단을 통과할 때에 칩측 접합면으로 향하고 물을 분무하도록 구성되어도 된다. 이에 의해, 적은 수, 예를 들어 하나의 물 부착 수단으로 물 부착을 행할 수 있다.
본원발명에 관한 접합 장치는, 물 부착 수단이 칩 장착 수단에 의해 칩이 이동되는 경로 상에 배치되어 액체형상의 물을 수용하는 수조를 포함하도록 구성되어도 된다. 이에 의해, 표면 활성화 처리된 접합면 상에 다량의 물을 보다 확실히 부착할 수 있다.
본원발명에 관한 접합 장치는, 칩용 표면 활성화 처리 수단과 기판용 표면 활성화 처리 수단이 각각 복수의 칩과 기판에 대해 교번 전압을 인가함으로써 칩측 접합면과 기판의 접합부 주위에 입자를 포함하는 플라즈마를 발생시키고, 플라즈마 중의 입자를 전압에 의해 칩측 접합면과 기판의 접합부로 향하여 가속시킴으로써 입자에 소정의 운동 에너지를 부여하는 플라즈마 발생 장치를 가지고 구성되어도 된다. 이에 의해, 플라즈마는 수 파스칼(Pa) 정도의 저진공도의 분위기에서 발생시킬 수 있으므로, 진공 시스템을 간이화할 수 있고 진공화 등의 공정을 단축화할 수 있다.
본원발명에 관한 접합 장치는, 칩용 표면 활성화 처리 수단과 기판용 표면 활성화 처리 수단이 각각 칩측 접합면과 기판의 접합부로부터 이격되어 배치되고, 칩측 접합면과 기판의 접합부로 향하여 소정의 운동 에너지를 가지는 입자를 방사하는 입자 빔원을 가지고 구성되어도 된다. 이에 의해, 높은 운동 에너지를 입자에 부여할 수 있으므로 효율적으로 표면층 제거를 하고, 더욱이 신생 표면을 아몰퍼스화할 수 있다.
본원발명에 관한 접합 장치는, 칩용 친수화 처리 수단과 기판용 친수화 처리 수단이 하나의 친수화 처리 수단에 의해 실현되도록 구성되어도 된다. 이에 의해, 접합 장치를 보다 간략화하여 소형화할 수 있음과 동시에 칩과 기판을 포함하는 구조체의 생산 효율을 올릴 수 있다.
본원발명에 관한 접합 장치는, 칩용 표면 활성화 처리 수단과 칩용 친수화 처리 수단이 공통의 입자 빔원을 가지고 구성되어도 된다. 이에 의해, 예를 들어 표면 활성화 수단과 친수화 처리 수단으로서 입자 빔원을 사용하고, 표면 활성화 처리시에는 아르곤 등의 희가스를 도입하여 원자 또는 이온 빔을 생성시켜 접합면으로 향하여 방사하고, 또한 친수화 처리시에는 물 가스 등을 도입하여 물의 분자 빔을 생성시켜 접합면으로 향하여 방사하는 것이 가능하게 된다. 따라서, 적어도 2개의 처리 수단을 통합하여 예를 들어 하나의 처리 수단으로 구성할 수 있으므로, 접합 장치를 보다 소형화할 수 있음과 동시에 칩과 기판을 포함하는 구조체의 생산 효율을 올릴 수 있다.
본원발명에 관한 접합 장치는, 칩 장착 수단이 기판의 표면에 대해 칩을 수직 방향으로 이동시키도록 구성된 헤드를 가지며, 장치가 칩의 이동 방향에 수직인 면방향으로 기판을 이동 가능하게 지지하는 스테이지와, 이 스테이지를 칩의 이동 방향에 대해 고정하고, 칩 장착 수단을 상기 칩의 이동 방향에 수직인 면방향에 대해 고정하도록 지지하는 프레임을 더 가지며, 접촉하고 있는 칩과 기판에 대해, 칩에 대해 100N 이상의 힘 또는 칩의 금속 영역에 대해 150MPa 이상의 압력을 인가할 수 있도록 구성되어도 된다. 이에 의해, 칩 장착 수단을 기판 또는 스테이지(기판 이동 수단)에 대해 장치 내에서 높은 강성으로 고정할 수 있으므로, 높은 힘을 칩과 기판의 접합면에 인가할 수 있다. 따라서, 금속 영역의 융점 미만에서 행하는 고상 접합이어도 실질적인 접합 면적을 늘려 양호한 도전성과 기계적 강도를 가지는 접합 계면을 형성할 수 있다. 또한, 칩 장착 수단은 고정되어 있기 때문에, 본원발명에 관한 접합 장치는 고정된 칩 장착 수단에 대해 칩을 공급하는 칩 이동탑재 수단과, 기판에의 칩 장착 위치를 이동시키는 스테이지를 가지고 구성된다. 그러나, 소량 생산 장치이면 트레이 상에 복수개 배치된 칩을 기판 스테이지 상에 배치함으로써, 기판 스테이지를 이동시켜 칩을 헤드에 이동탑재하는 것이 가능하고 칩 이동탑재 수단과 스테이지는 겸용하는 것도 가능하다.
본원발명에 관한 접합 장치는, 칩 장착 수단이 칩을 기판의 대응하는 접합부 상에 장착할 때에 칩과 기판을 서로 근접하는 방향으로 가압하는 수단을 더 가지며, 가압 수단이 칩의 금속 영역에 0.3~600 MPa의 압력을 인가하도록 구성되어도 된다. 이에 의해, 가접합 후 및 본접합 후에 얻어지는 칩과 기판을 포함하는 구조체의 접합 강도를 높일 수 있다.
본원발명에 관한 접합 장치는, 복수의 칩과 기판을 포함하는 구조체를 가열하기 위한 가열 수단을 더 구비하여 구성되어도 된다. 이에 의해, 가접합된 칩과 기판의 구조체를 기판 단위로 본접합할 수 있다.
본원발명에 관한 접합 장치는, 복수의 칩과 상기 기판을 포함하는 구조체를 가열할 때에 이 구조체 분위기에 환원성 가스를 도입하는 환원 처리 수단을 더 구비하여 구성되어도 된다. 이에 의해, 접합면의 산화막, OH기 등을 환원에 의해 제거하여 신생 표면을 형성할 수 있다. 따라서, 효율적으로 칩과 기판 사이의 도전성을 올릴 수 있다.
본원발명에 관한 접합 장치는, 환원 처리 수단이 환원성 가스로서 수소를 포함하는 가스를 구조체 분위기에 도입하도록 구성되고, 구조체 분위기를 진공으로 하는 진공화 수단을 더 가지고 구성되어도 된다. 이에 의해, 수소는 접합 계면에 들어가기 쉽고 확산하기 쉬우며, 덧붙여 일단 진공 상태로 한 후에 수소를 도입함으로써 매우 효율적으로 접합 계면에 들어가게 하거나 확산시켜 접합면의 환원 처리 속도를 올려 신생 표면을 형성하고, 더욱 효율적으로 칩과 기판 사이의 도전성을 올릴 수 있다.
본원발명에 관한 하나 또는 복수의 금속 영역을 가지는 제1 접합면을 가지는 복수의 칩으로 이루어지는 칩층을 복수의 층에 걸쳐 복수의 접합부를 가지는 기판 상에 적층하여 접합하는 장치는, 칩의 제1 접합면을 표면 활성화 처리하기 위해, 칩의 제1 접합면에 대해 소정의 운동 에너지를 가지는 입자를 충돌시키는 제1 접합면용 표면 활성화 처리 수단과, 칩의 제1 접합면의 뒤쪽에 위치하는 제2 접합면을 표면 활성화 처리하기 위해, 칩의 제2 접합면에 대해 소정의 운동 에너지를 가지는 입자를 충돌시키는 칩 제2 접합면용 표면 활성화 처리 수단과, 기판의 접합부를 표면 활성화 처리하기 위해, 기판의 접합부에 대해 소정의 운동 에너지를 가지는 입자를 충돌시키는 기판용 표면 활성화 처리 수단과, 표면 활성화 처리된 칩의 제1 접합면을 친수화 처리하기 위해, 칩의 제1 접합면에 물을 부착시키는 칩 제1 접합면용 친수화 처리 수단과, 표면 활성화 처리된 칩의 해당 제1 접합면의 뒤쪽에 위치하는 제2 접합면을 친수화 처리하기 위해, 칩의 제2 접합면에 물을 부착시키는 칩 제2 접합면용 친수화 처리 수단과, 기판의 접합부를 친수화 처리하기 위해, 기판의 접합부에 물을 부착시키는 기판용 친수화 처리 수단과, 칩의 금속 영역이 기판의 접합부에 접촉하도록 칩을 기판의 대응하는 접합부 상에 장착하고, 기판 상에 장착되어 있는 칩의 제2 접합면에 다음에 장착될 칩의 제1 접합면이 접촉하도록, 해당 칩을 기판 상에 장착되어 있는 칩 상에 장착하는 칩 장착 수단을 구비하여 구성된 것이다. 본원발명에 의하면, 칩과 기판 사이에 청정한 접합 계면을 형성하여 양호한 도전성과 높은 기계적 강도를 부여하는 복수층의 칩과 기판을 포함하는 구조체를 제조할 수 있다. 또한, 본원발명은 모든 칩을 기판 상에 장착한 후에 본접합을 위한 가열 처리를 1회만 행하도록 구성함으로써, 높은 생산 효율로 복수층의 칩을 기판 상에 접합할 수 있는 효과를 나타낸다.
본원발명에 관한 접합 장치는, 기판과 기판 상에 복수의 층에 걸쳐 적층된 복수의 칩을 포함하는 구조체를 가열하기 위한 가열 수단을 더 구비하도록 구성된 것이다. 이에 의해, 기판과 기판 상에 적층된 복수의 칩을 포함하는 구조체를 가접합 후에 효율적으로 가열할 수 있다.
본원발명에 관한 기판과 기판 상에 장착된 복수의 칩을 포함하는 구조체는, 상술한 어느 하나의 방법에 의해 형성되는 것을 특징으로 한다. 이에 의해, 수지 등의 잔존물 등이 포함되지 않고 청정한 접합 계면을 가짐으로써, 도전성 및 기계적 강도가 향상된 칩과 기판을 포함하는 구조체를 제공할 수 있고, 이 칩과 기판을 포함하는 구조체를 전자 부품의 보다 넓은 범위의 용도로 이용할 수 있는 효과를 나타낸다.
본원발명에 관한 하나 또는 복수의 금속 영역을 가지는 칩측 접합면을 가지는 복수의 칩을 복수의 접합부를 가지는 기판에 접합하는 방법은, 칩측 접합면의 적어도 금속 영역을 소정의 운동 에너지를 가지는 입자를 충돌시킴으로써 표면 활성화 처리하고, 또한 물을 부착시킴으로써 친수화 처리하는 단계와, 기판의 접합부를 소정의 운동 에너지를 가지는 입자를 충돌시킴으로써 표면 활성화 처리하고, 또한 물을 부착시킴으로써 친수화 처리하는 단계와, 표면 활성화 처리되면서 친수화 처리된 복수의 칩을 각각 칩의 금속 영역이 기판의 접합부에 접촉하도록 표면 활성화 처리되면서 친수화 처리된 기판의 대응하는 접합부 상에 장착하는 단계와, 기판과 기판 상에 장착된 복수의 칩을 포함하는 구조체를 가열하는 단계를 구비하고, 칩은 두께가 10㎛~300㎛이도록 한 것이다. 본원발명에 의하면, 이른바 박형 칩의 접합에 있어서 칩의 휨을 억제하고, 금속 영역인 범프의 부서짐을 방지하여 칩 전체에 걸쳐 범프의 양호한 접합이 가능하게 된다.
본원발명에 관한 접합 방법은, 복수의 칩을 기판의 대응하는 접합부 상에 장착하는 단계가 칩의 금속 영역을 구성하는 재료를 융점 미만의 고상 상태로 가열하는 것을 포함하도록 해도 된다. 이에 의해, 금속 영역의 용융을 막고 칩의 장착을 높은 정밀도로 행할 수 있다. 또한, 표면 활성화에 의해 일단 강고한 산화막이 제거되어 있으므로, 그 후 산화되었다고 해도 산화막은 얇아 고상으로도 확산하기 쉽다.
본원발명에 관한 접합 방법은, 복수의 칩을 기판의 대응하는 접합부 상에 장착하는 단계 전에, 평탄한 표면을 가지는 기판에서 금속 영역의 표면을 압압하는 단계를 더 구비하도록 해도 된다. 즉, 가접합 단계 전에 접합면을 평탄화함으로써, 비교적 저온에서 가접합 또는 본접합을 행해도 접촉에 의한 실질적인 접합 면적을 크게 하여 양호한 접합 계면을 형성할 수 있다.
본원발명에 관한 접합 방법은, 구조체를 가열하는 단계가 칩의 금속 영역을 구성하는 재료를 융점 미만의 고상 상태로 가열함으로써 행해지도록 해도 된다. 이에 의해, 융점 온도 미만에서도 표면 활성화된 접합면의 강고한 산화물은 일단 제거되고, 그 후 OH기를 생성시키기 위한 친수화 처리에서 생기는 산화막은 얇고, 또한 표면 활성화 처리에 의해 결정이 어지럽혀짐으로써 확산하기 쉽고, 친수화 처리에 의해 형성된 OH기는 가열에 의해 강도가 높은 접합으로 변화하면서 칩과 기판의 양호한 강도가 높은 접합 계면을 형성시킬 수 있다. 또한, 비록 산화막이 계면에 남았다고 해도 얇아서 반도체 수준의 접속 저항을 손상시키는 것은 아니다.
본원발명에 의하면, 표면 활성화 처리 후에 친수화 처리된 접합면을 접합에 이용함으로써 원하는 가접합의 강도가 얻어지고, 물 등의 접합면에 부착되어 가접합에 기여한 물질은 본접합시에 소멸되므로, 칩과 기판 사이에 청정한 접합 계면을 형성하여 양호한 도전성과 높은 기계적 강도를 가지는 칩과 기판을 포함하는 구조체를 제조할 수 있다. 또한, 모든 칩을 기판 상에 장착한 후에 본접합을 위한 가열 처리를 1회만 행하도록 구성함으로써, 높은 생산 효율로 복수의 칩을 기판 상에 접합할 수 있다. 나아가 전자 디바이스의 3차원 실장체를 보다 고밀도에 의해 높은 생산 효율로 제조할 수 있는 효과를 나타낸다.
도 1은 제1 실시형태에 관한 칩의 기판에의 접합 방법을 나타내는 흐름도이다.
도 2는 제1 실시형태에 관한 접합 방법의 처리 과정을 모식적으로 나타내는 단면도이다.
도 3은 칩에서의 금속 영역의 형상을 나타내는 개략 단면도이다.
도 4는 칩측 접합면 상에 형성된 금속 영역의 배치를 나타내는 평면도이다.
도 5는 기판 상에 설치되는 접합부를 나타내는 사시도이다.
도 6은 제1 실시형태에 관한 칩의 기판에의 접합 방법의 다른 예를 나타내는 흐름도이다.
도 7은 물 부착 처리 후의 접합면 간의 상태를 미시적으로 나타내는 개략 단면도이다.
도 8은 금속 영역의 높이에 편차가 있는 경우의 가접합 상태를 나타내는 개략 측면도이다.
도 9는 물 부착 처리된 금속 영역이 칩의 기판의 접합부에 대해 자기정렬되는 과정을 나타내는 도면이다.
도 10은 본원발명의 제2 실시형태에 관한 복수층의 칩을 기판에 접합하는 방법의 다른 예를 나타내는 흐름도이다.
도 11은 복수층의 칩을 기판 상에 장착하는 과정을 나타내는 도면이다.
도 12는 제2 실시형태에 관한 복수층의 칩을 기판에 접합하는 방법의 다른 예를 나타내는 흐름도이다.
도 13은 복수 종류의 칩이 기판의 각 접합부에 장착된 칩과 기판을 포함하는 구조체를 나타내는 사시도이다.
도 14는 칩 실장 시스템의 개략 구성을 나타내는 상면도이다.
도 15는 입자 빔원으로부터의 입자의 방사 태양을 개략적으로 나타내는 도면이다.
도 16은 라인형 입자 빔원으로부터의 입자의 방사 태양을 개략적으로 나타내는 도면이다.
도 17은 칩 공급부와 본딩 장치를 나타내는 정면도이다.
도 18은 칩 공급부와 본딩 장치를 나타내는 상면도이다.
도 19는 칩 공급부와 본딩 장치를 나타내는 상면도이다.
도 20은 플레이트부의 선단 구조를 나타내는 도면이다.
도 21은 플레이트부의 선단 구조를 나타내는 도면이다.
도 22는 물 부착 수단을 가지는 플레이트부의 선단 구조를 나타내는 도면이다.
도 23은 물 부착 수단을 가지는 플레이트부에 의한 접합면에의 물 부착 태양을 나타내는 도면이다.
도 24는 물 부착 수단을 가지는 칩 공급부와 본딩 장치를 나타내는 상면도이다.
도 25는 본딩 장치의 헤드부가 플레이트부 선단에 마련된 구성의 일례를 나타내는 도면이다.
도 26은 범프형상의 금속 영역을 수조에 침지하는 구성의 일례를 나타내는 도면이다.
도 27은 땜납 범프의 융점 접합에서의 휨을 설명하기 위한 도면이다.
도 28은 땜납 범프의 융점 미만의 고상 접합 조건에 의해 양호한 접합을 달성한 것을 나타내는 도면이다.
도 29는 평탄화되지 않은 범프 장착시의 접촉을 개략적으로 나타내는 정면도이다.
도 30은 평탄화된 범프 장착시의 접촉을 개략적으로 나타내는 정면도이다.
도 31은 본딩 장치의 일례를 나타내는 도면이다.
도 32는 펄스 히트 제어 방법을 나타내는 차트이다.
도 33은 환원 처리를 행하는 가열 수단의 개략 구성을 나타내는 정면도이다.
도 34는 환원 처리를 행하는 접합 장치의 개략 구성을 나타내는 정면도이다.
이하, 첨부 도면을 참조하여 본원발명에 관한 실시형태를 설명한다.
<1. 접합 방법>
<1.1 제1 실시형태>
도 1은 본원발명의 제1 실시형태에 관한 칩의 기판에의 접합 방법을 나타내는 흐름도이다.
공정 S1에서는, 기판에의 접합이 예정되어 있는 복수의 칩의 표면(이하, 칩측 접합면이라고 부름)을 표면 활성화 처리하고, 그리고 친수화 처리한다. 이 칩측 접합면은 금속으로 형성되는 하나 또는 복수의 영역(이하, 금속 영역이라고 부름)을 포함하고 있다.
공정 S2에서는, 상기 칩측 접합면이 접합되는 기판 상에서 각각의 칩에 대응하는 표면 영역(이하, 접합부라고 부름)을 모두 표면 활성화 처리하고, 그리고 친수화 처리한다.
여기서, 본원발명에서의 표면 활성화 처리에 대해 설명한다.
칩측 접합면 또는 기판의 접합부(이하, 접합면이라고 부름)(41) 상에는 다양한 물질의 산화물, 부착된 유기물 등의 오염물(불순물) 등을 포함하는 표면층(42)이 존재하고, 접합해야 할 재료의 신생 표면(43)을 덮고 있다(도 2의 (a) 참조). 상기 표면층(42)은 재료의 신생 표면(43)의 에너지 레벨을 낮게 하고 있다고 생각된다. 표면 활성화 처리에 의해 이 표면층이 제거되고, 접합해야 할 재료의 신생 표면이 노출된다고 생각된다(도 2의 (b) 참조). 더욱이 소정의 운동 에너지를 가지는 입자를 충돌시켜 행하는 표면 활성화 처리에는, 신생 표면 근방에서 원자 간의 결합을 절단하여 결정 구조를 어지럽힘으로써 표면 에너지 레벨을 한층 더 높이는 효과도 있다고 생각된다.
본원발명에 있어서, 상기 표면 활성화 처리를 행한 후의 친수화 처리에서는, 표면 활성화 처리에 의해 노출된 신생 표면에 물 또는 수산(OH)기를 포함하는 물질을 공급한다. 표면 활성화 처리에 의해 노출된 신생 표면에 물 또는 수산(OH)기를 포함하는 물질이 접촉하면, 이 신생 표면에 수산기의 층(44)이 형성되거나(도 2의 (c)) 혹은 신생 표면에 신생 표면을 형성하는 재료의 산화물의 층이 형성된다. 추가로 물을 공급하면, 형성된 수산기의 층 또는 산화물의 층 상에 물이 부착된다고 생각된다.
공정 S1과 공정 S2를 동시에 병행하여 행해도 된다. 또한, 공정 S1을 행한 후에 공정 S2를 행해도 된다. 그 반대로 공정 S2를 행한 후에 공정 S1을 행해도 된다.
공정 S1 또는 공정 S2에서의 친수화 처리는, 바람직하게는 표면 활성화 처리 후에 행해진다. 그러나, 표면 활성화 처리가 완료되기 전에 친수화 처리를 개시해도 된다. 또한, 표면 활성화 처리와 친수화 처리를 동시에 행해도 된다. 표면 활성화 처리가 친수화 처리 완료 후에 행해지지 않으면, 표면 활성화 처리와 친수화 처리의 시간상 전후관계는 원하는 조건에 의해 조절할 수 있다.
공정 S3에서, 칩측 접합면이 표면 활성화 처리되고 친수화 처리된 칩을 각각 칩의 금속 영역이 기판 상의 대응하는 접합부에 접촉하도록 기판에 장착한다. 본원 명세서 중, 이 공정 S3을 「가접합」이라고 부른다.
칩의 기판에의 장착은, 칩을 기판의 접합부에 하나씩 장착하는 것을 기판에 장착해야 할 소정 수의 칩의 장착이 완료될 때까지 반복함으로써 행한다. 혹은, 복수의 칩으로 이루어지는 그룹마다 기판의 대응하는 접합부에 장착하는 것을 기판에 장착해야 할 소정 수의 칩의 장착이 완료될 때까지 반복함으로써 행해도 된다. 접합면의 평탄도를 높인 것(예를 들어 표면 거칠기가 수 nm인 것)은, 실질적인 접촉 면적이 커지기 때문에 본래 수산기(OH기)에 의한 접합이 강고한 접합이 되어 저온, 저압에서의 접합으로도 충분한 접합 강도를 얻는 것이 가능하다. 한편, 접합면의 평탄도가 낮은 것(예를 들어 표면 거칠기가 수십~수백 nm인 것)의 경우는, 가압(수십 M~수백 MPa)에 의해 금속 영역을 눌러 부서뜨림으로써 실질적인 접촉 면적을 크게 하는 것이나, 섭씨 수백도 정도로 가열(예를 들어 150℃)에 의해 확산을 촉진하여 접합 계면에서 원자의 움직임을 촉진시킴으로써 실질적인 접합 면적을 크게 할 수 있다.
공정 S4에서는, 접합이 예정되어 있던 복수의 칩이 모두 기판에 장착됨으로써 형성된 칩과 기판으로 이루어지는 구조체에 대해 가열 처리를 실시한다. 가열에 의해 원하는 도전성과 기계적 강도를 가지는 접합 계면이 얻어진다. 본원 명세서 중, 이 공정 S4를 「본접합」이라고 부른다.
공정 S3에 의해 장착된 칩의 금속 영역 표면과 기판의 접합부 표면은, 미시적으로 원자 레벨 또는 나노미터에서 수십 나노미터의 표면 거칠기를 가지고 있다. 따라서, 공정 S3에 의해 장착되었을 때에 칩의 금속 영역 표면과 기판의 접합부 표면 사이의 실질적인 접합 면적은 외관의 접합 면적보다 작다. 가열 처리에 의해, 장착된 칩의 금속 영역과 기판의 접합부의 계면 근방의 원자가 확산되어 실질적인 접합 면적이 증가한다고 생각된다. 본원 명세서 중, 이 공정 S4를 「본접합」이라고 부른다.
가열 처리시에 분위기를 형성하는 가스의 종류, 유량 등을 조절해도 된다. 또한, 가열 처리시에 접합 계면에 수직 방향의 압력이 가해지도록 칩과 기판의 접합체에 힘 또는 압력을 가할 수도 있다. 접합 계면에 수직 방향의 압력이 가해짐으로써 실질적 또는 미시적인 접합 면적이 더욱 증가한다.
가열 처리에서의 온도 또는 상기 힘 혹은 압력의 시간 프로파일은 가접합 조건, 금속 영역을 형성하는 재료의 열특성, 칩 또는 기판을 형성하는 재료의 열특성, 가열 처리시의 분위기, 가열 처리 장치의 특성 등에 의해 조절할 수 있다.
표면 활성화 처리되고 친수화 처리된 칩측 접합면 및 기판의 접합부 상에 형성되어 있는 수산(OH)기층 또는 산화물층, 이들의 표면에 부착된 물 등은 접합 계면에 도입되어도, 가열 처리로 신생 표면끼리의 접합 계면이 형성될 때에 표면층이나 수지 등에 비해 낮은 온도 또는 단시간에 소멸한다. 따라서, 본원발명에 의한 접합 방법은 수지 등을 사용하는 종래의 접합 기술에 비해 접합에 필요한 서멀 버짓(열소비량)을 저감할 수 있다.
다음에, 칩의 형태에 대해 설명한다.
<칩측의 접합면>
도 3의 (a)부터 (f)는, 칩측 접합면에 수직인 평면으로 칩을 절단한 경우의 칩 단면의 모식도이다. 이들 도면은 금속 영역의 형상을 예시적으로 나타내는 것을 의도하는 것으로, 금속 영역의 형상을 한정하는 것은 아니다.
도 3의 (a)부터 (d)에 나타난 금속 영역의 경우에는, 칩측 접합면 상에 금속 영역(MR)이 이른바 범프(돌기) 형상으로 돌출되도록 형성되어 있다. 금속 영역(MR)의 상단면이 기판과 접합한다.
이 금속 영역(MR) 이외의 영역(NR)은 실리콘(Si), 산화 규소(SiO2) 등의 비금속으로 형성되는 것이 바람직하지만, 금속 등 그 밖의 재료로 형성되어 있어도 된다. 금속 영역(MR) 이외의 재료는 디바이스의 용도, 접합 방법 등에 따라 선택할 수 있다. 이하, 금속 영역(MR)과 금속 영역 이외의 영역(NR)을 합쳐 칩측 접합면이라고 부른다. 또한, 편의상 금속 영역(MR) 이외의 영역(NR)을 비금속 영역(NR)이라고 부르기로 한다.
금속 영역(MR)의 상단부의 단면 형상은 평탄하지 않아도 된다. 도 3의 (a)와 같이 금속 영역의 상단부가 평탄한 경우, 상단부의 평면은 미시적으로 어느 정도의 거칠기를 가지고 있다. 이 거칠기가 큰 경우에는 비교적 낮은 압력을 걸어도 미시적으로 보아 충분한 접합 면적을 형성할 수 없고, 금속 영역과 기판 사이의 원하는 도전성 또는 기계적 강도를 확립할 수 없는 경우도 있을 수 있다. 그래서, 예를 들어 금속 영역의 표면 단면은 곡면으로 형성되어도 되고, 도 3의 (b)에 도시된 바와 같이 구면으로 형성되어도 된다. 도 3의 (b)의 각 금속 영역(MR)은 그 꼭대기점에서 기판과 접촉하므로, 금속 영역(MR)의 상단부가 평탄한 경우보다 초기의 접촉점에 걸리는 압력이 커진다. 그 결과, 미시적으로 보아 충분한 접합 면적을 형성할 수 있고, 칩의 금속 영역과 기판 사이의 도전성 및 기계적 강도(접합 강도)의 향상으로 이어진다.
도 3의 (c)에 도시되어 있는 바와 같이, 금속 영역(MR)은 실리콘 칩에 형성된 관통 전극(실리콘 관통 전극, TSV, Through Silicon Via)(VA)에 접속하여 마련되어도 된다. TSV(관통 전극)를 마련함으로써, 수층에 걸쳐 적층된 칩 간에서의 고속의 전기적 접속을 확립할 수 있다.
도 3의 (d)에 도시되어 있는 바와 같이, 금속 영역(MR)의 상단부 면적이 TSV(VA)의 영역 면적보다 커지도록 금속 영역(MR)과 Si 관통 전극(VA)이 형성되어도 된다. 접합 면적이 커지고 적층된 칩 간의 전기적 접속의 비교적 높은 도전성을 확보할 수 있다.
도 3의 (e) 및 (f)에 도시되어 있는 바와 같이, 금속 영역(MR)과 비금속 영역(NR)이 거의 동일면 상에 있도록 칩측 접합면이 구성되어도 된다. 이 경우, 금속 영역(MR)과 비금속 영역(NR)이 동일면 상에 있는 구성으로 해도 되고, 또한 금속 영역(MR)을 기판 접합부와 확실히 접촉 및 접합시키기 위해, 금속 영역(MR)을 비금속 영역(NR)보다 1㎛(마이크로미터) 정도 또는 그 이하의 높이만큼 돌출시키도록 해도 된다. 금속 영역(MR)의 비금속 영역(NR)에 대해 돌출되는 높이는 금속 영역(MR) 및 비금속 영역(NR)의 재질, 형상, 칩 전체의 형상, 치수, 기계적 성질 등 여러 가지 파라미터에 따라 최종적으로 금속 영역(MR)과 비금속 영역(NR) 둘 다에서 접합 계면이 형성되도록 조절된다.
도 3의 (e) 및 (f)에 도시되어 있는 금속 영역(MR)과 비금속 영역(NR)이 거의 동일면 상에 있는 것과 같은 칩측 접합면의 구성은, 예를 들어 칩의 소정의 제조 단계에서 칩측 표면에 화학 기계 연마(CMP)를 행함으로써 실현된다. CMP의 조건을 조절함으로써, 금속 영역(MR)과 비금속 영역(NR)을 거의 동일면 상에 형성할 수 있음과 동시에, 금속 영역(MR)이 비금속 영역(NR)보다 소정의 높이만큼 돌출되도록 할 수도 있다.
도 3의 (e)에 도시되어 있는 예는 범프리스 TSV라고 불리는 칩 구조에 대응하고 있다. 이 칩은, 접합되는 기판의 접합면이 평면으로 형성되어 있는 경우에는 금속 영역(MR)과 비금속 영역(NR)이 둘 다 기판에 접합된다. 따라서, 칩과 기판 사이의 전기적 접속을 확립하는 금속 영역에 관한 접합 계면을 그 주위의 비금속 영역에 관한 접합 계면에 의해 보호할 수 있다. 나아가 칩과 기판의 접합 계면이 금속 영역(MR) 뿐만 아니라 비금속 영역(NR)까지 걸쳐 형성됨으로써 접합 면적이 현저히 커지고, 칩과 기판 사이의 접합 강도를 증가할 수 있다. 또, 복수의 층을 형성하여 칩을 기판 상에 적층하여 실장하는 경우에는 기판면에 수선 방향의 치수(두께)를 감소시킬 수 있다.
도 3의 (f)에 도시되어 있는 예에서는, 칩측 접합면에 캐비티가 형성되고, 이 캐비티 내에 금속 영역(MR)이 범프(돌기) 형상으로 돌출되도록 형성되어 있다. 도 3의 (f)의 구성에 의해 칩의 기판에의 접합이 완료되면, 비금속 영역(NR)에 관한 접합 계면에 의해 그 내부의 금속 영역(MR)에 관한 접합 계면을 외부 분위기에 대해 봉지한다. 따라서, 접합 공정이 완료된 후에 수지 등을 이용하여 접합 개소를 봉지하는 것을 필요로 하지 않고 대기의 침입에 기인하는 산화, 칩과 기판 간에의 불순물 혼입 등에 의한 접합 계면의 전기적 또는 기계적 특성의 악화를 막을 수 있다.
도 3의 (e) 또는 (f)에 도시되어 있는 구성의 칩을 사용하는 경우에는, 금속 영역(MR)과 마찬가지의 표면 활성화 처리와 친수화 처리를 실시하여 기판 상의 대응하는 접합부와 가접합 및 본접합을 행할 수 있는 재료로 비금속 영역(NR)을 형성하는 것이 바람직하다. 이에 의해, 프로세스를 간략화, 효율화할 수 있다. 비금속 영역(NR)은 실리콘(Si), 산화 규소(SiO2) 등의 비금속으로 형성되는 것이 바람직하지만, 이에 한정되지 않는다.
또한, 도 3의 (e) 또는 (f)에 도시되어 있는 구성의 칩을 사용하는 경우에는 비금속 영역(NR)의 표면 일부 또는 전부를 소수화 처리해도 된다. 후술한 바와 같이, 칩측 접합면이 소수화 처리된 영역을 가짐으로써, 친수화 처리된 금속 영역(MR)과 대응하는 기판 상의 친수화 처리된 부위를 이용하여 기판에 대한 칩의 자기정렬을 실현할 수 있다.
도 4의 (a)부터 (c)는, 접합면에 대해 수직인 방향에서 보았을 때의 칩측 접합면 상에 형성된 금속 영역의 배치를 모식적으로 나타내고 있다.
도 4의 (a)부터 (c)가 나타내는 칩측 접합면 상에는 복수의 원형 금속 영역(MR)이 열 형상으로 나란히 배치되어 있다.
금속 영역(MR)의 형상 및 배열은 도 4의 (a)부터 (c)에 도시된 예에 한정되지 않는다. 각 금속 영역(MR)의 형상은 원형에 한정하지 않고, 예를 들어 정사각형, 직사각형도 된다. 또한, 도 4의 (a)부터 (c)는 복수의 금속 영역(MR)이 직사각형을 그리도록 나란히 배열되어 있지만, 이에 한정되지 않는다.
도 4의 (b)가 나타내는 칩측 접합면에는 복수의 금속 영역(MR)이 다른 크기로 형성되어 있다.
예를 들어 비교적 작은 면적의 금속 영역(MR)을 형성하는 경우에, 원하는 도전성을 확보하는 전기적 접속은 확보되어 있음에도 불구하고 기판과의 최종적인 접합 면적의 합계가 칩과 기판 사이의 충분한 기계적 강도를 달성할 수 있는 만큼의 면적에 미치지 못하는 경우가 있다. 이러한 경우에는, 전기적 접속에 필요로 하는 금속 영역(MR)에 덧붙여 기계적 강도를 향상시키기 위해 기판과 접속되는 강도용 금속 영역(MR2)을 마련해도 된다. 금속 영역(MR2)은 칩 내의 회로 또는 칩을 통과하는 TSV와 전기적으로 접합되지 않아도 되고 접합되어 있어도 된다. 또한, 금속 영역(MR2)의 면적, 형상, 배치 등은 전자 디바이스의 사용 환경 등에 따라 칩과 기판 사이에 요구되는 기계적 강도, 금속 영역(MR)과 강도용 금속 영역(MR2)의 형상, 크기, 칩측 접합면 상에서의 배치 등에 기초하여 조절되어도 된다.
도 4의 (c)가 나타내는 칩측 접합면에는, 도 4의 (a)에 도시된 전기적 접속을 위해 형성된 금속 영역(MR)을 제1 금속 영역으로 하여 이 제1 금속 영역의 외측에 제1 금속 영역을 둘러싸도록 제2 금속 영역으로서 폐쇄된 환상으로 금속벽인 금속 영역(MR3)이 형성되어 있다. 이 경우, 제1 및 제2 금속 영역이 칩측 접합면의 금속 영역 이외의 영역에 대해 돌출되도록 형성되는 것이 바람직하다.
폐쇄된 환상의 금속 영역(MR3)은, 칩의 기판에의 접합이 완료되면 그 내부의 금속 영역(MR)에 관한 접합 계면을 외부 분위기에 대해 봉지한다. 즉, 외부 분위기는 금속 영역(MR)에 관한 접합 계면에 도달할 수 없다. 따라서, 접합 공정이 완료된 후에 수지 등을 이용하여 접합 개소를 봉지하는 것을 필요로 하지 않고 대기의 침입에 기인하는 산화, 칩과 기판 간에의 불순물 혼입 등에 의한 접합 계면의 전기적 또는 기계적 특성의 악화를 막을 수 있다.
또한, 금속 영역(MR3)을 가지는 칩을 접합함으로써, 접합 면적이 증가하고 높은 접합 강도를 달성할 수 있다. 나아가 납 등의 재료를 포함하지 않고 리플로우 공정이 필요 없으므로, 친환경적인 칩과 기판을 포함하는 구조체의 봉지 구조를 제공할 수 있다.
상기 각 칩은, 예를 들어 복수의 전자 회로가 형성된 기판을 세로방향 및 가로방향으로 절삭함으로써 작성해도 된다.
<기판>
기판(WA)의 접합부(UT)는, 예를 들어 도 5에 도시되어 있는 바와 같이 기판의 면 상에 세로방향 및 가로방향으로 그은 등간격의 직선으로 정해지는 복수의 직사각형 또는 정사각형으로서 설정되어도 되고, 또한 이산적으로 임의의 개소에 설정되어도 된다. 전형적으로 상기 기판은 본원발명에 관한 접합 방법의 공정이 완료된 후에 접합부마다 절단(다이싱)되어 다이(die)로 분할된다. 최종 제품으로서 주어진 다이의 크기는 기판 상에 설정된 접합부의 크기에 의해 정해진다.
각 접합부는 기판 상에 물리적으로 또는 광학적으로 인식 가능하게 설정되어 있어도 되지만, 이에 한정되지 않는다. 예를 들어, 접합부의 배치는 기판을 지지하는 스테이지 상의 위치를 인식 가능한 컴퓨터 시스템에 의해 스테이지 상의 위치에 기초하여 인식하는 구성으로 해도 된다.
기판의 접합부는, 복수의 칩의 금속 영역에 각각 대응하도록 하여 해당 칩과의 사이에서 전기적 접속을 확립하기 위해 복수의 접합 영역을 가지도록 구성해도 된다(도시생략). 이 접합 영역은 금속으로 형성되어도 된다. 이 경우, 접합되는 칩과 기판 사이의 전기적 접속이 실현된다.
또한, 기판의 접합부는 실리콘(Si), 산화 규소(SiO2) 등의 비금속 재료를 이용하여 형성되어도 된다. 이 경우, 칩의 금속 영역은 기판과 접합하여 칩과 기판 사이의 접합 강도를 높일 수 있다.
<표면 활성화 처리>
공정 S1 및 공정 S2에서, 칩측 접합면 및 기판의 접합부(이하, 접합면이라고 부름)에 소정의 운동 에너지를 가지는 입자를 충돌시킴으로써 표면 활성화 처리를 행한다.
소정의 운동 에너지를 가지는 입자를 충돌시켜 접합면을 형성하는 물질을 물리적으로 튕겨 날리는 현상(스퍼터링 현상)을 발생시킴으로써 표면층을 제거할 수 있다. 표면 활성화 처리에는 표면층을 제거하여 접합해야 할 물질의 신생 표면을 노출시킬 뿐만 아니라, 소정의 운동 에너지를 가지는 입자를 충돌시킴으로써 노출된 신생 표면 근방의 결정 구조를 어지럽혀 아몰퍼스화하는 작용도 있다고 생각된다. 아몰퍼스화한 신생 표면은 원자 레벨의 표면적이 늘어나고 보다 높은 표면 에너지를 가지므로, 그 후의 친수화 처리에서 결합되는 단위표면적당 수산기(OH기)의 수가 증가한다고 생각된다. 이에 대해, 종래의 습식 처리에 의한 표면의 불순물 제거 공정 후에 화학적으로 친수화 처리하는 경우에는, 소정의 운동 에너지를 가지는 입자의 충돌에 기인하는 신생 표면의 물리적 변화가 없으므로, 본원발명의 접합 방법에 관한 표면 활성화 처리에 계속되는 친수화 처리는 이 점에서 종래의 친수화 처리와는 근본적으로 다르다고 생각된다. 또한, 결정 구조가 어지럽혀지고 아몰퍼스화한 신생 표면 근방의 영역에 있는 원자는 본접합시의 가열 처리시에 비교적 낮은 열에너지로 확산하기 쉽고, 비교적 저온에서의 본접합 프로세스를 실현할 수 있다고 생각된다.
표면 활성화 처리에 이용하는 입자로서 예를 들어 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe) 등의 희가스 또는 비활성 가스를 채용할 수 있다. 이들 희가스는 비교적 큰 질량을 가지고 있으므로, 효율적으로 스퍼터링 현상을 발생시킬 수 있고 신생 표면의 결정 구조를 어지럽히는 것도 가능하게 된다고 생각된다.
표면 활성화 처리에 이용하는 입자로서 산소의 이온, 원자, 분자 등을 채용할 수도 있다. 산소 이온 등을 이용하여 표면 활성화 처리를 행함으로써, 표면층을 제거한 후에 신생 표면 상을 산화물 박막으로 덮는 것이 가능하게 된다. 신생 표면 상의 산화물 박막은 그 후의 친수화 처리에서의 수산(OH)기 결합 또는 물 부착의 효율을 높인다고 생각된다. 또한, 신생 표면 상에 형성된 산화물 박막은 본접합에서의 가열 처리시에 비교적 쉽게 분해된다고 생각된다.
표면 활성화되는 접합면에 충돌시키는 입자의 운동 에너지는 1eV에서 2keV인 것이 바람직하다. 상기 운동 에너지에 의해, 효율적으로 표면층에서의 스퍼터링 현상이 발생한다고 생각된다. 제거해야 할 표면층의 두께, 재질 등의 성질, 신생 표면의 재질 등에 따라 상기 운동 에너지의 범위로부터 원하는 운동 에너지의 값을 설정할 수도 있다.
표면 활성화되는 접합면에 충돌시키는 입자에는 입자를 접합면으로 향하여 가속함으로써 소정의 운동 에너지를 부여할 수 있다.
플라즈마 발생 장치를 이용하여 입자에 소정의 운동 에너지를 부여할 수 있다. 복수의 칩 또는 기판 등의 접합면에 대해 교번 전압을 인가함으로써 접합면 주위에 입자를 포함하는 플라즈마를 발생시키고, 플라즈마 중의 전리한 입자의 양이온을 상기 전압에 의해 접합면으로 향하여 가속시킴으로써 소정의 운동 에너지를 부여한다. 플라즈마는 수 파스칼(Pa) 정도의 저진공도 분위기에서 발생시킬 수 있으므로, 진공 시스템을 간이화할 수 있고 진공화 등의 공정을 단축화할 수 있다.
플라즈마 발생 장치는, 예를 들어 100W로 가동하여 아르곤(Ar)의 플라즈마를 발생시켜 이 플라즈마를 접합면에 600초 정도 조사시키도록 사용되어도 된다.
접합면으로부터 이격된 위치에 배치된 중성 원자 빔원, 이온 빔원(이온총) 등의 입자 빔원을 이용하여 입자에 소정의 운동 에너지를 부여할 수도 있다. 소정의 운동 에너지가 부여된 입자는 입자 빔원으로부터 복수의 칩 또는 기판 등의 접합면으로 향하여 방사된다.
입자 빔원은 예를 들어 1×10-5Pa(파스칼) 이하 등의 비교적 높은 진공 중에서 작동하므로, 표면 활성화 처리 후에 신생 표면의 불필요한 산화나 신생 표면에의 불순물 부착 등을 막을 수 있다. 나아가 입자 빔원은 비교적 높은 가속 전압을 인가할 수 있으므로, 높은 운동 에너지를 입자에 부여할 수 있다. 따라서, 효율적으로 표면층 제거 및 신생 표면의 아몰퍼스화를 행할 수 있다고 생각된다.
중성 원자 빔원으로서는 고속 원자 빔원(FAB, Fast Atom Beam)을 이용할 수 있다. 고속 원자 빔원(FAB)은 전형적으로 가스의 플라즈마를 발생시키고, 이 플라즈마에 전계를 걸어 플라즈마로부터 전리한 입자의 양이온을 적출하여 전자구름 안을 통과시켜 중성화하는 구성을 가지고 있다. 이 경우, 예를 들어 희가스로서 아르곤(Ar)의 경우, 고속 원자 빔원(FAB)에의 공급 전력을 1.5kV(킬로볼트), 15mA(밀리암페어)로 설정해도 되고, 혹은 0.1에서 500W(와트) 사이의 값으로 설정해도 된다. 예를 들어, 고속 원자 빔원(FAB)을 100W(와트)에서 200W(와트)로 가동하여 아르곤(Ar)의 고속 원자 빔을 2분 정도 조사하면, 접합면의 상기 산화물, 오염물 등(표면층)은 제거되어 신생 표면을 노출시킬 수 있다.
이온 빔원은, 예를 들어 110V, 3A로 가동하여 아르곤(Ar)을 가속시켜 600초 정도 접합면에 조사시키도록 사용되어도 된다.
본원발명에 있어서, 표면 활성화에 이용되는 입자는 중성 원자 또는 이온으로도 되고, 더욱이 라디칼종으로도 되고, 또한 이들이 혼합된 입자군으로도 된다.
각 플라즈마 또는 빔원의 가동 조건 또는 입자의 운동 에너지에 따라 표면층의 제거 속도는 변화할 수 있다. 그래서, 표면 활성화 처리에 필요한 처리시간을 조절할 필요가 있다. 예를 들어, 오제 전자분광법(AES, Auger Electron Spectroscopy)이나 X선 광전자 분광법(XPS, X-ray Photo Electron Spectroscopy) 등의 표면 분석법을 이용하여 표면층에 포함되는 산소나 탄소의 존재를 확인할 수 없게 되는 시간 또는 이보다 긴 시간을 표면 활성화 처리의 처리 시간으로서 채용해도 된다.
표면 활성화 처리에서 접합면을 아몰퍼스화하기 위해서는, 입자의 조사 시간을 표면층을 제거하여 신생 표면을 노출시키기 위해 필요한 시간보다 길게 설정해도 된다. 길게 하는 시간은 10초에서 15분, 혹은 표면층을 제거하여 신생 표면을 노출시키기 위해 필요한 시간의 5% 이상으로 설정해도 된다. 표면 활성화 처리에서 접합면을 아몰퍼스화하기 위한 시간은 접합면을 형성하는 재료의 종류, 성질 및 소정의 운동 에너지를 가지는 입자의 조사 조건에 따라 적절히 설정해도 된다.
표면 활성화 처리에서 접합면을 아몰퍼스화하기 위해서는, 조사되는 입자의 운동 에너지는 표면층을 제거하여 신생 표면을 노출시키기 위해 필요한 운동 에너지보다 10% 이상 높게 설정되어도 된다. 표면 활성화 처리에서 접합면을 아몰퍼스화하기 위한 입자의 운동 에너지는 접합면을 형성하는 재료의 종류, 성질 및 입자의 조사 조건에 따라 적절히 설정해도 된다.
여기서, 「아몰퍼스화한 표면」 또는 「결정 구조가 어지럽혀진 표면」이란, 구체적으로 표면 분석 수법을 이용한 측정에 의해 존재가 확인된 아몰퍼스층 또는 결정 구조가 어지럽혀진 층을 포함함과 동시에, 입자의 조사 시간을 비교적 길게 설정한 경우 또는 입자의 운동 에너지를 비교적 높게 설정한 경우에 상정되는 결정 표면 상태를 표현하는 개념적인 용어로서, 구체적으로 표면 분석 수법을 이용한 측정에 의해 아몰퍼스층 또는 결정 구조가 어지럽혀진 표면의 존재가 확인되지 않은 표면도 포함하는 것이다. 또한, 「아몰퍼스화한다」 또는 「결정 구조를 어지럽힌다」란, 상기 아몰퍼스화한 표면 또는 결정 구조가 어지럽혀진 표면을 형성하기 위한 동작을 개념적으로 표현한 것이다.
<친수화 처리>
공정 S1 및 공정 S2에서, 친수화 처리는 상기 표면 활성화 처리 후에 행해진다. 접합면의 친수화 처리에 의해, 접합면에 수산기(OH기)가 결합된다고 생각된다. 더욱이 수산기(OH기)가 결합된 접합면 상에 수분자가 부착되어도 된다.
수산화 처리에 의해, 접합면에 산화물이 형성되기도 한다. 산화물은 비교적 얇으므로(예를 들어 수nm 또는 수원자층 이하), 본접합시의 가열 처리에 있어서 금속 재료 내에서 흡수되거나 또는 물로서 접합 계면으로부터 바깥쪽으로 달아나서 소멸 혹은 감소한다고 생각된다. 따라서, 이 경우, 칩과 기판 사이의 접합 계면을 통한 도전성에는 실용상 문제가 발생하는 일은 거의 없다고 생각된다.
친수화 처리는 표면 활성화된 접합면에 물을 공급함으로써 행해진다. 이 물의 공급은 상기 표면 활성화된 접합면 주위의 분위기에 물(H2O)을 도입함으로써 행할 수 있다. 물은 기체형상으로(가스형상으로 또는 수증기로서) 도입되어도 되고 액체형상(안개형상)으로 도입되어도 된다. 나아가 물 부착의 다른 태양으로서 라디칼이나 이온화된 OH 등을 부착시켜도 된다. 그러나, 물의 도입 방법은 이들에 한정되지 않는다.
표면 활성화된 접합면 주위 분위기의 습도를 제어함으로써 친수화 처리 공정을 제어할 수 있다. 이 습도는 상대습도로서 계산해도 되고 절대습도로서 계산해도 되며, 또는 다른 정의를 채용해도 된다.
기체형상의 물은, 예를 들어 액체의 물 중에 질소(N2), 아르곤(Ar), 헬륨(He), 산소(O2) 등의 캐리어 가스를 통과시킴으로써(버블링), 기체형상의 물이 캐리어 가스에 혼합되어 표면 활성화된 접합면을 가지는 칩 또는 기판이 배치된 공간 또는 챔버 내에 도입되는 것이 바람직하다.
물의 도입은, 칩측 접합면과 기판의 접합부 중 적어도 한쪽 또는 둘 다의 주위 분위기에서의 상대습도를 10%에서 90%가 되도록 제어하는 것이 바람직하다.
예를 들어 질소(N2) 또는 산소(O2)를 캐리어 가스로서 기체형상의 물을 도입하는 경우, 상기 챔버 내의 전체압을 9.0×104Pa(파스칼), 즉 0.89atm(아톰)으로 하고, 챔버 내에서의 기체형상 물의 양을 용적 절대습도로 8.6g/㎥(그램/입방 미터) 또는 18.5g/㎥(그램/입방 미터), 23℃(섭씨 23도)의 상대습도로 각각 43% 또는 91%가 되도록 제어할 수 있다. 또한, 예를 들어 구리(Cu)를 용적 절대습도로 5g/㎥(그램/입방 미터)에서 20g/㎥(그램/입방 미터)의 기체형상의 물을 포함하는 분위기에 노출하면, 2nm(나노미터)에서 14nm(나노미터) 정도의 산화 구리의 층이 형성된다고 상정된다.
또한, 챔버 내의 산소(O2)의 분위기 중 농도를 10%로 해도 된다.
친수화 처리는, 표면 활성화 처리된 접합면을 대기에 노출하지 않고 그 접합면에 물을 공급하는 것이 바람직하다. 예를 들어, 표면 활성화 처리를 행하는 챔버와 친수화 처리를 행하는 챔버를 동일하게 하도록 구성되어 있어도 된다. 또한, 표면 활성화 처리를 행하는 챔버와 친수화 처리를 행하는 챔버는 복수의 칩 또는 기판이 이들의 사이를 대기에 노출되지 않고 반송되도록 연결되어 구성되어 있어도 된다. 이들 구성을 채용하여 표면 활성화 처리된 접합면을 대기에 노출하지 않음으로써, 접합면의 바람직하지 않은 산화나 접합면에의 불순물 부착 등을 막음과 동시에 친수화 처리를 보다 쉽게 제어할 수 있고, 효율적으로 표면 활성화 처리 후에 친수화 처리를 계속해서 실행할 수 있다.
또한, 친수화 처리를 행하기 위해 소정의 습도를 가지는 챔버 밖의 대기를 도입해도 된다. 대기를 챔버 내에 도입할 때에는, 바람직하지 않은 불순물의 접합면에의 부착을 막기 위해 그 대기가 소정의 필터를 통과하도록 구성하는 것이 바람직하다. 소정의 습도를 가지는 챔버 밖의 대기를 도입하여 친수화 처리를 행함으로써, 접합면의 친수화 처리를 행하는 장치 구성을 간략화할 수 있다.
또한, 물(H2O)의 분자나 클러스터 등을 가속하여 접합면으로 향하여 방사해도 된다. 물(H2O)의 가속에 상기 표면 활성화 처리에 이용하는 입자 빔원 등을 사용해도 된다. 이 경우, 상기 버블링 등으로 생성한 캐리어 가스와 물(H2O)의 혼합 가스를 상기 입자 빔원에 도입함으로써, 물의 입자 빔을 발생시키고 친수화 처리해야 할 접합면으로 향하여 조사할 수 있다.
표면 활성화 처리와 친수화 처리가 실시된 접합면(41a, 41b)은, 그 후의 칩의 기판에의 장착(가접합)에서의 접촉시에 수소결합 작용에 의해 서로 당겨 비교적 강한 가접합을 형성한다(도 2의 (d)). 수소와 산소를 포함하는 접합 계면이 더 형성되어 있으므로, 본접합에서의 가열 처리에 의해 수소와 산소가 접합 계면의 외부로 방출되어 청정한 접합 계면(45)을 형성하는 것이 가능하게 된다(도 2의 (e)).
<가접합>
공정 S3에서, 칩측 접합면이 표면 활성화 처리되고 친수화 처리된 칩이 각각 칩의 금속 영역이 기판의 접합부에 접촉하도록 표면 활성화 처리되고 친수화 처리된 기판의 대응하는 접합부 상에 장착된다.
기판의 대응하는 접합부에 대한 칩의 위치 결정은, 예를 들어 칩측에 복수의 위치 조절용 마크를 마련하고, 기판의 대응하는 접합부측에 대응하는 복수의 위치 조절용 마크를 마련하며, 이들 위치 조절용 마크를 서로 맞춤으로써 행해도 된다. 이들 위치 조절용 마크 간의 어긋남은, 칩과 기판을 투과하는 광을 칩 또는 기판측으로부터 접합면에 수직방향으로 입사하고, 그 반대측에 마련한 카메라에 의해 촬상된, 해당 투과광에 의한 위치 조절용 마크의 화상을 관찰함으로써 측정하도록 구성해도 된다.
친수화 처리가 실시된 칩측 접합면과 기판의 접합부는 수산(OH)기 또는 수분자에 의해 덮여 있기 때문에, 장착시(가접합시)의 접촉에 의해 수산기 또는 수분자 간에 작용하는 수소결합 등의 인력에 의해 가접합된다.
상기 칩의 기판에의 장착에 의해, 칩측 접합면과 기판의 접합부는 적어도 접합해야 할 칩 전부가 기판에 장착되고 나서 가열 처리가 행해질 때까지의 과정에 있어서, 칩과 기판이 가접합함으로써 구성되는 구조체가 반송될 때나 위치 변환될 때에 칩이 기판으로부터 벗겨져 떨어지거나 칩이 기판 상의 소정의 장착 위치로부터 벗어나는 일이 없는 충분한 접합력으로 고정된다.
접합해야 할 복수의 칩을 모두 기판에 가접합하는 동안에, 이 복수의 칩과 기판 주위 분위기의 습도를 소정의 값으로 유지하도록 해도 된다.
칩의 금속 영역이 니켈(Ni), 금(Au), 주석(Sn) 등의 금속으로 20㎛(마이크로미터) 사방, 높이 3㎛(마이크로미터)에서 10㎛(마이크로미터)의 패드형상으로 형성되어 있는 경우는, 패드에 대해 0.3MPa(메가파스칼)에서 600MPa(메가파스칼)의 압력을 칩과 기판이 서로 근접하는 방향으로 가해도 된다.
상기 패드에 대해 가하는 압력은 너무 높으면 소성 변형에 의해 금속 영역끼리 접촉하여 합선의 원인이 되고, 너무 낮으면 소정의 도전성 또는 접합 강도를 얻을 수 없는 경우가 있다. 따라서, 상기 패드에 대해 가하는 압력은 금속 영역 재료의 기계적 특성, 형상, 그 후의 본접합에서의 가열 처리 조건 등에 따라 조절된다.
상술한 가접합으로 얻어진 복수의 칩과 기판을 포함하는 구조체는 칩과 기판이 비교적 강한 수소 결합으로 결합되어 있으므로, 칩 실장 시스템 내부에서 또는 외부로 반송되어도 칩이 기판으로부터 미끄러져 떨어지거나 벗겨져 떨어질 위험성은 작다. 또한, 가접합으로 얻어진 복수의 칩과 기판을 포함하는 구조체는 비교적 안정적이므로, 가열 처리까지 수시간 내지 수일 동안 대기 중에서 저장하는 것도 가능하다. 따라서, 임의의 타이밍에서 칩과 기판을 포함하는 구조체에 가열 처리를 행할 수 있다.
상술한 가접합으로 얻어진 복수의 칩과 기판을 포함하는 구조체를 복수개 모아 가열 처리를 행할 수 있다. 이에 의해, 본접합된 칩과 기판을 포함하는 구조체를 높은 생산효율로 제조할 수 있는 효과가 있다. 나아가 칩과 기판이 비교적 강한 수소결합으로 결합되어 있으므로, 칩 실장 시스템 내부 또는 외부로 반송되어도 칩이 기판으로부터 미끄러져 떨어지거나 벗겨져 떨어질 위험성은 작다. 또한, 가접합으로 얻어진 복수의 칩과 기판을 포함하는 구조체는 비교적 안정적이므로, 가열 처리까지 수시간 내지 수일 동안 대기 중에서 저장하는 것도 가능하다. 따라서, 임의의 타이밍에서 칩과 기판을 포함하는 구조체에 가열 처리를 행할 수 있다.
가접합되는 칩은, 가접합 전에 공급된 칩에 대해 소정의 검사를 행하여 양호하다고 판단된 칩만을 선별하도록 구성되어도 된다. 이에 의해, 검사에 의해 양호하다고 판단된 칩만을 실장함으로써 생산되는 최종 제품의 수율을 높일 수 있다.
<본접합>
공정 S4에서는, 공정 S3에서 얻어진 복수의 칩과 기판의 구조체에 가열 처리를 행함으로써, 칩과 기판 사이의 소정의 도전성(저항률) 또는 접합 강도(기계적 강도)를 얻을 수 있다.
가열 처리 중의 최고 온도는 100℃(섭씨 100도) 이상 칩과 기판의 접합 외면을 형성하는 재료의 융점 미만의 온도로 설정하는 것이 바람직하다.
가열 처리 중의 최고 온도를 100℃(섭씨 100도) 이상으로 설정함으로써, 접합 계면에 포함되어 있는 수산(OH)기 또는 물의 대부분이 접합 계면 외부로 빠져나간다고 생각된다. 이 때, 물이 가접합의 계면으로부터 빠져나가는 과정에서 지금까지는 접촉하지 않았던 접합면끼리가 접촉하게 되어 실질적인 접합 계면이 넓어지고 접합 면적이 커진다고 생각된다. 또한, 본 발명에 의한 표면 활성화 처리 후에 친수화 처리된 접합면을 접합함으로써, 종래의 단순한 친수화 처리를 이용한 접합에 필요로 한 400℃를 넘는 온도에서의 가열은 필요 없어지고, 150℃에서 250℃ 정도의 온도 가열로 충분한 접합 강도를 얻을 수 있다.
접합 계면에 포함되어 있는 수산(OH)기 또는 물이 접합 계면 주위의 재료 중으로 확산되어도, 접합 계면 근방 부위의 전기적 특성 또는 기계적 특성이 현저하게 저하되는 일은 없다고 생각된다.
또한, 본원발명에 의하면, 가열 처리 중의 최고 온도를 칩과 기판의 접합면을 형성하는 재료의 융점 미만으로 설정해도 충분한 전기적 특성 및 기계적 특성을 얻을 수 있다. 접합 계면 근방에서 재료의 고상 확산이 발생하여 지금까지는 접촉하지 않았던 접합면 간의 간극을 메움으로써, 실질적인 접합 계면이 넓어지고 접합 면적이 커진다고 생각된다.
또한, 가열 처리 중의 최고 온도를 칩과 기판의 접합면을 형성하는 재료의 융점 미만으로 설정하여 고상 확산에 의해 본접합을 행함으로써, 본접합에서의 위치 어긋남을 거의 없앨 수 있다. 이에 의해, 최종 제품에 있어서 기판의 접합부 상의 소정 위치에 대한 칩의 위치 결정 정밀도를 높일 수 있고, 예를 들어 ±1㎛ 이하로 억제하는 것이 가능하게 된다.
가열 처리 중의 최고 온도를 칩과 기판의 접합면을 형성하는 재료의 융점 이상으로 설정하여 본접합을 행하면, 가접합으로 장착된 기판 상의 위치로부터 칩이 벗어나는 경우가 있을 수 있다. 이 위치 어긋남은 수㎛가 되는 경우가 있다. 칩을 본접합할 때에 위치 어긋남이 생기면, 어떤 금속 영역이 인접하는 금속 영역과 접촉하여 쇼트의 원인이 된다. 또한, 접합 면적이 작아지고 접합 계면에서 생기는 단차 등에 의해 접합 계면의 접합 강도가 저하되는 경우가 있다.
상술한 바와 같이, 일례로서 기판의 대응하는 접합부에 대한 칩의 위치 결정은 칩측과 기판측에 마련된 위치 조절용 마크를 칩과 기판을 투과하는 광을 이용하여 서로 맞춤으로써 행해진다. 이에 의해, 예를 들어 ±1㎛의 위치 결정 정밀도를 얻을 수 있다. 나아가 위치 결정이 충분하지 않은 경우에는, 가접합 직후에 칩을 기판으로부터 한 번 떼어놓고 다시 위치 결정하고 나서 가접합을 행하는 것을 소정의 위치 결정 정밀도가 얻어질 때까지 반복할 수도 있다. 이에 의해, ±0.2㎛의 위치 결정 정밀도를 얻을 수 있다.
따라서, 위치 조절용 마크를 이용하여 칩을 기판 상의 소정 위치에 대해 위치 결정한 후에 가접합을 행하고, 본접합에서 가열 온도를 칩과 기판의 접합면을 형성하는 재료의 융점 미만으로 설정함으로써, 최종 제품에 있어서 기판의 접합부 상의 소정 위치에 대한 칩의 위치 결정 정밀도를 매우 높일 수 있다. 이에 의해, 쇼트 등의 결함 발생을 억제함과 동시에, 칩을 적층 기판 상에 적층하여 접합하는 경우에서도 기판 상에서의 복수층에 걸친 칩의 상하방향의 위치 결정 정밀도를 높게 유지할 수 있다.
예를 들어 칩측 접합면과 기판의 접합부가 구리(Cu)로 형성되어 있는 경우에는, 가접합 후의 칩과 기판의 구조체를 150℃(섭씨 150도)로 600초간 가열함으로써 높은 도전율과 접합 강도를 가지는 칩과 기판의 구조체가 얻어진다.
칩측 접합면과 기판의 접합부의 금속 영역이 구리(Cu)로 형성되어 있는 경우에는, 0.14 MPa(메가파스칼) 정도의 압력을 접합 계면에 수직인 방향으로 가함으로써 충분한 도전성 및 기계적 강도가 얻어진다.
종래 구리(Cu)와 구리(Cu)를 직접 접합하기 위해, 350℃(섭씨 350도) 정도에서의 고온으로 기판마다 수 톤의 힘을 10분 정도 유지하는 것이 필요하였지만, 본원발명에 있어서 금속 영역을 형성하는 재료로서 구리를 채용함으로써, 저온, 저압, 고속으로 원하는 도전성 및 기계적 강도를 가지는 칩과 기판의 구조체를 제조할 수 있다.
칩의 각 금속 영역이 니켈(Ni), 금(Au), 주석(Sn), 주석-은의 합금 등의 금속으로 20㎛(마이크로미터) 사방, 높이 3㎛(마이크로미터)에서 10㎛(마이크로미터)의 패드형상으로 형성되어 있는 경우는, 각 패드에 대해 0.3 MPa(메가파스칼)에서 600 MPa(메가파스칼)의 압력을 가열 처리 중에 가해도 된다.
가열 처리 중의 구조체 주위 분위기는 대기이어도 되고 질소 또는 희가스 분위기이어도 된다.
가열 처리 중의 구조체 주위 분위기의 습도를 조절해도 된다. 이 습도는 얻어지는 접합 계면의 전기적 특성 또는 기계적 특성에 따라 조절해도 된다.
더욱 적합하게는, 가열 처리 중의 구조체 주위 분위기는 환원성 분위기이다.
<환원 처리>
친수화 처리 후의 접합, 즉 가접합에서는, 접합면의 대부분이 OH기, 산화막 또는 이들 위에 부착되어 있는 수분자(수산기의 층 등)를 통해 다른 접합면과 접합된다. 접합면 표면에 있던 표면 거칠기 또는 요철은 가접합시의 접촉에 의해 완전히는 없어지지 않으므로, 가접합 후의 접합 계면은 이 요철이 있는 접합면 간에 형성되어 있다. 이 가접합시의 접합 계면에 대해 본접합시에 환원 처리를 행하고, 산화막 제거에 의해 신생 표면의 형성을 촉진시키는 것은 유용하다. 즉, 본접합시의 가열에 환원 처리를 수반함으로써 산화막 제거 속도를 향상시킬 수 있다. 나아가 접합 계면에 대해 가압함으로써, 산화막 제거에 의해 신생 표면의 형성과 접합면 근방에서의 원자 확산과 동시에 접합면에 있던 요철을 낮게 하여 실질적인 접합 면적을 효율적으로 크게 할 수 있다.
환원 분위기는, 환원성 기체를 기판과 복수의 칩을 포함하는 구조체의 분위기 중 또는 본접합을 하는 챔버 내에 도입함으로써 형성되어도 된다. 환원성 기체로서 수소 분자, 수소 라디칼, 수소 플라즈마, 포름산 가스 등을 사용하는 것이 바람직하다.
특히, 수소 분자 및 수소 라디칼 등의 수소를 포함하는 가스는 크기가 작으므로, 접합 계면의 요철 등에 의한 간극에 들어갈 수 있다. 또한, 실제로 접촉하고 있는 접합 계면에서도 확산되기 쉽다. 따라서, 이들 수소를 포함하는 가스를 사용함으로써 가접합 계면의 산화막을 본접합시에 효율적으로 환원할 수 있다.
수소 라디칼은 활성이므로, 가접합에 의한 구조체를 가열하지 않아도 된다. 가열을 하는 경우에는 예를 들어 섭씨 150도 정도로 가열하는 것이 바람직하다. 포름산을 이용하는 경우에는 섭씨 200도 정도로 가열하는 것이 바람직하다.
환원 분위기를 형성하기 전에, 기판과 복수의 칩을 포함하는 구조체의 분위기 또는 본접합의 챔버를 진공으로 하는 것이 바람직하다. 가접합된 접합 계면에는, 접합면의 미소한 표면 거칠기에 의해 미소한 간극이 존재한다. 따라서, 진공으로 한 후에 환원성 기체를 도입함으로써, 진공으로 된 가접합 계면의 미소한 간극에 환원성 기체가 보다 효율적으로 들어갈 수 있게 된다. 나아가 진공화에 의해, 환원 처리에 의한 산화막 제거를 방해할 수 있는 산소나 오염 물질 등을 상기 분위기로부터 미리 제거할 수 있다.
또한, 진공화와 환원성 기체의 도입을 반복하여 행해도 된다.
환원 처리를 행한 후에 가압을 행하도록 해도 된다. 즉, 접합 계면의 미소한 간극이 존재하는 동안에 접합 계면의 환원 처리를 효율적으로 행하고, 환원 처리 후에 가압하여 환원 처리된 접합면 또는 신생 표면 간의 간극을 없애거나 줄여 실질적인 접합 면적을 청정한 상태로 크게 할 수 있다.
또한, 환원 처리를 행한 후에 진공화를 하여 접합 계면의 간극으로부터 가스를 배출시킨 흔적에 가압하는 것이 바람직하다. 이에 의해, 접합 계면에 남는 가스나 불순물을 제거하거나 줄일 수 있다. 또한, 보이드가 없거나 적은 접합 계면을 형성할 수 있다.
혹은 환원 처리를 행하는 경우에는, 칩의 기판에의 장착시, 즉 가접합시의 가압을 비교적 작게 하는 것이 바람직하다. 가접합에서는, 그 후의 핸들링으로 칩이 위치가 어긋나지 않을 정도의 접합 강도가 얻어지면 좋다. 따라서, 가접합시의 가압 또는 가압력을 떨어뜨림으로써 가접합 후의 접합 계면의 요철이 부서지지 않고 남아 접합 계면에 미소한 간극이 있는 상태를 유지할 수 있다. 이렇게 함으로써, 환원 처리시에 환원성 기체를 접합 계면의 간극에 도입하기 쉬워진다.
또한, 접합면의 표면 거칠기를 굳이 크게 하는 것으로도 마찬가지의 결과가 얻어진다.
이하의 표 2에 나타내는 실험예 5(150 MPa)나 실험예 7(100 MPa)의 저압 조건에서도 칩은 위치가 어긋나지 않고 환원 처리를 행할 수 있다. 그 후, 본가압시에 300 MPa의 압력을 가함으로써 충분한 실질적인 접합 면적을 얻을 수 있다. 예를 들어, 환원 처리를 할 때의 가접합시의 압력은 150 MPa 이하로 하는 것이 보다 바람직하다.
이러한 환원 처리는 구리(Cu)로 형성된 범프(금속 영역)에 적용될 수 있지만, 이에 한정되지 않고, 땜납 재료, 금(Au) 혹은 이들의 합금에 대해서도 적용될 수 있다.
본접합시에 환원 처리를 아울러 행함으로써, 금속 영역에서 형성되는 접합 계면의 전기저항을 더욱 내릴 수 있다. 이 수법은, 특성이 접합 계면의 전기 저항의 영향을 받기 쉬운 하이엔드 컴퓨터나 파워 디바이스를 위한 칩 온 웨이퍼 기술에 응용하는 것이 특히 유용하다.
수소 라디칼에 의한 환원 처리의 일례를 도 33을 참조하면서 이하에 설명한다.
가열 수단(80)으로서 본접합을 행하는 본접합 챔버(81)에는 히터(82)가 마련되어 있어 구조체를 원하는 온도로 가열할 수 있다. 본접합 챔버(81)는 상부에 톱판(top plate, 82)을 가지며, 이 톱판(82)에는 수소 라디칼 등의 가스를 챔버에 도입하기 위해 복수의 개구(83)가 열려 있다. 본접합 챔버(81)에는 수소 라디칼원(도시생략)이 마련되어 있고, 이 수소 라디칼원으로부터 톱판(81)의 개구(82)를 통과하여 수소 라디칼이 본접합 챔버(81) 내에 도입된다. 본접합 챔버(81)에는 진공 펌프(84)가 접속되고, 이에 의해 챔버(81) 내의 분위기를 진공으로 할 수 있다.
도 33에 도시된 바와 같이, 챔버(81) 내에 가접합된 범프(MR)를 가지는 칩(CP) 한 쌍이 놓여 있다. 표면 활성화 처리와 친수화 처리가 실시되어 있으므로, 범프(MR)의 표면에는 얇은 산화막 또는 OH기의 층(수산기의 층(44))이 형성되고, 혹은 그 위에 수분자가 부착되어 있는 층이 있다.
예를 들어, 본접합 챔버(81)는 진공 펌프(84)에 의해 5Pa 정도의 기압이 되도록 진공화된다. 그 후, 수소 라디칼원은 250W, 27MHz로 작동하여 100%의 수소 가스를 플라즈마화하고, 그 중에서 라디칼종을 본접합 챔버(81)에 도입하도록 해도 된다. 수소 라디칼은 유량 100sccm로 톱판(82)의 개구(83)를 통과하여 본접합 챔버(81)에 다운 플로우로 도입되고, 본접합 챔버(81) 내의 압력이 50Pa가 되도록 5분 유지된다. 이 때의 환원 처리 동안에 구조체의 온도는 섭씨 150도로 유지된다. 환원 처리 후 다시 진공화를 행하고, 범프에 대해 300MPa가 되도록 구조체에 압력을 걸어 섭씨 200도로 10분 유지하였다. 이에 의해, 도전성이 높은 접합 계면을 범프(MR) 사이에 형성할 수 있다.
또한, 여기서는 구성도로서 칩 한 쌍만 기재하였지만, 물론 복수 칩이 실장된 기판에 대해 행해도 된다. 또한, 여기서는 가압 수단을 기재하지 않았지만, 같은 챔버 내에서 상방으로부터 또는 상하방향으로 가압하는 수단을 마련해도 된다. 또한, 환원 처리 후에 진공 분위기나 비활성 분위기, 질소 분위기 중을 핸들링하여 가열 가압 챔버로 이송하여 가압해도 된다.
<환원 처리를 수반하는 본접합 장치의 일례>
환원 처리에는 도 34에 도시된 바와 같은 접합 장치(401)를 이용해도 된다.
<장치 구성>
접합 장치(401)는 피접합물(491 및 492)이 놓이는 분위기를 제어하기 위한 진공 챔버(402)와, 피접합물(491 및 492)의 접합면에 대해 표면 활성화 처리를 행하는 표면 활성화 처리 수단(408)과, 피접합물(491 및 492) 사이의 위치 어긋남을 측정하는 위치 어긋남 측정 수단(428M, 428e, 428f)과, 피접합물(491 및 492) 사이의 위치 어긋남을 보정하기 위해 피접합물(491 및 492)을 접합면의 면내 방향으로 상대적으로 이동시키는 얼라이먼트 수단(423)과, 피접합물(491 및 492)을 접합면에 거의 수직방향으로 멀리하고 가깝게 하거나 접촉시키고, 혹은 접촉시킨 후에 가압하기 위한 상대 이동 수단(426)과, 진공화 수단(405, 406, 407)과, 환원 처리 수단(441, 442, 445)을 가지고 구성된다. 이러한 구성에 의해, 접합 장치(1)를 이용하여 챔버(진공 챔버)(402) 안을 감압하고, 피접합물(491 및 492)의 표면 처리, 접합, 가압, 가열 및 환원 처리를 행할 수 있다.
<가열 기구>
헤드(422)는 이 헤드(422)에 내장된 히터(422h)에 의해 가열되어, 헤드(422)에 보유된 피접합물(492)의 온도를 조정할 수 있다. 마찬가지로 스테이지(412)는 이 스테이지(412)에 내장된 히터(412h)에 의해 가열되어, 스테이지(412) 상의 피접합물(491)의 온도를 조정할 수 있다. 또한, 헤드(422)는 이 헤드(422)에 내장된 공랭식 냉각 장치 등에 의해 이 헤드(422) 자신을 실온 부근까지 급속히 냉각할 수도 있다. 스테이지(412)도 마찬가지이다. 히터(412h, 422h(특히 422h))는, 금속 범프(MR)를 가열 또는 냉각하는 가열 냉각 수단으로서 기능한다.
<가압 기구>
또한, 헤드(422)는 Z축 승강 구동 기구(426)에 의해 Z방향으로 이동(승강)된다. 스테이지(412)와 헤드(422)가 Z방향으로 상대적으로 이동함으로써, 스테이지(412)에 보유된 피접합물(491)과 헤드(422)에 보유된 피접합물(492)이 접촉하고 있을 때에 가압하도록 구성되어도 되도록 접합된다. 또, Z축 승강 구동 기구(426)는 복수의 압력 검출 센서(로드셀 등)(429, 432)에 의해 검출된 신호에 기초하여 접합시의 가압력을 제어하는 것도 가능하다.
<환원 처리 수단>
환원성 가스원(441)은 수소 라디칼원 또는 포름산 가스원이다. 환원성 가스는 환원성 가스원(441)으로부터 밸브(442), 도입간(443)을 통과하여 소정의 유량으로 챔버(402) 내에 도입된다.
도 34에서는, 환원 처리와 가열 처리 또는 가열 가압 처리를 동일한 챔버(402) 내에서 행하는 구성으로 되어 있지만, 이에 한정되지 않는다. 환원 처리와 가열 처리 또는 가열 가압 처리를 다른 챔버에서 행하는 구성을 채용해도 된다. 예를 들어 환원성 가스로서 수소 라디칼을 이용하는 경우에, 환원 처리를 하나의 챔버에서 행하고 가열(가압) 처리를 다른 챔버에서 행하며, 포름산을 이용하는 경우에, 동일한 챔버에서 환원 처리를 하면서 가열(가압)하는 구성을 채용해도 된다.
<본원발명에 의한 COW 실장의 생산 효율>
본원발명에 관한 가접합과 본접합을 가지는 접합 방법을 채용함으로써, COW 실장의 생산 효율이 종래의 접합 방법과 비교하여 현저하게 향상된다. 예를 들면, 칩마다 대응하는 기판 상의 접합부에 가접합 및 본접합을 하는 것을 반복하여 행하고, 소정 수의 칩을 기판 상에 실장하는 경우와 비교함으로써 본원발명의 효과를 보다 잘 이해할 수 있다.
하나의 기판 상에 5000개의 칩을 접합하는 경우로 비교한다.
종래와 같이 칩마다 가접합과 본접합을 반복하는 경우에는, 칩당 60초 정도 걸린다고 한다. 따라서, 예를 들어 하나의 기판 상에 5000개의 칩을 본접합하기 위해서는 (60초/칩)×(5000칩)=300000초=약 83시간 걸린다. 칩마다 가접합 및 본접합을 10초 행한다고 해도, 하나의 기판 상에 5000개의 칩을 본접합하기 위해서는 (10초/칩)×(5000칩)=50000초=약 14시간 걸린다.
본원발명에 관한 접합 방법에 의하면, 칩마다 1초부터 5초 가접합을 할 수 있다. 따라서, 하나의 기판 상에 5000개의 칩을 칩마다 1초 가접합하는 경우에는 (1초/칩)×(5000칩)=5000초=약 1.4시간에 가접합이 완료된다. 따라서, 본접합을 비교적 저온에서 수시간 행하였다고 해도, 종래의 방법과 비교하여 현저하게 생산 시간이 단축되는 것을 이해할 수 있다. 또한, 하나의 기판 상에 5000개의 칩을 칩마다 5초 가접합하는 경우에는 (5초/칩)×(5000칩)=25000초=7시간에 가접합이 완료된다. 따라서, 상기 종래의 접합 방법을 이용하여 가접합 및 본접합을 행하는 경우의 소요 시간인 14시간과 비교해도 7시간 미만으로 본접합을 행하면 생산 시간이 단축되는 것이 이해된다. 본접합의 소요 시간은 가열 온도에 의존하지만, 7시간 미만으로 하는 것은 가능하다.
<물 부착 처리>
상기 친수화 처리(공정 S1)가 완료된 칩을 기판의 대응하는 접합부에 장착하기(공정 S3) 전에, 칩측 접합면에 물(H2O)을 부착시켜도 된다(공정 S5). 도 6은, 이 공정(공정 S5)을 포함하는 본원발명의 제1 실시형태의 변형예에 관한 접합 방법의 흐름도를 나타내고 있다.
물 부착 처리는 칩측 접합면의 적어도 금속 영역에 물을 분무함으로써 행해도 된다. 분무되는 물은 기체형상(가스형상 또는 수증기 등)이어도 되고 액체형상(안개형상 또는 물방울 형상 등)이어도 되며, 물의 형태는 이들에 한정되지 않는다. 물을 칩측 접합면에 분무함으로써, 칩측 접합면 상에 효율적이고 균일하게 물을 부착할 수 있다.
물 부착 처리는, 액체의 물을 수용하는 수조를 마련하고 이 물에 칩측 접합면의 적어도 금속 영역을 침지시킴으로써 행해도 된다. 이에 의해, 표면 활성화 처리된 접합면 상에 보다 다량의 물을 보다 확실히 부착할 수 있다.
처음 친수화 처리의 완료부터 가접합이 행해질 때까지의 동안에 칩측 접합면을 하향(페이스다운) 상태로 해당 액체의 물과 접촉시켜 칩측 접합면에 물을 부착시킬 수 있다. 금속 영역이 칩측 접합면에서의 다른 영역보다 돌출되어 있는 경우는, 이 돌출된 금속 영역에만 상기 액체의 물과의 접촉에 의해 물을 부착시켜도 된다.
한 번 친수화 처리한 표면에 물(H2O)을 더 부착시켜 물 층을 형성함으로써, 칩측 접합면의 오목부를 물(H2O)로 메워 접합면의 표면 거칠기를 저감시킬 수 있다. 이 물 층을 통해 칩측 접합면과 기판의 접합부가 접촉함으로써 가접합시의 실질적인 접합 면적은 커진다고 생각된다.
또한, 예를 들어 대기 노출에 의한 친수화 처리로 행하였을 때에, 표면에 충분한 밀도로 OH기를 형성시킬 만큼 물이 부착되지 않은 경우에는, 그 후 물을 더 부착시킴으로써 OH기의 생성 밀도를 충분히 증가시킬 수 있다. 대기 중에서는 습도가 30%에서 50%가 일반적이고, OH기 생성을 위한 수분량이 충분하지 않은 경우가 있다.
부착시키는 물 층의 평균 두께는, 물 부착 전의 접합면의 표면 거칠기와 같은 정도 또는 그 이상인 것이 바람직하다. 이와 같이 함으로써, 가접합하였을 때에 물 부착되지 않으면 접촉하지 않는 것과 같은 접합면 사이의 간극을 물로 메우는 것이 가능하게 되어 실질적인 접합 면적을 확실히 크게 확보할 수 있다.(도 7을 참조)
칩이 가지는 복수의 금속 영역의 높이에 편차가 있는 경우에, 비교적 낮은 금속 영역은 칩에 힘을 가하여 변형시키지 않으면 기판과 충분히 접촉하지 않는 경우가 있을 수 있다. 이 경우에서도 해당 복수의 금속 영역 사이의 높이 차와 거의 같은 정도 혹은 그 이상의 두께의 수분자 층을 금속 영역 상에 형성함으로써, 물 층을 통해 소정 강도의 가접합이 얻어진다.(도 8을 참조)
접합면, 특히 칩의 금속 영역 상에 형성된 물 층은, 칩을 기판에 장착하는(가접합의) 공정 S3시에 칩과 기판의 접합면 사이에서 접합면에 수직인 방향으로 작용하는 서로의 흡착력 또는 흡인력을 증가시키는 기능이 있다고 생각된다. 그 결과, 물 층이 없었던 경우와 비교하여 칩과 기판의 접합면 사이에 물 층이 형성되는 부분의 면적에 따라 가접합의 힘이 증가한다.
나아가 칩의 복수의 금속 영역 상에 형성된 물 층은 접합면에 평행한 방향으로 작용하는 흡인력도 발생시키므로, 칩을 기판의 접합부로 향하여 끌어들임으로써 기판에 대한 칩의 자기정렬을 실현할 수 있다.
도 9에 도시된 바와 같이, 예를 들어 각각 물 부착 처리에 의해 물 층이 형성된, 칩이 가지는 복수의 금속 영역과 이에 대응하는 기판 상의 접합 영역을 접합면에 수직인 방향을 따라 서로 가까이 할 때, 칩은 기판에 대해 접합면에 평행한 방향으로 벗어나 있는 경우가 있다(도 9의 (a)). 접합면에 수직인 방향으로 더욱 가까이 하면, 물 층끼리 접촉하여 칩의 금속 영역과 이에 대응하는 기판 상의 접합 영역 사이를 결합하는 것과 같은 물 층이 형성된다(도 9의 (b)). 이 물 층에는 표면 에너지를 최소로 하는 표면장력이 작용하여, 칩의 금속 영역은 이에 대응하는 기판 상의 접합부 상의 소정 위치에 자동으로 위치 결정(자기정렬)된다(도 9의 (c)). 그 결과, 가접합을 위해 칩을 기판에 대해 장착할 때에 위치 결정의 정밀도를 비교적 낮게 설정할 수 있고, 접합 장치의 간략화, 위치 결정 공정의 고속화가 가능하게 된다.
자기정렬을 실현하기 위해, 칩측 접합면에 친수화된 금속 영역과 소수화된 영역을 마련하고, 이들에 대응하도록 하여 기판의 접합부에 친수화된 접합 영역과 소수화된 기판측 소수화 영역을 마련하는 구성을 채용할 수도 있다. 이에 의해, 친수화된 칩의 금속 영역과 기판의 접합 영역이 접촉하도록 칩을 기판의 대응하는 접합부에 장착할 때에, 친수화 영역과 소수화 영역이 있음으로써 물 층에서 발생하는 표면장력의 작용이 커지고 위치 결정의 정밀도가 더욱 향상되어 소정의 위치에 칩을 고속으로 가접합할 수 있다. 또한, 금속 영역의 표면이 칩측 접합면의 표면과 거의 동일면 상에 있도록 구성한 칩을 사용하는 경우에는, 친수화 영역과 소수화 영역을 거의 동일 평면 상에 배치할 수 있으므로, 디바이스의 최종 제품의 두께를 줄이고 고밀도화할 수 있다.
단, 자기정렬이 가능하다는 것은 가접합의 계면에서의 수분자의 부착량이 많다는 것을 의미한다. 이러한 비교적 물 부착량이 많은 경우에, 칩이 이미 가접합되어 있는 기판을 고속 이동시켜 다음 칩의 위치 결정을 행하고자 하면, 기판 상의 칩의 위치가 벗어나는 문제가 생긴다. 이는, OH기를 충분히 생성시키기 위해 필요한 양을 넘어 부착된 물이 분자로서 접합면 상에 존재하기 때문에 생기는 문제이다. 따라서, 물을 부착시키는 공정 후에 나머지로 부착되어 있는 수분자를 제거하는 것이 바람직하다.
친수화 처리 후의 물 부착은 칩측 접합면의 금속 영역에 대해서만 행해져도 되고, 또한 칩측 접합면의 금속 영역에 덧붙여 칩측 접합면의 금속 영역이 대응하여 접합되는 기판의 접합부에 형성된 접합 영역에 대해 행해져도 된다.
본원발명에 의하면, 칩과 기판 사이에 청정한 접합 계면을 형성하여 양호한 도전성과 높은 기계적 강도를 가지는 칩과 기판을 포함하는 구조체를 제조할 수 있다. 또한, 모든 칩을 기판 상에 장착한 후에 본접합을 위한 가열 처리를 1회만 행하도록 구성함으로써, 높은 생산 효율로 복수의 칩을 기판 상에 접합할 수 있는 효과를 나타낸다. 나아가 물 부착 처리를 가짐으로써 충분한 물이 접합면에 부착되므로, 가접합에 의한 칩과 기판 사이의 접합력이 증강되는 효과를 나타낸다.
<1.2 제2 실시형태>
도 10은, 본원발명의 제2 실시형태에 관한 복수층의 칩을 기판에 접합하는 방법을 나타내는 흐름도이다. 기판에 1층째의 칩을 장착하는 공정 S11부터 공정 S13의 처리는 제1 실시형태의 공정 S1부터 공정 S3과 마찬가지이므로, 여기서는 그 설명을 생략한다.
제1 실시형태에서는 1층분의 칩이 기판 상에 장착되는 데에 대해, 제2 실시형태에서는 복수층의 칩이 기판 상에 장착되는 점에서 다르다. 또한, 복수층의 칩을 기판 상에 장착하기 위해, 제2 실시형태에서는 복수층에 걸쳐 적층되는 칩이 제1 실시형태의 칩측 접합면에 대응하는 제1 접합면과 이 제1 접합면의 뒤쪽에 위치하는 제2 접합면을 가지고 구성되어 있다.
공정 S11부터 공정 S13(도 11의 (a))이 완료되면, 기판 상에는 소정 수의 1층분의 칩이 장착되어 있다. 이 제1층을 구성하는 칩의 제2 접합면에 제2층을 구성하는 소정 수의 칩의 제1 접합면이 접촉하도록, 각각의 칩을 기판 상에 장착한다. 3층째 이후도 마찬가지의 장착 동작을 실행함으로써, 원하는 수의 칩층을 기판 상에 장착한다.
제2층의 칩 장착을 예로서 설명하면, 새로운(제2층의) 칩측 접합면(제1 접합면)에 대해 표면 활성화 처리와 친수화 처리를 행하고(공정 S14), 이미 기판에 장착되어 있는 제1층의 칩의 제2 접합면에 대해 표면 활성화 처리와 친수화 처리를 행한다(공정 S15).
공정 S16에서, 공정 S14가 실시된 제1층의 칩 수에 대응하는 소정 수의 제2층의 칩이 각각 공정 S15가 실시된 제2층의 칩에 장착된다. 제2층의 칩의 제1층의 칩에의 장착은, 제2층의 칩을 하나씩 장착하는 것을 장착해야 할 소정 수의 칩의 장착이 완료될 때까지 반복함으로써 행해진다. 이 공정 S16이 완료되면, 기판 상에는 2층분의 칩이 가접합된다(도 11의 (b)).
이후 이를 반복하여 제i층(i는 3 이상)의 칩의 제1 접합면을 기판 상에 이미 장착되어 있는 제i-1층의 칩에 장착함으로써, 소정 수의 제i층의 칩을 기판 상에 장착한다.
제i층이 원하는 수의 층(N층)까지 새로운 소정 수의 칩에 대해 표면 활성화 처리 및 친수화 처리(공정 S14)를 행하고, 장착된 최상층의 소정 수의 칩에 대해 표면 활성화 처리 및 친수화 처리를 행하며(공정 S15), 가접합하는(공정 S16) 동작을 반복함으로써(S17, S18), 기판 상에 N층의 가접합 칩층을 형성할 수 있다(도 11의 (c)). 도 11의 (c)에서는 5층의 칩층이 형성되어 있지만, 칩층의 수 N는 이에 한정되는 것은 아니고, 2 이상이면 좋다.
공정 S19에서는, 상기 형성된 N층의 가접합 칩층과 기판을 포함하는 구조체를 가열한다.
가열 처리시에 분위기를 형성하는 가스의 종류, 유량 등을 조절할 수 있다. 또한, 가열 처리시에 접합 계면에 압력이 가해지도록 칩과 기판의 가접합에 의해 형성된 구조체에 압력을 가할 수도 있다.
가열 처리에서의 온도 또는 상기 힘 혹은 압력의 시간 프로파일은 가접합 조건, 접합 계면을 형성하는 재료의 열특성, 칩 또는 기판을 형성하는 재료의 열특성, 가열 처리시의 분위기, 가열 처리 장치의 특성, 칩층의 수 N 등에 의해 조절할 수 있다.
본원발명의 제2 실시형태에 관한 접합 방법에 의하면, 제1 실시형태에 관한 접합 방법과 마찬가지의 효과를 나타냄과 동시에, 나아가 접합 계면의 전기적 또는 기계적 특성을 저하시키는 수지 등의 물질을 사용하지 않는 청정한 공정으로 소정의 N층의 칩층을 기판 상에 형성할 수 있는 효과를 나타낸다. 또한, 종래의 접합 방법에서는 각 칩층의 가접합이 완료될 때마다 수지를 도포하는 것이 필요하였지만, 본원발명의 제2 실시형태에 의하면, 이러한 수지 처리 공정을 생략할 수 있으므로 복수의 칩의 기판 상에의 가접합을 매우 효율적으로 행할 수 있다.
도 12는, 본원발명의 제2 실시형태에 관한 복수층의 칩을 기판에 접합하는 방법의 다른 예를 나타내는 흐름도이다. 각 층(제1층 및 제i층(i는 2 이상))에 있어서, 표면 활성화 처리 및 친수화 처리(공정 S11 및 공정 S14)가 완료된 칩의 제1 접합면에 물 부착 처리(공정 S21 및 공정 S22)를 행하는 것을 특징으로 한다.
접합면, 특히 칩의 금속 영역 상에 형성된 물 층은, 칩을 기판에 장착하는(가접합의) 공정 S13시 및 제i층의 칩을 제i-1층의 칩 상에 장착하는 공정 S16시에 칩과 기판의 접합면 사이 및 칩끼리의 접합면 사이에서 접합면에 수직인 방향으로 작용하는 서로의 흡착력 또는 흡인력을 증가시키는 기능이 있다고 생각된다. 그 결과, 물 층이 없었던 경우와 비교하여 칩과 기판의 접합면 사이에 물 층이 형성되는 부분의 면적에 따라 가접합의 힘이 증가한다.
또, 칩의 복수의 금속 영역 상에 형성된 물 층은 접합면에 평행한 방향으로 작용하는 흡인력도 발생시키므로, 칩을 기판의 접합부로 향하여 끌어들임으로써 기판에 대한 칩의 자기정렬을 실현할 수 있다(도 9를 참조). N층의 칩을 기판 상에 적층할 때에 상하에 인접하는 2층의 칩 사이에서 하층 칩의 제2 접합면에 대해 상층 칩의 제1 접합면을 위치 결정할 필요가 있지만, 상하에 인접하는 2층의 칩 사이에서도 마찬가지로 자기정렬 기능이 작용하므로, 접합 장치의 위치 결정 정밀도를 비교적 낮게 설정할 수 있고 접합 장치의 추가적인 간략화, 위치 결정 공정의 고속화가 가능하게 된다.
제2 실시형태의 추가적인 변형예(도시생략)로서 각 층의 칩의 가접합(공정 4(S4)) 후에 가열 처리를 행해도 된다. 이 경우, N층의 칩의 가접합 후의 접합체 가열 처리(공정 5(S5))를 생략해도 된다.
제1 및 제2 실시형태에 있어서, 기판에 접합되는 복수의 칩은 복수 종류의 칩을 포함하고 있어도 된다. 예를 들면, 복수 종류의 칩은 XY방향의 치수, 크기가 다른 복수의 칩을 포함하고 있어도 된다.
예를 들어 도 13에 도시된 바와 같이, 종횡방향으로 p0의 치수로 설정된 각 접합부에 있어서 제1 종류의 칩(CP11)과 제2 종류의 칩(CP12)이 둘 다 배치되도록 해도 된다. 도 13에서는, 칩(CP11)과 칩(CP12)은 모두 피치(p1)로 종횡방향으로 배치되어 있고, 피치(p1)는 피치(p0)와 같다. 여기서, 제2 종류의 칩(CP12)의 크기는 제1 종류의 칩(CP11)의 크기보다 작다. 또한, 제2 종류의 칩(CP12)의 크기와 제1 종류의 칩(CP11)의 크기는 모두 접합부보다 작다.
이와 같이, 복수 종류의 다른 크기의 칩이 동일한 칩층(제i층)에서 혼재하도록 칩을 배치하는 구성을 채용할 수도 있다. 이러한 태양에 의하면, 다양한 크기의 칩으로 구성되는 완성품 칩을 효율적으로 작성하는 것이 가능하게 된다.
본원발명에 의하면, 칩과 기판 사이 및 칩 사이에 청정한 접합 계면을 형성하여 양호한 도전성과 높은 기계적 강도를 가지는 복수층의 칩과 기판을 포함하는 구조체를 제조할 수 있다. 복수층에 걸쳐 모든 칩을 장착한 후에 본접합을 위한 가열 처리를 1회만 행하도록 구성함으로써, 높은 생산 효율로 복수층의 칩을 기판 상에 접합할 수 있는 효과를 나타낸다.
또한, 본접합에서의 가열 처리를 행하기 전의 복수층의 칩과 기판을 포함하는 구조체를 복수개 모아 가열함으로써, 보다 효율적으로 청정한 접합 계면을 가지는 복수층의 칩과 기판을 포함하는 구조체를 제조할 수 있다.
<2. 접합 장치>
<2.1 시스템 구성>
도 14는, 칩 실장 시스템(전자 부품 실장 시스템)(1)의 개략 구성을 나타내는 상면도이다. 또, 도 14 등에서는 편의상 XYZ 직교좌표계를 이용하여 방향 등을 나타내고 있다.
이 칩 실장 시스템(1)은 표면 활성화 수단과 친수화 처리 수단과, 이들에 의해 표면 처리된 칩을 기판에 장착하는 칩 장착 수단을 가지고 구성되며, 기판(칩 실장 대상의 기판) 상에 표면 처리된 복수의 칩으로 구성되는 하나 또는 복수의 칩층을 장착하여 실장하는 시스템이다. 예를 들어, 이 칩 실장 시스템(1)은 대상의 기판(WA) 상에 제1층의 복수의 칩(CP1)을 접합할 수 있다. 또한, 칩 실장 시스템(1)은, 기판(WA) 상에 배치된 제1층의 복수의 칩(CP1) 상에 제2층의 복수의 칩(CP2) 등을 더 적층하여 접합하는 것도 가능하다.
도 14에 도시된 바와 같이, 보다 구체적으로 칩 실장 시스템(1)은 복수의 칩을 보유하여 접합해야 할 칩을 개별로 공급하는 칩 공급 장치(10)와, 칩 공급 장치(10)로부터 칩 반송 수단에 의해 공급된 칩을 기판 상에 장착하는 칩 장착 수단인 본딩 장치(30)와, 복수의 칩 및 기판의 접합면에 표면 활성화 처리와 친수화 처리를 행하는 표면 처리 장치(50)와, 칩 실장 시스템의 외부로부터 접합해야 할 칩 및 기판을 그 내부에 반입하고, 칩이 장착된 기판(칩과 기판을 포함하는 구조체)을 그 외부로 반출하는 반출입부(90)와, 복수의 칩, 기판 및 칩과 기판을 포함하는 구조체를 반출입부(90), 칩 공급 장치(10), 본딩 장치(30) 및 표면 처리 장치(50)의 사이에서 반송하는 반송부(70)를 구비한다.
도 14 등에 도시된 실시형태에서는 가열 수단은 도시되지 않았지만, 가열 수단은 칩 실장 시스템(1)에 내장되도록 구성되어도 되고 칩 실장 시스템(1)과는 따로 구성되어도 된다.
가열 수단이 칩 실장 시스템(1)에 내장되는 구성을 채용하는 경우에는, 가열 장치를 반송부(70)에 연결한 구성으로 함으로써 가접합 후에 칩과 기판을 포함하는 구조체를 이 가열 장치에 반송할 수 있다.
가열 수단을 칩 실장 시스템(1)과는 따로 구성하는 경우에는, 가열 수단을 땜납재의 리플로우 등을 행하기 위한 가열로로 해도 되고 일반적인 가열로로 해도 된다. 이 경우, 가접합 후의 칩과 기판을 포함하는 구조체를 복수개 모아 가열 처리할 수 있으므로, 효율적으로 본접합을 행할 수 있다.
<2.2 반송부>
반송부(70)는, 접합해야 할 복수의 칩을 반출입부(90)로부터 표면 처리 장치(50)로 반송하고, 표면 활성화 처리와 친수화 처리가 행해진 후에 표면 처리 장치(50)로부터 칩 공급 장치(10)로 반송한다. 또한, 반송부(70)는 기판을 반출입부(90)로부터 표면 처리 장치(50)로 반송하고, 표면 활성화 처리와 친수화 처리가 행해진 후에 표면 처리 장치(50)로부터 본딩 장치(30)로 반송한다. 나아가 반송부(70)는, 소정 수의 칩이 기판 상에 장착된 후에 칩과 기판을 포함하는 구조체를 본딩 장치(30)로부터 반출입부(90)로 반송한다.
<2.3 표면 처리 장치>
도 14에 도시된 표면 처리 장치(50)는, 진공 챔버 내에 기판(WA) 또는 복수의 칩을 보유하는 스테이지(53)와, 표면 활성화 처리를 위해 입자를 방사하는 입자 빔원(51)과, 친수화 처리를 위해 물을 방출하는 물 도입구(54)를 구비하고, 복수의 칩과 기판(WA) 둘 다에 대해 표면 활성화 처리와 친수화 처리를 행할 수 있는 구성으로 되어 있다. 이하, 편의상 도 14에 도시된 장치의 실시예를 이용하여 본원발명을 설명하지만, 이에 한정되지 않는다.
도 14에는 표면 처리 장치(50) 내에 기판(WA)만이 나타나 있지만, 복수의 칩과 이 복수의 칩이 이미 장착되어 있는 기판을 포함하는 구조체에서의 최상층 칩의 제2 접합면에 대해 표면 활성화 처리 또는 친수화 처리를 하는 경우에는, 도 14의 기판(WA)이 나타나 있는 위치에 기판(WA) 대신에 상기 복수의 칩과 이 복수의 칩이 이미 장착되어 있는 기판을 포함하는 구조체를 배치하는 것과 같은 구성으로 해도 된다.
예를 들어, 표면 활성화 처리를 위해 하나의 챔버를 마련하고 친수화 처리를 위해 다른 챔버를 마련해도 된다. 또한, 복수의 칩의 표면 처리(표면 활성화 처리 및 친수화 처리)를 하기 위해 하나의 챔버를 마련하고, 기판의 표면 처리(표면 활성화 처리 및 친수화 처리)를 하기 위해 다른 챔버를 마련해도 된다.
또한, 칩의 표면 활성화 처리와 친수화 처리, 그리고 기판의 표면 활성화 처리와 친수화 처리를 별개로 실시하기 위해, 각각의 처리에 대해 챔버를 마련하여 총 4개의 챔버를 마련해도 된다. 또한, 표면 활성화 처리 및 친수화 처리의 처리 태양에 따라 하나 또는 복수의 챔버를 마련하는 구성으로 할 수 있고, 각 챔버에 수용하는 처리 장치의 조합도 다양하게 변경하는 것이 가능하다.
표면 처리 장치(50)는 진공 펌프(도시생략)에 접속되어 있고, 표면 처리 장치(50) 내부의 기압을 저하시키고 진공도를 올릴 수 있다. 진공도를 올림으로써, 입자 빔원에 의한 입자 빔의 방사가 가능하게 된다. 진공 펌프는 표면 처리 장치(50) 내의 기압을 10-5Pa로 내리는 능력을 가지는 것이 바람직하다. 또한, 진공화에 의해 표면 처리 장치(50) 내의 부유 불순물이나 수분자 등을 미리 제거하고 청정한 분위기를 준비할 수 있다.
<표면 활성화 처리 수단 1>
소정의 운동 에너지가 부여된 입자(점선으로 도시)는, 도 15에 도시된 바와 같이 입자 빔원(51)으로부터 복수의 접합부가 설정된 접합면을 가지는 기판(WA) 전체로 향하여 방사형상으로 방출되어도 된다. 비교적 소형의 입자 빔원 등을 사용할 수 있고, 장치를 비교적 단순하게 구성함으로써 소형화할 수 있다.
입자 빔원(51)은, 소정의 운동 에너지가 부여된 입자가 입자 빔원으로부터 복수의 접합부가 설정된 접합면을 가지는 기판의 일부분으로 향하여 방사형상으로 방사되도록 구성되어도 된다. 이 때, 입자 빔원의 위치, 방향 등을 바꿈으로써 접합면이 설정된 영역 전체를 조사할 수 있다.
도 14에서는, 입자 빔원(51)은 표면 처리 장치(50) 내에서 스테이지(53)의 경사 상부에 장착되고, 스테이지(53) 상으로 반송된 기판의 표면으로 향하여 소정의 운동 에너지가 부여된 입자를 방사한다. 스테이지(53)는 원형으로, 스테이지(53)의 중심축을 회전축으로서 회전할 수 있다. 스테이지(53)를 표면 활성화 처리 중에 회전시킴으로써, 기판(WA) 표면에 걸쳐 기판(WA) 표면의 단위면적당 조사되는 입자의 양을 균일하게 하고 표면층의 제거량(두께)을 균일하게 할 수 있다.
입자 빔원의 챔버 내의 배치 또는 입자 빔이 조사되는 대상물에 대한 배치는 도 14에 도시된 실시형태에 한정되지 않는다.
<표면 활성화 처리 수단 2>
중성 원자 빔원, 이온 빔원, 고속 원자 빔원 등의 입자 빔원은, 도 16에 도시된 바와 같이 라인형이어도 된다. 라인형 입자 빔원은 라인형(선형상) 또는 가늘고 긴 입자 빔 방사구를 가지며, 이 방사구로부터 라인형(선형상)으로 입자 빔을 방사할 수 있다. 방사구의 길이는 입자 빔이 조사되는 기판의 직경보다 큰 것이 바람직하다. 기판이 원형이 아닌 경우에는, 방사구의 길이는 입자 빔원에 대해 상대적으로 이동되는 기판에 관한 방사구가 연장되는 방향의 최대 치수보다 큰 것이 바람직하다.
라인형 입자 빔원으로부터 방사된 입자 빔은, 표면 활성화 처리 중의 어떤 시각에서는 기판 표면의 선형상 영역을 조사하고 있다. 그리고, 라인형 입자 빔원을 접합면을 가지는 기판으로 향하여 입자 빔을 방사하면서 방사구가 연장되는 방향과 수직방향으로 주사시킨다. 그 결과, 선형상 입자 빔의 조사 영역이 기판의 모든 접합부 상을 통과한다. 라인형 입자 빔원이 기판 상을 다 통과하면, 기판 전체가 입자 빔에 의해 조사되어 표면 활성화된다.
라인형 입자 빔원은, 비교적 면적이 큰 기판의 표면을 비교적 균일하게 입자 빔으로 조사할 때에 적합하다. 또한, 라인형 입자 빔원은 기판의 다양한 형상에 대응하여 비교적 균일하게 입자 빔을 조사할 수 있다.
<표면 활성화 처리 수단 3>
플라즈마 발생 장치를 이용해도 입자에 소정의 운동 에너지를 부여할 수 있다. 입자에의 소정의 운동 에너지 부여는, 플라즈마 발생 장치를 이용하여 복수의 칩 또는 기판 등의 접합면에 대해 교번 전압을 인가함으로써 접합면 주위에 입자를 포함하는 플라즈마를 발생시키고, 플라즈마 중의 전리한 입자의 양이온을 상기 전압에 의해 접합면으로 향하여 가속시킴으로써 행할 수 있다. 플라즈마는 수파스칼(Pa) 정도의 저진공도 분위기에서 발생시킬 수 있으므로, 진공 시스템을 간이화할 수 있고 진공화 등의 공정을 단축화할 수 있다.
플라즈마 발생 장치는, 표면 활성화되는 접합면에 충돌시키는 입자의 운동 에너지를 1eV에서 2keV의 범위로 제어할 수 있도록 구성되어 있는 것이 바람직하다. 상기 운동 에너지에 의해, 효율적으로 표면층에서의 스퍼터링 현상이 발생한다고 생각된다. 제거해야 할 표면층의 두께나 재질 등의 성질, 신생 표면의 재질 등에 따라 상기 운동 에너지의 범위로부터 원하는 운동 에너지의 값을 설정할 수도 있다.
<친수화 처리 수단>
도 14에 도시된 실시형태에서는, 물 가스 공급부(55)와 밸브(56)와 가스 공급관과 물 도입구(54)로 접합면을 친수화 처리하는 친수화 처리 수단이 구성된다. 물 가스 공급부(55)로부터 공급되는 기체형상 또는 액체형상의 물은 밸브(56)의 개방에 따라 가스 공급관을 통과하여 물 도입구(54)로부터 표면 처리 장치(50)의 챔버 내에 도입된다. 밸브(56)는 매스 플로우로서 기능하여, 그 개방도에 따라 물의 공급량을 조절하도록 해도 된다.
또한, 친수화 처리 수단은, 물 가스 공급부(55)에서 물 가스(기체형상의 물 또는 안개형상의 물)를 캐리어 가스와 혼합시킴으로써, 물 가스와 캐리어 가스의 혼합체가 표면 처리 장치(50)의 챔버 내에 도입되도록 구성되어도 된다. 또, 친수화 처리 수단은 물 가스와 캐리어 가스의 혼합비, 밸브(56)를 통과하는 가스의 유량을 조절함으로써, 표면 처리 장치(50) 내의 분위기 습도를 조절하도록 구성되어도 된다.
혹은 친수화 수단은, 챔버 밖 또는 본딩 장치 밖의 대기를 챔버 내에 도입하도록 구성되어도 된다.
<2.4 칩 공급 장치>
칩 공급 장치(10)는 다이싱된 기판으로부터 각 칩(CP)을 취출하고, 본딩 장치(30)에 각 칩(CP(CPi))을 공급하는 장치이다. 칩 공급 장치(10)는, 복수의 칩으로부터 하나의 칩만을 상방으로 들어올려 지지하는 밀어올림부(11)와, 밀어올림부(11)에 의해 들어올려진 칩을 본딩 장치(30)로 반송하는 칩 이동탑재 장치(13) 등을 구비한다. 칩 이동탑재 장치(13)는 다이 피커(131)와 칩 공급기(135)를 가진다.(도 17 참조)
칩 공급 장치(10)는, 그 내부에서 다이싱 처리가 이루어져 복수의 칩(CP)이 생성되도록 구성되어도 된다. 구체적으로 복수의 전자 회로를 가지는 기판(WC)이 세로방향 및 가로방향으로 절삭되어 칩화된다.
혹은, 다이싱 처리가 이미 이루어진 복수의 칩(CP)이 지지 기판에 지지된 상태에서 표면 활성화 처리, 친수화 처리가 실시되어 칩 공급 장치(10)로 반송되어도 된다. 다이싱 처리에 의한 오염 입자 등의 발생을 억제할 수 있다.
칩 공급 장치(10) 내에서 다이싱된 복수의 칩(CP)이 다이싱 테이프(TE) 상에 놓인다. 각 칩(CP)은 페이스업 상태(금속 영역으로서의 땜납 범프(BU)(도시생략)가 부착된 측의 면이 위쪽을 향한 상태)로 다이싱 테이프(TE) 상에 놓여 있다.
그리고, 잘라진 각 칩(CP)은 칩 공급 장치(10)의 밀어올림부(밀어올림 니들)(11)에 의해 하나씩 상방으로 밀어올려지고 다이 피커(131)에 위치(PG1)에서 건네진다. 페이스업 상태의 칩(CP)이 반전 기구를 가지는 다이 피커(131)에 의해 상하 반전되어 페이스다운 상태로 본딩 장치(30)에 공급된다. 다이 피커(131)는 그 선단(하단)의 흡착부에서 칩(CP)을 페이스업 상태로 흡착하고, 반전 기구에 의해 상하 반전되어 페이스다운 상태로 더욱 상방으로 이동한 후에 칩 공급기(135)에 건네준다. 칩 공급기(135)는 페이스다운 상태의 칩(CP)의 상면을 흡착하여 칩 반송부(39) 측으로 향하여 이동한다.
<2.5 칩 반송부>
도 18에서, 칩 반송 수단인 칩 반송부(터릿이라고도 부름)(39)는, 칩 공급 장치(10)로부터 공급된 칩을 하나씩 본딩부(33)(상세하게는 헤드부(33H))에 건네주는 장치이다.
칩 반송부(39)는 복수(N개; 여기서는 3개)의 플레이트부(391)를 구비하고 있다. 각 플레이트부(391)는 박판 형상을 가지고 있고, 예를 들어 수mm(밀리미터) 정도(바람직하게는 1mm~2mm 정도 이하)의 두께를 가지고 있다. 복수의 플레이트부(391)는 상면에서 보아 축(AX) 주위에 등각도 간격으로 배치된다.
칩 반송부(39)는, 복수의 플레이트부(391)를 일제히 회전 구동하는 구동부(392)도 구비하고 있다. 칩 반송부(39)는, 구동부(392)를 이용하여 소정의 연직축(AX)을 중심으로 복수의 플레이트부(391)를 회전시키는 것이 가능하다.
도 18에 도시된 바와 같이, 칩 공급 장치(10)로부터 공급된 칩(CP)은, 칩 반송부(39)의 3개의 플레이트부(391)(상세하게는 391a, 391b, 391c) 중 어느 하나(예를 들어 391b)에 의해 수취된다. 그 후, 이 플레이트부(391)가 180도 회전한 후에 플레이트부(391) 상의 칩은 본딩부(33)(헤드부(33H))로 건네진다.
플레이트부(391)는 각각 상기 동작을 실행하므로, 본딩부(33)에는 칩이 연속적으로 건네진다.
보다 구체적으로, N개(여기서는 N=3)의 플레이트부(391)를 가지는 칩 반송부(39)가 각도(β)(=360도/(N*2))(여기서는 60도(360도/(3*2)) 회전할 때마다 칩 공급 장치(10)로부터 플레이트부(391)로의 칩(CP) 수취 동작과 플레이트부(391)로부터 본딩부(33)(헤드부(33H))로의 칩(CP) 건네줌 동작이 교대로 실행된다.
예를 들어, 도 18에 도시된 바와 같이, 어떤 칩(CP)이 건넴 위치(PR1)에서 플레이트부(391b)에 의해 수취되어 플레이트부(391b)에 보유된다. 이 때, 다른 칩(CP)이 위치(PR9)까지 진행한 플레이트부(391a)에 의해 이미 수취되어 플레이트부(391a) 상에 보유되어 있다.
이 상태로부터 칩 반송부(391)가 축(AX) 주위로(시계방향으로) 각도(β)(60도) 회전하면, 도 19에 도시된 바와 같이 플레이트부(391a) 상의 칩(CP)은 헤드부(33H)의 바로 아래 위치(건네줌 위치(PR2))까지 이동한다. 헤드부(33H)는 칩(CP)에 간섭하지 않는 기준 위치로부터 약간의 양 하강하고, 헤드부(33H)의 선단부(하단부)에서 이 칩(CP)을 흡착하여 플레이트부(391a)로부터 칩(CP)을 수취한다. 헤드부(33H)는, 플레이트부(391a) 상의 칩(CP)을 흡착한 후에 이번에는 약간 상승하여 기준 위치로 돌아온다. 이에 의해, 플레이트부(391a) 상의 칩(CP)은 헤드부(33H)에 건네진다. 이와 같이 하여 플레이트부(391a)로부터 헤드부(33H)로의 칩(CP) 건네줌이 실행된다.
이 때, 칩 반송부(391)(상세하게는 그 플레이트부(391a))는, 건네줌 위치(PR2)(XY 평면에 있어서 본딩 위치와 같은 위치)에서 상측 칩(CP)과 하측 기판(WT)의 사이에 있다.
다음 각도(β)의 회전 동작이 실행되면, 플레이트부(391c)가 수취 위치(PR1)로 이동한다. 이 상태에서 또 다른 칩(CP)이 수취 위치(PR1)에서 플레이트부(391c)에 의해 수취된다. 이 때, 플레이트부(391b)에는 상술한 동작에 의해 이미 칩(CP)이 놓여 있다.
이 각도(β)의 회전 동작에 따라, 플레이트부(391a)가 헤드부(33H) 바로 아래의 위치로부터 이격된다. 이 회전 동작에 의해, 헤드부(33H)로부터 본딩 위치(X, Y)를 직접적으로 볼 수 있게 된다. 그리고, 이 동작 후에 헤드부(33H)가 하강하여 헤드부(33H)에 흡착 보유된 칩(CP)이 위치(PG7)(도시생략)까지 하강한다. 이에 의해, 헤드부(33H)의 선단부에서 흡착되어 있던 칩(CP)이 스테이지(31)에 설치된 기판(WA) 상에 놓인다. 이 때, 후술하는 바와 같은 위치 맞춤 동작 등이 실행되어 이 칩(CP)이 기판(WA) 상의 원하는 위치에 놓인다. 그 후, 헤드부(33H)는 상승하여 다시 기준 위치로 복귀하고 플레이트부(391a)와 헤드부(33H)의 간섭이 회피된다.
그 후, 각도(β)의 회전 동작이 더 실행되면, 이번에는 플레이트부(391b)가 건네줌 위치(PR2)에 도달하여 플레이트부(391b)로부터 헤드부(33H)로의 칩(CP) 건네줌 동작 등이 실행된다.
그리고, 각도(β)의 회전 동작이 더 실행되고, 이번에는 플레이트부(391a)가 수취 위치(PR1)로 이동하여 플레이트부(391a)에 의한 칩(CP)의 수취 동작이 실행된다.
이후, 마찬가지의 동작이 반복하여 실행된다.
여기서, 홀수개(특히 3개 이상)의 플레이트부(391)가 축(AX) 주위에 거의 등각도 간격으로(각도(γ)(=β×2) 간격으로) 배치되어 있고, 칩 반송부(39)가 각도(β) 회전할 때마다 위치(PR1)에서의 칩 수취 동작과 위치(PR2)에서의 칩 건네줌 동작이 교대로 실행될 수 있다.
특히, 회전식의 칩 반송부(39)에 의해 각도(γ)의 회전 동작마다 각 칩(CP)을 공급할 수 있다. 상세하게는 어떤 칩을 올려놓은 후에는 각도(β)(예를 들어 60도)의 회전 이동으로 다음 칩을 공급할 수 있다. 따라서, 위치(PR1)로부터 위치(PR2)로 칩(CP)을 하나씩 반송(왕복 반송)하는 경우에 비해 비교적 짧은 시간 간격으로 복수의 칩(CP)을 순차적으로 공급하는 것이 가능하다. 즉, 칩 공급에서의 사이클 타임을 단축하는 것이 가능하다. 특히, 플레이트부(391)의 수가 클수록 칩을 장착하는 시간 간격이 단축된다.
도 17에서, 칩 반송부(39)의 3개의 플레이트부(391) 상에 칩의 돌기부(금속 영역)가 하향으로 놓여 있는데, 칩의 금속 영역은 칩 반송부(39)에 접촉하지 않는 것이 바람직하다.
칩 반송부(39)의 3개의 플레이트부(391)는, 칩의 금속 영역에 접촉하지 않도록 칩측 접합면의 일부분을 지지하도록 구성되어도 된다. 이에 의해, 친수화 처리가 완료되고 나서 가접합이 행해질 때까지 칩의 금속 영역은 친수화 처리가 완료되었을 때의 표면 상태를 유지할 수 있다.
그래서, 도 4에 도시된 바와 같은 복수의 범프(금속 영역)가 형성된 칩을 반송하기 위해서는, 도 20에 도시된 바와 같이 이 복수의 범프에 의해 둘러싸인 영역 및 칩의 외주부 둘 다 또는 어느 한쪽을 지지하도록, 플레이트부(391)에 내측 지지부(61), 외측 지지부(62) 및 범프에 대응하는 개소에는 범프가 접촉하지 않는 오목부(63)가 구성되어도 된다. 그 때, 이 복수의 범프에 의해 둘러싸인 영역을 지지하는 내측 지지부(61)에는, 플레이트부를 관통하여 이루어지는, 칩을 진공 흡착하기 위한 진공 흡착공(64)을 마련하는 것이 바람직하다. 칩을 진공 흡착함으로써, 칩 반송부(39)가 회전할 때에 칩은 플레이트부(391)에 고정되어 칩의 플레이트부(391)로부터의 이탈이나 플레이트부(391) 상에서의 위치 어긋남을 막을 수 있다.
도 20에서는, 칩을 내측 지지부(61)와 외측 지지부(62)로 지지하는 구성이 나타나 있지만, 내측 지지부(61)와 외측 지지부(62) 중 어느 하나로 칩을 지지하는 구성으로 해도 된다(도 21의 (a) 및 (b)). 외측 지지부(62)만으로 칩을 지지하는 경우는, 외측 지지부(62)가 칩의 외주부와 접촉되어 플레이트부(391)의 오목부(63)와 칩이 지지되는 측의 면으로 둘러싸이는 영역을 진공 흡착공(64)으로 진공화함으로써, 칩을 플레이트부(391)에 고정하여 지지할 수 있다(도 21의 (b)).
<2.6 본딩 장치>
본딩 장치(30)는 기판을 지지하는 스테이지(31), 칩을 보유하여 기판에 장착하는 본딩부(33), 촬상부(카메라)(35), 위치 인식부(도시생략) 등을 구비한다.
본딩부(33)는, 칩을 보유하여 Z방향으로 이동시키는 헤드부(33H)와, 헤드부(33H)를 Z방향으로 이동시키거나 θ방향으로 회동 이동시키는 헤드 구동부(36)를 가지고 구성되어 있다.
촬상부(카메라)(35a, 35b)는, 본딩부(33)에 장착되고 기판으로부터 칩에 부착된 마크 부위, 헤드(33H)를 Z방향으로 투과하고 본딩부(33)에 마련된 광로 변경 부재(도시생략)에 의해 수평방향(X방향)으로 반사되는 광을 촬상하도록 배치되어 있다. 촬상부(카메라)(35a, 35b)를 이용하여 칩의 마크와 기판의 대응하는 마크를 촬상하고, 이들 마크를 소정의 위치 관계로 하도록 스테이지의 XY방향 위치와 헤드(33H)의 θ방향 위치를 제어할 수 있다. 이에 의해, 칩의 기판 상에의 위치 결정을 높은 정밀도로 효율적으로 행할 수 있다.
칩 반송부(39)는, 칩 공급기(135)로부터 칩(CP)을 도 17의 위치(PG3), 도 18의 위치(PR1)에서 받으면, 중심축(AX) 주위의 회전 동작에 의해 이 칩(CP)을 본딩부(33)의 헤드부(33H)(후술) 바로 아래의 위치인 도 17의 위치(PG5), 도 19의 위치(PR2)까지 반송한다. 칩(CP)은 이러한 반송 동작을 거쳐 페이스다운 상태인 채로 건네줌 위치(PG5)까지 도달한다.
그 후, 본딩부(33)의 헤드부(33H)는 칩(CP)을 흡착함으로써 받는다. 스테이지(31)를 X방향 및 Y방향으로 이동하고, 기판(WA)의 해당 칩(CP)을 가접합해야 할 개소(기판의 접합부)를 헤드부(33H) 바로 아래에 배치한다. 그 후, 촬상부(카메라)(35a, 35b)를 이용하여 칩 기판 간의 위치 결정을 행하고, 본딩부(33)의 헤드부(33H)가 강하하여 칩측 접합면을 기판 상의 대응하는 접합부에 접촉시킨다. 접촉시에 칩측 접합면과 기판의 접합부 사이에 압력을 가할 수 있도록 본딩부를 구성해도 된다.
본딩부(33)의 헤드부(33H)에 보유된 칩을 가열하기 위한 히터가 마련되어 있어도 된다.
<변형예>
종래의 본딩 장치에서는, 본딩부(33)에 대응하는 부위가 장치 내에서 수평방향으로 지지된 외팔보 구조의 빔에 따라 수평방향 또는 기판 표면에 평행면 내 방향(XY방향)으로 이동할 수 있도록 구성되어 있다. 그러나, 외팔보 구조는 강성이 낮아 칩의 장착시에 힘을 가하면 외팔보가 Z방향으로 휜다. 이 때문에, 칩과 기판의 접촉시에 인가할 수 있는 힘은 매우 제한되고, 통상 최대로 2~3kgf(중량 킬로그램), 즉 20~30N 정도의 힘밖에 인가할 수 없다. 종래의 NCP나 땜납 범프 접합 방법에서는, 칩을 수지나 플럭스로 일단 가접합할 뿐이므로 20~30N의 가압력으로 충분하였다. 또한, 그 자리에서 땜납 접합시킨다고 해도 가열하여 용융시키므로 큰 가압력은 필요 없고, 장치의 간이화와 고속화를 위해 헤드(또는 본딩부)를 이동시켜, 경우에 따라서는 복수 헤드를 가지는 구성을 채용하여 고속화를 도모하였다. 그러나, 본원발명의 접합 방법과 같이 금속 영역의 융점 미만으로 접합을 행하는 경우에는, 계면이 접촉한 부분밖에 접합할 수 없기 때문에 비교적 높은 압력이 필요하게 된다. 예를 들어, 금속 영역(범프)에 대해 통상의 웨이퍼 표면 연마에 유효한 CMP 연마 방법을 이용해도 표면 거칠기를 수nm 이하로 하는 것은 어렵다. 그 때문에, 연삭 방법도 이용된다. 이와 같이 하여 준비된 금속 영역의 표면의 일반적인 표면 거칠기는 측정한 바, Ra 10nm 이상이고 200nm에도 이르는 것도 있었다. 그 때문에, 웨이퍼끼리를 접합시키고자 하는 경우에는 수백 톤 레벨의 힘을 인가하는 것이 필요하여 현실적이지 않았다. 그러나, COW 접합함으로써 1칩당 인가하는 압력은 같아도 필요한 힘은 작고, 1칩당 인가할 수 있는 힘을 증대시킬 수 있다. 가접합시의 가압은 접합의 양산을 가능하게 하는 현실적인 해답이 될 수 있다. 그래서, 금속 영역의 융점 미만이어도 양호한 접합 계면을 형성하기 위해, 칩과 기판의 접합 계면에 보다 높은 압력을 가함으로써 금속 영역의 변형을 촉진하여 실질적인 접합 면적을 증가시킬 수 있다. 또한, 계면에 남은 수분자를 밀어내어 OH기끼리의 강도가 높은 접합을 확보할 수 있다.
도 31은, 칩의 기판에의 장착시에 높은 압력을 가할 수 있도록 구성된 접합 장치(본딩 장치(30))의 일례를 나타낸다. 도 31에서는, 본딩부(33)는 고정되고, 헤드(33H)가 고정된 본딩부(33)에 대해 Z방향 및 회전방향으로 움직일 수 있도록 구성되어 있다. 즉, 본딩 장치(30)는 스테이지(31)와, 본딩부(33)와, 스테이지(31)를 Z방향으로 고정함과 동시에 본딩부(33)를 XY방향으로 고정하는 프레임(34)을 가지고 구성된다. 프레임(34)은, 스테이지(31)를 XY방향으로 움직일 수 있고 Z방향으로 움직이지 않도록 고정하여 지지하는 스테이지 지지부(34A)와, 본딩부(33)를 XY방향으로 움직이지 않도록 고정하여 지지하는 본딩부 지지부(34B)와, 스테이지 지지부(34A)와 본딩부 지지부(34B)를 소정의 위치 관계에 고정하여 접속하는 지주부(34C)를 가지고 구성되어도 된다. 스테이지 지지부(34A)와 본딩부 지지부(34B)는 XY방향으로 판형상으로 구성되고, 지주부(34C)는 스테이지 지지부(34A)와 본딩부 지지부(34B)를 서로 평행하게 되도록 고정한다. 지주부(34C)는 복수의 지주를 가지고 구성되며, 예를 들어 4개의 지주를 본딩부(33)를 둘러싸는 네 방향으로 마련하여 스테이지 지지부(34A)와 본딩부(33)를 소정의 간격이 되도록 고정되어 있는 것이 바람직하다. 나아가 본딩부 지지부(34B)를 관통하여 기판(WA) 표면에 대해 헤드(33H)의 Z방향 이동 방향이 수직이 되도록 고정되어 있는 것이 바람직하다.
이 구성에 의해, 강성이 높은 프레임(34)을 구성할 수 있고, 헤드(33H)는 지지하는 칩(CP)을 기판(WA)에 대해 높은 압력으로 눌러 붙이는 것이 가능하게 된다. 강성을 더욱 높이기 위해 프레임(34)은 강철 등의 금속 주물에 의해 형성되는 것이 바람직하다. 이러한 강성이 높은 프레임(34)을 이용함으로써, 10kgf 또는 100N 이상, 바람직하게는 300N 이상의 높은 힘을 접촉 상태에 있는 칩과 기판에 인가하는 것이 가능하게 되고, 더욱이 1000N 정도의 힘을 인가하는 것도 가능하게 된다.
프레임(34) 또는 본딩 장치(30)에 대해 움직이지 않는 본딩부(33)에의 칩 공급은 칩 공급 장치(10)로부터 칩 반송부(39)를 이용하여 행해진다.
<2.7 물 부착 장치>
상기 친수화 처리 완료 후 칩이 기판 상에 장착되기 전에, 또는 칩이 기판 상에 이미 장착된 칩의 제2 접합면 상에 장착되기 전에, 접합되는 칩의 칩측 접합면 또는 제1 접합면에 물을 부착시키기 위한 구멍부를 가지는 장치(물 부착 수단 또는 물 부착 장치)를 마련해도 된다. 물 부착 장치는 칩 반송부(39)에 마련되어도 되고, 혹은 칩 공급 장치(10) 내나 본딩 장치(30) 내에 마련되어도 된다.
<회전 분사형 1>
도 22에 도시된 바와 같이, 물 부착 수단으로서 상기 구멍부를 물 분사구(65)로서 이루고, 이 물 분사구(65)로부터 물을 분사하는 구성으로 해도 된다. 이 물 분사구(65)는, 플레이트부(391)에 부설된 부분에 진공 흡착공(64)과 같은 방향으로 개구되도록 마련해도 된다. 이 물 분사구(65)는, 진공 흡착공(64)의 축(AX)을 중심으로 한 회전원 상에 배치된다. 칩 반송부(39)의 회전 중심의 축(AX)을 기준으로 진공 흡착공(64)과 물 분사구(65)는 각(Ø)을 이루고 있다.
칩이 플레이트부(391)로부터 헤드부(33H)에 건네진 후에, 플레이트부(391)가 각(Ø)만큼 회전하여 물 분사구가 헤드부(33H)에 흡착되어 있는 칩의 칩측 접합면(제1 접합면)에 대향하는 위치에 왔을 때에, 물 분사구로부터 기체 또는 액체형상의 물을 칩의 칩측 접합면(제1 접합면)으로 향하여 분사시킨다.
칩 반송부(39)의 회전 동작 중에 물 분사를 행할 수 있으므로, 공정 시간을 단축할 수 있다.
물 분사구는, 칩 반송부(39)의 N개의 플레이트부(391) 각각에 배치되는 것이 바람직하다. 이 경우, N개의 플레이트부(391) 중에서 칩을 헤드부(33H)에 건네준 직후에 이 칩을 건네준 플레이트부(391)에 마련된 물 분사구를 개방함으로써, 칩의 칩측 접합면 또는 제1 접합면으로 향하여 물을 분사할 수 있다.
<회전 분사형 2>
도 23에 도시되어 있는 바와 같이, 물 분사구의 변형예로서 진공 흡착공(64)을 물 분사구로서 기능시켜도 된다. 진공 흡착공(64)은 진공 펌프(도시생략)에 접속됨과 동시에 물 공급원에도 접속되도록 구성된다. 그리고, 진공 흡착공(64)은 칩을 흡착할 때 및 흡착하고 있는 동안은 진공 펌프와 접속되고 물 공급원과의 접속이 차단되어 칩을 진공 흡착한다. 물 분사구로서 기능할 때는, 진공 펌프와의 접속이 차단되고 물 공급원과 접속되어 진공화시에 기체가 흐르는 방향과 반대방향으로 기체형상 또는 액체형상의 물이 흐르도록 구성되는 것이 바람직하다.
이와 같이 진공 흡착공(64)을 물 분사구로서도 구성함으로써, 칩이 플레이트부(391)로부터 헤드부(33H)에 건네진 직후에 칩 반송부(39)의 플레이트부(391)에 마련된 상기 진공 흡착공인 물 분사구를 통해 물을 칩측 접합면으로 향하여 분무할 수 있다.(도 23 참조)
칩 반송부(39)의 N개의 플레이트부(391) 각각의 진공 흡착공으로부터 수분자 가스를 분사할 수 있도록 구성하는 것이 바람직하다. 이 경우, N개의 플레이트부(391) 중에서 칩을 헤드부(33H)에 건네준 직후에 이 칩을 건네준 플레이트부(391)에 마련된 진공 흡착공으로부터 수분자 가스를 분사시킨다.
칩이 플레이트부(391)로부터 헤드부(33H)에 건네지는 동작과 거의 동시에 칩 표면에 물을 흡착시킬 수 있으므로, 공정 시간을 단축할 수 있다. 또한, 칩은 건네준 후에는 진공 흡착공의 상방에 있으므로, 플레이트부를 회전시키지 않고 그대로 물을 분사하는 것만으로 좋다. 따라서, 칩을 플레이트부(391)에 건네준 후에 다시 물 분사구를 칩에 대해 상대적으로 위치 결정할 필요는 없다.
<고정 분사형>
도 24에 도시된 바와 같이, 물 부착 수단의 추가적인 변형예로서 물 분사구(65)는 칩 공급 장치(10) 또는 본딩 장치(30)에 대해 고정되고, 칩의 취출 위치부터 접합 위치까지의 이동 경로 중에 마련되어도 된다. 각 플레이트부(391)의 선단에 본딩부(33)의 헤드부(33H)를 배치하고, 반송되는 칩이 물 분사구(65)를 통과할 때에 칩측 접합면에 대해 물을 분사할 수 있도록 구성되어도 된다.
예를 들어, 칩 반송부(39)의 플레이트부(391)는 칩을 페이스다운(하향) 상태로, 칩측 접합면을 아래방향으로 개방시킨 상태로 반송하도록 구성되고, 물 분사구는 칩 공급 장치(10) 또는 본딩 장치(30) 내의, 칩 반송부(39)의 회전에 의한 칩의 이동 경로 상의 소정 위치에 상향으로 고정되도록 구성되어도 된다.
칩 반송부(39)가 칩(CP)을 페이스다운(하향) 상태를 유지하고 반송하기 위해, 도 25에 도시된 바와 같이 각 플레이트부(391)의 선단에 본딩부(33)의 헤드부(33H)를 배치해도 된다.
칩측 접합면을 아래방향으로 개방하고 반송하는 구성은 도 25에 도시된 실시태양에 한정되지 않는다.
예를 들어, 도 14 등의 태양을 변형하여 플레이트부(391)가 범프(금속 영역)를 페이스업 상태로 받고, 물 분사구가 칩의 취출 위치부터 접합 위치까지의 이동 경로 중에 위에서 아래로 향하여 물을 분사하도록 구성되어도 된다.
또한, 물 분사구는 칩의 취출 위치부터 접합 위치까지의 이동 경로 중에 아래에서 위로 향하여 물을 분사하도록 구성되고, 플레이트부(391)는 칩을 페이스업 상태로 받아 칩이 물 분사구 상을 통과할 때에, 플레이트부(391)가 플레이트부(391)의 길이축 주위로 회전하여 칩측 접합면 또는 제1 접합면을 물 분사구로 향하게 하도록 구성되어도 된다.
여기서, 짝수개(특히 4개 이상)의 플레이트부(391)가 축(AX) 주위에 거의 등각도 간격으로(각도(γ) 간격으로) 배치되어 있다. 도 18 등의 구성과 달리, 각 플레이트부(391)의 선단에 본딩부(33)의 헤드부(33H)가 배치되어 있다. 따라서, 짝수개의 플레이트부(391)가 배치됨으로써, 칩 반송부(39)가 각도(γ) 회전할 때마다 위치(PR1)에서의 칩 수취 동작과 위치(PR2)에서의 칩 가접합 동작과 위치(PR3)에서의 물 부착 동작이 같은 타이밍에서 행해지므로, 칩의 건네줌, 물 부착 동작 및 가접합의 일련 공정에 필요한 시간을 단축할 수 있다.
<침지형>
친수화 처리 완료 후 칩이 기판 상에 장착되기 전에, 칩측 접합면 또는 제1 접합면의 금속 영역에 물을 부착하는 장치(물 부착 장치)로서, 칩 공급 장치(10) 또는 본딩 장치(30) 내에 액체의 물을 수용하는 수조(66)를 마련해도 된다.(도 26을 참조)
상기 수조(66)는, 칩 공급 장치(10) 또는 본딩 장치(30) 내의, 칩 반송부(39)의 회전에 의한 칩의 통과 경로 상의 소정 위치에 배치되는 것이 바람직하다. 예를 들어, 도 24의 물 분사구(65)가 마련되어 있는 위치에 이 수조(66)를 배치해도 된다.
도 26에 도시된 바와 같이, 각 플레이트부(391)의 선단에 본딩부(33)의 헤드부(33H)가 배치되어 있는 구성을 채용할 수도 있다. 헤드부(33H)에 흡착되어 있는 칩은 수조 상에 위치 결정되어 아래방향(-Z방향)으로 이동함으로써, 칩측 접합면이 수조 내에 수용되어 있는 액체형상의 물과 접촉한다. 수조 내의 물과의 접촉에 의해, 칩측 접합면에 다량의 물을 확실히 흡착시킬 수 있다.
칩측 접합면의 금속 영역이 범프형상으로(돌기부로서) 형성되어 있는 경우에는, 칩의 강하량을 제어함으로써 이 범프 상의 금속 영역만을 액체의 물에 접촉시키는 것이 가능하게 된다.
수조 내의 수위를 검출하는 센서(도시생략)에 의해, 수조 내에서 칩의 수면의 연직 방향(Z방향) 위치를 일정 또는 소정의 위치로 제어해도 된다.
수조에 덮개를 마련하여(도시생략) 수조를 개폐할 수 있도록 구성해도 된다. 수조를 덮개로 닫음으로써, 예를 들어 수조가 사용되지 않을 때에 칩 공급 장치(10) 또는 본딩 장치(30) 내로의 필요 없는 수분자의 증발을 막을 수 있다.
이하에 가접합 및 표면 활성화 처리에 관한 구체적인 실시예를 나타낸다.
<실시예 1>
제1 실시형태 및 제2 실시형태에 있어서, 가접합시에 접합되는 칩측 접합면과 기판의 접합부를 비교적 저온으로 가열하면서 가압하는 것이 바람직하다. 이에 의해, 평탄도에 대해 엄격한 조건을 필요로 하지 않기 때문에 바람직하다.
도 3의 (a), (c) 또는 (d)에 도시된 바와 같은, 평탄하게 형성된 칩의 금속 영역(MR) 상단부는 일반적으로 연마되지 않은 경우가 많다. 연마되지 않은 금속 영역(MR)의 상단부의 표면 거칠기는 예를 들어 100nm에서 200nmRa이다. 이 표면 거칠기를 가지는 금속 영역(MR)을 이용한 경우에는, 이 표면 거칠기는 비교적 높으므로, 금속 영역(MR)의 표면에 대해 표면 활성화 처리와 친수화 처리를 행한 후에도 가접합에 의해 충분한 접합 강도를 얻을 수 없는 경우가 있다. 따라서, 이 경우에는 가접합시에 칩의 금속 영역(MR)을 100℃에서 350℃의 온도가 되도록 가열함과 동시에, 칩의 금속 영역(MR)에 1MPa에서 400MPa의 압력을 0.1초에서 10초 정도 인가하는 것이 바람직하다. 접합면의 평탄도를 높인 것(예를 들어 표면 거칠기가 수nm인 것)은 실질적인 접촉 면적이 커지기 때문에, 본래 수산기(OH기)에 의한 접합이 강고한 접합이 되어 저온, 저압에서의 접합으로도 충분한 접합 강도를 얻는 것이 가능하다. 그러나, 접합면의 평탄도가 낮은 것(예를 들어 표면 거칠기가 수십~수백nm인 것)의 경우는, 가압(수십M~수백MPa)에 의해 금속 영역을 눌러 부서뜨림으로써 실질적인 접촉 면적을 크게 하는 것이나, 섭씨 수백도 정도로 가열(예를 들어 150℃)에 의해 확산을 촉진하여 접합 계면에서 원자의 움직임을 촉진시킴으로써 실질적인 접합 면적을 크게 할 수 있다.
직경 30㎛의 원형 금속 영역을 500개 정도 가지는 칩을 이 금속 영역이 150℃에서 200℃가 되도록 가열하고, 금속 영역에 50MPa에서 400MPa의 압력을 가하는 조건으로 실리콘 기판에 가접합하였다. 이 가접합된 칩과 기판을 포함하는 구조체에 대해 이른바 셰어 테스트를 행한 바, 셰어 강도는 하나의 금속 영역당 5gf이었다. 이 강도는, 가접합 후 칩과 기판의 구조체가 반송될 때에 칩이 기판 상의 소정의 장착 위치로부터 벗어나거나 하는 일이 없는 충분한 접합 강도이다.
상기 가열 및 가압 조건으로 가접합한 칩과 기판을 포함하는 구조체를 200℃로 1시간 가열함으로써 본접합을 행하였다. 본접합한 칩과 기판을 포함하는 구조체에 대해 셰어 테스트를 행한 바, 셰어 강도는 하나의 금속 영역당 20gf라는 비교적 높은 접합 강도를 가지고 있는 것을 알 수 있었다.
따라서, 상기 가열 및 가압 조건으로 가접합을 행하면, 접합면이 비교적 높은 표면 거칠기를 가지고 있는 경우에서도 가접합된 칩과 기판의 구조체에 있어서 충분한 접합 강도를 얻을 수 있고, 더욱이 본접합된 칩과 기판의 구조체에 있어서 비교적 높은 접합 강도를 얻을 수 있다.
가접합시의 가열로서, 예를 들어 본딩부(33)의 헤드부(33H)에 매립된 히터를 이용하여 가열하도록 해도 된다. 히터로부터의 열은 헤드부(33H)를 통과하여 헤드부(33H)에 흡착된 칩(CP)으로 전해지고, 그 결과 칩의 금속 영역이 가열된다.
헤드부(33H)의 히터를 이용하여 열을 펄스로서 발하도록(펄스 히트를 행하도록) 해도 된다. 이에 의해, 예를 들어 칩의 온도를 60℃ 정도부터 150℃ 정도까지 1초 이내에 상승시킬 수 있다(도 32). 도 32는 이 예를 도시하는 것이다. 칩을 보유하는 헤드부(33H)가 강하하여 칩이 기판에 접촉한 순간(시각 0)에 히터는 펄스 히트를 개시하고, 약 0.5초에 칩의 온도는 60℃부터 150℃에 이른다. 나아가 0.5초간 접촉 상태와 칩의 온도를 유지한다. 그 후, 헤드부를 상승시키기 시작함으로써 접촉 상태를 개방하고, 이와 동시에 히터의 가열을 정지하고 냉각한다. 약 1초에 칩의 온도는 다시 약 60℃로 돌아온다. 따라서, 접촉 후에 온도를 올리기 시작해도 충분히 단시간 내에 칩을 원하는 온도까지 효율적으로 가열할 수 있다. 이에 의해, 접합 전에 가열을 하면 접합면을 산화시켜 접합 불량이 생기는 것을 회피 또는 억제할 수 있다.
복수의 칩에 걸쳐 가접합을 반복하는 동안에 헤드부(33H)가 항상 가열되어 있는 것이 바람직하다. 이에 의해, 칩(CP)이 헤드부(33H)에 건네진 시점부터 칩(CP)이 가열되므로, 단시간, 예를 들어 1초 내지 수초에 금속 영역(MR)을 소정의 온도로 가열할 수 있다.
기판의 접합부를 가열하기 위해서는, 스테이지(31)에 히터를 매립해도 된다. 더욱 효율적으로 행하려면, 스테이지(31)에 히터를 매립하지 않아도 가열된 칩의 금속 영역이 기판의 접합부와 접촉함으로써, 기판의 접합부가 가열되도록 하는 것이 바람직하다. 나아가 스테이지(31)가 유리재에 의해 형성되어 있는 경우에는, 가열된 기판으로부터 스테이지(31)에의 방열이 제한되므로, 더욱 효율적으로 기판의 접합부를 가열할 수 있다. 또한, 기판 전체를 장시간에 걸쳐 가열하는 것이 아니라 칩을 하나씩 가접합할 때에 가열된 금속 영역에 대응하는 기판의 접합부만을 가열하므로, 가열에 의한 친수화 처리 후의 기판 접합부의 표면 상태 변화를 최소한에 그치게 할 수 있다.
접합부의 가열 방법은 상기 태양에 한정되지 않는다. 예를 들어, 자외광이나 적외광 등의 광을 접합부에 조사함으로써 가열해도 된다.
<실시예 2>
도 3의 (e) 또는 도 3의 (f)에 도시된 바와 같은, 금속 영역(MR)과 비금속 영역(NR)이 거의 동일면 상에 있도록 칩측 접합면은 일반적으로 연마에 의해 형성되는 경우가 많다. 연마된 금속 영역(MR)은 비교적 평탄도가 높고, 표면 거칠기는 예를 들어 1nmRa 이하이다.
이 경우, 가접합시에는 가열을 하지 않아도, 즉 상온에서도 접합면에 1MPa 이하의 압력을 인가함으로써, 가접합 후 및 본접합 후의 칩과 기판을 포함하는 구조체에 있어서 충분한 접합 강도를 얻을 수 있다. 금속 영역(MR)의 표면 거칠기에 따라 가접합시의 접합면에 인가하는 압력을 0.3MPa로 설정해도, 가접합 후 및 본접합 후의 칩과 기판을 포함하는 구조체에 있어서 충분한 접합 강도를 얻을 수 있다.
<실시예 3>
칩 비금속 영역(NR)이 수지를 포함하는 경우에는, 칩측 접합면의 표면 활성화 처리를 접합면으로부터 이격된 위치에 배치된 입자 빔원을 이용하여 소정의 운동 에너지가 부여된 입자를 접합면으로 향하여 방사함으로써 행하는 것이 바람직하다.
예를 들어, 반응성 이온 에칭(Reactive Ion Etching, RIE) 등의 플라즈마 발생 장치를 이용하여 접합면에 대해 교번 전압을 인가함으로써 접합면 주위에 입자를 포함하는 플라즈마를 발생시키고, 플라즈마 중의 전리한 입자를 상기 전압에 의해 접합면으로 향하여 가속시킴으로써 표면 활성화 처리를 행하면, 이하와 같은 접합면 오염 문제가 생기는 경우가 있다. 즉, 표면 활성화 처리의 스퍼터링 현상에 의해 튀어 날아가 접합면 주위의 분위기에 존재하는 수지 성분이나 불순물의 일부가 상기 전압에 의해 접합면에 끌어들이도록 가속되어 충돌할 수 있다. 이에 의해, 표면 활성화 처리된 금속 영역의 표면에 수지 성분이나 불순물이 부착되어 접합면은 오염된다. 그 결과, 칩과 기판을 포함하는 구조체에 있어서 높은 접합 강도를 얻을 수 없는 경우가 있다.
이러한 경우에, 이온 빔원이나 고속 원자 빔원(FAB, Fast Atom Beam) 등의 중성 원자 빔원을 이용하여 표면 활성화 처리를 행함으로써, 이온 빔원이나 중성 원자 빔원으로부터 가속하여 방사된 입자(예를 들어 아르곤 등의 비활성 가스)만이 접합면에 충돌하고 튀어 날아간 수지나 불순물이 금속 영역으로 향하여 가속되는 일은 없어진다. 그 결과, 금속 영역에의 수지 재부착 등에 의한 접합면 오염 문제는 저감되고, 더 높은 접합 강도를 가지는 칩과 기판을 포함하는 구조체를 제조할 수 있다.
<실시예 4: 박형 칩>
디바이스에 대한 끊임없는 고밀도화 3차원화 요구에 맞추어 칩에도 범프의 미세화, 박막화가 진행되고 있다. 본원에 있어서, 박형 칩이란 두께가 10㎛~300㎛인 칩을 가리키는 것으로 한다. 여기서, 본원 발명자는 전기접속용 범프(도 3, 도 4에 나타낸 돌기형상의 금속 영역(MR) 참조)를 탑재한 박형 칩에 있어서는 칩의 「휨」이 문제가 되는 것을 발견하였다.
예를 들어, 이러한 박형 칩을 기판에 접합할 때에 땜납 범프를 용해시킬 필요가 있는데, 땜납 범프를 용해시키고자 하면 박형 칩의 「휨」 문제로 플립칩 본더에 의한 접합에서는 주변 범프가 부서지고, 또한 리플로우 용해 방식을 적용한 경우에는 박형 칩이 휘어져 중앙부의 범프가 떠올라 접합할 수 없다(칩의 반대방향 휨의 경우는 반대 현상이 나온다). 칩을 박편화하려면 웨이퍼 상태로 CMP 연마하여 얇게 하는 것인데, 이 때의 온도나 응력 또는 범프측 재료 등의 요인에 의해 칩을 개편화(다이싱)한 후에 휨이 발생한다. 주변 범프가 부서진 예를 도 27에 나타낸다. 여기서는 Sn-Ag 땜납 범프를 사용한 경우로, 가열 온도 250℃, 압력 0.2N, 1초간의 가접합에 의해 주변 범프가 부서진 모습이 사진으로 나타나 있다. 전형적으로 가로세로 5mm, 두께 0.2mm의 칩에서 0.2mm 정도의 휨이 발생한다. 또, 고밀도화 3차원화의 흐름 속에서 박형 칩의 경우에는, 칩의 얇기와 함께 범프의 배치 간격도 미소해지고(예를 들어 30㎛ 이하) 범프 크기도 미소(예를 들어 Ø30㎛ 이하의 범프 직경)해지는 경향이 있고, 이들 미소 요소에 대해서는 가압력 컨트롤도 수십 그램/칩 이하가 되어 제어가 어려워진다. 또한, 수십 그램 정도의 힘으로는 이 휨의 수정은 불가능하고, 적어도 한 자릿수 이상 높은 힘으로 누를 필요가 있다. 또한, 비록 가접합을 높은 압력으로 눌렀다고 해도 본접합시에 땜납을 용융시키면 그 때에 휘어지는 힘에 져서 칩이 휘어져 접합 불량이 되어 버린다. 또한, 땜납은 용융시킴으로써 공정(共晶)시키고, 공정 후의 재용융 온도를 올림으로써 신뢰성을 높이고 있다.
여기서, 본원 발명자는 박형 칩 문제에 대한 해결 수단으로서, 박형 칩의 경우이어도 기판과의 사이에서 확실한 전기접속을 달성하는 기판·칩 접합 방법을 발명하였다.
이 해결 수단은, 고상 접합 조건으로 가접합을 실시한다. 즉, 땜납 범프의 용해 온도보다 낮은 온도(땜납 범프가 고상이 되는 온도 하에서), 소정의 가압력을 칩과 기판의 사이에 가하여 가접합을 행한다. 가접합 후, 「후가열」에 의해 본접합(고상 상태로 입계 확산을 촉진하여 공정시키는 등 칩과 기판 사이의 접합을 안정적으로 하기 위한 처리)을 행하는데, 이후 가열도 고상 접합 조건 하(단, 후가열을 위한 온도는 가접합시의 온도와 반드시 동일할 필요는 없고, 후가열 처리 동안에 반드시 온도를 일정하게 유지할 필요도 없음)에서 실시된다. 이는 표면 활성화 처리를 하지 않은 경우에는, 땜납 계면은 비교적 두꺼운 산화막층으로 덮여 있기 때문에 간단하게 고상 상태에서는 입계 확산은 발생하지 않는다. 그러나, 사전의 표면 활성화 처리에 의해 강고한 산화막층은 제거되어 있고, 친수화 처리에 의해 OH기가 부착된 얇은 산화물층은 용융 온도 이하에서도 입계 확산이 발생하기 쉽고 용이하게 공정화시킬 수 있었다.
땜납 범프의 재료로서 Sn-Ag 땜납재(용해 온도는 약 230℃)를 이용한 경우의 실험예로서의 접합 조건을 표 1에 나타낸다. 또, 표면 활성화 조건은 Ar를 반응 가스로 한 이온총 처리에 의해 구동전력 80V, 전류 3A, 조사시간 120초간이었다. 친수화 조건은 75% 물 가스를 혼입한 질소(N2) 가스에 노출하여 실시하였다. 또한, 이온총 처리 대신에 Ar를 반응 가스로 한 플라즈마 처리(100W, 300초)에서도 실험예 1 내지 5에서 거의 동등한 결과를 얻을 수 있었다.
가접합의 가열은 펄스 히트에 의해 행하였다. 즉, 도 32에 도시된 바와 같이 접촉과 동시에 가열을 개시하여 거의 0.5초 후에는 소정의 온도에 도달하고 나머지 시간은 이 온도가 유지되었다.
가접합(고상 접합 조건) 본접합(후가열) 시험
온도 가압력 압력 시간 온도 시간 셰어 강도
1 200℃ 200N 300MPa 20초 200℃ 18시간 10N
2 200℃ 200N 300MPa 1초 200℃ 18시간 11.5N
3 200℃ 100N 150MPa 1초 200℃ 18시간 10.2N
4 150℃ 100N 150MPa 1초 200℃ 18시간 10.5N
5 150℃ 67N 100MPa 1초 200℃ 18시간 9N
6 150℃ 34N 50MPa 1초 200℃ 18시간 -
7 100℃ 100N 150MPa 1초 200℃ 18시간 -
표 1에서 직접 판독할 수 있는 바와 같이, 가접합시의 처리 온도로서 적합한 온도, 가접합시에 가하는 가압력(단위 뉴턴) 혹은 이와 등가인 압력(단위 메가파스칼) 및 가접합 처리 시간(단위는 초)에는 모두 폭이 있다. 예를 들어, 가접합시의 온도는 130℃~220℃의 범위이어도 되고, 가접합시의 가압력(압력)은 칩당 50N~300N, 즉 범프당 75MPa~450MPa 압력의 범위이어도 되며, 가접합 시간은 0.2초 이상으로 된다고 본다. 또, 가접합에 필요한 시간에 상한은 없지만, 하한은 생산성을 위해서는 짧을수록 좋다. 표 1에 명기하는 바와 같이, 가접합 시간은 1초간의 단시간으로도 충분한 것이 확인되었다. 도 28에 고상 접합 조건에 의한 예를 나타낸다. 이는 실험예 3에 나타내는 바와 같이 가열온도 200℃, 가압력 100N, 1초의 가접합을 행한 경우에 얻어진 사진으로, 부서진 땜납 범프는 발생하지 않고 양호한 접합이 얻어졌다.
실험예 5에서는 가접합 조건이 온도 150℃, 압력 100MPa로 셰어 강도 9N이 얻어지고, 실험예 1 내지 4에 비해 약간 강도가 떨어지지만 거의 동등한 셰어 강도가 얻어졌다고 할 수 있다. 실험예 4에서는 가접합 조건이 온도 150℃, 압력 150MPa로 셰어 강도 10.5N이 얻어지고 있다. 이에 대해, 실험예 6에서는 가접합 조건이 온도 150℃, 압력 50MPa로 거의 강도는 얻을 수 없었다. 또한, 실험예 7에서는 가접합 조건이 온도 100℃, 압력 150MPa로 거의 강도는 얻을 수 없었다. 즉, 실험예 6에서는 실험예 5와 비교하여 가접합시의 압력을 100MPa에서 50MPa로 내렸기 때문에, 실험예 7에서는 실험예 4와 비교하여 가접합시의 온도를 150℃에서 100℃로 내렸기 때문에, OH기 접합이 충분히 행해지지 않아 접합 계면의 강도가 낮아졌다고 생각된다. 이상의 비교에 의해, 가접합시 압력의 하방 한계가 100MPa에 있고 온도의 하방 한계가 150℃에 있다고 할 수 있다. 땜납 범프에서는 100MPa 이상의 압력과 150℃ 이상의 가열이 필요하였다. Cu 범프에서는 150MPa 이상의 압력과 150℃ 이상의 가열이 필요하며, 땜납 범프와 비교하여 비교적 높은 압력이 필요한 것을 알 수 있다. 일반적으로 반도체 디바이스의 범프 접합에서는 관통 전극 상의 범프는 고압으로 가압해도 문제없지만, 소자 상이나 Low-k(저유전율)재의 재배선 상에 실시된 범프에 대해 거는 압력은 비교적 약해야 한다. 본원발명의 땜납 범프에 의한 고상 접합 방법은 비교적 약한 압력으로 접합하는 경우에 유효하고, 또한 땜납 접합부가 칩과 기판 사이의 열팽창차에 의해 생기는 응력을 흡수하여 유효하게 작동하는 경우에 적합하다. 또한, Cu 범프는 땜납 재료가 필요 없으므로, 저가로 공정을 단축할 수 있는 장점을 가진다. 따라서, 땜납과 Cu는 범프 재료로서 경우에 따라 구분하여 사용하면 좋다.
본접합(후가열)의 처리온도, 가열시간에 대해서도 폭이 있고, 표 1에 기재한 숫자는 일례에 불과하다. 예를 들어, 후가열 온도는 130℃~220℃의 범위이어도 되고, 후가열 시간은 계면에 공정을 형성하는 데에 필요한 시간으로, 1시간~24시간의 범위이어도 된다. 또, 원하는 접합이 확보되는 한 후가열 시간은 짧은 것이 좋음은 물론이다.
본접합 후, 범프의 접합 강도를 평가하기 위해 셰어 강도 파괴 시험을 실시하였다. 실험예 1, 2, 3, 4에 대해, 파괴시의 셰어 강도는 각각 10N, 11.5N, 10.2N, 10.5N이 되고 일정한 접합 강도가 얻어지는 것이 확인되었다.
또, 표 1의 실험에 제공한 칩에 관한 관련 정보를 설명하면, 범프(MR)의 재료는 Sn-Ag(융점이 약 230℃인 땜납 재료), 범프 직경은 Ø20㎛, 범프 높이 20㎛, 칩 상에 탑재한 범프 개수는 2300개, 범프의 배치 간격은 30㎛, 칩 두께는 200㎛이었다.
다음 실시예로서, 범프 재료가 Cu이고 범프의 접합 상대(기판 상의 접합면)를 Cu로 한 경우의 접합 조건을 표 2에 나타낸다. 또, 표면 활성화 조건은 Ar를 반응 가스로 한 이온 건 처리에 의해 구동전력 110V, 전류 3A, 조사시간 300초간이었다. 친수화 조건은 75% 물 가스를 혼입한 질소(N2) 가스에 노출하여 실시하였다.
표 1의 실험예와 마찬가지로 가접합의 가열은 펄스 히트에 의해 행하였다.
가접합(접합 조건) 본접합(후가열) 시험
온도 가압력 압력 시간 온도 시간 셰어 강도
1 250℃ 200N 300MPa 20초 200℃ 1시간 37N
2 250℃ 200N 300MPa 1초 200℃ 1시간 35N
3 250℃ 100N 150MPa 1초 200℃ 1시간 35N
4 200℃ 100N 150MPa 1초 200℃ 1시간 29N
5 150℃ 100N 150MPa 1초 200℃ 1시간 30N
6 150℃ 133N 200MPa 1초 200℃ 1시간 35N
7 150℃ 67N 100MPa 1초 200℃ 1시간 -
8 100℃ 100N 150MPa 1초 200℃ 1시간 -
9 200℃ 267N 400MPa 1초 200℃ 1시간 35N
또, 표 2의 실험에 제공한 칩에 관한 관련 정보는 표 1의 경우와 같다.
구체적으로 가접합을 위한 접합 조건의 온도는 130℃~300℃의 범위에 있어도 된다. 그 밖에 가접합을 위한 가압력(또는 등가 압력)에 대해서는 표 1에 관해 서술한 범위와 같아도 거의 좋고, 가접합을 위한 시간에 대해서도 표 1에 관해 서술한 범위로 거의 좋다.
가접합 후에 실시하는 본접합(후가열)에 대해서도, 그 처리온도는 표 1에 관해 서술한 값과 같아도 좋다(예를 들어, 200℃의 온도로 좋다). 또, 후가열 시간은 0.4시간~8시간의 범위이면 좋고, 구체적으로 표 2에 기재하는 바와 같이 1시간의 후가열로 충분하였다. 후가열 후에 실시한 셰어 파괴 시험에서도 충분한 셰어 강도를 확보할 수 있었다. 표 2에는, 표 2의 실험예 1, 2, 3, 4, 5, 6에 대해 각각 37N, 35N, 35N, 29N, 30N, 35N이 얻어진 것을 나타내었다. 즉, 칩과 기판 사이에 Cu의 범프를 통해 충분한 접합이 얻어지는 것이 판명되었다.
가접합시 압력의 영향에 대해 조사하기 위해, 실험예 9에서는 400MPa가 가해졌다. 실험예 9에서의 온도는 실험예 4의 온도와 같은 200℃이었다. 실험예 9의 셰어 강도는 35N으로, 실험예 1, 2, 3, 6의 셰어 강도와 거의 동등하였다. 따라서, 가접합시 압력이 150MPa 이상이면 충분히 높은 셰어 강도가 얻어지는 것을 알 수 있었다.
실험예 5에서는 가접합 조건이 온도 150℃, 압력 150MPa로 셰어 강도 30N이 얻어지고, 실험예 1, 2, 3, 6에 비해 약간 강도가 떨어지지만 거의 동등한 셰어 강도가 얻어졌다고 할 수 있다. 이에 대해, 실험예 7에서는 가접합 조건이 온도 150℃, 압력 100MPa로 거의 강도는 얻을 수 없었다. 또한, 실험예 8에서는 가접합 조건이 온도 100℃, 압력 150MPa로 거의 강도는 얻을 수 없었다. 즉, 실험예 7에서는 실험예 5와 비교하여 가접합시 압력을 150MPa에서 100MPa로 내렸기 때문에, 실험예 8에서는 실험예 5와 비교하여 가접합시 온도를 150℃에서 100℃로 내렸기 때문에, 접합 강도를 향상시키기 위한 OH기 표면에 부착되는 수분자 제거와 범프 변형에 의한 접촉 면적 증대가 방해된 결과, 접합 계면의 강도가 낮아졌다고 생각된다. 이에 의해, 가접합시 압력의 하방 한계가 150MPa에 있고, 온도의 하방 한계가 150℃에 있다고 할 수 있다.
실험예 2와 실험예 3을 비교하면, 같은 가접합 온도 250℃에서 압력이 300MPa, 150MPa로 다름에도 불구하고 셰어 강도는 모두 35N으로 같았다. 즉, 가접합 온도 250℃에서는 300MPa와 150MPa라는 압력 차이는 셰어 강도에 영향을 주지 않는다고 할 수 있다. 이에 대해, 실험예 3 내지 5를 비교하면, 같은 가접합 압력 150MPa에서 가접합 온도가 250℃에서 200℃ 또는 150℃로 내려가면 셰어 강도가 35N에서 29N 또는 30N으로 내려갔다. 그리고, 실험예 5와 실험예 6을 비교하면, 같은 가접합 온도 150℃에서 압력을 150MPa에서 200MPa로 올리면 셰어 강도도 30N에서 실험예 1 내지 3과 동등한 35N으로 올라갔다. 이상의 비교에 의해, 가접합 온도가 200℃ 이하인 비교적 저온 영역에서는 압력이 200MPa 이상인 것이 바람직하다고 할 수 있다.
<실시예 5>
종래 칩의 범프(금속 영역)의 일례로서, 구리의 TSV(MR1) 상에 Sn-Ag계 땜납 재료(MR2)를 실어 접합면을 형성한 범프(금속 영역)가 있다. 땜납 재료의 접합면은 구리 상에 도포된 후에 열처리에 의한 용융, 그리고 냉각 공정을 거쳐 형성되기 때문에, 액상으로의 표면장력에 따른 구면 또는 볼록형상의 곡면을 가지고 있다(도 29의 (a)). 종래의 범프 접합 방법에서는, 접촉에 앞서서 범프를 융점 이상의 온도까지 가열하기 때문에, 접촉에 의해 용융한 땜납 재료(MR2)끼리 서로 섞여 접합 계면이 형성된다. 이에 의해, 범프끼리의 위치 결정 정밀도를 유지할 수도 있다(도 29의 (b)).
이에 대해, 본원발명의 경우와 같이 범프(금속 영역)(MR2)는 접촉시에 가열되지 않거나 또는 융점 미만의 온도로 가열되기 때문에, 고상 상태로 접촉하게 된다. 이 상태로 접촉한 범프끼리를 압압하면, 혹은 압압하지 않아도 범프는 서로 미끄러져 원하는 위치로부터 벗어날 수 있다. 그 결과, 범프 간에 적절한 접합이 되지 않아 접합 계면에서의 소정의 도전성이나 기계 강도를 얻을 수 없게 되고, 더욱 벗어나면 범프는 본래 접합되어야 할 범프와 접합되지 않고 비금속 영역(NR) 등의 본래 접합되어야 할 것이 아닌 기판 표면과 접촉하는 경우가 있다(도 29의 (c)).
상기 문제는 종래의 땜납 재료를 액상 상태로 행하는 범프(금속 영역)의 접합에서는 발생하지 않았던 문제로서, 범프(금속 영역)를 고상 상태로 접합할 때에 처음으로 발생한 문제이다. 이 문제를 해결하기 위해, 본원발명은 범프(금속 영역)를 고상 상태로 접합할 때에 미끄러짐으로써 위치 어긋남이 발생하지 않거나 또는 위치 어긋남을 최소한으로 억제하는 접합 방법을 제공하는 것을 목적으로 한다.
그래서, 본원발명에 관한 접합 방법은, 일 태양으로서 칩을 기판에 장착하기 전에 칩과 기판 중 적어도 한쪽의 범프(금속 영역)의 접합면을 평탄화(레벨링)하는 것을 구비하도록 한 것이다(도 30의 (a) 및 (b)). 이에 의해, 고상 상태로 접촉하는 범프(금속 영역)가 가접합시의 접촉시에 접합면 방향(전단 방향)으로 벗어나지 않고, 압압해도 양호한 위치 정밀도를 유지할 수 있다.
본 실시예는, 특히 미세 피치 범프를 가지는 칩의 접합에 적용되는 것이 바람직하다.
평탄화는, 평탄화 후의 범프(금속 영역)의 표면이 칩 또는 기판 접합면의 평균적인 높이의 면에 대해 거의 평행하게 되도록 행하는 것이 바람직하다. 혹은 평탄화는, 칩 또는 기판의 표면을 접촉시에 압압하는 힘이 가해지는 방향에 거의 수직인 방향의 면이 되도록 행하는 것이 바람직하다. 이에 의해, 평탄화된 면은 접촉시의 압압에 의해 전단 방향의 힘을 받기 어려워져 범프가 미끄러짐으로써 소정의 위치로부터 벗어나는 것을 방지하거나 최소한으로 억제할 수 있다.
평탄화는, 예를 들어 평탄한 표면을 가지는 기판(평탄화 부재)을 범프에 대해 압압함으로써 행할 수 있다. 충분한 표면적, 즉 범프를 가지는 칩 또는 기판보다 큰 면적을 가지는 평탄한 표면을 범프를 가지는 표면에 대해 거의 평행하게 유지하면서 범프에 대해 눌러 붙여져도 된다. 이에 의해, 칩 또는 기판의 전면 또는 넓은 영역에 걸쳐 균일하게 그리고 효율적으로 범프의 평탄화를 행할 수 있다. 또한, 평탄화시에 융점 이하의 온도로 가열함으로써 범프가 부드러워져 가압을 억제한 조건으로 평탄화를 행할 수 있다. 이에 의해, 범프의 하측에 소자가 마련되어 있는 경우에 압력에 의한 칩 손상을 회피할 수 있다. 또한, 가압을 줄임으로써 범프의 평탄화를 웨이퍼 레벨로 행하는 것이 쉬워진다.
평탄화 부재로서 실리콘 반도체 기판을 이용해도 된다. 그러나, 평탄화 부재는 이에 한정되지 않고, 원하는 표면 거칠기나 평탄도를 가지는 표면을 가지는 부재이면 좋다. 평탄화 부재는 실리콘 이외에도 다른 반도체 재료, 금속, 세라믹스, 유리 등에 의해 형성된 부재로도 된다.
칩의 범프(금속 영역)의 평탄화는 칩이 칩 반송부(39)에 보유되고 있는 동안에 행하도록 해도 된다.
예를 들어, 칩 반송부(39)의 플레이트부(39) 상면을 상기 평탄화 부재의 평탄면으로서 구성하여 칩을 상기 플레이트부(39) 상면에 페이스다운으로, 범프의 접합면을 플레이트부(39) 상면에 접촉하도록 배치하고, 칩의 이면으로부터 플레이트부(39)에 대해 압압을 행하도록 해도 된다. 이 경우에, 플레이트부(39)를 하면으로부터 상기 압압에 대향하는 것과 같은 지지 부재를 마련해도 된다.
혹은, 칩을 상기 플레이트부(39) 상면에 페이스업으로 올려놓고, 상방으로 향하는 범프(금속 영역)에 대해 플레이트부(39)와는 별개로 마련한 평탄화 부재를 이용하여 아래방향으로 압압하도록 해도 된다.
칩이 칩 반송부(39)에 보유되고 있는 동안에 칩의 범프(금속 영역)의 평탄화를 행함으로써 가접합 공정과 병행하여 행할 수 있으므로, 효율적으로 평탄화 공정을 접합 공정에 넣을 수 있다.
<변형예 1>
범프(금속 영역)의 평탄화는 장착 단계 직전에 행해도 된다. 예를 들어, 칩이 본딩부(33)의 헤드부(33H)에 보유되고 기판 상에 배치된 단계에서, 칩과 기판의 사이에 평탄화 부재로서 양단이 평탄한 기판(예를 들어, 실리콘 기판)을 삽입하고, 이 기판에 대해 칩과 기판을 가까이 하도록 압압시켜도 된다. 이 기판의 양면은 서로 평행한 것이 바람직하다. 이에 의해, 압압 후의 칩측 범프(금속 영역)의 평탄화된 면과 기판측 (금속 영역)의 평탄화된 면을 거의 평행하게 되도록 형성할 수 있다(도 30의 (c) 및 (d)).
평탄화가 행해진 후는 칩과 기판을 다시 떼어놓고, 평탄화 부재를 칩과 기판 사이의 공간으로부터 후퇴시키고 칩과 기판의 접합면을 접촉시킴으로써 가접합을 행할 수 있다.
이에 의해, 접합 위치(도 17의 PG5, PG7의 수직 방향 위치)에서 평탄화가 행해지므로, 그 밖에 평탄화를 위한 위치를 규정할 필요도 없고, 또한 평탄화 부재를 칩 기판 사이에 삽입하는 기구는 간이하게 구성할 수 있으므로, 평탄화 기구를 가지는 접합 장치를 간이하게 구성할 수 있고, 더욱이 평탄화 단계로부터 가접합 단계로의 이행을 원활하게 행할 수 있다.
또, 상기 평탄화는 표면 활성화 처리와 친수화 처리가 행해진 후에 행하고 있지만, 이에 한정되지 않는다. 예를 들어, 이하의 변형예와 같이 표면 활성화 처리를 행하기 전에 평탄화(레벨링)를 행해도 된다. 이 경우는 평탄화 후에 표면 활성화 처리와 친수화 처리를 행하므로, 평탄화 부재와의 접촉에 의한 오염 접합면의 오염을 회피 또는 저감시킬 수 있다.
<변형예 2>
본 실시예의 상기 설명 및 변형예 1에서는 칩의 범프(금속 영역)를 개별로 평탄화하였지만, 이에 한정되지 않고, 복수의 칩의 범프(금속 영역)를 일괄적으로 평탄화해도 된다.
예를 들어, 각 칩의 다이싱 전에 기판형상인 동안에 이 기판형상으로 보유되고 있는 칩 모두 또는 일부의 접합면에 대해 평탄화 부재를 압압해도 된다. 이에 의해, 대량의 칩에 대해 평탄화를 효율적으로 행할 수 있다.
혹은, 다이싱 후에 소정의 칩만을 모아 평판형상의 지지체 상에 페이스업 또는 페이스다운 상태로 올려놓고, 이들에 대해 일괄적으로 평탄화를 행해도 된다. 예를 들어, 검사 등에 의해 양호하게 선택된 칩만을 다이싱 후에 소위 칩 소터 상에 올려놓고, 이 칩 소터를 지지체로 하여 칩 소터에 보유된 칩 전체의 범프(금속 영역)에 대해 평탄화 부재를 압압하여 일괄적으로 평탄화를 행해도 된다.
<변형예 3>
칩측과 마찬가지로 칩이 접합되는 기판(웨이퍼) 측의 범프(금속 영역)에 대해서도 평탄화를 행해도 된다. 이 경우는, 기판(웨이퍼) 측의 범프(금속 영역)에 대해서만 평탄화를 행해도 되고(도 30의 (a) 및 (b)), 칩과 기판 둘 다에 대해 범프(금속 영역)의 평탄화를 행해도 된다(도 30의 (c) 및 (d)).
<변형예 4>
평탄화 공정을 비교적 저온, 예를 들어 100℃ 이하 또는 상온에서 1초 정도의 가압으로 행하는 경우에는, 금속 영역을 충분히 변형시켜 원하는 평탄도를 얻을 수 없고 실질적으로 접촉 면적 또는 접합 계면이 커지지 않아 원하는 도전성, 기계적 특성을 얻을 수 없는 경우가 있다. 종래의 금속 영역을 용융시키는 접합 방법과 달리, 본원발명과 같이 가열 온도가 금속 영역의 융점을 넘지 않는 경우에는, 가접합 전에 가압하고 이 가압 하에서 가열하여 온도를 올리거나 또는 가압시간을 연장하여 사전에 평탄화 처리를 행함으로써, 가접합시의 실질적인 접합면을 증대시키는 것이 바람직하다.
예를 들어 온도 150℃, 압력 200N, 가압시간 1초의 평탄화 처리 조건으로 금속 영역 표면의 충분한 평탄화를 행할 수 없었던 경우에는, 온도를 올려 온도 200℃, 압력 200N, 가압시간 1초의 평탄화 처리 조건, 또는 가압시간을 연장하여 온도 150℃, 압력 200N, 가압시간 60초의 평탄화 처리 조건으로 함으로써 충분한 평탄화를 행할 수 있다.
<비교 실험>
친수화의 정도는 친수화 처리 조건 이외에 칩의 종류, 표면 활성화 처리 조건, 가접합 조건 등에 따라 바뀔 수 있는 것이며, 또한 조절도 될 수 있다. 이하의 표 3에서, 금속 영역이 구리(Cu)의 범프로 형성되고 비금속 영역이 SiO2(산화 규소)로 형성되어 있는 경우의 표면 활성화 처리 조건, 친수화 처리 조건, 가접합 조건에 대한 가접합의 가부에 관한 비교 실험 결과를 나타낸다.
표면 활성화 처리 친수화 처리 가접합 조건 가접합의 가부
1 없음 없음 300℃, 200N, 1초 가접합하지 못함
2 플라즈마 없음 300℃, 200N, 1초 가접합하지 못함
3 이온총 대기에의 노출 150℃, 200N, 1초 가접합하지 못함
4 이온총 대기에의 노출 200℃, 200N, 1초 가접합함
5 이온총 물 가스 200℃, 200N, 1초 가접합함
6 이온총 대기 노출 후 물 부착 180℃, 200N, 1초 가접합함
7 이온총 대기 노출 후 물 부착 150℃, 200N, 1초 가접합하지 못함
표 3의 실험예 1에서는, 표면 활성화 처리도 친수화 처리도 없었기 때문에 300℃에서의 가열로도 가접합에 성공하지 못하였다. 실험예 2에서는, 표면 활성화 처리를 행해도 접합하지 못하였다. 이는, 플라즈마 처리의 경우는 상술한 바와 같이 플라즈마에 의해 SiO2로부터 스퍼터 현상으로 튀어나온 산소가 플라즈마에 의해 금속 영역의 표면에 부착되었기 때문에 금속 영역의 표면은 실질적으로 활성화되지 않았기 때문이라고 생각된다.
실험예 3, 4에서는, 이온총에 의한 표면 활성화 후에 대기에의 노출에 의해 친수화 처리를 행하였다. 200℃에서는 가접합하였지만, 150℃에서는 가접합하지 못하였다.
실험예 5에서는 친수화 처리가, 실험예 3, 4에서는 대기에의 노출에 의해 행해진 것에 대해, 이온총 처리 후에 연속하여 챔버 내에 물 가스(습도 90%)를 접합면에 대해 도입함으로써 행해진 점에서 다르다. 그 결과, 같은 150℃의 접합 온도인 실험예 3에서는 가접합에 성공하지 못한 것에 대해, 실험예 5에서는 가접합에 성공하였다. 즉, 이 차이는 친수화 처리에 있어서 대기에의 노출보다 물 가스 도입이 바람직한 것을 나타내고 있다. 대기 중의 습도는 통상 40% 정도로서 높지 않다. 또한, 대기 중에는 물 이외에 탄소를 포함하는 유기물 등이 부유하고 있고, 이 유기물 등이 접합면에 부착됨으로써 접합면의 활성이 떨어지거나 또는 OH기의 생성량이 저하된다고 생각된다. 이에 대해, 표면 활성화 후의 챔버 내에 물 가스를 도입하는 프로세스에서는, 습도의 제어가 용이하면서 습도를 올려 예를 들어 90%로 할 수도 있고, 또한 대기 중에 있는 유기물 등의 챔버 내로의 도입을 방지할 수 있다. 이에 의해, 활성화된 표면에 양호한 OH기가 높은 밀도로 생성되고 보다 저온에서의 접합에 성공한 것으로 생각된다.
또한, 대기 노출로는 충분한 OH기의 생성이 되지 않았다고도 생각되었기 때문에, 실험예 6, 7에서는 강제적으로 OH기의 생성을 행하는 목적으로 대기 노출 후에 접합면을 액체의 물에 침지시켜 가접합을 행하였다. 그 결과, 대기 노출만으로는 200℃가 접합 한계인 것에 대해 180℃까지 저감할 수 있었다. 이는, 대기 노출로는 접합면에 부착되는 수분량이 충분하지 않고 접합면 상에 충분히 OH기가 생성되지 않았지만, 그 후의 물의 강제적인 부착에 의해 OH기의 생성량이 증가하였기 때문이라고 생각된다. 그러나, 챔버 중에서의 물 가스 처리와 비교하면, 대기 노출 후에 강제적인 물 부착을 한 경우에는 탄소(C)나 유기물 등의 불순물 부착도 있어 물 가스 처리보다는 OH기의 생성량이 적기 때문에, 180℃가 한계였다고 생각된다. 이는, 효율적으로 OH기가 생성되면, 접합 계면에 잔존하는 수분자를 제거하여 강고한 접합을 얻기 위한 가열 온도가 저감되었기 때문이라고 생각된다.
또한, 실험예 4, 5 및 6의 가접합 후에 200℃로 1시간의 가열(본접합 또는 에이징)을 행함으로써, 셰어 강도 35N이라는 높은 접합 강도가 얻어졌다.
단, 물의 강제 부착에 의해 접합면 상에 물이 OH기를 형성하지 않고 분자형상으로 대량으로 존재하는 경우는, 이 수분자를 통해 가접합된다. 수분자를 통한 접합은 비교적 약한 힘이기 때문에, 칩이 기판에 대해 움직일 수 있다고 생각된다. 그래서, 직접 OH기끼리를 접촉시켜 보다 높은 접합 강도를 얻는 목적으로 생성한 OH기를 남기고, OH기 상에 있는 나머지 수분자를 제거하는 것이 바람직하다. 수분자를 제거하기 위해서는 가열, 질소(N2)에서의 블로우, 자연 건조, 대기압 플라즈마 적용, 여러 가지 에너지파의 조사 등에 의해 행할 수 있지만, 이에 한정되지 않는다. 또한, 수분자 제거는 완전히 행해지지 않아도 된다. 가접합시의 가압이나 가열에 의한 제거 효과도 있으므로, 적당한 수분자 제거가 행해지면 충분하다.
<기타 변형예>
평탄화되는 범프(금속 영역)(MR)의 구성으로서, 구리로 형성된 TSV(MR1)와 그 선단부에 접합 계면을 형성하기 위한 땜납 재료부(MR2)를 가지는 구성에 대해 설명하였지만, 이에 한정되지 않는다. TSV(MR1)의 부분은 구리 이외의 금속으로 형성되어 있어도 되고, 범프(금속 영역)의 선단 영역(MR2)은 Sn-Ag계 이외의 땜납 재료로도 다른 금속에 의해 형성되어 있어도 된다.
또한, 상기 평탄화는 접합 장치(1)의 내부에서 행하도록 설명하였지만, 이에 한정되지 않는다. 범프(금속 영역)의 평탄화를 접합 장치(1)의 외부에서 행해도 된다.
평탄화 전의 범프(금속 영역)의 형상으로서 구면 또는 곡면을 나타내었지만, 이에 한정되지 않는다. 범프가 접촉할 때에, 접합면 방향 등 압압 방향 이외의 방향으로 미끄러지는 것이 문제가 되는 여러 가지 표면의 형상 또는 물성을 가지는 경우에 유효하다.
평탄화 부재는 상온이어도 되고, 압압하는 범프(금속 영역)를 가열하도록 구성되어 있어도 된다. 즉, 평탄화 부재는 가열 기구를 구비하고 있어도 된다. 상기 실시예 1과 같이 장착 단계(접촉 또는 가접합) 직전에 범프(금속 영역)의 평탄화를 행하는 경우에는, 평탄화 부재에 의해 범프(금속 영역)를 실온 이상 융점 미만의 온도로 가열하는 것이 바람직하다. 또한, 범프(금속 영역)가 헤드부(33H) 등에 의해 소정의 온도에 의해 가열되어 있는 경우에는, 이에 의해 온도 저하 등을 막는 것도 가능하게 된다.
또한, 평탄화가 행해진 범프(금속 영역)를 가지는 칩 또는 기판은 고상 상태로 행하는 여러 가지 접합 프로세스에 있어서 매우 유효한 해결이 된다.
상기 설명에서는 평탄화는 평탄한 표면을 가지는 기판을 범프에 대해 평탄화 부재를 압압함으로써 행하였지만, 이에 한정되지 않는다. 예를 들어, 평탄화는 접합되는 칩 또는 기판의 표면에 평행한 방향으로 연삭 또는 연마를 행함으로써 행해도 된다.
이상, 본원발명의 몇 가지 실시형태 및 실시예에 대해 설명하였지만, 이들 실시형태 및 실시예는 본원발명을 예시적으로 설명하는 것이다. 특허청구범위는 본원발명의 기술적 사상에서 벗어나지 않는 범위에서 실시형태에 대한 다수의 변형형태를 포괄하는 것이다. 따라서, 본 명세서에 개시된 실시형태 및 실시예는 예시를 위해 나타난 것으로, 본원발명의 범위를 한정하는 것으로 생각해서는 안 된다.
1 칩 실장 시스템 10 칩 공급 장치
11 밀어올림부 13 칩 이동탑재 장치
30 본딩 장치 31 본딩용 스테이지
33 본딩부 34 프레임
33H 헤드부 39 칩 반송부
41 접합면 42 표면층
43 신생 표면 44 수산기의 층
45 접합 계면 50 표면 처리 장치
51 입자 빔원 53 표면 처리용 스테이지
54 물 도입구 55 물 가스 공급부
56 밸브 61 내측 지지부
62 외측 지지부 63 오목부
64 진공 흡착공 65 물 분사구
66 수조 70 반송부
71 반송 로봇 80 가열 수단
90 반출입부 131 다이 피커
135 칩 공급기 391 플레이트부
392 구동부 AX 칩 반송부의 회전축
CP 칩 WA 기판
MR 금속 영역 NR 비금속 영역
UT 접합부

Claims (52)

  1. 하나 또는 복수의 금속 영역을 가지는 칩측 접합면을 가지는 복수의 칩을 복수의 접합부를 가지는 기판에 접합하는 방법으로서,
    칩측 접합면의 적어도 금속 영역을 소정의 운동 에너지를 가지는 입자를 충돌시킴으로써 표면 활성화 처리하고, 또한 물을 부착시킴으로써 친수화 처리하는 단계;
    기판의 접합부를 소정의 운동 에너지를 가지는 입자를 충돌시킴으로써 표면 활성화 처리하고, 또한 물을 부착시킴으로써 친수화 처리하는 단계;
    표면 활성화 처리되면서 친수화 처리된 복수의 칩을 각각 칩의 금속 영역이 기판의 접합부에 접촉하도록 표면 활성화 처리되면서 친수화 처리된 기판의 대응하는 접합부 상에 장착하는 단계;
    기판과 기판 상에 장착된 복수의 칩을 포함하는 구조체를 가열하는 단계;를 구비한 방법.
  2. 청구항 1에 있어서,
    상기 복수의 칩을 기판의 대응하는 접합부 상에 장착하는 단계는, 칩의 금속 영역이 기판의 접합부에 접촉할 때에 0.1초에서 10초에 걸쳐 칩의 금속 영역 및 기판의 접합부를 섭씨 100도에서 섭씨 350도의 온도가 되도록 가열함으로써 행해지는 방법.
  3. 청구항 1 또는 2에 있어서,
    상기 칩측 접합면에의 물 부착 및 기판의 접합부에의 물 부착은, 각각 칩측 접합면 및 기판의 접합부 주위의 분위기에서의 상대습도가 10%에서 100%가 되도록 제어됨으로써 행해지는 방법.
  4. 청구항 3에 있어서,
    상기 칩측 접합면에의 물 부착 및 기판의 접합부에의 물 부착은, 표면 활성화 처리 후 칩측 접합면 및 기판의 접합부를 각각 대기에 노출하지 않고 챔버 내에서 행해지는 방법.
  5. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 칩측 접합면을 친수화 처리하는 단계 후, 상기 복수의 칩을 기판의 대응하는 접합부 상에 장착하는 단계 전에, 칩측 접합면에 물을 부착시키는 물 부착 단계를 더 구비하는 방법.
  6. 청구항 5에 있어서,
    상기 물 부착 단계는, 칩측 접합면의 금속 영역에 물을 분무함으로써 행해지는 방법.
  7. 청구항 5에 있어서,
    상기 물 부착 단계는, 칩측 접합면의 금속 영역을 액체형상의 물에 침지시킴으로써 행해지는 방법.
  8. 청구항 1 내지 7 중 어느 한 항에 있어서,
    상기 입자는 Ne, Ar, Kr, Xe로 이루어지는 군에서 선택되는 원소의 중성 원자, 이온 혹은 라디칼 또는 이들을 혼합한 것인 방법.
  9. 청구항 1 내지 8 중 어느 한 항에 있어서,
    상기 입자의 운동 에너지는 1eV에서 2keV인 방법.
  10. 청구항 9에 있어서,
    복수의 칩 또는 기판에 대해 교번 전압을 인가함으로써 칩측 접합면 또는 기판의 접합부 주위에 상기 입자를 포함하는 플라즈마를 발생시키고, 플라즈마 중의 상기 입자를 상기 전압에 의해 칩측 접합면 또는 기판의 접합부로 향하여 가속시킴으로써 입자에 소정의 운동 에너지를 부여하는 방법.
  11. 청구항 9에 있어서,
    상기 칩측 접합면 또는 기판의 접합부로부터 이격된 위치로부터 상기 칩측 접합면 또는 기판의 접합부로 향하여 소정의 운동 에너지를 가지는 입자를 방사하는 방법.
  12. 청구항 11에 있어서,
    상기 칩측 접합면은 금속 영역 이외의 영역에 비금속 영역을 가지며, 이 비금속 영역은 수지에 의해 형성되는 방법.
  13. 청구항 1 내지 12 중 어느 한 항에 있어서,
    상기 복수의 칩을 기판의 대응하는 접합부 상에 장착하는 단계는 상기 칩과 상기 기판을 서로 근접하는 방향으로 가압하는 단계를 포함하고, 이 가압 단계는 금속 영역에 대해 0.3~600MPa의 압력으로 행해지는 방법.
  14. 청구항 13에 있어서,
    상기 가압 단계는, 칩당 100N 이상의 힘 또는 금속 영역에 대해 150MPa 이상의 압력을 인가함으로써 행해지는 방법.
  15. 청구항 1 내지 14 중 어느 한 항에 있어서,
    상기 기판과 기판 상에 장착된 복수의 칩을 포함하는 구조체를 가열하는 단계는, 섭씨 100도 이상 상기 금속 영역을 형성하는 금속의 융점 미만의 온도로 10분에서 100시간에 걸쳐 행해지는 방법.
  16. 청구항 1 내지 15 중 어느 한 항에 있어서,
    상기 기판과 기판 상에 장착된 복수의 칩을 포함하는 구조체를 가열하는 단계는, 상기 기판과 상기 기판에 접합된 복수의 칩을 서로 근접하는 방향으로 가압하는 단계를 포함하는 방법.
  17. 청구항 15 또는 16에 있어서,
    상기 기판과 기판 상에 장착된 복수의 칩을 포함하는 구조체를 가열하는 단계는, 환원 분위기 중에서 행해지는 환원 처리 단계를 포함하는 방법.
  18. 청구항 17에 있어서,
    상기 환원 처리 단계 전에 상기 구조체 주위의 분위기를 진공으로 하고,
    상기 환원 분위기는 수소를 포함하는 가스인 방법.
  19. 청구항 17 또는 18에 있어서,
    상기 환원 처리 단계 후에, 상기 기판과 상기 기판에 접합된 복수의 칩을 서로 근접하는 방향으로 가압하는 단계를 행하는 방법.
  20. 청구항 1 내지 19 중 어느 한 항에 있어서,
    상기 금속 영역은 구리(Cu), 땜납 재료, 금(Au) 및 이들 합금으로 이루어지는 군에서 선택되는 재료에 의해 형성되어 있는 방법.
  21. 청구항 1 내지 20 중 어느 한 항에 있어서,
    칩측 접합면은 금속 영역 이외의 영역에 비금속 영역을 가지며, 금속 영역과 비금속 영역의 표면은 거의 동일면 상에 있는 방법.
  22. 청구항 21에 있어서,
    칩측 접합면의 비금속 영역은 소수화 처리된 칩측 소수화 영역을 가지며,
    기판의 접합부는 칩의 금속 영역에 대응하는 접합 영역과 소수화 처리된 기판측 소수화 영역을 가지며,
    상기 복수의 칩을 기판의 대응하는 접합부 상에 장착하는 단계는, 칩의 금속 영역과 기판의 친수화 처리된 접합 영역이 접촉하도록 행해지는 방법.
  23. 청구항 1 내지 20 중 어느 한 항에 있어서,
    상기 금속 영역은, 칩측 접합면의 금속 영역 이외의 영역에 대해 돌출하도록 형성되어 있는 방법.
  24. 청구항 23에 있어서,
    상기 금속 영역은, 하나 또는 복수의 제1 금속 영역과 이 제1 금속 영역을 둘러싸도록 형성된 폐쇄된 환상의 제2 금속 영역을 가지는 방법.
  25. 청구항 1 내지 24 중 어느 한 항에 있어서,
    칩에 소정의 검사를 행하여 양호하다고 판단된 칩만을 공급하는 단계를 더 포함하는 방법.
  26. 청구항 1 내지 25 중 어느 한 항에 있어서,
    상기 친수화 처리 단계 후에, 친수화 처리 단계에 의해 생성한 OH기를 남기고 부착된 물 분자를 칩측 접합면 상으로부터 제거하는 단계를 더 구비하는 방법.
  27. 하나 또는 복수의 금속 영역을 가지는 제1 접합면과 이 제1 접합면의 뒤쪽에 위치하는 제2 접합면을 가지는 소정 수의 칩으로 이루어지는 칩층을 복수의 층에 걸쳐 복수의 접합부를 가지는 기판 상에 적층하여 접합하는 방법으로서,
    이 방법은,
    칩의 제1 접합면의 적어도 금속 영역을 소정의 운동 에너지를 가지는 입자를 충돌시킴으로써 표면 활성화 처리하고, 또한 물을 부착시킴으로써 친수화 처리하는 단계;
    기판의 접합부를 소정의 운동 에너지를 가지는 입자를 충돌시킴으로써 표면 활성화 처리하고, 또한 물을 부착시킴으로써 친수화 처리하는 단계;
    표면 활성화 처리되면서 친수화 처리된 소정 수의 칩을 각각 칩의 금속 영역이 기판의 접합부에 접촉하도록 표면 활성화 처리되면서 친수화 처리된 기판의 대응하는 접합부 상에 장착하는 단계;
    다음에 장착해야 할 소정 수의 칩의 제1 접합면의 적어도 금속 영역을 소정의 운동 에너지를 가지는 입자를 충돌시킴으로써 표면 활성화 처리하고, 또한 물을 부착시킴으로써 친수화 처리하는 단계;
    기판 상에 적층되어 있는 칩 중에서 최상층의 소정 수의 칩의 제2 접합면을 소정의 운동 에너지를 가지는 입자를 충돌시킴으로써 표면 활성화하고, 또한 물을 부착시킴으로써 친수화 처리하는 단계;
    표면 활성화 처리되면서 친수화 처리된 상기 다음에 장착해야 할 소정 수의 칩을 각각 해당 칩의 금속 영역이 상기 최상층의 소정 수의 칩의 제2 접합면에 접촉하도록 표면 활성화 처리되면서 친수화 처리된 상기 최상층의 소정 수의 칩 상에 장착하는 단계;
    복수의 칩층에 걸쳐 칩을 기판 상에 장착한 후에 기판과 기판 상에 장착된 칩을 포함하는 구조체를 가열하는 단계;를 구비한 방법.
  28. 하나 또는 복수의 금속 영역을 가지는 칩측 접합면을 가지는 복수의 칩을 복수의 접합부를 가지는 기판에 접합하는 장치로서,
    칩측 접합면의 적어도 금속 영역을 표면 활성화 처리하기 위해, 소정의 운동 에너지를 가지는 입자를 그 칩측 접합면에 대해 충돌시키는 칩용 표면 활성화 처리 수단;
    기판의 접합부를 표면 활성화 처리하기 위해, 소정의 운동 에너지를 가지는 입자를 그 기판의 접합부에 대해 충돌시키는 기판용 표면 활성화 처리 수단;
    표면 활성화 처리된 칩의 금속 영역을 친수화 처리하기 위해, 그 칩의 금속 영역에 물을 부착시키는 칩용 친수화 처리 수단;
    표면 활성화 처리된 기판의 접합부를 친수화 처리하기 위해, 그 기판의 접합부에 물을 부착시키는 기판용 친수화 처리 수단;
    복수의 칩을 각각 칩의 금속 영역이 기판의 접합부에 접촉하도록 기판의 대응하는 접합부 상에 장착하는 칩 장착 수단;을 구비한 장치.
  29. 청구항 28에 있어서,
    상기 칩용 표면 활성화 처리 수단에 의해 표면 활성화 처리되고, 상기 칩용 친수화 처리 수단에 의해 친수화 처리된 칩측 접합면에 물을 부착시키는 물 부착 수단을 더 구비한 장치.
  30. 청구항 29에 있어서,
    상기 칩 장착 수단은 칩을 기판으로 향하여 반송하는 칩 반송 수단과, 이 칩 반송 수단에 의해 반송된 칩을 받아 기판 상에 올려놓는 칩 안착 수단을 가지고 구성되며,
    상기 물 부착 수단은 칩 반송 수단에 마련되어 칩 안착 수단이 칩을 받은 후에 칩측 접합면에 물을 분무하는 장치.
  31. 청구항 30에 있어서,
    상기 물 부착 수단은 칩 반송 수단에 형성된 구멍부를 가지고 구성되며, 이 구멍부를 통과하여 물이 칩측 접합면에 분무되는 장치.
  32. 청구항 31에 있어서,
    상기 구멍부는 칩을 진공 흡착하기 위해서도 사용되는 장치.
  33. 청구항 29에 있어서,
    상기 물 부착 수단은 칩 장착 수단에 의해 칩이 이동되는 경로 상에 배치되어, 칩이 물 부착 수단을 통과할 때에 칩측 접합면으로 향하여 물을 분무하는 장치.
  34. 청구항 29에 있어서,
    상기 물 부착 수단은 칩 장착 수단에 의해 칩이 이동되는 경로 상에 배치되어, 액체형상의 물을 수용하는 수조를 포함하는 장치.
  35. 청구항 28 내지 34 중 어느 한 항에 있어서,
    칩용 표면 활성화 처리 수단과 기판용 표면 활성화 처리 수단은, 각각 복수의 칩과 기판에 대해 교번 전압을 인가함으로써 칩측 접합면과 기판의 접합부 주위에 상기 입자를 포함하는 플라즈마를 발생시키고, 플라즈마 중의 상기 입자를 상기 전압에 의해 칩측 접합면과 기판의 접합부로 향하여 가속시킴으로써 입자에 소정의 운동 에너지를 부여하는 플라즈마 발생 장치를 가지고 구성되는 장치.
  36. 청구항 28 내지 35 중 어느 한 항에 있어서,
    칩용 표면 활성화 처리 수단과 기판용 표면 활성화 처리 수단은, 각각 칩측 접합면과 기판의 접합부로부터 이격되어 배치되고, 칩측 접합면과 기판의 접합부로 향하여 소정의 운동 에너지를 가지는 입자를 방사하는 입자 빔원을 가지고 구성되는 장치.
  37. 청구항 28 내지 36 중 어느 한 항에 있어서,
    칩용 친수화 처리 수단과 기판용 친수화 처리 수단은 하나의 친수화 처리 수단에 의해 실현되는 장치.
  38. 청구항 28 내지 37 중 어느 한 항에 있어서,
    칩용 표면 활성화 처리 수단과 칩용 친수화 처리 수단은 공통의 입자 빔원을 가지는 장치.
  39. 청구항 28 내지 38 중 어느 한 항에 있어서,
    상기 칩 장착 수단은 기판의 표면에 대해 칩을 수직 방향으로 이동시키도록 구성된 헤드를 가지며,
    상기 장치는,
    상기 칩의 이동 방향에 수직인 면방향으로 기판을 이동 가능하게 지지하는 스테이지;
    이 스테이지를 칩의 이동 방향에 대해 고정하고, 칩 장착 수단을 상기 칩의 이동 방향에 수직인 면방향에 대해 고정하도록 지지하는 프레임;을 더 가지며,
    접촉하고 있는 칩과 기판에 대해, 칩에 대해 100N 이상의 힘 또는 칩의 금속 영역에 대해 150MPa 이상의 압력을 인가할 수 있는 장치.
  40. 청구항 28 내지 39 중 어느 한 항에 있어서,
    상기 칩 장착 수단은, 칩을 기판의 대응하는 접합부 상에 장착할 때에 상기 칩과 상기 기판을 서로 근접하는 방향으로 가압하는 수단을 더 가지며, 상기 가압 수단은 칩의 금속 영역에 0.3~600MPa의 압력을 인가하는 장치.
  41. 청구항 28 내지 40 중 어느 한 항에 있어서,
    상기 복수의 칩과 상기 기판을 포함하는 구조체를 가열하기 위한 가열 수단을 더 구비한 장치.
  42. 청구항 41에 있어서,
    상기 복수의 칩과 상기 기판을 포함하는 구조체를 가열할 때에, 이 구조체의 분위기에 환원성 가스를 도입하는 환원 처리 수단을 더 구비한 장치.
  43. 청구항 42에 있어서,
    상기 환원 처리 수단은 상기 환원성 가스로서 수소를 포함하는 가스를 상기 구조체의 분위기에 도입하도록 구성되고,
    상기 구조체의 분위기를 진공으로 하는 진공화 수단을 더 가지는 장치.
  44. 하나 또는 복수의 금속 영역을 가지는 제1 접합면을 가지는 복수의 칩으로 이루어지는 칩층을 복수의 층에 걸쳐 복수의 접합부를 가지는 기판 상에 적층하여 접합하는 장치로서,
    칩의 제1 접합면을 표면 활성화 처리하기 위해, 칩의 제1 접합면에 대해 소정의 운동 에너지를 가지는 입자를 충돌시키는 제1 접합면용 표면 활성화 처리 수단;
    칩의 제1 접합면의 뒤쪽에 위치하는 제2 접합면을 표면 활성화 처리하기 위해, 칩의 제2 접합면에 대해 소정의 운동 에너지를 가지는 입자를 충돌시키는 칩 제2 접합면용 표면 활성화 처리 수단;
    기판의 접합부를 표면 활성화 처리하기 위해, 기판의 접합부에 대해 소정의 운동 에너지를 가지는 입자를 충돌시키는 기판용 표면 활성화 처리 수단;
    표면 활성화 처리된 칩의 제1 접합면을 친수화 처리하기 위해, 칩의 제1 접합면에 물을 부착시키는 칩 제1 접합면용 친수화 처리 수단;
    표면 활성화 처리된 칩의 해당 제1 접합면의 뒤쪽에 위치하는 제2 접합면을 친수화 처리하기 위해, 칩의 제2 접합면에 물을 부착시키는 칩 제2 접합면용 친수화 처리 수단;
    기판의 접합부를 친수화 처리하기 위해, 기판의 접합부에 물을 부착시키는 기판용 친수화 처리 수단;
    칩의 금속 영역이 기판의 접합부에 접촉하도록 칩을 기판의 대응하는 접합부 상에 장착하고, 기판 상에 장착되어 있는 칩의 제2 접합면에 다음에 장착될 칩의 제1 접합면이 접촉하도록 그 칩을 기판 상에 장착되어 있는 칩 상에 장착하는 칩 장착 수단;을 구비한 장치.
  45. 청구항 44에 있어서,
    상기 기판과 상기 기판 상에 복수의 층에 걸쳐 적층된 복수의 칩을 포함하는 구조체를 가열하기 위한 가열 수단을 더 구비한 장치.
  46. 기판과 기판 상에 장착된 복수의 칩을 포함하는 구조체로서, 청구항 1 내지 26 중 어느 한 항에 기재된, 하나 또는 복수의 금속 영역을 가지는 칩측 접합면을 가지는 복수의 칩을 복수의 접합부를 가지는 기판에 접합하는 방법에 의해 형성된 기판과 기판 상에 장착된 복수의 칩을 포함하는 구조체.
  47. 기판과 기판 상에 복수층에 걸쳐 장착된 칩을 포함하는 구조체로서, 청구항 27에 기재된, 하나 또는 복수의 금속 영역을 가지는 제1 접합면과 이 제1 접합면의 뒤쪽에 위치하는 제2 접합면을 가지는 소정 수의 칩으로 이루어지는 칩층을 복수의 층에 걸쳐 복수의 접합부를 가지는 기판 상에 적층하여 접합하는 방법에 의해 형성된 기판과 기판 상에 복수층에 걸쳐 장착된 칩을 포함하는 구조체.
  48. 하나 또는 복수의 금속 영역을 가지는 칩측 접합면을 가지는 복수의 칩을 복수의 접합부를 가지는 기판에 접합하는 방법으로서,
    칩측 접합면의 적어도 금속 영역을 소정의 운동 에너지를 가지는 입자를 충돌시킴으로써 표면 활성화 처리하고, 또한 물을 부착시킴으로써 친수화 처리하는 단계;
    기판의 접합부를 소정의 운동 에너지를 가지는 입자를 충돌시킴으로써 표면 활성화 처리하고, 또한 물을 부착시킴으로써 친수화 처리하는 단계;
    표면 활성화 처리되면서 친수화 처리된 복수의 칩을 각각 칩의 금속 영역이 기판의 접합부에 접촉하도록 표면 활성화 처리되면서 친수화 처리된 기판의 대응하는 접합부 상에 장착하는 단계;
    기판과 기판 상에 장착된 복수의 칩을 포함하는 구조체를 가열하는 단계;를 구비하고,
    상기 칩은 두께가 10㎛~300㎛인 방법.
  49. 청구항 48에 있어서,
    상기 복수의 칩을 기판의 대응하는 접합부 상에 장착하는 단계는, 칩의 금속 영역을 구성하는 재료를 융점 미만의 고상 상태로 가열하는 것을 포함하는 방법.
  50. 청구항 48 또는 49에 있어서,
    상기 복수의 칩을 기판의 대응하는 접합부 상에 장착하는 단계 전에, 평탄한 표면을 가지는 기판으로 금속 영역의 표면을 압압하는 단계를 더 구비하는 방법.
  51. 청구항 48 내지 50 중 어느 한 항에 있어서,
    상기 구조체를 가열하는 단계는, 칩의 금속 영역을 구성하는 재료를 융점 미만의 고상 상태로 가열함으로써 행해지는 방법.
  52. 하나 또는 복수의 금속 영역을 가지는 칩측 접합면을 가지는 복수의 칩을 복수의 접합부를 가지는 기판에 접합하는 방법으로서,
    표면 활성화 처리된 복수의 칩을 표면 활성화 처리된 기판의 대응하는 접합부 상에 장착하는 단계;
    기판과 기판 상에 장착된 복수의 칩을 포함하는 구조체를 가열하는 단계;를 구비하고,
    상기 복수의 칩을 상기 기판의 대응하는 접합부 상에 장착하는 단계는, 칩의 금속 영역을 구성하는 재료를 융점 미만의 고상 상태로 가열함으로써 행해지는 방법.
KR1020147031522A 2012-04-24 2013-04-24 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체 KR102103811B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JPJP-P-2012-099152 2012-04-24
JP2012099152 2012-04-24
JPJP-P-2012-275915 2012-12-18
JP2012275915 2012-12-18
JP2013034988 2013-02-25
JPJP-P-2013-034988 2013-02-25
PCT/JP2013/062100 WO2013161891A1 (ja) 2012-04-24 2013-04-24 チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体

Publications (2)

Publication Number Publication Date
KR20150006845A true KR20150006845A (ko) 2015-01-19
KR102103811B1 KR102103811B1 (ko) 2020-04-23

Family

ID=49483199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147031522A KR102103811B1 (ko) 2012-04-24 2013-04-24 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체

Country Status (4)

Country Link
US (1) US9142532B2 (ko)
JP (1) JP6337400B2 (ko)
KR (1) KR102103811B1 (ko)
WO (1) WO2013161891A1 (ko)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180095874A (ko) * 2015-12-15 2018-08-28 상하이 마이크로 일렉트로닉스 이큅먼트(그룹) 컴퍼니 리미티드 칩-본딩 시스템 및 방법
KR20190116981A (ko) * 2017-02-09 2019-10-15 본드테크 가부시키가이샤 부품 실장 시스템, 수지 성형 장치, 수지 탑재 장치, 부품 실장 방법 및 수지 성형 방법
KR102081703B1 (ko) * 2018-11-09 2020-02-28 세메스 주식회사 본딩 장치 및 본딩 방법
KR20200055850A (ko) * 2018-11-13 2020-05-22 세메스 주식회사 본딩 장치 및 본딩 방법
KR20200059340A (ko) * 2018-11-20 2020-05-29 세메스 주식회사 친수성 계측 장치, 친수성 계측 방법, 본딩 장치 및 본딩 방법
KR20200060558A (ko) * 2018-11-20 2020-06-01 세메스 주식회사 본딩 장치 및 본딩 방법
KR102136129B1 (ko) * 2019-03-15 2020-07-23 세메스 주식회사 본딩 장치 및 본딩 방법
KR20210068350A (ko) * 2018-11-20 2021-06-09 세메스 주식회사 본딩 장치 및 본딩 방법
KR20210076865A (ko) * 2019-12-16 2021-06-24 에이에스엠 테크놀러지 싱가포르 피티이 엘티디 다이 홀더 모션 테이블을 구비한 다이 본드 헤드 장치
US11063026B2 (en) 2019-03-29 2021-07-13 Samsung Electronics Co., Ltd. Display module and method of manufacturing the same
US11600515B2 (en) 2019-08-27 2023-03-07 Semes Co., Ltd Die pickup module and die bonding apparatus including the same
KR20230042124A (ko) * 2017-03-02 2023-03-27 에베 그룹 에. 탈너 게엠베하 칩들을 본딩하기 위한 방법 및 디바이스
KR20230042965A (ko) * 2021-09-23 2023-03-30 한화정밀기계 주식회사 하이브리드 본딩 장치 및 이를 이용하는 하이브리드 본딩 방법

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5732652B2 (ja) * 2009-11-04 2015-06-10 ボンドテック株式会社 接合システムおよび接合方法
JP6306362B2 (ja) * 2014-02-13 2018-04-04 リンテック株式会社 伸長可能シートおよび積層チップの製造方法
JP6278760B2 (ja) * 2014-03-11 2018-02-14 株式会社ディスコ チップ整列方法
JP6424610B2 (ja) 2014-04-23 2018-11-21 ソニー株式会社 半導体装置、および製造方法
US20150318259A1 (en) * 2014-05-02 2015-11-05 KyungOe Kim Integrated circuit packaging system with no-reflow connection and method of manufacture thereof
US9515017B2 (en) 2014-12-18 2016-12-06 Intel Corporation Ground via clustering for crosstalk mitigation
JP6569107B2 (ja) * 2014-12-22 2019-09-04 ボンドテック株式会社 接合方法、接合装置及び接合物を含む構造体
JP6341190B2 (ja) * 2015-02-16 2018-06-13 株式会社デンソー 半導体装置の製造方法
US10014272B2 (en) * 2015-05-11 2018-07-03 Asm Technology Singapore Pte Ltd Die bonding with liquid phase solder
JP6656836B2 (ja) * 2015-07-24 2020-03-04 新光電気工業株式会社 実装構造体及びその製造方法
US9470855B1 (en) * 2015-08-11 2016-10-18 Oracle International Corporation Self-assembled vertically aligned multi-chip module
JP6705727B2 (ja) * 2016-09-26 2020-06-03 ファスフォードテクノロジ株式会社 フリップチップボンダおよび半導体装置の製造方法
FR3065321B1 (fr) * 2017-04-14 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
FR3066320B1 (fr) * 2017-05-11 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
JP7129793B2 (ja) 2018-03-06 2022-09-02 シャープ株式会社 接合装置
US11515286B2 (en) 2019-01-09 2022-11-29 Kulicke And Soffa Industries, Inc. Methods of bonding of semiconductor elements to substrates, and related bonding systems
US11205633B2 (en) * 2019-01-09 2021-12-21 Kulicke And Soffa Industries, Inc. Methods of bonding of semiconductor elements to substrates, and related bonding systems
US10986737B2 (en) * 2019-03-28 2021-04-20 Mikro Mesa Technology Co., Ltd. Method of restricting micro device on conductive pad
US10672736B1 (en) * 2019-04-01 2020-06-02 Mikro Mesa Technology Co., Ltd. Method of liquid assisted micro cold binding
US10971472B2 (en) * 2019-07-09 2021-04-06 Mikro Mesa Technology Co., Ltd. Method of liquid assisted bonding
US11784099B2 (en) 2019-07-09 2023-10-10 Mikro Mesa Technology Co., Ltd. Method for replacing or patching element of display device
US10910239B1 (en) * 2019-07-10 2021-02-02 Mikro Mesa Technology Co., Ltd. Method of transferring micro devices and device transfer system
US10790246B1 (en) * 2019-07-10 2020-09-29 Mikro Mesa Technology Co., Ltd. Method of transferring different types of micro devices
US10964662B2 (en) * 2019-07-10 2021-03-30 Mikro Mesa Technology Co., Ltd. Method of transferring micro device
TWI797461B (zh) * 2019-07-26 2023-04-01 日商新川股份有限公司 封裝裝置
WO2021024770A1 (ja) * 2019-08-02 2021-02-11 東京エレクトロン株式会社 基板処理方法、及び基板処理装置
EP3809453A1 (en) * 2019-10-16 2021-04-21 Infineon Technologies Austria AG Method of forming an interconnection between metallic layers of an electric component and an electronic component with removal of oxide layers from the metallic layers by a reducing agent as well as a corresponding arrangement
US11335828B2 (en) * 2019-12-08 2022-05-17 Mikro Mesa Technology Co., Ltd. Method of handling micro device
US20220059406A1 (en) * 2020-08-21 2022-02-24 Advanced Semiconductor Engineering, Inc. Method for manufacturing semiconductor package
CN112289695B (zh) * 2020-09-22 2023-03-21 中国电子科技集团公司第二十九研究所 一种用于多焊件自动共晶的通用共晶装置及共晶方法
KR102233338B1 (ko) 2020-10-12 2021-03-29 주식회사 저스템 플립칩 본딩 산화 방지 장치
JP7078868B2 (ja) * 2020-10-13 2022-06-01 日亜化学工業株式会社 発光装置の製造方法
EP3993021A1 (en) * 2020-11-03 2022-05-04 Infineon Technologies AG Method of manufacturing a bonded substrate stack
KR20220065292A (ko) 2020-11-13 2022-05-20 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11735575B2 (en) 2021-05-27 2023-08-22 International Business Machines Corporation Bonding of bridge to multiple semiconductor chips
CN113745095A (zh) * 2021-09-03 2021-12-03 湖北三维半导体集成创新中心有限责任公司 键合表面的金属氧化物的清洁方法
US11756925B2 (en) * 2021-10-22 2023-09-12 Applied Materials, Inc. Methods and apparatus for vacuum processing a substrate
TW202326879A (zh) 2021-11-16 2023-07-01 日商東京威力科創股份有限公司 處理系統、靜電載具及處理方法
WO2023144972A1 (ja) * 2022-01-27 2023-08-03 東京エレクトロン株式会社 基板処理装置、及び基板処理方法
US12001193B2 (en) 2022-03-11 2024-06-04 Applied Materials, Inc. Apparatus for environmental control of dies and substrates for hybrid bonding

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171643A (ja) * 1989-11-29 1991-07-25 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置
JP2003152027A (ja) 2001-11-13 2003-05-23 Matsushita Electric Ind Co Ltd 半導体実装体の製造装置および製造方法
JP2009110995A (ja) * 2007-10-26 2009-05-21 Toray Eng Co Ltd ３次元実装方法及び装置
JP2011119717A (ja) * 2009-11-04 2011-06-16 Bondtech Inc 接合システムおよび接合方法
JP2011192663A (ja) * 2010-03-11 2011-09-29 Tokyo Electron Ltd 実装方法及び実装装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283468A (en) * 1988-05-30 1994-02-01 Canon Kabushiki Kaisha Electric circuit apparatus
JP2003306992A (ja) * 2002-04-15 2003-10-31 Bridgestone Corp 防汚性パネル建材
JP2003308889A (ja) * 2002-04-15 2003-10-31 Bridgestone Corp 太陽電池及びその製造方法
JP4797677B2 (ja) * 2006-02-14 2011-10-19 旭硝子株式会社 マルチチップ素子とその製造方法
JP5307669B2 (ja) 2009-09-09 2013-10-02 東京エレクトロン株式会社 半導体装置の製造方法及び電気的接続を得る方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171643A (ja) * 1989-11-29 1991-07-25 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置
JP2003152027A (ja) 2001-11-13 2003-05-23 Matsushita Electric Ind Co Ltd 半導体実装体の製造装置および製造方法
JP2009110995A (ja) * 2007-10-26 2009-05-21 Toray Eng Co Ltd ３次元実装方法及び装置
JP2011119717A (ja) * 2009-11-04 2011-06-16 Bondtech Inc 接合システムおよび接合方法
JP2011192663A (ja) * 2010-03-11 2011-09-29 Tokyo Electron Ltd 実装方法及び実装装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180095874A (ko) * 2015-12-15 2018-08-28 상하이 마이크로 일렉트로닉스 이큅먼트(그룹) 컴퍼니 리미티드 칩-본딩 시스템 및 방법
US11587804B2 (en) 2017-02-09 2023-02-21 Bondtech Co., Ltd. Component mounting system
KR20190116981A (ko) * 2017-02-09 2019-10-15 본드테크 가부시키가이샤 부품 실장 시스템, 수지 성형 장치, 수지 탑재 장치, 부품 실장 방법 및 수지 성형 방법
US11990463B2 (en) 2017-03-02 2024-05-21 Ev Group E. Thallner Gmbh Device for bonding chips
US11764198B2 (en) 2017-03-02 2023-09-19 Ev Group E. Thallner Gmbh Method and device for bonding of chips
KR20230042124A (ko) * 2017-03-02 2023-03-27 에베 그룹 에. 탈너 게엠베하 칩들을 본딩하기 위한 방법 및 디바이스
KR102081703B1 (ko) * 2018-11-09 2020-02-28 세메스 주식회사 본딩 장치 및 본딩 방법
KR20200055850A (ko) * 2018-11-13 2020-05-22 세메스 주식회사 본딩 장치 및 본딩 방법
KR20200059340A (ko) * 2018-11-20 2020-05-29 세메스 주식회사 친수성 계측 장치, 친수성 계측 방법, 본딩 장치 및 본딩 방법
KR20210068350A (ko) * 2018-11-20 2021-06-09 세메스 주식회사 본딩 장치 및 본딩 방법
KR20200060558A (ko) * 2018-11-20 2020-06-01 세메스 주식회사 본딩 장치 및 본딩 방법
KR102136129B1 (ko) * 2019-03-15 2020-07-23 세메스 주식회사 본딩 장치 및 본딩 방법
US11063026B2 (en) 2019-03-29 2021-07-13 Samsung Electronics Co., Ltd. Display module and method of manufacturing the same
US11600515B2 (en) 2019-08-27 2023-03-07 Semes Co., Ltd Die pickup module and die bonding apparatus including the same
KR20210076865A (ko) * 2019-12-16 2021-06-24 에이에스엠 테크놀러지 싱가포르 피티이 엘티디 다이 홀더 모션 테이블을 구비한 다이 본드 헤드 장치
KR20230042965A (ko) * 2021-09-23 2023-03-30 한화정밀기계 주식회사 하이브리드 본딩 장치 및 이를 이용하는 하이브리드 본딩 방법

Also Published As

Publication number Publication date
US20150048523A1 (en) 2015-02-19
JPWO2013161891A1 (ja) 2015-12-24
WO2013161891A1 (ja) 2013-10-31
KR102103811B1 (ko) 2020-04-23
JP6337400B2 (ja) 2018-06-06
US9142532B2 (en) 2015-09-22

Similar Documents

Publication Publication Date Title
KR102103811B1 (ko) 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체
JP2013243333A (ja) チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体
US11587860B2 (en) Method of forming thin die stack assemblies
JP6149277B2 (ja) 電子部品実装方法、電子部品実装システムおよび基板
JP4050732B2 (ja) 半導体装置およびその製造方法
US10665449B2 (en) Integrate rinse module in hybrid bonding platform
JP6429179B2 (ja) 基板接合装置および基板接合方法
US20130320071A1 (en) Apparatus and Method of Substrate to Substrate Bonding for Three Dimensional (3D) IC Interconnects
US11600593B2 (en) Die bonding apparatus and method and substrate bonding apparatus and method
JP6569107B2 (ja) 接合方法、接合装置及び接合物を含む構造体
JP6412376B2 (ja) チップと基板との接合方法、チップと基板との仮接合装置、チップ実装システム
US20220102185A1 (en) Semiconductor manufacturing apparatus including bonding head
JP2004071611A (ja) 電子部品装着装置および電子部品装着方法
JP2002050861A (ja) 常温接合装置及び方法
CN115527875A (zh) 晶圆接合系统及其方法
TWI733250B (zh) 鍵合裝置及鍵合方法
JP3970732B2 (ja) 接合方法および装置
KR102201889B1 (ko) 본딩 장치 및 본딩 방법
JP7477404B2 (ja) 半導体装置の製造方法
CN115706009A (zh) 用集成常压等离子体处理进行微电子组件处理的方法及设备
JP2012243951A (ja) マスクを用いてワークに導電性ボールを搭載する方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)