CN115706009A - 用集成常压等离子体处理进行微电子组件处理的方法及设备 - Google Patents

Abstract

本专利申请案涉及用集成常压等离子体处理进行微电子组件处理的方法及设备。公开方法及设备，其组合地用于在从载体结构取回经单切微电子组件之后用常压等离子体处理所述经单切微电子组件的电介质材料表面，然后将所述经单切微电子组件放置于另一微电子组件的经常压等离子体处理的电介质材料表面上。

Description

用集成常压等离子体处理进行微电子组件处理的方法及设备

优先权主张

本申请案主张2021年8月5日申请的题为“用集成常压等离子体处理进行微电子组件处理的方法及设备(Method and Apparatus for Microelectronic ComponentProcessing With Integrated Atmospheric Plasma Treatment)”的序列号为63/229,769的美国临时专利申请案的申请日期的权益，所述美国申请案的公开内容特此以其全文引用的方式并入本文中。

技术领域

本公开涉及微电子组件的等离子体处理及任选相互接合及组装。更明确来说，本公开涉及用于微电子组件的常压等离子体处理的方法及设备，所述常压等离子体处理可与微电子组件的相互混合接合及组装集成。

背景技术

随着电子装置及系统的性能提高，存在改进此类装置及系统的微电子组件(例如半导体裸片)的性能同时维持或甚至缩小微电子组件组合件的形状因子(例如长度、宽度及高度)的相关联需求。此类要求通常(但非排他地)与移动装置及高性能系统相关联。为了维持或减小微电子组件组合件的占用面积及高度，配备有用于堆叠的组件之间的竖直电(例如信号、功率、接地/偏压)通信的导电的所谓穿硅通路(TSV)的堆叠组件的三维(3D)组合件已变得更普遍。

结合组件厚度减小，可在接合线(即堆叠组件之间的空间)中采用预成形电介质材料以减小接合线厚度，同时增加接合线均匀性。此类预成形电介质材料包含例如所谓的非导电膜(NCF)及晶片级底部填料(WLUF)，此类术语通常可互换使用。虽然在实现更薄且更均匀的接合线方面比较有效，但此类电介质材料仍然具有可测量的厚度，且因此对堆叠的多组件(即4、8、12、16等组件)组合件的厚度有很大贡献。另外，此类组合件常规地采用与邻近组件的导电(即铜)端子垫紧密配合的焊料封盖的导电(即铜)支柱，或不太常见地，采用直接扩散接合到导电端子垫的导电支柱。在任一例子中，接合线中预成形电介质材料的存在单独或与组件翘曲组合可促成开缝接头(即，开缝电连接)，或在焊料封盖的支柱的情况下，在回流期间由于横向焊料泄漏，在横向邻近导电结构之间会出现经拉伸接头(支柱的表面与垫的表面之间的焊料不足)或短路。

堆叠的微电子组件相互接合的另外进展包含所谓的混合接合，也称为直接接合互连(DBI)，其用于原位成形的电介质材料，例如氧化硅、氮化硅、氧氮化硅或极薄聚合物，以相互接合叠加的微电子组件。然而，此类电介质材料的使用需要无污染平面电介质表面以进行微电子组件的紧密配合电介质表面的有效且均匀的接合。此外，代替从组件表面突出的导电支柱及垫，导电元件表面，例如TSV或导电(例如铜)垫的端，可与经暴露氧化物表面基本上齐平或从经暴露氧化物表面稍微凹进。这些导电元件也应是无污染的以实施经对准导电元件的配合导电表面的稳健扩散接合。在混合接合处理且使用氧化硅(例如SiO₂)作为实例电介质时，对将接合的组件的氧化硅及导电元件表面进行清洗，使用等离子体活化氧化硅以增加亲水性及反应性，且将经活化氧化硅表面放置在一起以在环境(例如≈25℃)温度下相互接合，其中组件的导电元件相互对准。根据堆叠中的预期数目的组件的需要重复所述过程。导电元件的邻近表面的相互接触可通过在其接合期间吸引经活化氧化硅层来实现，且接触的导电元件表面的扩散接合可通过在约400℃或更低(例如，在约150℃到约300℃的范围内)温度下在基底衬底(例如，安装到载体晶片的未经单切半导体晶片)上对数个组件堆叠进行后续分批退火达约十分钟到约六个小时或更久(取决于退火温度)的时段来实施。在环境温度下进行混合接合及在相对低温度下进行分批退火的优点包含将组件之间的接合线减少到近零厚度，以及将邻近导电元件的间距按比例缩小到约1μm的能力。包含多个堆叠的薄微电子组件的微电子组件组合件的非限制性实例包含半导体存储器裸片的组合件，其单独或结合其它裸片功能性(例如逻辑)包含所谓的高带宽存储器(HBMx)以及其它芯片到晶片(C2W)及晶片到晶片(W2W)组合件。

发明内容

本公开的实施例包含一种形成微电子组件组合件的方法，所述方法包括：从载体结构拾取微电子组件；将常压等离子体施覆到所述微电子组件的下侧上的电介质材料；将常压等离子体施覆到另一微电子组件的经暴露上表面上的电介质材料；以及将所述微电子组件的所述下侧放置成与常压等离子体已被施覆到其的所述另一微电子组件的所述经暴露上表面上的位置接触以在电介质材料之间形成混合接合。

本公开的实施例包含一种设备，其包括：支撑件，其用于微电子组件的载体结构；装置，其用于从所述载体结构接收个别微电子组件；以及常压等离子体释放件，其经配置且具有喷嘴，所述喷嘴可定位以处理由所述装置接收到的每一微电子组件的下侧，然后将那个微电子组件放置于另一微电子组件的上表面上。

本公开的实施例包含一种裸片接合器，其包括：支撑件，其用于微电子组件的载体结构；接合头，其具有经配置以取回由所述载体结构支撑的微电子组件的接合尖端；以及常压等离子体释放件，其经配置且具有喷嘴，所述喷嘴可定位以对通过所述接合尖端取回的微电子组件的表面进行等离子体处理。

本公开的实施例包含一种微电子组件处理的方法，所述方法包括：从载体结构取回微电子组件；用常压等离子体处理所述取回的微电子组件的经暴露表面；以及将所述经暴露经处理表面放置成与另一微电子组件的表面接触。

附图说明

图1是用于拾取及接合半导体裸片以与另一半导体组件混合接合的常规过程的示意性工艺流程；

图1A是实例混合接合工艺流程的侧视截面示意图；

图2是说明拾取表面上的真空通道开口的拾取臂的拾取头的底视图；

图2A及2B是半导体裸片表面的部分的显微照片，其展示真空通道开口的位置损害了裸片表面上的氧化硅电介质的活化的地方；

图3A到3F示意性地说明根据本公开的实施例的通过常压等离子体进行电介质材料处理的实例工艺；

图4A示意性地说明根据本公开的实施例的一种设备，所述用于拾取半导体裸片且在不反转裸片的情况下用常压等离子体处理裸片的电介质材料表面，且接着，将裸片的经处理电介质材料表面放置于半导体晶片的未经单切裸片位置的经处理电介质表面上；以及

图4B示意性地说明根据本公开的实施例的一种设备，其用于拾取半导体裸片，反转裸片，将经反转裸片转移到接合头，用常压等离子体处理其电介质表面且将裸片的经活化电介质表面放置于半导体晶片的未经单切裸片位置的经等离子体处理的电介质表面上。

具体实施方式

描述用于微电子组件处理的设备及方法，所述微电子处理采用常压等离子体处理来清洗微电子组件表面及作为非限制性实例活化电介质材料以进行微电子组件的混合接合。

常规地，在混合接合前用于微电子组件表面上的氧化硅及超薄聚合物电介质的清洗及活化的等离子体处理已在真空环境中(即，在真空腔室中)实施。此要求使混合接合的多个组件组合件的制造工艺复杂化。此外，处理量要求需要在真空腔室内大规模地活化块状衬底(例如半导体晶片)的经单切组件的电介质，及在可拾取任何组件(例如半导体裸片)之前从腔室移除所有组件。另外，使用常规拾取与放置设备来拾取微电子组件由于与设备的拾取臂(有时也称为“升降舵(flipper)”)的拾取头表面的接触而会立即损害先前活化的电介质表面。更明确来说，发明者已在本文中确定通过用于拾取目标组件的拾取臂表面上的真空通道开口抽出的真空将氧化硅的那些部分基本上去活化。因此，在氧化硅活化之后拾取并堆叠于另一组件上的每个微电子组件固有地展现不连续(即穿孔)活化的氧化物表面，这导致组件沿着电介质接合分层，且组件的导电元件无法建立稳健的扩散接合，从而导致开路。发明者在本文中还相信，仅仅与拾取臂表面的接触就可使氧化硅的活化降级。

图中的图1及1A示意性地说明在混合接合的上下文中采用的用于微电子组件(例如半导体裸片)的常规拾取与放置过程。如图1中展示，在进行真空等离子体处理以活化经单切半导体裸片100的表面的后段工艺(BEOL)结构(图1A)上的氧化硅102(即，增加氧化硅102的亲水性)之后，半导体裸片100如由箭头104展示那样从载体结构(即，支撑于膜框架上的安装带)顶出且由拾取设备的拾取臂106使用通过拾取臂106(图2)开口中的通道C施加到经活化氧化硅表面102的真空拾取到拾取臂表面108上。接着，拾取臂106反转半导体裸片100以将半导体裸片100的表面100向上定向且经由拾取臂真空的释放(及任选地，到正压力的反转)及通过通道C(参阅图2)开口将真空施加到接合尖端表面116上来转移到接合头114的接合尖端112。如图1A中展示，接着，接合头114将具有面朝下的经活化氧化硅102的半导体裸片100移动到具有面朝上的经活化氧化硅102的微电子组件(例如，具有未经单切半导体裸片位置或先前放置的半导体裸片的基底晶片)的位置，及将半导体裸片100放置于目标裸片100的经活化氧化硅102上或在基底晶片的情况下放置于裸片位置100’上(图1及图1A)。在SiO₂接合的例子中，等离子体活化通过产生在使两种经活化SiO₂表面接触时形成强共价键的高密度表面羟基来降低键形成的热要求。在理论上，接触经活化氧化硅102应在环境温度下形成稳健的混合接合118且拉动组件的经对准且略凹入(例如，凹入约5到约25nm)导电(例如铜)接触元件120的相对表面122使其接触，在此之后，经对准接触元件120之间的冶金键如本文中先前指出那样通过在约400℃或更低的温度(例如约150℃到约300℃)下进行后续分批退火达约10分钟到约六个小时或更久(取决于退火温度及金属条件)的时段来实施以扩展及扩散接合接触元件且增强电介质接合强度。

然而，如上文指出且如图2A及2B中展示，真空通道C且明确来说通过其抽出的真空，去活化暴露于通道开口位置的活性氧化硅102，从而损害混合接合118(图1及1A)的强度及连续性，从而导致由归因于缺乏将导电接触元件120的相对表面122朝向彼此拉动的经活化氧化硅102的邻近接合而接触不足所引起的微电子组件的潜在分层以及经对准导电接触元件120之间的潜在开路。图2A及2B说明此类受到损害的经活化氧化硅102的不连续性D。

以下描述提供例如大小、形状、材料组成及定向的特定细节来提供本公开的实施例的详尽描述。然而，所属领域的一般技术人员应理解且了解，可在不必采用这些特定细节的情况下实践本公开的实施例，因为可结合在行业中采用的常规制造技术实践本公开的实施例。另外，下文提供的描述可不形成根据本公开的用于混合接合的完整工艺流程、用于实施混合接合的设备或混合接合的微电子组件组合件。下文仅详细描述理解本公开的实施例所需的那些工艺动作及结构。形成本文中所描述的完整微电子组件组合件的额外动作可通过常规制造工艺执行。

本文中呈现的图式仅供说明，且不意在为任何特定材料、组件、结构、装置或系统的实际视图。可预期由(例如)制造技术及/或公差导致的图式中描绘的形状的变化。因此，本文中描述的实施例不应被解释为限于所说明的特定形状或区域，而是包含由(例如)制造导致的形状偏差。举例来说，说明或描述为框形的区域可具有粗糙及/或非线性特征，且说明或描述为圆形的区域可包含一些粗糙及/或线性特征。此外，所说明的表面之间的锐角可被修圆，且反之亦然。因此，图中说明的区域是示意性的，且其形状不意在说明区域的精确形状且不限制本权利要求书的范围。图式不一定按比例绘制。

在描述中且为了方便起见，相同或类似参考元件符号可用于识别各个图号之间共同的特征及元件。

如上所述，氧化硅、氮化物、氮氧化物及碳氮化物可用作用于进行混合接合的电介质材料以及超薄聚合物，其也可被清洗、活化及接合。此类聚合物可包含(无限制)苯并环丁烯(BCB)聚合物、聚酰亚胺(PI)或聚苯并恶唑(PBO)。

现在参考图中的图3A到3F，说明根据本公开的实施例的通过常压等离子体处理进行电介质材料清洗及活化的实例工艺。一开始就应注意，所说明的整个工艺流程可在无尘室环境(例如10级)中的环境条件下实施，包含用以在混合接合之前清洗半导体裸片表面(例如导电元件表面)及活化裸片表面上的电介质材料(例如氧化硅)的等离子体处理。因此，不同于在真空腔室中同时对一批(即晶片)经单切半导体裸片采用等离子体处理接着从所述腔室转移到拾取与放置设备的位置以拾取经单切裸片及转移到目标位置的常规技术，本公开的实施例在拾取与放置位置处使用(作为实例)环境空气、N₂、O₂、Ar、H₂/Ar或混合N₂:O₂等离子体处理在常压下实施。合适的常压等离子体处理设备在商业上可从加利福尼州的雷东多比奇LL的Surfx技术公司(Surfx Technologies,LL of Redondo Beach,CA)购买。可用于实施本公开的实施例中的常压等离子体设备的其它供应商包含威斯康辛州的梅诺莫尼福尔斯的Enercon工业公司(Enercon Industries Corporation,Menomonee Falls,WI)；密歇根州的罗亚尔奥克蒂埃里公司(Theirry Corporation,Royal Oak,MI)；德国的劳特巴赫的阿尔布兰特系统有限公司(Ahlbrandt Systems GmbH,Lauterbach,Germany)；华盛顿州的朗科恩的珍妮弗等离子体公司(Hennifer Plasma,Runcorn,WA)。

现在参考图3A，一群组(即晶片批)经单切半导体裸片100(为了清楚起见仅展示一些裸片)以相互间隔开的关系定位于膜框架(未展示)上支撑的安装膜124上。接合头114的接合尖端112从安装膜124拾取如由箭头104展示那样顶出的目标半导体裸片100t。

如图3B中展示，接着，接合头114将目标半导体裸片100t移动到等离子体释放件132(此术语包含(作为实例)喷灯、喷射器或辉光型等离子体设备)的面向上的喷嘴130下的位置，等离子体释放件132产生等离子体134以清洗目标半导体裸片100t的下侧136且活化下侧136上的电介质材料以形成经活化氧化硅102。

图3C说明其中喷嘴130反转的等离子体释放件132’，其产生等离子体以清洗另一微电子组件(例如，具有未经单切半导体裸片位置100’的基底晶片140，具有经单切半导体裸片100的经重构基底晶片140’)的经暴露上表面138且活化经暴露表面138上的电介质材料(例如氧化硅)以形成经活化电介质材料102。显而易见地，等离子体释放件132’可为与等离子体释放件132相同或不同的等离子体释放件，且由于等离子体处理在拾取与放置设备处进行，因此使用经配置以平移及围绕水平轴旋转以反转及处理经暴露表面138的相同等离子体释放件132可为合意的。此外，考虑基底晶片140的整个上表面138或经重构基底晶片140’的所有经单切半导体裸片100可同时或在堆叠目标半导体裸片100t前进行处理以促进处理量。替代地，一次仅可处理一个裸片位置100’或裸片100。在一些实施例中，等离子体释放件132’可采用经配置以产生线性等离子体释放的喷嘴，从而允许同时处理多个裸片位置100’。类似地，当堆叠半导体裸片100以形成各自包括多个(例如4个、8个、12个、16个、32个)裸片的数个裸片堆叠时，整个层级的经单切且经堆叠目标半导体裸片100t可使其上表面被清洗与电介质材料被活化基本上同时进行，然而放置裸片堆叠的目标半导体裸片100t的后续层。

图3D描绘接合头114将在下侧136上具有经活化电介质材料102的目标半导体裸片100t放置于基底晶片140的半导体裸片位置100’或经重构基底晶片140’的经单切半导体裸片100的面向上的经活化电介质材料102上以形成混合接合。显而易见地，由接合头施加的压力(即向下力)可进行调谐以在维持经叠加裸片之间的对准准确度的同时进行裸片放置，且没有热(其可降低对准准确度)在放置期间及之后被接合尖端112施加到目标半导体裸片100t。图3E描绘在放置于基底晶片140或经重构基底晶片140’上且混合接合到基底晶片140或经重构基底晶片140’之后目标半导体裸片100t的整个第一层142的部分的组合件。接着，图3F展示用等离子体释放件132’清洗目标半导体裸片100t的第一层142的经暴露上表面144及活化上表面144上的电介质材料102以在上表面之上提供经活化电介质材料102，以放置及混合接合在其下侧136上具有经活化电介质材料的目标半导体裸片100t的另一层。

本公开的实施例包含一种形成微电子组件组合件的方法，所述方法包括：从载体结构拾取微电子组件；将常压等离子体施覆到所述微电子组件的下侧上的电介质材料；将常压等离子体施覆到另一微电子组件的经暴露上表面上的电介质材料；以及将所述微电子组件的所述下侧放置成与常压等离子体已被施覆到其的所述另一微电子组件的所述经暴露上表面上的位置接触以在电介质材料之间形成混合接合。

图4A是根据本公开的适用于实施方法的设备的一个实例实施例的示意性说明。拾取与放置设备200包含呈晶片装载区202形式的支撑件，包括支撑于且粘附到呈安装膜124形式的载体结构且加载于腔室204中的数个经单切半导体裸片100的一或多个经单切晶片140s如由箭头206展示那样从所述支撑件转移到裸片拾取位置208，其中经单切半导体裸片100在210处被顶出，如所属领域中已知。还考虑，经单切晶片140s可在呈载体晶片(例如玻璃、硅)形式的载体结构上经单切且经单切半导体裸片可从载体晶片拾取。然而，代替使用如关于图1描述的常规拾取臂，如在图4A的右手侧处展示，接合头114用于与从安装膜124顶出相协调地拾取每一半导体裸片100。接着，固持半导体裸片100的接合头114在具有面向上的喷嘴130的等离子体释放件132之上移动且与等离子体释放件132对准，在此时，产生等离子体134以清洗半导体裸片100的下侧136且在下侧136上形成经活化氧化硅102(参阅图3B)。如在图4A的左手侧处展示，在将等离子体134施覆到半导体裸片100之前或之后，等离子体释放件132可反转且可产生等离子体134以清洗基底晶片140的一或多个裸片位置100’以清洗经暴露上表面及活化其上的电介质材料102。针对此实施方案，接合头114及等离子体释放件132可安装到共同托架以在X、Y及Z方向上进行平移，且在等离子体释放件132的情况下，围绕水平轴旋转以替代地将喷嘴130向上及向下定向。替代地，具有面向下的喷嘴130的不同等离子体释放件132’可用于与由接合头114固持的半导体裸片100的处理同时地处理基底晶片140上的一或多个目标半导体裸片位置100’。在任一例子中，在对由接合头114固持的半导体裸片100进行等离子体处理及对基底晶片140上的裸片的目标半导体裸片位置100’进行等离子体处理之后，接合头114将半导体裸片100放置于目标半导体裸片位置100’上，响应于此，在半导体裸片100的经活化电介质材料102与目标半导体裸片位置100’的经活化电介质材料102之间进行混合接合，如先前描述，接着进行相对低温(例如，在约150℃到约300℃之间，例如约250℃)分批退火以在邻近组件的导电接触元件的相对表面之间实行永久扩散接合。

应注意，在从拾取臂转移到接合头之前无需反转经拾取半导体裸片的上述拾取及放置操作方法可允许使用不同组装技术堆叠组件以进行混合接合。如图1A中展示，微电子组件且明确来说为混合接合制造的半导体裸片缺少从活性表面突出的常规导电元件(例如焊料凸块、焊料封盖的铜支柱、铜支柱)。代替地，采用具有与组件表面上的电介质材料平齐或从所述电介质材料凹进的经暴露外表面的导电(例如铜)接触元件。因此，经配置以进行混合接合且具有面向上的活性表面且没有TSV的基底晶片可具有半导体裸片的多个堆叠，在基底晶片上堆叠有面向上的活性表面及TSV以在每一堆叠中形成具有最上裸片的多裸片组合件，以用离散导电元件(例如焊料凸块、焊料封盖的铜支柱、铜支柱)填充以在用堆叠之间的电介质模塑化合物囊封裸片堆叠之后且在单切所述堆叠之前连接到更高及封装。在更常规方法中，在消除了拾取臂的使用的同时，初始安装膜上具有向上的活性表面的呈阵列的经单切半导体裸片可具有安置于阵列之上且粘附到另一安装膜的另一安装膜，此后，初始安装膜的粘合可被释放(例如，通过超紫外(UV))曝光，此后，粘附有裸片的另一安装膜可反转以如上文描述那样从另一安装膜顶出且由接合头拾取以按常规活性表面向下的定向放置于常规定向的基底晶片上。作为另一方法，载体晶片可定位于半导体裸片阵列之上，裸片可粘附到载体晶片且从安装膜释放，接着将载体晶片反转。接着，半导体裸片可从载体晶片释放以通过对电磁辐射束的定向暴露(暴露于红外线以加热热释放粘合剂或暴露于紫外线以降解UV敏感粘合剂)进行拾取。

图4B是根据本公开的适用于实施方法的设备的另一实例实施例的示意性说明。拾取与放置设备200’包含晶片装载区202，包括支撑于且粘附到呈安装膜124形式的载体结构的数个经单切半导体裸片100的经单切晶片140s从晶片装载区202呈现以随后顶出经单切半导体裸片100以由拾取臂222的拾取头220取回。还考虑，经单切晶片140s可在呈载体晶片(例如玻璃、硅)的形式的载体结构上经单切且经单切微电子组件可从载体晶片拾取。接着，拾取臂222反转半导体裸片100且以常规活性表面向下定向转移到接合头114。接着，半导体裸片100通过接合头114在具有面向上的喷嘴130的等离子体释放件132之上移动且与等离子体释放件132对准，在此时，产生等离子体134以清洗半导体裸片100的下侧136且在下侧136上形成经活化电介质材料102。如在图4B的左手侧处展示，在将等离子体134施覆到半导体裸片100之前或之后，等离子体释放件132可反转且可产生等离子体134以清洗基底晶片140的一或多个裸片位置100’以清洗经暴露上表面138及活化其上的电介质材料102。针对此实施方案，接合头114及等离子体释放件132可安装到共同托架以在X、Y及Z方向上进行平移，且在等离子体释放件132的情况下，围绕水平轴旋转以替代地将喷嘴130向上及向下定向。替代地，具有面向下的喷嘴130的不同等离子体释放件132’可用于与由接合头114固持的半导体裸片100的处理同时地处理基底晶片140上的一或多个目标半导体裸片位置100’。在任一例子中，在对由接合头114固持的半导体裸片100进行等离子体处理及对基底晶片140上的裸片的目标半导体裸片位置100’进行等离子体处理之后，接合头114将半导体裸片100放置于目标半导体裸片位置100’上，响应于此，在半导体裸片100的经活化电介质材料102与目标半导体裸片位置100’的经活化电介质材料102之间进行混合接合，如先前描述，接着进行相对低温分批退火以在邻近组件的导电接触元件的相对表面之间实行永久扩散接合。

本公开的实施例包含一种设备，其包括：支撑件，其用于微电子组件的载体结构；装置，其用于从所述载体结构接收个别微电子组件；以及常压等离子体释放件，其经配置且具有喷嘴，所述喷嘴可定位以处理由所述装置接收到的每一微电子组件的下侧，然后将那个微电子组件放置于另一微电子组件的上表面上。

本公开的实施例包含一种裸片接合器，其包括：支撑件，其用于微电子组件的载体结构；接合头，其具有经配置以取回由所述载体结构支撑的微电子组件的接合尖端；以及常压等离子体释放件，其经配置且具有喷嘴，所述喷嘴可定位以对通过所述接合尖端取回的微电子组件的表面进行等离子体处理。

本公开的实施例包含一种微电子组件处理的方法，所述方法包括：从载体结构取回微电子组件；用常压等离子体处理所述取回的微电子组件的经暴露表面；以及将所述经暴露经处理表面放置成与另一微电子组件的表面接触。

如所属领域的一般技术人员将了解，本公开的实施例的实施增强了混合接合工艺的完整性及可重复性，同时消除对在真空环境中进行电介质材料等离子体活化的需要。组件(例如半导体裸片)的拾取、清洗、电介质材料活化及堆叠可用单个集成设备执行且不会损害处理量。在消除对拾取设备的使用的一些实施方案中，可提高处理量。

如本文中使用，术语“包括”、“包含”、“含有”、“特征在于”及其语法等效物是包含性或开放性术语，其不排除额外、未列举元件或方法动作，而且包含更具限制性术语“由…组成”及“基本上由…组成”及其语法等效物。如本文中使用，关于材料、结构、特征或方法动作的术语“可”指示考虑将此用于实施本公开的实施例，且此术语优先于更具限制性术语“是”使用以避免应或必须排除可与其组合使用的其它兼容材料、结构、特征及方法的任何暗示。

如本文中使用，术语“纵向”、“竖直”、“横向”及“水平”是参考一或多个结构及/或特征形成于其中或其上的衬底(例如基底材料、基底结构、基底构造等)的主平面且不一定由地球的重力场定义。“横向”或“水平”方向是基本上平行于衬底的主平面的方向，而“纵向”或“竖直”方向是基本上垂直于衬底的主平面的方向。衬底的主平面由衬底的具有相对大于衬底的其它表面的面积的表面定义。

如本文中使用，为便于描述，空间相对术语(例如“下面”、“下方”、“下”、“底部”、“上方”、“之上”、“上”、“顶部”、“前”、“后”、“左”、“右”及类似物)可用于描述一个元件或特征与另一(些)元件或特征的关系，如图中说明。除非另外指定，否则空间相对术语除涵盖除图中描绘的定向之外，还希望涵盖材料的不同定向。举例来说，如果图中的材料反转，那么被描述为在其它元件或特征“之下”或“上方”或“上”或“顶部上”的元件将定向成在其它元件或特征“下方”或“下面”或“下”或“底部上”。因此，所属领域的一般技术人员将明白，取决于使用术语的上下文，术语“之上”可涵盖上方及下方两种定向。材料可以其它方式定向(例如旋转90度、反转、翻转)且相应地解译本文中使用的空间相对描述词。

如本文中使用，单数形式“一(a/an)”及“所述”希望也包含复数形式，除非上下文另外明确指示。

如本文中使用，术语“经配置”及“配置”指代以预定方式促进至少一个结构及至少一个设备中的一或多者的操作的所述结构及所述设备中的一或多者的大小、形状、材料组成、定向及布置。

使用例如“第一”、“第二”等的标示对本文中的元件的任何引用不会限制那些元件的数量或顺序，除非明确声明此限制。确切来说，这些标示在本文中可用作区分于两个或多于两个元件或元件的例子的便捷方法。因此，对第一及第二元件的引用不意味着其处仅可采用两个元件，或第一元件必须以某种方式在第二元件之前。另外，除非另外声明，否则一组元件可包括一或多个元件。

如本文中使用，关于给定参数、性质或条件的术语“基本上”意味着且包含所属领域的一般技术人员所理解的在一定变化程度内(例如在可接受制造公差内)满足给定参数、性质或条件的程度。作为实例，取决于基本上满足的特定参数、性质或条件，参数、性质或条件可满足至少90.0％、满足至少95.0％、满足至少99.0％或甚至满足至少99.9％。

如本文中使用，关于特定参数的数值的“约”或“大致”包含数值及所属领域的一般技术人员所理解的在特定参数的可接受公差内相对于数值的变化程度。举例来说，关于数值的“约”或“大致”可包含在从数值的90.0％到110.0％的范围内的额外数值，例如在从数值的95.0％到105.0％的范围内、在从数值的97.5％到102.5％的范围内、在从数值的99.0％到101.0％的范围内、在从数值的99.5％到100.5％的范围内或在从数值的99.9％到100.1％的范围内。

如本文中使用，术语“层”及“膜”意味着且包含驻留于结构上的材料的层级、薄片或涂层，所述层级或涂层在材料的部分之间可为连续或不连续的，且其可为共形或非共形的，除非另外指示。

如本文中使用，术语“衬底”意味着且包含额外材料形成于其上的基底材料或构造。衬底可为半导体衬底、支撑结构上的基底半导体层、金属电极、或其上形成有一或多个材料、层、结构或区的半导体衬底。半导体衬底上的材料可包含(但不限于)半导电材料、绝缘材料、导电材料等。衬底可为常规硅衬底或包括一层半导电材料的其它块状衬底。如本文中使用，术语“块状衬底”不仅意味着且包含硅晶片，而且意味着且包含绝缘体上硅(“SOI”)衬底(例如蓝宝石上硅(“SOS”)衬底及玻璃上硅(“SOG”)衬底)、基底半导体基座上的外延硅层及其它半导体或光电材料(例如硅锗、锗、砷化镓、氮化镓及磷化铟)。衬底可经掺杂或未掺杂。

如本文中使用，关于材料、结构、特征或方法动作的术语“可”指示考虑将此用于实施本公开的实施例，且此术语优先于更具限制性术语“是”使用以避免应或必须排除可与其组合使用的其它兼容材料、结构、特征及方法的任何暗示。

如本文中使用，术语“微电子组件”意味着且包含(通过非限制性实例)半导体裸片、通过非半导电活动展现功能性的裸片、微机电系统(MEM)装置、包括包含常规晶片的多个裸片的衬底及上述其它块状衬底及部分晶片及包含多于一个裸片位置的衬底。

如本文中使用，连同使用常压等离子体接触微电子组件的一或多个表面，术语“处理”包含表面清洗、表面特性的改性(例如，增加反应性、亲水性、粘合倾向)或两者，如由经处理表面的材料特性指定。

虽然已结合图描述某些说明性实施例，但所属领域的一般技术人员应认识到及了解，由本公开涵盖的实施例不限于本文中明确展示及描述的那些实施例。确切来说，可在不背离由本公开涵盖的实施例的范围(例如所附权利要求书的范围，包含合法等效物)的情况下对本文中描述的实施例做出许多新增、删除及修改。另外，来自一个公开实施例的特征可与另一公开实施例的特征组合，同时仍涵盖于本公开的范围内。

Claims (33)

1.一种形成微电子组件组合件的方法，所述方法包括：

从载体结构拾取微电子组件；

将常压等离子体施覆到所述微电子组件的下侧上的电介质材料；

将常压等离子体施覆到另一微电子组件的经暴露上表面上的电介质材料；以及

将所述微电子组件的所述下侧放置成与常压等离子体已被施覆到其的所述另一微电子组件的所述经暴露上表面上的位置接触以在电介质材料之间形成混合接合。

2.根据权利要求1所述的方法，其中从载体结构拾取微电子组件包括从支撑于安装膜上的数个微电子组件拾取所述微电子组件。

3.根据权利要求2所述的方法，其中从数个微电子组件拾取所述微电子组件包括从所述安装膜顶出所述微电子组件及基本上并发地用拾取臂的拾取头接收所述微电子组件，所述方法进一步包括在施覆常压等离子体以活化所述微电子组件的下侧上的电介质材料之前：

用所述拾取臂反转所述微电子组件；以及

将所述经反转微电子组件转移到接合头的接合尖端。

4.根据权利要求2所述的方法，其中从数个微电子组件拾取所述微电子组件包括从所述安装膜顶出所述微电子组件及基本上并发地用接合头的接合尖端接收所述微电子组件。

5.根据权利要求1到4中任一权利要求所述的方法，其中将常压等离子体施覆到另一微电子组件的经暴露上表面上的电介质材料包括将常压等离子体施覆到包含数个未经单切微电子组件位置的基底衬底的至少一部分。

6.根据权利要求5所述的方法，其中将常压等离子体施覆到包含数个未经单切微电子组件位置的基底衬底的至少一部分包括将所述常压等离子体至少施覆到所述另一微电子组件上的所述位置，所述另一微电子组件上的所述位置经配置为个别未经单切微电子组件位置。

7.根据权利要求6所述的方法，其中将所述常压等离子体施覆到包含数个未经单切微电子组件位置的基底衬底的至少一部分包括将所述常压等离子体施覆到基本上全部所述经暴露上表面。

8.根据权利要求6所述的方法，其进一步包括从所述载体结构循序地拾取额外微电子组件，将常压等离子体施覆到每一额外微电子组件的下侧，然后将所述额外微电子组件的所述下侧放置成与常压等离子体已被施覆到其的所述另一微电子组件的所述经暴露上表面上的未经单切微电子组件位置接触以在经活化电介质材料之间形成混合接合。

9.根据权利要求8所述的方法，其进一步包括重复权利要求8所述的过程直到预定数目个未经单切微电子组件位置各自被额外微电子组件接触。

10.根据权利要求1到4中任一权利要求所述的方法，其中将常压等离子体施覆到另一微电子组件的经暴露上表面上的电介质材料是在将常压等离子体施覆到所述微电子组件的下侧上的电介质材料之前不久或之后立即进行。

11.根据权利要求1到4中任一权利要求所述的方法，其进一步包括将所述组合件加热到约400℃或更低的温度以致使所述微电子组件与所述另一微电子组件的相互对准的导电接触元件扩散接合。

12.根据权利要求11所述的方法，其中将所述组合件加热到约400℃或更低的温度包括在约十分钟到约六小时的时段内将所述组合件加热到在约150℃到约300℃的范围内的温度。

13.根据权利要求1到4中任一权利要求所述的方法，其中将常压等离子体施覆到所述微电子组件的下侧上的电介质材料及将常压等离子体施覆到另一微电子组件的经暴露上表面上的电介质材料使用同一等离子体处理释放进行。

14.一种设备，其包括：

支撑件，其用于微电子组件的载体结构；

装置，其用于从所述载体结构接收个别微电子组件；以及

常压等离子体释放件，其经配置且具有喷嘴，所述喷嘴可定位以对由所述装置接收到的每一微电子组件的下侧进行等离子体处理，然后将那个微电子组件放置于另一微电子组件的上表面上。

15.根据权利要求14所述的设备，其中用于接收个别微电子组件的所述装置经配置为具有用于与微电子组件接触的接合尖端的接合头，所述接合头可定位以将由所述接合尖端接收到的微电子组件放置于所述常压等离子体释放件之上及将所述接收到的微电子组件转移并放置于另一微电子组件上。

16.根据权利要求14所述的设备，其中用于接收个别微电子组件的所述装置经配置为具有用于与微电子组件接触的拾取头的拾取臂且可操作以反转由所述拾取头承载的微电子组件，所述设备进一步包括具有可操作以从所述拾取头接收微电子组件的接合尖端的接合头，所述接合头可定位以将由所述接合尖端接收到的微电子组件放置于所述常压等离子体释放件之上及将所述接收到的微电子组件转移并放置于另一微电子组件上。

17.根据权利要求14到16中任一权利要求所述的设备，其进一步包括经配置以支撑经单切或未经单切微电子组件的平台，所述常压等离子体释放件喷嘴可定位以对所述经单切或未经单切微电子组件的经暴露上表面进行等离子体处理，所述设备进一步包含用于将其所述下侧经处理之后的每一微电子组件放置于其上表面经处理之后的经单切或未经单切微电子组件上的装置。

18.根据权利要求17所述的设备，其中用于接收个别微电子组件的所述装置还包括用于将每一接收到的微电子组件放置于经单切或未经单切微电子组件上的所述装置。

19.根据权利要求14到16中任一权利要求所述的设备，其进一步包括经配置以支撑经单切或未经单切微电子组件的平台，且进一步包括具有喷嘴的另一常压等离子体释放件，所述喷嘴可定位以对所述平台上的所述经单切或未经单切微电子组件的经暴露上表面进行等离子体处理，所述设备进一步包含用于将其所述下侧经处理之后的每一微电子组件放置于其上表面经等离子体处理之后的经单切或未经单切微电子组件上的装置。

20.根据权利要求19所述的设备，其中用于接收个别微电子组件的所述装置还包括用于将每一接收到的微电子组件放置于经单切或未经单切微电子组件上的所述装置。

21.根据权利要求14到16中任一权利要求所述的设备，其中所述载体结构包括支撑于膜框架上的安装膜。

22.根据权利要求21所述的设备，其进一步包括顶出装置，所述顶出装置经配置以从所述安装膜朝向用于从所述安装膜接收个别微电子组件的所述装置向上顶出个别微电子组件。

23.根据权利要求14到16中任一权利要求所述的设备，其中所述载体结构包括载体晶片。

24.一种裸片接合器，其包括：

支撑件，其用于微电子组件的载体结构；

接合头，其具有经配置以取回由所述载体结构支撑的微电子组件的接合尖端；以及

常压等离子体释放件，其经配置且具有喷嘴，所述喷嘴可定位以对通过所述接合尖端取回的微电子组件的表面进行等离子体处理。

25.根据权利要求24所述的裸片接合器，其中所述接合头可定位以将由所述接合尖端取回的微电子组件放置于所述常压等离子体释放件之上及将所述接收到的微电子组件转移并放置于另一微电子组件上。

26.根据权利要求24或25所述的裸片接合器，其进一步包括经配置以支撑经单切或未经单切微电子组件的平台，所述常压等离子体释放件喷嘴可定位以对所述经单切或未经单切微电子组件的经暴露上表面进行等离子处理。

27.根据权利要求26所述的裸片接合器，其中所述接合头经配置以将进行等离子体处理之后的接收到的微电子组件放置于经等离子体处理的经单切或未经单切微电子组件上。

28.根据权利要求26所述的裸片接合器，其进一步包括经配置以支撑经单切或未经单切微电子组件的平台，且进一步包括具有喷嘴的另一常压等离子体释放件，所述喷嘴可定位以处理所述经单切或未经单切微电子组件的经暴露上表面。

29.根据权利要求28所述的裸片接合器，其中所述接合头经配置以将进行等离子体处理之后的每一接收到的微电子组件放置于经等离子体处理的经单切或未经单切微电子组件上。

30.一种微电子组件处理的方法，所述方法包括：

从载体结构取回微电子组件；

用常压等离子体处理所述取回的微电子组件的经暴露表面；以及

将所述经暴露经处理表面放置成与另一微电子组件的表面接触。

31.根据权利要求30所述的方法，其中处理所述取回的微电子组件的经暴露表面包括清洗所述经暴露表面。

32.根据权利要求30或31所述的方法，其中处理所述取回的微电子组件的经暴露表面包括处理硅基电介质材料或聚合物电介质材料。

33.根据权利要求32所述的方法，其中处理硅基电介质材料或聚合物电介质材料包括清洗及活化所述电介质材料。

Images