TW202310679A

TW202310679A - 用於以整合大氣電漿處理之微電子組件加工之方法及裝置

Info

Publication number: TW202310679A
Application number: TW111127478A
Authority: TW
Inventors: 孫于雯; 林庭儀
Original assignee: 美商美光科技公司
Priority date: 2021-08-05
Filing date: 2022-07-22
Publication date: 2023-03-01
Also published as: CN115706009A

Abstract

本發明係關於方法及裝置，其等組合地用於在自一載體結構擷取經單切微電子組件之後以一大氣電漿處理該等經單切微電子組件之介電材料表面，然後將該等經單切微電子組件放置於另一微電子組件之一經大氣電漿處理之介電材料表面上。

Description

用於以整合大氣電漿處理之微電子組件加工之方法及裝置

本發明係關於微電子組件之電漿處理及選用相互接合及組裝。更明確言之，本發明係關於用於微電子組件之大氣電漿處理之方法及裝置，該大氣電漿處理可與微電子組件之相互混合接合及組裝整合。

隨著電子器件及系統之效能提高，存在在改良此等器件及系統之微電子組件(例如半導體晶粒)之效能同時維持或甚至縮小一微電子組件總成之形狀因數(例如長度、寬度及高度)之一相關聯需求。此等要求通常(但非排他地)與行動器件及高效能系統相關聯。為了維持或減小微電子組件之一總成之佔用面積及高度，配備有用於堆疊之組件之間之豎直電(例如信號、功率、接地/偏壓)通信之導電之所謂穿矽通路(TSV)之堆疊組件之三維(3D)總成已變得更普遍。

結合組件厚度減小，可在接合線(即堆疊組件之間之空間)中採用預成形介電材料以減小接合線厚度，同時增加接合線均勻性。此等預成形介電材料包含例如所謂的非導電膜(NCF)及晶圓級底膠填料(WLUF)，此等術語通常可互換使用。雖然在達成更薄且更均勻之接合線方面比較有效，然此等介電材料仍然具有可量測之厚度，且因此對堆疊之多組件(即4、8、12、16等組件)總成之厚度有很大貢獻。另外，此等總成傳統上採用與鄰近組件之導電(即銅)端子墊緊密配合之焊料封蓋之導電(即銅)支柱，或不太常見地，採用直接擴散接合至導電端子墊之導電支柱。在任一例項中，接合線中預成形介電材料之存在單獨或與組件翹曲組合可促成開縫接頭(即，開縫電連接)，或在焊料封蓋之支柱之情況下，在回流期間由於橫向焊料洩漏，在橫向鄰近導電結構之間會出現經拉伸接頭(支柱之表面與墊之表面之間之焊料不足)或短路。

堆疊之微電子組件相互接合之進一步進展包含所謂的混合接合，亦稱為直接接合互連(DBI)，其用於原位成形之介電材料，諸如氧化矽、氮化矽、氧氮化矽或極薄聚合物，以相互接合疊加之微電子組件。然而，此等介電材料之使用需要無污染平面介電表面以進行微電子組件之緊密配合介電表面之有效且均勻之接合。此外，代替自組件表面突出之導電支柱及墊，導電元件表面，例如TSV或導電(例如銅)墊之端，可與經暴露氧化物表面實質上齊平或自經暴露氧化物表面稍微凹進。此等導電元件亦應係無污染的以實施經對準導電元件之配合導電表面之穩健擴散接合。在混合接合加工且使用氧化矽(例如SiO ₂)作為實例介電質時，對將接合之組件之氧化矽及導電元件表面進行清洗，使用一電漿活化氧化矽以增加親水性及反應性，且將經活化氧化矽表面放置在一起以在環境(例如≈25℃)溫度下相互接合，其中組件之導電元件相互對準。根據一堆疊中之預期數目之組件之需要重複該程序。導電元件之鄰近表面之相互接觸可透過在其等接合期間吸引經活化氧化矽層來達成，且接觸之導電元件表面之擴散接合可藉由在約400℃或較低(例如，在約150℃至約300℃之一範圍內)之一溫度下在一基底基板(例如，安裝至一載體晶圓之一未經單切半導體晶圓)上對數個組件堆疊進行一後續分批退火達約十分鐘至約六個小時或更久(取決於退火溫度)之一時段來實施。在環境溫度下進行混合接合及在相對低溫度下進行分批退火之優點包含將組件之間之接合線減少至近零厚度，以及將鄰近導電元件之間距按比例縮小至約1 μm之能力。包含多個堆疊之薄微電子組件之微電子組件總成之非限制性實例包含半導體記憶體晶粒之總成，其等單獨或結合其他晶粒功能性(例如邏輯)包含所謂的高頻寬記憶體(HBMx)以及其他晶片至晶圓(C2W)及晶圓至晶圓(W2W)總成。

本發明之實施例包含一種形成一微電子組件總成之方法，該方法包括：自一載體結構拾取一微電子組件；將一大氣電漿施覆至該微電子組件之一下側上之介電材料；將一大氣電漿施覆至另一微電子組件之一經暴露上表面上之介電材料；以及將該微電子組件之該下側放置成與大氣電漿已被施覆至其之該另一微電子組件之該經暴露上表面上之一位置接觸以在介電材料之間形成一混合接合。

本發明之實施例包含一種裝置，其包括：一支撐件，其用於微電子組件之一載體結構；一器件，其用於自該載體結構接收個別微電子組件；以及一大氣電漿釋放件，其經組態且具有一噴嘴，該噴嘴可定位以處理由該器件接收之各微電子組件之一下側，然後將彼微電子組件放置於另一微電子組件之一上表面上。

本發明之實施例包含一種晶粒接合器，其包括：一支撐件，其用於微電子組件之一載體結構；一接合頭，其具有經組態以擷取由該載體結構支撐之微電子組件之一接合尖端；以及一大氣電漿釋放件，其經組態且具有一噴嘴，該噴嘴可定位以對由該接合尖端擷取之一微電子組件之一表面進行電漿處理。

本發明之實施例包含一種微電子組件加工之方法，該方法包括：自一載體結構擷取一微電子組件；以一大氣電漿處理該經擷取微電子組件之一經暴露表面；以及將該經暴露經處理表面放置成與另一微電子組件之一表面接觸。

優先權主張本申請案主張2021年8月5日申請之題為「Method and Apparatus for Microelectronic Component Processing With Integrated Atmospheric Plasma Treatment」之美國臨時專利申請案第63/229,769號之申請日期之權利，該美國申請案之揭示內容特此以其全文引用之方式併入本文中。

描述用於微電子組件加工之裝置及方法，該微電子處理採用大氣電漿處理來清洗微電子組件表面及作為非限制性實例活化介電材料以進行微電子組件之混合接合。

習知上，在混合接合前用於微電子組件表面上之氧化矽及超薄聚合物介電質之清洗及活化之電漿處理已在一真空環境中(即，在一真空腔室中)實施。此一要求使混合接合之多個組件總成之製造程序複雜化。此外，處理量要求需要在一真空腔室內大規模地活化一塊狀基板(例如半導體晶圓)之經單切組件之介電質，及在可拾取任一組件(例如半導體晶粒)之前自腔室移除所有組件。另外，使用一習知取置(pick and place)裝置來拾取微電子組件由於與裝置之一拾取臂(有時亦稱為一「升降舵(flipper)」)之一拾取頭表面之接觸而會立即損害先前活化之介電表面。更明確言之，發明者已在本文中判定透過用於拾取一目標組件之拾取臂表面上之真空通道開口抽出之真空將氧化矽之彼等部分實質上去活化。因此，在氧化矽活化之後拾取並堆疊於另一組件上之各個微電子組件固有地展現一不連續(即穿孔)活化之氧化物表面，此導致組件沿著介電質接合分層，且組件之導電元件無法建立穩健之擴散接合，從而導致開路。發明者在本文中亦相信，僅僅與拾取臂表面之接觸即可使氧化矽之活化降級。

圖式中之圖1及圖1A示意性地繪示在混合接合之背景內容中採用之用於一微電子組件(例如半導體晶粒)之一習知取置程序。如圖1中展示，在進行真空電漿處理以活化一經單切半導體晶粒100之一表面之一後段製程(BEOL)結構(圖1A)上之氧化矽102 (即，增加氧化矽102之親水性)之後，半導體晶粒100如由箭頭104展示般自一載體結構(即，支撐於一膜框架上之一安裝帶)頂出且由一拾取裝置之一拾取臂106使用透過拾取臂106 (圖2)開口中之通道C施加至經活化氧化矽表面102之一真空拾取至拾取臂表面108上。接著，拾取臂106反轉半導體晶粒100以將半導體晶粒100之表面110向上定向、及經由拾取臂真空之釋放(及選用地，至正壓力之一反轉)及透過通道C (參閱圖2)開口將一真空施加至接合尖端表面116上來轉移至接合頭114之接合尖端112。如圖1A中展示，接著，接合頭114將具有面朝下之經活化氧化矽102之半導體晶粒100移動至具有面朝上之經活化氧化矽102之一微電子組件(例如，具有未經單切半導體晶粒位置或先前放置之半導體晶粒之基底晶圓)之一位置，及將半導體晶粒100放置於一目標晶粒100之經活化氧化矽102上或在一基底晶圓之情況下放置於晶粒位置100’上(圖1及圖1A)。在SiO ₂接合之例項中，電漿活化藉由產生在使兩種經活化SiO ₂表面接觸時形成一強共價鍵之一高密度表面羥基來降低鍵形成之熱要求。在理論上，接觸經活化氧化矽102應在環境溫度下形成穩健之一混合接合118且拉動組件之經對準且略凹入(例如，凹入約5至約25 nm)導電(例如銅)接觸元件120之相對表面122使其等接觸，在此之後，經對準接觸元件120之間之一冶金鍵如本文中先前指出般藉由在約400℃或較低之一溫度(例如約150℃至約300℃)下進行一後續分批退火達約10分鐘至約六個小時或更久(取決於退火溫度及金屬條件)之一時段來實施以擴展及擴散接合接觸元件且增強介電質接合強度。

然而，如上文指出且如圖2A及圖2B中展示，真空通道C且明確言之透過其等抽出之真空，去活化暴露於通道開口位置之活性氧化矽102，從而損害混合接合118 (圖1及圖1A)之強度及連續性，從而導致由歸因於缺乏將導電接觸元件120之相對表面122朝向彼此拉動之經活化氧化矽102之鄰近接合而接觸不足所引起之微電子組件之潛在分層以及經對準導電接觸元件120之間之潛在開路。圖2A及圖2B繪示此等受到損害之經活化氧化矽102之不連續性D。

以下描述提供諸如大小、形狀、材料組成及定向之特定細節來提供本發明之實施例之一詳盡描述。然而，熟習此項技術者應理解且瞭解，可在不必採用此等特定細節之情況下實踐本發明之實施例，因為可結合在行業中採用之習知製造技術實踐本發明之實施例。另外，下文提供之描述可不形成根據本發明之用於混合接合之一完整程序流程、用於實施混合接合之裝置或一混合接合之微電子組件總成。下文僅詳細描述理解本發明之實施例所需之彼等程序動作及結構。形成本文中所描述之一完整微電子組件總成之額外動作可藉由習知製造程序執行。

本文中呈現之圖式僅供繪示，且不意在為任一特定材料、組件、結構、器件或系統之實際視圖。可預期由(例如)製造技術及/或容限導致之圖式中描繪之形狀之變化。因此，本文中描述之實施例不應被解釋為限於所繪示之特定形狀或區域，而係包含由(例如)製造導致之形狀偏差。例如，繪示或描述為方塊形之一區域可具有粗糙及/或非線性特徵，且繪示或描述為圓形之一區域可包含一些粗糙及/或線性特徵。此外，所繪示之表面之間之銳角可被修圓，且反之亦然。因此，圖中繪示之區域係示意性的，且其形狀不意在繪示區域之精確形狀且不限制本發明申請專利範圍之範疇。圖式不一定按比例繪製。

在描述中且為了方便起見，相同或類似參考元件符號可用於識別各個圖號之間共同之特徵及元件。

如上所述，氧化矽、氮化物、氮氧化物及碳氮化物可用作用於進行混合接合之介電材料以及超薄聚合物，其等亦可被清洗、活化及接合。此等聚合物可包含(無限制)苯並環丁烯(BCB)聚合物、聚醯亞胺(PI)或聚苯並惡唑(PBO)。

現在參考圖中之圖3A至圖3F，繪示根據本發明之實施例之藉由大氣電漿處理進行介電材料清洗及活化之一實例程序流程。一開始即應注意，所繪示之整個程序流程可在一無塵室環境(例如10級)中之環境條件下實施，包含用以在混合接合之前清洗半導體晶粒表面(例如導電元件表面)及活化晶粒表面上之介電材料(例如氧化矽)之電漿處理。因此，不同於在一真空腔室中同時對一批(即晶圓)經單切半導體晶粒採用電漿處理接著自該腔室轉移至一取置裝置之一位置以拾取經單切晶粒及轉移至一目標位置之習知技術，本發明之實施例在取置位置處使用(作為實例)一環境空氣、N ₂、O ₂、Ar、H ₂/Ar或混合N ₂:O ₂電漿處理在大氣下實施。合適之大氣電漿處理裝置在商業上可自加利福尼州之雷東多比奇LL之Surfx Technologies購買。可用於實施本發明之實施例中之大氣電漿裝置之其他供應商包含威斯康辛州之梅諾莫尼福爾斯之Enercon Industries Corporation；密西根州之羅亞爾奧克之Theirry Corporation；德國之勞特巴赫之Ahlbrandt Systems GmbH；華盛頓州之朗科恩之Hennifer Plasma。

現在參考圖3A，一群組(即晶圓批次)經單切半導體晶粒100 (為了清楚起見僅展示一些晶粒)以相互間隔開之關係定位於一膜框架(未展示)上支撐之一安裝膜124上。接合頭114之接合尖端112自安裝膜124拾取如由箭頭104展示般頂出之一目標半導體晶粒100t。

如圖3B中展示，接著，接合頭114將目標半導體晶粒100t移動至一電漿釋放件132 (此術語包含(作為實例) 一噴燈、噴射器或輝光型電漿裝置)之面向上之噴嘴130下之一位置，電漿釋放件132產生一電漿134以清洗目標半導體晶粒100t之下側136且活化下側136上之介電材料以形成經活化氧化矽102。

圖3C繪示其中噴嘴130反轉之一電漿釋放件132’，其產生電漿以清洗另一微電子組件(例如，具有未經單切半導體晶粒位置100’之基底晶圓140，具有經單切半導體晶粒100之經重構基底晶圓140’)之一經暴露上表面138且活化經暴露表面138上之介電材料(例如氧化矽)以形成經活化介電材料102。值得注意的是，電漿釋放件132’可為與電漿釋放件132相同或不同之一電漿釋放件，且由於電漿處理在取置裝置處進行，因此使用經組態以平移及圍繞一水平軸旋轉以反轉及處理經暴露表面138之相同電漿釋放件132可為合意的。此外，考慮一基底晶圓140之一整個上表面138或一經重構基底晶圓140’之所有經單切半導體晶粒100可同時或在堆疊目標半導體晶粒100t前進行處理以促進處理量。替代地，一次僅可處理一個晶粒位置100’或晶粒100。在一些實施例中，一電漿釋放件132’可採用經組態以產生一線性電漿釋放之一噴嘴，從而容許同時處理多個晶粒位置100’。類似地，當堆疊半導體晶粒100以形成各包括多個(例如4個、8個、12個、16個、32個)晶粒之數個晶粒堆疊時，一整個層級之經單切且經堆疊目標半導體晶粒100t可使其上表面被清洗與介電材料被活化實質上同時進行，然後放置晶粒堆疊之目標半導體晶粒100t之一後續層。

圖3D描繪接合頭114將在下側136上具有經活化介電材料102之目標半導體晶粒100t放置於一基底晶圓140之一半導體晶粒位置100’或一經重構基底晶圓140’之經單切半導體晶粒100之面向上之經活化介電材料102上以形成一混合接合。值得注意的是，由接合頭施加之壓力(即向下力)可進行微調以在維持經疊加晶粒之間之對準準確度的同時進行晶粒放置，且沒有熱(其可降低對準準確度)在放置期間及之後被接合尖端112施加至目標半導體晶粒100t。圖3E描繪在放置於一基底晶圓140或經重構基底晶圓140’上且混合接合至基底晶圓140或經重構基底晶圓140’之後目標半導體晶粒100t之一整個第一層142之部分之一總成。接著，圖3F展示用一電漿釋放件132’清洗目標半導體晶粒100t之第一層142之一經暴露上表面144及活化上表面144上之介電材料102以在上表面之上提供經活化介電材料102，以放置及混合接合在其下側136上具有經活化介電材料之目標半導體晶粒100t之另一層。

本發明之實施例包含一種形成一微電子組件總成之方法，該方法包括：自一載體結構拾取一微電子組件；將一大氣電漿施覆至該微電子組件之一下側上之介電材料；將一大氣電漿施覆至另一微電子組件之一經暴露上表面上之介電材料；以及將該微電子組件之該下側放置成與一大氣電漿已被施覆至其之該另一微電子組件之該經暴露上表面上之一位置接觸以在介電材料之間形成一混合接合。

圖4A係根據本發明之適用於實施方法之一裝置之一項實例實施例之一示意性圖解。取置裝置200包含呈一晶圓裝載區202形式之一支撐件，包括支撐於且黏附至呈安裝膜124形式之一載體結構且載入於腔室204中之數個經單切半導體晶粒100之一或多個經單切晶圓140s如由箭頭206展示般自該支撐件轉移至晶粒拾取位置208，其中經單切半導體晶粒100在210處被頂出，如此項技術中已知。亦考慮，經單切晶圓140s可在呈一載體晶圓(例如玻璃、矽)形式之一載體結構上經單切且經單切半導體晶粒可自載體晶圓拾取。然而，代替使用如關於圖1描述之一習知拾取臂，如在圖4A之右手側處展示，接合頭114用於與自安裝膜124頂出相協調地拾取各半導體晶粒100。接著，固持一半導體晶粒100之接合頭114在具有面向上之噴嘴130之電漿釋放件132之上移動且與電漿釋放件132對準，在此時，產生電漿134以清洗半導體晶粒100之下側136且在下側136上形成經活化氧化矽102 (參閱圖3B)。如在圖4A之左手側處展示，在將電漿134施覆至半導體晶粒100之前或之後，電漿釋放件132可反轉且可產生電漿134以清洗基底晶圓140之一或多個晶粒位置100’以清洗經暴露上表面及活化其上之介電材料102。針對此一實施方案，接合頭114及電漿釋放件132可安裝至一共同托架以在X、Y及Z方向上進行平移，且在電漿釋放件132之情況下，圍繞一水平軸旋轉以替代地將噴嘴130向上及向下定向。替代地，具有面向下之一噴嘴130之一不同電漿釋放件132’可用於與由接合頭114固持之一半導體晶粒100之處理同時地處理基底晶圓140上之一或多個目標半導體晶粒位置100’。在任一例項中，在對由接合頭114固持之半導體晶粒100進行電漿處理及對基底晶圓140上之晶粒之一目標半導體晶粒位置100’進行電漿處理之後，接合頭114將半導體晶粒100放置於一目標半導體晶粒位置100’上，回應於此，在半導體晶粒100之經活化介電材料102與目標半導體晶粒位置100’之經活化介電材料102之間進行混合接合，如先前描述，接著進行一相對低溫(例如，在約150℃至約300℃之間，例如約250℃)分批退火以在鄰近組件之導電接觸元件之相對表面之間實行永久擴散接合。

應注意，在自一拾取臂轉移至一接合頭之前無需反轉一經拾取半導體晶粒之上述之一取置操作方法可容許使用一不同組裝技術堆疊組件以進行混合接合。如圖1A中展示，微電子組件且明確言之為混合接合製造之半導體晶粒缺少自一活性表面突出之習知導電元件(例如焊料凸塊、焊料封蓋之銅支柱、銅支柱)。代替地，採用具有與組件表面上之介電材料平齊或自該介電材料凹進之經暴露外表面之導電(例如銅)接觸元件。因此，經組態以進行混合接合且具有面向上之一活性表面且沒有TSV之一基底晶圓可具有半導體晶粒之多個堆疊，在基底晶圓上堆疊有面向上之活性表面及TSV以在各堆疊中形成具有最上晶粒之多晶粒總成，以用離散導電元件(例如焊料凸塊、焊料封蓋之銅支柱、銅支柱)填充以在用堆疊之間之一介電質模塑化合物囊封晶粒堆疊之後且在單切該堆疊之前連接至更高級封裝。在一更習知方法中，在消除了一拾取臂之使用的同時，一初始安裝膜上具有向上之活性表面之呈一陣列之經單切半導體晶粒可具有安置於陣列之上且黏附至另一安裝膜之另一安裝膜，此後，初始安裝膜之黏合可被釋放(例如，藉由超紫外線(UV))暴露，此後，黏附有晶粒之另一安裝膜可反轉以如上文描述般自另一安裝膜頂出且由接合頭拾取以按一習知活性表面向下之定向放置於習知定向之一基底晶圓上。作為另一方法，一載體晶圓可定位於半導體晶粒陣列之上，晶粒可黏附至載體晶圓且自安裝膜釋放，接著將載體晶圓反轉。接著，半導體晶粒可自載體晶圓釋放以透過對一電磁輻射束之定向暴露(暴露於紅外線以加熱一熱釋放黏合劑或暴露於紫外線以降解一UV敏感黏合劑)進行拾取。

圖4B係根據本發明之適用於實施方法之一裝置之另一實例實施例之一示意性圖解。取置裝置200’包含一晶圓裝載區202，包括支撐於且黏附至呈安裝膜124形式之一載體結構之數個經單切半導體晶粒100之一經單切晶圓140s自一晶圓裝載區202呈現以隨後頂出經單切半導體晶粒100以由一拾取臂222之一拾取頭220擷取。亦考慮，經單切晶圓140s可在呈一載體晶圓(例如玻璃、矽)之形式之一載體結構上經單切且經單切微電子組件可自載體晶圓拾取。接著，拾取臂222反轉半導體晶粒100且以一習知活性表面向下定向轉移至接合頭114。接著，半導體晶粒100藉由接合頭114在具有面向上之噴嘴130之電漿釋放件132之上移動且與電漿釋放件132對準，在此時，產生電漿134以清洗半導體晶粒100之下側136且在下側136上形成經活化介電材料102。如在圖4B之左手側處展示，在將電漿134施覆至半導體晶粒100之前或之後，電漿釋放件132可反轉且可產生電漿134以清洗基底晶圓140之一或多個晶粒位置100’以清洗經暴露上表面138及活化其上之介電材料102。針對此一實施方案，接合頭114及電漿釋放件132可安裝至一共同托架以在X、Y及Z方向上進行平移，且在電漿釋放件132之情況下，圍繞一水平軸旋轉以替代地將噴嘴130向上及向下定向。替代地，具有面向下之一噴嘴130之一不同電漿釋放件132’可用於與由接合頭114固持之一半導體晶粒100之處理同時地處理基底晶圓140上之一或多個目標半導體晶粒位置100’。在以上任一例項中，在對由接合頭114固持之半導體晶粒100進行電漿處理及對基底晶圓140上之晶粒之一目標半導體晶粒位置100’進行電漿處理之後，接合頭114將半導體晶粒100放置於一目標半導體晶粒位置100’上，回應於此，在半導體晶粒100之經活化介電材料102與目標半導體晶粒位置100’之經活化介電材料102之間進行混合接合，如先前描述，接著進行一相對低溫分批退火以在鄰近組件之導電接觸元件之相對表面之間實行永久擴散接合。

本發明之實施例包含一種晶粒接合器，其包括：一支撐件，其用於微電子組件之一載體結構；一接合頭，其具有經組態以擷取由該載體結構支撐之一微電子組件之一接合尖端；以及一大氣電漿釋放件，其經組態且具有一噴嘴，該噴嘴可定位以對由該接合尖端擷取之一微電子組件之一表面進行電漿處理。

熟習此項技術者應瞭解，本發明之實施例之實施增強了混合接合程序之完整性及可重複性，同時消除對在一真空環境中進行介電材料電漿活化之需要。組件(例如半導體晶粒)之拾取、清洗、介電材料活化及堆疊可用一單一整合裝置執行且不會損害處理量。在消除對一拾取裝置之使用之一些實施方案中，可提高處理量。

如本文中使用，術語「包括」、「包含」、「含有」、「特徵在於」及其等之語法等效物係包含性或開放性術語，其等不排除額外、未列舉元件或方法動作，而且亦包含更具限制性術語「由…組成」及「實質上由…組成」及其等之語法等效物。如本文中使用，關於一材料、結構、特徵或方法動作之術語「可」指示考慮將此用於實施本發明之一實施例，且此術語優先於更具限制性術語「係」使用以避免應或必須排除可與其組合使用之其他相容材料、結構、特徵及方法之任一暗示。

如本文中使用，術語「縱向」、「豎直」、「橫向」及「水平」係參考一或多個結構及/或特徵形成於其中或其上之一基板(例如基底材料、基底結構、基底構造等)之一主平面且不一定由地球之重力場定義。一「橫向」或「水平」方向係實質上平行於基板之主平面之一方向，而一「縱向」或「豎直」方向係實質上垂直於基板之主平面之一方向。基板之主平面由基板之具有一相對大於基板之其他表面之面積之一表面定義。

如本文中使用，為便於描述，空間相對術語(諸如「下面」、「下方」、「下」、「底部」、「上方」、「之上」、「上」、「頂部」、「前」、「後」、「左」、「右」及其類似者)可用於描述一個元件或特徵與另一(些)元件或特徵之關係，如圖中繪示。除非另外指定，否則空間相對術語除涵蓋除圖中描繪之定向之外，亦意欲涵蓋材料之不同定向。例如，若圖中之材料反轉，則被描述為在其他元件或特徵「之下」或「上方」或「上」或「頂部上」之元件將定向成在其他元件或特徵「下方」或「下面」或「下」或「底部上」。因此，熟習此項技術者將明白，取決於使用術語之背景內容，術語「之上」可涵蓋上方及下方兩種定向。材料可以其他方式定向(例如旋轉90度、反轉、翻轉)且據此解譯本文中使用之空間相對描述詞。

如本文中使用，單數形式「一(a/an)」及「該(等)」意欲亦包含複數形式，除非背景內容另外明確指示。

如本文中使用，術語「經組態」及「組態」指代以一預定方式促進至少一個結構及至少一個裝置之一或多者之操作之該結構及該裝置之一或多者之一大小、形狀、材料組成、定向及配置。

使用諸如「第一」、「第二」等之一標示對本文中之一元件之任一引用不會限制彼等元件之數量或順序，除非明確聲明此限制。確切而言，此等標示在本文中可用作區分於兩個或更多個元件或元件之例項之一便捷方法。因此，對第一及第二元件之一引用不意謂其處僅可採用兩個元件，或第一元件必須以某種方式在第二元件之前。另外，除非另外聲明，否則一組元件可包括一或多個元件。

如本文中使用，關於一給定參數、性質或條件之術語「實質上」意謂且包含熟習此項技術者所理解之在一定變化程度內(諸如在可接受製造容限內)滿足給定參數、性質或條件之一程度。作為實例，取決於實質上滿足之特定參數、性質或條件，參數、性質或條件可滿足至少90.0%、滿足至少95.0%、滿足至少99.0%或甚至滿足至少99.9%。

如本文中使用，關於特定參數之數值之「約」或「大致」包含一數值及熟習此項技術者所理解之在一特定參數之可接受容限內相對於數值之變化程度。例如，關於一數值之「約」或「大致」可包含在自數值之90.0%至110.0%之一範圍內之額外數值，諸如在自數值之95.0%至105.0%之一範圍內、在自數值之97.5%至102.5%之一範圍內、在自數值之99.0%至101.0%之一範圍內、在自數值之99.5%至100.5%之一範圍內或在自數值之99.9%至100.1%之一範圍內。

如本文中使用，術語「層」及「膜」意謂且包含駐留於一結構上之材料之一層級、薄片或塗層，該層級或塗層在材料之部分之間可為連續或不連續的，且其可為共形或非共形的，除非另外指示。

如本文中使用，術語「基板」意謂且包含額外材料形成於其上之一基底材料或構造。基板可為一半導體基板、一支撐結構上之一基底半導體層、一金屬電極、或其上形成有一或多個材料、層、結構或區之一半導體基板。半導體基板上之材料可包含(但不限於)半導電材料、絕緣材料、導電材料等。基板可為一習知矽基板或包括一層半導電材料之其他塊狀基板。如本文中使用，術語「塊狀基板」不僅意謂且包含矽晶圓，而且意謂且包含絕緣體上矽(「SOI」)基板(諸如藍寶石上矽(「SOS」)基板及玻璃上矽(「SOG」)基板)、一基底半導體基座上之磊晶矽層及其他半導體或光電材料(諸如矽鍺、鍺、砷化鎵、氮化鎵及磷化銦)。基板可經摻雜或未摻雜。

如本文中使用，關於一材料、結構、特徵或方法動作之術語「可」指示考慮將此用於實施本發明之一實施例，且此術語優先於更具限制性術語「係」使用以避免應或必須排除可與其組合使用之其他相容材料、結構、特徵及方法之任一暗示。

如本文中使用，術語「微電子組件」意謂且包含(藉由非限制性實例)半導體晶粒、透過非半導電活動展現功能性之晶粒、微機電系統(MEM)器件、包括包含習知晶圓之多個晶粒之基板及上述其他塊狀基板及部分晶圓及包含多於一個晶粒位置之基板。

如本文中使用，連同使用大氣電漿接觸一微電子組件之一或多個表面，術語「處理」包含表面清洗、表面特性之改性(例如，增加反應性、親水性、黏合傾向)或兩者，如由一經處理表面之材料特性指定。

雖然已結合圖描述某些繪示性實施例，然熟習此項技術者應認知及瞭解，由本發明涵蓋之實施例不限於本文中明確展示及描述之彼等實施例。而係，可在不背離由本發明涵蓋之實施例之範疇(諸如所附發明申請專利範圍之範圍，包含合法等效物)之情況下對本文中描述之實施例做出諸多新增、刪除及修改。另外，來自一個揭示實施例之特徵可與另一揭示實施例之特徵組合，同時仍涵蓋於本發明之範疇內。

100:半導體晶粒 100’:晶粒位置 100t:目標半導體晶粒 102:氧化矽/氧化矽表面 104:箭頭 106:拾取臂 108:拾取臂表面 110:定向表面 112:接合尖端 114:接合頭 116:接合尖端表面 118:混合接合 120:接觸元件 122:相對表面 124:安裝膜 130:噴嘴 132:電漿釋放件 132’:電漿釋放件 134:電漿 136:下側 138:暴露表面 140:基底晶圓 140’:重構基底晶圓 140s:晶圓/單切晶圓 142:第一層 144:上表面 200:取置裝置 200’:取置裝置 202:晶圓裝載區 204:腔室 206:箭頭 208:晶粒拾取位置 220:拾取頭 222:拾取臂 C:通道 D:不連續性

圖1係用於拾取及接合一半導體晶粒以與另一半導體組件混合接合之一習知程序之一示意性程序流程；

圖1A係一實例混合接合程序流程之一側視截面示意圖；

圖2係繪示拾取表面上之真空通道開口之一拾取臂之一拾取頭之一底視圖；

圖2A及圖2B係半導體晶粒表面之部分之顯微照片，其等展示真空通道開口之位置損害了一晶粒表面上之氧化矽介電質之活化之地方；

圖3A至圖3F示意性地繪示根據本發明之實施例之藉由大氣電漿進行介電材料處理之一實例程序流程；

圖4A示意性地繪示根據本發明之一實施例之一種裝置，其用於拾取一半導體晶粒且在不反轉晶粒之情況下以一大氣電漿處理晶粒之一介電材料表面，且接著，將晶粒之經處理介電材料表面放置於一半導體晶圓之一未經單切晶粒位置之一經處理介電表面上；以及

圖4B示意性地繪示根據本發明之一實施例之一種裝置，其用於拾取一半導體晶粒，反轉晶粒，將經反轉晶粒轉移至一接合頭，以一大氣電漿處理其之一介電表面且將晶粒之經活化介電表面放置於一半導體晶圓之一未經單切晶粒位置之經電漿處理之介電表面上。

100t:目標半導體晶粒

102:氧化矽/氧化矽表面

112:接合尖端

114:接合頭

130:噴嘴

132:電漿釋放件

134:電漿

136:下側

Claims

一種形成一微電子組件總成之方法，該方法包括：自一載體結構拾取一微電子組件；將一大氣電漿施覆至該微電子組件之一下側上之介電材料；將一大氣電漿施覆至另一微電子組件之一經暴露上表面上之介電材料；以及將該微電子組件之該下側放置成與一大氣電漿已被施覆至其之該另一微電子組件之該經暴露上表面上之一位置接觸以在介電材料之間形成一混合接合。
如請求項1之方法，其中自一載體結構拾取一微電子組件包括自支撐於一安裝膜上之數個微電子組件拾取該微電子組件。
如請求項2之方法，其中自數個微電子組件拾取該微電子組件包括自該安裝膜頂出該微電子組件及實質上同時地用一拾取臂之一拾取頭接收該微電子組件，該方法進一步包括在施覆一大氣電漿以活化該微電子組件之一下側上之介電材料之前：用該拾取臂反轉該微電子組件；以及將該經反轉微電子組件轉移至一接合頭之一接合尖端。
如請求項2之方法，其中自數個微電子組件拾取該微電子組件包括自該安裝膜頂出該微電子組件及實質上同時地用一接合頭之一接合尖端接收該微電子組件。
如請求項1至4中任一項之方法，其中將一大氣電漿施覆至另一微電子組件之一經暴露上表面上之介電材料包括將一大氣電漿施覆至包含數個未經單切微電子組件位置之一基底基板之至少一部分。
如請求項5之方法，其中將一大氣電漿施覆至包含數個未經單切微電子組件位置之一基底基板之至少一部分包括將該大氣電漿至少施覆至該另一微電子組件上之該位置，該另一微電子組件上之該位置經組態為一個別未經單切微電子組件位置。
如請求項6之方法，其中將該大氣電漿施覆至包含數個未經單切微電子組件位置之一基底基板之至少一部分包括將該大氣電漿施覆至實質上全部該經暴露上表面。
如請求項6之方法，其進一步包括自該載體結構循序地拾取額外微電子組件，將一大氣電漿施覆至各額外微電子組件之一下側，然後將該額外微電子組件之該下側放置成與一大氣電漿已被施覆至其之該另一微電子組件之該經暴露上表面上之一未經單切微電子組件位置接觸以在經活化介電材料之間形成一混合接合。
如請求項8之方法，其進一步包括重複請求項8之程序直至一預定數目個未經單切微電子組件位置各自被一額外微電子組件接觸。
如請求項1至4中任一項之方法，其中將一大氣電漿施覆至另一微電子組件之一經暴露上表面上之介電材料係在將大氣電漿施覆至該微電子組件之下側上之介電材料之前不久或之後立即進行。
如請求項1至4中任一項之方法，其進一步包括將該總成加熱至約400℃或較低之一溫度以致使該微電子組件與該另一微電子組件之相互對準之導電接觸元件擴散接合。
如請求項11之方法，其中將該總成加熱至約400℃或較低之一溫度包括在約十分鐘至約六小時之一時段內將該總成加熱至在約150℃至約300℃之一範圍內之一溫度。
如請求項1至4中任一項之方法，其中將一大氣電漿施覆至該微電子組件之一下側上之介電材料及將一大氣電漿施覆至另一微電子組件之一經暴露上表面上之介電材料使用同一電漿處理釋放進行。
一種裝置，其包括：一支撐件，其用於微電子組件之一載體結構；一器件，其用於自該載體結構接收個別微電子組件；以及一大氣電漿釋放件，其經組態且具有一噴嘴，該噴嘴可定位以對由該器件接收之各微電子組件之一下側進行電漿處理，然後將彼微電子組件放置於另一微電子組件之一上表面上。
如請求項14之裝置，其中用於接收個別微電子組件之該器件經組態為具有用於與一微電子組件接觸之一接合尖端之一接合頭，該接合頭可定位以將由該接合尖端經接收一微電子組件放置於該大氣電漿釋放件之上及將該經接收微電子組件轉移並放置於另一微電子組件上。
如請求項14之裝置，其中用於接收個別微電子組件之該器件經組態為具有用於與一微電子組件接觸之一拾取頭之一拾取臂且可操作以反轉由該拾取頭承載之一微電子組件，該裝置進一步包括具有可操作以自該拾取頭接收一微電子組件之一接合尖端之一接合頭，該接合頭可定位以將由該接合尖端經接收一微電子組件放置於該大氣電漿釋放件之上及將該經接收微電子組件轉移並放置於另一微電子組件上。
如請求項14至16中任一項之裝置，其進一步包括經組態以支撐經單切或未經單切微電子組件之一平台，該大氣電漿釋放件噴嘴可定位以對該經單切或未經單切微電子組件之經暴露上表面進行電漿處理，該裝置進一步包含用於將其該下側經處理之後之各微電子組件放置於其之一上表面經處理之後之一經單切或未經單切微電子組件上之一器件。
如請求項17之裝置，其中用於接收個別微電子組件之該器件亦包括用於將各經接收微電子組件放置於一經單切或未經單切微電子組件上之該器件。
如請求項14至16中任一項之裝置，其進一步包括經組態以支撐經單切或未經單切微電子組件之一平台，且進一步包括具有一噴嘴之另一大氣電漿釋放件，該噴嘴可定位以對該平台上之該經單切或未經單切微電子組件之經暴露上表面進行電漿處理，該裝置進一步包含用於將其該下側經處理之後之各微電子組件放置於其之一上表面經電漿處理之後之一經單切或未經單切微電子組件上之一器件。
如請求項19之裝置，其中用於接收個別微電子組件之該器件亦包括用於將各經接收微電子組件放置於一經單切或未經單切微電子組件上之該器件。
如請求項14至16中任一項之裝置，其中該載體結構包括支撐於一膜框架上之一安裝膜。
如請求項21之裝置，其進一步包括一頂出器件，該頂出器件經組態以自該安裝膜朝向用於自該安裝膜接收個別微電子組件之該器件向上頂出個別微電子組件。
如請求項14至16中任一項之裝置，其中該載體結構包括一載體晶圓。
一種晶粒接合器，其包括：一支撐件，其用於微電子組件之一載體結構；一接合頭，其具有經組態以擷取由該載體結構支撐之一微電子組件之一接合尖端；以及一大氣電漿釋放件，其經組態且具有一噴嘴，該噴嘴可定位以對由該接合尖端擷取之一微電子組件之一表面進行電漿處理。
如請求項24之晶粒接合器，其中該接合頭可定位以將由該接合尖端擷取之一微電子組件放置於該大氣電漿釋放件之上及將該經接收微電子組件轉移並放置於另一微電子組件上。
如請求項24或25之晶粒接合器，其進一步包括經組態以支撐經單切或未經單切微電子組件之一平台，該大氣電漿釋放件噴嘴可定位以對該經單切或未經單切微電子組件之經暴露上表面進行電漿處理。
如請求項26之晶粒接合器，其中該接合頭經組態以將進行電漿處理之後之一經接收微電子組件放置於一經電漿處理之經單切或未經單切微電子組件上。
如請求項26之晶粒接合器，其進一步包括經組態以支撐經單切或未經單切微電子組件之一平台，且進一步包括具有一噴嘴之另一大氣電漿釋放件，該噴嘴可定位以處理該經單切或未經單切微電子組件之經暴露上表面。
如請求項28之晶粒接合器，其中該接合頭經組態以將進行電漿處理之後之各經接收微電子組件放置於一經電漿處理之經單切或未經單切微電子組件上。
一種微電子組件加工之方法，該方法包括：自一載體結構擷取一微電子組件；以一大氣電漿處理該經擷取微電子組件之一經暴露表面；以及將該經暴露經處理表面放置成與另一微電子組件之一表面接觸。
如請求項30之方法，其中處理該經擷取微電子組件之一經暴露表面包括清洗該經暴露表面。
如請求項30或31之方法，其中處理該經擷取微電子組件之一經暴露表面包括處理一矽基介電材料或一聚合物介電材料。
如請求項32之方法，其中處理一矽基介電材料或一聚合物介電材料包括清洗及活化該介電材料。