KR102233338B1 - 플립칩 본딩 산화 방지 장치 - Google Patents

플립칩 본딩 산화 방지 장치 Download PDF

Info

Publication number
KR102233338B1
KR102233338B1 KR1020200131221A KR20200131221A KR102233338B1 KR 102233338 B1 KR102233338 B1 KR 102233338B1 KR 1020200131221 A KR1020200131221 A KR 1020200131221A KR 20200131221 A KR20200131221 A KR 20200131221A KR 102233338 B1 KR102233338 B1 KR 102233338B1
Authority
KR
South Korea
Prior art keywords
wafer
unit
bonding
solder
purge gas
Prior art date
Application number
KR1020200131221A
Other languages
English (en)
Inventor
김용진
양성재
조동현
박진호
Original Assignee
주식회사 저스템
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 저스템 filed Critical 주식회사 저스템
Priority to KR1020200131221A priority Critical patent/KR102233338B1/ko
Application granted granted Critical
Publication of KR102233338B1 publication Critical patent/KR102233338B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 웨이퍼를 적층해서 본딩하는 플립칩 본딩 산화 방지 장치에 관한 것으로서, 웨이퍼를 상부에 적층하는 스테이지부와, 솔더를 제공하는 솔더부와, 상하로 승강이동하도록 설치되는 본더헤드부와, 솔더부에서 웨이퍼의 상부에 솔더를 투입하는 본딩다이부와, 웨이퍼의 본딩부위에 퍼지가스를 공급하는 퍼지공급부를 포함하는 것을 특징으로 한다. 따라서, 본 발명은 웨이퍼를 적층해서 본딩하는 플립칩 본딩 산화 방지 장치의 스테이지부에 안착된 웨이퍼의 본딩부위에 퍼지가스를 공급하는 퍼지공급부를 구비함으로써, 웨이퍼의 본딩부위를 퍼지분위기로 조성하여 웨이퍼의 본딩시 높은 온도와 가압으로 본딩부위에 산화막의 형성을 방지하여 산화막으로 인한 배선 저항의 증가 및 손실을 감소시킬 수 있는 효과를 제공한다.

Description

플립칩 본딩 산화 방지 장치{APPARATUS FOR PREVENTING OXIDIZATION OF FLIP CHIP BONDING}
본 발명은 플립칩 본딩 산화 방지 장치에 관한 것으로서, 보다 상세하게는 복수매의 웨이퍼를 적층해서 플립 칩에 연결홀을 형성하여 본딩하는 플립칩 본딩 산화 방지 장치에 관한 것이다.
최근, 반도체 디바이스의 추가적인 성능 향상을 위해서, 트랜지스터나 배선의 미세화에 더하여, 반도체 디바이스층이 형성된 반도체 기판이나, 유기 기판 등의 기판을, 복수 기판면에 대하여 수직으로 쌓아올려 적층화하는, 적층형 반도체 장치의 연구 개발이 진행되고 있다.
적층형 반도체 장치에는, 반도체 기판과 유기 기판을 적층한 것 등이 알려져 있지만, 보다 구체적으로는, 반도체 기판끼리가, 그 기판 사이에 있어서 땜납 범프 등의 전기 신호 단자 등으로 접속되어 있음과 동시에, 기판 사이에 층간 충전재의 조성물이 충전되어 있고, 층간 충전재층에 의해 기판끼리가 접착된 구조를 갖는 삼차원 적층형 반도체 장치가 알려져 있다.
이와 같은 적층형 반도체 장치에서는, 다양한 과제가 지적되어 있는데, 그들 중 하나로 트랜지스터나 배선 등의 디바이스로부터 발하는 열의 방열의 과제가 있으며, 이 과제를 해결하는 하나의 수법으로서, 층간 충전재 조성물의 고열 전도화를 들 수 있다.
구체적으로는, 층간 충전재 조성물의 접착 성분을 구성하는 열경화성 수지로서 고열 전도성의 에폭시 수지를 사용하거나, 이와 같은 고열 전도성 수지와 고열 전도성 무기 필러를 복합화함으로써, 층간 충전재 조성물을 고열 전도화하는 것이 실시되고 있다. 예를 들어, 구상 질화붕소 응집체를 필러로서 배합한 층간 충전재 조성물이 알려져 있다.
기판 사이에 층간 충전재의 조성물이 충전된 적층형 반도체 장치의 제조 방법으로서, 반도체 디바이스층을 형성한 웨이퍼 상에, 층간 충전재 조성물(Inter Chip Fill, ICF)로 이루어지는 층을 형성하고, 필요에 따라 가열하여 B 스테이지화를 실시하고, 이어서 다이싱에 의한 칩의 절단을 실시하여, 얻어진 반도체 기판을 복수 적층하고, 가압 가열에 의한 가접합을 반복하여, 최종적으로 가압 가열 조건하에서 본 접합을 실시하는 프레 어플라이법에 의한 프로세스가 제안되어 있다.
이와 같은 적층형 반도체 장치의 실용화를 향한 프레 어플라이법 등의 기술이 제안되는 동안, ICF에 필러를 고충전량화 했을 때의 에폭시 수지 조성물의 유동성의 개선(액상화)과 그 유지에 관한 기술이나, 에폭시 수지 조성물의 인성을 향상시키기 위해서, 슈퍼 엔지니어링 플라스틱의 첨가를 실시하는 기술이 제안되어 있다.
이와 같이 반도체 칩과 기판을 접속하기 위해서는, 금 와이어 등의 금속 세선을 사용하는 와이어 본딩 방식이 널리 적용되어 왔다. 그러나, 반도체 장치에 대한 고기능,고집적, 고속화 등의 요구에 대응하기 위해, 반도체 칩 또는 기판에 범프(bump)라고 불리는 도전성 돌기를 형성하여, 반도체 칩과 기판을 직접 접속하는 플립칩(flip chip) 접속 방식(FC접속 방식)이 확산되고 있다.
FC접속 방식으로서는, 땜납, 주석, 금, 은, 구리 등을 사용하여 금속 접합시키는 방법, 초음파 진동을 인가하여 금속 접합시키는 방법, 수지의 수축력에 의해 기계적 접촉을 유지하는 방법 등이 알려져 있지만, 접속부의 신뢰성의 관점에서, 땜납, 주석, 금, 은, 구리 등을 사용하여 금속 접합시키는 방법이 일반적이다.
예를 들면, 반도체 칩과 기판 사이의 접속에 있어서는, BGA(Ball　Grid　Array), CSP(Chip　Size　Package) 등에 빈번히 사용되고 있는 COB(Chip　On　Board)형(型)의 접속 방식도 FC접속 방식이다. 이러한 FC접속 방식은 반도체 칩 상에 범프 또는 배선을 형성하여, 반도체 칩 사이에 접속하는 COC(Chip　On　Chip)형 접속 방식에도 널리 사용되고 있다.
특히, 일렉트로닉스 분야에서는 디바이스 실장의 한층 더 고밀도화가 요구되고 있다. 그래서, 이미 패키지된 반도체집적 회로(칩)를 플립칩 실장 기법에 의해 웨이퍼(기판) 상에 접합하는 기술이 주목을 받고 있다.
칩은 범프(돌기) 형상 또는 평탄한 금속 영역을 가지고 있고, 이 금속 영역을 통해 칩과 웨이퍼 사이 혹은 칩이 3차원적으로 적층되는 경우에는 적층된 복수의 칩 사이의 전기적 접속을 확립할 수 있다.
또한, 칩은 기계적 강도를 올리기 위해 웨이퍼 또는 다른 칩과 접합하기 위한 부위를 가져도 되고, 이 부위는 금속 영역으로서 구성되기도 한다. 그리고, 칩과 웨이퍼 사이 또는 적층된 복수의 칩 사이에서 상기 금속 영역을 통해 전기적 접속을 확립하여 기계적 강도를 올림으로써, 칩과 웨이퍼 사이 또는 적층된 복수의 칩 사이의 전기 신호 주고받음의 고속화와 전자 디바이스 실장의 고밀도화를 실현할 수 있다.
플립 칩 실장 기법에서의 칩의 접합을 위해, 비도전성 수지(NCP, Non Conductive Paste)를 이용하는 수법이 개발되어 있다. 칩이 접합되는 기판 표면에 도포된 NCP의 층에 칩을 밀어넣고, 칩의 금속 영역을 기판 상의 금속 영역 등의 소정 부위에 접촉시켜 가접합을 행한다. 그 후, 소정의 열처리를 실시하는 본접합을 행하여 칩과 웨이퍼(기판) 사이의 전기적 접속을 확립하여 기계적 강도를 올린다.
NCP는 칩 온 웨이퍼 접합을 위해 납프리화에 따라 일반적으로 채용되고 있는 재료로서, 칩을 기판에 대해 접착 또는 가고정하는 기능을 가짐과 동시에, 접합된 칩과 웨이퍼 사이의 간극을 메워 칩과 웨이퍼 사이의 기계적 강도를 올리고 접합면을 환경으로부터 보호하는 언더필재로서 사용되고 있다.
또한, NCP를 사용하지 않는 플립칩 실장 기법으로서 범프 선단이 땜납 재료로 형성된 칩을 기판 상의 소정 부위에 접합하는 것이 행해지고 있다. 또한, 일반적으로 땜납 접합시에는 땜납의 젖음성을 향상시키기 위해 플럭스가 사용되므로, 접합 완료 후에 찌꺼기의 플럭스를 제거하는 프로세스가 행해진다.
그러나, 칩 실장의 고밀도화, 접합면 구성의 미세화에 따라 플럭스 제거가 어려워지는 문제점이 있었다.
또한, TSV(Through Silicon Via)가 완성된 웨이퍼(Wafer)를 적층 메탈(Metal) 본딩기술로 진행하기 위해 도 1 및 도 2에 나타낸 바와 같이 스테이지(11)와 솔더(12)와 본더헤드(13)와 본딩다이(14)를 구비한 플립칩 본더(FC Bonder) 장비를 사용하게 된다.
그러나, 이러한 플립칩 본더는 대기 분위기에서 적층함으로 인해 본딩(Bonding)을 위해 높은 온도와 가압으로 연결부위(Bonding 부위)에 산화막이 형성되어 이로 인한 배선 저항의 증가 및 손실의 문제점이 있었다.
또한, TSV 웨이퍼(Wafer)의 상부에 잔존하는 산소(O2)가 본딩(Bonding)시에도 그대로 머물러 고온 가압 환경에서 경계부분에 산화막이 생성되어, 이로 인해 배선 저항의 증가 및 손실의 문제점도 있었다.
대한민국 등록특허 제10-1236151호 (2013년02월22일) 대한민국 등록특허 제10-2050337호 (2019년11월29일) 대한민국 등록특허 제10-2103811호 (2020년04월23일)
본 발명은 상기와 같은 종래의 문제점을 해소하기 위해 안출한 것으로서, 웨이퍼를 적층해서 본딩하는 플립칩 본딩 산화 방지 장치의 스테이지부에 안착된 웨이퍼의 본딩부위에 퍼지가스를 공급하는 퍼지공급부를 구비함으로써, 웨이퍼의 본딩부위를 퍼지분위기로 조성하여 웨이퍼의 본딩시 높은 온도와 가압으로 본딩부위에 산화막의 형성을 방지하여 산화막으로 인한 배선 저항의 증가 및 손실을 감소시킬 수 있는 플립칩 본딩 산화 방지 장치를 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 퍼지공급부로서 본더헤드부에 설치되어 웨이퍼의 상부에서 퍼지가스를 하방으로 경사지게 분사하는 분사부를 구비함으로써, 웨이퍼의 본딩시 웨이퍼 상에 잔존하는 산소를 제거하여 고온 가압 환경에서 본딩부위의 경계부분에 산화막의 생성을 방지하고 산화막으로 인한 배선 저항의 증가 및 손실을 감소시킬 수 있는 플립칩 본딩 산화 방지 장치를 제공하는 것을 또 다른 목적으로 한다.
또한, 본 발명은 퍼지공급부로서 스테이지부의 둘레에 설치되어 웨이퍼의 상부면에 대해 퍼지가스를 수평으로 분사하는 분사부를 구비함으로써, 웨이퍼의 본딩시 웨이퍼 상에 잔존하는 산소를 제거하는 동시에 웨이퍼의 본딩부위를 퍼지분위기로 조성할 수 있는 플립칩 본딩 산화 방지 장치를 제공하는 것을 또 다른 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명은, 웨이퍼를 적층해서 본딩하는 플립칩 본딩 산화 방지 장치로서, 웨이퍼를 상부에 적층하는 스테이지부(10); 상기 스테이지부(10)의 일방에 설치되어, 솔더를 제공하는 솔더부(20); 상기 스테이지부(10)와 상기 솔더부(20) 사이를 왕복이동하도록 설치되되 상하로 승강이동하도록 설치되는 본더헤드부(30); 상기 본더헤드부(30)의 하부에 함께 이동하도록 설치되어, 상기 솔더부(20)에서 웨이퍼의 상부에 솔더를 투입하는 본딩다이부(40); 및 웨이퍼의 둘레에 설치되어, 웨이퍼의 본딩부위에 퍼지가스를 공급하는 퍼지공급부;를 포함하는 것을 특징으로 한다.
본 발명의 상기 퍼지공급부는, 상기 본더헤드부(30)의 일방에 설치되어, 웨이퍼의 상부에서 퍼지가스를 하방으로 경사지게 분사하는 제1 분사부(50); 및 상기 본더헤드부(30)의 타방에 설치되어, 웨이퍼의 상부에서 퍼지가스를 하방으로 경사지게 분사하는 제2 분사부(60);를 포함하는 것을 특징으로 한다.
본 발명의 상기 제1 분사부(50)는, 카메라 정렬시점부터 본딩 완료시까지 퍼지가스를 분사하여 질소분위기를 형성하는 것을 특징으로 한다. 본 발명의 상기 제2 분사부(60)는, 카메라의 정렬직후에 상기 본더헤드부(30)의 하강시 일정 시점까지 퍼지가스를 분사하여 웨이퍼에 잔존하는 산소를 제거하는 것을 특징으로 한다.
본 발명의 상기 퍼지공급부는, 상기 스테이지부(10)의 둘레에 설치되어, 웨이퍼의 상부면에 퍼지가스를 수평방향으로 분사하는 제3 분사부(70);를 포함하는 것을 특징으로 한다.
본 발명의 상기 제3 분사부(70)는, 상기 스테이지부(10)의 외곽 양단에 서로 대응하도록 설치된 제3 지지블럭; 상기 제3 지지블럭의 상부에 지지되되 상기 스테이지부(10)의 외곽 양단에 서로 대응하도록 설치된 제3 분사블럭; 상기 제3 지지블럭의 일방에서 상방으로 연통 형성되어, 퍼지가스를 투입하는 제3 투입구; 및 상기 제3 투입구에 연통형성되어, 상기 제3 분사블럭의 하부에서 퍼지가스를 상기 스테이지부(10)의 내향으로 분사하도록 등간격으로 이격 형성된 제3 분사구;를 포함하는 것을 특징으로 한다.
본 발명의 상기 제3 분사구는, 상기 스테이지부(10)의 내향 중심을 향해 분사하도록 방사형으로 배치되어 있는 것을 특징으로 한다. 본 발명의 상기 제3 분사구는, 상기 스테이지부(10)의 내향 동일방향으로 분사하도록 선형으로 배치되어 있는 것을 특징으로 한다.
본 발명의 상기 퍼지공급부에는, 웨이퍼의 온도저하를 방지하도록 퍼지가스의 온도를 승온시키는 승온수단이 구비되어 있는 것을 특징으로 한다.
이상에서 살펴본 바와 같이, 본 발명은 웨이퍼를 적층해서 본딩하는 플립칩 본딩 산화 방지 장치의 스테이지부에 안착된 웨이퍼의 본딩부위에 퍼지가스를 공급하는 퍼지공급부를 구비함으로써, 웨이퍼의 본딩부위를 퍼지분위기로 조성하여 웨이퍼의 본딩시 높은 온도와 가압으로 본딩부위에 산화막의 형성을 방지하여 산화막으로 인한 배선 저항의 증가 및 손실을 감소시킬 수 있는 효과를 제공한다.
또한, 퍼지공급부로서 본더헤드부에 설치되어 웨이퍼의 상부에서 퍼지가스를 하방으로 경사지게 분사하는 분사부를 구비함으로써, 웨이퍼의 본딩시 웨이퍼 상에 잔존하는 산소를 제거하여 고온 가압 환경에서 본딩부위의 경계부분에 산화막의 생성을 방지하고 산화막으로 인한 배선 저항의 증가 및 손실을 감소시킬 수 있는 효과를 제공한다.
또한, 퍼지공급부로서 스테이지부의 둘레에 설치되어 웨이퍼의 상부면에 대해 퍼지가스를 수평으로 분사하는 분사부를 구비함으로써, 웨이퍼의 본딩시 웨이퍼 상에 잔존하는 산소를 제거하는 동시에 웨이퍼의 본딩부위를 퍼지분위기로 조성할 수 있는 효과를 제공한다.
도 1은 종래의 플립칩 본더를 나타내는 구성도.
도 2는 종래의 플립칩 본더를 나타내는 블럭도.
도 3은 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치를 나타내는 구성도.
도 4는 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치를 나타내는 사시도.
도 5는 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치를 나타내는 단면도.
도 6은 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치의 분사구를 나타내는 구성도.
도 7은 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치의 일예를 나타내는 사시도.
도 8은 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치의 일예를 나타내는 단면도.
도 9는 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치의 일예의 분사구를 나타내는 구성도.
도 10은 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치의 다른예를 나타내는 사시도.
도 11은 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치의 다른예를 나타내는 단면도.
도 12는 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치의 다른예의 분사구를 나타내는 구성도.
도 13은 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치의 또 다른예를 나타내는 사시도.
도 14는 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치의 또 다른예를 나타내는 단면도.
도 15는 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치의 또 다른예의 분사구를 나타내는 구성도.
이하, 첨부도면을 참조하여 본 발명의 바람직한 일 실시예를 더욱 상세히 설명한다.
도 3은 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치를 나타내는 구성도이고, 도 4는 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치를 나타내는 사시도이고, 도 5는 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치를 나타내는 단면도이고, 도 6은 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치의 분사구를 나타내는 구성도이고, 도 7은 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치의 일예를 나타내는 사시도이고, 도 8은 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치의 일예를 나타내는 단면도이고, 도 9는 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치의 일예의 분사구를 나타내는 구성도이고, 도 10은 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치의 다른예를 나타내는 사시도이고, 도 11은 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치의 다른예를 나타내는 단면도이고, 도 12는 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치의 다른예의 분사구를 나타내는 구성도이고, 도 13은 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치의 또 다른예를 나타내는 사시도이고, 도 14는 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치의 또 다른예를 나타내는 단면도이고, 도 15는 본 발명의 일 실시예에 의한 플립칩 본딩 산화 방지 장치의 또 다른예의 분사구를 나타내는 구성도이다.
도 3 내지 도 6에 나타낸 바와 같이, 본 실시예에 의한 플립칩 본딩 산화 방지 장치는, 스테이지부(10), 솔더부(20), 본더헤드부(30), 본딩다이부(40), 퍼지공급부를 포함하여 이루어져, 웨이퍼를 적층해서 본딩하는 TSV(Through Silicon Via)용 플립칩 본더(FLIP CHIP BONDER)이다.
스테이지부(10)는, 웨이퍼(W)를 상부에 적층하는 지지부재로서, 복수매의 웨이퍼(W)를 적층해서 본딩하도록 원형의 평판형상으로 형성되어 상부에 복수매의 웨이퍼(W)를 지지하게 된다.
솔더부(20)는, 스테이지부(10)의 일방에 설치되어 비도전성 수지(NCP, Non Conductive Paste) 등과 같은 솔더(P)를 제공하는 솔더공급수단으로서, 솔더를 저장하는 저장용기를 내부에 설치하거나 상부에 설치하여 소량씩 투입하여 제공하게 된다.
본더헤드부(30)는, 스테이지부(10)와 솔더부(20) 사이를 왕복이동하도록 설치되되 상하로 승강이동하도록 설치되는 이송수단으로서, 솔더부(20)의 솔더를 스테이지부(10)의 웨이퍼(W)로 이송하여 솔더를 이송시키게 된다.
본딩다이부(40)는, 본더헤드부(30)의 하부에 함께 이동하도록 설치되어 솔더부(20)에서 웨이퍼(W)의 상부에 솔더를 투입하는 본딩수단으로서, 솔더부(20)의 솔더를 스테이지부(10)의 웨이퍼(W)로 투입하여 적층된 웨이퍼(W)를 본딩시키게 된다.
퍼지공급부는, 웨이퍼(W)의 둘레부위에 설치되어 웨이퍼(W)의 상부면의 본딩부위에 질소(N2) 등과 같은 퍼지가스를 공급하는 퍼지공급수단으로서, 제1 분사부(50)와 제2 분사부(60)로 이루어져 있다.
제1 분사부(50)는, 본더헤드부(30)의 하부 일방에 설치되어 웨이퍼(W)의 상부에서 퍼지가스를 하방으로 경사지게 분사하는 분사수단으로서, 웨이퍼(W)의 상부면에 퍼지가스를 경사지게 분사하게 된다.
이러한 제1 분사부(50)는, 스테이지부(10)의 상부에 웨이퍼(W)에 대한 카메라 정렬시점부터 본딩 완료시까지 퍼지가스를 분사하여 질소분위기를 형성하게 된다.
제2 분사부(60)는, 본더헤드부(30)의 타방에 설치되어 웨이퍼(W)의 상부에서 퍼지가스를 하방으로 경사지게 분사하는 분사수단으로서, 웨이퍼(W)의 상부면에 퍼지가스를 경사지게 분사하게 된다.
이러한 제2 분사부(60)는, 스테이지부(10)의 상부에 웨이퍼(W)에 대한 카메라의 정렬직후에 본더헤드부(30)의 하강시 일정 시점까지 퍼지가스를 분사하여 웨이퍼(W)의 상부에 잔존하는 산소를 제거하게 된다.
또한, 이러한 퍼지공급부로는, 스테이지부(10)의 둘레에 설치되어 웨이퍼(W)의 상부면에 퍼지가스를 수평방향으로 분사하는 제3 분사부(70)로 이루어져 있는 것도 가능함은 물론이다.
제3 분사부(70)는, 스테이지부(10)의 외곽 둘레에 설치되어 웨이퍼(W)의 상부면에 퍼지가스를 수평방향으로 분사하는 분사수단으로서, 제3 지지블럭(71), 제3 분사블럭(72), 제3 투입구(73) 및 제3 분사구(74)로 이루어져 있다.
제3 지지블럭(71)은, 스테이지부(10)의 외곽 양단에 서로 대응하도록 설치된 대략 반원 형상의 지지블럭으로서, 세라믹 등과 같은 밀착부재 및 기밀부재로 이루어져 퍼지가스의 투입 및 배출시 누출을 방지하게 된다.
제3 분사블럭(72)은, 제3 지지블럭(71)의 상부에 지지되되 스테이지부(10)의 외곽 양단에 서로 대응하도록 설치된 대략 반원 형상의 분사블럭으로서, 디퓨저(diffuser) 등과 같이 확산부재로 이루어져 퍼지가스를 웨이퍼(W)의 상부면에 투입하여 분사시키도록 확산시키게 된다.
제3 투입구(73)는, 제3 지지블럭(71)의 일방에서 상방으로 연통 형성되어 퍼지가스를 투입하는 투입수단으로서, 스테이지부(10)의 일방에 형성된 퍼지가스의 투입홀과 연통되어 퍼지가스를 퍼지가스를 웨이퍼(W)의 상부면에 투입하게 된다.
제3 분사구(74)는, 제3 투입구(73)에 연통형성되어 제3 분사블럭(72)의 하부에서 퍼지가스를 스테이지부(10)의 내향으로 분사하도록 제3 분사블럭(72)의 내향부위에 등간격으로 이격 형성된 분사수단으로서, 웨이퍼(W)의 상부면에 수평방향으로 퍼지가스를 투입하여 분사하게 된다.
이러한 제3 분사구는, 도 7 내지 도 9에 나타낸 바와 같이 스테이지부(10)의 외곽 둘레에서 내향 중심을 향해 퍼지가스를 분사하도록 제3 분사블럭(72)의 둘레에 방사형으로 이격 배치되어 있는 방사형 분사구(74a)로 이루어져 있는 것도 가능함은 물론이다.
방사형 분사구(74a)는, 스테이지부(10)의 외곽 둘레에서 내향 중심을 향해 퍼지가스를 분사하여 웨이퍼(W)의 상부면에 퍼지가스를 집중하여 웨이퍼(W)의 본딩부위를 퍼지분위기로 유지할 수 있게 된다.
이러한 제3 분사구는, 도 10 내지 도 15에 나타낸 바와 같이 스테이지부(10)의 내향 동일방향으로 분사하도록 제3 분사블럭(72)의 둘레에 선형으로 배치되어 있는 제1 선형 분사구(74b) 및 제2 선형 분사구(74c) 중 적어도 하나로 이루어져 있는 것도 가능함은 물론이다.
제1 선형 분사구(74b)는 스테이지부(10)의 내향 동일방향으로 분사하도록 제3 분사블럭(72)의 둘레에 선형으로 배치되어, 스테이지부(10)의 외곽 둘레에서 내향 동일 방향을 향해 퍼지가스를 분사하여 웨이퍼(W)의 상부면에 퍼지가스를 동일방향으로 집중하여 웨이퍼(W)의 본딩부위를 퍼지분위기로 유지할 수 있게 된다.
제1 선형 분사구(74b)는 스테이지부(10)의 내향 동일방향으로 분사하도록 제3 분사블럭(72)의 둘레에 선형으로 배치되어, 스테이지부(10)의 외곽 둘레에서 내향 동일한 일방을 향해 퍼지가스를 분사하여 웨이퍼(W)의 상부면에 퍼지가스를 동일한 일방으로 집중하여 웨이퍼(W)의 본딩부위를 퍼지분위기로 유지할 수 있게 된다.
제2 선형 분사구(74c)는 스테이지부(10)의 내향 동일방향으로 분사하도록 제3 분사블럭(72)의 둘레에 선형으로 배치되어, 스테이지부(10)의 외곽 둘레에서 내향 동일한 타방을 향해 퍼지가스를 분사하여 웨이퍼(W)의 상부면에 퍼지가스를 동일한 타방으로 집중하여 웨이퍼(W)의 본딩부위를 퍼지분위기로 유지할 수 있게 된다.
따라서, 제1 선형 분사구(74b) 및 제2 선형 분사구(74c)를 함께 대향하도록 양방의 제3 분사블럭(72)에 각각 배치한 경우에는, 웨이퍼(W)의 상부면에 퍼지가스를 일방 및 타방으로 서로 왕복해서 집중하여 웨이퍼(W)의 본딩부위를 퍼지분위기로 유지할 수 있게 된다.
또한, 이러한 퍼지공급부에는, 웨이퍼(W)의 온도저하를 방지하도록 퍼지가스의 온도를 대략 100℃까지 승온시키는 승온수단이 구비되어 있는 것도 가능함은 물론이다.
이러한 승온수단으로는, 승온히터나 승온램프 등과 같이 다양한 가열기구를 퍼지가스의 공급배관의 내부나 외부 또는 저장탱크의 내부 및 외부에 각각 설치하여 사용하는 것도 가능함은 물론이다.
이상 설명한 바와 같이, 본 발명에 따르면 웨이퍼를 적층해서 본딩하는 플립칩 본딩 산화 방지 장치의 스테이지부에 안착된 웨이퍼의 본딩부위에 퍼지가스를 공급하는 퍼지공급부를 구비함으로써, 웨이퍼의 본딩부위를 퍼지분위기로 조성하여 웨이퍼의 본딩시 높은 온도와 가압으로 본딩부위에 산화막의 형성을 방지하여 산화막으로 인한 배선 저항의 증가 및 손실을 감소시킬 수 있는 효과를 제공한다.
또한, 퍼지공급부로서 본더헤드부에 설치되어 웨이퍼의 상부에서 퍼지가스를 하방으로 경사지게 분사하는 분사부를 구비함으로써, 웨이퍼의 본딩시 웨이퍼 상에 잔존하는 산소를 제거하여 고온 가압 환경에서 본딩부위의 경계부분에 산화막의 생성을 방지하고 산화막으로 인한 배선 저항의 증가 및 손실을 감소시킬 수 있는 효과를 제공한다.
또한, 퍼지공급부로서 스테이지부의 둘레에 설치되어 웨이퍼의 상부면에 대해 퍼지가스를 수평으로 분사하는 분사부를 구비함으로써, 웨이퍼의 본딩시 웨이퍼 상에 잔존하는 산소를 제거하는 동시에 웨이퍼의 본딩부위를 퍼지분위기로 조성할 수 있는 효과를 제공한다.
이상 설명한 본 발명은 그 기술적 사상 또는 주요한 특징으로부터 벗어남이 없이 다른 여러 가지 형태로 실시될 수 있다. 따라서 상기 실시예는 모든 점에서 단순한 예시에 지나지 않으며 한정적으로 해석되어서는 안 된다.
10: 스테이지부 20: 솔더부
30: 본더헤드부 40: 본딩다이부
50: 제1 분사부 60: 제2 분사부
70: 제3 분사부

Claims (9)

  1. 삭제
  2. 삭제
  3. 웨이퍼를 적층해서 본딩하는 플립칩 본딩 산화 방지 장치로서,
    웨이퍼를 상부에 적층하는 스테이지부(10);
    상기 스테이지부(10)의 일방에 설치되어, 솔더를 제공하는 솔더부(20);
    상기 스테이지부(10)와 상기 솔더부(20) 사이를 왕복이동하도록 설치되되 상하로 승강이동하도록 설치되는 본더헤드부(30);
    상기 본더헤드부(30)의 하부에 함께 이동하도록 설치되어, 상기 솔더부(20)에서 웨이퍼의 상부에 솔더를 투입하는 본딩다이부(40); 및
    웨이퍼의 둘레에 설치되어, 웨이퍼의 본딩부위에 퍼지가스를 공급하는 퍼지공급부;를 포함하고,
    상기 퍼지공급부는,
    상기 본더헤드부(30)의 일방에 설치되어, 웨이퍼의 상부에서 퍼지가스를 하방으로 경사지게 분사하는 제1 분사부(50); 및
    상기 본더헤드부(30)의 타방에 설치되어, 웨이퍼의 상부에서 퍼지가스를 하방으로 경사지게 분사하는 제2 분사부(60);를 포함하고,
    상기 제1 분사부(50)는, 카메라 정렬시점부터 본딩 완료시까지 퍼지가스를 분사하여 질소분위기를 형성하는 것을 특징으로 하는 플립칩 본딩 산화 방지 장치.
  4. 웨이퍼를 적층해서 본딩하는 플립칩 본딩 산화 방지 장치로서,
    웨이퍼를 상부에 적층하는 스테이지부(10);
    상기 스테이지부(10)의 일방에 설치되어, 솔더를 제공하는 솔더부(20);
    상기 스테이지부(10)와 상기 솔더부(20) 사이를 왕복이동하도록 설치되되 상하로 승강이동하도록 설치되는 본더헤드부(30);
    상기 본더헤드부(30)의 하부에 함께 이동하도록 설치되어, 상기 솔더부(20)에서 웨이퍼의 상부에 솔더를 투입하는 본딩다이부(40); 및
    웨이퍼의 둘레에 설치되어, 웨이퍼의 본딩부위에 퍼지가스를 공급하는 퍼지공급부;를 포함하고,
    상기 퍼지공급부는,
    상기 본더헤드부(30)의 일방에 설치되어, 웨이퍼의 상부에서 퍼지가스를 하방으로 경사지게 분사하는 제1 분사부(50); 및
    상기 본더헤드부(30)의 타방에 설치되어, 웨이퍼의 상부에서 퍼지가스를 하방으로 경사지게 분사하는 제2 분사부(60);를 포함하고,
    상기 제2 분사부(60)는, 카메라의 정렬직후에 상기 본더헤드부(30)의 하강시 일정 시점까지 퍼지가스를 분사하여 웨이퍼에 잔존하는 산소를 제거하는 것을 특징으로 하는 플립칩 본딩 산화 방지 장치.
  5. 삭제
  6. 웨이퍼를 적층해서 본딩하는 플립칩 본딩 산화 방지 장치로서,
    웨이퍼를 상부에 적층하는 스테이지부(10);
    상기 스테이지부(10)의 일방에 설치되어, 솔더를 제공하는 솔더부(20);
    상기 스테이지부(10)와 상기 솔더부(20) 사이를 왕복이동하도록 설치되되 상하로 승강이동하도록 설치되는 본더헤드부(30);
    상기 본더헤드부(30)의 하부에 함께 이동하도록 설치되어, 상기 솔더부(20)에서 웨이퍼의 상부에 솔더를 투입하는 본딩다이부(40); 및
    웨이퍼의 둘레에 설치되어, 웨이퍼의 본딩부위에 퍼지가스를 공급하는 퍼지공급부;를 포함하고,
    상기 퍼지공급부는,
    상기 스테이지부(10)의 둘레에 설치되어, 웨이퍼의 상부면에 퍼지가스를 수평방향으로 분사하는 제3 분사부(70);를 포함하고,
    상기 제3 분사부(70)는,
    상기 스테이지부(10)의 외곽 양단에 서로 대응하도록 설치된 제3 지지블럭;
    상기 제3 지지블럭의 상부에 지지되되 상기 스테이지부(10)의 외곽 양단에 서로 대응하도록 설치된 제3 분사블럭;
    상기 제3 지지블럭의 일방에서 상방으로 연통 형성되어, 퍼지가스를 투입하는 제3 투입구; 및
    상기 제3 투입구에 연통형성되어, 상기 제3 분사블럭의 하부에서 퍼지가스를 상기 스테이지부(10)의 내향으로 분사하도록 등간격으로 이격 형성된 제3 분사구;를 포함하는 것을 특징으로 하는 플립칩 본딩 산화 방지 장치.
  7. 제 6 항에 있어서,
    상기 제3 분사구는, 상기 스테이지부(10)의 내향 중심을 향해 분사하도록 방사형으로 배치되어 있는 것을 특징으로 하는 플립칩 본딩 산화 방지 장치.
  8. 제 6 항에 있어서,
    상기 제3 분사구는, 상기 스테이지부(10)의 내향 동일방향으로 분사하도록 선형으로 배치되어 있는 것을 특징으로 하는 플립칩 본딩 산화 방지 장치.
  9. 제 3 항 또는 제 4 항 또는 제 6 항에 있어서,
    상기 퍼지공급부에는, 웨이퍼의 온도저하를 방지하도록 퍼지가스의 온도를 승온시키는 승온수단이 구비되어 있는 것을 특징으로 하는 플립칩 본딩 산화 방지 장치.
KR1020200131221A 2020-10-12 2020-10-12 플립칩 본딩 산화 방지 장치 KR102233338B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200131221A KR102233338B1 (ko) 2020-10-12 2020-10-12 플립칩 본딩 산화 방지 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200131221A KR102233338B1 (ko) 2020-10-12 2020-10-12 플립칩 본딩 산화 방지 장치

Publications (1)

Publication Number Publication Date
KR102233338B1 true KR102233338B1 (ko) 2021-03-29

Family

ID=75249852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200131221A KR102233338B1 (ko) 2020-10-12 2020-10-12 플립칩 본딩 산화 방지 장치

Country Status (1)

Country Link
KR (1) KR102233338B1 (ko)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63283140A (ja) * 1987-05-15 1988-11-21 Matsushita Electric Ind Co Ltd ワイヤボンディング装置
JPH10214864A (ja) * 1997-01-28 1998-08-11 Shibuya Kogyo Co Ltd 不活性ガス供給機構付ボンディングヘッド
JP2005086142A (ja) * 2003-09-11 2005-03-31 Kaijo Corp ボンディング装置
JP2006032446A (ja) * 2004-07-13 2006-02-02 Toshiba Corp 半導体部品の実装方法および実装装置
JP2011238663A (ja) * 2010-05-06 2011-11-24 On Semiconductor Trading Ltd 半導体装置の製造方法、ワイヤーボンディング装置
KR101236151B1 (ko) 2006-03-21 2013-02-22 프로메러스, 엘엘씨 칩 적층, 칩 및 웨이퍼 본딩에 유용한 방법 및 재료
JP2014063974A (ja) * 2012-08-27 2014-04-10 Ps4 Luxco S A R L チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法
KR20150036254A (ko) * 2012-06-29 2015-04-07 토레이 엔지니어링 컴퍼니, 리미티드 압착 장치 및 압착 방법
KR102050337B1 (ko) 2016-09-26 2019-11-29 파스포드 테크놀로지 주식회사 플립 칩 본더 및 반도체 장치의 제조 방법
KR102103811B1 (ko) 2012-04-24 2020-04-23 본드테크 가부시키가이샤 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63283140A (ja) * 1987-05-15 1988-11-21 Matsushita Electric Ind Co Ltd ワイヤボンディング装置
JPH10214864A (ja) * 1997-01-28 1998-08-11 Shibuya Kogyo Co Ltd 不活性ガス供給機構付ボンディングヘッド
JP2005086142A (ja) * 2003-09-11 2005-03-31 Kaijo Corp ボンディング装置
JP2006032446A (ja) * 2004-07-13 2006-02-02 Toshiba Corp 半導体部品の実装方法および実装装置
KR101236151B1 (ko) 2006-03-21 2013-02-22 프로메러스, 엘엘씨 칩 적층, 칩 및 웨이퍼 본딩에 유용한 방법 및 재료
JP2011238663A (ja) * 2010-05-06 2011-11-24 On Semiconductor Trading Ltd 半導体装置の製造方法、ワイヤーボンディング装置
KR102103811B1 (ko) 2012-04-24 2020-04-23 본드테크 가부시키가이샤 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체
KR20150036254A (ko) * 2012-06-29 2015-04-07 토레이 엔지니어링 컴퍼니, 리미티드 압착 장치 및 압착 방법
JP2014063974A (ja) * 2012-08-27 2014-04-10 Ps4 Luxco S A R L チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法
KR102050337B1 (ko) 2016-09-26 2019-11-29 파스포드 테크놀로지 주식회사 플립 칩 본더 및 반도체 장치의 제조 방법

Similar Documents

Publication Publication Date Title
US11990454B2 (en) Package structure and method of forming the same
TWI751530B (zh) 半導體裝置之製造方法
TWI529886B (zh) 封裝體、裝置的封裝方法以及封裝層疊裝置
US7868440B2 (en) Packaged microdevices and methods for manufacturing packaged microdevices
US8372692B2 (en) Method of stacking flip-chip on wire-bonded chip
US20120049354A1 (en) Semiconductor device and method of forming the same
US7026188B2 (en) Electronic device and method for manufacturing the same
US7459339B2 (en) Flip-chip semiconductor device manufacturing method
CN102543927A (zh) 嵌埋穿孔中介层的封装基板及其制造方法
WO2002103793A1 (fr) Dispositif a semi-conducteurs et procede de fabrication associe
JP2013526066A (ja) 低減されたダイ歪みアッセンブリのためのパッケージ基板のためのｃｔｅ補償
KR102618460B1 (ko) 반도체 패키지 및 그 제조 방법
JP2011129684A (ja) 半導体装置及びその製造方法
US20120077312A1 (en) Flip-chip bonding method to reduce voids in underfill material
KR20010082628A (ko) 전자 회로 장치의 제조 방법
CN102683296A (zh) 用于倒装芯片封装的加强结构
US20120252165A1 (en) Method for manufacturing a semiconductor device
CN111952274A (zh) 电子封装件及其制法
US20120146242A1 (en) Semiconductor device and method of fabricating the same
US20220068663A1 (en) Electronic package and manufacturing method thereof
CN103247547A (zh) 用于具有插入框架的封装件的非流动型底部填充
JP2014007228A (ja) 半導体装置及びその製造方法
KR20160019252A (ko) 반도체 디바이스의 제조 방법
US20090017582A1 (en) Method for manufacturing semiconductor device
KR102233338B1 (ko) 플립칩 본딩 산화 방지 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant