CN103247547A - 用于具有插入框架的封装件的非流动型底部填充 - Google Patents

用于具有插入框架的封装件的非流动型底部填充 Download PDF

Info

Publication number
CN103247547A
CN103247547A CN2012103402197A CN201210340219A CN103247547A CN 103247547 A CN103247547 A CN 103247547A CN 2012103402197 A CN2012103402197 A CN 2012103402197A CN 201210340219 A CN201210340219 A CN 201210340219A CN 103247547 A CN103247547 A CN 103247547A
Authority
CN
China
Prior art keywords
substrate
projections
semiconductor element
layer
framework
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103402197A
Other languages
English (en)
Other versions
CN103247547B (zh
Inventor
吴俊毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/536,905 external-priority patent/US8946072B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103247547A publication Critical patent/CN103247547A/zh
Application granted granted Critical
Publication of CN103247547B publication Critical patent/CN103247547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

提供了通过使用中介层和非流动型底部填充(NUF)层形成堆叠封装(PoP)封装件的机制。插入框架改进了封装件的形状因数，能够减小接合结构的间距。通过利用用于接合的半导体管芯的连接件上的热量和插入框架的连接件上的热量，NUF层使半导体管芯和插入框架能够接合至衬底。由半导体管芯和插入框架提供的热量还将NUF层转换成底部填充。通过使用插入框架和NUF层形成的PoP结构提高了产率并具有更好的可靠性性能。本发明提供了用于具有插入框架的封装件的非流动型底部填充。

Description

用于具有插入框架的封装件的非流动型底部填充
相关申请的交叉参考
本申请要求于2012年2月2日提交的名称为“Mechanisms for FormingInterposer Frame”的美国临时申请第61/594,141号、于2012年3月28日提交的名称为“Interposer Frame and Method of Manufacturing the Same”的美国申请第13/433,210号(代理人案卷号TSMC2012-0022)、于2012年3月28日提交的名称为“Package on Package Structure and Methods forForming the Same”的美国临时申请第61/616,958号(代理人案卷号TSMC2012-0089)、于2012年2月28日提交的名称为“Package on Packagewith Interposer Frame”的美国临时申请第61/604,414号、以及于2012年4月17日提交的名称为“Package with Interposer Frame and Method of Makingthe Same”的美国申请第13/448,796号(TSMC2012-0094)的优先权。上述所有申请的全文结合于此作为参考。
技术领域
本发明涉及一种半导体封装件及其形成方法，具体而言，本发明涉及堆叠封装结构及其形成方法。
背景技术
半导体器件用于各种电子应用，比如个人计算机、手机、数码相机和其他电子设备。通常通过在半导体衬底上方相继沉积绝缘材料层或介电材料层、导电材料层和半导体材料层，并采用光刻图案化各种材料层以在其上形成电路部件和元件来制造半导体器件。
半导体产业通过不断地减小最小部件尺寸，进而不断地改进各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，从而能够将更多元件集成到给定区域上。在一些应用中，这些更小的电子部件也需要比过去的封装件更小的且利用更少面积的封装件。
因此，开始开发新的封装技术，比如晶圆级封装(WLP)和堆叠封装(package on package，PoP)。用于半导体的这些相对新型的封装技术面临制造挑战。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种形成堆叠封装结构的方法，所述方法包括：提供衬底，其中所述衬底具有多个第一凸块和多个第二凸块，其中所述多个第二凸块围绕所述多个第一凸块；在所述衬底上方施加非流动型底部填充(NUF)层；利用半导体管芯供应的热量将所述半导体管芯接合至所述衬底上的多个第一凸块；以及利用插入框架供应的热量将所述插入框架接合至所述衬底上的多个第二凸块，其中，所述插入框架围绕所述半导体管芯，其中所述半导体管芯设置在所述插入框架的开口中。
在上述方法中，其中，所述NUF层包括聚烯烃、聚酯、聚碳酸酯或它们的组合。
在上述方法中，其中，所述NUF层的厚度在约20μm至约120μm的范围内。
在上述方法中，其中，包括：在所述半导体管芯和所述插入框架的上方设置封装管芯，其中，所述封装管芯具有与所述插入框架的多个衬底通孔(TSH)对准的多个凸块；以及实施回流工艺以使得所述衬底的多个第二凸块和所述封装管芯的多个凸块填充所述多个TSH。
在上述方法中，其中，利用所述半导体管芯供应的热量将所述半导体管芯接合至所述衬底上的多个第一凸块包括：使用管芯夹持件拾取所述半导体管芯，其中所述管芯夹持件提供热量用于接合所述半导体管芯和所述衬底上的多个第一凸块；将所述半导体管芯按压在所述NUF层和所述衬底上，其中，所述半导体管芯上的多个凸块推开围绕所述多个第一凸块的NUF层以接触所述衬底上的所述多个第一凸块；以及利用所述半导体管芯提供的热量将所述半导体管芯的多个凸块接合至所述多个第一凸块。
在上述方法中，其中，利用所述半导体管芯供应的热量将所述半导体管芯接合至所述衬底上的多个第一凸块进一步包括：使所述半导体管芯的多个凸块与所述多个第一凸块对准。
在上述方法中，其中，利用所述插入框架供应的热量将所述插入框架接合至所述衬底上的多个第二凸块包括：用框架夹持件拾取所述插入框架，其中，所述框架夹持件提供热量用于接合所述插入框架与所述衬底上的多个第二凸块；以及将所述插入框架按压在所述NUF层和所述衬底上，其中，所述插入框架上的多个衬底通孔(TSH)推开围绕所述多个第二凸块的所述NUF层以接触所述衬底上的多个第二凸块；以及利用所述插入框架提供的热量将所述插入框架的TSH接合至所述多个第二凸块。
在上述方法中，其中，利用所述插入框架供应的热量将所述插入框架接合至所述衬底上的多个第二凸块包括：使所述插入框架上的多个TSH与所述衬底上的多个第二凸块对准。
在上述方法中，其中，如果接合是无铅接合，所述半导体管芯的多个凸块的温度升高至约230℃至约260℃的范围内，然而如果接合是共晶接合，所述半导体管芯的多个凸块的温度升高至约200℃至约230℃的范围内。
在上述方法中，其中，如果所述接合是无铅接合，所述插入框架的TSH的温度升高至约230℃至约260℃的范围内，然而如果所述接合是共晶接合，所述插入框架的TSH的温度升高至约200℃至约230℃的范围内。
在上述方法中，其中，所述NUF层是胶并施加在所述衬底的表面上。
在上述方法中，其中，所述NUF层是液体形式，并且通过喷射施加在所述衬底上方。
根据本发明的另一方面，还提供了一种形成堆叠封装结构的方法，所述方法包括：提供衬底，其中所述衬底具有多个第一凸块和多个第二凸块，其中所述多个第二凸块围绕所述多个第一凸块；在所述衬底上方施加非流动型底部填充(NUF)层；利用半导体管芯供应的热量将所述半导体管芯接合至所述衬底上的多个第一凸块；利用插入框架供应的热量将所述插入框架接合至所述衬底上的多个第二凸块，其中，所述插入框架围绕所述半导体管芯，所述半导体管芯设置在所述插入框架的开口中；在所述半导体管芯和所述插入框架上方设置封装管芯，其中，所述封装管芯具有与所述插入框架的多个TSH对准的多个凸块；以及实施回流工艺以使得所述衬底的多个第二凸块的焊料和所述封装管芯的多个凸块的焊料填充多个衬底通孔(TSH)。
根据本发明的又一方面，还提供了一种半导体封装件，包括：衬底，具有多个第一凸块和多个第二凸块；插入框架，其中，所述插入框架包括多个衬底通孔(TSH)和在其中限定的开口；半导体管芯，接合至所述衬底的多个第一凸块并设置在所述插入框架内的开口中，其中，所述衬底的多个第二凸块与所述多个TSH对准并接合至所述多个TSH；以及非流动型底部填充(NUF)层，夹置在所述半导体管芯、所述插入框架和所述衬底之间，其中，所述NUF层填充所述半导体管芯和所述衬底之间的间隔，并且所述NUF层还填充所述插入框架和所述衬底之间的间隔。
在上述半导体封装件中，其中，所述NUF层的厚度在约20μm至约120μm的范围内。
在上述半导体封装件中，其中，所述NUF层包括聚烯烃、聚酯、聚碳酸酯或它们的组合。
在上述半导体封装件中，其中，所述NUF层包含热固性聚合物和填料。
在上述半导体封装件中，其中，所述NUF层的热膨胀系数(CTE)在约3ppm/℃至约50ppm/℃的范围内。
在上述半导体封装件中，进一步包括：具有多个凸块的封装管芯，其中，所述封装管芯的多个凸块接合至所述衬底的多个第二凸块，其中，所述多个TSH被来自所述衬底的多个凸块的焊料材料和来自所述封装管芯的多个凸块的焊料材料填充。
在上述半导体封装件中，其中，所述多个TSH的侧壁衬有导电层。
在上述半导体封装件中，其中，所述多个TSH中的每一个的端部都被所述导电层覆盖。
附图说明
为了更充分地理解本发明及其一些优点，现在参考结合附图所进行的以下描述，其中：
图1A是根据一些实施例的采用堆叠封装(PoP)技术的包括接合至另一封装件的封装件的封装件(也被称为“PoP封装件”)的透视图，其中另一封装件进一步接合至衬底。
图1B是根据一些实施例的沿着线P-P截取的图1A的PoP封装件的一部分的截面图。
图2是根据一些实施例的PoP封装件的分解视图。
图3A是根据一些实施例的插入框架的截面图。
图3B是根据一些实施例的图3A的插入框架的俯视图。
图3C是根据一些实施例的衬底通孔(TSH)的截面图。
图4A至图4D是根据一些实施例的在各个制造阶段的PoP封装结构的截面图。
除非另有说明，不同附图中的相应数字和符号通常是指相应的部分。绘制附图用于清楚地示出实施例的相关方面而不必按比例绘制。
具体实施方式
在下面详细论述本发明实施例的制造和使用。然而，应该理解，本发明提供了许多可以在广泛多种具体环境中实现的可应用的发明构思。所论述的具体实施例仅是说明性的，而不用于限制本发明的范围。
图1A是根据一些实施例的堆叠封装(PoP)封装件100的透视图，PoP封装件100包括接合至另一封装件120的封装件110，另一封装件120进一步接合至衬底130。诸如封装件110或封装件120的每一个封装件都包括至少一个半导体管芯(未示出)。半导体管芯包括如应用于半导体集成电路制造中的半导体衬底，并且可以在半导体管芯中和/或在其上形成集成电路。半导体衬底是指包含半导体材料的任何结构，包括但不限于体硅、半导体晶圆、绝缘体上硅(SOI)衬底或硅锗衬底。也可以使用其他半导体材料，包括III族、IV族和V族元素。半导体衬底可以进一步包括多个隔离部件(未示出)，诸如浅沟槽隔离(STI)部件或局部硅氧化(LOCOS)部件。隔离部件可以限定并隔离各种微电子元件。可以在半导体衬底中形成的各种微电子元件的实例包括晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结型晶体管(BJT)、高电压晶体管、高频晶体管、p沟道和/或n沟道场效应晶体管(PFET/NFET)等)；电阻器；二极管；电容器；电感器；熔丝；和其他合适的元件。实施各种工艺来形成各种微电子元件，包括沉积、蚀刻、注入、光刻、退火、和/或其他合适的工艺。将微电子元件互连起来以形成集成电路器件，诸如逻辑器件、存储器器件(例如，SRAM)、RF器件、输入/输出(I/O)器件、片上系统(SoC)器件、它们的组合、和其他合适类型的器件。
衬底130可以包括半导体晶圆或晶圆的一部分。在一些实施例中，衬底130包含硅、砷化镓、绝缘体上硅(“SOI”)或其他类似的材料。在一些实施例中，衬底130还包括诸如电阻器、电容器、电感器等的无源器件或者诸如晶体管的有源器件。在一些实施例中，衬底130包括另外的集成电路。衬底130可以进一步包括衬底通孔(TSV)，并且可以是中介层。此外，衬底130可以包含其他材料。例如，在一些实施例中，衬底130是多层电路板。在一些实施例中，衬底130还包括双马来酰亚胺三嗪(BT)树脂、FR-4(由纺织玻纤布与环氧树脂粘合剂组成的耐燃性复合材料)、陶瓷、玻璃、塑料、胶带、膜、或其他可以承载接收导电终端所需的导电焊盘或接合盘的支撑材料。
封装件110通过连接件115接合至封装件120，而封装件120通过连接件125接合至衬底130。图1B是根据一些实施例的沿着线P-P切割的图1A的PoP封装件的一部分的截面图150。图1B示出靠近芯片封装件100边缘的连接件115和125。图1B还示出封装件120的半导体管芯121。在一些实施例中，靠近封装件120的中心具有连接件125。连接件115的一部分形成在封装件120的开口116中。通过蚀刻封装件120的模塑料形成开口116。结果，连接件115也可以被称为模塑通孔(through molding vias，TMV)。在一些实施例中，通过激光钻孔形成开口116。举例来说，根据一些实施例，开口116的宽度W1介于约300μm至约600μm的范围内。在一些实施例中，两个邻近的连接件115之间的间距P1介于约400μm至约800μm的范围内。相对较大的间距限制了高级器件所需的设计灵活性和复杂性。此外，用于形成开口116的激光钻孔使连接件115之间的隔离区域117的顶部117’相对较薄，这增大了连接件115之间短路的风险。
封装框架具有类似于衬底通孔的带热扩散功能的导电柱，并安装在封装的管芯周围。当封装框架固定在封装的管芯周围以形成封装件时，这些封装件的形状因数小于利用中介层的封装件。封装件的形状因数是指封装件的尺寸和形状。这些封装框架的实例包括但不限于新加坡ASM PacificTechnology Ltd.的DreamPak以及由台湾台北的ASE Inc.生产的Leadless-aQFN。
图2是根据一些实施例的包括封装件110、管芯121、插入框架210、非流动型底部填充(no-flow underfill，NUF)层250和衬底130的PoP封装件200的分解视图。封装件110和衬底130已在上面描述过了。凸块510接合至管芯121上的凸块(未示出)。将围绕凸块510和管芯121上的凸块的NUF层250推向一边从而容许凸块接合在一起。
根据一些实施例，插入框架210具有衬底通孔(TSH)215，其容许封装件110上的凸块(或球)112与衬底130的凸块(或球)132接合。对部分的凸块112和部分的凸块132进行回流以填充衬底通孔(TSH)215，从而形成电连接封装件110、衬底、和/或管芯121的连接件。TSH 215可以通过机械钻孔或通过激光钻孔形成，并且开口的宽度可以小于上面所述的TMV。在一些实施例中，通过激光钻孔形成的TSH的宽度介于约50μm至约250μm的范围，其小于上面所述的TMV的宽度W1。较小宽度的TSH和接合工艺能够使插入框架210上的连接件的间距小于上面所述的连接件115的间距P1。在一些实施例中，插入框架210上的连接件的间距可以介于约75μm至约500μm的范围内。在一些实施例中，插入框架210上的连接件的间距可以介于约75μm至约300μm的范围内。
图3A是根据一些实施例的插入框架210的截面图。插入框架210包括衬底310。衬底310包含介电材料。在一些实施例中，衬底310由混合有一种或多种添加剂314的基础材料制成。例如，衬底310可以由混合有玻璃纤维(添加剂314)的聚酰亚胺(基础材料313)制成，从而增加衬底310的强度。将衬底310制造成具有足以承受在封装工艺期间和使用期间施加在其上的应力的强度和硬度。在一些实施例中，衬底310的杨氏模量介于约5GPa至约100GPa的范围内。玻璃纤维比聚酰亚胺具有更高的硬度。可以将各种量或百分比的玻璃纤维添加到聚酰亚胺以增大衬底310的强度。在一些实施例中，衬底310中的玻璃纤维的重量百分比介于约5％至约60％的范围内。
基础材料313可以由其他材料诸如玻璃、硅、砷化镓、绝缘体上硅(“SOI”)、环氧树脂、聚合物(热固性或热塑性)、模塑料、环氧树脂、塑料、陶瓷、或它们的组合制成。用于基础材料313的塑料的实例包括但不限于聚氯乙烯(PVC)、丙烯腈丁二烯苯乙烯(ABS)聚合物、聚丙烯(PP)、聚乙烯(PE)、聚苯乙烯(PS)、聚甲基丙烯酸甲酯(PMMA)、聚对苯二甲酸乙二醇酯(PET)、聚碳酸酯(PC)或聚苯硫醚(PPS)。
可以将各种添加剂314加至基础材料313以提供衬底310的期望的性质。例如，可以将耐燃性材料(添加剂314)加至基础材料313。在一些实施例中，衬底310包含双马来酰亚胺三嗪(BT)树脂和/或FR-4(由纺织玻纤布与环氧树脂粘合剂组成的耐燃性复合材料)。在一些可选实施例中，衬底310包含环氧树脂、树脂和玻璃纤维、或树脂涂布的铜。衬底310的厚度介于约20μm至约500μm的范围内。
插入框架210可以包括位于框架区域350中的衬底通孔(TSH)215。根据一些实施例，TSH 215的宽度W2介于约50μm至约250μm的范围内。根据一些实施例，TSH的间距P2介于约75μm至约500μm的范围内。在一些实施例中，间距P2介于约75μm至约300μm的范围内。TSH 215被导电层335覆盖。在一些实施例中，导电层335由铜或铜合金制成。导电层335可以包括多于一个亚层。导电层335可以由各种工艺(诸如溅射、电镀或这二者的组合)形成。在一些实施例中，导电层335包含铜，并且可以是纯铜或铜合金。在一些可选实施例中，可以使用其他导电材料来代替铜。例如，导电层335可以包含焊料、焊料合金、金或金合金等。焊料合金中的示例性元素可以包括Sn、Pb、Ag、Cu、Ni、铋(Bi)或它们的组合。在一些实施例中，导电层335的厚度介于约2μm至约40μm的范围内。
导电层335还覆盖衬底310的表面的一部分。在一些实施例中，围绕衬底310表面上的衬底通孔(TSH)215外周的(一个或多个)导电层335的宽度W3介于约2μm至约100μm的范围内。插入框架210还包括用于放置图2的半导体管芯121的开口区域340。开口区域340中的衬底材料通过诸如布线的机械工艺除去。布线工艺使用锋利的工具切穿衬底以去除限定在预定区域的衬底材料。也可以使用其他合适的机械工艺。在一些实施例中，区域340的宽度W4介于约2mm至约500mm的范围内。
图3B是根据一些实施例的插入框架210的俯视图。图3B示出在整个插入框架210之间分布的衬底通孔(TSH)215。图3B中的插入框架具有矩形形状。在一些实施例中，插入框架210的宽度W5介于约2.5mm至约800mm的范围内。在一些可选实施例中，插入框架210可以是正方形形状或其他形状。图3B的插入框架210的框架在第一方向上具有宽度W6而在垂直于第一方向的第二方向上具有宽度W6’。在一些实施例中，宽度W6等于宽度W6’。在一些可选实施例中，W6可以不同于W6’。例如，宽度W6可以宽于宽度W6’，而插入框架210设置成沿着第一方向比沿着第二方向具有更多的衬底通孔(TSH)215列(或行)。对于插入框架210可以具有任何数量的衬底通孔(TSH)215行和/或列。在一些实施例中，宽度W6或W6’介于约300μm至约300mm的范围内。
图3A所示的插入框架210的实施例示出了衬底通孔(TSH)215。可选地，根据一些实施例，TSH 215的端部可以被导电层335覆盖，如图3C所示。关于形成插入框架210的示例性机制的详细描述可以在于2012年2月2日提交的名称为“Mechanisms for Forming Interposer Frame”的美国临时专利申请第61/594,141号中得到，将该申请以其全文结合于此作为参考。
图4A至图4D是根据一些实施例的在各个制造阶段的PoP封装结构200的截面图。图4A示出了根据一些实施例的在管芯121和衬底130之间放置非流动型底部填充(NUF)层250。NUF层250是介电层并用作底部填充。在一些实施例中，NUF层250是液体形式，并且在将另一封装件或衬底接合至衬底之前，通过诸如喷射分散在衬底表面上。在一些实施例中，NUF层250是非导电胶(NCP)并施加在衬底130的表面131以及凸块结构510和围绕凸块结构510的凸块132的暴露表面的上方。可选地，在放置在衬底130上方之前，使NUF层250形成为层。图4A示出通过管芯夹持件(die holder)220支承管芯121。管芯夹持件220将管芯121放置在NUF层250上方，并且使管芯121的凸块520与衬底130的凸块结构510对准。衬底130具有若干凸块结构510，将其接合至半导体管芯121上的凸块520。通过钝化层560将凸块结构510彼此分开。在一些实施例中，钝化层560由诸如聚酰亚胺的聚合物制成。根据一些实施例，凸块结构510形成在金属焊盘549上方并且可以包括金属表面处理层(metal finish layer)512和预焊料层513。凸块结构510通过衬底130中的互连件540中的导电结构电连接至衬底130另一面(与在其上形成凸块结构的面相对的面)上的连接件(未示出)。根据一些实施例，互连件540可以包括金属层541、通孔542和镀通孔(PTH)545。PTH 545电连接至上面所述的位于衬底130另一面上的连接件(未示出)。互连件540的导电结构通过(一种或多种)介电材料绝缘，介电材料可以是二氧化硅、低介电常数的电介质和/或掺杂的电介质。
对着NUF层250和衬底130按压管芯121以使凸块520能够接合至凸块结构510。在按压工艺期间，管芯121的凸块520从凸块结构510的表面推动NUF层250以与凸块结构510的导电表面相接触。加热管芯121的凸块520以使凸块520和凸块结构510之间能够接合，从而形成接合结构515。在一些实施例中，凸块520和凸块结构510包含焊料。凸块520和凸块结构510中的焊料通过由凸块520提供的热量接合在一起。凸块520和凸块结构510发生接合而无需常规回流工艺，常规回流工艺增加了衬底130、NUF层250和管芯121的温度。由于在回流工艺期间，衬底130中的元件、NUF层250和管芯121中的元件的热膨胀系数(CTE)不匹配，接合结构515在与靠近接合结构515的介电层的界面处可能碎裂，这影响封装结构200的产率和可靠性。CTE的不匹配也可以导致上文未描述的其他问题，诸如界面分层。较好的接合结构515也改进可靠性测试(诸如板级热循环和跌落测试)的可靠性裕度。跌落测试是从某一高度跌落封装件的测试并且观察封装件与地面撞击后能否继续使用。跌落测试对于手持器件是重要的。去除回流工艺改进了封装结构200的产率和可靠性。
在一些实施例中，通过管芯夹持件220对管芯121的凸块520进行加热(或者凸块520的温度通过来自管芯夹持件220的热量升高)。根据一些实施例，管芯夹持件220包括臂221和支承头(holding head)222。在一些实施例中，支承头222中的加热元件(未示出)提供热量以增加管芯121的主体的温度，管芯121将热量传递到凸块520。在一些其他实施例中，在被管芯夹持件220拾取之前加热管芯121和凸块520。在一些实施例中，管芯夹持件220上的加热元件对已加热好的管芯121提供额外的热量以维持(管芯121的)凸块520的温度或者增加凸块520的温度至期望值。根据一些实施例，如果凸块520和凸块结构510包括无铅焊料，其接合温度是约220℃，将凸块520和管芯121的剩余部分加热至约230℃至约260℃范围内的温度。其他温度也是可以的。加热后的凸块520将一些热量(或能量)转移至凸块结构510并能够在凸块520和凸块结构510之间接合。如果凸块520和凸块结构510通过在约190℃下发生的共晶接合进行接合，将凸块和管芯121的剩余部分加热至约200℃至约230℃范围内的温度。其他温度范围也是可以的。
如上所述，当将管芯121、NUF层250和衬底130按压在一起以形成接合结构515，NUF层250靠近接合结构515的部分被推开以容许凸块520和凸块结构510之间接触。NUF层250是可变形的以促进推开的能力。此外，NUF层250是底部填充和介电层。在一些实施例中，NUF层250由在室温下为流体而在加热时变硬的聚合物制成。NUF层250的流体性质使得底部填充形成的管芯121和衬底130没有空隙。例如，由接合结构515提供的热量可以使NUF层250变硬以使其成为底部填充支撑的接合结构515。由NUF层250提供的支撑也减少了靠近NUF层250的(一个或多个)导电层和(一个或多个)介电层之间的界面处的分层。在一些实施例中，NUF层250由混合有(一种或多种)填料和/或添加剂的基础材料(诸如环氧树脂)制成。填料的实例是SiO2填料，用于增加NUF层250的强度和/或调解NUF层250的CTE。可以加入其他类型的添加剂以改变NUF层250的性质。根据一些实施例，对NUF层250的CTE进行选择以匹配围绕NUF层250的层的CTE。在一些实施例中，NUF层250的CTE介于约3ppm/℃至约50ppm/℃的范围内。在一些实施例中，NUF层250的基础材料包括聚烯烃，诸如聚乙烯或聚氯乙烯；聚酯，诸如聚对苯二甲酸乙二醇酯；聚碳酸酯；或它们的组合。也可以使用其他类型的聚合物。在一些实施例中，NUF层250包括热固性聚合物。
可选地，在后续的单独操作中实施硬化工艺以使NUF层250变硬。NUF层250填充凸块结构515之间的间隔。在一些实施例中，NUF层的厚度H1介于约20μm至约120μm的范围内。
在将管芯121接合至衬底130后，将插入框架接合至衬底130。图4B示出根据一些实施例通过将TSH 215的导电层335接合至围绕管芯121的凸块132将插入框架210接合至衬底130。还通过框架夹持件230将插入框架210拾取和放置在衬底130和NUF层250上方。框架夹持件230将框架210放置在NUF层250上方，并且使插入框架210的TSH 215与衬底130的凸块132对准。将插入框架210设置成使其开口340(图3B)围绕管芯121。
根据一些实施例，框架夹持件230包括臂231和支承头232。在一些实施例中，支承头232中的加热元件(未示出)提供热量以增加插入框架210的主体的温度，插入框架210主体包括TSH 215的导电层335。将插入框架210放置在衬底130上方并且将插入框架210接合至衬底130类似于将管芯121放置在衬底130上方并且将管芯121接合至衬底130。插入框架210将凸块132表面上的NUF层250推开以与凸块132接触。插入框架210的导电层335传导热使导电层335和凸块132之间能够接合。通过上面所述的用于将管芯121接合至衬底130的机制之一加热TSH 215的导电层335和剩余的插入框架210，从而使导电层335和凸块132之间能够接合。
根据一些实施例，在将插入框架210和管芯121接合至衬底130之后，将封装件110放置在衬底130上方，如图4C所示。图4C示出了封装件110上的凸块112也在接合至衬底130上的凸块132的TSH 215上方对准。对着插入框架210按压封装件110和衬底130，然后对整个封装件进行回流以使得凸块112和凸块132中的焊料材料填充TSH 215中的空间。根据一些实施例，凸块112中的焊料材料与凸块132中的焊料材料接触以填充TSH215，变成衬底通孔(TSV)215’，如图4D所示。
封装件110的凸块112通过钝化层111彼此隔离。图4C和图4D示出封装件110具有两个半导体芯片180和190，这两个半导体芯片180和190相互堆叠并通过粘合层185分开。图4C和图4D还示出了芯片180和190通过引线181和182电连接至封装件110的衬底115上的接触件175。通过模塑料116保护芯片180和190以及引线181和182。封装件110的衬底115包括互连件140。根据一些实施例，互连件140可以包括金属层141、通孔(未示出)和镀通孔(PTH)145。互连件140的导电结构通过(一种或多种)介电材料绝缘，介电材料可以是二氧化硅、低介电常数的电介质和/或掺杂的电介质。接触件175通过由介电材料制成的钝化层160彼此分开。在一些实施例中，钝化层160由诸如聚酰亚胺的聚合物制成。
插入框架210的衬底310与围绕半导体芯片121的NUF层250接触。NUF层250还与衬底130的钝化层560和封装件110的钝化层111接触。如上所述，根据一些实施例，对NUF层250的CTE进行选择以匹配围绕NUF层250的层的CTE。在一些实施例中，选择NUF层250的CTE以接近钝化层560和111的CTE。如上所述，钝化层560和111可以由诸如聚酰亚胺的聚合物制成。在一些实施例中，钝化层560和111的CTE介于约3ppm/℃至约50ppm/℃的范围内。在一些实施例中，NUF层250的CTE介于约3ppm/℃至约50ppm/℃的范围内。根据一些实施例，选择基础材料313和添加剂314(图3A)以实现插入框架210的衬底310的CTE接近于NUF层250、钝化层560和钝化层111的CTE。在一些实施例中，衬底310的CTE介于约3ppm/℃至约50ppm/℃的范围内。
由于插入框架210的衬底310、NUF层250和周边材料(诸如钝化层560、111)的CTE的更好匹配，PoP封装件200可以在封装工艺期间和使用期间经受更好的热循环。使用TMV的封装件(诸如图1A和图1B的PoP封装件)由于CTE不匹配可能出现焊料接头分层。通过使用具有更好CTE匹配的插入框架210和NUF层250，可能大大地减少焊料接头分层的问题。此外，由TSH 215形成的TSV 215’比图1B所示的TMV相互之间绝缘得更好。在TSV 215’之间由衬底310制成的绝缘层在TSV 215’的顶部和底部具有大约相同的宽度。相反，与TSV 215’之间的距离相比，图1B的连接件115之间的隔离区域117在顶部117’相对较薄，这增加了连接件115之间短路的风险。
此外，通过加入强度增强剂，诸如纤维玻璃，衬底310的强度比封装件120的模塑料的强度更好。结果，上面所述的使用插入框架210的PoP封装件200在跌落测试中比图1A和图1B的PoP封装件表现得更好。
上面在图4A至图4D中所述的形成PoP封装结构200的机制涉及在将中介层210接合至衬底130之前将半导体管芯121接合至衬底130。然而，可以颠倒接合的顺序。根据一些实施例，在将管芯121接合至衬底130之前，将插入框架210接合至衬底130。
提供了通过使用中介层和NUR层形成PoP封装件的示例性实施例。插入框架改进了封装件的形状因数，使接合结构的间距减小。在一些实施例中，通过使用NUF层来帮助形成PoP封装件，省略了常规回流工艺。通过利用用于接合的半导体管芯的连接件上的热量和插入框架的连接件上的热量，NUF层使得半导体管芯和插入框架接合到衬底。由半导体管芯和插入框架提供的热量还将NUF层250转换成底部填充。通过使用插入框架和NUF层形成的PoP结构提高了产率并具有更好的可靠性性能。
在一些实施例中，提供了一种形成堆叠封装结构的方法。该方法包括提供衬底，并且该衬底具有多个第一凸块和多个第二凸块，其中，多个第二凸块围绕多个第一凸块。该方法还包括在衬底上方施加非流动型底部填充(NUF)层，并利用由半导体管芯供应的热量将半导体管芯接合至衬底上的多个第一凸块。该方法进一步包括利用由插入框架供应的热量将插入框架接合至衬底上的多个第二凸块。插入框架围绕半导体管芯并且半导体管芯设置在插入框架的开口中。
在一些实施例中，提供了一种形成堆叠封装结构的方法。该方法包括提供衬底，并且该衬底具有多个第一凸块和多个第二凸块，其中，多个第二凸块围绕多个第一凸块，该方法还包括在衬底上方施加非流动型底部填充(NUF)层，并利用由半导体管芯供应的热量将半导体管芯接合至衬底上的多个第一凸块。该方法进一步包括利用由插入框架供应的热量将插入框架接合至衬底上的多个第二凸块。插入框架围绕半导体管芯，并且半导体管芯设置在插入框架的开口中。此外，该方法包括在半导体管芯和插入框架上方设置封装的管芯，并且该封装的管芯具有与插入框架的多个TSH对准的多个凸块。此外，该方法包括实施回流工艺以使得衬底的多个第二凸块的焊料与封装的管芯的多个凸块的焊料填充多个TSH。
在一些实施例中，提供了一种半导体封装件。半导体封装件包括具有多个第一凸块和多个第二凸块的衬底；和插入框架，其中该插入框架包括多个衬底通孔(TSH)和在其中限定的开口。半导体封装件还包括接合至衬底的多个第一凸块并设置在插入框架内的开口中的半导体管芯，并且衬底的多个第二凸块与多个TSH对准并接合至多个TSH。半导体封装件进一步包括夹在半导体管芯、插入框架和衬底之间的非流动型底部填充(NUF)层。NUF层填充半导体管芯和衬底之间的间隔以及插入框架和衬底之间的间隔。
尽管已经详细地描述了本发明实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明的精神和范围的情况下，在其中进行各种改变、替换和更改。例如，本领域的技术人员很容易地理解本文所述的许多部件、功能、工艺和材料可以发生改变同时保留在本发明的范围内。而且，本申请的范围并不仅限于说明书中所述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明的公开内容将很容易地理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。

Claims (10)

1.一种形成堆叠封装结构的方法，所述方法包括：
提供衬底，其中所述衬底具有多个第一凸块和多个第二凸块，其中所述多个第二凸块围绕所述多个第一凸块；
在所述衬底上方施加非流动型底部填充(NUF)层；
利用半导体管芯供应的热量将所述半导体管芯接合至所述衬底上的多个第一凸块；以及
利用插入框架供应的热量将所述插入框架接合至所述衬底上的多个第二凸块，其中，所述插入框架围绕所述半导体管芯，其中所述半导体管芯设置在所述插入框架的开口中。
2.根据权利要求1所述的方法，其中，所述NUF层包括聚烯烃、聚酯、聚碳酸酯或它们的组合。
3.根据权利要求1所述的方法，其中，所述NUF层的厚度在约20μm至约120μm的范围内。
4.根据权利要求1所述的方法，其中，包括：
在所述半导体管芯和所述插入框架的上方设置封装管芯，其中，所述封装管芯具有与所述插入框架的多个衬底通孔(TSH)对准的多个凸块；以及
实施回流工艺以使得所述衬底的多个第二凸块和所述封装管芯的多个凸块填充所述多个TSH。
5.根据权利要求1所述的方法，其中，利用所述半导体管芯供应的热量将所述半导体管芯接合至所述衬底上的多个第一凸块包括：
使用管芯夹持件拾取所述半导体管芯，其中所述管芯夹持件提供热量用于接合所述半导体管芯和所述衬底上的多个第一凸块；
将所述半导体管芯按压在所述NUF层和所述衬底上，其中，所述半导体管芯上的多个凸块推开围绕所述多个第一凸块的NUF层以接触所述衬底上的所述多个第一凸块；以及
利用所述半导体管芯提供的热量将所述半导体管芯的多个凸块接合至所述多个第一凸块。
6.根据权利要求5所述的方法，其中，利用所述半导体管芯供应的热量将所述半导体管芯接合至所述衬底上的多个第一凸块进一步包括：
使所述半导体管芯的多个凸块与所述多个第一凸块对准。
7.一种形成堆叠封装结构的方法，所述方法包括：
提供衬底，其中所述衬底具有多个第一凸块和多个第二凸块，其中所述多个第二凸块围绕所述多个第一凸块；
在所述衬底上方施加非流动型底部填充(NUF)层；
利用半导体管芯供应的热量将所述半导体管芯接合至所述衬底上的多个第一凸块；
利用插入框架供应的热量将所述插入框架接合至所述衬底上的多个第二凸块，其中，所述插入框架围绕所述半导体管芯，所述半导体管芯设置在所述插入框架的开口中；
在所述半导体管芯和所述插入框架上方设置封装管芯，其中，所述封装管芯具有与所述插入框架的多个TSH对准的多个凸块；以及
实施回流工艺以使得所述衬底的多个第二凸块的焊料和所述封装管芯的多个凸块的焊料填充多个衬底通孔(TSH)。
8.一种半导体封装件，包括：
衬底，具有多个第一凸块和多个第二凸块；
插入框架，其中，所述插入框架包括多个衬底通孔(TSH)和在其中限定的开口；
半导体管芯，接合至所述衬底的多个第一凸块并设置在所述插入框架内的开口中，其中，所述衬底的多个第二凸块与所述多个TSH对准并接合至所述多个TSH；以及
非流动型底部填充(NUF)层，夹置在所述半导体管芯、所述插入框架和所述衬底之间，其中，所述NUF层填充所述半导体管芯和所述衬底之间的间隔，并且所述NUF层还填充所述插入框架和所述衬底之间的间隔。
9.根据权利要求8所述的半导体封装件，其中，所述NUF层的厚度在约20μm至约120μm的范围内。
10.根据权利要求8所述的半导体封装件，其中，所述NUF层包括聚烯烃、聚酯、聚碳酸酯或它们的组合。
CN201210340219.7A 2012-02-02 2012-09-13 用于具有插入框架的封装件的非流动型底部填充 Active CN103247547B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261594141P 2012-02-02 2012-02-02
US61/594,141 2012-02-02
US13/536,905 2012-06-28
US13/536,905 US8946072B2 (en) 2012-02-02 2012-06-28 No-flow underfill for package with interposer frame

Publications (2)

Publication Number Publication Date
CN103247547A true CN103247547A (zh) 2013-08-14
CN103247547B CN103247547B (zh) 2015-12-16

Family

ID=48902207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210340219.7A Active CN103247547B (zh) 2012-02-02 2012-09-13 用于具有插入框架的封装件的非流动型底部填充

Country Status (2)

Country Link
US (5) US9691636B2 (zh)
CN (1) CN103247547B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257926A (zh) * 2016-12-28 2018-07-06 三星电机株式会社 扇出型半导体封装模块
US11011477B2 (en) 2017-01-05 2021-05-18 Huawei Technologies Co., Ltd. High-reliability electronic packaging structure, circuit board, and device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946072B2 (en) * 2012-02-02 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. No-flow underfill for package with interposer frame
US9691636B2 (en) 2012-02-02 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer frame and method of manufacturing the same
US9911700B2 (en) * 2016-01-26 2018-03-06 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Embedded packages
US10130302B2 (en) 2016-06-29 2018-11-20 International Business Machines Corporation Via and trench filling using injection molded soldering
US20180053753A1 (en) * 2016-08-16 2018-02-22 Freescale Semiconductor, Inc. Stackable molded packages and methods of manufacture thereof
DE102017106055B4 (de) * 2017-03-21 2021-04-08 Tdk Corporation Trägersubstrat für stressempflindliches Bauelement und Verfahren zur Herstellung
WO2020204493A1 (ko) * 2019-04-01 2020-10-08 주식회사 아모센스 인터포저 및 그 제조방법
TWI705549B (zh) * 2019-12-31 2020-09-21 矽品精密工業股份有限公司 電子封裝件
KR20220006932A (ko) 2020-07-09 2022-01-18 삼성전자주식회사 인터포저를 포함하는 반도체 패키지 및 반도체 패키지의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230330B2 (en) * 2002-03-04 2007-06-12 Micron Technology, Inc. Semiconductor die packages with recessed interconnecting structures
CN101609817A (zh) * 2008-06-19 2009-12-23 矽品精密工业股份有限公司 半导体封装装置、半导体封装结构及其制法
US7728429B2 (en) * 2006-07-28 2010-06-01 Panasonic Corporation Semiconductor device having recessed connector portions
US20100330747A1 (en) * 2007-07-24 2010-12-30 Samsung Electro-Mechanics Co., Ltd. Method of fabricating semiconductor plastic package

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
SG76530A1 (en) * 1997-03-03 2000-11-21 Hitachi Chemical Co Ltd Circuit boards using heat resistant resin for adhesive layers
JP3176307B2 (ja) * 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法
US5972734A (en) * 1997-09-17 1999-10-26 Lsi Logic Corporation Interposer for ball grid array (BGA) package
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP3402257B2 (ja) * 1999-05-31 2003-05-06 日本電気株式会社 Ｂｇａ型半導体装置
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
CN1650677A (zh) * 2002-04-26 2005-08-03 纳幕尔杜邦公司 印制电路板和集成电路芯片封装用低介电损耗材料
JP3917946B2 (ja) * 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
JP4771808B2 (ja) * 2003-09-24 2011-09-14 イビデン株式会社 半導体装置
CN101305049B (zh) * 2005-11-16 2011-08-03 西巴控股有限公司 印刷电路板用阻燃预浸料坯和层压体
KR101332861B1 (ko) * 2007-01-03 2013-11-22 삼성전자주식회사 아이씨 패키지 및 그 제조방법
US7687899B1 (en) * 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
JP5248084B2 (ja) * 2007-10-26 2013-07-31 新光電気工業株式会社 シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置
JP2009158815A (ja) * 2007-12-27 2009-07-16 Fujitsu Ltd 多層配線基板の製造方法および多層配線基板構造
US20090212420A1 (en) * 2008-02-22 2009-08-27 Harry Hedler integrated circuit device and method for fabricating same
US8704350B2 (en) * 2008-11-13 2014-04-22 Samsung Electro-Mechanics Co., Ltd. Stacked wafer level package and method of manufacturing the same
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US7851894B1 (en) * 2008-12-23 2010-12-14 Amkor Technology, Inc. System and method for shielding of package on package (PoP) assemblies
JP5471268B2 (ja) * 2008-12-26 2014-04-16 大日本印刷株式会社 貫通電極基板及びその製造方法
US20100171206A1 (en) * 2009-01-07 2010-07-08 Chi-Chih Chu Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same
TWI395309B (zh) * 2009-05-18 2013-05-01 Advanced Semiconductor Eng 具有嵌入式連接基板之可堆疊式封裝結構及其製造方法
US20100327419A1 (en) * 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US8709948B2 (en) * 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
US20110291287A1 (en) * 2010-05-25 2011-12-01 Xilinx, Inc. Through-silicon vias with low parasitic capacitance
US8384227B2 (en) * 2010-11-16 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame electrically connected to embedded semiconductor die
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
US9679863B2 (en) * 2011-09-23 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interconnect substrate for FO-WLCSP
US9691636B2 (en) * 2012-02-02 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer frame and method of manufacturing the same
US8704354B2 (en) * 2012-03-28 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package structures and methods for forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230330B2 (en) * 2002-03-04 2007-06-12 Micron Technology, Inc. Semiconductor die packages with recessed interconnecting structures
US7728429B2 (en) * 2006-07-28 2010-06-01 Panasonic Corporation Semiconductor device having recessed connector portions
US20100330747A1 (en) * 2007-07-24 2010-12-30 Samsung Electro-Mechanics Co., Ltd. Method of fabricating semiconductor plastic package
CN101609817A (zh) * 2008-06-19 2009-12-23 矽品精密工业股份有限公司 半导体封装装置、半导体封装结构及其制法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257926A (zh) * 2016-12-28 2018-07-06 三星电机株式会社 扇出型半导体封装模块
CN108257926B (zh) * 2016-12-28 2021-10-01 三星电机株式会社 扇出型半导体封装模块
US11011477B2 (en) 2017-01-05 2021-05-18 Huawei Technologies Co., Ltd. High-reliability electronic packaging structure, circuit board, and device

Also Published As

Publication number Publication date
US20170294423A1 (en) 2017-10-12
US20230290761A1 (en) 2023-09-14
US10840224B2 (en) 2020-11-17
CN103247547B (zh) 2015-12-16
US20210074692A1 (en) 2021-03-11
US20130200517A1 (en) 2013-08-08
US11699691B2 (en) 2023-07-11
US20200020674A1 (en) 2020-01-16
US9691636B2 (en) 2017-06-27
US10861836B2 (en) 2020-12-08

Similar Documents

Publication Publication Date Title
CN103247547B (zh) 用于具有插入框架的封装件的非流动型底部填充
US11488882B2 (en) Die-on-interposer assembly with dam structure and method of manufacturing the same
US9831207B2 (en) No-flow underfill for package with interposer frame
US20210098318A1 (en) Dam for three-dimensional integrated circuit
US10083919B2 (en) Packaging for high speed chip to chip communication
US7915080B2 (en) Bonding IC die to TSV wafers
KR101500038B1 (ko) 패키징 공정에서 언더필 쏘잉 방법
US7691672B2 (en) Substrate treating method and method of manufacturing semiconductor apparatus
CN102163596B (zh) 集成电路元件及其形成方法
US8642393B1 (en) Package on package devices and methods of forming same
US9006033B2 (en) Method of making package with interposer frame
CN104377171A (zh) 具有中介层的封装件及其形成方法
CN102543927A (zh) 嵌埋穿孔中介层的封装基板及其制造方法
CN103915396A (zh) 层叠封装接合结构及其形成方法
JP2013526066A (ja) 低減されたダイ歪みアッセンブリのためのパッケージ基板のためのｃｔｅ補償
CN203085525U (zh) 可用于堆叠的集成电路
CN103295998B (zh) 具有中介框架的封装件及其形成方法
CN103594443A (zh) 用于封装件和衬底的接合结构
CN110875262B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant