CN103594443A - 用于封装件和衬底的接合结构 - Google Patents

用于封装件和衬底的接合结构 Download PDF

Info

Publication number
CN103594443A
CN103594443A CN201310076571.9A CN201310076571A CN103594443A CN 103594443 A CN103594443 A CN 103594443A CN 201310076571 A CN201310076571 A CN 201310076571A CN 103594443 A CN103594443 A CN 103594443A
Authority
CN
China
Prior art keywords
solder layer
copper post
encapsulating structure
substrate
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310076571.9A
Other languages
English (en)
Other versions
CN103594443B (zh
Inventor
查名鸿
庄其达
庄曜群
刘浩君
江宗宪
郭正铮
陈承先
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/667,306 external-priority patent/US8829673B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103594443A publication Critical patent/CN103594443A/zh
Application granted granted Critical
Publication of CN103594443B publication Critical patent/CN103594443B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Wire Bonding (AREA)

Abstract

本申请描述的实施例在封装结构的边缘附近提供了伸长的接合结构，使得铜柱的基本上朝向封装结构的中心的一侧免于焊料润湿。焊料润湿发生在这些接合结构的铜柱的另一侧。伸长的接合结构以不同的排列布置并且降低了相邻接合结构之间间隔缩短的可能性。此外，伸长的接合结构改善了可靠性性能。本发明还公开了用于封装件和衬底的接合结构。

Description

用于封装件和衬底的接合结构
相关申请的交叉参考
本申请要求以下临时提交的美国专利申请的的优先权：申请序列号为No.61/684，565、于2012年8月17日提交以及名称为“Bonded Structures forPackage and Substrate”，该申请通过引用结合于此。
技术领域
本发明涉及半导体技术领域，更具体地，涉及用于封装件和衬底的接合结构。
背景技术
半导体器件用于各种电子应用中，诸如个人电脑、手机、数码相机和其他电子设备。通常通过以下方式来制造半导体器件：在半导体衬底上方顺序沉积材料的绝缘或介电层、导电层以及半导电层，以及使用光刻图案化各种材料层以在半导体衬底上形成电路部件和元件。
通过不断缩小最小部件尺寸，半导体工业持续提高各种电子部件(例如晶体管、二极管、电阻器、电容器等)的集成密度，这使得更多的部件可被集成到给定区域中。在一些应用中，这些缩小的电子部件需要相比于过去的封装件更小的封装件，即该更小的封状件比过去的封状件利用面积更少或者高度更小。
因此，已开始研发新的封装技术。这些相对较新的用于半导体器件的封装技术面临制造方面的挑战。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种封装结构，包括：
管芯封装件，具有包括铜柱的连接结构，所述铜柱具有第一伸长的截面区域；以及
衬底，具有填充金属焊盘上方的开口的焊料层，所述焊料层与所述金属焊盘直接接触，所述铜柱接合至所述焊料层以形成接合结构；所述铜柱朝向所述封装结构的中心的表面未被所述焊料层润湿，而所述铜柱不朝向所述封装结构的中心的表面被所述焊料层润湿。
在可选实施例中，所述铜柱被所述焊料层润湿的长度比所述铜柱的长度小所述铜柱的宽度的至少一半。
在可选实施例中，所述开口具有第二伸长的截面区域，所述第一伸长的截面区域的第一轴线与所述第二伸长的截面区域的第二轴线对准。
在可选实施例中，所述接合结构的轴线基本上指向所述封装结构的中心。
在可选实施例中，所述封装结构包括：与所述接合结构相似的另一接合结构，所述另一接合结构的轴线与所述接合结构的轴线平行，所述另一接合结构与所述接合结构相邻，并且所述接合结构和所述另一接合结构朝向所述中心的顶端形成一条线，这一条线垂直于所述接合结构的轴线。
在可选实施例中，所述封装结构包括：与所述接合结构相似的另一接合结构，所述另一接合结构的轴线与所述接合结构的轴线平行，所述另一接合结构与所述接合结构相邻，并且所述接合结构和所述另一接合结构朝向所述中心的顶端形成一条线，这一条线与所述接合结构的轴线形成一角度，所述角度在约30°至约60°的范围内。
在可选实施例中，所述角度约为45°。
在可选实施例中，所述第一伸长的截面区域的长和宽的比值在约1.1至约1.5的范围内。
根据本发明的另一方面，还提供了一种封装结构，包括：
多个接合结构，所述多个接合结构中的每一个都包括铜柱和焊料层，所述铜柱接合至封装件并且所述焊料层接合至衬底的金属焊盘，所述多个接合结构均具有伸长的形状并且被分成多组，所述多组的每一组中的接合结构都具有相互平行的轴线，并且它们的轴线基本上都指向所述封装结构的中心。
在可选实施例中，所述封装结构的至少一部分中不具有所述接合结构。
在可选实施例中，所述封装结构不具有所述接合结构的部分位于所述封装结构的中心区和边缘区之间。
在可选实施例中，所述多个接合结构的节距在约20μm至约200μm的范围内。
在可选实施例中，所述多个接合结构中的两个相邻接合结构的间隔在约10μm至约150μm的范围内。
根据本发明的又一方面，还提供了一种封装结构，包括：
具有多个铜柱的管芯封装件，每一个铜柱都具有第一伸长的截面区域；以及
具有焊料层的衬底，所述焊料层填充多个金属焊盘上方的多个开口，所述焊料层与所述多个金属焊盘直接接触，每一个开口都具有第二伸长的截面区域，所述多个铜柱接合至所述焊料层以形成多个接合结构；所述多个铜柱朝向所述封装结构的中心的边缘未被所述焊料层润湿，并且所述多个铜柱被所述焊料层润湿的长度小于所述多个铜柱的长度。
在可选实施例中，所述多个接合结构中的每一个都具有基本上指向所述封装结构的所述中心的轴线。
在可选实施例中，所述多个接合结构中的两个相邻接合结构具有平行的轴线。
在可选实施例中，所述多个接合结构中的两个相邻接合结构的顶端形成一条线，这一条线垂直于相邻的接合结构的轴线。
在可选实施例中，所述多个接合结构中的两个相邻接合结构的顶端形成一条线，这一条线与所述多个接合结构中的一个的轴线形成一角度，所述角度在约30°至约60°的范围内。
在可选实施例中，所述角度约为45°。
在可选实施例中，所述第一伸长的截面区域的长与宽的比值在约1.1至约1.5的范围内。
附图说明
为更充分地理解本实施例以及一些优点，现在将结合附图所作的以下描述作为参考，其中：
图1A是根据一些实施例的封装结构的透视图；
图1B示出根据一些实施例的封装件的一部分的截面图；
图1C示出根据一些实施例的衬底的一部分的截面图；
图1D示出根据一些实施例的接合结构；
图2A示出根据一些实施例的具有许多凸块结构的封装件的仰视图；
图2B示出根据一些实施例的四个相邻接合结构的放大的俯视图；
图2C示出根据一些实施例的两个相邻接合结构的截面图；
图2D示出根据一些实施例的两个相邻接合结构的另一截面图；
图3A示出根据一些实施例的具有许多凸块结构的封装件的仰视图；
图3B示出根据一些实施例的四个相邻接合结构的俯视图；
图3C示出根据一些实施例的两个相邻接合结构的截面图；
图3D示出根据一些实施例的两个相邻接合结构的截面图；
图4示出根据一些实施例的接合结构组的布置；以及
图5示出根据一些实施例的四个相邻接合结构的俯视图。
除非另有说明，通常不同附图中的相同编号和符号表示相同的部件。为清晰示出实施例的相关方面而绘制附图，因而附图不必按比例绘制。
具体实施方式
在下面详细讨论实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的发明构思。所讨论的具体实施例仅仅是示例性的，而不用于限制本发明的范围。
图1A是根据一些实施例的封装结构100的透视图，封装结构100包括封装件110，封装件110接合至衬底(或者接合衬底)120，衬底120进一步接合至另一衬底130。封装件110包括至少一个半导体管芯(未示出)。半导体管芯包括在半导体集成电路制造中使用的半导体衬底，并且可以在其中和/或其上形成集成电路。半导体衬底指含半导体材料的任何结构，半导体材料包括但不限于块状硅、半导体晶圆、绝缘体上硅(SOI)衬底或者硅锗衬底。还可以使用包括III族、IV族和V族元素的其他半导体材料。半导体衬底可以进一步包括多个隔离部件(未示出)，诸如浅沟槽隔离(STI)部件或者局部硅氧化(LOCOS)部件。隔离部件可以限定并隔离各种微电子元件。可形成在半导体衬底中的各种微电子元件的实例包括晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET))、互补金属氧化物半导体(CMOS)晶体管、双极结型晶体管(BJT)、高压晶体管、高频晶体管、p沟道和/或n沟道场效应晶体管(PFET/NFET等)；电阻器；二极管；电容器；电感器；熔丝和其他合适的元件。实施各种工艺以形成各种微电子元件，包括沉积、蚀刻、注入、光刻、退火和/或其他合适的工艺。互连微电子元件以形成集成电路器件，诸如逻辑器件、存储器件(例如SRAM)、RF器件、输入/输出(I/O)器件、片上系统(SoC)器件、它们的组合和其他合适类型的器件。
根据一些实施例，衬底120包括半导体晶圆的一部分。衬底120可以包括硅、砷化镓、绝缘体上硅(“SOI”)或者其他类似的材料。在一些实施例中，衬底120还包括诸如电阻器、电容器、电感器等的无源器件，或者诸如晶体管的有源器件。在一些实施例中，衬底120包括额外的集成电路。衬底120可以进一步包括衬底通孔(TSV)并且可以是中介层。根据一些实施例，衬底120可以是封装管芯。在一些实施例中，衬底130包括双马来酰亚胺三嗪(BT)树脂、FR-4(由编织的玻璃纤维织物和耐火的环氧树脂粘合剂组成的复合材料)、陶瓷、玻璃、塑料、胶带、薄膜或者可以装载导电焊盘或导电接触区的其他支撑材料，导电焊盘或者导电接触区用来接纳导电端子。
衬底130可以由用于制造衬底120的材料形成。在一些实施例中，衬底130是多层电路板。封装件110通过连接件115接合至衬底120，并且衬底120通过连接件125接合至衬底130。
图1B和图1C示出根据一些实施例的在封装件110和衬底120接合之前靠近接合结构的封装件110的一部分和衬底120的一部分的截面图。图1B示出封装件110包括具有器件(未示出)的衬底102，器件具有形成在其中的互连件。如上所述，衬底102可以包括诸如硅衬底的半导体衬底，但是也可以包括其他半导体材料。在衬底102上形成互连结构104，互连结构104包括形成在其中并且与半导体器件连接的金属线和通孔106。金属线和通孔106可以由铜或铜合金形成，并且可以使用镶嵌工艺形成。互连结构104可以包括普遍知道的层间电介质(ILD，未示出)和金属间电介质(IMD)108。IMD108可以包括低k介电材料，并且可以具有比约3.0小的介电常数(k值)。低k介电材料还可以是k值比约2.5小的超低k介电材料。
封装件110包括凸块下金属(UBM)层111和位于UBM层111上的铜柱112。在整个说明书中，铜柱112还被称为含铜凸块或者金属凸块。尽管在此处和下文的描述中使用铜柱112作为实例，但是还可以使用其他类型的金属凸块(诸如焊料凸块)来替换铜柱112。根据一些实施例，在铜柱112上方形成焊料层113。在一些实施例中，在铜柱112上方不形成焊料层。在一些实施例中，在铜柱112和焊料层113之间形成金属阻挡层从而阻止由于焊料和铜的混合而形成金属间化合物(IMC)的形成。在一些实施例中，阻挡层由Ti形成。在一些实施例中，并不形成金属阻挡层。在金属焊盘105上设置UBM层111，金属焊盘105与封装件110中的互连结构连接。在互连结构104和不接触金属焊盘105的UBM层111的一部分之间存在钝化层107。在一些实施例中，钝化层107由聚酰亚胺形成。在一些实施例中，钝化层107包括一层以上的子层。金属焊盘105可以通过金属线与同一金属层上的输入/输出结构或者其他导电结构连接。在一些实施例中，金属焊盘105包括铜，其可以是纯铜或者铜合金。在一些可选的实施例中，使用其他导电材料替换铜。例如，金属焊盘105可以包括铝、铝合金、金或者金合金等。
在一些实施例中，UBM层111包括扩散阻挡层和晶种层(seed layer)。扩散阻挡层可以由氮化钽形成，但是也可以由诸如氮化钛、钽、钛等的其他材料形成。晶种层可以是形成在扩散阻挡层上的铜晶种层。铜晶种层可以由铜或者包括银、铬、镍、锡、金和它们的组合中的一种的铜合金形成。在一些实施例中，UBM层111包括由Ti形成的扩散阻挡层和由Cu形成的晶种层。根据一些实施例，UBM层111、铜柱112和焊料层113形成凸块结构114。在一些其他的实施例中，可以用诸如铝、金、银、它们的合金等的另一种导电材料来替换铜柱112。
图1C示出根据一些实施例的包括基体衬底150的衬底120。衬底120包括金属线和通孔，其连接位于衬底120的相对侧上的金属部件。衬底120的通孔可以包括用导电金属填充的镀层通孔(PTH)。衬底120还包括金属焊盘210，其被钝化层207部分覆盖。在一些实施例中，钝化层207是阻焊层，在没有另一光刻胶层的情况下通过光刻图案化该阻焊层。金属焊盘210可以通过金属线和通孔(未示出)电连接至衬底120的底侧上的球栅阵列(BGA)球(未示出)。金属线和通孔形成在介电层中，介电层可以形成在半导体层上方。
金属焊盘210形成在顶部介电层上方。金属焊盘210可以基本上由纯铜、铝铜或者诸如钨、镍、钯、金和/或它们的合金的其他金属材料形成。金属焊盘210被钝化层207部分覆盖。焊料层220形成在金属焊盘210上方以填充形成在钝化层207中的开口从而与封装件110的焊料层113或者铜柱112(如果没有焊料层113)接合。在一些实施例中，形成在钝化层207中的开口被称为阻焊层开口(solder resist opening)(SRO)117。金属焊盘210可以通过金属线连接至相同金属层上的输入/输出结构或者其他导电结构。在一些实施例中，金属焊盘210包括铜，其可以是纯铜或者铜合金。在一些可选的实施例中，使用其他导电材料而不是铜。例如，金属焊盘210可以包括铝、铝合金、金或者金合金等。用于形成衬底120的示例性机制的细节在2010年8月6日提交的、名称为“Flip Chip Substrate PackageAssembly and Process for Making Same”、申请号为No.12/852,196”(律师档案号为TSMC2010-0271)的美国专利申请中描述，其全部内容通过引用结合于此。
为了封装件110接合至衬底120，使用凸块结构114对准SRO117上方的焊料层220来将封装件110压在衬底120上。然后实施回流焊工艺以将凸块结构114上的焊料层113和焊料层220熔合在一起。根据一些实施例，图1D示出焊料层113接合至焊料层220之后的接合结构(或者接合结构)115。根据一些实施例，图1D示出结合的焊料层220’延伸至铜柱112的边界之外。有时，焊料层220’的一部分可以顺着铜柱114的侧壁蔓延并且覆盖铜柱114的侧壁的一部分，这被称为侧壁润湿(用虚线221示出)。
图2A示出根据一些实施例的具有许多凸块结构114的封装件110的仰视图。图2A示出凸块结构114具有圆形的截面图。此外，中心区(或者区I)中的凸块结构114之间的间隔大于边缘区(或者区II)中的凸块结构114之间的间隔。区I中凸块结构114的间距大于区II中凸块的间距。如上所述，封装件110接合至衬底120。衬底120上具有SRO117，其用焊料层220填充并且以与封装件110上的凸块结构114的图案匹配的图案布置。
由于封装件110和衬底120中的材料之间的热膨胀系数(CTE)不同，因此在诸如回流焊的热处理之后它们的相对位置可能改变。例如，封装件110包括硅衬底并且具有约2-3ppm/℃的总CTE，其低于衬底120约为17ppm/℃的总CTE。在热处理之后，衬底120在水平和垂直方向上的膨胀可能会超过封装件100，这使得它们的相对位置改变。相对位置的改变在边缘处比封装件110和衬底120的中心处(Cp)更显著。在接合封装件(110/120)的中心附近相对位置的改变最小。
图2B示出根据一些实施例的在接合封装件(110/120)的边缘附近的相邻接合结构115的B1、B2、B3和B4的放大俯视图。图2B中的实线圆是铜柱112的轮廓，而虚线圆是焊料层220’的轮廓，图2A中用b1、b2、b3和b4分别示出与接合结构115的B1、B2、B3和B4相关联的铜柱112。用“+”符号表示的圆是SRO117的轮廓。在图2B示出的实施例中，SRO117的直径与铜柱112的直径大致相等。然而，SRO117的直径可以大于或者小于铜柱112的直径。图2B示出铜柱112(以及SRO117)的节距是P并且它们之间的间隔是S。在一些实施例中，P等于或者大于约40μm。在一些实施例中，P在40μm至约200μm的范围内。在一些实施例中，S等于或者大于约20μm。在一些实施例中，S在20μm至约150μm的范围内。
由于衬底120比封装件110具有更高的CTE，因此衬底120的边缘比封装件110的边缘向外移动的更多。图2B示出在热处理(或者回流)之后SRO117比铜柱112向接合封装件(110/120)的边缘移动得更多。在热处理之前，铜柱112的实线轮廓与SRO117的轮廓(用“+”符号)应该基本上匹配(或者重叠)，它们的中心基本上重叠。由于铜柱112和对应的SRO117的相对位置的改变，它们之间的焊料层220’也向边缘移动。图2C示出根据一些实施例的沿虚线I-I切开的接合结构115的B1和B3的截面图。图2C示出B1和B3的SRO117比封装件110上的铜柱112向边缘移动得更多。由于移动，朝向接合封装件的中心的铜柱112的表面区域FC并未被焊料层220’润湿。相反，朝向边缘的铜柱112的表面区域FE被焊料层220’润湿。图2C还示出铜柱112的边缘SE延伸至SRO117的边缘RE之外。因此，接合结构115的B1和B3之间的间隔被缩短到SV，其短于S。
图2D示出根据一些实施例的沿虚线J-J切开合结构115的B1和B2的截面图。图2D示出接合结构115的B1和B2之间伸出的焊料层220’使得它们之间的间隔缩短至SH。有时，接合结构115的B1和B2之间的焊料层220’相互都缩短，这降低了封装件结构的产量。
图3A示出根据一些实施例的具有许多凸块结构114’的封装件110’的仰视图。图3A示出凸块结构114’具有伸长的截面图，其可以被成形为跑道形、椭圆形等。图3A示出凸块结构114’的轴线(诸如轴线301、302和303)基本上都指向封装件110’的中心“C”。与衬底120类似的衬底(未示出)的SRO也被设计成具有与凸块结构114’匹配的轮廓和定向，凸块结构114’会与填充SRO的焊料层接合。凸块结构114’和衬底上的SRO的轴线基本上指向中心“C”的设置旨在降低接合工艺期间由热循环引起的应力。热循环会导致封装件和衬底从封装件和衬底的中心向外部各个方向扩展。
图3B示出根据一些实施例的四个相邻接合结构115’的BN1、BN2、BN3和BN4的俯视图。图3A中的凸块结构114’的bN1、bN2、bN3和bN4分别与接合结构115’的BN1、BN2、BN3和BN4对应的关联。图3B示出铜柱112’的轮廓、用“+”符号标记的SRO117’的轮廓、以及这些接合结构115’的焊料层220’的虚线轮廓。在热循环之前，接合结构115’的轮廓与SRO117’的轮廓基本上匹配。由于封装件110’和衬底120’之间的CTE不同，衬底120’的边缘比封装件110’的边缘向外移动更多。因此，SRO117’的轮廓比铜柱112’的轮廓向边缘移动更多，尤其对靠近边缘的接合结构115’来说，如BN1、BN2、BN3和BN4。图3B示出铜柱112’的宽度是W，长度是L。L大于W。在一些实施例中，L/W在约1.1至约2.0的范围内。在一些实施例中，L/W在约1.2至约1.5的范围内。铜柱112’被成形为在每一端具有半个圆的跑道形。根据一些实施例，由于铜柱112’和SRO117’相对移动的差值，所以被润湿(通过焊料层220’)的铜柱侧壁的长度等于或者小于约L-W/2。焊料层220’，其为填充SRO117’的焊料层220和凸块结构114’的焊料层113’的混合物，被拉向封装件结构110’/120’的边缘。
图3B示出的铜柱112’和SRO117’的伸长截面图成形为类似跑道形。然而，也可以使用诸如椭圆形、圆角矩形等的其他类型的伸长截面图。
图3C示出根据一些实施例的沿虚线I’-I’切开的接合结构115’的BN3和BN1的截面图。图3C示出BN1和BN3的SRO117’比封装件110’上的凸块结构114’的铜柱112’向边缘移动更多。由于移动，朝向接合封装件中心的铜柱112’的前表面区域FC’没有被焊料层220’润湿。相反，朝向边缘的铜柱112’的背表面区域FE’被焊料层220’润湿。图3C还示出焊料层220’的边缘SE’延伸至SRO117’的边缘RE’之外。此外，接合结构115’的BN1和BN3之间的间隔被缩短至SV’。
图3D示出根据一些实施例的沿虚线J’-J’切开的接合结构115’的BN1和BN2的截面图。图3D示出接合结构115’的BN1和BN2之间伸出的焊料层220’使得它们之间的间隔缩短为SH’。
图3B示出具有铜柱112’的四个相邻的接合结构115’，其中铜柱112’具有沿这些结构的宽度测量的节距PW和间隔SW。此外，4个相邻的接合结构115’具有沿这些结构的长度测量的节距为PL和间隔为SL的铜柱112’。由于伸出的焊料层220’，结构BN1和BN2之间的间隔被减小为SH’。如果维持节距PW等于图2B的P，则间隔SW大于图2B的S。因此，间隔SH’大于SH，并且相邻的接合结构115’(诸如BN1和BN2)之间不太可能缩短。
同样，由于伸出的焊料层220’，结构BN1和BN3之间的间隔减小为SV’。如果维持节距PL等于图2B的P，则间隔SL小、于图2B的S。然而，由于焊料层220’的伸出仅发生在铜柱的边缘侧上而不是远离每一边缘的另一侧上，所以接合工艺之后间隔SV’大致等于或者略微小于上述的SV。BN1和BN3之间或者BN2和BN4之间的间隔缩短不必考虑。在一些实施例中，PL和PW等于或者大于约40μm。在一些实施例中，PL和PW在40μm至约200μm的范围内。在一些实施例中，SL和SW等于或者大于约20μm。在一些实施例中，SL和SW在20μm至约150μm的范围内。在一些实施例中，L/W的比值大于1，诸如大于约1.05。在一些实施例中，L/W是在约1.1至约1.5的范围内。
上面描述的图3B至图3D涉及伸长的SRO117’。然而，可以将伸长的铜柱112’接合至SRO117(圆形)。图3A至图3D示出的实施例中包括将一个组内相邻的接合结构115’设置成与平行轴线诸如轴线Y1和Y2对准。在封装结构(110’/120’)上具有许多组接合结构115’。图4示出根据一些实施例的接合结构组的布置。如图4所示，接合结构被分成20组。每一组中伸长的接合结构都具有基本上指向封装结构400的中心C的轴线。每一组中的接合结构的轴线基本上平行。图4中的20组仅是一个实例。也可以使用组的其他布置。
此外，图3B示出将接合结构115’的端部(或者尖端)诸如T1和T2对准以形成连接T1和T2的线X1，X1与轴线Y1和Y2基本上垂直(或者成90°)。图3B示出接合结构BN4和BN3的最宽的部分WN4和WN3基本上对准。由于伸出的焊料层220’，最宽部分的宽度WW大于宽度W。
然而，连接接合结构115’的端部的线可以与轴线成一个角度。图5示出根据一些实施例的接合结构115”的BM1、BM2、BM3和BM4的俯视图。BM3具有轴线Y1’。对准BM2和BM4以具有轴线Y2’。Y1’和Y2’基本上平行。如图5所示，分别与BM3和BM4的端部T1’和T2’连接的线X1’与Y2’成角α。在一些实施例中，角α小于90°。在一些实施例中，角α是在约30°至约60°的范围内。当角α小于90°时，接合结构的最宽部分与相邻的接合结构的最宽部分并不对准。由于图5示出的角α不是90°，所以BM4的最宽部分WM4与BM3的最宽部分WM3并不对准。相对比的，图3B的接合结构BN3和BN4的最宽部分是对准的。图5中相邻的接合结构的最宽部分的不对准使得接合结构的节距PM小于图3B的节距PW。在一些实施例中，角α小于约45°。在一些实施例中，节距PM等于或者大于约20μm。在一些实施例中，节距PM是在约20μm至约150μm的范围内。在一些实施例中，相邻的凸块之间的间隔SM在约10μm至约130μm的范围内。因此，根据一些实施例，接合结构以小于90°的角α对准。
除了扩大相邻的接合结构之间的间隔以减少缩短的可能之外，上述布置为轴线基本上指向封装结构中心的伸长的接合结构还减少了界面层裂。接合工艺可能会对接合结构施加大量的应力。为减小施加到接合结构的应力，在将封装件和衬底接合以支撑接合结构之后，还常常在封装件(在诸如封装件110或者110’)和衬底(诸如衬底120或者120’)之间的空隙之间施加底部填充物。底部填充物由聚合物形成，诸如树脂、环氧树脂或者其他合适的材料。在一些实施例中，底部填充物还包括诸如二氧化硅的填充料以调节底部填充物的机械强度。接合结构之间的额外空间允许底部填充物填充在该空间中从而支撑接合结构。进一步地，在施加底部填充物之前，用于覆盖封装件或者衬底上的焊料层(诸如层113和220)的残留焊剂在封装件和衬底接合到一起之后保留在封装件或衬底上，该残留焊剂通过等离子体清洁工艺去除。接合结构之间的额外空间还改善了焊剂清洁工艺。因此，施加的底部填充物可以与接合结构、封装件和衬底的表面更好地接触。可靠性测试结果显示：与图2A至图2D所描述的圆形结构相比，图3A至图3D和图5中所描述的具有伸长的凸块结构和SRO的接合结构表现出更少的界面层裂故障。因此，具有伸长的凸块结构和SRO的接合结构有明显的优势。
以上所描述的实施例在封装结构的边缘附近提供了伸长的接合结构，使基本上朝向封装结构的中心的铜柱的侧壁免于焊料润湿。焊料润湿发生在这些接合结构的铜柱的另一侧。伸长的接合结构以不同的排列布置并且减少了相邻的接合结构之间间隔缩短的可能性。此外，伸长的接合结构改善了可靠性性能。
在一些实施例中，提供了一种封装结构。该封装结构包括具有连接结构的管芯封装件，该连接结构包括铜柱。铜柱具有第一伸长的截面区域。该封装结构还包括衬底，衬底具有填充位于金属焊盘上方的开口的焊料层，并且焊料层与金属焊盘直接接触。开口具有第二伸长的截面区域，并且铜柱接合至焊料层以形成接合结构。铜柱朝向封装结构的中心的表面未被焊料层润湿，而铜柱不朝向封装结构的中心的表面被焊料层润湿。
在一些实施例中，提供了一种封装结构。该封装结构包括多个接合结构，并且多个接合结构中的每一个都包括铜柱和焊料层。铜柱接合至封装件并且焊料层接合至衬底的金属焊盘，并且多个接合结构被分成多组。多组中的每一组中的接合结构具有相互平行的轴线，并且它们的轴线基本上指向封装结构的中心。
在又一些实施例中，提供了一种封装结构。该封装结构包括具有多个铜柱的管芯封装件，并且每一个铜柱都具有第一伸长的截面区域。该封装结构包括衬底，所述衬底具有填充位于多个金属焊盘上方的多个开口的焊料层，并且焊料层与多个金属焊盘直接接触。所述多个开口中的每一个都具有第二伸长的截面区域，并且多个铜柱接合至焊料层以形成多个接合结构。多个铜柱的朝向封装结构的中心的边缘未被焊料层润湿，并且多个铜柱被焊料层润湿的长度小于多个铜柱的长度。
尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的实施例的构思和范围的情况下，进行各种改变、替换和更改。例如，本领域技术人员应该理解本文所描述的许多部件、功能、工艺和材料可以在本发明的范围内作各种变化。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明应很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。

Claims (10)

1.一种封装结构，包括：
管芯封装件，具有包括铜柱的连接结构，所述铜柱具有第一伸长的截面区域；以及
衬底，具有填充金属焊盘上方的开口的焊料层，所述焊料层与所述金属焊盘直接接触，所述铜柱接合至所述焊料层以形成接合结构；所述铜柱朝向所述封装结构的中心的表面未被所述焊料层润湿，而所述铜柱不朝向所述封装结构的中心的表面被所述焊料层润湿。
2.根据权利要求1所述的封装结构，其中，所述铜柱被所述焊料层润湿的长度比所述铜柱的长度小所述铜柱的宽度的至少一半。
3.根据权利要求1所述的封装结构，其中，所述开口具有第二伸长的截面区域，所述第一伸长的截面区域的第一轴线与所述第二伸长的截面区域的第二轴线对准。
4.根据权利要求1所述的封装结构，其中，所述接合结构的轴线基本上指向所述封装结构的中心。
5.一种封装结构，包括：
多个接合结构，所述多个接合结构中的每一个都包括铜柱和焊料层，所述铜柱接合至封装件并且所述焊料层接合至衬底的金属焊盘，所述多个接合结构均具有伸长的形状并且被分成多组，所述多组的每一组中的接合结构都具有相互平行的轴线，并且它们的轴线基本上都指向所述封装结构的中心。
6.一种封装结构，包括：
具有多个铜柱的管芯封装件，每一个铜柱都具有第一伸长的截面区域；以及
具有焊料层的衬底，所述焊料层填充多个金属焊盘上方的多个开口，所述焊料层与所述多个金属焊盘直接接触，每一个开口都具有第二伸长的截面区域，所述多个铜柱接合至所述焊料层以形成多个接合结构；所述多个铜柱朝向所述封装结构的中心的边缘未被所述焊料层润湿，并且所述多个铜柱被所述焊料层润湿的长度小于所述多个铜柱的长度。
7.根据权利要求6所述的封装结构，其中，所述多个接合结构中的每一个都具有基本上指向所述封装结构的所述中心的轴线。
8.根据权利要求7所述的封装结构，其中，所述多个接合结构中的两个相邻接合结构具有平行的轴线。
9.根据权利要求8所述的封装结构，其中，所述多个接合结构中的两个相邻接合结构的顶端形成一条线，这一条线垂直于相邻的接合结构的轴线。
10.根据权利要求6所述的封装结构，其中，所述多个接合结构中的两个相邻接合结构的顶端形成一条线，这一条线与所述多个接合结构中的一个的轴线形成一角度，所述角度在约30°至约60°的范围内。
CN201310076571.9A 2012-08-17 2013-03-11 用于封装件和衬底的接合结构 Active CN103594443B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261684565P 2012-08-17 2012-08-17
US61/684,565 2012-08-17
US13/667,306 2012-11-02
US13/667,306 US8829673B2 (en) 2012-08-17 2012-11-02 Bonded structures for package and substrate

Publications (2)

Publication Number Publication Date
CN103594443A true CN103594443A (zh) 2014-02-19
CN103594443B CN103594443B (zh) 2017-04-12

Family

ID=50084522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310076571.9A Active CN103594443B (zh) 2012-08-17 2013-03-11 用于封装件和衬底的接合结构

Country Status (1)

Country Link
CN (1) CN103594443B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990291A (zh) * 2015-03-16 2016-10-05 台湾积体电路制造股份有限公司 用于管芯探测的结构
CN107123629A (zh) * 2016-02-24 2017-09-01 矽品精密工业股份有限公司 封装结构
TWI777512B (zh) * 2020-04-27 2022-09-11 台灣積體電路製造股份有限公司 封裝構件的結合方法及封裝結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145199A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd 半導体装置
US20080217384A1 (en) * 2007-03-05 2008-09-11 International Business Machines Corporation Elliptic c4 with optimal orientation for enhanced reliability in electronic packages
US20120086123A1 (en) * 2010-10-06 2012-04-12 Samsung Electronics Co., Ltd. Semiconductor assembly and semiconductor package including a solder channel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145199A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd 半導体装置
US20080217384A1 (en) * 2007-03-05 2008-09-11 International Business Machines Corporation Elliptic c4 with optimal orientation for enhanced reliability in electronic packages
US20120086123A1 (en) * 2010-10-06 2012-04-12 Samsung Electronics Co., Ltd. Semiconductor assembly and semiconductor package including a solder channel

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990291A (zh) * 2015-03-16 2016-10-05 台湾积体电路制造股份有限公司 用于管芯探测的结构
CN105990291B (zh) * 2015-03-16 2018-11-27 台湾积体电路制造股份有限公司 用于管芯探测的结构
CN107123629A (zh) * 2016-02-24 2017-09-01 矽品精密工业股份有限公司 封装结构
TWI777512B (zh) * 2020-04-27 2022-09-11 台灣積體電路製造股份有限公司 封裝構件的結合方法及封裝結構
US11488898B2 (en) 2020-04-27 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Bump joint structure with distortion and method forming same

Also Published As

Publication number Publication date
CN103594443B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
US10559546B2 (en) Package on package structure and method for forming the same
US10515917B2 (en) Bump on pad (BOP) bonding structure in semiconductor packaged device
US9397059B2 (en) Bonded structures for package and substrate
US11088102B2 (en) Bonded structures for package and substrate
US9673182B2 (en) Package on package bonding structure and method for forming the same
US8969191B2 (en) Mechanisms for forming package structure
US8901726B2 (en) Package on package structure and method of manufacturing the same
CN103594443A (zh) 用于封装件和衬底的接合结构
US11264342B2 (en) Package on package structure and method for forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant