WO2020204493A1 - 인터포저 및 그 제조방법 - Google Patents

인터포저 및 그 제조방법 Download PDF

Info

Publication number
WO2020204493A1
WO2020204493A1 PCT/KR2020/004219 KR2020004219W WO2020204493A1 WO 2020204493 A1 WO2020204493 A1 WO 2020204493A1 KR 2020004219 W KR2020004219 W KR 2020004219W WO 2020204493 A1 WO2020204493 A1 WO 2020204493A1
Authority
WO
WIPO (PCT)
Prior art keywords
interposer
via hole
green sheet
electrode
connection electrode
Prior art date
Application number
PCT/KR2020/004219
Other languages
English (en)
French (fr)
Inventor
오창우
이길선
신정균
안영준
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200036855A external-priority patent/KR102387826B1/ko
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Publication of WO2020204493A1 publication Critical patent/WO2020204493A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Definitions

  • the present invention relates to an interposer disposed between a substrate and a substrate to connect an electrical signal, and a method of manufacturing the same.
  • an interposer is a board that is additionally inserted between the integrated circuit and the circuit board when the size of the input/output pad of the integrated circuit does not match the size of the input/output pad manufactured on the circuit board.
  • the interposer includes vias having a through-type structure, and may include a multilayer wiring structure to redistribute input/output (I/O) of the integrated circuit (IC).
  • a substrate with high degree of integration can be manufactured by reducing the substrate width and increasing the number of layers instead, and reducing the thickness through fine patterns.
  • additional space for battery mounting can be secured.
  • the interposer is preferably applied in the most efficient size for conduction between multi-layered substrates. As the size of the interposer is reduced, it is difficult to manufacture an interposer without defects.
  • Patent Document 1 Public Patent Publication No. 2018-0117034 (published on October 26, 2018)
  • An object of the present invention is to provide an interposer having a multi-layered structure and a method of manufacturing the same, which has excellent dimensional stability, can implement fine patterns, and has excellent signal transmission reliability so as to contribute to high performance and miniaturization of electronic devices.
  • the interposer includes a ceramic support having at least a portion disposed along the edge of the substrate and including an upper surface and a lower surface; A connection electrode connecting an upper surface and a lower surface of the ceramic support; An upper electrode formed on the connection electrode; And a lower electrode formed under the connection electrode.
  • the ceramic support includes: a straight portion disposed in a linear shape along a partial edge of the substrate; An inclined portion disposed in an inclined shape adjacent to a partial edge or corner portion of the substrate; A curved portion disposed in a rounded shape; And a vertical bent portion arranged in a shape vertically bent from the straight portion; one or a combination of two or more selected from among the; may be arranged along the edge of the substrate.
  • the ceramic support includes a first straight portion, a second straight portion, a third straight portion, and a fourth straight portion disposed parallel to each corner of the substrate, and the first straight portion and the second straight portion , At least one of the third straight portion and the fourth straight portion may be arranged in a divided form.
  • the ceramic support includes a first straight portion, a second straight portion, a third straight portion, and a fourth straight portion disposed parallel to each corner of the substrate, and the first straight portion and the second straight portion , At least one of the third straight portion and the fourth straight portion may be disposed to be spaced apart from the other straight portion.
  • connection electrode may form a via hole passing through the ceramic support in a thickness direction, and fill the via hole with a conductive material to connect the upper and lower surfaces of the ceramic support.
  • connection electrode filled in the via hole may include a signal line and a ground line disposed outside the signal line.
  • the interposer may form a shielding material disposed on the outer surface of the ceramic support.
  • At least one cross section of the upper electrode and the lower electrode of the interposer may be wider than the cross section of the connection electrode.
  • the interposer may form a first protective layer and a second protective layer covering at least one or more portions of the upper electrode and the lower electrode.
  • At least one of the first protective layer and the second protective layer may be a ceramic layer.
  • a decoupling capacitor or a bypass capacitor may be disposed on the ceramic support.
  • the ceramic support may have a multilayer structure by stacking a plurality of ceramic supports.
  • a method of manufacturing an interposer comprises: forming a via hole in a green sheet; Charging a connection electrode in the via hole; Forming an upper electrode on the connection electrode; And forming a lower electrode under the connection electrode.
  • At least one cross section of the upper electrode and the lower electrode may be wider than the cross section of the connection electrode.
  • a first protective layer and a second protective layer may be formed to cover at least one or more portions of the upper electrode and the lower electrode.
  • the green sheet may be divided into an outer dummy, an interposer, and an inner dummy.
  • a method of manufacturing an interposer includes: forming a first via hole in a first green sheet; Forming a second via hole in the second green sheet; Bonding the first green sheet and the second green sheet so that the first via hole and the second via hole overlap each other; And after bonding the first green sheet and the second green sheet, filling a connection electrode in the first via hole and the second via hole.
  • the method of manufacturing an interposer having a multi-layered structure includes forming a third via hole in one or more third green sheets, wherein the first green sheet to the third green sheet are connected to the first via.
  • the holes to the third via holes may be bonded to overlap each other, and a connection electrode may be charged in the first to third via holes.
  • a method of manufacturing an interposer having a multi-layered structure may include forming an upper electrode over the connection electrode and forming a lower electrode under the connection electrode.
  • a first protective layer and a second protective layer may be formed to cover portions of the upper electrode and the lower electrode.
  • the first green sheet, the second green sheet, and the third green sheet may further include separating regions into an outer dummy, an interposer, and an inner dummy.
  • a method of manufacturing an interposer having a multilayer structure includes: preparing a first green sheet in which a first connection electrode is filled in a first via hole; Preparing a second green sheet in which a second connection electrode is filled in a second via hole; And bonding the first green sheet and the second green sheet so that the first connection electrode and the second connection electrode overlap each other.
  • the method of manufacturing an interposer having a multilayer structure includes: preparing at least one third green sheet in which a third connection electrode is filled in a third via hole, and includes the first green sheet to the third green sheet.
  • the sheet may be bonded so that the first to third connection electrodes overlap each other.
  • a first upper electrode and a first lower electrode are provided on upper and lower portions of the first connection electrode of the first green sheet, and a first upper electrode and a first lower electrode are provided on the upper and lower portions of the second connection electrode of the second green sheet.
  • An upper electrode and a second lower electrode are provided, and before bonding the second green sheet to an upper portion of the first green sheet, the first lower electrode of the first green sheet and the first lower electrode of the second green sheet 2 The upper electrode can be removed.
  • a method of manufacturing an interposer having a multilayer structure includes forming a first protective layer and a second protective layer covering a part of the first lower electrode of the first green sheet and the second upper electrode of the second green sheet. I can.
  • the method of manufacturing the interposer may further include separating regions of the first green sheet, the second green sheet, and the third green sheet into an outer dummy, an interposer, and an inner dummy.
  • firing the interposer at a first plasticizing temperature, and firing the inner dummy at a second plasticizing temperature, and the second plasticizing temperature may be higher than the first plasticizing temperature.
  • an interposer fired at a first plasticizing temperature is placed inside the outer dummy, and the inner dummy fired at a second plasticizing temperature is placed inside the interposer. It may include the step of.
  • first interval t1 the interval between the outer dummy and the interposer
  • second interval t2 the first interval t1 This may be wider than the second interval t2.
  • a method of manufacturing an interposer having a multi-layered structure may include firing the outer dummy, the interposer, and the inner dummy.
  • a release agent may be applied to the interposer and the inner dummy.
  • the present invention is formed of a ceramic material to reduce the size of vias or reduce the width and spacing of signal lines to enable multi-layers, so it is possible to implement a fine pattern (microcircuit) and reduce manufacturing cost. It has excellent dimensional stability because it prevents bending deformation and shrinkage through constrained sintering using a welding pile, etc., and thereby has the effect of improving the reliability of signal transmission.
  • the strength of the support can be supplemented by forming the connection electrode on the outer surface of the support, and a protective layer is disposed to expose the upper and lower electrodes of the connection electrode to more stably fix the substrate and the substrate. Therefore, it is possible to further increase the reliability of signal transmission, which can greatly contribute to the implementation of high performance and miniaturization of electronic devices.
  • FIG 1A and 1B are perspective views showing an interposer according to an embodiment of the present invention.
  • Figure 2 is an embodiment of the planar shape of the multi-layered interposer of the present invention.
  • 3A to 3E are another embodiment of the planar shape of the interposer of the present invention.
  • 4A and 4B are cross-sectional views illustrating a state in which a substrate and a substrate are connected by an interposer according to an embodiment of the present invention.
  • 5A and 5B are sectional views for explaining an interposer according to an embodiment of the present invention.
  • FIG. 6 is a flowchart showing a method of manufacturing an interposer.
  • FIG. 7 is for explaining a process of manufacturing an interposer according to an embodiment of the present invention
  • FIG. 8 is a layout diagram for plasticity and main plasticity of the interposer.
  • 9 to 12 are cross-sectional views for manufacturing an interposer of a multilayer structure.
  • 13A to 20B are diagrams of a plurality of other embodiments of the interposer of the present invention.
  • 21A to 22 are views showing various examples of via groove shapes in the interposer of the present invention.
  • FIG. 1A is a single-layered interposer
  • FIG. 1B is a multi-layered interposer.
  • the interposer 300 includes a single-layered support 310 or a multi-layered support 310A and 310B, and a connection electrode 320 connecting the upper and lower surfaces of the support 310, 310A, and 310B.
  • the supports 310, 310A, and 310B are formed of an insulating material, and are preferably formed of a ceramic material. When the supports 310, 310A, and 310B are formed of a ceramic material, the width of the connection electrode 320 is finely formed, so that it is easy to implement a microcircuit.
  • a support having a two-layer structure is illustrated, but a support having three or more layers may be used.
  • the volume of the interposer 300 is reduced, it is easy to arrange along the edges of the substrates 100 and 200, and accordingly, it is easier to implement high performance and miniaturization of the electronic device.
  • the width of the connection electrodes may be 75 ⁇ m, the distance between the connection electrodes may be 50 ⁇ m, and the diameter of the via hole may be at least 70 ⁇ m. Reducing the electrode width and the diameter of the via hole makes it easier to implement microcircuits, thereby reducing the thickness of the multilayered interposer, which can increase the reliability of signal transmission by reducing the gap between the substrate and the substrate.
  • the supports 310, 310A, and 310B are formed of a ceramic material, the manufacturing cost can be reduced, so that the interposer can be implemented at a low cost.
  • the support is formed of an epoxy (FR4) material, which is an FPCB material
  • FR4 material which is an FPCB material
  • a connection electrode width of 90 ⁇ m and a connection electrode spacing of 65 ⁇ m can be implemented, and a diameter of a via hole can be implemented up to 200 ⁇ m.
  • FR4 material it is difficult to reduce the volume of the interposer of a multilayer structure and to implement a fine pattern because it can only be stacked in one or two layers due to its own thickness.
  • connection electrode width of 5 ⁇ m and a connection electrode spacing of 5 ⁇ m can be implemented, and a via hole diameter of less than 75 ⁇ m can be implemented.
  • the silicon interposer has disadvantages that are weak against mechanical stress and a very high production cost.
  • the supports 310, 310A, and 310B are arranged in a straight line 310a arranged in a straight line along the edge of the substrate, an inclined portion 310b arranged in an inclined shape, and a rounded curved shape.
  • the curved portion 310c and the vertical bent portion 310d arranged in a shape bent vertically from the straight portion 310a may be arranged in a selected one or a combination of two or more.
  • the support may be disposed along the edge of the substrate and may be in a closed form.
  • the support may be disposed on the substrate in a rectangular shape connecting four straight portions 310a, as shown in Figure 2 (b),
  • the support may have a shape in which the inclined portion 310b and the straight portion 310a are arranged in an inclined shape adjacent to a partial edge or corner portion of the substrate.
  • the support may be arranged in a shape in which a straight portion 310a and a curved portion 310c are combined at some edges of the substrate.
  • the curved portion 310c may be an arrangement for avoiding a screw fastening portion or the like.
  • the support has a shape in which a straight portion 310a and a vertical bent portion 310d are combined, and two vertical bent portions 310d that are vertically bent from the straight portion 310a are It can be arranged in a connected shape.
  • a straight portion 310a, an inclined portion 310b and a curved portion 310c disposed in an inclined shape adjacent to a partial edge or corner portion of the substrate are combined It can be arranged in a shape.
  • the support has a shape in which a straight portion 310a, an inclined portion 310b, and a vertical bent portion 310d are combined, and the inclined portion 310b and the vertical bent portion ( 310d) may be arranged in a connected shape.
  • the support has a shape in which a straight portion 310a, an inclined portion 310b, and a curved portion 310c are combined, and the curved portion 310c has two inclined portions 310b.
  • the support is composed of a straight portion 310a and a vertical bent portion 310d, and the vertical bent portion 310d has a shape connected to the two straight portions 310a. Can be placed.
  • examples of electronic devices in which the support is disposed along the edge of the substrate may include mobile devices such as mobile phones, TVs, navigation devices, and cameras.
  • connection electrode 320 connects the upper and lower surfaces of the support.
  • a plurality of connection electrodes 320 are disposed along the length direction of the support 310.
  • the supports 310, 310A, and 310B are arranged along the edge of the substrate, but in the case of the embodiment of FIG. 2, if it was in a closed form, as shown in FIGS. 3A to 3E, an open behavior, that is, spaced between straight portions It may have a form that is not connected or connected.
  • the support 310 includes a first straight portion 361, a second straight portion 362, and a third corresponding to the four corners corresponding to the circumference of the substrate along the edge of the substrate 100, respectively. It may be composed of a straight portion 363 and a fourth straight portion 364, the first straight portion 361 and the third straight portion 363 are parallel, and the second straight portion 362 and the fourth straight portion (364) can be side by side.
  • the first straight portion 361, the second straight portion 362, the third straight portion 363, and the fourth straight portion 364 are all arranged to be spaced apart from each other. Can be.
  • the first straight portion 361 and the second straight portion 362 are connected, and the third straight portion 363 and the fourth straight portion 364 are connected, .
  • These livers can be spaced apart from each other to form so-called' ⁇ ' and'b' shapes.
  • one straight portion may be divided and spaced apart.
  • the first straight portions 361-1 and 361-2 and the third straight portions 363-1 and 363-2 are bisected, and the second straight portion 362 is It is connected to the adjacent first straight portion 361-2 and the third straight portion 363-1, and the fourth straight portion 362 has a first straight portion 361-1 and a third straight portion 363 adjacent thereto. It is connected to -2), and the space between them can be arranged apart from each other.
  • the second straight portions 362-1 and 362-2 and the fourth straight portions 364-1 and 364-2 are bisected, so that the first straight portion 361 is It is connected to the adjacent second straight portion 362-1 and the fourth straight portion 364-2, and the third straight portion 363 includes a second straight portion 362-2 and a fourth straight portion 364 adjacent thereto. It is connected to -1), and between them can be arranged spaced apart from each other.
  • a so-called'c' shape may form a symmetrical structure.
  • the first straight portion 361, the fourth straight portion 364, and the third straight portion 365 are connected, and separated from the second straight portion 362, 4 Only one of the straight portions may be arranged in a spaced form.
  • the support having an open structure as described above it is possible to alleviate deformation due to a difference in coefficient of thermal expansion from the substrate.
  • FIG. 4A is a cross-section of a single-layered interposer
  • FIG. 4B is a cross-sectional view of a multi-layered interposer.
  • the interposer 300 is a lower substrate 100
  • the upper substrate 200 are connected.
  • the lower substrate 100 and the upper substrate 200 of the interposer 300 are electrically connected through the connection electrode 320.
  • the main chip and surface-mounted device components mounted on the lower substrate 100 penetrate the upper substrate 200 through the circuit line printed on the lower substrate 100 and the connection electrode 320 of the interposer 300. It is connected to the electrode (TPV) 210 and may be connected to an auxiliary chip or the like through a circuit line printed on the upper substrate 200.
  • a main chip and surface-mounting device components may be mounted on a surface, and an auxiliary chip or the like may be mounted on the upper substrate 200.
  • the shielding material 330 may be disposed on the outer surfaces of the supports 310, 310A, and 310B.
  • the shielding material 330 is for shielding electromagnetic waves.
  • the shielding material 330 may be a conductive shielding material.
  • the shielding material 330 may be formed by coating or printing by applying plating, zinc spray, or conductive paint to the outer surface of the support.
  • the conductive material constituting the connection electrode 320, the upper electrode 320a, and the lower electrode 320b is 1 selected from silver (Ag), copper (Cu), tungsten (W), molybdenum (Mo), and nickel (Ni). It may contain more than one species.
  • the conductive material constituting the connection electrode 412 may be selected from various metals or alloys in the case of an electrically conductive material.
  • connection electrode 320 is a via hole passing through the supports 310, 310A, and 310B in the thickness direction. 311) is formed, and the via hole 311 is filled with a conductive material to connect the upper and lower surfaces of the supports 310, 310A, and 310B.
  • One or more rows of via holes 311 are formed along the length direction in the supports 310, 310A, and 310B.
  • connection electrode 320 filled in the via hole 311 includes a signal line 320-1 and a ground line 320-2 disposed outside the signal line 320-1.
  • the ground line 320-2 grounds an electromagnetic wave to have an electromagnetic wave shielding effect.
  • the via holes 311 may be formed in three or four rows along the length direction in the supports 310, 310A, and 310B. In this case, it can be composed of one ground line filled in the outermost via hole and two or three signal lines inside, or composed of one ground line filled in the outermost via hole and one power line and the remaining signal lines inside. have.
  • connection electrode 320 filled in the via hole 311 the portion exposed to the upper surface of the support bodies 310, 310A, and 310B becomes the upper electrode 320a, and the portion exposed to the lower surface of the support body 310, 310A, 310B is It becomes the lower electrode 320b.
  • the upper electrode 320a and the lower electrode 320b may be formed to have a relatively large area compared to the via hole 311.
  • ceramic protective layers 340 are formed on the upper and lower surfaces to protect the electrodes formed on the interposer.
  • the substrates 100 and 200 are stacked vertically so that the upper electrode 320a and the lower electrode 320b are connected to the through electrodes 110 and 210.
  • the ceramic material forming the supports 310, 310A and 310B may be at least one selected from low temperature co-fired ceramic (LTCC), high temperature co-fired ceramic (HTCC), and dielectric ceramic powder.
  • LTCC low temperature co-fired ceramic
  • HTCC high temperature co-fired ceramic
  • dielectric ceramic powder may be at least one selected from low temperature co-fired ceramic (LTCC), high temperature co-fired ceramic (HTCC), and dielectric ceramic powder.
  • LTCC may contain glass and ceramic additives.
  • HTCC may contain alumina (Al2O3) powder and other additives.
  • the green sheet 400 may use a roll-shaped green sheet.
  • a step (S-3) of forming a via hole 411 in one green sheet 410 among a plurality of green sheets may be included.
  • the via hole 411 may be formed by various methods, and for example, punching or the like may be used.
  • the step of charging the connection electrode 412 (S-4) may be included.
  • the step of forming the upper electrode 413 on the connection electrode 412 (S-5) may be included.
  • the upper electrode 413 may be larger than the size of the connection electrode 412 to increase electrode contact efficiency with the upper substrate.
  • a step (S-6) of laminating the protective layer 414 on a part of the upper electrode 413 may be included.
  • the protective layer 414 serves to protect the upper electrode 413 from the outside, and preferably, a ceramic layer may be used.
  • the step of separating the region into an outer dummy 410, an interposer 411A, and an inner dummy 410X and 410Y. (S-7) may be included.
  • the interposer 411A when only the interposer 411A is fired, or the outer dummy 410, the interposer 411A, and all of the inner dummy 410X and 410Y are fired, the interposer 411A based on ceramic is During sintering, it is accompanied by a shrinkage deformation of about 10-20%. That is, the interposer 411A undergoes deformation such as distortion at the sintering temperature.
  • the firing step can be divided and proceeded as follows.
  • firing the interposer 411A at a first plasticizing temperature, and firing the inner dummy 410X and 410Y at a second plasticizing temperature (S-8) may be included. have.
  • the inner dummy 410X and 410Y contract more than the interposer 411A contracts.
  • the second plasticity temperature may be higher than the first plasticity temperature by 10°C or more, and preferably 30°C or more. And, more preferably, it may be higher than 50 °C. However, if the second plasticizing temperature is 200°C or higher than the first plasticizing temperature, the amount of contraction of the inner dummy 410X and 410Y is too different from that of the interposer 411A, which is not preferable.
  • the first plasticizing temperature and the second plasticizing temperature may be 650° C. to 850° C., but may vary depending on the material of the ceramic.
  • the interposer 411A fired at the first plasticizing temperature and the inner dummy fired at the second plasticizing temperature 410X and 410Y inside the outer dummy 410 It may include the step of arranging (S-9).
  • a first gap t1 is formed between the outer dummy 410 and the interposer 411A, and the interposer 411A and the inner side
  • a second gap t2 is formed between the dummy 410X and 410Y.
  • the outer dummy 410 does not have to be plasticized, contraction does not occur, and only the interposer 411A and the inner dummy 410X and 410Y contract, so that the first gap may be wider than the second gap.
  • the main firing temperature may be 850°C to 950°C, but may vary depending on the material of the ceramic.
  • the interposer 411A is replaced with the outer dummy 410 or the inner dummy 410X and 410Y after the main firing.
  • the interposer 411A and the inner dummy 410X, 410Y are subjected to main firing after varying the plasticizing temperature, the interposer 411A is easily separated from the outer dummy 410 or the inner dummy 410X, 410Y. There are also advantages to be able to do.
  • the interposer 411A and the inner dummy (410X, 410Y) are plasticized, and the step of applying a release agent to the surfaces of the interposer (411A) and the inner dummy (410X, 410Y) before the main firing may be further included.
  • a release agent By using a release agent, the interposer 411A can be easily separated from the outer dummy 410 or the inner dummy 410X and 410Y.
  • boron nitride is used as a release agent, the release property and heat resistance can be excellent at high temperature.
  • a method of manufacturing an interposer by forming a via hole in a plurality of green sheets, bonding each green sheet, and filling a connection electrode will be described.
  • a via hole 311-1 may be formed in the support 310-1.
  • a via hole 311-2 is formed in the support 310-2, and as shown in FIG. 9B, the via hole 311-1 and the via hole 311-2 overlap.
  • the support 310-1 and the support 310-2 can be joined.
  • a conductor is charged in the via holes 311-1 and 311-2 at a time to form connection electrodes 321 and 322, and the upper portion of the connection electrode 321
  • An upper electrode 321a may be formed on the upper electrode 321a, and a lower electrode 322b may be formed under the connection electrode 322.
  • a protective layer 340 may be formed.
  • a ceramic protective layer may be preferably used as a material of the protective layer 340.
  • the protective layer 340 covers the supports 310-1 and 310-2, but covers portions of the upper electrode 321a and the lower electrode 322b to protect the electrode. May be.
  • FIG. 9 a method of manufacturing an interposer having a two-layer structure is described, but FIG. 10 illustrates a method of manufacturing an interposer having a four-layer structure.
  • a via hole 311-1 may be formed in the support 310-1.
  • via holes 311-2, 311-3, and 311-4 are formed in the support 310-2, 310-3, and 310-4, and as shown in FIG. 10B, via holes 311-1 and 311-2
  • the supports 310-1,310-2,310-3,310-4 may be bonded so that the 311-3,311-4) overlap.
  • connection electrodes 321, 322, 323, and 324 a conductor is charged in the via holes 311-1, 311-2, 311-3, 311-4 at a time to form connection electrodes 321, 322, 323, and 324, and the connection electrode 321
  • the upper electrode 321a may be formed on the upper part of and the lower electrode 322b may be formed under the connection electrode 322.
  • a protective layer 340 may be formed. In (c) of FIG. 10, the protective layer 340 covers the supports 310-1 and 310-2, but covers a part of the upper electrode 321a and the lower electrode 322b to protect the electrode. May be.
  • FIGS. 9 and 10 an interposer having a two-layer and four-layer support has been exemplarily described, but an interposer having a plurality of supports is also within the scope of the present invention.
  • a method of manufacturing an interposer having a multilayer structure using a connection electrode and a plurality of green sheets including an upper electrode and a lower electrode will be described.
  • a support 310-1 including a connection electrode 321, an upper electrode 321a, and a lower electrode is prepared.
  • a support 310-2 including a connection electrode 322 and an upper electrode and a lower electrode 321b is prepared, and the lower electrode of the support 310-1 and the upper electrode of the support 310-2 are After removal, as shown in (b) of FIG. 11, the support 310-1 and the support 310-2 may be bonded so that the connection electrode 321 and the connection electrode 322 overlap each other.
  • a protective layer 340 may be formed on the supports 310-1 and 310-2.
  • the protective layer 340 covers the supports 310-1 and 310-2, but covers a portion of the upper electrode 321a and the lower electrode 322b to protect the electrode. May be.
  • FIG. 11 illustrates a method of manufacturing an interposer having a two-layer structure
  • FIG. 12 illustrates a method of manufacturing an interposer having a four-layer structure.
  • a support 310-1 including a connection electrode 321, an upper electrode 321a, and a lower electrode is prepared.
  • the connection electrodes 322, 323, and 324 and the supports 310-2, 310-3, and 310-4 having an upper electrode and a lower electrode are prepared, and the lower electrode of the support 310-1 and the upper electrode of the support 310-2 , Remove the upper electrode and the lower electrode of the support (310-3,310-4).
  • the supports 310-1, 310-2, 310-3, and 310-4 may be bonded so that the connection electrodes 321, 322, 323 and 324 overlap each other.
  • a protective layer 340 may be formed on the supports 310-1 and 310-2.
  • the protective layer 340 covers the supports 310-1 and 310-2, but may serve to protect the electrode by covering a portion of the upper electrode 321a and the lower electrode 322b. .
  • FIGS. 11 and 12 an interposer having two and four layers of support has been exemplarily described, but an interposer having a plurality of supports also falls within the scope of the present invention.
  • 13A to 20B show a plurality of other embodiments of the interposer of the present invention, respectively.
  • FIG. 13A is a single structure
  • FIG. 13B is an interposer of a multilayer structure.
  • the connection electrode 320-1 is the outer surface of the supports 310, 310A, and 310B. It is disposed on and can connect the upper and lower surfaces of the supports 310, 310A, and 310B.
  • a portion of the connection electrode 320-1 connected to the upper surface of the supports 310, 310A, and 310B becomes the upper electrode 320a-1
  • the portion connected to the lower surface of the support 310, 310A, 310B is the lower electrode 320b- 1) becomes.
  • the length and shape of the upper electrode 320a-1 and the lower electrode 320b-1 can be variously designed to correspond to the electrode positions of the substrate connected to the interposer 300-1.
  • connection electrode 320-1 When the connection electrode 320-1 is disposed on the outer surfaces of the supports 310, 310A, and 310B, it is not necessary to form via holes in the supports 310, 310A, and 310B.
  • the via holes are formed in the supports 310, 310A, 310B, there is a limitation in drilling and the strength of the support is weakened due to the via holes. Therefore, by disposing the connection electrode 320-1 on the outer surfaces of the supports 310, 310A and 310B, the strength of the supports 310, 310A and 310B may be compensated for the weakness of weakening due to the via hole.
  • a plurality of connection electrodes 320-1 may be formed at predetermined intervals along the length direction of the supports 310, 310A and 310B.
  • a shielding material 330-1 for shielding electromagnetic waves is disposed on the outer surfaces of the supports 310, 310A and 310B.
  • the shielding material 330-1 is disposed on the outer surfaces of the supports 310, 310A and 310B to cover the connection electrode 320-1 of the remaining portions except for the upper electrode and the lower electrode.
  • the shielding material 330-1 is made of a non-conductive shielding material. 13A and 13B, since the shielding material 330-1 and the connection electrode come into contact with each other, the shielding material 330-1 is preferably a non-conductive shielding material in order to prevent a short circuit.
  • ferrite may be applied as a non-conductive shielding material, and may be formed by coating or spraying ferrite on the outer surfaces of the supports 310, 310A, and 310B on which the connection electrodes are formed.
  • the interposer 300-2 referred to in FIGS. 14A (single structure) and FIG. 14B (multi-layer structure) has a connection electrode 320-2 on the outer surfaces of the supports 310.310A and 310B.
  • a conductive material may be filled in the concave via groove 311a to connect the upper and lower surfaces of the supports 310.310A and 310B.
  • the via groove 311a forms a via hole 311 in the support body 310.310A, 310B in the thickness direction and divides the via hole 311 or opens one side of the via hole 311.
  • connection electrode 320-2 forms a via hole 311 in the support body 310.310A, 310B in the thickness direction and fills the via hole 311 with a conductive material, and then the support body ( 310, 310A, 310B) may be cut and formed. Cutting the supports 310, 310A, 310B can be formed by punching into a frame shape in a mold.
  • a shielding material 330-2 for shielding electromagnetic waves is disposed on the outer surfaces of the supports 310, 310A, and 310B.
  • the shielding material is disposed so as to cover the connection electrode 320-2 on the outer surface of the support.
  • the shielding material 330-2 is preferably a non-conductive shielding material.
  • connection electrode 320-1 when the connection electrode 320-1 is disposed on the outer surfaces of the supports 310, 310A, and 310B, there is an advantage that via holes do not need to be formed in the supports 310, 310A, and 310B. , It may be difficult to uniformly coat the shielding material 330-2 due to the thickness of the connection electrode 320-1 formed on the outer surface of the support 310, 310A, 310B, and the support coated with the shielding material 330-1 The outer surfaces of (310, 310A, 310B) may not be uniform.
  • a via groove 311a concavely formed on the outer surfaces of the supports 310, 310A, and 310B is formed, and the via groove 311a is filled with a conductive material to form a connection electrode 320-
  • the connection electrode 320-2 does not protrude from the outer surface of the support body and the support body 310, 310A, 310B It can form the same surface as the outer surface of. This enables uniform coating of the shielding material 330-2, and makes the outer surfaces of the supports 310, 310A, and 310B coated with the shielding material 330-2 a uniform surface.
  • connection electrode 320-2 a portion connected to the upper surface of the supports 310, 310A, and 310B becomes the upper electrode 320a-2, and the portion connected to the lower surface of the support 310, 310A, 310B is the lower electrode 320b- 2) becomes.
  • the lengths and shapes of the upper electrode 320a-2 and the lower electrode 320b-2 may be variously designed to correspond to the electrode positions of the substrate connected to the interposer 300-2.
  • the interposer 300-3 shown in FIGS. 15A (single structure), 15B (multilayer structure), 16A (single structure), and 16B (multilayer structure) is a connection electrode 320-3.
  • the connection electrode 320-3 a portion connected to the upper surface of the supports 310, 310A, and 310B becomes the upper electrode 320a-3, and the portion connected with the lower surface of the support 310, 310A, 310B is the lower electrode 320b- 3) becomes.
  • a shielding material 330-3 for shielding electromagnetic waves is disposed on the outer surfaces of the supports 310, 310A, and 310B.
  • connection electrode 320-3 contacts the upper surface of the support 310, 310A, 310B on the outer surface of the support 310, 310A, 310B, and the connection electrode 320-3 is the support ( At least a portion of the lower portion of the electrode in contact with the lower surfaces of the 310, 310A, and 310B) may be provided with a concave portion 331 to expose.
  • the concave portion 331 is for improving the adhesion between the substrate, the upper electrode, and the lower electrode.
  • the upper electrode and lower electrode are exposed from the connection electrode 320-3, it is easy to secure a soldering area and is advantageous for tolerances during assembly, and the adhesion strength between the substrate and the connection electrode 320-3 can be increased.
  • the concave portion 331 is preferably in a rounded shape to maximize the electromagnetic wave shielding effect by the shielding material 330-3 while maximizing the adhesion strength by exposing only the lower electrode and the upper electrode of the connection electrode 320-3. Do.
  • the concave portion 331 has an upper electrode in contact with the upper surface of the support body 310, 310A, and 310B, and the connection electrode 320-3 in contact with the lower surface of the support body 310, 310A, 310B. All are formed under the electrode to expose the upper electrode and the lower electrode of the connection electrode 320-3.
  • the interposer 300-4 referred to in FIGS. 17A (single structure), 17B (multilayer structure) and FIGS. 18A (single structure), and FIG. 18B (multilayer structure) includes a connection electrode 320-4 having a support ( 310, 310A, 310B) and may be arranged to connect the upper and lower surfaces of the supports 310, 310A, 310B.
  • a portion connected to the upper surface of the supports 310, 310A, and 310B becomes the upper electrode 320a-4, and the portion connected with the lower surface of the support 310, 310A, 310B is the lower electrode 320b- 4) becomes.
  • a shielding material 330-4 for shielding electromagnetic waves is disposed on the outer surfaces of the supports 310, 310A, and 310B.
  • the concave portion 331 may be configured such that the connection electrode 320-4 is formed under the electrode in contact with the lower surfaces of the supports 310, 310A, and 310B to expose the lower electrode of the connection electrode 320-4.
  • the concave portion 331 is configured such that the connection electrode 320-4 is formed on the electrode in contact with the upper surfaces of the supports 310, 310A, and 310B to expose the upper electrode of the connection electrode 320-4. You may.
  • connection electrode 320-4 is regularly located on the upper electrode in contact with the upper surfaces of the supports 310, 310A, and 310B, and the connection electrode 320-4 under the electrode in contact with the lower surfaces of the supports 310, 310A, 310B. It may be formed alternately or irregularly to alternately expose the upper electrode and the lower electrode of the connection electrode 320-4. In this case, the electromagnetic wave shielding effect can be maximized while increasing the adhesion strength.
  • the interposer 300-5 referred to in FIGS. 19A (single structure) and FIG. 19B (multi-layer structure) has a connection electrode other than the supports 310, 310A, and 310B, as shown in FIGS. 5A and 5B.
  • a conductive material may be filled in the via groove 311a formed on the side surface to connect the upper and lower surfaces of the supports 310, 310A, and 310B.
  • a shielding material 330-5 for shielding electromagnetic waves is disposed on the outer surfaces of the supports 310, 310A, and 310B.
  • the shielding material may be disposed to cover the connection electrode 320 on the outer surfaces of the supports 310, 310A, and 310B.
  • the shielding material 330-5 is preferably a non-conductive shielding material.
  • a decoupling capacitor 340 may be disposed on the supports 310, 310A, and 310B.
  • the decoupling capacitor 340 may be disposed in the supports 310, 310A, and 310B, and one side may be connected to the upper electrode 320a-5 and the opposite side may be connected to the lower electrode 320b-5.
  • the decoupling capacitor 340 may be formed in the process of forming internal electrodes on the supports 310, 310A, and 310B.
  • the decoupling capacitor 340 protects the circuit by separating it from the noise and circuit of high-frequency components carried on the power line or signal line.
  • the decoupling capacitor 340 may be disposed between the signal line and the ground line when there are two connection electrodes.
  • a bypass capacitor may be disposed on the supports 310, 310A, and 310B. It protects the circuit by bypassing the high-frequency component noise on the power line or signal line to the ground.
  • connection electrodes 320-6 are concave formed on both sides of the supports 310, 310A, and 310B.
  • the via groove may be filled with a conductive material to connect the upper and lower surfaces of the supports 310, 310A, and 310B.
  • connection electrode 320-6 may include a signal line 320-1 and a ground line 320-2.
  • a shielding material 330-6 for shielding electromagnetic waves is disposed on the outer surfaces of the supports 310, 310A, and 310B.
  • the shielding material 330-6 is preferably a non-conductive shielding material.
  • the common mode filter 350 may be disposed on the supports 310, 310A, and 310B.
  • the common mode filter 350 may be a stacked common mode filter configured by stacking internal electrodes on support bodies 310, 310A, and 310B formed in multiple layers.
  • the common mode filter 350 selects and transmits only a desired signal with a noise removal filter using magnetic properties of a magnetic material.
  • the via groove 311a forms a via hole 311 in the thickness direction in the support bodies 310, 310A, 310B, and the via hole 311 ) Or cut out the supports 310, 310A, and 310B to open one side of the via hole 311.
  • the support bodies 310, 310A, and 310B have via grooves 311a formed in recesses on the outer surfaces thereof.
  • the via groove 311a may be formed on one or both sides of the support 310, 310A, 310B, and the via groove 311a is filled with a conductive material to connect the upper and lower surfaces of the support 310, 310A, 310B.
  • the connecting electrode 320 is formed.
  • the support 310, 310A, 310B is formed with the via groove 311a concave on the outer surface, the area of the via is smaller than that of FIGS. 5A and 5B, and the via does not penetrate the middle of the support. It is easier to secure the strength of. In addition, since one via hole is cut in the support and used in both supports, the number of via holes punched into the support can be reduced.
  • the via holes 311, 311-1, and 311-2 formed by punching into the support may have various shapes such as a circular shape, a long hole shape, and a square shape.
  • the circular via hole 311 may form a via groove by cutting a position inclined toward one side away from the center line without halving the circle.
  • the long hole type via hole 311-1 may form a via groove by cutting the support in a form in which the long hole is halved.
  • the rectangular via hole 311-2 may form a via groove by cutting the support in a form in which the square is divided into half.
  • the height of the entire support may be 5 mm or less.
  • the size of the via hole formed in the support may be in the range of 0.15 mm to 1.1 mm, and the via hole may be formed by drilling the support vertically without a stacked structure.
  • the internal electrodes (internal circuit) formed on the support can be implemented by laminating ceramic green sheets to implement various internal multilayer circuit patterns.
  • the shielding material may be combined with various metal frames such as SUS and nickel silver, and when a conductive shielding material is applied, it may be formed by conductive treatment or plating on various metal frames such as SUS and nickel silver.
  • Conductive treatment may be performed by coating a carbon-based metal frame or a paste such as silver, copper, tungsten, molybdenum, or the like, and plating nickel, copper, tin, silver, gold, palladium, or the like on the metal frame.
  • interposer can be applied by mixing embodiments, other embodiments, and still other embodiments.
  • the interposer of the present invention is formed of a ceramic material so that a fine pattern (microcircuit) can be implemented and manufacturing cost can be reduced, and even though it is formed of a ceramic material, dimensional stability is prevented through constrained sintering. Is excellent, and for this reason, the reliability of signal transmission is excellent.
  • the substrate and the substrate can be more stably fixed, thereby increasing the reliability of signal transmission.
  • the internal circuit is protected from high frequency, and noise is removed to enable more reliable signal transmission.
  • the interposer is disposed between the substrate and the substrate to connect electrical signals.
  • the present invention is not limited thereto, and the interposer may connect a substrate to a chipset or a board to a board.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 적어도 일부가 기판 가장자리를 따라 배치되며 상면과 하면을 포함하는 세라믹 지지체, 상기 세라믹 지지체의 상면과 하면을 연결하는 연결 전극 및 상기 세라믹 지지체의 외측면에 배치되는 차폐재를 포함하는 것을 특징으로 하는 다층구조의 인터포저와 이의 제조방법으로서, 본 발명의 다층구조의 인터포저는 치수 안정성이 우수하고, 미세패턴 구현이 가능하며 신호전송의 신뢰성이 우수하고, 최소한의 크기를 갖는 인터포저의 구조적 문제로 인한 불량이 없도록 한다.

Description

인터포저 및 그 제조방법
본 발명은 기판과 기판 사이에 배치되어 전기적 신호를 연결시키는 인터포저 및 그의 제조방법에 관한 것이다.
일반적으로 인터포저(interposer)는 집적회로의 입출력 패드 크기가 회로 기판에 제작된 입출력 패드의 크기와 맞지 않을 때, 집적회로와 회로 기판 사이에 추가적으로 삽입하는 기판이다.
인터포저는 관통형 구조의 비아를 포함하고 있으며 집적회로(IC)의 입출력(I/O)을 재분배하기 위해 다층 배선 구조를 포함할 수 있다.
최근 들어, 카메라, 디스플레이, 스마트폰 등의 고성능화 추세로 데이터의 처리량이 늘어남에 따라, 배터리의 수명을 늘리기 위해 배터리의 면적은 키우고 대신 기판 면적은 줄이고 있다.
기판 면적을 줄이기 위해서는 기판 폭을 줄이고 대신 층수를 높이며, 그리고 미세패턴을 통해 두께를 줄임으로써 집적도가 높은 기판을 제조할 수 있다. 또한 기판과 기판은 인터포저로 연결함으로써 배터리 탑재 공간을 추가 확보할 수 있다. 이러한 인터포저는 케이블 연결 대비 적은 신호 손실률과 전력 소모에 강점이 있다.
더욱이 전자기기의 집적도가 높아지고 데이터 처리량이 늘수록 기판 간, 기판과 칩 간을 연결하는 인터포저의 필요성은 증가하고 있으며, 인터포저 기술은 전자기기의 고성능 및 소형화 구현에 중요하다.
그리고, 이러한 인터포저는 다층의 기판 간 통전을 위한 가장 효율적인 크기로 적용되는 것이 바람직한데, 인터포저의 크기를 줄이면 줄일수록 불량 없는 인터포저를 제작하는 데 어려움이 따른다.
이상의 배경기술에 기재된 사항은 발명의 배경에 대한 이해를 돕기 위한 것으로서, 이 기술이 속하는 분야에서 통상의 지식을 가진 자에게 이미 알려진 종래기술이 아닌 사항을 포함할 수 있다.
*선행기술문헌*
특허문헌 1: 공개특허공보 제2018-0117034호(2018.10.10.26 공개)
본 발명의 목적은 전자기기의 고성능 및 소형화 구현에 기여할 수 있도록 치수 안정성이 우수하고, 미세패턴 구현이 가능하며 신호전송의 신뢰성이 우수한 다층구조의 인터포저 및 그의 제조 방법을 제공하는 것이다.
또한, 인터포저의 소성 시에 변형이 없도록 하는 것을 목적으로 한다.
본원발명의 일 관점에 의한 인터포저는 적어도 일부가 기판 가장자리를 따라 배치되며 상면과 하면을 포함하는 세라믹 지지체; 상기 세라믹 지지체의 상면과 하면을 연결하는 연결 전극; 상기 연결 전극의 상부에 형성된 상부 전극; 및 상기 연결 전극의 하부에 형성된 하부 전극;을 포함할 수 있다.
여기서, 상기 세라믹 지지체는, 상기 기판의 일부 가장자리를 따라 직선 형상으로 배치되는 직선부; 상기 기판의 일부 가장자리 또는 코너부에 인접하여 경사진 형상으로 배치되는 경사부; 라운드진 형상으로 배치되는 곡선부; 및 상기 직선부로부터 수직하게 절곡된 형상으로 배치되는 수직 절곡부;중 선택된 하나 또는 둘 이상의 조합으로 상기 기판의 가장자리를 따라 배치될 수 있다.
또는, 상기 세라믹 지지체는, 상기 기판의 각 모서리에 나란하게 배치되는 제1 직선부, 제2 직선부, 제3 직선부 및 제4 직선부를 포함하며, 상기 제1 직선부, 상기 제2 직선부, 상기 제3 직선부 및 상기 제4 직선부 중 적어도 하나의 직선부는 분할된 형태로 배치될 수 있다.
또한, 상기 세라믹 지지체는, 상기 기판의 각 모서리에 나란하게 배치되는 제1 직선부, 제2 직선부, 제3 직선부 및 제4 직선부를 포함하며, 상기 제1 직선부, 상기 제2 직선부, 상기 제3 직선부 및 상기 제4 직선부 중 적어도 하나의 직선부는 다른 직선부와 이격되어 배치될 수 있다.
또한, 연결 전극은, 상기 세라믹 지지체에 두께 방향으로 관통하는 비아 홀을 형성하고, 상기 비아 홀에 도전성 물질을 채워 상기 세라믹 지지체의 상면과 하면을 연결할 수 있다.
또한, 비아 홀은 상기 세라믹 지지체에 길이 방향을 따라 2열 이상이 형성되며, 상기 비아 홀에 채워지는 상기 연결 전극은 신호선과 상기 신호선의 외측으로 배치되는 그라운드선을 포함할 수 있다.
또한, 인터포저는, 상기 세라믹 지지체의 외측면에 배치되는 차폐재를 형성할 수 있다.
또한, 인터포저의 상부 전극 및 하부 전극의 어느 하나 이상의 단면은 상기 연결 전극의 단면보다 넓을 수 있다.
또한, 인터포저는, 상기 상부 전극 및 하부 전극의 적어도 어느 하나 이상의 일부를 덮는 제1 보호층 및 제2 보호층을 형성할 수 있다.
여기서, 상기 제1 보호층 및 제2 보호층의 어느 하나 이상은 세라믹층일 수 있다.
또한, 인터포저는, 세라믹 지지체에 디커플링 커패시터 또는 바이패스 커패시터가 배치될 수 있다.
나아가, 상기 세라믹 지지체는 복수의 세라믹 지지체가 적층되어 다층구조를 형성할 수 있다.
본원발명의 일 관점에 의한 인터포저의 제조방법은, 그린 시트에 비아 홀을 형성하는 단계; 상기 비아 홀에 연결 전극을 충전하는 단계; 상기 연결 전극의 상부에 상부 전극을 형성하는 단계; 및 상기 연결 전극의 하부에 하부 전극을 형성하는 단계;를 포함할 수 있다.
여기서, 상기 상부 전극 및 하부 전극의 어느 하나 이상의 단면은 상기 연결 전극의 단면보다 넓을 수 있다.
또한, 인터포저의 제조방법은, 상기 상부 전극 및 하부 전극의 적어도 어느 하나 이상의 일부를 덮는 제1 보호층 및 제2 보호층을 형성할 수 있다.
그리고, 그린 시트를 외측 더미, 인터포저 및 내측 더미로 영역을 분리하는 단계를 포함할 수 있다.
다음, 본원발명의 일 관점에 의한 인터포저의 제조방법은, 제1 그린 시트에 제1 비아 홀을 형성하는 단계; 제2 그린 시트에 제2 비아 홀을 형성하는 단계; 상기 제1 그린 시트 및 상기 제2 그린 시트를 상기 제1 비아 홀 및 상기 제2 비아 홀이 서로 중첩되도록 접합하는 단계; 및 상기 제1 그린 시트 및 상기 제2 그린 시트를 접합한 후, 상기 제1 비아 홀 및 상기 제2 비아 홀에 연결 전극을 충전하는 단계;를 포함할 수 있다.
또한, 다층구조를 갖는 인터포저의 제조방법은, 1장 이상의 제3 그린 시트에 제3 비아 홀을 형성하는 단계;를 포함하고, 상기 제1 그린 시트 내지 상기 제3 그린 시트를 상기 제1 비아 홀 내지 상기 제3 비아 홀이 서로 중첩되도록 접합하고, 상기 제1 비아 홀 내지 상기 제3 비아 홀에 연결 전극을 충전할 수 있다.
또한, 다층구조를 갖는 인터포저의 제조방법은, 상기 연결 전극의 상부에 상부 전극을 형성하고, 상기 연결 전극의 하부에 하부 전극을 형성하는 단계;를 포함할 수 있다.
또한, 다층구조를 갖는 인터포저의 제조방법은, 상기 상부 전극 및 하부 전극의 일부를 덮는 제1 보호층 및 제2 보호층을 형성할 수 있다.
그리고, 상기 제1 그린 시트, 상기 제2 그린 시트 및 상기 제3 그린 시트를 외측 더미, 인터포저 및 내측 더미로 영역을 분리하는 단계를 더 포함할 수 있다.
다음으로, 본원발명의 또 다른 일 관점에 의한 다층구조를 갖는 인터포저의 제조방법은, 제1 비아 홀에 제1 연결 전극이 충전된 제1 그린 시트를 준비하는 단계; 제2 비아 홀에 제2 연결 전극이 충전된 제2 그린 시트를 준비하는 단계; 상기 제1 그린 시트 및 상기 제2 그린 시트를 상기 제1 연결 전극 및 상기 제2 연결 전극이 서로 중첩되도록 접합하는 단계;를 포함할 수 있다.
또한, 다층구조를 갖는 인터포저의 제조방법은, 제3 비아 홀에 제3 연결 전극이 충전된 제3 그린 시트를 1장 이상 준비하는 단계;를 포함하고, 상기 제1 그린 시트 내지 제3 그린 시트를 상기 제1 연결 전극 내지 상기 제3 연결 전극이 서로 중첩되도록 접합할 수 있다.
여기서, 상기 제1 의 그린 시트의 상기 제1 연결 전극의 상부 및 하부에는 제1 상부전극 및 제1 하부전극을 구비하고, 상기 제2 의 그린 시트의 상기 제2 연결 전극의 상부 및 하부에는 제2 상부전극 및 제2 하부전극을 구비하고, 상기 제1 그린 시트의 상부에 상기 제2 그린 시트를 접합하기 전에, 상기 제1 그린 시트의 상기 제1 하부전극 및 상기 제2 그린 시트의 상기 제2 상부전극을 제거할 수 있다.
또한, 다층구조를 갖는 인터포저의 제조방법은, 상기 제1 그린 시트의 제1 하부 전극 및 상기 제2 그린 시트의 제2 상부 전극의 일부를 덮는 제1 보호층 및 제2 보호층을 형성할 수 있다.
그리고, 인터포저의 제조방법은, 상기 제1 그린 시트, 상기 제2 그린 시트 및 상기 제3 그린 시트를 외측 더미, 인터포저 및 내측 더미로 영역을 분리하는 단계를 더 포함할 수 있다.
여기서, 상기 인터포저를 제1 가소성 온도에서 소성하고, 상기 내측 더미를 제2 가소성 온도에서 소성하는 단계를 포함하며, 상기 제1 가소성 온도보다 제2 가소성 온도가 높을 수 있다.
또한, 다층구조를 갖는 인터포저의 제조방법은, 상기 외측 더미의 내측에 제1 가소성 온도로 소성한 인터포저를 배치하고, 상기 인터포저의 내측에 제2 가소성 온도로 소성한 상기 내측 더미를 배치하는 단계를 포함할 수 있다.
여기서, 상기 외측 더미와 상기 인터포저 사이의 간격을 제1 간격(t1)이라 하고, 상기 인터포저와 상기 내측 더미 사이의 간격을 제2 간격(t2)이라 하는 경우, 상기 제1 간격(t1)이 상기 제2 간격(t2)보다 넓을 수 있다.
또한, 다층구조를 갖는 인터포저의 제조방법은, 상기 외측 더미, 상기 인터포저 및 상기 내측 더미를 본소성하는 단계를 포함할 수 있다.
또한, 다층구조를 갖는 인터포저의 제조방법은, 상기 본소성하기 전, 상기 인터포저 및 상기 내측 더미에 이형제를 도포할 수 있다.
본 발명은 세라믹 재료로 형성되어 비아 크기를 작게 하거나 신호선 폭과 간격을 줄여 멀티 레이어가 가능하므로 미세패턴(미세회로) 구현이 가능하고 제조 원가를 줄일 수 있으며, 세라믹 재료로 형성함에도 구속층, 구속용 더미 등을 이용한 구속 소결을 통해 휨 변형과 수축을 방지하므로 치수 안정성이 우수하며, 이로 인해 신호전송의 신뢰성을 향상시킬 수 있는 효과가 있다.
특히, 인터포저를 가소성 및 본소성으로 나누어 소성함으로써, 얇은 인터포저가 변형이 발생하는 것을 방지할 수 있다.
또한, 본 발명은 연결 전극을 지지체의 외측면에 형성함으로써 지지체의 강도 보완이 가능하고, 연결 전극의 전극 상부와 전극 하부를 노출시키도록 보호층을 배치하여 기판과 기판 사이를 보다 안정적으로 고정할 수 있으므로 신호전송의 신뢰성을 더욱 높일 수 있어 전자기기의 고성능 및 소형화 구현에 크게 기여할 수 있는 효과가 있다.
그리고, 필요 최소한의 폭을 갖는 인터포저를 제조 시 크랙이 발생하지 않도록 함으로써, 불량 발생을 최소화하고 작업성을 향상시킬 수가 있다.
도 1a 및 도 1b는 본 발명의 실시예에 의한 인터포저를 보인 사시도.
도 2는 본 발명의 다층구조의 인터포저의 평면 형상에 관한 실시예.
도 3a 내지 도 3 e는 본 발명의 인터포저의 평면 형상에 관한 또 다른 실시예.
도 4a 및 도 4b는 본 발명의 실시예에 의한 인터포저가 기판과 기판을 연결한 상태를 보인 단면도.
도 5a 및 도 5b는 본 발명의 실시예에 의한 인터포저를 설명하기 위한 절단면도.
도 6은 인터포저를 제조하는 방법을 나타내는 플로우차트.
도 7은 본 발명의 실시예에 의한 인터포저를 제조하는 일 과정을 설명하기 위한 것이며, 도 8은 인터포저의 가소성 및 본소성을 위한 배치도.
도 9 내지 도 12는 다층구조의 인터포저를 제조하기 위한 단면도.
도 13a내지 도 20b는 본 발명의 인터포저의 다른 복수의 실시예에 대한 도면.
도 21a 내지 도 22는 본 발명의 인터포저에서 비아 홈 형상의 다양한 예를 보인 도면.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
본 발명의 바람직한 실시 예를 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지의 기술이나 반복적인 설명은 그 설명을 줄이거나 생략하기로 한다.
이하, 도면을 참조하여 본 발명의 일 실시예에 의한 다층구조의 인터포저 및 그것의 제조방법을 설명하기로 한다.
도 1a는 단층구조의 인터포저이며, 도 1b는 다층구조의 인터포저를 도시한 것이다. 도 1a 및 도 1b에 도시된 바와 같이, 본 발명의 인터포저(300)는 적어도 일부가 기판(100, 200) 가장자리를 따라 배치되어 하부 기판(100)과 상부 기판(200)을 연결한다. 인터포저(300)는 단층의 지지체(310) 또는 다층의 지지체(310A,310B)와 지지체(310,310A,310B)의 상면과 하면을 연결하는 연결 전극(320)을 포함한다. 지지체(310,310A,310B)는 절연 재질로 형성되며, 바람직하게는 세라믹 재질로 형성된다. 지지체(310,310A,310B)를 세라믹 재질로 형성하면 연결 전극(320)의 폭을 미세하게 형성하여 미세회로 구현이 용이하다.
또한, 지지체를 다층으로 형성하는 경우, 지지체(310A,310B) 내에 연결 전극(320)을 포함하면서도 다층구조의 인터포저(300)의 체적을 줄일 수 있는 장점이 있다. 도 1b에서는 2층 구조의 지지체를 예시하였으나, 3층 이상의 지지체를 사용해도 된다.
인터포저(300)의 체적을 줄이면 기판(100, 200)의 가장자리를 따라 배치하기 용이하고, 그에 따라 전자기기의 고성능 및 소형화 구현에 보다 용이하다.
지지체(310,310A,310B)를 세라믹 재질로 형성하는 경우, 연결 전극 폭을 75㎛, 연결 전극 간격을 50㎛까지 구현할 수 있고, 비아 홀의 직경은 최소 70㎛까지 구현 가능하다. 전극 폭과 비아 홀의 직경을 줄이면 미세회로 구현이 보다 용이하여 다층구조의 인터포저의 두께를 줄일 수 있고, 이는 기판과 기판 간 간격을 줄여 신호전송의 신뢰성을 높일 수 있다. 또한 지지체(310,310A,310B)를 세라믹 재질로 형성하는 경우 제조 비용을 줄일 수 있어 인터포저를 저가형으로 구현 가능하다.
반면, 지지체를 FPCB 소재인 에폭시(FR4) 재질로 형성하는 경우 연결 전극 폭을 90㎛, 연결 전극 간격을 65㎛까지 구현할 수 있고, 비아 홀의 직경은 최소 200㎛까지 구현 가능하다. 그러나 FR4 재질의 경우 자체 두께로 인해 1~2층으로만 적층할 수 있어 다층구조의 인터포저의 체적을 줄이기 어렵고 미세패턴 구현이 어렵다.
그리고, 지지체를 실리콘 재질로 형성하는 경우 연결 전극 폭을 5㎛, 연결 전극 간격을 5㎛까지 구현할 수 있고, 비아 홀의 직경은 75㎛ 미만까지 구현 가능한 다양한 장점이 있다. 그러나, 실리콘 인터포저는 기계적 스트레스에 약하고 생산 비용이 매우 높은 단점이 있다.
도 2에 도시된 바와 같이, 지지체(310,310A,310B)는 기판의 가장자리를 따라 직선 형상으로 배치되는 직선부(310a), 경사진 형상으로 배치되는 경사부(310b), 라운드진 곡선 형상으로 배치되는 곡선부(310c) 및 직선부(310a)로부터 수직하게 절곡된 형상으로 배치되는 수직 절곡부(310d) 중 선택된 하나 또는 둘 이상의 조합으로 배치될 수 있다. 또한, 지지체는 기판의 가장자리를 따라 배치되고 막힌 형태일 수 있다.
예를 들어, 도 2의 (a)에 도시된 바와 같이, 지지체는 직선부(310a) 4개를 연결한 사각 형상으로 기판에 배치될 수 있고, 도 2의 (b)에 도시된 바와 같이, 지지체는 기판의 일부 가장자리 또는 코너부에 인접하여 경사진 형상으로 배치되는 경사부(310b)와 직선부(310a)를 조합한 형상으로 될 수 있다.
또한, 도 2의 (c)에 도시된 바와 같이, 지지체는 직선부(310a) 및 기판의 일부 가장자리에 곡선부(310c)를 조합한 형상으로 배치될 수 있다. 여기서, 곡선부(310c)는 나사 체결 부분 등을 회피하기 위한 배치일 수 있다. 도 2의 (d)에 도시된 바와 같이, 지지체는 직선부(310a)와 수직 절곡부(310d)를 조합한 형상으로, 직선부(310a)로부터 수직하게 절곡되는 두 수직 절곡부(310d)가 연결되는 형상으로 배치될 수 있다.
또한, 도 2의 (e)에 도시된 바와 같이, 직선부(310a)와, 기판의 일부 가장자리 또는 코너부에 인접하여 경사진 형상으로 배치되는 경사부(310b) 및 곡선부(310c)가 조합된 형상으로 배치될 수 있다.
또한, 도 2의 (f)에 도시된 바와 같이, 지지체는 직선부(310a), 경사부(310b) 및 수직 절곡부(310d)를 조합한 형상으로, 경사부(310b)와 수직 절곡부(310d)가 연결되는 형상으로 배치될 수 있다.
또한, 도 2의 (g)에 도시된 바와 같이, 지지체는 직선부(310a), 경사부(310b) 및 곡선부(310c)를 조합한 형상으로, 곡선부(310c)가 두 경사부(310b) 간에 연결된 형상으로 배치될 수 있다.
또한, 도 2의 (h)에 도시된 바와 같이, 지지체는 직선부(310a)와 수직 절곡부(310d)로 구성되고, 수직 절곡부(310d)가 두 직선부(310a)와 연결되는 형상으로 배치될 수 있다.
이와 같이 지지체가 기판의 가장자리를 따라 배치되는 전자기기의 예로는 휴대폰 등의 모바일기기, TV, 네비게이션 및 카메라 등을 포함할 수 있다.
그리고, 연결 전극(320)은 지지체의 상면과 하면을 연결한다. 연결 전극(320)은 지지체(310)의 길이 방향을 따라 복수 개가 배치된다.
나아가, 지지체(310,310A,310B)는 기판의 가장자리를 따라 배치되되, 도 2의 실시예의 경우 닫힌(closed) 형태였다면, 도 3a 내지 도 3e와 같이 열린(open) 행태, 즉 직선부 간 서로 이격되거나 연결되지 않는 형태를 가질 수도 있다.
이는 세라믹 재질의 지지체와 기판(100)의 열팽창계수 차이에 의한 변형을 완화시킬 수 있는 장점을 가진다.
구체적으로 살펴보면, 지지체(310)는 기판(100)의 가장자리를 따라서, 기판의 둘레에 해당하는 4 모서리에 각각 나란하게 대응되는 제1 직선부(361), 제2 직선부(362), 제3 직선부(363), 제4 직선부(364)로 구성될 수 있고, 제1 직선부(361)와 제3 직선부(363)가 나란하고, 제2 직선부(362)와 제4 직선부(364)가 나란할 수 있다.
그리고, 도 3(a)에 도시된 바와 같이, 제1 직선부(361), 제2 직선부(362), 제3 직선부(363), 제4 직선부(364)가 모두 서로 이격되어 배치될 수 있다.
또는, 도 3(b)에 도시된 바와 같이, 제1 직선부(361)와 제2 직선부(362)가 연결되고, 제3 직선부(363)와 제4 직선부(364)가 연결되며, 이들 간은 서로 이격되어 배치되어 소위 'ㄱ', 'ㄴ' 자 형태를 이룰 수 있다.
또한, 도 3(c), 도 3(d)와 같이 하나의 직선부가 양분되어 이격되는 형태일 수 있다.
즉, 도 3(c)와 같이, 제1 직선부(361-1, 361-2)와 제3 직선부(363-1, 363-2)가 양분되어, 제2 직선부(362)는 이에 인접한 제1 직선부(361-2)와 제3 직선부(363-1)와 연결되고, 제4 직선부(362)는 이에 인접한 제1 직선부(361-1)와 제3 직선부(363-2)와 연결되며, 이들 간은 서로 이격되어 배치될 수 있다.
또는, 도 3(d)와 같이, 제2 직선부(362-1, 362-2)와 제4 직선부(364-1, 364-2)가 양분되어, 제1 직선부(361)는 이에 인접한 제2 직선부(362-1)와 제4 직선부(364-2)와 연결되고, 제3 직선부(363)는 이에 인접한 제2 직선부(362-2)와 제4 직선부(364-1)와 연결되며, 이들 간은 서로 이격되어 배치될 수 있다.
이러한 도 3 (d), 도 3(e)는 소위 'ㄷ' 자 형태가 대칭적 구조를 이룰 수 있다.
다음으로, 도 3(e)와 같이, 제1 직선부(361), 제4 직선부(364), 제3 직선부(365)가 연결되고, 제2 직선부(362)와는 이격된, 4 직성부 중 어느 한 직선부만 이격된 형태로 배치될 수 있다.
이상과 같은 열린 형태 구조의 지지체에 의하면, 기판과의 열팽창계수 차이에 의한 변형을 완화시킬 수가 있다.
다음, 도 4a는 단층구조의 인터포저의 단면이며, 도 4b는 다층구조의 인터포저의 단면을 도시한 것으로, 도 4a 및 도 4b에 도시된 바와 같이, 인터포저(300)는 하부 기판(100)과 상부 기판(200)을 연결한다. 인터포저(300)의 하부 기판(100) 및 상부 기판(200)은 연결 전극(320)을 통해 전기적으로 연결시킨다.
이때, 하부 기판(100)에 실장되는 메인 칩, 표면실장소자 부품 등은 하부 기판(100)에 인쇄되는 회로 라인 및 인터포저(300)의 연결 전극(320)을 통해 상부 기판(200)의 관통전극(TPV)(210)으로 연결되고, 상부 기판(200)에 인쇄되는 회로 라인을 통해 보조 칩 등과 연결될 수 있다. 하부 기판(100)은 메인 칩, 표면실장소자 부품들이 표면에 실장되고 상부 기판(200)은 보조 칩 등이 표면에 실장될 수 있다.
그리고, 지지체(310,310A,310B)의 외측면에 차폐재(330)가 배치될 수 있다. 차폐재(330)는 전자파 차폐를 위한 것이다. 차폐재(330)는 도전성 차폐재일 수 있다. 차폐재(330)는 지지체의 외측면에 도금, 아연용사, 도전성 도료를 도포하여 코팅하거나 인쇄하여 형성할 수 있다.
연결 전극(320), 상부 전극(320a), 하부 전극(320b)을 구성하는 도전성 물질은 은(Ag), 구리(Cu), 텅스텐(W), 몰리브덴(Mo), 니켈(Ni) 중 선택된 1종 이상을 포함할 수 있다. 이 외에도 연결 전극(412)을 이루는 도전성 물질은 전기적 도전 물질인 경우 다양한 금속 또는 합금에서 선택 가능하다.
도 5a는 단층구조의 인터포저, 도 5b는 다층구조의 인터포저로서, 도 5 및 도 5b를 참조하면, 연결 전극(320)은 지지체(310,310A,310B)에 두께 방향으로 관통하는 비아 홀(311)을 형성하고, 비아 홀(311)에 도전성 물질을 채워 지지체(310,310A,310B)의 상면과 하면을 연결하도록 된다.
비아 홀(311)은 지지체(310,310A,310B)에 길이 방향을 따라 1열 이상이 형성된다.
실시예에서, 비아 홀(311)은 지지체(310,310A,310B)에 길이 방향을 따라 2열이 형성된다. 비아 홀(311)에 채워지는 연결 전극(320)은 신호선(320-1)과 신호선(320-1)의 외측으로 배치되는 그라운드선(320-2)을 포함한다. 그라운드선(320-2)이 신호선(320-1)의 외측에 배치되는 경우 그라운드선(320-2)이 전자파를 접지하여 전자파 차폐 효과를 가진다.
비아 홀(311)은 지지체(310,310A,310B)에 길이 방향을 따라 3열 또는 4열이 형성될 수도 있다. 이 경우 가장 외측의 비아 홀에 채워지는 1개의 그라운드선과 내측으로 2개 또는 3개의 신호선으로 구성하거나, 가장 외측의 비아 홀에 채워지는 1개의 그라운드선과 내측으로 1개의 전원선과 나머지 신호선으로 구성할 수 있다.
비아 홀(311)에 채워지는 연결 전극(320)은 지지체(310,310A,310B)의 상면으로 노출되는 부분이 상부 전극(320a)이 되고, 지지체(310,310A,310B)의 하면으로 노출되는 부분이 하부 전극(320b)이 된다. 상부 전극(320a)과 하부 전극(320b)은 비아 홀(311)에 비해 상대적으로 넓은 면적을 가지도록 형성할 수 있다.
이와 같이 상부 전극(320a) 및 하부 전극(320b)을 형성시킨 다음, 인터포저에 형성시킨 전극 등의 보호를 위해 상하면에 세라믹 보호층(340)을 형성시킨다.
그리고, 기판(100, 200)은 상부 전극(320a) 및 하부 전극(320b)이 관통전극(110, 210)과 연결되도록 상하로 적층시킨다.
한편, 지지체(310,310A,310B)를 형성하는 세라믹 재료는 LTCC(low temperature co-fired ceramic), HTCC(high temperature co-fired ceramic), 유전체 세라믹 파우더 중 선택된 1종 이상일 수 있다. LTCC는 유리(Glass)와 세라믹 첨가물을 포함할 수 있다. HTCC는 알루미나(Al2O3)파우더와 기타 첨가물을 포함할 수 있다.
하기에서 본원발명의 인터포저의 제조 방법에 대하여 설명한다.
도 6 및 도 7을 참조하면, 도 7 (a)와 같이 그린 시트(400)를 준비하는 단계(S-1)를 포함할 수 있다. 그린 시트(400)는 롤 형태의 그린시트를 사용할 수 있다.
그린 시트(400)를 준비한 후에 도 7의 (b)에서 나타난 바와 같이, 롤 형태의 그린 시트(400)를 타발하여 여러 장의 그린 시트(410, 420, 423)를 준비하는 단계(S-2)를 포함할 수 있다.
도 7의 (c)에서 나타난 바와 같이, 여러 장의 그린 시트 중에서 한 장의 그린 시트(410)에 비아 홀(411)을 형성하는 단계(S-3)를 포함할 수 있다. 비아 홀(411)은 다양한 방법으로 형성할 수 있으며, 예를 들면 펀칭 등의 방법을 사용할 수 있다.
비아 홀(411)을 형성한 후에는 도 7의 (d)에서 나타난 바와 같이, 연결 전극(412)을 충전하는 단계(S-4)를 포함할 수 있다.
연결 전극(412)을 충전한 후에는 도 7의 (e)에서 나타난 바와 같이, 연결 전극(412)의 상부에 상부 전극(413)을 형성하는 단계(S-5)를 포함할 수 있다. 상부 전극(413)은 연결 전극(412)의 크기보다 크게 하여 상부 기판과의 전극 접촉 효율을 높일 수 있다.
상부 전극(413)을 형성한 후에는 도 7의 (f)에서 나타난 바와 같이, 보호층(414)을 상부 전극(413)의 일부에 적층하는 단계(S-6)를 포함할 수 있다. 보호층(414)은 상부 전극(413)을 외부로부터 보호하는 역할을 하며, 바람직하게는 세라믹층을 사용할 수 있다.
다음으로 도6 및 8을 통하여, 가소성 및 본소성을 사용한 인터포저의 제조 방법에 대하여 설명한다.
도 8의 (a) 및 (b)에 나타난 바와 같이, 본원발명의 인터포저를 제조하기 위하여는 외측 더미(410), 인터포저(411A), 내측 더미(410X, 410Y)로 영역을 분리하는 단계(S-7)를 포함할 수 있다.
여기서, 인터포저(411A)만 본소성하거나, 또는 외측 더미(410), 인터포저(411A), 내측 더미(410X, 410Y) 전부를 본소성하게 되면, 세라믹을 베이스로 하는 인터포저(411A)가 소결하면서 10~20% 정도의 수축 변형을 수반하게 된다. 즉, 인터포저(411A)는 소결 온도에서 뒤틀림과 같은 변형이 발생하게 된다.
이와 같은 현상을 방지하기 위해서, 하기와 같이 소성 단계를 나누어 진행할 수 있다.
도 8의 (b)에 나타난 바와 같이, 인터포저(411A)를 제1 가소성 온도에서 소성하고, 내측 더미(410X, 410Y)를 제2 가소성 온도에서 소성하는 단계(S-8)를 포함할 수 있다.
여기서, 제1 가소성 온도보다 제2 가소성 온도를 높게 하면 인터포저(411A)가 수축되는 것보다 내측 더미(410X, 410Y)가 더 많이 수축이 일어나게 된다.
이와 같이, 인터포저(411A)의 수축량보다 내측 더미(410X, 410Y)의 수축량이 커지게 하기 위해서 제1 가소성 온도보다 제2 가소성 온도가 10℃ 이상 높을 수 있으며, 바람직하게는 30℃ 이상 높을 수 있으며, 더욱 바람직하게는 50℃ 이상 높을 수 있다. 다만, 제1 가소성 온도보다 제2 가소성 온도가 200℃ 이상되면 인터포저(411A)의 수축량보다 내측 더미(410X, 410Y)의 수축량이 너무 차이가 나서 바람직하지 않다. 제1 가소성 온도 및 제2 가소성 온도는 650℃ 내지 850℃일 수 있으나, 세라믹의 재질에 따라 달라질 수 있다.
다음으로, 도 8의 (c)에 나타난 바와 같이, 외측 더미(410)의 내측에 제1 가소성 온도로 소성한 인터포저(411A), 제2 가소성 온도로 소성한 내측 더미(410X, 410Y)를 배치하는 단계(S-9)를 포함할 수 있다.
이때, 도 8의 (a)에 나타난 바와 달리, 도 8의 (c)에는 외측 더미(410)와 인터포저(411A) 사이에는 제1 간격(t1)이 형성되고, 인터포저(411A)와 내측 더미(410X, 410Y) 사이에는 제2 간격(t2)이 형성된다. 여기서, 외측 더미(410)는 가소성을 하지 않아도 되므로 수축이 일어나지 않고, 인터포저(411A)와 내측 더미(410X, 410Y)만 수축이 일어나게 되므로 제1 간격이 제2 간격보다 넓어지게 될 수 있다.
다음으로, 외측 더미(410), 인터포저(411A), 내측 더미(410X, 410Y)를 본소성하는 단계(S-10)를 거치면, 변형이 일어나지 않고 신뢰성이 높은 인터포저(411A)를 제조할 수 있다. 본소성 온도는 850℃ 내지 950℃일 수 있으나, 세라믹의 재질에 따라 달라질 수 있다.
즉, 가소성 및 본소성을 조합하여 사용함으로써, 본소성 후에 인터포저(411A)의 뒤틀림과 같은 변형을 방지할 수 있다.
또한 외측 더미(410), 인터포저(411A), 내측 더미(410X, 410Y) 전부를 가소성 없이 본소성하면, 본소성 후에 인터포저(411A)를 외측 더미(410)나 내측 더미(410X, 410Y)로부터 분리하기도 어려운 문제가 있다. 그러나, 인터포저(411A), 내측 더미(410X, 410Y)의 가소성 온도를 달리한 후에 본소성을 하게 되면, 인터포저(411A)를 외측 더미(410)나 내측 더미(410X, 410Y)로부터 손쉽게 분리할 수 있는 장점도 있다.
추가로 인터포저(411A), 내측 더미(410X, 410Y)를 가소성하고, 본소성 하기 전에 인터포저(411A), 내측 더미(410X, 410Y)의 표면에 이형제를 도포하는 단계를 더욱 포함할 수 있다. 이형제를 사용함으로써 인터포저(411A)를 외측 더미(410)나 내측 더미(410X, 410Y)로부터 손쉽게 분리할 수 있다. 이형제로서는 보론나이트라이드를 사용하면 고온에서 이형성 및 내열성이 우수해 질 수 있다.
다음, 본원발명의 다층구조의 인터포저 회로의 제조 방법에 대하여 설명한다.
(실시태양 1)
복수의 그린 시트에 비아 홀을 형성한 후, 각각의 그린 시트를 접합하고, 연결 전극을 충전하여 인터포저를 제조하는 방법을 설명한다.
도 9의 (a)에서 나타난 바와 같이, 지지체(310-1)에 비아 홀(311-1)을 형성할 수 있다. 도시하지 않았으나 지지체(310-2)에 비아 홀(311-2)을 형성하고, 도 9의 (b)에서 나타난 바와 같이, 비아 홀(311-1) 및 비아 홀(311-2)이 중첩되도록 지지체(310-1) 및 지지체(310-2)를 접합할 수 있다. 다음으로, 도 9의 (c)에서 나타난 바와 같이, 비아 홀(311-1, 311-2)에 도전체를 한번에 충전하여 연결 전극(321, 322)을 형성하고, 연결 전극(321)의 상부에 상부 전극(321a)을 형성하고, 연결 전극(322)의 하부에 하부 전극(322b)을 형성할 수 있다. 그리고, 보호층(340)을 형성할 수 있다. 보호층(340)의 재질로서 바람직하게 세라믹 보호층을 사용할 수 있다. 도 9의 (c)에서는 보호층(340)이 지지체(310-1, 310-2)를 커버하고 있으나, 상부 전극(321a) 및 하부 전극(322b)의 일부를 덮어 전극을 보호하는 역할을 할 수도 있다.
도 9에서는 2층 구조를 갖는 인터포저의 제조방법을 설명하였으나, 도 10은 4층 구조를 갖는 인터포저의 제조방법을 설명한다.
도 10의 (a)에서 나타난 바와 같이, 지지체(310-1)에 비아 홀(311-1)을 형성할 수 있다. 도시하지 않았으나 지지체(310-2, 310-3,310-4)에 비아 홀(311-2,311-3,311-4)을 형성하고, 도 10의 (b)에서 나타난 바와 같이, 비아 홀(311-1,311-2, 311-3,311-4)이 중첩되도록 지지체(310-1,310-2,310-3,310-4)를 접합할 수 있다. 다음으로, 도 19의 (c)에서 나타난 바와 같이, 비아 홀(311-1,311-2,311-3, 311-4)에 도전체를 한번에 충전하여 연결 전극(321,322,323,324)을 형성하고, 연결 전극(321)의 상부에 상부 전극(321a)을 형성하고, 연결 전극(322)의 하부에 하부 전극(322b)을 형성할 수 있다. 그리고, 보호층(340)을 형성할 수 있다. 도 10의 (c)에서는 보호층(340)이 지지체(310-1, 310-2)를 커버하고 있으나, 상부 전극(321a) 및 하부 전극(322b)의 일부를 덮어 전극을 보호하는 역할을 할 수도 있다.
도 9 및 도 10에서는 2층, 4층의 지지체를 갖는 인터포저를 예시적으로 설명하였으나, 복수의 지지체를 갖는 인터포저도 본원발명의 범위에 해당된다.
(실시태양 2)
연결 전극 및 상부전극과 하부전극을 구비한 복수의 그린 시트를 사용하여 다층구조를 갖는 인터포저의 제조방법에 대하여 설명한다.
도 11의 (a)에서 나타난 바와 같이, 연결 전극(321) 및 상부 전극(321a)과 하부 전극을 구비한 지지체(310-1)를 준비한다. 도시하지 않았으나 연결 전극(322) 및 상부 전극과 하부 전극(321b)을 구비한 지지체(310-2)를 준비하고, 지지체(310-1)의 하부 전극 및 지지체(310-2)의 상부 전극을 제거한 후, 도 11의 (b)에서 나타난 바와 같이, 지지체(310-1)와 지지체(310-2)를 연결 전극(321)과 연결 전극(322)이 서로 중첩되도록 접합할 수 있다.
다음으로, 도 11의 (c)에서 나타난 바와 같이, 지지체(310-1, 310-2) 상에 보호층(340)을 형성할 수 있다. 도 11의 (c)에서는 보호층(340)이 지지체(310-1, 310-2)를 커버하고 있으나, 상부 전극(321a) 및 하부 전극(322b)의 일부를 덮어 전극을 보호하는 역할을 할 수도 있다.
도 11은 2층 구조를 갖는 인터포저의 제조방법을 설명하였으나, 도 12는 4층 구조를 갖는 인터포저의 제조방법을 설명한다.
도 12의 (a)에서 나타난 바와 같이, 연결 전극(321) 및 상부 전극(321a)과 하부 전극을 구비한 지지체(310-1)를 준비한다. 도시하지 않았으나 연결 전극(322,323,324) 및 상부 전극과 하부 전극을 구비한 지지체(310-2,310-3,310-4)를 준비하고, 지지체(310-1)의 하부 전극, 지지체(310-2)의 상부 전극, 지지체(310-3,310-4)의 상부 전극 및 하부 전극을 제거한다. 그리고, 도 12의 (b)에서 나타난 바와 같이, 지지체(310-1,310-2,310-3,310-4)를 연결 전극(321,322,323,324)이 서로 중첩되도록 접합할 수 있다.
다음으로, 도 12의 (c)에서 나타난 바와 같이, 지지체(310-1,310-2) 상에 보호층(340)을 형성할 수 있다. 도 12의 (c)에서는 보호층(340)이 지지체(310-1,310-2)를 커버하고 있으나, 상부 전극(321a) 및 하부 전극(322b)의 일부를 덮어 전극을 보호하는 역할을 할 수도 있다.
도 11 및 도 12에서는 2층, 4층의 지지체를 갖는 인터포저를 예시적으로 설명하였으나, 복수의 지지체를 갖는 인터포저도 본원발명의 범위에 해당된다.
도 13a 내지 도 20b는 본 발명의 인터포저의 다른 복수의 실시예를 각각 도시한 것이다.
도 13a는 단일 구조, 도 13b는 다층 구조의 인터포저로서, 도 13a 및 도 13b에서 참조되는 인터포저(300-1)는 연결 전극(320-1)이 지지체(310,310A,310B)의 외측면에 배치되고 지지체(310,310A,310B)의 상면과 하면을 연결할 수 있다. 연결 전극(320-1)에서 지지체(310,310A,310B)의 상면과 연결되는 부분이 상부 전극(320a-1)이 되고 지지체(310,310A,310B)의 하면과 연결되는 부분이 하부 전극(320b-1)이 된다. 상부 전극(320a-1)과 하부 전극(320b-1)의 길이 및 형상은 인터포저(300-1)와 연결되는 기판의 전극 위치와 대응되도록 다양하게 설계 가능하다.
연결 전극(320-1)이 지지체(310,310A,310B)의 외측면에 배치되면 지지체(310,310A,310B)에 비아 홀을 형성하지 않아도 된다. 지지체(310,310A,310B)에 비아 홀을 형성하면 뚫는데 한계가 있고 비아 홀로 인해 지지체의 강도가 약해지는 단점이 있다. 따라서 연결 전극(320-1)을 지지체(310,310A,310B)의 외측면에 배치하여 지지체(310,310A,310B)의 강도가 비아 홀로 인해 약해지는 단점을 보완할 수 있다.
연결 전극(320-1)은 지지체(310,310A,310B)의 길이 방향을 따라 일정 간격을 두고 다수 개가 형성될 수 있다.
지지체(310,310A,310B)의 외측면에 전자파 차폐를 위한 차폐재(330-1)가 배치된다. 차폐재(330-1)는 전극 상부와 전극 하부를 제외한 나머지 부분의 연결 전극(320-1)을 덮도록 지지체(310,310A,310B)의 외측면에 배치된다.
차폐재(330-1)는 비도전성 차폐재로 이루어진다. 도 13a 및 도 13b의 경우, 차폐재(330-1)와 연결 전극이 맞닿게 되므로 쇼트 방지하기 위해 차폐재(330-1)는 비도전성 차폐재인 것이 바람직하다. 예를 들어, 비도전성 차폐재로 페라이트를 적용할 수 있으며, 연결 전극이 형성된 지지체(310,310A,310B)의 외측면에 페라이트를 코팅하거나 스프레이식으로 도포하여 형성할 수 있다.
또 다른 실시예로, 도 14a(단일 구조), 도 14b(다층 구조)에에서 참조되는 인터포저(300-2)는 연결 전극(320-2)이 지지체(310.310A,310B)의 외측면에 요입 형성된 비아 홈(311a)에 도전성 물질이 채워져 지지체(310.310A,310B)의 상면과 하면을 연결하는 형상일 수 있다.
비아 홈(311a)은 지지체(310.310A,310B)에 두께 방향으로 비아 홀(311)을 형성하고 비아 홀(311)을 나누거나 비아 홀(311)의 일측을 개방하도록 지지체(310.310A,310B)를 잘라 형성한 것일 수 있다.
또는, 연결 전극(320-2)은 지지체(310.310A,310B)에 두께 방향으로 비아 홀(311)을 형성하고 비아 홀(311)에 도전성 물질을 채운 후, 비아 홀(311) 부분에서 지지체(310,310A,310B)를 잘라 형성한 것일 수 있다. 지지체(310,310A,310B)를 자르는 것은 금형에서 프레임 형상으로 타발하여 형성할 수 있다.
지지체(310,310A,310B)의 외측면에 전자파 차폐를 위한 차폐재(330-2)가 배치된다. 차폐재는 지지체의 외측면에서 연결 전극(320-2)을 덮도록 배치된다. 차폐재(330-2)는 비도전성 차폐재인 것이 바람직하다.
도 13a 및 도 13b에 도시된 바와 같이, 연결 전극(320-1)이 지지체(310,310A,310B)의 외측면에 배치되면 지지체(310,310A,310B)에 비아 홀을 형성하지 않아도 되는 장점이 있으나, 지지체(310,310A,310B)의 외측면에 형성되는 연결 전극(320-1)의 두께로 인해 차폐재(330-2)의 균일한 코팅이 어려울 수 있고, 차폐재(330-1)가 코팅된 지지체(310,310A,310B)의 외측면이 균일하지 않을 수 있다.
따라서, 도 14a 및 도 14b에 도시된 바와 같이, 지지체(310,310A,310B)의 외측면에 요입 형성된 비아 홈(311a)을 형성하고, 비아 홈(311a)에 도전성 물질을 채워 연결 전극(320-2)을 형성하면, 연결 전극(320-2)이 지지체(310,310A,310B)의 외측면에 배치되어도 연결 전극(320-2)이 지지체의 외측면으로부터 돌출되지 않고 지지체(310,310A,310B)의 외측면과 동일한 면을 형성할 수 있다. 이는 차폐재(330-2)의 균일 코팅을 가능하고 차폐재(330-2)가 코팅된 지지체(310,310A,310B)의 외측면도 균일한 면을 형성하도록 한다.
연결 전극(320-2)은 지지체(310,310A,310B)의 상면과 연결되는 부분이 상부 전극(320a-2)이 되고 지지체(310,310A,310B)의 하면과 연결되는 부분이 하부 전극(320b-2)이 된다. 상부 전극(320a-2)과 하부 전극(320b-2)의 길이 및 형상은 인터포저(300-2)와 연결되는 기판의 전극 위치와 대응되도록 다양하게 설계 가능하다.
또 다른 실시예로, 도 15a(단일 구조), 도 15b(다층 구조) 및 도 16a(단일 구조), 도 16b(다층 구조)에 도시된 인터포저(300-3)는 연결 전극(320-3)이 지지체(310,310A,310B)의 외측면에 배치되고 지지체(310,310A,310B)의 상면과 하면을 연결하도록 될 수 있다. 연결 전극(320-3)에서 지지체(310,310A,310B)의 상면과 연결되는 부분이 상부 전극(320a-3)이 되고 지지체(310,310A,310B)의 하면과 연결되는 부분이 하부 전극(320b-3)이 된다.
지지체(310,310A,310B)의 외측면에 전자파 차폐를 위한 차폐재(330-3)가 배치된다.
차폐재(330-3)는 지지체(310,310A,310B)의 외측면에서 연결 전극(320-3)이 지지체(310,310A,310B)의 상면과 접하는 전극 상부, 연결 전극(320-3)이 지지체(310,310A,310B)의 하면과 접하는 전극 하부 중 적어도 일부는 노출시키는 오목부(331)를 구비할 수 있다.
오목부(331)는 기판과 상부 전극과 하부 전극의 접합성을 높이기 위한 것이다. 연결 전극(320-3)에서 전극 상부와 전극 하부를 노출시키면 납땜 면적을 확보하기 용이하고 조립시 공차에 유리하며, 기판과 연결 전극(320-3)의 부착 강도를 높일 수 있다.
오목부(331)는 연결 전극(320-3)의 전극 하부와 전극 상부만 중점적으로 노출시켜 차폐재(330-3)에 의한 전자파 차폐 효과를 최대화하면서도 부착 강도가 높도록 라운드진 형태로 되는 것이 바람직하다.
실시예에서 오목부(331)는 연결 전극(320-3)이 지지체(310,310A,310B)의 상면과 접하는 전극 상부와 연결 전극(320-3)이 지지체(310,310A,310B)의 하면과 접하는 전극 하부에 모두 형성되어 연결 전극(320-3)의 전극 상부와 전극 하부를 노출시킨다.
다음, 도 17a(단일 구조), 도 17b(다층 구조) 및 도 18a(단일 구조), 도 18b(다층 구조)에서 참조되는 인터포저(300-4)는 연결 전극(320-4)이 지지체(310,310A,310B)의 외측면에 배치되고 지지체(310,310A,310B)의 상면과 하면을 연결하도록 될 수 있다. 연결 전극(320-4)에서 지지체(310,310A,310B)의 상면과 연결되는 부분이 상부 전극(320a-4)이 되고 지지체(310,310A,310B)의 하면과 연결되는 부분이 하부 전극(320b-4)이 된다.
지지체(310,310A,310B)의 외측면에 전자파 차폐를 위한 차폐재(330-4)가 배치된다.
오목부(331)는 연결 전극(320-4)이 지지체(310,310A,310B)의 하면과 접하는 전극 하부에 형성되어 연결 전극(320-4)의 전극 하부를 노출시키도록 구성할 수도 있다.
또는, 도시하지 않았지만 오목부(331)는 연결 전극(320-4)이 지지체(310,310A,310B)의 상면과 접하는 전극 상부에 형성되어 연결 전극(320-4)의 전극 상부를 노출시키도록 구성할 수도 있다.
또는, 도시하지 않았지만 연결 전극(320-4)이 지지체(310,310A,310B)의 상면과 접하는 전극 상부와 연결 전극(320-4)이 지지체(310,310A,310B)의 하면과 접하는 전극 하부에 규칙적으로 또는 불규칙적으로 교번 형성되어 연결 전극(320-4)의 전극 상부와 전극 하부를 교번적으로 노출시키게 형성할 수도 있다. 이 경우 부착 강도를 높이면서도 전자파 차폐 효과를 최대화할 수 있다.
또 다른 실시예로, 도 19a(단일 구조), 도 19b(다층 구조)에서 참조되는 인터포저(300-5)는 도 5a 및 도 5b에서와 같이 연결 전극이 지지체(310,310A,310B)의 외측면에 요입 형성되는 비아 홈(311a)에 도전성 물질이 채워져 지지체(310,310A,310B)의 상면과 하면을 연결하는 형상일 수 있다.
지지체(310,310A,310B)의 외측면에 전자파 차폐를 위한 차폐재(330-5)가 배치된다. 차폐재는 지지체(310,310A,310B)의 외측면에서 연결 전극(320)을 덮도록 배치될 수 있다. 차폐재(330-5)는 비도전성 차폐재인 것이 바람직하다.
그리고, 지지체(310,310A,310B)에 디커플링 커패시터(decoupling capacitor)(340)가 배치될 수 있다. 디커플링 커패시터(340)는 지지체(310,310A,310B) 내에 배치되고 일측이 상부 전극(320a-5)에 연결되고 반대되는 타측이 하부 전극(320b-5)에 연결될 수 있다. 디커플링 커패시터(340)는 지지체(310,310A,310B)에 내부 전극 형성 과정에서 형성할 수 있다.
디커플링 커패시터(340)는 전원선 또는 신호선에 실려있는 고주파 성분의 노이즈와 회로와 분리시켜 회로를 보호한다. 디커플링 커패시터(340)는 연결 전극이 2개인 경우 신호선과 그라운드선 사이에 배치할 수도 있다.
또는, 도시하지는 않았지만, 지지체(310,310A,310B)에 바이패스 커패시터(bypass capacitor)가 배치될 수 있다. 전원선 또는 신호선에 실려있는 고주파 성분의 노이즈를 그라운드로 우회시켜 회로를 보호한다.
또 다른 실시예로, 도 20a(단일 구조), 도 20b(다층 구조)에 도시된 인터포저(300-6)는 연결 전극(320-6)이 지지체(310,310A,310B)의 양측면에 요입 형성되는 비아 홈에 도전성 물질이 채워져 지지체(310,310A,310B)의 상면과 하면을 연결하는 형상일 수 있다.
연결 전극(320-6)은 신호선(320-1)과 그라운드선(320-2)을 포함할 수 있다.
지지체(310,310A,310B)의 외측면에 전자파 차폐를 위한 차폐재(330-6)가 배치된다. 차폐재(330-6)는 비도전성 차폐재인 것이 바람직하다.
그리고, 지지체(310,310A,310B)에 커먼모드필터(350)가 배치될 수 있다. 커먼모드필터(350)는 다층으로 형성되는 지지체(310,310A,310B)에 내부 전극을 적층하여 구성된 적층형 커먼모드필터일 수 있다. 커먼모드필터(350) 자성재료의 자기적 특성을 이용한 노이즈 제거 필터로 원하는 신호만을 선별하여 전송하도록 한다.
한편, 도 21a(단일 구조), 도 21b(다층 구조)에 도시된 바와 같이, 비아 홈(311a)은 지지체(310,310A,310B)에 두께 방향으로 비아 홀(311)을 형성하고 비아 홀(311)을 나누거나 비아 홀(311)의 일측을 개방하도록 지지체(310,310A,310B)를 잘라 형성한 것일 수 있다.
이 경우, 지지체(310,310A,310B)는 외측면에 요입 형성된 비아 홈(311a)이 형성된다.
구체적으로, 비아 홈(311a)은 지지체(310,310A,310B)의 일측면 또는 양측면에 형성될 수 있으며, 비아 홈(311a)에 도전성 물질이 채워져 지지체(310,310A,310B)의 상면과 하면을 연결하는 연결 전극(320)을 형성한다.
지지체(310,310A,310B)는 외측면에 요입 형성된 비아 홈(311a)을 형성하는 경우, 도 5a 및 도 5b의 경우에 비해 비아의 면적이 적고, 비아가 지지체의 중간을 관통하는 것이 아니므로 지지체의 강도 확보에 보다 용이하다. 또한 지지체에 하나의 비아 홀을 잘라 양측 지지체에서 사용하므로 지지체에 펀칭하는 비아 홀의 수를 줄일 수 있다.
도 22에 도시된 바와 같이, 지지체에 펀칭하여 뚫는 비아 홀(311,311-1,311-2)의 형상은 원형, 장공형, 사각형 등 다양한 형상이 가능하다.
또한, 원형의 비아 홀(311)은 원형을 반분하지 않고 원형에서 중심선을 벗어나 일측으로 치우친 위치를 잘라 비아 홈을 형성할 수 있다. 또한, 장공형의 비아 홀(311-1)은 장공을 반분하는 형태로 지지체를 잘라 비아 홈을 형성할 수 있다. 또한, 사각형의 비아 홀(311-2)은 사각형을 반분하는 형태로 지지체를 잘라 비아 홈을 형성할 수 있다.
상술한 인터포저는 전체 지지체의 높이가 5mm 이하일 수 있다. 또한 지지체에 형성하는 비아 홀의 크기는 0.15mm~1.1mm 범위일 수 있으며, 비아 홀은 적층구조 없이 수직형으로 지지체를 뚫어 형성할 수 있다.
지지체에 형성하는 내부 전극(내부 회로)은 세라믹 그린시트를 적층하여 다양한 내부 적층 회로 패턴의 구현이 가능하다.
또한, 차폐재는 SUS, 양백 등 다양한 금속 프레임을 결합 적용할 수도 있으며, 도전성 차폐재를 적용할 경우 SUS, 양백 등 다양한 금속 프레임에 도전성 처리하거나 도금하여 형성할 수 있다. 도전성 처리는 금속 프레임에 카본계를 코팅하거나 은, 구리, 텅스텐, 몰리브덴 등의 페이스트를 코팅할 수 있고, 도금은 금속 프레임에 니켈, 구리, 주석, 은, 금, 팔라듐 등을 도금할 수 있다.
상술한 인터포저는 실시예, 다른 실시예, 또 다른 실시예들을 혼용하여 적용 가능하다.
상술한 바와 같이, 본 발명의 인터포저는 세라믹 재료로 형성하여 미세패턴(미세회로) 구현이 가능하고 제조 원가를 줄일 수 있으며, 세라믹 재료로 형성함에도 구속 소결을 통해 휨 및 수축을 방지하므로 치수 안정성이 우수하며, 이로 인해 신호전송의 신뢰성이 우수하다.
또한, 연결 전극을 지지체의 외측면에 형성함으로써 지지체의 강도 보완이 가능하다. 또한, 연결 전극의 전극 상부와 전극 하부를 노출시키도록 차폐재를 배치하여 기판과 기판 사이를 보다 안정적으로 고정할 수 있으므로 신호전송의 신뢰성을 높일 수 있다.
또한, 지지체에 디커플링 커패시터, 바이패스 커패시터, 커먼모드필터 중 하나 이상을 배치하여 고주파로부터 내부 회로를 보호하고, 노이즈를 제거하여 보다 신뢰성 있는 신호 전송이 가능하다.
실시예에서 인터포저는 기판과 기판 사이에 배치되어 전기적 신호를 연결하는 것으로 설명하였다. 그러나 반드시 이에 한정되는 것은 아니고 인터포저는 기판과 칩셋, 보드와 보드 간을 연결할 수도 있다.
이상과 같은 본 발명은 예시된 도면을 참조하여 설명되었지만, 기재된 실시 예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형될 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명하다. 따라서 그러한 수정 예 또는 변형 예들은 본 발명의 특허청구범위에 속한다 하여야 할 것이며, 본 발명의 권리범위는 첨부된 특허청구범위에 기초하여 해석되어야 할 것이다.
*부호의 설명*
100, 200: 기판 300: 인터포저
310, 310-1, 310-2, 310-3, 310-4, 310A, 310B: 지지체
310a: 직선부 310b: 경사부
310c: 곡선부 310b: 수직 절곡부
311, 311-1, 311-2, 311-3, 311-4: 비아 홀 311a: 비아 홈
320: 연결 전극
320a: 상부 전극 320b: 하부 전극
330: 차폐재
331: 오목부
340: 디커플링 커패시터 350: 커먼모드필터
410: 외측 더미
411A: 인터포저
410X, 410Y: 내측 더미

Claims (18)

  1. 적어도 일부가 기판 가장자리를 따라 배치되며 상면과 하면을 포함하는 세라믹 지지체;
    상기 세라믹 지지체의 상면과 하면을 연결하는 연결 전극;
    상기 연결 전극의 상부에 형성된 상부 전극; 및
    상기 연결 전극의 하부에 형성된 하부 전극;을 포함하는 것을 특징으로 하는 인터포저.
  2. 청구항 1에 있어서,
    상기 연결 전극은,
    상기 세라믹 지지체에 두께 방향으로 관통하는 비아 홀을 형성하고, 상기 비아 홀에 도전성 물질을 채워 상기 세라믹 지지체의 상면과 하면을 연결하는 것을 특징으로 하는 인터포저.
  3. 청구항 2에 있어서,
    상기 비아 홀은 상기 세라믹 지지체에 길이 방향을 따라 2열 이상이 형성되며,
    상기 비아 홀에 채워지는 상기 연결 전극은 신호선과 상기 신호선의 외측으로 배치되는 그라운드선을 포함하는 것을 특징으로 하는 인터포저.
  4. 청구항 1에 있어서,
    상기 세라믹 지지체의 외측면에 배치되는 차폐재를 형성하는 것을 특징으로 하는 인터포저.
  5. 청구항 1에 있어서,
    상기 상부 전극 및 하부 전극의 어느 하나 이상의 단면은 상기 연결 전극의 단면보다 넓은 것을 특징으로 하는 인터포저.
  6. 청구항 5에 있어서,
    상기 상부 전극 및 하부 전극의 적어도 어느 하나 이상의 일부를 덮는 제1 보호층 및 제2 보호층을 형성하는 것을 특징으로 하는 인터포저.
  7. 청구항 6에 있어서,
    상기 제1 보호층 및 제2 보호층의 어느 하나 이상은 세라믹층인 것을 특징으로 하는 인터포저.
  8. 청구항 1에 있어서,
    상기 세라믹 지지체에 디커플링 커패시터 또는 바이패스 커패시터가 배치되는 것을 특징으로 하는 인터포저.
  9. 청구항 1에 있어서,
    상기 세라믹 지지체는 복수의 세라믹 지지체가 적층된 것을 특징으로 하는 인터포저.
  10. 그린 시트에 비아 홀을 형성하는 단계;
    상기 비아 홀에 연결 전극을 충전하는 단계;
    상기 연결 전극의 상부에 상부 전극을 형성하는 단계; 및
    상기 연결 전극의 하부에 하부 전극을 형성하는 단계;를 포함하는 인터포저의 제조방법.
  11. 청구항 10에 있어서,
    상기 상부 전극 및 하부 전극의 적어도 어느 하나 이상의 일부를 덮는 제1 보호층 및 제2 보호층을 형성하는 것을 특징으로 하는 인터포저의 제조방법.
  12. 청구항 10에 있어서,
    상기 그린 시트를 외측 더미, 인터포저 및 내측 더미로 영역을 분리하는 단계를 포함하는 인터포저의 제조방법.
  13. 청구항 10에 있어서,
    상기 그린 시트에 비아 홀을 형성하는 단계는,
    제1 그린 시트에 제1 비아 홀을 형성하는 단계;
    제2 그린 시트에 제2 비아 홀을 형성하는 단계; 및
    상기 제1 그린 시트 및 상기 제2 그린 시트를 상기 제1 비아 홀 및 상기 제2 비아 홀이 서로 중첩되도록 접합하는 단계;를 포함하고,
    상기 비아 홀에 연결 전극을 충전하는 단계는,
    상기 제1 그린 시트 및 상기 제2 그린 시트를 접합한 후, 상기 제1 비아 홀 및 상기 제2 비아 홀에 연결 전극을 충전하는 단계;를 포함하는 인터포저의 제조방법.
  14. 청구항 13에 있어서,
    상기 그린 시트에 비아 홀을 형성하는 단계는,
    1장 이상의 제3 그린 시트에 제3 비아 홀을 형성하는 단계;를 포함하고,
    상기 제1 그린 시트 내지 상기 제3 그린 시트를 상기 제1 비아 홀 내지 상기 제3 비아 홀이 서로 중첩되도록 접합하고,
    상기 비아 홀에 연결 전극을 충전하는 단계는,
    상기 제1 비아 홀 내지 상기 제3 비아 홀에 연결 전극을 충전하는 것을 특징으로 하는 인터포저의 제조방법.
  15. 청구항 14에 있어서,
    상기 제1 그린 시트, 상기 제2 그린 시트 및 상기 제3 그린 시트를 외측 더미, 인터포저 및 내측 더미로 영역을 분리하는 단계를 포함하는 인터포저의 제조방법.
  16. 청구항 15에 있어서,
    상기 인터포저를 제1 가소성 온도에서 소성하고, 상기 내측 더미를 제2 가소성 온도에서 소성하는 단계를 포함하며,
    상기 제1 가소성 온도보다 제2 가소성 온도가 높은 것을 특징으로 하는 인터포저의 제조방법.
  17. 청구항 16에 있어서,
    상기 외측 더미의 내측에 제1 가소성 온도로 소성한 인터포저를 배치하고, 상기 인터포저의 내측에 제2 가소성 온도로 소성한 내측 더미를 배치하는 단계;
    상기 본소성하기 전, 상기 인터포저 및 상기 내측 더미에 이형제를 도포하는 단계; 및
    상기 외측 더미, 상기 인터포저 및 상기 내측 더미를 본소성하는 단계;를 포함하는 것을 특징으로 하는 인터포저의 제조방법.
  18. 청구항 10에 있어서,
    상기 그린 시트에 비아 홀을 형성하는 단계는,
    제1 그린 시트에 제1 비아 홀을 형성하는 단계;
    제2 그린 시트에 제2 비아 홀을 형성하는 단계; 및
    상기 제1 그린 시트 및 상기 제2 그린 시트를 상기 제1 비아 홀 및 상기 제2 비아 홀이 서로 중첩되도록 접합하는 단계;를 포함하고,
    상기 비아 홀에 연결 전극을 충전하는 단계는,
    상기 제1 그린 시트 및 상기 제2 그린 시트를 접합하기 전에, 상기 제1 비아 홀 및 상기 제2 비아 홀에 연결 전극을 충전하는 단계;를 포함하는 인터포저의 제조방법.
PCT/KR2020/004219 2019-04-01 2020-03-27 인터포저 및 그 제조방법 WO2020204493A1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20190037859 2019-04-01
KR10-2019-0037859 2019-04-01
KR20190037860 2019-04-01
KR10-2019-0037860 2019-04-01
KR10-2020-0036855 2020-03-26
KR1020200036855A KR102387826B1 (ko) 2019-04-01 2020-03-26 인터포저 및 그 제조방법

Publications (1)

Publication Number Publication Date
WO2020204493A1 true WO2020204493A1 (ko) 2020-10-08

Family

ID=72666977

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/004219 WO2020204493A1 (ko) 2019-04-01 2020-03-27 인터포저 및 그 제조방법

Country Status (1)

Country Link
WO (1) WO2020204493A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317790A (ja) * 2004-04-28 2005-11-10 Ibiden Co Ltd インターポーザ
KR20110028959A (ko) * 2009-09-14 2011-03-22 삼성전기주식회사 인터포저 및 그의 제조방법
KR20130038825A (ko) * 2010-03-03 2013-04-18 조지아 테크 리서치 코포레이션 무기 인터포저상의 패키지-관통-비아(tpv) 구조 및 그의 제조방법
US20130200517A1 (en) * 2012-02-02 2013-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer frame and method of manufacturing the same
KR20150045095A (ko) * 2013-10-18 2015-04-28 에스티에스반도체통신 주식회사 인터포저 제조방법 및 이를 이용한 적층형 패키지와 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317790A (ja) * 2004-04-28 2005-11-10 Ibiden Co Ltd インターポーザ
KR20110028959A (ko) * 2009-09-14 2011-03-22 삼성전기주식회사 인터포저 및 그의 제조방법
KR20130038825A (ko) * 2010-03-03 2013-04-18 조지아 테크 리서치 코포레이션 무기 인터포저상의 패키지-관통-비아(tpv) 구조 및 그의 제조방법
US20130200517A1 (en) * 2012-02-02 2013-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer frame and method of manufacturing the same
KR20150045095A (ko) * 2013-10-18 2015-04-28 에스티에스반도체통신 주식회사 인터포저 제조방법 및 이를 이용한 적층형 패키지와 그 제조방법

Similar Documents

Publication Publication Date Title
WO2014178639A1 (ko) 연성인쇄회로기판 및 그 제조 방법
WO2020185016A1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
WO2014054921A1 (en) The printed circuit board and the method for manufacturing the same
WO2012087058A2 (en) Printed circuit board and method for manufacturing the same
WO2018044053A1 (ko) 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
WO2012087059A2 (en) Printed circuit board and method for manufacturing the same
EP2596691A2 (en) Radiant heat circuit board and method for manufacturing the same
WO2013176520A1 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
WO2012087060A2 (en) Printed circuit board and method for manufacturing the same
WO2018221876A1 (ko) 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
WO2021145664A1 (ko) 회로기판
WO2020096309A1 (ko) 인터포저
WO2021251795A1 (ko) 회로기판
WO2020204493A1 (ko) 인터포저 및 그 제조방법
WO2020180149A1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
WO2021049859A1 (ko) 인쇄회로기판
WO2019050255A1 (ko) 인쇄 회로 기판 어셈블리
WO2021235920A1 (ko) 회로기판
WO2021149979A1 (ko) 회로기판
WO2017196116A1 (ko) 기능성 컨택터
WO2019112329A1 (ko) 다이오드 복합소자 및 그의 제조 방법
WO2021107654A2 (ko) 인쇄회로기판
WO2021112499A1 (ko) 인쇄회로기판
WO2023090843A1 (ko) 회로기판 및 이를 포함하는 반도체 패키지
WO2023191507A1 (ko) 회로 기판

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20781785

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20781785

Country of ref document: EP

Kind code of ref document: A1