KR102387826B1 - 인터포저 및 그 제조방법 - Google Patents

인터포저 및 그 제조방법 Download PDF

Info

Publication number
KR102387826B1
KR102387826B1 KR1020200036855A KR20200036855A KR102387826B1 KR 102387826 B1 KR102387826 B1 KR 102387826B1 KR 1020200036855 A KR1020200036855 A KR 1020200036855A KR 20200036855 A KR20200036855 A KR 20200036855A KR 102387826 B1 KR102387826 B1 KR 102387826B1
Authority
KR
South Korea
Prior art keywords
interposer
electrode
support
connection electrode
disposed
Prior art date
Application number
KR1020200036855A
Other languages
English (en)
Other versions
KR20200116414A (ko
Inventor
오창우
이길선
신정균
안영준
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to PCT/KR2020/004219 priority Critical patent/WO2020204493A1/ko
Publication of KR20200116414A publication Critical patent/KR20200116414A/ko
Application granted granted Critical
Publication of KR102387826B1 publication Critical patent/KR102387826B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 적어도 일부가 기판 가장자리를 따라 배치되며 상면과 하면을 포함하는 세라믹 지지체, 상기 세라믹 지지체의 상면과 하면을 연결하는 연결 전극 및 상기 세라믹 지지체의 외측면에 배치되는 차폐재를 포함하는 것을 특징으로 하는 인터포저와 이의 제조방법으로서, 본 발명의 인터포저는 치수 안정성이 우수하고, 미세패턴 구현이 가능하며 신호전송의 신뢰성이 우수하고, 최소한의 크기를 갖는 인터포저의 구조적 문제로 인한 불량이 없도록 한다.

Description

인터포저 및 그 제조방법{INTERPOSER AND METHOD THEREOF}
본 발명은 기판과 기판 사이에 배치되어 전기적 신호를 연결시키는 인터포저 및 그의 제조방법에 관한 것이다.
일반적으로 인터포저(interposer)는 집적회로의 입출력 패드 크기가 회로 기판에 제작된 입출력 패드의 크기와 맞지 않을 때, 집적회로와 회로 기판 사이에 추가적으로 삽입하는 기판이다.
인터포저는 관통형 구조의 비아를 포함하고 있으며 집적회로(IC)의 입출력(I/O)을 재분배하기 위해 다층 배선 구조를 포함할 수 있다.
최근 들어, 카메라, 디스플레이, 스마트폰 등의 고성능화 추세로 데이터의 처리량이 늘어남에 따라, 배터리의 수명을 늘리기 위해 배터리의 면적은 키우고 대신 기판 면적은 줄이고 있다.
기판 면적을 줄이기 위해서는 기판 폭을 줄이고 대신 층수를 높이며, 그리고 미세패턴을 통해 두께를 줄임으로써 집적도가 높은 기판을 제조할 수 있다. 또한 기판과 기판은 인터포저로 연결함으로써 배터리 탑재 공간을 추가 확보할 수 있다. 이러한 인터포저는 케이블 연결 대비 적은 신호 손실률과 전력 소모에 강점이 있다.
더욱이 전자기기의 집적도가 높아지고 데이터 처리량이 늘수록 기판 간, 기판과 칩 간을 연결하는 인터포저의 필요성은 증가하고 있으며, 인터포저 기술은 전자기기의 고성능 및 소형화 구현에 중요하다.
그리고, 이러한 인터포저는 단층의 기판 간 통전을 위한 가장 효율적인 크기로 적용되는 것이 바람직한데, 인터포저의 크기를 줄이면 줄일수록 불량 없는 인터포저를 제작하는 데 어려움이 따른다.
이상의 배경기술에 기재된 사항은 발명의 배경에 대한 이해를 돕기 위한 것으로서, 이 기술이 속하는 분야에서 통상의 지식을 가진 자에게 이미 알려진 종래기술이 아닌 사항을 포함할 수 있다.
특허문헌 1: 공개특허공보 제2018-0117034호(2018.10.10.26 공개)
본 발명의 목적은 전자기기의 고성능 및 소형화 구현에 기여할 수 있도록 치수 안정성이 우수하고, 미세패턴 구현이 가능하며 신호전송의 신뢰성이 우수한 인터포저 및 그의 제조 방법을 제공하는 것이다.
또한, 인터포저의 소성 시에 변형이 없도록 하는 것을 목적으로 한다.
본원발명의 일 관점에 의한 인터포저는 적어도 일부가 기판 가장자리를 따라 배치되며 상면과 하면을 포함하는 세라믹 지지체; 상기 세라믹 지지체의 상면과 하면을 연결하는 연결 전극; 상기 연결 전극의 상부에 형성된 상부 전극; 및 상기 연결 전극의 하부에 형성된 하부 전극;을 포함할 수 있다.
여기서, 상기 세라믹 지지체는, 상기 기판의 일부 가장자리를 따라 직선 형상으로 배치되는 직선부; 상기 기판의 일부 가장자리 또는 코너부에 인접하여 경사진 형상으로 배치되는 경사부; 라운드진 형상으로 배치되는 곡선부; 및 상기 직선부로부터 수직하게 절곡된 형상으로 배치되는 수직 절곡부;중 선택된 하나 또는 둘 이상의 조합으로 상기 기판의 가장자리를 따라 배치될 수 있다.
또는, 상기 세라믹 지지체는, 상기 기판의 각 모서리에 나란하게 배치되는 제1 직선부, 제2 직선부, 제3 직선부 및 제4 직선부를 포함하며, 상기 제1 직선부, 상기 제2 직선부, 상기 제3 직선부 및 상기 제4 직선부 중 적어도 하나의 직선부는 분할된 형태로 배치될 수 있다.
또한, 상기 세라믹 지지체는, 상기 기판의 각 모서리에 나란하게 배치되는 제1 직선부, 제2 직선부, 제3 직선부 및 제4 직선부를 포함하며, 상기 제1 직선부, 상기 제2 직선부, 상기 제3 직선부 및 상기 제4 직선부 중 적어도 하나의 직선부는 다른 직선부와 이격되어 배치될 수 있다.
또한, 연결 전극은, 상기 세라믹 지지체에 두께 방향으로 관통하는 비아 홀을 형성하고, 상기 비아 홀에 도전성 물질을 채워 상기 세라믹 지지체의 상면과 하면을 연결할 수 있다.
또한, 비아 홀은 상기 세라믹 지지체에 길이 방향을 따라 2열 이상이 형성되며, 상기 비아 홀에 채워지는 상기 연결 전극은 신호선과 상기 신호선의 외측으로 배치되는 그라운드선을 포함할 수 있다.
또한, 인터포저는, 상기 세라믹 지지체의 외측면에 배치되는 차폐재를 형성할 수 있다.
또한, 인터포저의 상부 전극 및 하부 전극의 어느 하나 이상의 단면은 상기 연결 전극의 단면보다 넓을 수 있다.
또한, 인터포저는, 상기 상부 전극 및 하부 전극의 적어도 어느 하나 이상의 일부를 덮는 제1 보호층 및 제2 보호층을 형성할 수 있다.
여기서, 상기 제1 보호층 및 제2 보호층의 어느 하나 이상은 세라믹층일 수 있다.
또한, 인터포저는, 세라믹 지지체에 디커플링 커패시터 또는 바이패스 커패시터가 배치될 수 있다.
본원발명의 일 관점에 의한 인터포저의 제조방법은, 그린 시트에 비아 홀을 형성하는 단계; 상기 비아 홀에 연결 전극을 충전하는 단계; 상기 연결 전극의 상부에 상부 전극을 형성하는 단계; 및 상기 연결 전극의 하부에 하부 전극을 형성하는 단계;를 포함할 수 있다.
여기서, 상기 상부 전극 및 하부 전극의 어느 하나 이상의 단면은 상기 연결 전극의 단면보다 넓을 수 있다.
또한, 인터포저의 제조방법은, 상기 상부 전극 및 하부 전극의 적어도 어느 하나 이상의 일부를 덮는 제1 보호층 및 제2 보호층을 형성할 수 있다.
본원발명의 일 관점에 의한 인터포저의 제조방법은, 그린 시트를 외측 더미, 인터포저 및 내측 더미로 영역을 분리하는 단계를 포함할 수 있다.
여기서, 인터포저를 제1 가소성 온도에서 소성하고, 상기 내측 더미를 제2 가소성 온도에서 소성하는 단계를 포함하며, 상기 제1 가소성 온도보다 제2 가소성 온도가 높을 수 있다.
또한, 인터포저의 제조방법은, 상기 외측 더미의 내측에 제1 가소성 온도로 소성한 인터포저를 배치하고, 상기 인터포저의 내측에 제2 가소성 온도로 소성한 상기 내측 더미를 배치하는 단계를 포함할 수 있다.
여기서, 상기 제1 가소성 온도보다 상기 제2 가소성 온도가 10℃ 이상 높을 수 있다.
또한, 상기 외측 더미와 상기 인터포저 사이의 간격을 제1 간격(t1)이라 하고, 상기 인터포저와 상기 내측 더미 사이의 간격을 제2 간격(t2)이라 하는 경우, 상기 제1 간격(t1)이 상기 제2 간격(t2)보다 넓을 수 있다.
또한, 인터포저의 제조방법은, 상기 외측 더미, 상기 인터포저 및 상기 내측 더미를 본소성 하는 단계를 포함할 수 있다.
또한, 인터포저의 제조방법은, 상기 본소성하기 전, 상기 인터포저 및 상기 내측 더미에 이형제를 도포할 수 있다.
여기서, 상기 이형제는 보론나이트라이드일 수 있다.
본 발명은 세라믹 재료로 형성되어 비아 크기를 작게 하거나 신호선 폭과 간격을 줄여 멀티 레이어가 가능하므로 미세패턴(미세회로) 구현이 가능하고 제조 원가를 줄일 수 있으며, 세라믹 재료로 형성함에도 구속층, 구속용 더미 등을 이용한 구속 소결을 통해 휨 변형과 수축을 방지하므로 치수 안정성이 우수하며, 이로 인해 신호전송의 신뢰성을 향상시킬 수 있는 효과가 있다.
특히, 인터포저를 가소성 및 본소성으로 나누어 소성함으로써, 얇은 인터포저가 변형이 발생하는 것을 방지할 수 있다.
또한, 본 발명은 연결 전극을 지지체의 외측면에 형성함으로써 지지체의 강도 보완이 가능하고, 연결 전극의 전극 상부와 전극 하부를 노출시키도록 보호층을 배치하여 기판과 기판 사이를 보다 안정적으로 고정할 수 있으므로 신호전송의 신뢰성을 더욱 높일 수 있어 전자기기의 고성능 및 소형화 구현에 크게 기여할 수 있는 효과가 있다.
그리고, 필요 최소한의 폭을 갖는 인터포저를 제조 시 크랙이 발생하지 않도록 함으로써, 불량 발생을 최소화하고 작업성을 향상시킬 수가 있다.
도 1은 본 발명의 실시예에 의한 인터포저를 보인 사시도.
도 2는 본 발명의 인터포저의 평면 형상에 관한 실시예.
도 3a 내지 도 3 e는 본 발명의 인터포저의 평면 형상에 관한 또 다른 실시예.
도 4는 본 발명의 실시예에 의한 인터포저가 기판과 기판을 연결한 상태를 보인 단면도.
도 5는 본 발명의 실시예에 의한 인터포저를 설명하기 위한 절단면도.
도 6은 본 발명의 실시예에 의한 인터포저를 제조하는 일 과정을 설명하기 위한 것이며, 도 7은 인터포저의 가소성 및 본소성을 위한 배치도.
도 8은 인터포저를 제조하는 방법을 나타내는 플로우차트.
도 9 내지 도 16은 본 발명의 인터포저의 다른 복수의 실시예에 대한 도면.
도 17 및 도 18은 본 발명의 인터포저에서 비아 홈 형상의 다양한 예를 보인 도면.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
본 발명의 바람직한 실시 예를 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지의 기술이나 반복적인 설명은 그 설명을 줄이거나 생략하기로 한다.
이하, 도면을 참조하여 본 발명의 일 실시예에 의한 인터포저 및 그것의 제조방법을 설명하기로 한다.
도 1에 도시된 바와 같이, 본 발명의 인터포저(300)는 적어도 일부가 기판(100, 200) 가장자리를 따라 배치되어 하부 기판(100)과 상부 기판(200)을 연결한다. 인터포저(300)는 지지체(310)와 지지체(310)의 상면과 하면을 연결하는 연결 전극(320)을 포함한다. 지지체(310)는 절연 재질로 형성되며, 바람직하게는 세라믹 재질로 형성된다.
지지체(310)를 세라믹 재질로 형성하면 연결 전극(320)의 폭을 미세하게 형성하여 미세회로 구현이 용이하고 적층하여 지지체(310) 내에 연결 전극(320)을 포함하면서도 인터포저(300)의 체적을 줄일 수 있다. 인터포저(300)의 체적을 줄이면 기판(100, 200)의 가장자리를 따라 배치하기 용이하고, 그에 따라 전자기기의 고성능 및 소형화 구현에 보다 용이하다.
지지체(310)를 세라믹 재질로 형성하는 경우, 연결 전극 폭을 75㎛, 연결 전극 간격을 50㎛까지 구현할 수 있고, 비아 홀의 직경은 최소 70㎛까지 구현 가능하다. 전극 폭과 비아 홀의 직경을 줄이면 미세회로 구현이 보다 용이하여 인터포저의 두께를 줄일 수 있고, 이는 기판과 기판 간 간격을 줄여 신호전송의 신뢰성을 높일 수 있다. 또한 지지체(310)를 세라믹 재질로 형성하는 경우 제조 비용을 줄일 수 있어 인터포저를 저가형으로 구현 가능하다.
반면, 지지체를 FPCB 소재인 에폭시(FR4) 재질로 형성하는 경우 연결 전극 폭을 90㎛, 연결 전극 간격을 65㎛까지 구현할 수 있고, 비아 홀의 직경은 최소 200㎛까지 구현 가능하다. 그러나 FR4 재질의 경우 자체 두께로 인해 1~2층으로만 적층할 수 있어 인터포저의 체적을 줄이기 어렵고 미세패턴 구현이 어렵다.
그리고, 지지체를 실리콘 재질로 형성하는 경우 연결 전극 폭을 5㎛, 연결 전극 간격을 5㎛까지 구현할 수 있고, 비아 홀의 직경은 75㎛ 미만까지 구현 가능한 다양한 장점이 있다. 그러나, 실리콘 인터포저는 기계적 스트레스에 약하고 생산 비용이 매우 높은 단점이 있다.
도 2에 도시된 바와 같이, 지지체(310)는 기판의 가장자리를 따라 직선 형상으로 배치되는 직선부(310a), 경사진 형상으로 배치되는 경사부(310b), 라운드진 곡선 형상으로 배치되는 곡선부(310c) 및 직선부(310a)로부터 수직하게 절곡된 형상으로 배치되는 수직 절곡부(310d) 중 선택된 하나 또는 둘 이상의 조합으로 배치될 수 있다. 또한, 지지체(310)는 기판의 가장자리를 따라 배치되고 막힌 형태일 수 있다.
예를 들어, 도 2의 (a)에 도시된 바와 같이, 지지체(310)는 직선부(310a) 4개를 연결한 사각 형상으로 기판에 배치될 수 있고, 도 2의 (b)에 도시된 바와 같이, 지지체(310)는 기판의 일부 가장자리 또는 코너부에 인접하여 경사진 형상으로 배치되는 경사부(310b)와 직선부(310a)를 조합한 형상으로 될 수 있다.
또한, 도 2의 (c)에 도시된 바와 같이, 지지체(310)는 직선부(310a) 및 기판의 일부 가장자리에 곡선부(310c)를 조합한 형상으로 배치될 수 있다. 여기서, 곡선부(310c)는 나사 체결 부분 등을 회피하기 위한 배치일 수 있다. 도 2의 (d)에 도시된 바와 같이, 지지체(310)는 직선부(310a)와 수직 절곡부(310d)를 조합한 형상으로, 직선부(310a)로부터 수직하게 절곡되는 두 수직 절곡부(310d)가 연결되는 형상으로 배치될 수 있다.
또한, 도 2의 (e)에 도시된 바와 같이, 직선부(310a)와, 기판의 일부 가장자리 또는 코너부에 인접하여 경사진 형상으로 배치되는 경사부(310b) 및 곡선부(310c)가 조합된 형상으로 배치될 수 있다.
또한, 도 2의 (f)에 도시된 바와 같이, 지지체(310)는 직선부(310a), 경사부(310b) 및 수직 절곡부(310d)를 조합한 형상으로, 경사부(310b)와 수직 절곡부(310d)가 연결되는 형상으로 배치될 수 있다.
또한, 도 2의 (g)에 도시된 바와 같이, 지지체(310)는 직선부(310a), 경사부(310b) 및 곡선부(310c)를 조합한 형상으로, 곡선부(310c)가 두 경사부(310b) 간에 연결된 형상으로 배치될 수 있다.
또한, 도 2의 (h)에 도시된 바와 같이, 지지체(310)는 직선부(310a)와 수직 절곡부(310d)로 구성되고, 수직 절곡부(310d)가 두 직선부(310a)와 연결되는 형상으로 배치될 수 있다.
이와 같이 지지체(310)가 기판의 가장자리를 따라 배치되는 전자기기의 예로는 휴대폰 등의 모바일기기, TV, 네비게이션 및 카메라 등을 포함할 수 있다.
그리고, 연결 전극(320)은 지지체(310)의 상면과 하면을 연결한다. 연결 전극(320)은 지지체(310)의 길이 방향을 따라 복수 개가 배치된다.
나아가, 지지체(310)는 기판의 가장자리를 따라 배치되되, 도 2의 실시예의 경우 닫힌(closed) 형태였다면, 도 3a 내지 도 3e와 같이 열린(open) 행태, 즉 직선부 간 서로 이격되거나 연결되지 않는 형태를 가질 수도 있다.
이는 세라믹 재질의 지지체(310)와 기판(100)의 열팽창계수 차이에 의한 변형을 완화시킬 수 있는 장점을 가진다.
구체적으로 살펴보면, 지지체(310)는 기판(100)의 가장자리를 따라서, 기판의 둘레에 해당하는 4 모서리에 각각 나란하게 대응되는 제1 직선부(361), 제2 직선부(362), 제3 직선부(363), 제4 직선부(364)로 구성될 수 있고, 제1 직선부(361)와 제3 직선부(363)가 나란하고, 제2 직선부(362)와 제4 직선부(364)가 나란할 수 있다.
그리고, 도 3(a)에 도시된 바와 같이, 제1 직선부(361), 제2 직선부(362), 제3 직선부(363), 제4 직선부(364)가 모두 서로 이격되어 배치될 수 있다.
또는, 도 3(b)에 도시된 바와 같이, 제1 직선부(361)와 제2 직선부(362)가 연결되고, 제3 직선부(363)와 제4 직선부(364)가 연결되며, 이들 간은 서로 이격되어 배치되어 소위 'ㄱ', 'ㄴ' 자 형태를 이룰 수 있다.
또한, 도 3(c), 도 3(d)와 같이 하나의 직선부가 양분되어 이격되는 형태일 수 있다.
즉, 도 3(c)와 같이, 제1 직선부(361-1, 361-2)와 제3 직선부(363-1, 363-2)가 양분되어, 제2 직선부(362)는 이에 인접한 제1 직선부(361-2)와 제3 직선부(363-1)와 연결되고, 제4 직선부(362)는 이에 인접한 제1 직선부(361-1)와 제3 직선부(363-2)와 연결되며, 이들 간은 서로 이격되어 배치될 수 있다.
또는, 도 3(d)와 같이, 제2 직선부(362-1, 362-2)와 제4 직선부(364-1, 364-2)가 양분되어, 제1 직선부(361)는 이에 인접한 제2 직선부(362-1)와 제4 직선부(364-2)와 연결되고, 제3 직선부(363)는 이에 인접한 제2 직선부(362-2)와 제4 직선부(364-1)와 연결되며, 이들 간은 서로 이격되어 배치될 수 있다.
이러한 도 3 (d), 도 3(e)는 소위 'ㄷ' 자 형태가 대칭적 구조를 이룰 수 있다.
다음으로, 도 3(e)와 같이, 제1 직선부(361), 제4 직선부(364), 제3 직선부(365)가 연결되고, 제2 직선부(362)와는 이격된, 4 직성부 중 어느 한 직선부만 이격된 형태로 배치될 수 있다.
이상과 같은 열린 형태 구조의 지지체에 의하면, 기판과의 열팽창계수 차이에 의한 변형을 완화시킬 수가 있다.
다음, 도 4에 도시된 바와 같이, 인터포저(300)는 하부 기판(100)과 상부 기판(200)을 연결한다. 인터포저(300)의 하부 기판(100) 및 상부 기판(200)은 연결 전극(320)을 통해 전기적으로 연결시킨다.
이때, 하부 기판(100)에 실장되는 메인 칩, 표면실장소자 부품 등은 하부 기판(100)에 인쇄되는 회로 라인 및 인터포저(300)의 연결 전극(320)을 통해 상부 기판(200)의 관통전극(TPV)(210)으로 연결되고, 상부 기판(200)에 인쇄되는 회로 라인을 통해 보조 칩 등과 연결될 수 있다. 하부 기판(100)은 메인 칩, 표면실장소자 부품들이 표면에 실장되고 상부 기판(200)은 보조 칩 등이 표면에 실장될 수 있다.
그리고, 지지체(310)의 외측면에 차폐재(330)가 배치될 수 있다. 차폐재(330)는 전자파 차폐를 위한 것이다. 차폐재(330)는 도전성 차폐재일 수 있다. 차폐재(330)는 지지체의 외측면에 도금, 아연용사, 도전성 도료를 도포하여 코팅하거나 인쇄하여 형성할 수 있다.
도 5를 참조하면, 연결 전극(320)은 지지체(310)에 두께 방향으로 관통하는 비아 홀(311)을 형성하고, 비아 홀(311)에 도전성 물질을 채워 지지체(310)의 상면과 하면을 연결하도록 된다.
비아 홀(311)은 지지체(310)에 길이 방향을 따라 1열 이상이 형성된다.
실시예에서, 비아 홀(311)은 지지체(310)에 길이 방향을 따라 2열이 형성된다. 비아 홀(311)에 채워지는 연결 전극(320)은 신호선(320-1)과 신호선(320-1)의 외측으로 배치되는 그라운드선(320-2)을 포함한다. 그라운드선(320-2)이 신호선(320-1)의 외측에 배치되는 경우 그라운드선(320-2)이 전자파를 접지하여 전자파 차폐 효과를 가진다.
비아 홀(311)은 지지체(310)에 길이 방향을 따라 3열 또는 4열이 형성될 수도 있다. 이 경우 가장 외측의 비아 홀에 채워지는 1개의 그라운드선과 내측으로 2개 또는 3개의 신호선으로 구성하거나, 가장 외측의 비아 홀에 채워지는 1개의 그라운드선과 내측으로 1개의 전원선과 나머지 신호선으로 구성할 수 있다.
비아 홀(311)에 채워지는 연결 전극(320)은 지지체(310)의 상면으로 노출되는 부분이 상부 전극(320a)이 되고, 지지체(310)의 하면으로 노출되는 부분이 하부 전극(320b)이 된다. 상부 전극(320a)과 하부 전극(320b)은 비아 홀(311)에 비해 상대적으로 넓은 면적을 가지도록 형성할 수 있다.
이와 같이 상부 전극(320a) 및 하부 전극(320b)을 형성시킨 다음, 인터포저에 형성시킨 전극 등의 보호를 위해 상하면에 세라믹 보호층(340)을 형성시킨다.
그리고, 기판(100, 200)은 상부 전극(320a) 및 하부 전극(320b)이 관통전극(110, 210)과 연결되도록 상하로 적층시킨다.
지지체(310)를 형성하는 세라믹 재료는 LTCC(low temperature co-fired ceramic), HTCC(high temperature co-fired ceramic), 유전체 세라믹 파우더 중 선택된 1종 이상일 수 있다. LTCC는 유리(Glass)와 세라믹 첨가물을 포함할 수 있다. HTCC는 알루미나(Al2O3)파우더와 기타 첨가물을 포함할 수 있다.
하기에서 본원발명의 인터포저의 제조 방법에 대하여 설명한다.
도 6의 (a)에서 나타난 바와 같이, 그린 시트(400)를 준비하는 단계(S-1)를 포함할 수 있다. 그린 시트(400)는 롤 형태의 그린시트를 사용할 수 있다.
그린 시트(400)를 준비한 후에 도 6의 (b)에서 나타난 바와 같이, 롤 형태의 그린 시트(400)를 타발하여 여러 장의 그린 시트(410, 420, 423)를 준비하는 단계(S-2)를 포함할 수 있다.
도 6의 (c)에서 나타난 바와 같이, 여러 장의 그린 시트 중에서 한 장의 그린 시트(410)에 비아 홀(411)을 형성하는 단계(S-3)를 포함할 수 있다. 비아 홀(411)은 다양한 방법으로 형성할 수 있으며, 예를 들면 펀칭 등의 방법을 사용할 수 있다.
비아 홀(411)을 형성한 후에는 도 6의 (d)에서 나타난 바와 같이, 연결 전극(412)을 충전하는 단계(S-4)를 포함할 수 있다.
연결 전극(412)을 충전한 후에는 도 6의 (e)에서 나타난 바와 같이, 연결 전극(412)의 상부에 상부 전극(413)을 형성하는 단계(S-5)를 포함할 수 있다. 상부 전극(413)은 연결 전극(412)의 크기보다 크게 하여 상부 기판과의 전극 접촉 효율을 높일 수 있다.
상부 전극(413)을 형성한 후에는 도 6의 (f)에서 나타난 바와 같이, 보호층(414)을 상부 전극(413)의 일부에 적층하는 단계(S-6)를 포함할 수 있다. 보호층(414)은 상부 전극(413)을 외부로부터 보호하는 역할을 하며, 바람직하게는 세라믹층을 사용할 수 있다.
다음으로 도7 및 8을 통하여, 가소성 및 본소성을 사용한 인터포저의 제조 방법에 대하여 설명한다.
도 7의 (a) 및 (b)에 나타난 바와 같이, 본원발명의 인터포저를 제조하기 위하여는 외측 더미(410), 인터포저(411A), 내측 더미(410X, 410Y)로 영역을 분리하는 단계(S-7)를 포함할 수 있다.
여기서, 인터포저(411A)만 본소성하거나, 또는 외측 더미(410), 인터포저(411A), 내측 더미(410X, 410Y) 전부를 본소성하게 되면, 세라믹을 베이스로 하는 인터포저(411A)가 소결하면서 10~20% 정도의 수축 변형을 수반하게 된다. 즉, 인터포저(411A)는 소결 온도에서 뒤틀림과 같은 변형이 발생하게 된다.
이와 같은 현상을 방지하기 위해서, 하기와 같이 소성 단계를 나누어 진행할 수 있다.
도 7의 (b)에 나타난 바와 같이, 인터포저(411A)를 제1 가소성 온도에서 소성하고, 내측 더미(410X, 410Y)를 제2 가소성 온도에서 소성하는 단계(S-8)를 포함할 수 있다.
여기서, 제1 가소성 온도보다 제2 가소성 온도를 높게 하면 인터포저(411A)가 수축되는 것보다 내측 더미(410X, 410Y)가 더 많이 수축이 일어나게 된다.
이와 같이, 인터포저(411A)의 수축량보다 내측 더미(410X, 410Y)의 수축량이 커지게 하기 위해서 제1 가소성 온도보다 제2 가소성 온도가 10℃ 이상 높을 수 있으며, 바람직하게는 30℃ 이상 높을 수 있으며, 더욱 바람직하게는 50℃ 이상 높을 수 있다. 다만, 제1 가소성 온도보다 제2 가소성 온도가 200℃ 이상되면 인터포저(411A)의 수축량보다 내측 더미(410X, 410Y)의 수축량이 너무 차이가 나서 바람직하지 않다. 제1 가소성 온도 및 제2 가소성 온도는 650℃ 내지 850℃일 수 있으나, 세라믹의 재질에 따라 달라질 수 있다.
다음으로, 도 7의 (c)에 나타난 바와 같이, 외측 더미(410)의 내측에 제1 가소성 온도로 소성한 인터포저(411A), 제2 가소성 온도로 소성한 내측 더미(410X, 410Y)를 배치하는 단계(S-9)를 포함할 수 있다.
이때, 도 7의 (a)에 나타난 바와 달리, 도 7의 (c)에는 외측 더미(410)와 인터포저(411A) 사이에는 제1 간격(t1)이 형성되고, 인터포저(411A)와 내측 더미(410X, 410Y) 사이에는 제2 간격(t2)이 형성된다. 여기서, 외측 더미(410)는 가소성을 하지 않아도 되므로 수축이 일어나지 않고, 인터포저(411A)와 내측 더미(410X, 410Y)만 수축이 일어나게 되므로 제1 간격이 제2 간격보다 넓어지게 될 수 있다.
다음으로, 외측 더미(410), 인터포저(411A), 내측 더미(410X, 410Y)를 본소성하는 단계(S-10)를 거치면, 변형이 일어나지 않고 신뢰성이 높은 인터포저(411A)를 제조할 수 있다. 본소성 온도는 850℃ 내지 950℃일 수 있으나, 세라믹의 재질에 따라 달라질 수 있다.
즉, 가소성 및 본소성을 조합하여 사용함으로써, 본소성 후에 인터포저(411A)의 뒤틀림과 같은 변형을 방지할 수 있다.
또한 외측 더미(410), 인터포저(411A), 내측 더미(410X, 410Y) 전부를 가소성 없이 본소성하면, 본소성 후에 인터포저(411A)를 외측 더미(410)나 내측 더미(410X, 410Y)로부터 분리하기도 어려운 문제가 있다. 그러나, 인터포저(411A), 내측 더미(410X, 410Y)의 가소성 온도를 달리한 후에 본소성을 하게 되면, 인터포저(411A)를 외측 더미(410)나 내측 더미(410X, 410Y)로부터 손쉽게 분리할 수 있는 장점도 있다.
추가로 인터포저(411A), 내측 더미(410X, 410Y)를 가소성하고, 본소성 하기 전에 인터포저(411A), 내측 더미(410X, 410Y)의 표면에 이형제를 도포하는 단계를 더욱 포함할 수 있다. 이형제를 사용함으로써 인터포저(411A)를 외측 더미(410)나 내측 더미(410X, 410Y)로부터 손쉽게 분리할 수 있다. 이형제로서는 보론나이트라이드를 사용하면 고온에서 이형성 및 내열성이 우수해 질 수 있다.
인터포저의 제조방법에서 비아 홀(411)은 그린시트 적층체 상태에서 그린시트 적층체를 관통하도록 뚫어 형성하는 것으로 설명하였으나, 그린시트 적층체의 소성 후 뚫어 형성할 수도 있다.
연결 전극(412)은 비아 홀(411)에 도전성 물질을 채운 후 소성하여 형성할 수도 있고, 지지체(310)의 소성 후 비아 홀(411)에 도전성 물질을 채워 형성할 수도 있다.
연결 전극(412) 및 상부 전극(413)을 이루는 도전성 물질은 은(Ag), 구리(Cu), 텅스텐(W), 몰리브덴(Mo), 니켈(Ni) 중 선택된 1종 이상을 포함할 수 있다. 이 외에도 연결 전극(412)을 이루는 도전성 물질은 전기적 도전 물질인 경우 다양한 금속 또는 합금에서 선택 가능하다.
도 9 내지 도 16은 본 발명의 인터포저의 다른 복수의 실시예를 각각 도시한 것이다.
도 9에서 참조되는 인터포저(300-1)는 연결 전극(320-1)이 지지체(310)의 외측면에 배치되고 지지체(310)의 상면과 하면을 연결하도록 될 수 있다. 연결 전극(320-1)에서 지지체(310)의 상면과 연결되는 부분이 상부 전극(320a-1)이 되고 지지체(310)의 하면과 연결되는 부분이 하부 전극(320b-1)이 된다. 상부 전극(320a-1)과 하부 전극(320b-1)의 길이 및 형상은 인터포저(300-1)와 연결되는 기판의 전극 위치와 대응되도록 다양하게 설계 가능하다.
연결 전극(320-1)이 지지체(310)의 외측면에 배치되면 지지체(310)에 비아 홀을 형성하지 않아도 된다. 지지체(310)에 비아 홀을 형성하면 뚫는데 한계가 있고 비아 홀로 인해 지지체의 강도가 약해지는 단점이 있다. 따라서 연결 전극(320-1)을 지지체(310)의 외측면에 배치하여 지지체(310)의 강도가 비아 홀로 인해 약해지는 단점을 보완할 수 있다.
연결 전극(320-1)은 지지체(310)의 길이 방향을 따라 일정 간격을 두고 다수 개가 형성될 수 있다.
지지체(310)의 외측면에 전자파 차폐를 위한 차폐재(330-1)가 배치된다. 차폐재(330-1)는 전극 상부와 전극 하부를 제외한 나머지 부분의 연결 전극(320-1)을 덮도록 지지체(310)의 외측면에 배치된다.
차폐재(330-1)는 비도전성 차폐재로 이루어진다. 도 9의 경우, 차폐재(330-1)와 연결 전극이 맞닿게 되므로 쇼트 방지하기 위해 차폐재(330-1)는 비도전성 차폐재인 것이 바람직하다. 예를 들어, 비도전성 차폐재로 페라이트를 적용할 수 있으며, 연결 전극이 형성된 지지체(310)의 외측면에 페라이트를 코팅하거나 스프레이식으로 도포하여 형성할 수 있다.
또 다른 실시예로, 도 10에서 참조되는 인터포저(300-2)는 연결 전극(320-2)이 지지체(310)의 외측면에 요입 형성된 비아 홈(311a)에 도전성 물질이 채워져 지지체(310)의 상면과 하면을 연결하는 형상일 수 있다.
비아 홈(311a)은 지지체(310)에 두께 방향으로 비아 홀(311)을 형성하고 비아 홀(311)을 나누거나 비아 홀(311)의 일측을 개방하도록 지지체(310)를 잘라 형성한 것일 수 있다.
또는, 연결 전극(320-2)은 지지체(310)에 두께 방향으로 비아 홀(311)을 형성하고 비아 홀(311)에 도전성 물질을 채운 후, 비아 홀(311) 부분에서 지지체(310)를 잘라 형성한 것일 수 있다. 지지체(310)를 자르는 것은 금형에서 프레임 형상으로 타발하여 형성할 수 있다.
지지체(310)의 외측면에 전자파 차폐를 위한 차폐재(330-2)가 배치된다. 차폐재는 지지체의 외측면에서 연결 전극(320-2)을 덮도록 배치된다. 차폐재(330-2)는 비도전성 차폐재인 것이 바람직하다.
도 9에 도시된 바와 같이, 연결 전극(320-1)이 지지체(310)의 외측면에 배치되면 지지체(310)에 비아 홀을 형성하지 않아도 되는 장점이 있으나, 지지체(310)의 외측면에 형성되는 연결 전극(320-1)의 두께로 인해 차폐재(330-2)의 균일한 코팅이 어려울 수 있고, 차폐재(330-1)가 코팅된 지지체(310)의 외측면이 균일하지 않을 수 있다.
따라서, 도 10에 도시된 바와 같이, 지지체(310)의 외측면에 요입 형성된 비아 홈(311a)을 형성하고, 비아 홈(311a)에 도전성 물질을 채워 연결 전극(320-2)을 형성하면, 연결 전극(320-2)이 지지체(310)의 외측면에 배치되어도 연결 전극(320-2)이 지지체의 외측면으로부터 돌출되지 않고 지지체(310)의 외측면과 동일한 면을 형성할 수 있다. 이는 차폐재(330-2)의 균일 코팅을 가능하고 차폐재(330-2)가 코팅된 지지체(310)의 외측면도 균일한 면을 형성하도록 한다.
연결 전극(320-2)은 지지체(310)의 상면과 연결되는 부분이 상부 전극(320a-2)이 되고 지지체(310)의 하면과 연결되는 부분이 하부 전극(320b-2)이 된다. 상부 전극(320a-2)과 하부 전극(320b-2)의 길이 및 형상은 인터포저(300-2)와 연결되는 기판의 전극 위치와 대응되도록 다양하게 설계 가능하다.
또 다른 실시예로, 도 11 및 도 12에 도시된 인터포저(300-3)는 연결 전극(320-3)이 지지체(310)의 외측면에 배치되고 지지체(310)의 상면과 하면을 연결하도록 될 수 있다. 연결 전극(320-3)에서 지지체(310)의 상면과 연결되는 부분이 상부 전극(320a-3)이 되고 지지체(310)의 하면과 연결되는 부분이 하부 전극(320b-3)이 된다.
지지체(310)의 외측면에 전자파 차폐를 위한 차폐재(330-3)가 배치된다.
차폐재(330-3)는 지지체(310)의 외측면에서 연결 전극(320-3)이 지지체(310)의 상면과 접하는 전극 상부, 연결 전극(320-3)이 지지체(310)의 하면과 접하는 전극 하부 중 적어도 일부는 노출시키는 오목부(331)를 구비할 수 있다.
오목부(331)는 기판과 상부 전극과 하부 전극의 접합성을 높이기 위한 것이다. 연결 전극(320-3)에서 전극 상부와 전극 하부를 노출시키면 납땜 면적을 확보하기 용이하고 조립시 공차에 유리하며, 기판과 연결 전극(320-3)의 부착 강도를 높일 수 있다.
오목부(331)는 연결 전극(320-3)의 전극 하부와 전극 상부만 중점적으로 노출시켜 차폐재(330-3)에 의한 전자파 차폐 효과를 최대화하면서도 부착 강도가 높도록 라운드진 형태로 되는 것이 바람직하다.
실시예에서 오목부(331)는 연결 전극(320-3)이 지지체(310)의 상면과 접하는 전극 상부와 연결 전극(320-3)이 지지체(310)의 하면과 접하는 전극 하부에 모두 형성되어 연결 전극(320-3)의 전극 상부와 전극 하부를 노출시킨다.
다음, 도 13 및 도 14에서 참조되는 인터포저(300-4)는 연결 전극(320-4)이 지지체(310)의 외측면에 배치되고 지지체(310)의 상면과 하면을 연결하도록 될 수 있다. 연결 전극(320-4)에서 지지체(310)의 상면과 연결되는 부분이 상부 전극(320a-4)이 되고 지지체(310)의 하면과 연결되는 부분이 하부 전극(320b-4)이 된다.
지지체(310)의 외측면에 전자파 차폐를 위한 차폐재(330-4)가 배치된다.
오목부(331)는 연결 전극(320-4)이 지지체(310)의 하면과 접하는 전극 하부에 형성되어 연결 전극(320-4)의 전극 하부를 노출시키도록 구성할 수도 있다.
또는, 도시하지 않았지만 오목부(331)는 연결 전극(320-4)이 지지체(310)의 상면과 접하는 전극 상부에 형성되어 연결 전극(320-4)의 전극 상부를 노출시키도록 구성할 수도 있다.
또는, 도시하지 않았지만 연결 전극(320-4)이 지지체(310)의 상면과 접하는 전극 상부와 연결 전극(320-4)이 지지체(310)의 하면과 접하는 전극 하부에 규칙적으로 또는 불규칙적으로 교번 형성되어 연결 전극(320-4)의 전극 상부와 전극 하부를 교번적으로 노출시키게 형성할 수도 있다. 이 경우 부착 강도를 높이면서도 전자파 차폐 효과를 최대화할 수 있다.
또 다른 실시예로, 도 15에서 참조되는 인터포저(300-5)는 도 6에서와 같이 연결 전극이 지지체(310)의 외측면에 요입 형성되는 비아 홈(311a)에 도전성 물질이 채워져 지지체(310)의 상면과 하면을 연결하는 형상일 수 있다.
지지체(310)의 외측면에 전자파 차폐를 위한 차폐재(330-5)가 배치된다. 차폐재는 지지체(310)의 외측면에서 연결 전극(320)을 덮도록 배치될 수 있다. 차폐재(330-5)는 비도전성 차폐재인 것이 바람직하다.
그리고, 지지체(310)에 디커플링 커패시터(decoupling capacitor)(340)가 배치될 수 있다. 디커플링 커패시터(340)는 지지체(310) 내에 배치되고 일측이 상부 전극(320a-5)에 연결되고 반대되는 타측이 하부 전극(320b-5)에 연결될 수 있다. 디커플링 커패시터(340)는 지지체(310)에 내부 전극 형성 과정에서 형성할 수 있다.
디커플링 커패시터(340)는 전원선 또는 신호선에 실려있는 고주파 성분의 노이즈와 회로와 분리시켜 회로를 보호한다. 디커플링 커패시터(340)는 연결 전극이 2개인 경우 신호선과 그라운드선 사이에 배치할 수도 있다.
또는, 도시하지는 않았지만, 지지체(310)에 바이패스 커패시터(bypass capacitor)가 배치될 수 있다. 전원선 또는 신호선에 실려있는 고주파 성분의 노이즈를 그라운드로 우회시켜 회로를 보호한다.
또 다른 실시예로, 도 16에 도시된 인터포저(300-6)는 연결 전극(320-6)이 지지체(310)의 양측면에 요입 형성되는 비아 홈(도 6의 311a 참조)에 도전성 물질이 채워져 지지체(310)의 상면과 하면을 연결하는 형상일 수 있다.
연결 전극(320-6)은 신호선(320-1)과 그라운드선(320-2)을 포함할 수 있다.
지지체(310)의 외측면에 전자파 차폐를 위한 차폐재(330-6)가 배치된다. 차폐재(330-6)는 비도전성 차폐재인 것이 바람직하다.
그리고, 지지체(310)에 커먼모드필터(350)가 배치될 수 있다. 커먼모드필터(350)는 단층으로 형성되는 지지체(310)에 내부 전극을 적층하여 구성된 적층형 커먼모드필터일 수 있다. 커먼모드필터(350) 자성재료의 자기적 특성을 이용한 노이즈 제거 필터로 원하는 신호만을 선별하여 전송하도록 한다.
한편, 도 17에 도시된 바와 같이, 비아 홈(311a)은 지지체(310)에 두께 방향으로 비아 홀(311)을 형성하고 비아 홀(311)을 나누거나 비아 홀(311)의 일측을 개방하도록 지지체(310)를 잘라 형성한 것일 수 있다.
이 경우, 지지체(310)는 외측면에 요입 형성된 비아 홈(311a)이 형성된다.
구체적으로, 비아 홈(311a)은 지지체(310)의 일측면 또는 양측면에 형성될 수 있으며, 비아 홈(311a)에 도전성 물질이 채워져 지지체(310)의 상면과 하면을 연결하는 연결 전극(320)을 형성한다.
지지체(310)는 외측면에 요입 형성된 비아 홈(311a)을 형성하는 경우, 도 6의 경우에 비해 비아의 면적이 적고, 비아가 지지체의 중간을 관통하는 것이 아니므로 지지체의 강도 확보에 보다 용이하다. 또한 지지체에 하나의 비아 홀을 잘라 양측 지지체에서 사용하므로 지지체에 펀칭하는 비아 홀의 수를 줄일 수 있다.
도 18에 도시된 바와 같이, 지지체에 펀칭하여 뚫는 비아 홀(311,311-1,311-2)의 형상은 원형, 장공형, 사각형 등 다양한 형상이 가능하다.
또한, 원형의 비아 홀(311)은 원형을 반분하지 않고 원형에서 중심선을 벗어나 일측으로 치우친 위치를 잘라 비아 홈을 형성할 수 있다. 또한, 장공형의 비아 홀(311-1)은 장공을 반분하는 형태로 지지체를 잘라 비아 홈을 형성할 수 있다. 또한, 사각형의 비아 홀(311-2)은 사각형을 반분하는 형태로 지지체를 잘라 비아 홈을 형성할 수 있다.
상술한 인터포저는 지지체의 높이가 5mm 이하일 수 있다. 또한 지지체에 형성하는 비아 홀의 크기는 0.15mm~1.1mm 범위일 수 있으며, 비아 홀은 적층구조 없이 수직형으로 지지체를 뚫어 형성할 수 있다. 물론, 지지체는 적층형 지지체 또는 단층 지지체일 수 있다.
지지체에 형성하는 내부 전극(내부 회로)은 세라믹 그린시트를 적층하여 다양한 내부 적층 회로 패턴의 구현이 가능하다.
또한, 차폐재는 SUS, 양백 등 다양한 금속 프레임을 결합 적용할 수도 있으며, 도전성 차폐재를 적용할 경우 SUS, 양백 등 다양한 금속 프레임에 도전성 처리하거나 도금하여 형성할 수 있다. 도전성 처리는 금속 프레임에 카본계를 코팅하거나 은, 구리, 텅스텐, 몰리브덴 등의 페이스트를 코팅할 수 있고, 도금은 금속 프레임에 니켈, 구리, 주석, 은, 금, 팔라듐 등을 도금할 수 있다.
상술한 인터포저는 실시예, 다른 실시예, 또 다른 실시예들을 혼용하여 적용 가능하다.
상술한 바와 같이, 본 발명의 인터포저는 세라믹 재료로 형성하여 미세패턴(미세회로) 구현이 가능하고 제조 원가를 줄일 수 있으며, 세라믹 재료로 형성함에도 구속 소결을 통해 휨 및 수축을 방지하므로 치수 안정성이 우수하며, 이로 인해 신호전송의 신뢰성이 우수하다.
또한, 연결 전극을 지지체의 외측면에 형성함으로써 지지체의 강도 보완이 가능하다. 또한, 연결 전극의 전극 상부와 전극 하부를 노출시키도록 차폐재를 배치하여 기판과 기판 사이를 보다 안정적으로 고정할 수 있으므로 신호전송의 신뢰성을 높일 수 있다.
또한, 지지체에 디커플링 커패시터, 바이패스 커패시터, 커먼모드필터 중 하나 이상을 배치하여 고주파로부터 내부 회로를 보호하고, 노이즈를 제거하여 보다 신뢰성 있는 신호 전송이 가능하다.
실시예에서 인터포저는 기판과 기판 사이에 배치되어 전기적 신호를 연결하는 것으로 설명하였다. 그러나 반드시 이에 한정되는 것은 아니고 인터포저는 기판과 칩셋, 보드와 보드 간을 연결할 수도 있다.
이상과 같은 본 발명은 예시된 도면을 참조하여 설명되었지만, 기재된 실시 예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형될 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명하다. 따라서 그러한 수정 예 또는 변형 예들은 본 발명의 특허청구범위에 속한다 하여야 할 것이며, 본 발명의 권리범위는 첨부된 특허청구범위에 기초하여 해석되어야 할 것이다.
100, 200: 기판 300: 인터포저
310: 지지체
310a: 직선부 310b: 경사부
310c: 곡선부 310d: 수직 절곡부
311: 비아 홀 311a: 비아 홈
320: 연결 전극
320a: 상부 전극 320b: 하부 전극
330: 차폐재
331: 오목부
340: 디커플링 커패시터 350: 커먼모드필터
410: 외측 더미
411A: 인터포저
410X, 410Y: 내측 더미

Claims (12)

  1. 적어도 일부가 기판 가장자리를 따라 배치되며 상면과 하면을 포함하는 세라믹 지지체;
    상기 세라믹 지지체의 상면과 하면을 연결하는 연결 전극;
    상기 연결 전극의 상부에 형성된 상부 전극; 및
    상기 연결 전극의 하부에 형성된 하부 전극;을 포함하고,
    상기 세라믹 지지체는,
    상기 기판의 일부 가장자리를 따라 직선 형상으로 배치되는 직선부;
    상기 기판의 일부 가장자리 또는 코너부에 인접하여 경사진 형상으로 배치되는 경사부;
    라운드진 형상으로 배치되는 곡선부; 및
    상기 직선부로부터 수직하게 절곡된 형상으로 배치되는 수직 절곡부;
    중 선택된 하나 또는 둘 이상의 조합으로 상기 기판의 가장자리를 따라 배치되는 것을 특징으로 하는 인터포저.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 연결 전극은,
    상기 세라믹 지지체에 두께 방향으로 관통하는 비아 홀을 형성하고, 상기 비아 홀에 도전성 물질을 채워 상기 세라믹 지지체의 상면과 하면을 연결하는 것을 특징으로 하는 인터포저.
  5. 청구항 4에 있어서,
    상기 비아 홀은 상기 세라믹 지지체에 길이 방향을 따라 2열 이상이 형성되며,
    상기 비아 홀에 채워지는 상기 연결 전극은 신호선과 상기 신호선의 외측으로 배치되는 그라운드선을 포함하는 것을 특징으로 하는 인터포저.
  6. 청구항 1에 있어서,
    상기 세라믹 지지체의 외측면에 배치되는 차폐재를 형성하는 것을 특징으로 하는 인터포저.
  7. 청구항 1에 있어서,
    상기 상부 전극 및 하부 전극의 적어도 어느 하나 이상의 일부를 덮는 제1 보호층 및 제2 보호층을 포함하고,
    상기 상부 전극 및 하부 전극의 어느 하나 이상의 단면은 상기 연결 전극의 단면보다 넓은 것을 특징으로 하는 인터포저.
  8. 청구항 1에 있어서,
    상기 세라믹 지지체에 디커플링 커패시터 또는 바이패스 커패시터가 배치되는 것을 특징으로 하는 인터포저.
  9. 삭제
  10. 그린 시트에 비아 홀을 형성하는 단계;
    상기 비아 홀에 연결 전극을 충전하는 단계;
    상기 연결 전극의 상부에 상부 전극을 형성하는 단계; 및
    상기 연결 전극의 하부에 하부 전극을 형성하는 단계;
    상기 상부 전극 및 하부 전극의 적어도 어느 하나 이상의 일부를 덮는 제1 보호층 및 제2 보호층을 형성하는 단계; 및
    상기 그린 시트를 외측 더미, 인터포저 및 내측 더미로 영역을 분리하는 단계;를 포함하는 것을 특징으로 하는 인터포저의 제조방법.
  11. 청구항 10에 있어서,
    상기 인터포저를 제1 가소성 온도에서 소성하는 단계;
    상기 내측 더미를 제2 가소성 온도에서 소성하는 단계;
    상기 외측 더미의 내측에 제1 가소성 온도로 소성한 인터포저를 배치하고, 상기 인터포저의 내측에 제2 가소성 온도로 소성한 내측 더미를 배치하는 단계; 및
    상기 외측 더미, 상기 인터포저 및 상기 내측 더미를 본소성하는 단계를 포함하며,
    상기 제1 가소성 온도보다 제2 가소성 온도가 10℃ 이상 높은 것을 특징으로 하는 인터포저의 제조방법.
  12. 청구항 11에 있어서,
    상기 본소성하기 전, 상기 인터포저 및 상기 내측 더미에 보론 나이트라이드 이형제를 도포하는 것을 특징으로 하는 인터포저의 제조방법.
KR1020200036855A 2019-04-01 2020-03-26 인터포저 및 그 제조방법 KR102387826B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/004219 WO2020204493A1 (ko) 2019-04-01 2020-03-27 인터포저 및 그 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190037859 2019-04-01
KR20190037859 2019-04-01

Publications (2)

Publication Number Publication Date
KR20200116414A KR20200116414A (ko) 2020-10-12
KR102387826B1 true KR102387826B1 (ko) 2022-04-18

Family

ID=72886463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200036855A KR102387826B1 (ko) 2019-04-01 2020-03-26 인터포저 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102387826B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220022243A (ko) 2020-08-18 2022-02-25 삼성전자주식회사 회로 기판 모듈 및 이를 포함하는 전자 장치
KR20230053642A (ko) 2020-12-21 2023-04-21 엘지전자 주식회사 기판 적층 구조체 및 인터포저 블록
KR20220129792A (ko) * 2021-03-17 2022-09-26 삼성전자주식회사 인터포저 및 그를 포함하는 전자 장치
EP4280827A4 (en) * 2021-03-17 2024-07-10 Samsung Electronics Co Ltd INTERPOSER AND ELECTRONIC DEVICE INCLUDING SAME
EP4351286A1 (en) 2021-08-17 2024-04-10 Samsung Electronics Co., Ltd. Interposer and electronic device comprising same
KR20230026209A (ko) * 2021-08-17 2023-02-24 삼성전자주식회사 인터포저 및 이를 포함하는 전자 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036674A (ja) * 2017-08-21 2019-03-07 株式会社村田製作所 インターポーザ基板およびモジュール部品

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101060862B1 (ko) * 2009-09-14 2011-08-31 삼성전기주식회사 인터포저 및 그의 제조방법
EP2543065A4 (en) * 2010-03-03 2018-01-24 Georgia Tech Research Corporation Through-package-via (tpv) structures on inorganic interposer and methods for fabricating same
KR101935502B1 (ko) * 2012-08-30 2019-04-03 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 반도체 패키지
KR20150045095A (ko) * 2013-10-18 2015-04-28 에스티에스반도체통신 주식회사 인터포저 제조방법 및 이를 이용한 적층형 패키지와 그 제조방법
US10312613B2 (en) 2017-04-18 2019-06-04 Amphenol InterCon Systems, Inc. Interposer assembly and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036674A (ja) * 2017-08-21 2019-03-07 株式会社村田製作所 インターポーザ基板およびモジュール部品

Also Published As

Publication number Publication date
KR20200116414A (ko) 2020-10-12

Similar Documents

Publication Publication Date Title
KR102387826B1 (ko) 인터포저 및 그 제조방법
US10943740B2 (en) Electrical connection contact for a ceramic component, a ceramic component, and a component arrangement
US8449339B2 (en) Connector assembly and method of manufacture
EP3176817B1 (en) Package for housing an electronic component and electronic device comprising such a package
US9781828B2 (en) Module substrate and method for manufacturing module substrate
EP2696357A1 (en) Laminated-type inductor element and method of manufacturing thereof
CN104752055A (zh) 电子部件
US7656677B2 (en) Multilayer electronic component and structure for mounting multilayer electronic component
US10905007B1 (en) Contact pads for electronic substrates and related methods
US10869382B2 (en) Interposer and electronic apparatus
WO2017057542A1 (ja) プローブカード用積層配線基板およびこれを備えるプローブカード
KR102386969B1 (ko) 다층구조의 인터포저 및 그 제조방법
US11973013B2 (en) Interposer
US20160196921A1 (en) Multi layer ceramic capacitor, embedded board using multi layer ceramic capacitor and manufacturing method thereof
KR20200053408A (ko) 인터포저
WO2016025574A1 (en) Rf device comprising a circuit arrangement disposed on a ceramic/thermoplastic laminate structure
JP2015142127A (ja) インダクタアセンブリー
JP5409236B2 (ja) 配線基板
JP2019140321A (ja) 電子部品搭載用基板、及び、電子デバイス
JP2004056115A (ja) 多層配線基板
JP2006202870A (ja) 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置
CN113597084B (zh) 挠折线路板及其制作方法
JPH03136396A (ja) 電子回路部品とその製造方法及び電子回路装置
JP2009147115A (ja) モジュール基板
JP2004179547A (ja) 配線基板

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant