KR20200053408A - 인터포저 - Google Patents

인터포저 Download PDF

Info

Publication number
KR20200053408A
KR20200053408A KR1020190136682A KR20190136682A KR20200053408A KR 20200053408 A KR20200053408 A KR 20200053408A KR 1020190136682 A KR1020190136682 A KR 1020190136682A KR 20190136682 A KR20190136682 A KR 20190136682A KR 20200053408 A KR20200053408 A KR 20200053408A
Authority
KR
South Korea
Prior art keywords
support
interposer
electrode
via hole
substrate
Prior art date
Application number
KR1020190136682A
Other languages
English (en)
Inventor
오창우
이길선
신정균
안영준
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to PCT/KR2019/014842 priority Critical patent/WO2020096309A1/ko
Priority to CN201980086383.XA priority patent/CN113228255A/zh
Priority to US17/291,888 priority patent/US11973013B2/en
Publication of KR20200053408A publication Critical patent/KR20200053408A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 인터포저에 관한 것으로, 인터포저(300)는 세라믹 재질로 이루어진 지지체(310)와 지지체(310)의 상면과 하면을 연결하는 연결 전극(320)과 지지체의 외측면에 배치되는 차폐재(330)를 포함하며, 적어도 일부가 기판(100) 가장자리를 따라 배치되어 기판(100)과 기판(200)을 전기적으로 연결한다. 본 발명은 세라믹 재질을 적용하여 미세패턴 구현이 가능하고 세라믹의 휨을 방지하여 치수 안정성을 높이며 이를 통해 신호전송의 신뢰성을 높이므로 전자기기의 고성능 및 소형화 구현에 기여할 수 있는 이점이 있다.

Description

인터포저{INTERPOSER}
본 발명은 인터포저에 관한 것으로, 더욱 상세하게는 기판과 기판 사이에 배치되어 전기적 신호를 연결하는 인터포저에 관한 것이다.
일반적으로 인터포저는 집적회로의 입출력 패드 크기가 회로 기판에 제작된 입출력 패드와 크기가 맞지 않을 때 집적회로와 회로 기판 사이에 추가적으로 삽입하는 기판이다.
인터포저는 관통형 구조의 비아를 포함하고 있으며 집적회로(IC)의 입출력(I/O)을 재분배하기 위해 다층 배선 구조를 포함한다.
최근 들어, 카메라, 디스플레이, 스마트폰 등의 고성능화 추세로 데이터의 처리량이 늘어남에 따라 배터리의 수명을 늘리기 위해 배터리의 면적은 키우고 기판 면적은 줄이고 있다.
기판 면적을 줄이기 위해 기판 폭을 줄이고 층수를 높이며, 미세패턴을 통해 두께를 줄임으로써 집적도가 높은 기판을 제조할 수 있다. 또한 기판과 기판은 인터포저로 연결함으로써 배터리 탑재 공간을 추가 확보할 수 있다. 인터포저는 케이블 연결 대비 적은 신호 손실률과 전력 소모에 강점이 있다.
더욱이 전자기기의 집적도가 높아지고 데이터 처리량이 늘수록 기판 간, 기판과 칩 간을 연결하는 인터포저의 필요성은 증가하고 있다. 또한 인터포저 기술은 전자기기의 고성능 및 소형화 구현에 중요하다.
특허문헌 1: 공개특허공보 제2018-0117034호(2018.10.10.26 공개)
본 발명의 목적은 전자기기의 고성능 및 소형화 구현에 기여할 수 있도록 치수 안정성이 우수하고, 미세패턴 구현이 가능하며 신호전송의 신뢰성이 우수한 인터포저를 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 적어도 일부가 기판 가장자리를 따라 배치되며 상면과 하면을 포함하는 지지체와 지지체의 상면과 하면을 연결하는 연결 전극과 지지체의 외측면에 배치되는 차폐재를 포함한다.
지지체는 기판의 일부 가장자리를 따라 직선 형상으로 배치되는 직선부와 기판의 일부 가장자리 또는 코너부에 인접하여 경사진 형상으로 배치되는 경사부와 라운드진 형상으로 배치되는 곡선부 중 선택된 하나 또는 둘 이상의 조합으로 기판의 가장자리를 따라 배치될 수 있다.
지지체는 세라믹 재질로 형성될 수 있다.
연결 전극은 지지체에 두께 방향으로 관통하는 비아 홀을 형성하고, 비아 홀에 도전성 물질을 채워 지지체의 상면과 하면을 연결할 수 있다.
비아 홀은 지지체에 길이 방향을 따라 2열 이상이 형성되며, 비아 홀에 채워지는 연결 전극은 신호선과 상기 신호선의 외측으로 배치되는 그라운드선을 포함할 수 있다.
차폐재는 도전성 차폐재일 수 있다.
연결 전극은 지지체의 외측면에 도전성 물질을 배치하여 지지체의 상면과 하면을 연결할 수 있다.
연결 전극은 지지체의 외측면에 요입 형성된 비아 홈에 도전성 물질이 채워져 지지체의 상면과 하면을 연결하는 형상일 수 있다.
비아 홈은 지지체에 두께 방향으로 비아 홀을 형성하고 비아 홀을 나누거나 비아 홀의 일측을 개방하도록 지지체를 잘라 형성한 것일 수 있다.
연결 전극은 지지체에 두께 방향으로 비아 홀을 형성하고 비아 홀에 도전성 물질을 채운 후, 비아 홀 부분에서 지지체를 잘라 형성한 것일 수 있다.
차폐재는 지지체의 외측면에서 연결 전극을 덮도록 배치될 수 있다.
차폐재는 지지체의 외측면에서 연결 전극이 지지체의 상면과 접하는 전극 상부, 연결 전극이 지지체의 하면과 접하는 전극 하부 중 적어도 일부는 노출시키는 오목부를 구비할 수 있다.
지지체는 단층 또는 다층의 세라믹 재질로 이루어질 수 있다.
지지체는 디커플링 커패시터 또는 바이패스 커패시터를 포함할 수 있다.
지지체는 커먼모드필터를 포함할 수 있다.
지지체는 변형 방지를 위한 보강부를 포함할 수 있다.
보강부는 지지체와 일체로 형성되며, 지지체의 내부 빈 공간에 직선형 또는 곡선형으로 서로 교차하도록 배치되는 격자 형상일 수 있다.
보강부는 지지체와 일체로 형성되며, 기판에 실장되는 부품들을 피하여 지지체의 내부 빈 공간에 곡선형을 포함하여 비규칙적으로 형성될 수 있다.
본 발명은 세라믹 재료로 형성하여 비아 크기를 작게 하거나 신호선 폭과 간격을 줄여 멀티 레이어가 가능하므로 미세패턴(미세회로) 구현이 가능하고 제조 원가를 줄일 수 있으며, 세라믹 재료로 형성함에도 구속층, 구속용 더미 등을 이용한 구속 소결을 통해 휨 변형과 수축을 방지하므로 치수 안정성이 우수하며, 이로 인해 신호전송의 신뢰성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 연결 전극을 지지체의 외측면에 형성함으로써 지지체의 강도 보완이 가능하고, 전극 솔더링시 연결 전극의 전극 상부와 전극 하부를 노출시키도록 차폐재를 배치하여 기판과 기판 사이를 보다 안정적으로 고정할 수 있으므로 신호전송의 신뢰성을 더욱 높일 수 있어 전자기기의 고성능 및 소형화 구현에 크게 기여할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 의한 인터포저를 보인 사시도.
도 2a 내지 도 2c는 본 발명의 실시예에 의한 인터포저에서 지지체의 다양한 예를 보인 평면도.
도 3a는 본 발명의 실시예에 의한 인터포저에서 소성시 변형이 발생할 수 있는 예를 설명하기 위한 도면.
도 3b 내지 도 3d는 본 발명의 실시예에 의한 인터포저에서 지지체에 보강부가 형성된 다양한 예를 보인 평면도.
도 4는 본 발명의 실시예에 의한 인터포저가 기판과 기판을 연결한 상태를 보인 단면도.
도 5는 도 4의 인터포저를 설명하기 위한 절단면도.
도 6은 본 발명의 다른 실시예에 의한 인터포저를 보인 절단면도.
도 7은 본 발명의 또 다른 실시예에 의한 인터포저를 보인 절단면도.
도 8은 도 6의 인터포저에서 차폐재가 부착된 다른 예를 보인 단면도
도 9는 도 8의 외측면을 보인 도면.
도 10은 도 6의 인터포저에서 차폐재가 부착된 또 다른 예를 보인 단면도.
도 11은 도 10의 외측면을 보인 도면.
도 12는 도 6의 인터포저에서 디커플링 커패시터가 배치된 예를 보인 단면도.
도 13은 도 6의 인터포저에서 커먼모드필터가 배치된 예를 보인 단면도.
도 14는 도 7의 인터포저에서 비아 홈을 형성하는 방법을 보인 도면.
도 15는 본 발명의 인터포저에서 비아 홈 형상의 다양한 예를 보인 도면.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명하기로 한다.
도 1에 도시된 바와 같이, 본 발명의 인터포저(300)는 적어도 일부가 기판(100) 가장자리를 따라 배치되어 기판(100)과 기판(200)을 연결한다.
실시예에서 인터포저(300)는 적어도 일부가 하부 기판(100)의 가장자리를 따라 배치되어 하부 기판(100)과 상부 기판(200)을 연결한다. 설명의 편의를 위해 하부 기판(100)과 상부 기판(200)을 기판으로 지칭하여 설명할 수 있다.
인터포저(300)는 지지체(310)와 지지체(310)의 상면과 하면을 연결하는 연결 전극(320)을 포함한다. 지지체(310)는 절연 재질로 형성되며, 바람직하게는 세라믹 재질로 형성된다.
지지체(310)를 세라믹 재질로 형성하면 연결 전극(320)의 폭을 미세하게 형성하여 미세회로 구현이 용이하고 적층하여 다층으로 형성함으로써 지지체(310) 내에 연결 전극(320)을 포함하면서도 인터포저(300)의 체적을 줄일 수 있다. 인터포저(300)의 체적을 줄이면 기판(100,200)의 가장자리를 따라 배치하기 용이하고, 그에 따라 전자기기의 고성능 및 소형화 구현에 보다 용이하다.
지지체(310)를 세라믹 재질로 형성하는 경우, 연결 전극의 폭을 75㎛, 연결 전극의 간격을 50㎛까지 구현할 수 있고, 비아 홀의 직경은 최소 70㎛까지 구현 가능하다. 전극의 폭과 비아 홀의 직경을 줄이면 미세회로의 구현이 보다 용이하여 인터포저의 두께를 줄일 수 있다. 이는 하부 기판(100)과 상부 기판(200) 간 간격을 줄여 신호 전송의 신뢰성을 높일 수 있다. 또한 지지체(310)를 세라믹 재질로 형성하는 경우 제조 비용을 줄일 수 있어 인터포저를 저가형으로 구현 가능하다.
지지체를 FPCB 소재인 에폭시(FR4) 재질로 형성하는 경우 연결 전극의 폭을 90㎛, 연결 전극의 간격을 65㎛까지 구현할 수 있고, 비아 홀의 직경은 최소 200㎛까지 구현 가능하다. 그러나 FR4 재질의 경우 자체 두께로 인해 1~2층으로만 적층할 수 있어 인터포저의 체적을 줄이기 어렵고 미세패턴 구현이 어렵다.
지지체를 실리콘 재질로 형성하는 경우 연결 전극의 폭을 5㎛, 연결 전극의 간격을 5㎛까지 구현할 수 있고, 비아 홀의 직경은 75㎛ 미만까지 구현 가능한 다양한 장점이 있다. 그러나 실리콘 인터포저는 기계적 스트레스에 약하고 생산 비용이 매우 높은 단점이 있다.
도 2a 내지 도 2c에 도시된 바와 같이, 지지체(310)는 기판의 가장자리를 따라 직선 형상으로 배치되는 직선부(310a), 경사진 형상으로 배치되는 경사부(310b) 및 라운드진 곡선 형상으로 배치되는 곡선부(310c) 중 선택된 하나 또는 둘 이상의 조합으로 배치될 수 있다. 또한, 지지체(310)는 기판의 가장자리를 따라 배치되고 막힌 형태일 수 있다.
예를 들어, 도 2a에 도시된 바와 같이, 지지체(310)는 직선부(310a) 4개를 연결한 사각 형상으로 기판에 배치될 수 있다.
또는, 도 2b에 도시된 바와 같이, 지지체(310)는 기판의 일부 가장자리 또는 코너부에 인접하여 경사진 형상으로 배치되는 경사부(310b)와 직선부(310a)를 조합한 대략 사각 형상으로 될 수 있다.
또는, 도 2c에 도시된 바와 같이, 지지체(310)는 직선부(310a), 경사부(310b) 및 곡선부(310c)를 조합한 형상으로 배치될 수 있다. 곡선부(310c)는 나사 체결 부분 등을 회피하기 위한 배치일 수 있다.
지지체(310)가 기판의 가장자리를 따라 배치되는 전자기기의 예로는 휴대폰 등의 모바일기기, TV, 네비게이션 및 카메라 등을 포함할 수 있다.
도 3a에 도시된 바와 같이, 지지체(310)는 기판의 가장자리를 따라 배치되므로, 내측에 빈 공간을 갖는 프레임 형상으로 형성된다. 이러한 지지체(310)는 소성 후 하부 기판(100)과 상부 기판(200)에 실장된 부품에서 발생되는 열이나 주변 환경 온도의 변화로 점선과 같이 외측으로 휘는 변형이 발생할 수 있다. 이러한 영향으로 지지체(310) 역시 힘을 받아 휠 수 있어, 지지체(310)의 변형에 따른 하부 기판(100)과 상부 기판(200)들과의 단선 문제가 발생할 수 있다.
따라서, 도 3b에 도시된 바와 같이, 지지체(310)에 변형 방지를 위한 보강부(315)가 포함될 수 있다. 보강부(315)는 프레임 형상인 지지체(310)의 내부 빈 공간에 일정 간격을 두고 서로 교차하도록 배치될 수 있다. 보강부(315)는 지지체(310)와 동일한 재질로 일체로 형성될 수 있다.
상기한 보강부(315)는 지지체(310)의 휨 발생을 방지하는 기능을 한다. 또한 보강부(315)는 하부 기판(100)과 상부 기판(200)의 수축팽창율에 따른 부착문제를 해결할 수 있다.
보강부(315)는 지지체(310)와 연결되며 격자 형상 또는 비규칙적인 형상으로 형성될 수 있다. 보강부(315)는 하부 기판(100)과 상부 기판(200)에 실장되는 부품과 간섭되지 않도록 격자 간격을 설계할 수 있다.
지지체(310)는 보강부(315)가 포함되면, 지지체(310)의 변형을 방지할 수 있다. 지지체(310)는 변형 방지를 위해 보강부(315)가 있는 상태로 사용할 수 있다.
구체적으로, 보강부(315)는 프레임 형상인 지지체(310)의 내부 빈 공간에 일정 간격을 두고 직선형 살 또는 곡선형 살들이 서로 교차하도록 배치된 격자 형상으로 형성될 수 있다.
예컨데, 도 3b에 도시된 바와 같이, 보강부(315)는 지지체(310)의 변형 발생을 방지하면서 기판에 실장되는 부품과 간섭이 방지되도록 격자 간격을 넓게 하고 규칙적으로 형성할 수 있다.
또는, 도 3c에 도시된 바와 같이, 보강부(315)는 기판에 실장되는 부품과 간섭되지 않는 범위 내에서 격자 간격을 좁게 하고 규칙적으로 형성할 수 있다.
또는, 도 3d에 도시된 바와 같이, 보강부(315a)는 기판에 실장되는 부품들을 피하여 곡선형으로 비규칙적으로 형성할 수 있다.
보강부(315)는 소성 후 지지체(310)의 휨 발생을 방지하는 기능을 하므로 연결 전극을 포함하지 않는 것으로 도시하였으나, 필요에 따라 보강부(315)에 연결 전극을 포함할 수도 있다..
연결 전극(320)은 지지체(310)의 상면과 하면을 연결한다. 연결 전극(320)은 지지체(310)의 길이 방향을 따라 복수 개가 배치된다.
도 4에 도시된 바에 의하면, 인터포저(300)는 하부 기판(100)과 상부 기판(200)을 연결한다. 인터포저(300)는 하부 기판(100) 및 상부 기판(200)과 연결 전극(320)을 솔더볼(solder ball)(400)로 연결한다. 솔더 볼(400)은 납이 주성분이며 전극 간을 연결하는 접착제이다.
이때, 하부 기판(100)에 실장되는 메인 칩, 표면실장소자 부품 등은 하부 기판(100)에 인쇄되는 회로 라인 및 인터포저(300)의 연결 전극(320)을 통해 상부 기판(200)의 관통전극(TPV)(210)으로 연결되고, 상부 기판(200)에 인쇄되는 회로 라인을 통해 보조 칩 등과 연결될 수 있다. 하부 기판(100)은 메인 칩, 표면실장소자 부품들이 표면에 실장되고 상부 기판(200)은 보조 칩 등이 표면에 실장될 수 있다.
지지체(310)의 외측면에 차폐재(330)가 배치된다. 차폐재(330)는 전자파 차폐를 위한 것이다. 차폐재(330)는 도전성 차폐재일 수 있다. 차폐재(330)는 지지체의 외측면에 도금, 아연용사, 도전성 도료를 도포하여 코팅하거나 인쇄하여 형성할 수 있다.
도 5에 도시된 바와 같이, 연결 전극(320)은 지지체(310)에 두께 방향으로 관통하는 비아 홀(311)을 형성하고, 비아 홀(311)에 도전성 물질을 채워 지지체(310)의 상면과 하면을 연결하도록 된다. 비아 홀(311)은 지지체(310)에 길이 방향을 따라 1열 이상이 형성될 수 있다.
실시예에서, 비아 홀(311)은 지지체(310)에 길이 방향을 따라 2열이 형성된다. 비아 홀(311)에 채워지는 연결 전극(320)은 신호선(320-1)과 신호선(320-1)의 외측으로 배치되는 그라운드선(320-2)을 포함한다. 그라운드선(320-2)이 신호선(320-1)의 외측에 배치되는 경우 그라운드선(320-2)이 전자파를 접지하여 전자파 차폐 효과를 가진다.
비아 홀(311)은 지지체(310)에 길이 방향을 따라 3열 또는 4열이 형성될 수도 있다. 비아 홀(311)이 3열 또는 4열인 경우, 가장 외측의 비아 홀에 채워지는 1개를 그라운드선으로 구성하고 내측의 비아 홀 채워지는 2개 또는 3개를 신호선으로 구성할 수 있다. 또는, 가장 외측의 비아 홀에 채워지는 1개를 그라운드선으로 구성하고 내측의 비아 홀에 채워지는 1개를 전원선으로 구성하며 나머지 1개를 신호선으로 구성할 수 있다.
비아 홀(311)에 채워지는 연결 전극(320)은 지지체(310)의 상면으로 노출되는 부분이 상부 전극(320a)이고, 지지체(310)의 하면으로 노출되는 부분이 하부 전극(320b)이 된다. 상부 전극(320a)과 하부 전극(320b)은 비아 홀(311)에 비해 상대적으로 넓은 면적을 가지도록 형성할 수 있다. 식별의 용이성을 위해 도면에서는 상부 전극(320a)과 하부 전극(320b)의 크기를 좀 과장되게 표현하였다.
지지체(310)는 단층 또는 다층의 세라믹 재질로 이루어질 수 있다. 지지체(310) 내에 내부 전극이 포함되는 경우 다층으로 제조하고 내부 전극이 포함되지 않는 경우 단층으로 제조할 수 있다.
지지체(310)를 다층으로 형성하는 경우, 지지체(310) 내에 내부 전극을 배치할 수 있어 인터포저(300)의 소형화, 고집적화를 가능하게 하고, 제조공정을 단순화하며 비용을 절감하기 용이하다.
지지체(310)를 다층으로 형성하는 경우, 세라믹 그린시트를 성형하고 그린시트를 절단하여 비아 홀을 뚫고, 비아 홀에 도체를 충진하고 내부 전극을 형성하기 위한 배선을 인쇄하며, 배선이 인쇄된 그린시트를 적층하고 절단, 소성하여 형성할 수 있다.
또는, 지지체(310)를 다층으로 형성하는 경우, 세라믹 그린시트를 성형하고 내부 전극을 형성하기 위한 배선을 인쇄하며, 배선이 인쇄된 그린시트를 적층하고, 절단한 후 적층 세라믹 그린시트를 금형에서 타발하여 비아 홀을 형성하고, 소성하여 형성할 수 있다.
또는, 지지체(310)를 다층으로 형성하는 경우, 세라믹 그린시트를 성형하고, 단층의 세라믹 그린시트 또는 다수 층을 적층한 세라믹 그린시트를 금형에서 절단하면서 비아 홀을 형성하고 소성하여 형성할 수 있다.
지지체(310)를 형성하는 세라믹 재료는 LTCC(low temperature co-fired cetamic), HTCC(high temperature co-fired cetamic), 유전체 세라믹 파우더 중 선택된 1종 이상일 수 있다. LTCC는 유리(Glass)와 세라믹 첨가물을 포함할 수 있다. HTCC는 알루미나(Al2O3) 파우더와 기타 첨가물을 포함할 수 있다.
세라믹은 소결시 10~20% 정도의 수축 변형을 수반하는 특성을 가지고 있다. 다양한 형태의 구조로 세라믹 지지체를 제조하더라도 세라믹의 수축 변형, 휨 변형을 방지하기 위해 소성시 구속 소결(Constrained Sintering)한다.
구속 소결은 세라믹 적층체의 소성 온도에서 소결되지 않는 구속층을 포함하여 세라믹 적층체를 소성함으로써 세라믹 적층체의 변형을 방지한다.
구체적으로, 구속 소결은 그린시트 또는 그린시트 적층체의 상면과 하면에 구속용 그린시트를 배치하고 그린시트의 소성온도로 소성한다. 소성 온도는 그린시트(LTCC)의 소성 온도인 800~900℃ 정도로 수행하는 것이 바람직하다. 소성이 진행되는 동안 구속용 그린시트가 그린시트 적층제를 구성하고 있는 그린시트들이 면방향으로 수축되는 것을 방지한다.
구속용 그린시트는 그린시트의 소성온도에서 소성되지 않으며 공기 중에서 열처리되어도 산화하지 않는 재료일 수 있다. 예를 들어 구속용 그린시트는 알루미나 시트를 적층하여 형성할 수 있다. 또는 구속용 그린시트는 비아 홀을 형성하지 않은 세라믹 그린시트일 수도 있다.
소성 후 구속용 그린시트는 제거한다. 그린시트 적층체는 구속 소결 후 적층체 패널 단위로 절단할 수 있고 적층체 패널 단위로 절단 후 구속 소결할 수도 있다.
또는, 그린시트 적층체의 상면과 하면에 각각 더미층을 배치하고 더미층에 구속용 그린시트를 배치한 후, 그린시트의 소성온도로 소성할 수 있다. 이는 구속용 알루미나 그린시트와 그린시트 적층체 계면에서의 입자간 결합력이 저하되는 것을 방지하여 계면에서의 공극 발생을 방지하고 구속력을 상승시켜 소성 후 지지체의 면방향 수축율 편차 및 평탄도를 제어할 수 있다. 이때, 더미층은 그린시트를 배치할 수 있다. 이 경우 소성 후 더미층과 구속용 그린시트는 제거한다. 더미층과 구속용 그린시트는 래핑하여 제거할 수 있다. 구속 소결은 소성 과정에서 세라믹 재질로 되는 지지체(310)의 휨을 방지하여 인터포저(300)의 치수 안정성을 높인다.
도 2a 내지 도 2c에 도시된 바와 같이, 지지체(310)는 기판의 가장자리를 따라 직선부(310a), 경사부(310b) 및 곡선부(310c) 중 선택된 하나 또는 둘 이상의 조합으로 배치되며 막힌 폐회로 형태로 된다.
따라서, 지지체(310)는 소성하기 전 단계인 그린시트 적층체 상태에서 내측에 빈 공간을 갖는 프레임 형상으로 되고, 내측에 빈 공간이 형성된 프레임 상태에서 그린시트 적층체를 소성하면 뒤틀림이 발생할 수 있다. 따라서 그린시트 적층체의 소성 전 단계에서 프레임 형상의 그린시트 적층체에 내측 빈 공간을 채우는 구속용 더미를 배치하고 소성을 수행한다.
구속용 더미는 그린시트 적층체의 내측 빈 공간에 채워지는 알루미나 더미일 수 있다. 소성 후 구속용 더미는 제거한다. 구속용 더미의 제거가 용이하도록 그린시트 적층제와 구속용 더미가 접촉하는 면에 이형제를 도포할 수 있다. 이형제는 윤활제일 수 있다.
또는, 구속용 더미는 그린시트 적층체일 수 있다. 그린시트 적층체를 프레임 형상으로 타발시 내측 빈 공간이 될 부분은 하프 커팅(half cutting)하고 소성한다. 구속용 더미와 그린시트 적층체의 경계는 하프 커팅된 상태이므로 가벼운 충격을 주어 구속용 더미가 그린시트 적층체에서 제거될 수 있다.
이와 같이, 내측 빈 공간을 갖는 프레임 형상의 세라믹을 소성할 때 발생할 수 있는 지지체(310)의 뒤틀림은 지지체(310) 형상으로 만든 그린시트 또는 그린시트 적층체의 내측 빈 공간에 구속용 더미를 배치하여 방지하고, 면 수축, 휨 등으로 인해 비아 홀의 정렬이 뒤틀릴 수 있는 문제는 그린시트 또는 그린시트 적층체의 상면과 하면에 구속용 더미층을 배치하여 방지할 수 있다.
실시예에서는, 비아 홀(311)은 그린시트 적층체 상태에서 그린시트 적층체를 관통하도록 뚫어 형성하는 것으로 설명하였으나, 그린시트 적층체의 소성 후 뚫어 형성할 수도 있다.
연결 전극(320)은 비아 홀(311)에 도전성 물질을 채운 후 소성하여 형성할 수도 있고, 지지체(310)의 소성 후 비아 홀(311)에 도전성 물질을 채워 형성할 수도 있다.
연결 전극(320)을 이루는 도전성 물질은 은(Ag), 구리(Cu), 텅스텐(W), 몰리브덴(Mo), 니켈(Ni) 중 선택된 1종 이상을 포함할 수 있다. 이 외에도 연결 전극(320)을 이루는 도전성 물질은 전기적 도전 물질인 경우 다양한 금속 또는 합금에서 선택 가능하다. 연결 전극(320)은 지지체(310) 내부에 형성된 내부 전극과 전기적으로 연결될 수 있다
도 3b 및 도 3c에 도시된 바와 같이, 지지체(310)는 기판의 가장자리를 따라 직선부(310a), 경사부(310b) 및 곡선부(310c) 중 선택된 하나 또는 둘 이상의 조합으로 배치되며 막힌 형태로 되고, 가장자리를 따라 배치된 직선부(310a), 경사부(310b) 및 곡선부(310c) 중 하나 또는 둘 이상의 조합들을 보강부(315)가 격자 형상으로 연결할 수 있다.
도 3d에 도시된 바와 같이, 보강부(315b)는 기판에 실장되는 부품들을 피하여 곡선형으로 비규칙적으로 형성될 수 있다.
보강부(315)는 지지체(310)와 동일한 재질로 형성된다. 보강부(315)는 지지체(310)와 동일하게 그린시트 적층체로 형성된다.
보강부(315)를 포함하는 지지체(310)는 휨 발생이 방지되고, 하부 기판(100)과 상부 기판(200)의 수축팽창율에 따른 부착문제가 해결될 수 있다.
다른 실시예로, 도 6에 도시된 바와 같이, 인터포저(300-1)는 연결 전극(320)이 지지체(310)의 외측면에 배치되고 지지체(310)의 상면과 하면을 연결하도록 될 수 있다. 연결 전극(320)에서 지지체(310)의 상면과 연결되는 부분이 상부 전극(320a)이 되고 지지체(310)의 하면과 연결되는 부분이 하부 전극(320b)이 된다. 상부 전극(320a)과 하부 전극(320b)의 길이 및 형상은 인터포저(300-1)와 연결되는 기판의 전극 위치와 대응되도록 다양하게 설계 가능하다.
연결 전극(320)이 지지체(310)의 외측면에 배치되면 지지체(310)에 비아 홀을 형성하지 않아도 된다. 지지체(310)에 비아 홀을 형성하면 뚫는데 한계가 있고 비아 홀로 인해 지지체의 강도가 약해지는 단점이 있다. 따라서 연결 전극(320)을 지지체(310)의 외측면에 배치하여 지지체(310)의 강도가 비아 홀로 인해 약해지는 단점을 보완할 수 있다.
연결 전극(320)은 지지체(310)의 길이 방향을 따라 일정 간격을 두고 다수 개가 형성될 수 있다.
지지체(310)의 외측면에 전자파 차폐를 위한 차폐재(330)가 배치된다. 차폐재(330)는 전극 상부와 전극 하부를 제외한 나머지 부분의 연결 전극(320)을 덮도록 지지체(310)의 외측면에 배치된다.
차폐재(330)는 비도전성 차폐재로 이루어질 수 있다. 도 6의 경우, 차폐재(330)와 연결 전극이 맞닿게 되므로 쇼트 방지하기 위해 차폐재(330)는 비도전성 차폐재인 것이 바람직하다. 예를 들어, 비도전성 차폐재로 페라이트를 적용할 수 있으며, 연결 전극이 형성된 지지체(310)의 외측면에 페라이트를 코팅하거나 스프레이식으로 도포하여 형성할 수 있다.
또 다른 실시예로, 도 7에 도시된 바와 같이, 인터포저(300-2)는 연결 전극(320)이 지지체(310)의 외측면에 요입 형성된 비아 홈(311a)에 도전성 물질이 채워져 지지체(310)의 상면과 하면을 연결하는 형상일 수 있다.
비아 홈(311a)은 지지체(310)에 두께 방향으로 비아 홀(311)을 형성하고 비아 홀(311)을 나누거나 비아 홀(311)의 일측을 개방하도록 지지체(310)를 잘라 형성한 것일 수 있다.
또는, 연결 전극(320)은 지지체(310)에 두께 방향으로 비아 홀(311)을 형성하고 비아 홀(311)에 도전성 물질을 채운 후, 비아 홀(311) 부분에서 지지체(310)를 잘라 형성한 것일 수 있다. 지지체(310)를 자르는 것은 금형에서 프레임 형상으로 타발하여 형성할 수 있다.
지지체(310)의 외측면에 전자파 차폐를 위한 차폐재(330)가 배치된다. 차폐재는 지지체의 외측면에서 연결 전극(320)을 덮도록 배치된다. 차폐재(330)는 비도전성 차폐재인 것이 바람직하다.
도 6에 도시된 바와 같이, 연결 전극(320)이 지지체(310)의 외측면에 배치되면 지지체(310)에 비아 홀을 형성하지 않아도 되는 장점이 있으나, 지지체(310)의 외측면에 형성되는 연결 전극(320)의 두께로 인해 차폐재(330)의 균일한 코팅이 어려울 수 있고, 차폐재(330)가 코팅된 지지체(310)의 외측면이 균일하지 않을 수 있다.
따라서, 도 7에 도시된 바와 같이, 지지체(310)의 외측면에 요입 형성된 비아 홈(311a)을 형성하고, 비아 홈(311a)에 도전성 물질을 채워 연결 전극(320)을 형성하면, 연결 전극(320)이 지지체(310)의 외측면에 배치되어도 연결 전극(320)이 지지체의 외측면으로부터 돌출되지 않고 지지체(310)의 외측면과 동일한 면을 형성할 수 있다. 이는 차폐재(330)의 균일 코팅을 가능하고 차폐재(330)가 코팅된 지지체(310)의 외측면도 균일한 면을 형성하도록 한다.
연결 전극(320)은 지지체(310)의 상면과 연결되는 부분이 상부 전극(320a)이 되고 지지체(310)의 하면과 연결되는 부분이 하부 전극(320b)이 된다. 상부 전극(320a)과 하부 전극(320b)의 길이 및 형상은 인터포저(300-2)와 연결되는 기판의 전극 위치와 대응되도록 다양하게 설계 가능하다.
또 다른 실시예로, 도 8 및 도 9에 도시된 바와 같이, 인터포저(300-3)는 연결 전극(320)이 지지체(310)의 외측면에 배치되고 지지체(310)의 상면과 하면을 연결하도록 될 수 있다. 연결 전극(320)에서 지지체(310)의 상면과 연결되는 부분이 상부 전극(320a)이 되고 지지체(310)의 하면과 연결되는 부분이 하부 전극(320b)이 된다.
지지체(310)의 외측면에 전자파 차폐를 위한 차폐재(330)가 배치된다.
차폐재(330)는 지지체(310)의 외측면에서 연결 전극(320)이 지지체(310)의 상면과 접하는 전극 상부, 연결 전극(320)이 지지체(310)의 하면과 접하는 전극 하부 중 적어도 일부는 노출시키는 오목부(331)를 구비할 수 있다.
오목부(331)는 기판과 상부 전극과 하부 전극의 솔더 볼(납땜) 부착 강도를 높이기 위한 것이다. 연결 전극(320)에서 전극 상부와 전극 하부를 노출시키면 납땜 면적을 확보하기 용이하고 기판과 연결 전극(320)의 부착 강도를 높일 수 있다.
인터포저(300-3)가 기판과 안정적으로 고정되기 위해서는, 기판과 연결 전극(320)의 부착 강도가 높아야 하고, 구체적으로는 솔더 볼(400)이 연결 전극(320) 및 기판의 통전전극 등과 접촉하는 면적이 충분히 넓어야 한다.
오목부(331)는 연결 전극(320)의 전극 하부와 전극 상부만 중점적으로 노출시켜 차폐재(330)에 의한 전자파 차폐 효과를 최대화하면서도 솔드 볼(도 4의 400번) 부착 강도가 높도록 라운드진 형태로 되는 것이 바람직하다.
실시예에서 오목부(331)는 연결 전극(320)이 지지체(310)의 상면과 접하는 전극 상부와 연결 전극(320)이 지지체(310)의 하면과 접하는 전극 하부에 모두 형성되어 연결 전극(320)의 전극 상부와 전극 하부를 노출시킨다.
도 10 및 도 11에 도시된 바와 같이, 인터포저(300-4)는 연결 전극(320)이 지지체(310)의 외측면에 배치되고 지지체(310)의 상면과 하면을 연결하도록 될 수 있다. 연결 전극(320)에서 지지체(310)의 상면과 연결되는 부분이 상부 전극(320a)이 되고 지지체(310)의 하면과 연결되는 부분이 하부 전극(320b)이 된다.
지지체(310)의 외측면에 전자파 차폐를 위한 차폐재(330)가 배치된다.
오목부(331)는 연결 전극(320)이 지지체(310)의 하면과 접하는 전극 하부에 형성되어 연결 전극(320)의 전극 하부를 노출시키도록 구성할 수도 있다.
또는, 도시하지 않았지만 오목부(331)는 연결 전극(320)이 지지체(310)의 상면과 접하는 전극 상부에 형성되어 연결 전극(320)의 전극 상부를 노출시키도록 구성할 수도 있다.
또는, 도시하지 않았지만 연결 전극(320)이 지지체(310)의 상면과 접하는 전극 상부와 연결 전극(320)이 지지체(310)의 하면과 접하는 전극 하부에 규칙적으로 또는 불규칙적으로 교번 형성되어 연결 전극(320)의 전극 상부와 전극 하부를 교번적으로 노출시키게 형성할 수도 있다. 이 경우 솔더 볼의 부착 강도를 높이면서도 전자파 차폐 효과를 최대화할 수 있다.
또 다른 실시예로, 도 12에 도시된 바와 같이, 인터포저(300-5)는 연결 전극(320)이 지지체(310)의 외측면에 요입 형성되는 비아 홈(311a)에 도전성 물질이 채워져 지지체(310)의 상면과 하면을 연결하는 형상일 수 있다.
지지체(310)의 외측면에 전자파 차폐를 위한 차폐재(330)가 배치된다. 차폐재는 지지체(310)의 외측면에서 연결 전극(320)을 덮도록 배치될 수 있다. 차폐재(330)는 비도전성 차폐재인 것이 바람직하다.
지지체(310)에 디커플링 커패시터(decoupling capacitor)(340)가 배치될 수 있다. 디커플링 커패시터(340)는 지지체(310) 내에 배치되고 일측이 상부 전극에 연결되고 반대되는 타측이 하부 전극에 연결될 수 있다. 디커플링 커패시터(340)는 지지체(310)에 내부 전극 형성 과정에서 형성할 수 있다.
디커플링 커패시터(340)는 전원선 또는 신호선에 실려있는 고주파 성분의 노이즈와 회로와 분리시켜 회로를 보호한다. 디커플링 커패시터(340)는 연결 전극이 2개인 경우 신호선과 그라운드선 사이에 배치할 수도 있다.
또는, 도시하지는 않았지만, 지지체(310)에 바이패스 커패시터(bypass capacitor)가 배치될 수 있다. 전원선 또는 신호선에 실려있는 고주파 성분의 노이즈를 그라운드로 우회시켜 회로를 보호한다.
또 다른 실시예로, 도 13에 도시된 바와 같이, 인터포저(300-6)는 연결 전극(320)이 지지체(310)의 양측면에 요입 형성되는 비아 홈(도 7의 311a 참조)에 도전성 물질이 채워져 지지체(310)의 상면과 하면을 연결하는 형상일 수 있다.
연결 전극(320)은 신호선(320-1)과 그라운드선(320-2)을 포함할 수 있다.
지지체(310)의 외측면에 전자파 차폐를 위한 차폐재(330)가 배치된다. 차폐재(330)는 비도전성 차폐재인 것이 바람직하다.
지지체(310)에 커먼모드필터(350)가 배치될 수 있다. 커먼모드필터(350)는 다층으로 형성되는 지지체(310)에 내부 전극을 적층하여 구성된 적층형 커먼모드필터일 수 있다. 커먼모드필터(350) 자성재료의 자기적 특성을 이용한 노이즈 제거 필터로 원하는 신호만을 선별하여 전송하도록 한다.
한편, 도 14에 도시된 바와 같이, 비아 홈(311a)은 지지체(310)에 두께 방향으로 비아 홀(311a)을 형성하고 비아 홀(311)을 나누거나 비아 홀(311)의 일측을 개방하도록 지지체(310)를 잘라 형성한 것일 수 있다.
이 경우, 지지체(310)는 외측면에 요입 형성된 비아 홈(311a)이 형성된다.
구체적으로, 비아 홈(311a)은 지지체(310)의 일측면 또는 양측면에 형성될 수 있으며, 비아 홈(311a)에 도전성 물질이 채워져 지지체(310)의 상면과 하면을 연결하는 연결 전극(320)을 형성한다.
지지체(310)는 외측면에 요입 형성된 비아 홈(311a)을 형성하는 경우, 도 5의 경우에 비해 비아의 면적이 적고, 비아가 지지체의 중간을 관통하는 것이 아니므로 지지체(310)의 강도 확보에 보다 용이하다. 또한 지지체(310)에 하나의 비아 홀을 잘라 양측 지지체에서 사용하므로 지지체(310)에 펀칭하는 비아 홀의 수를 줄일 수 있다.
도 15에 도시된 바와 같이, 지지체에 펀칭하여 뚫는 비아 홀(311,311-1,311-2)의 형상은 원형, 장공형, 사각형 등 다양한 형상이 가능하다.
또한, 원형의 비아 홀(311)은 원형을 반분하지 않고 원형에서 중심선을 벗어나 일측으로 치우친 위치를 잘라 비아 홈을 형성할 수 있다. 또한, 장공형의 비아 홀(311-1)은 장공을 반분하는 형태로 지지체를 잘라 비아 홈을 형성할 수 있다. 또한, 사각형의 비아 홀(311-2)은 사각형을 반분하는 형태로 지지체를 잘라 비아 홈을 형성할 수 있다.
상술한 인터포저(300)는 지지체(310)의 높이가 5mm 이하일 수 있다. 또한 지지체(310)에 형성하는 비아 홀의 크기는 0.15mm~1.1mm 범위일 수 있으며, 비아 홀은 적층구조 없이 수직형으로 지지체(310)를 뚫어 형성할 수 있다. 물론, 지지체(310)는 적층형 지지체 또는 단층 지지체일 수 있다.
지지체(310)에 형성하는 내부 전극(내부 회로)은 세라믹 그린시트를 적층하여 다양한 내부 적층 회로 패턴의 구현이 가능하다.
또한, 차폐재(330)는 SUS, 양백 등 다양한 금속 프레임을 결합 적용할 수도 있으며, 도전성 차폐재를 적용할 경우 SUS, 양백 등 다양한 금속 프레임에 도전성 처리하거나 도금하여 형성할 수 있다. 도전성 처리는 금속 프레임에 카본계를 코팅하거나 은, 구리, 텅스텐, 몰리브덴 등의 페이스트를 코팅할 수 있고, 도금은 금속 프레임에 니켈, 구리, 주석, 은, 금, 팔라듐 등을 도금할 수 있다.
상술한 인터포저는 실시예, 다른 실시예, 또 다른 실시예들을 혼용하여 적용 가능하다.
이하에서는 본 발명에 의한 인터포저의 치수 안정성을 실험하였다.
본 발명에 의한 인터포저의 치수 안정성을 실험하기 위하여, 도 2c에 도시된 바와 같이, 직선부(310a), 경사부(310b) 및 곡선부(310c)를 조합한 형상으로 3개의 샘플 지지체(310)를 제작하여, 직진도, 직각도, 거리 등을 측정하였다.
실험 결과, 직진도에서 샘플 3개의 최대값이 균일하였고 직각도에서도 균일하였으며, 거리도 일정하여 치수 안정성이 우수한 것으로 확인되었다.
또한, 본 발명에 의한 인터포저의 치수 안정성을 실험하기 위하여, 도 3b와 도 3c에 도시된 바와 같이, 직선부(310a), 경사부(310b) 및 곡선부(310c)를 조합한 형상에 보강부(315)를 더 포함한 각각 2개의 샘플 지지체(310)를 내부 구속용 더미와 외부 구속용 더미없이 소성 제작하여, 샘플 지지체(310)의 외곽치수와 연결 단자의 치수 등을 측정하였다.
내부 구속용 더미와 외부 구속용 더미 없이 소성 제작한 도 3b의 샘플 2개와 도 3c의 샘플 2개에서 측정한 치수를 설계치와 비교시 한 결과, 측정한 치수가 상한 공차와 하한 공차 범위 내에 포함됨이 확인되어, 지지체에 가장자리를 연결하는 격자 형상의 보강부를 더 포함하는 것에서 지지체의 휨 방지 효과가 있음이 확인되었다.
상술한 바와 같이, 본 발명의 인터포저는 세라믹 재료로 형성하여 미세패턴(미세회로) 구현이 가능하고 제조 원가를 줄일 수 있으며, 세라믹 재료로 형성함에도 구속 소결을 통해 휨 및 수축을 방지하므로 치수 안정성이 우수하며, 이로 인해 신호전송의 신뢰성이 우수하다.
또한, 연결 전극을 지지체의 외측면에 형성함으로써 지지체의 강도 보완이 가능하다. 또한, 전극 솔더링시 연결 전극의 전극 상부와 전극 하부를 노출시키도록 차폐재를 배치하여 기판과 기판 사이를 보다 안정적으로 고정할 수 있으므로 신호전송의 신뢰성을 높일 수 있다.
또한, 지지체에 디커플링 커패시터, 바이패스 커패시터, 커먼모드필터 중 하나 이상을 배치하여 고주파로부터 내부 회로를 보호하고, 노이즈를 제거하여 보다 신뢰성 있는 신호 전송이 가능하다.
실시예에서 인터포저는 기판과 기판 사이에 배치되어 전기적 신호를 연결하는 것으로 설명하였다. 그러나 반드시 이에 한정되는 것은 아니고 인터포저는 기판과 칩셋, 보드와 보드 간을 연결할 수도 있다.
본 발명은 도면과 명세서에 최적의 실시예들이 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명은 기술분야의 통상의 지식을 가진 자라면, 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 권리범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 기판(하부 기판) 200: 기판(상부 기판)
300: 인터포저 310: 지지체
310a: 직선부 310b: 경사부
310c: 곡선부 311: 비아 홀
311a: 비아 홈 315,315a: 보강부
320: 연결 전극 320a: 상부 전극
320b: 하부 전극 330: 차폐재
331: 오목부 340: 디커플링 커패시터
350: 커먼모드필터 400: 솔더볼(solder ball)

Claims (18)

  1. 적어도 일부가 기판 가장자리를 따라 배치되며 상면과 하면을 포함하는 지지체;
    상기 지지체의 상면과 하면을 연결하는 연결 전극; 및
    상기 지지체의 외측면에 배치되는 차폐재;
    를 포함하는 것을 특징으로 하는 인터포저.
  2. 제1 항에 있어서,
    상기 지지체는
    상기 기판의 일부 가장자리를 따라 직선 형상으로 배치되는 직선부;
    상기 기판의 일부 가장자리 또는 코너부에 인접하여 경사진 형상으로 배치되는 경사부; 및
    라운드진 형상으로 배치되는 곡선부;
    중 선택된 하나 또는 둘 이상의 조합으로 상기 기판의 가장자리를 따라 배치되는 것을 특징으로 하는 인터포저.
  3. 제1 항에 있어서,
    상기 지지체는 세라믹 재질로 형성되는 것을 특징으로 하는 인터포저.
  4. 제1 항에 있어서,
    상기 연결 전극은
    상기 지지체에 두께 방향으로 관통하는 비아 홀을 형성하고, 상기 비아 홀에 도전성 물질을 채워 상기 지지체의 상면과 하면을 연결하는 것을 특징으로 하는 인터포저.
  5. 제4 항에 있어서,
    상기 비아 홀은 상기 지지체에 길이 방향을 따라 2열 이상이 형성되며,
    상기 비아 홀에 채워지는 상기 연결 전극은 신호선과 상기 신호선의 외측으로 배치되는 그라운드선을 포함하는 것을 특징으로 하는 인터포저.
  6. 제1 항에 있어서,
    상기 차폐재는 도전성 차폐재인 것을 특징으로 하는 인터포저.
  7. 제1 항에 있어서,
    상기 연결 전극은
    상기 지지체의 외측면에 도전성 물질을 배치하여 상기 지지체의 상면과 하면을 연결하는 것을 특징으로 하는 인터포저.
  8. 제1 항에 있어서,
    상기 연결 전극은
    상기 지지체의 외측면에 요입 형성된 비아 홈에 도전성 물질이 채워져 상기 지지체의 상면과 하면을 연결하는 형상인 것을 특징으로 하는 인터포저.
  9. 제8 항에 있어서,
    상기 비아 홈은
    상기 지지체에 두께 방향으로 비아 홀을 형성하고 상기 비아 홀을 나누거나 상기 비아 홀의 일측을 개방하도록 상기 지지체를 잘라 형성한 것임을 특징으로 하는 인터포저.
  10. 제8 항에 있어서,
    상기 연결 전극은
    상기 지지체에 두께 방향으로 비아 홀을 형성하고 상기 비아 홀에 도전성 물질을 채운 후, 상기 비아 홀 부분에서 상기 지지체를 잘라 형성한 것을 특징으로 하는 인터포저.
  11. 제8 항에 있어서,
    상기 차폐재는 상기 지지체의 외측면에서 상기 연결 전극을 덮도록 배치되는 것을 특징으로 하는 인터포저.
  12. 제11 항에 있어서,
    상기 차폐재는 상기 지지체의 외측면에서 상기 연결 전극이 상기 지지체의 상면과 접하는 전극 상부, 상기 연결 전극이 상기 지지체의 하면과 접하는 전극 하부 중 적어도 일부는 노출시키는 오목부를 구비하는 것을 특징으로 하는 인터포저.
  13. 제8 항에 있어서,
    상기 지지체는 단층 또는 다층의 세라믹 재질로 이루어지는 것을 특징으로 하는 인터포저.
  14. 제1 항에 있어서,
    상기 지지체는 디커플링 커패시터 또는 바이패스 커패시터를 포함하는 것을 특징으로 하는 인터포저.
  15. 제1 항에 있어서,
    상기 지지체는 커먼모드필터를 포함하는 것을 특징으로 하는 인터포저.
  16. 제1 항에 있어서,
    상기 지지체는 변형 방지를 위한 보강부를 포함하는 것을 특징으로 하는 인터포저.
  17. 제16 항에 있어서,
    상기 보강부는 상기 지지체와 일체로 형성되며,
    상기 지지체의 내부 빈 공간에 직선형 또는 곡선형으로 서로 교차하도록 배치되는 격자 형상인 것을 특징으로 하는 인터포저.
  18. 제16 항에 있어서,
    상기 보강부는 상기 지지체와 일체로 형성되며,
    상기 기판에 실장되는 부품들을 피하여 상기 지지체의 내부 빈 공간에 곡선형을 포함하여 비규칙적으로 형성되는 것을 특징으로 하는 인터포저.
KR1020190136682A 2018-11-08 2019-10-30 인터포저 KR20200053408A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/KR2019/014842 WO2020096309A1 (ko) 2018-11-08 2019-11-04 인터포저
CN201980086383.XA CN113228255A (zh) 2018-11-08 2019-11-04 内插器
US17/291,888 US11973013B2 (en) 2018-11-08 2019-11-04 Interposer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180136854 2018-11-08
KR20180136854 2018-11-08

Publications (1)

Publication Number Publication Date
KR20200053408A true KR20200053408A (ko) 2020-05-18

Family

ID=70913092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190136682A KR20200053408A (ko) 2018-11-08 2019-10-30 인터포저

Country Status (2)

Country Link
KR (1) KR20200053408A (ko)
CN (1) CN113228255A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022154386A1 (ko) * 2021-01-14 2022-07-21 삼성전자 주식회사 안테나를 포함하는 전자 장치
US11889626B2 (en) 2021-03-17 2024-01-30 Samsung Electronics Co., Ltd. Interposer and electronic device including the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180117034A (ko) 2017-04-18 2018-10-26 암페놀 인터콘 시스템즈, 아이엔씨. 인터포저 조립체 및 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102217B2 (en) * 2003-04-09 2006-09-05 Micron Technology, Inc. Interposer substrates with reinforced interconnect slots, and semiconductor die packages including same
KR100538861B1 (ko) * 2003-08-12 2005-12-23 엘에스전선 주식회사 케이블 또는 와이어 권취 보빈의 고정 플레이트, 이를구비한 보빈, 및 이를 구비하는 박스형 보빈 조립체
US7258549B2 (en) * 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
US8115283B1 (en) * 2009-07-14 2012-02-14 Amkor Technology, Inc. Reversible top/bottom MEMS package
KR101185858B1 (ko) * 2010-09-03 2012-09-25 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 적층 반도체 패키지
KR101326548B1 (ko) * 2013-03-28 2013-11-07 성우전자 주식회사 전자파 실드 패널
KR20150009728A (ko) * 2013-07-17 2015-01-27 삼성전기주식회사 전자 소자 모듈 및 그 실장 구조
KR101922875B1 (ko) * 2016-03-31 2018-11-28 삼성전기 주식회사 전자부품 패키지
US11006524B2 (en) * 2017-09-08 2021-05-11 Apple Inc. Circuit board interposer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180117034A (ko) 2017-04-18 2018-10-26 암페놀 인터콘 시스템즈, 아이엔씨. 인터포저 조립체 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022154386A1 (ko) * 2021-01-14 2022-07-21 삼성전자 주식회사 안테나를 포함하는 전자 장치
US11889626B2 (en) 2021-03-17 2024-01-30 Samsung Electronics Co., Ltd. Interposer and electronic device including the same

Also Published As

Publication number Publication date
CN113228255A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
US11476172B2 (en) Radio frequency module
EP3176817B1 (en) Package for housing an electronic component and electronic device comprising such a package
KR102387826B1 (ko) 인터포저 및 그 제조방법
EP1699277A1 (en) Ceramic multilayer substrate
KR100925314B1 (ko) 단일 비아 고정 패드를 구비한 다층 세라믹 기판
KR20200053408A (ko) 인터포저
EP3030060B1 (en) Wiring base plate and electronic device
CN112992883A (zh) 嵌有电子组件的基板
US11973013B2 (en) Interposer
EP1776002A1 (en) Hybrid electronic component and method for manufacturing the same
US8633057B2 (en) Semiconductor package and method of fabricating the same
KR20120053473A (ko) 배선기판
CN112996241A (zh) 嵌有电子组件的基板及电子封装件
JP2015142127A (ja) インダクタアセンブリー
KR102386969B1 (ko) 다층구조의 인터포저 및 그 제조방법
JP2020088375A (ja) インターポーザ及びこれを含むパッケージ構造物
US11145586B2 (en) Interposer and electronic device
JP2009004457A (ja) コンデンサ内蔵多層基板
CN113873756A (zh) 印刷电路板
EP3547357A1 (en) Wiring board, electronic device, and electronic module
CN111033771A (zh) 电子部件搭载用基板、电子装置及电子模块
EP3755127A1 (en) A printed circuit board (pcb) module comprising an embedded radiofrequency semiconductor die
JP2013080764A (ja) 回路モジュール
JP2013110299A (ja) 複合モジュール
JP2017038085A (ja) 回路モジュール

Legal Events

Date Code Title Description
E902 Notification of reason for refusal