JP2020088375A - インターポーザ及びこれを含むパッケージ構造物 - Google Patents

インターポーザ及びこれを含むパッケージ構造物 Download PDF

Info

Publication number
JP2020088375A
JP2020088375A JP2019100770A JP2019100770A JP2020088375A JP 2020088375 A JP2020088375 A JP 2020088375A JP 2019100770 A JP2019100770 A JP 2019100770A JP 2019100770 A JP2019100770 A JP 2019100770A JP 2020088375 A JP2020088375 A JP 2020088375A
Authority
JP
Japan
Prior art keywords
substrate
interposer
package structure
region
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019100770A
Other languages
English (en)
Other versions
JP7302784B2 (ja
Inventor
キム、ヒョン−ジュン
Hyung Joon Kim
キム、ハン
Kim Han
キム、チョル−キュ
Chulkyu Kim
シム、ジュン−ホ
Jung Ho Shim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2020088375A publication Critical patent/JP2020088375A/ja
Application granted granted Critical
Publication of JP7302784B2 publication Critical patent/JP7302784B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】電子機器の限定された空間内にＰＣＢを効率的に配置、装着するインターポーザ及びこれを含むパッケージを提供する。【解決手段】パッケージ構造物において、インターポーザ３００は、セラミックを含む材質のボディー３１０と、ボディーを貫通し、ボディーの上下側にそれぞれ突出する金属ピン３２０と、を含む。金属ピン３２０の突出した部分は、第１基板１００及び第２基板２００に電気的に接続される。【選択図】図２

Description

本発明は、インターポーザ（Ｉｎｔｅｒｐｏｓｅｒ）及びこれを含むパッケージ構造物（Ｐａｃｋａｇｅ Ｓｔｒｕｃｔｕｒｅ ）に関する。
各種電子機器の使用が爆発的に増加するとともにデジタル技術や半導体技術等の発達により、精密かつ複雑な電子機器の応用分野が広範囲になっている。電子機器の内部部品の密集度が高くなることにより、個々の部品（ａｃｔｉｖｅ、ｐａｓｓｉｖｅ）を接続させるために必要なＰＣＢの面積が大きくなっている。一方、バッテリーの大きさは大きくなる傾向にあり、このため、電子機器の限定された空間内にＰＣＢを効率的に配置、装着する必要がある。
韓国登録特許第１０−１３２４５９５号公報
本発明の一側面によれば、セラミックを含む材質のボディーと、上記ボディーを貫通し、上記ボディーの上下側にそれぞれ突出する金属ピンと、を含むインターポーザが提供される。
本発明の他の側面によれば、インターポーザと、上記インターポーザの上面に結合した第１基板と、上記インターポーザの下面に結合した第２基板と、を含み、上記インターポーザは、セラミックを含む材質のボディーと、上記ボディーを貫通し、上記ボディーの上下側にそれぞれ突出する金属ピンと、を含み、上記金属ピンは、上記第１基板及び上記第２基板のそれぞれに電気的に接続されるパッケージ構造物が提供される。
印刷回路基板が装着されている電子機器を示す図である。 本発明の一実施例に係るパッケージ構造物を示す図である。 本発明の一実施例に係るパッケージ構造物を示す図である。 本発明の一実施例に係るインターポーザを示す図である。 図４のインターポーザを用いてパッケージ構造物を形成する方法を示す図である。 本発明の他の実施例に係るパッケージ構造物を示す図である。 本発明の他の実施例に係るパッケージ構造物を示す図である。 本発明の他の実施例に係るインターポーザを示す図である。 図８のインターポーザを用いてパッケージ構造物を形成する方法を示す図である。 本発明のまた他の実施例に係るインターポーザを示す図である。 図１０のインターポーザを用いてパッケージ構造物を形成する方法を示す図である。
本発明に係るインターポーザ及びこれを含むパッケージ構造物の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。
また、以下で使用する「第１」、「第２」等の用語は、同一または対応する構成要素を区別するための識別記号に過ぎず、同一または対応する構成要素が第１、第２等の用語により限定されることはない。
また、「結合」とは、各構成要素間の接触関係において、各構成要素間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用される。
スマートフォンを始めとした様々な電子機器１に装着されるパッケージ構造物１０は、印刷回路基板と電子部品を含む。印刷回路基板には、電子機器に必要な多くの電子部品が実装され、印刷回路基板には回路が印刷されており、電子部品は印刷回路基板の回路を介して電気的に接続されることができる。
図１を参照すると、電子機器１は、ハウジング、パッケージ構造物１０及びバッテリー（ｂａｔｔｅｒｙ）２０等を含む。パッケージ構造物１０及びバッテリー２０は、ハウジング内の空間に配置されるが、電子機器１のディスプレイの大きさが大きくなっており、カメラが高解像度の機能を有する等、電子機器１の仕様が高くなると、それによる電力消費量が増加するので、バッテリー２０の用量や大きさも大きくならなければならない。バッテリー２０の大きさが大きくなると、ハウジング内でのパッケージ構造物１０が占める面積が相対的に減少することになる。これは、逆に、パッケージ構造物１０が占める面積を小さくできれば、バッテリー２０に割り当てられる面積を大きくすることができるので、バッテリー２０の大型化が可能となることを意味する。
本発明の実施例に係るパッケージ構造物は、２つ以上の基板で形成された印刷回路基板を含み、印刷回路基板は、複層構造、スタック（ｓｔａｃｋ）構造またはサンドイッチ（ｓａｎｄｗｉｃｈ）構造を有する。印刷回路基板が２つ以上の基板を含む場合、印刷回路基板として使用できる面積は増加するものの、パッケージ構造物が電子器機のハウジング内で占める空間は最小化するので、さらにバッテリーが占める面積は大きくなることができる。
図２及び図３は、本発明の一実施例に係るパッケージ構造物を示す図である。
図２及び図３を参照すると、本発明の一実施例に係るパッケージ構造物は、インターポーザ３００、第１基板１００及び第２基板２００を含むことができる。
先ず、インターポーザ３００について詳細に説明する。
図４は、本発明の一実施例に係るインターポーザ３００を示す図である。
インターポーザ３００は、ボディー（ｂｏｄｙ）３１０と金属ピン３２０を含むことができる。
ボディー３１０は、無機材料で形成されるが、特にセラミックを含む材質で形成されることができる。すなわち、ボディー３１０は、酸化アルミニウム（Ａｌ２Ｏ３）、アルミニウム窒化物（ＡｌＮ）等の物質を含んで製造されることができる。
図４（ａ）に示すように、ボディー３１０は、内部に中空部３３０を備えることができ、中空部３３０は、ボディー３１０の上下面を貫通する。これにより、ボディー３１０は、環状に形成されることができ、多角形の環状、円形の環状等様々な形状を有することができる。また、ボディー３１０は、複数のピース（ｐｉｅｃｅ）からなることができ、複数のピースが一つの環状を形成するように配置されることができる。
ボディー３１０は、所定の高さ（厚さ）を有し、ボディー３１０の高さは、第１基板１００と第２基板２００との離隔距離により決定されることができる。また、ボディー３１０の上下面は、それぞれ平坦な面で形成されることができる。
金属ピン３２０は、金属で形成される柱状構造物であって、ボディー３１０を貫通し、ボディー３１０の上下側にそれぞれ突出することができる。金属ピン３２０は、ボディー３１０の厚さよりも長く形成され、ボディー３１０の上下側にそれぞれ突出する。金属ピン３２０の突出した部分は、第１基板１００及び第２基板２００に電気的に接続され、金属ピン３２０は、パッケージ構造物の上下方向に延長され、第１基板１００と第２基板２００との間に信号を伝達することができる。
金属ピン３２０において、ボディー３１０の内部に位置する部分とボディー３１０よりも突出した部分とが一体に形成されることから、本発明における金属ピン３２０は、一般的に（有機）絶縁層で形成されたインターポーザ３００内に形成されるビアと区別される。また、金属ピン３２０は、全体的に均一な太さを有することができる。
金属ピン３２０は、複数形成可能であり、複数の金属ピン３２０は、互いに離隔してボディー３１０内で互いに絶縁されることができる。ボディー３１０が中空部３３０を有し、環状に形成される場合、複数の金属ピン３２０は、ボディー３１０の環状に沿って所定の間隔で配置されることができる。複数の金属ピン３２０のうちの一部は、第１基板１００と第２基板２００との間にパワー（ｐｏｗｅｒ）を伝達することができ、他の一部は、電子素子を駆動するための有効な電気信号を伝達することができ、また他の一部は、グラウンドとして使用されることができる。
金属ピン３２０を形成する金属は、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）等様々であり、その種類に制限はない。金属ピン３２０は、金属材料を溶かして均一な太さに成形しながら、所定の長さに切断して製造することができる。また、複数の金属ピン３２０は、金属材料を溶かして均一な太さに成形しながら、所定の長さに繰り返し切断して製造することができ、複数の金属ピン３２０のそれぞれの太さは同一であり、長さが同一であってもよい。
一方、インターポーザ３００の製造の際に、型（モールド）内に金属ピン３２０を位置させた後に、セラミック材料を型内に充填して焼結する方式を用いることができる。
金属ピン３２０は、ボディー３１０の内部に位置する第１領域３２１と、ボディー３１０よりも上下にそれぞれ突出している第２領域３２２とに区分できる。但し、第１領域３２１と第２領域３２２とは、一体に形成される。一方、本実施例において第２領域３２２は、図４（ｂ）に詳細に示されている。第２領域３２２の長さに制限はないが、本実施例では、第２領域３２２が、第１基板１００及び第２基板２００に充分に挿入できる程度の長さを有する。
インターポーザ３００の上側には第１基板１００が配置され、インターポーザ３００の下側には第２基板２００が配置される。ここで、上側及び下側の概念は、相対的な概念であることを理解できる。第１基板１００と第２基板２００のそれぞれは、板状からなり、複数の絶縁材層と複数の回路層とで構成された多層基板であることができ、回路層を基準にして８層または１０層の多層基板であることができる。
第１基板１００及び第２基板２００の絶縁材層は、エポキシ樹脂、ポリイミド樹脂、ＢＴ樹脂、ＬＣＰ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ）等の絶縁物質で形成された層である。回路層は、銅（Ｃｕ）のような金属等の伝導性物質で形成され、特定のパターンを有するように設計される。回路層Ｃ１、Ｃ２は、絶縁材層の片面または両面に形成され、互いに異なる層の回路層は、絶縁材層を貫通するビア導体Ｖ１、Ｖ２を介して電気的に接続されることができる。
第１基板１００及び第２基板２００において最外層の回路層は、ソルダーレジストＳＲでカバーできる。ソルダーレジストＳＲは、第１基板１００及び第２基板２００の最外層の回路層を保護することができる。ソルダーレジストＳＲには開口が形成され、開口を介して上記最外層の回路層の一部が露出することができる。
第１基板１００の一面には、電子素子（以下、第１素子Ｅ１）が実装される。ここで、第１基板１００の一面は、第２基板２００に向かい合う面である。第１素子Ｅ１は、能動素子、受動素子、集積回路のうちの少なくとも１種であり、第１素子Ｅ１は、複数形成されることができ、複数の第１素子Ｅ１は、能動素子、受動素子、集積回路から多様に選択することができる。具体的に第１素子Ｅ１は、ＡＰ、Ｍｅｍｏｒｙ、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）等の多数の集積回路と、キャパシタ（ｃａｐａｃｉｔｏｒ）等の多数の受動素子とを含むことができる。第１素子Ｅ１は、ソルダー部材（図示せず）により第１基板１００の表面に実装されることができる。具体的に、第１素子Ｅ１は、第１基板１００の回路層Ｃ１に実装されることができる。特に、第１素子Ｅ１は、第１基板１００の一面側の最外層の回路層のうち、ソルダーレジストＳＲの開口を介して露出する部分に実装されることができる。
インターポーザ３００が内側に中空部３３０を含む場合、第１素子Ｅ１は、インターポーザ３００の中空部３３０内に位置することができる。ここで、インターポーザ３００は、第１素子Ｅ１を保護する機能をすることができる。第１素子Ｅ１が複数形成される場合、少なくとも一部の第１素子Ｅ１がインターポーザ３００の中空部３３０内に位置することができる。
第２基板２００の一面には、電子素子（以下、第２素子Ｅ２）が実装される。ここで、第２基板２００の一面は、第１基板１００に向かい合う面である。第２素子Ｅ２は、能動素子、受動素子、集積回路のうちの少なくとも１種であり、第２素子Ｅ２は、複数形成されることができ、複数の第２素子Ｅ２は、能動素子、受動素子、集積回路から多様に選択されることができる。具体的に、第２素子Ｅ２は、ＡＰ、Ｍｅｍｏｒｙ、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）等の多数の集積回路と、キャパシタ（ｃａｐａｃｉｔｏｒ）等の多数の受動素子とを含むことができる。第２素子Ｅ２は、ソルダー部材（図示せず）により第２基板２００の表面に実装されることができる。具体的に、第２素子Ｅ２は、第２基板２００の回路層Ｃ２に実装されることができる。特に、第２素子Ｅ２は、第２基板２００の一面側の最外層の回路層のうちのソルダーレジストＳＲの開口を介して露出する部分に実装されることができる。
インターポーザ３００が内側に中空部３３０を含む場合、第２素子Ｅ２は、インターポーザ３００の中空部３３０内に位置することができる。ここで、インターポーザ３００は、第２素子Ｅ２を保護する機能をすることができる。第２素子Ｅ２が複数形成される場合、少なくとも一部の第２素子Ｅ２がインターポーザ３００の中空部３３０内に位置することができる。
第１基板１００と第２基板２００との面積は、互いに異なってもよい。例えば、図２に示すように、第２基板２００の面積が第１基板１００の面積よりも大きいことが可能である。この場合、インターポーザ３００は、第１基板１００と第２基板２００とが重畳する領域に配置され、複数の第２素子Ｅ２の一部は、インターポーザ３００の中空部３３０内に位置し、複数の第２素子Ｅ２の他の一部は、インターポーザ３００の外側に位置することができる。一方、図２とは異なって、第１基板１００の面積が第２基板２００の面積よりも大きいことが可能であり、複数の第１素子Ｅ１の一部は、インターポーザ３００の中空部３３０内に位置し、複数の第１素子Ｅ１の他の一部は、インターポーザ３００の外側に位置することができる。第１基板１００と第２基板２００のうち、面積の大きい基板がメインボードとなり、面積の小さい基板がサブ基板となることができる。
一方、第１基板１００の他面には、電子素子（以下、第３素子Ｅ３）を実装でき、第３素子Ｅ３は、複数形成され、能動素子、受動素子、集積回路から多様に選択されることができる。第３素子Ｅ３は、第１基板１００の他面側の最外層の回路層に実装されることができる。第１素子Ｅ１及び第３素子Ｅ３は、第１基板１００に形成された回路層Ｃ１とビア導体Ｖ１を介して電気的に接続することができる。
また、第２基板２００の他面には、電子素子（以下、第４素子Ｅ４）を実装することができ、第４素子Ｅ４は、複数形成されるが、能動素子、受動素子、集積回路から多様に選択されることができる。第４素子Ｅ４は、第２基板２００の他面側の最外層の回路層に実装されることができる。第２素子Ｅ２及び第４素子Ｅ４は、第２基板２００に形成された回路層Ｃ２とビア導体Ｖ２を介して電気的に接続することができる。
図５は、図４のインターポーザ３００を用いてパッケージ構造物を形成する方法を示す図である。以下、図１から図５を参照して、より詳細に説明する。
第１基板１００と第２基板２００のそれぞれには貫通ホールが備えられる。第１基板１００の貫通ホールを第１貫通ホールＨ１、第２基板２００の貫通ホールを第２貫通ホールＨ２と称する。
第１貫通ホールＨ１は、第１基板１００の厚さ全体を貫通することができる。この場合、第１貫通ホールＨ１は、第１基板１００の絶縁材層の全体を貫通することができる。第１貫通ホールＨ１の内壁には、金属層Ｍ１が形成されることができ、金属層Ｍ１は、メッキで形成されることができる。第１貫通ホールＨ１の金属層Ｍ１は、第１基板１００の回路層Ｃ１に電気的に接続されることができる。第１貫通ホールＨ１の金属層Ｍ１は、第１基板１００の上下面まで延長され、ランド（ｌａｎｄ）を形成することができる。一方、第１貫通ホールＨ１の幅は、金属ピン３２０の幅よりも大きいことができる。
第２貫通ホールＨ２は、第２基板２００の厚さ全体を貫通することができる。この場合、第２貫通ホールＨ２は、第２基板２００の絶縁材層の全体を貫通することができる。第２貫通ホールＨ２の内壁には、金属層Ｍ２が形成されることができ、金属層Ｍ２は、メッキで形成されることができる。第２貫通ホールＨ２の金属層Ｍ２は、第２基板２００の回路層Ｃ２に電気的に接続されることができる。第２貫通ホールＨ２の金属層Ｍ２は、第２基板２００の上下面まで延長され、ランド（ｌａｎｄ）を形成することができる。一方、第２貫通ホールＨ２の幅は、金属ピン３２０の幅よりも大きいことができる。
図５（ａ）を参照すると、図４を参照して説明したインターポーザ３００が設けられる。インターポーザ３００は、第１基板１００と第２基板２００との間に位置し、インターポーザ３００の金属ピン３２０、特に第２領域３２２は、第１基板１００及び第２基板２００の内部に挿入されることができるが、金属ピン３２０の第２領域３２２は、第１基板１００の第１貫通ホールＨ１及び第２基板２００の第２貫通ホールＨ２の内部に挿入される。ここで、インターポーザ３００の上面は、第１基板１００の一面（下面）と接触し、インターポーザ３００の下面は、第２基板２００の一面（上面）と接触する。具体的に、インターポーザ３００の上面は、第１基板１００の一面に形成されたソルダーレジストＳＲと接触し、インターポーザ３００の下面は、第２基板２００の一面に形成されたソルダーレジストＳＲと接触する。
貫通ホールＨ１、Ｈ２の幅が金属ピン３２０の幅よりも大きい場合、金属ピン３２０は貫通ホールＨ１、Ｈ２に嵌込み結合されず、貫通ホールＨ１、Ｈ２の内部で固定されないことがある。
図５（ｂ）を参照すると、金属ピン３２０の第２領域３２２は、貫通ホールＨ１、Ｈ２に固定される。具体的に、貫通ホールＨ１、Ｈ２の内部が低融点金属ＬＭで充填される。貫通ホールＨ１、Ｈ２の幅が金属ピン３２０の幅よりも大きい場合、貫通ホールＨ１、Ｈ２の内部において金属ピン３２０が占める空間を除いた部分が低融点金属ＬＭで充填される。低融点金属ＬＭは、鉛、錫のうちの少なくとも１種の金属を含むことができる。低融点金属ＬＭは、金属ペーストが貫通ホールＨ１、Ｈ２を充填した後にリフロー（ｒｅｆｌｏｗ）工程を経て硬化したものであってもよい。
低融点金属ＬＭが、第１貫通ホールＨ１及び第２貫通ホールＨ２を充填するので、金属ピン３２０の第２領域３２２は、第１貫通ホールＨ１の金属層Ｍ１及び第２貫通ホールＨ２の金属層Ｍ２に電気的に接続されることができる。これにより、インターポーザ３００は、第１基板１００と第２基板２００とを電気的に接続させることができる。
一方、金属ピン３２０の第２領域３２２の長さは、貫通ホールＨ１、Ｈ２の長さより長くてもよく、この場合、インターポーザ３００が第１基板１００及び第２基板２００に結合したとき、金属ピン３２０の端部が第１基板１００及び／または第２基板２００よりも突出することができる。低融点金属ＬＭは、突出された金属ピン３２０の端部の側面をカバーすることができる。図１及び図５においては、金属ピン３２０が貫通ホールＨ１、Ｈ２を完全に貫通し、金属ピン３２０の端部が第１基板１００及び第２基板２００よりも突出している。また、低融点金属ＬＭは、突出した端部の側面をカバーする。一方、低融点金属ＬＭは、第１基板１００及び第２基板２００の上下面に形成されたランドをすべてカバーすることができる。
また、金属ピン３２０の第２領域３２２の長さは、第１貫通ホールＨ１及び／または第２貫通ホールＨ２の長さより小さくてもよく、これにより、金属ピン３２０の端部は、第１基板１００及び／または第２基板２００内に位置することができる。この場合にも、低融点金属ＬＭは、第１基板１００及び第２基板２００の上下面に形成されたランドをすべてカバーするように、第１貫通ホールＨ１及び第２貫通ホールＨ２を過充填することができる。これにより、最外側に位置する低融点金属ＬＭの幅は、貫通ホールＨ１、Ｈ２の幅よりも大きいことができる。この低融点金属ＬＭは、図３に示されている。
インターポーザ３００のボディー３１０がセラミックを含む場合、セラミックの堅固な性質のために、有機物を含むインターポーザ３００よりも大きい剛性を有することができるので、パッケージ構造物の反りを低減することができる。
また、インターポーザ３００のボディー３１０がセラミックを含む場合、インターポーザ３００のボディー３１０は、焼結工程を経て堅くなり、低融点金属ＬＭ及び電子素子Ｅ１からＥ４を実装するためのソルダー部材のリフローがインターポーザ３００のボディー３１０の焼結温度よりも低い温度で行われ得るので、リフロー工程は、インターポーザ３００の形状に影響を与えない。これにより、パッケージ構造物の反りを低減することができる。
また、インターポーザ３００の上下接続が金属ピン３２０で行われる場合、金属ピン３２０は、様々な長さに容易に製造できるため、インターポーザ３００のボディー３１０の厚さにこだわらないので、絶縁層の厚さにより形状が制限される一般のビアよりも自由度が高く、アラインメント（ａｌｉｇｎｍｅｎｔ）もスタックビア（ｓｔａｃｋ ｖｉａ）に比べて容易となる。
図６及び図７は、本発明の他の実施例に係るパッケージ構造物を示す図であり、図８は、本発明の他の実施例に係るインターポーザ３００を示す図であり、図９は、図８のインターポーザ３００を用いてパッケージ構造物を形成する方法を示す図である。
図６及び図７を参照すると、本発明の他の実施例に係るパッケージ構造物は、インターポーザ３００、第１基板１００及び第２基板２００を含むことができる。
先ず、図８を参照してインターポーザ３００について詳細に説明する。
インターポーザ３００は、ボディー３１０と金属ピン３２０とを含むことができる。
ボディー３１０は、無機材料で形成されるが、特にセラミックを含む材質で形成されることができる。すなわち、ボディー３１０は、酸化アルミニウム（Ａｌ２Ｏ３）、アルミニウム窒化物（ＡｌＮ）等の物質を含んで製造されることができる。
図８（ａ）に示すように、ボディー３１０は、内部に中空部３３０を備えることができ、中空部３３０は、ボディー３１０の上下面を貫通する。これにより、ボディー３１０は、環状に形成されることができ、多角形の環状、円形の環状など様々な形状に形成されることができる。また、ボディー３１０は、複数のピースからなることができ、複数のピースが１つの環状を形成するように配置されることができる。
ボディー３１０は、所定の高さ（厚さ）を有し、ボディー３１０の高さは、第１基板１００と第２基板２００との離隔距離により決定されることができる。また、ボディー３１０の上下面は、それぞれ平坦な面で形成されることができる。
金属ピン３２０は、金属で形成される柱状構造物であって、ボディー３１０を貫通し、ボディー３１０の上下側にそれぞれ突出することができる。金属ピン３２０は、ボディー３１０の厚さよりも長く形成され、ボディー３１０の上下側にそれぞれ突出する。金属ピン３２０の突出した部分は、第１基板１００及び第２基板２００に電気的に接続され、金属ピン３２０は、パッケージ構造物の上下方向に延長され、第１基板１００と第２基板２００との間に信号を伝達することができる。
金属ピン３２０において、ボディー３１０の内部に位置する部分と、ボディー３１０よりも突出した部分とが一体に形成されることから、本発明における金属ピン３２０は、一般的に絶縁層内に形成されるビアとは区別される。また、金属ピン３２０は、全体的に均一な太さを有することができる。
金属ピン３２０は、複数形成されることができ、複数の金属ピン３２０は、互いに離隔しており、ボディー３１０内で互いに絶縁されることができる。ボディー３１０が中空部３３０を有し、環状に形成される場合、複数の金属ピン３２０は、ボディー３１０の環状に沿って所定の間隔で配置されることができる。複数の金属ピン３２０のうちの一部は、第１基板１００と第２基板２００との間にパワー（ｐｏｗｅｒ）を伝達することができ、他の一部は、電子素子を駆動するための有効な電気信号を伝達することができ、また他の一部は、グラウンドとして使用されることができる。
金属ピン３２０を形成する金属は、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）など様々であり、その種類に制限はない。
金属ピン３２０は、金属材料を溶かして均一な太さに成形しながら所定の長さに切断して製造することができる。また、複数の金属ピン３２０は、金属材料を溶かして均一な太さに成形しながら所定の長さに繰り返し切断して製造することができ、複数の金属ピン３２０のそれぞれの太さは互いに同一であり、長さが同一であることができる。
一方、インターポーザ３００の製造の際には、型（モールド）内に金属ピン３２０を位置させた後にセラミック材料を型内に充填して焼結する方式を用いることができる。
金属ピン３２０は、ボディー３１０の内部に位置する第１領域３２１と、ボディー３１０よりも上下にそれぞれ突出した第２領域３２２とに区分できる。ただし、第１領域３２１と第２領域３２２とは一体に形成される。
本実施例において第２領域３２２は、図１から図５を参照して説明した上述の実施例によるインターポーザ３００の第２領域３２２よりも短く、第１基板１００及び第２基板２００に形成された回路層Ｃ１、Ｃ２の厚さよりも小さくてもよい。本実施例においての第２領域３２２は、図９（ａ）に示されている。
本実施例においてインターポーザ３００は、パッドＰ１、Ｐ２をさらに含む。パッドＰ１、Ｐ２は、インターポーザ３００の上下面にそれぞれ形成され、金属ピン３２０に電気的に接続される。すなわち、パッドＰ１、Ｐ２は、金属ピン３２０と接触するようにインターポーザ３００の上下面にそれぞれ形成される。金属ピン３２０が複数形成される場合、パッドＰ１、Ｐ２は、複数の金属ピン３２０に対応して複数形成される。複数のパッドＰ１、Ｐ２は、互いに離隔して配置されることができる。
パッドＰ１、Ｐ２は、金属ピン３２０のボディー３１０よりも突出した部分の外周面（または側面）を取り囲むように形成されることができる。すなわち、パッドＰ１、Ｐ２は、金属ピン３２０の第２領域３２２の外周面（または側面）を取り囲むように形成されることができる。ここで、パッドＰ１、Ｐ２は、金属ピン３２０のボディー３１０よりも突出した部分の全体、すなわち金属ピン３２０の第２領域３２２の表面全体をカバーすることができる。この場合、金属ピン３２０の第２領域３２２は、外部に露出されない。また、この場合、パッドＰ１、Ｐ２の表面は、外側に凸状の面を含むことができる。図８（ｂ）には、中央に凸状の面を備えたパッドＰ１、Ｐ２が示されている。このように、金属ピン３２０の第２領域３２２がボディー３１０よりも突出し、パッドＰ１、Ｐ２が第２領域３２２を取り囲むように形成されると、金属ピン３２０とパッドＰ１、Ｐ２との間の接触面積が充分に確保されることができる。一方、パッドＰ１、Ｐ２は、銅などの金属からなることができ、メッキで形成されることができる。
本実施例においてインターポーザ３００は、ソルダーレジストＳＲをさらに含むことができる。
ソルダーレジストＳＲは、インターポーザ３００のボディー３１０の上下面にそれぞれ積層されてパッドＰ１、Ｐ２をカバーし、パッドＰ１、Ｐ２の少なくとも一部を露出させる。特に、インターポーザ３００の上部パッドＰ１の上面と下部パッドＰ２の下面のそれぞれにおいて、少なくとも一部がソルダーレジストＳＲに対して露出することができる。ソルダーレジストＳＲは、パッドＰ１、Ｐ２を保護し、パッドＰ１、Ｐ２が複数形成される場合、複数のパッドＰ１、Ｐ２間の不必要なショートを防止することができる。
図１から図５を参照して説明した上述の実施例に係るインターポーザ３００では、金属ピン３２０の第２領域３２２が上方にまっすぐに伸びており、金属ピン３２０の第２領域３２２が第１基板１００及び第２基板２００に挿入されるので、複数の金属ピン３２０を互いに絶縁させるソルダーレジストＳＲが不要となり得る。
しかし、本実施例においてのパッドＰ１、Ｐ２は、インターポーザ３００のボディー３１０の上下面にそれぞれ形成され、パッドＰ１、Ｐ２が金属ピン３２０の第２領域３２２の外周面を取り囲むためには、パッドＰ１、Ｐ２の外径が金属ピン３２０の直径よりも大きい必要があり、これにより、複数のパッドＰ１、Ｐ２間に不要なショートが発生する可能性が高い。このため、ソルダーレジストＳＲがインターポーザ３００のボディー３１０の上下面に積層されると、複数のパッドＰ１、Ｐ２間の不要なショートを防止することができる。
本実施例においてインターポーザ３００は、導電性部材ＣＭをさらに含むことができる。
導電性部材ＣＭは、インターポーザ３００のパッドＰ１、Ｐ２上に接合されるが、具体的には、ソルダーレジストＳＲを介して露出するパッドＰ１、Ｐ２に接合される。金属ピン３２０の第２領域３２２がボディー３１０よりも突出し、パッドＰ１、Ｐ２が凸状の面を有する場合、導電性部材ＣＭとパッドＰ１、Ｐ２との接合面積が増加し得る。導電性部材ＣＭは、錫、鉛などの金属で形成でき、ソルダーボールであり得る。
インターポーザ３００の上側には第１基板１００が配置され、インターポーザ３００の下側には第２基板２００が配置される。ここで、上下の概念は相対的な概念であることを理解できる。第１基板１００と第２基板２００のそれぞれは、板状からなり、複数の絶縁材層と複数の回路層とで構成された多層基板であることができ、回路層を基準にして８層または１０層である多層基板であり得る。
第１基板１００及び第２基板２００の絶縁材層は、エポキシ樹脂、ポリイミド樹脂、ＢＴ樹脂、ＬＣＰ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ）等の絶縁物質で形成された層である。回路層は、銅（Ｃｕ）のような金属等の伝導性物質で形成され、特定パターンを有するように設計される。回路層Ｃ１、Ｃ２は、絶縁材層の片面または両面に形成され、互いに異なる層の回路層は、絶縁材層を貫通するビア導体Ｖ１、Ｖ２を介して電気的に接続されることができる。
第１基板１００及び第２基板２００において、最外層の回路層は、ソルダーレジストＳＲによりカバーされることができる。ソルダーレジストＳＲは、第１基板１００及び第２基板２００の最外層の回路層を保護することができる。ソルダーレジストＳＲには開口が形成され、開口を介して上記最外層の回路層の一部が露出することができる。ここで、ソルダーレジストＳＲの開口を介して露出する最外層の回路層の一部は、インターポーザ３００に結合するための端子（第１端子Ｔ１及び第２端子Ｔ２）となり得る。
第１基板１００の一面には、電子素子（以下、第１素子Ｅ１）が実装される。ここで、第１基板１００の一面は、第２基板２００に向かい合う面である。第１素子Ｅ１は、能動素子、受動素子、集積回路のうちの少なくとも１種であり、第１素子Ｅ１は、複数形成されることができ、複数の第１素子Ｅ１は、能動素子、受動素子、集積回路から多様に選択されることができる。具体的に第１素子Ｅ１は、ＡＰ、Ｍｅｍｏｒｙ、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）等の多数の集積回路とキャパシタ（ｃａｐａｃｉｔｏｒ）等の多数の受動素子を含むことができる。
第１素子Ｅ１は、ソルダー部材（図示せず）により第１基板１００の表面に実装されることができる。具体的には、第１素子Ｅ１は、第１基板１００の回路層Ｃ１に実装されることができる。特に、第１素子Ｅ１は、第１基板１００の一面側の最外層の回路層において、ソルダーレジストＳＲの開口を介して露出する部分に実装されることができる。
インターポーザ３００が内側に中空部３３０を含む場合、第１素子Ｅ１は、インターポーザ３００の中空部３３０内に位置することができる。ここで、インターポーザ３００は、第１素子Ｅ１を保護する機能をすることができる。第１素子Ｅ１が複数形成される場合、少なくとも一部の第１素子Ｅ１は、インターポーザ３００の中空部３３０内に位置することができる。
第２基板２００の一面には、電子素子（以下、第２素子Ｅ２）が実装される。ここで、第２基板２００の一面は、第１基板１００に向かい合う面である。第２素子Ｅ２は、能動素子、受動素子、集積回路のうちの少なくとも１種であることができ、第２素子Ｅ２は、複数形成可能であり、複数の第２素子Ｅ２は、能動素子、受動素子、集積回路から多様に選択されることができる。具体的に、第２素子Ｅ２は、ＡＰ、Ｍｅｍｏｒｙ、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）等の多数の集積回路とキャパシタ（ｃａｐａｃｉｔｏｒ）等の多数の受動素子を含むことができる。第２素子Ｅ２は、ソルダー部材（図示せず）により第２基板２００の表面に実装されることができる。具体的に、第２素子Ｅ２は、第２基板２００の回路層Ｃ２に実装されることができる。特に、第２素子Ｅ２は、第２基板２００の一面側の最外層の回路層において、ソルダーレジストＳＲの開口を介して露出する部分に実装されることができる。
インターポーザ３００が内側に中空部３３０を含む場合、第２素子Ｅ２は、インターポーザ３００の中空部３３０内に位置することができる。ここで、インターポーザ３００は、第２素子Ｅ２を保護する機能をすることができる。第２素子Ｅ２が複数形成される場合、少なくとも一部の第２素子Ｅ２がインターポーザ３００の中空部３３０内に位置することができる。
第１基板１００と第２基板２００との面積は、互いに異なってもよい。例えば、図６及び図７に示すように、第２基板２００の面積が第１基板１００の面積よりも大きくてもよい。この場合、インターポーザ３００は、第１基板１００と第２基板２００とが重なる領域に配置され、複数の第２素子Ｅ２の一部は、インターポーザ３００の中空部３３０内に位置し、複数の第２素子Ｅ２の他の一部は、インターポーザ３００の外側に位置することができる。
一方、図６及び図７とは異なって、第１基板１００の面積が第２基板２００の面積よりも大きくてもよく、複数の第１素子Ｅ１の一部は、インターポーザ３００の中空部３３０内に位置し、複数の第１素子Ｅ１の他の一部は、インターポーザ３００の外側に位置することができる。第１基板１００及び第２基板２００のうちの面積の大きい基板は、メインボードとなり、面積の小さい基板は、サブ基板となることができる。
一方、第１基板１００の他面には、電子素子（以下、第３素子Ｅ３）が実装されることができ、第３素子Ｅ３は、複数形成されるが、能動素子、受動素子、集積回路から多様に選択されることができる。第３素子Ｅ３は、第１基板１００の他面側の最外層の回路層に実装されることができる。第１素子Ｅ１及び第３素子Ｅ３は、第１基板１００に形成された回路層Ｃ１とビア導体Ｖ１を介して電気的に接続されることができる。
また、第２基板２００の他面には、電子素子（以下、第４素子Ｅ４）が実装されることができ、第４素子Ｅ４は、複数形成されるが、能動素子、受動素子、集積回路から多様に選択されることができる。第４素子Ｅ４は、第２基板２００の他面側の最外層の回路層に実装されることができる。第２素子Ｅ２及び第４素子Ｅ４は、第２基板２００に形成された回路層Ｃ２とビア導体Ｖ２を介して電気的に接続されることができる。
図９（ａ）を参照すると、図８を参照して説明したインターポーザ３００が示されている。
図９（ｂ）を参照すると、インターポーザ３００は、第１基板１００と第２基板２００との間に位置し、インターポーザ３００の金属ピン３２０（第２領域３２２）は、第１基板１００及び第２基板２００の端子（第１端子Ｔ１及び第２端子Ｔ２）に対応する。特に、金属ピン３２０と接触するように形成されたパッドＰ１、Ｐ２は、第１基板１００及び第２基板２００の端子（第１端子Ｔ１及び第２端子Ｔ２）に対応する。インターポーザ３００のパッドＰ１、Ｐ２と、第１基板１００及び第２基板２００の端子（第１端子Ｔ１及び第２端子Ｔ２）とは、導電性部材ＣＭにより互いに結合することができる。すなわち、インターポーザ３００の上面パッドＰ１は、第１基板１００の端子（第１端子Ｔ１）と互いに結合し、インターポーザ３００の下面パッドＰ２は、第２基板２００の端子（第２端子Ｔ２）と互いに結合する。
導電性部材ＣＭは、リフロー工程を経て完全に硬化することができ、パッドＰ１、Ｐ２と端子Ｔ１、Ｔ２とは、強く結合することができる。導電性部材ＣＭ及び、電子素子（Ｅ１〜Ｅ４）の実装のためのソルダー部材のリフローは、インターポーザ３００のボディー３１０の焼結温度よりも低い温度で行われ得るので、リフロー工程は、インターポーザ３００の形状に影響を与えない。これにより、パッケージ構造物の反りが低減することができる。
図１０は、本発明のまた他の実施例に係るインターポーザ３００を示す図であり、図１１は、図１０のインターポーザ３００を用いてパッケージ構造物を形成する方法を示す図である。
本発明のまた他の実施例に係るパッケージ構造物は、インターポーザ３００、第１基板１００及び第２基板２００を含むことができる。
先ず、インターポーザ３００について詳細に説明する。
インターポーザ３００は、ボディー３１０と金属ピン３２０とを含むことができる。
ボディー３１０は、無機材料で形成され、特に、セラミックを含む材質で形成されることができる。すなわち、ボディー３１０は、酸化アルミニウム（Ａｌ２Ｏ３）、アルミニウム窒化物（ＡｌＮ）などの物質を含んで製造されることができる。
ボディー３１０は、内部に中空部３３０を備えることができ、中空部３３０は、ボディー３１０の上下面を貫通する。これにより、ボディー３１０は、環状に形成されることができ、多角形の環状、円形の環状等の様々な形状を有することができる。また、ボディー３１０は、複数のピースからなることができ、複数のピースが１つの環状を形成するように配置されることができる。
ボディー３１０は、所定の高さ（厚さ）を有し、ボディー３１０の高さは、第１基板１００と第２基板２００との離隔距離により決定されることができる。また、ボディー３１０の上下面は、それぞれ平坦な面で形成されることができる。
金属ピン３２０は、金属で形成される柱状構造物であって、ボディー３１０を貫通し、ボディー３１０の上下側にそれぞれ突出することができる。金属ピン３２０は、ボディー３１０の厚さよりも長く形成され、ボディー３１０の上下側にそれぞれ突出する。金属ピン３２０の突出した部分は、第１基板１００及び第２基板２００に電気的に接続され、金属ピン３２０は、パッケージ構造物の上下方向に延長され、第１基板１００と第２基板２００との間に信号を伝達することができる。
金属ピン３２０において、ボディー３１０の内部に位置する部分と、ボディー３１０よりも突出した部分とが一体に形成されることから、本発明においての金属ピン３２０は、一般的に絶縁層内に形成されるビアとは区別される。また、金属ピン３２０は、全体的に均一な太さを有することができる。
金属ピン３２０は、複数形成可能であり、複数の金属ピン３２０は、互いに離隔してボディー３１０内で互いに絶縁されることができる。ボディー３１０が中空部３３０を有し、環状に形成される場合、複数の金属ピン３２０は、ボディー３１０の環状に沿って所定の間隔で配置されることができる。複数の金属ピン３２０のうちの一部は、第１基板１００と第２基板２００との間にパワー（ｐｏｗｅｒ）を伝達することができ、他の一部は、電子素子を駆動するための有効な電気信号を伝達することができ、また他の一部は、グラウンドとして使用されることができる。
金属ピン３２０を形成する金属は、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）等様々であり、これに制限されない。
金属ピン３２０は、金属材料を溶かして均一な太さに成形しながら、所定の長さに切断して製造することができる。また、複数の金属ピン３２０は、金属材料を溶かして均一な太さに成形しながら、所定の長さに繰り返し切断して製造することができ、複数の金属ピン３２０のそれぞれの太さは互いに同一であり、長さが同一であることができる。
一方、インターポーザ３００の製造の際に、型（モールド）内に金属ピン３２０を位置させた後にセラミック材料を型内に充填して焼結する方式を用いることができる。
金属ピン３２０は、ボディー３１０の内部に位置する第１領域３２１とボディー３１０よりも上下にそれぞれ突出する第２領域３２２とに区分できる。ただし、第１領域３２１と第２領域３２２は、一体に形成される。
第２領域３２２の幅は、第１領域３２１の幅よりも大きい。また、第２領域３２２は、ボディー３１０と接触することができる。すなわち、第２領域３２２は、ボディー３１０の上下面のそれぞれと接触することができる。また、第２領域３２２の表面は、内側に陥没した面を含むことができる。第２領域３２２の陥没した面は、図１０（ｂ）に示されている。この第２領域３２２は、図６から図９を参照して説明した上述の実施例に係るインターポーザ３００のパッドＰ１、Ｐ２と類似の役割をすることができる。
本実施例において、インターポーザ３００は、ソルダーレジストＳＲをさらに含むことができる。
ソルダーレジストＳＲは、インターポーザ３００のボディー３１０の上下面にそれぞれ積層され、第２領域３２２をカバーし、第２領域３２２の少なくとも一部を露出させる。ソルダーレジストＳＲは、第２領域３２２を保護し、金属ピン３２０が複数形成される場合、複数の第２領域３２２間の不要なショートを防止することができる。
本実施例においてインターポーザ３００は、導電性部材ＣＭをさらに含むことができる。
導電性部材ＣＭは、金属ピン３２０の第２領域３２２上に接合される。金属ピン３２０の第２領域３２２が陥没した面を有する場合、導電性部材ＣＭと第２領域３２２との接合面積が増加することができる。導電性部材ＣＭは、錫、鉛などの金属で形成されることができ、ソルダーボールであり得る。
インターポーザ３００の上側には第１基板１００が配置され、インターポーザ３００の下側には第２基板２００が配置される。ここで、上下の概念は相対的な概念であることを理解できる。
一方、本実施例の第１基板１００及び第２基板２００については、図６から図９を参照して説明した内容と同一であるので、説明を省略する。
図１１（ａ）を参照すると、図１０を参照して説明したインターポーザ３００が示されている。
図１１（ｂ）を参照すると、インターポーザ３００は、第１基板１００と第２基板２００との間に位置し、インターポーザ３００の金属ピン３２０（第２領域３２２）は、第１基板１００及び第２基板２００の端子（第１端子Ｔ１及び第２端子Ｔ２）に対応する。金属ピン３２０の第２領域３２２と、第１基板１００及び第２基板２００の端子（第１端子Ｔ１及び第２端子Ｔ２）とは、導電性部材ＣＭにより互いに結合することができる。すなわち、インターポーザ３００の上面に位置した第２領域３２２は、第１基板１００の端子（第１端子Ｔ１）に結合し、インターポーザ３００の下面に位置した第２領域３２２は、第２基板２００の端子（第２端子Ｔ２）に結合する。
導電性部材ＣＭは、リフロー工程を経て完全に硬化することができ、第２領域３２２と端子Ｔ１、Ｔ２とは、強く結合することができる。導電性部材ＣＭ、及び電子素子Ｅ１〜Ｅ４の実装のためのソルダー部材のリフローは、インターポーザ３００のボディー３１０の焼結温度よりも低い温度で行われ得るので、リフロー工程は、インターポーザ３００の形状に影響を与えない。これにより、パッケージ構造物の反りを低減することができる。
以上では、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加などにより本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。
１００ 第１基板
Ｈ１ 第１貫通ホール
Ｔ１ 第１端子
Ｅ１ 第１素子
２００ 第２基板
Ｈ２ 第２貫通ホール
Ｔ２ 第２端子
Ｅ２ 第２素子
３００ インターポーザ
３１０ ボディー
３２０ 金属ピン
３３０ 中空部
ＬＭ 低融点金属
ＣＭ 導電性部材

Claims (26)

  1. セラミックを含む材質のボディーと、
    前記ボディーを貫通し、前記ボディーの上下側にそれぞれ突出する金属ピンと、
    を含むインターポーザ。
  2. 前記ボディーの内側には、前記ボディーの上下面を貫通する中空部が形成された請求項１に記載のインターポーザ。
  3. 前記金属ピンは、複数形成され、
    前記複数の金属ピンは、互いに離隔して配置される請求項１または２に記載のインターポーザ。
  4. 前記金属ピンと接触するように、前記ボディーの上下面にそれぞれ形成されるパッドをさらに含む請求項１〜３のいずれか一項に記載のインターポーザ。
  5. 前記パッドは、前記金属ピンの前記ボディーよりも突出した部分の外周面を取り囲む請求項４に記載のインターポーザ。
  6. 前記パッドは、前記金属ピンの前記ボディーよりも突出した部分の全体をカバーする請求項４に記載のインターポーザ。
  7. 前記パッドの表面は、外側に凸状の面を含む請求項６に記載のインターポーザ。
  8. 前記パッドが露出するように前記ボディーの上下面にそれぞれ積層されるソルダーレジストをさらに含む請求項４〜７のいずれか一項に記載のインターポーザ。
  9. 前記金属ピンは、
    前記ボディーの内部に位置する第１領域と、
    前記ボディーよりも上下にそれぞれ突出した第２領域と、を含み、
    前記第２領域の幅が前記第１領域の幅よりも大きい請求項１〜８のいずれか一項に記載のインターポーザ。
  10. 前記第２領域は、前記ボディーと接触する請求項９に記載のインターポーザ。
  11. 前記第２領域の表面は、内側に陥没した面を含む請求項９または１０に記載のインターポーザ。
  12. インターポーザと、
    前記インターポーザの上面に結合した第１基板と、
    前記インターポーザの下面に結合した第２基板と、を含み、
    前記インターポーザは、
    セラミックを含む材質のボディーと、
    前記ボディーを貫通し、前記ボディーの上下側にそれぞれ突出する金属ピンと、を含み、
    前記金属ピンは、前記第１基板及び前記第２基板のそれぞれに電気的に接続されるパッケージ構造物。
  13. 前記第１基板と前記第２基板のうちの少なくとも１つには電子素子が実装され、
    前記ボディーの内側には、前記ボディーの上下面を貫通し、前記電子素子を収容する中空部が形成された請求項１２に記載のパッケージ構造物。
  14. 前記金属ピンは、複数形成され、
    前記複数の金属ピンは、互いに離隔して配置される請求項１２または１３に記載のパッケージ構造物。
  15. 前記第１基板及び前記第２基板のうちの少なくとも１つには貫通ホールが形成され、
    前記金属ピンの前記ボディーよりも突出した部分が、前記貫通ホールに挿入される請求項１２〜１４のいずれか一項に記載のパッケージ構造物。
  16. 前記貫通ホールの幅は、前記金属ピンの幅よりも大きく、
    前記金属ピンが挿入された前記貫通ホールの内部は、低融点金属で充填される請求項１５に記載のパッケージ構造物。
  17. 前記インターポーザは、前記金属ピンと接触するように、前記ボディーの上下面にそれぞれ形成されるパッドをさらに含む請求項１２〜１６のいずれか一項に記載のパッケージ構造物。
  18. 前記第１基板と前記第２基板には、それぞれ端子が形成され、
    前記端子は、導電性部材により前記パッドに接合する請求項１７に記載のパッケージ構造物。
  19. 前記パッドは、前記金属ピンの前記ボディーよりも突出した部分の外周面を取り囲む請求項１７または１８に記載のパッケージ構造物。
  20. 前記パッドは、前記金属ピンの前記ボディーよりも突出した部分の全体をカバーする請求項１７または１８に記載のパッケージ構造物。
  21. 前記パッドの表面は、外側に凸状の面を含む請求項２０に記載のパッケージ構造物。
  22. 前記インターポーザは、前記パッドを露出するように前記ボディーの上下面にそれぞれ積層されるソルダーレジストをさらに含む請求項１７〜２１のいずれか一項に記載のパッケージ構造物。
  23. 前記金属ピンは、
    前記ボディーの内部に位置する第１領域と、
    前記ボディーよりも上下にそれぞれ突出した第２領域と、を含み、
    前記第２領域の幅は、前記第１領域の幅よりも大きい請求項１２〜２２のいずれか一項に記載のパッケージ構造物。
  24. 前記第２領域は、前記ボディーと接触する請求項２３に記載のパッケージ構造物。
  25. 前記第２領域の表面は、内側に陥没した面を含む請求項２３または２４に記載のパッケージ構造物。
  26. 前記第１基板及び前記第２基板には、それぞれ端子が形成され、
    前記端子は、導電性部材により前記第２領域に接合する請求項２３〜２５のいずれか一項に記載のパッケージ構造物。
JP2019100770A 2018-11-14 2019-05-29 インターポーザ及びこれを含むパッケージ構造物 Active JP7302784B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0139746 2018-11-14
KR1020180139746A KR102580836B1 (ko) 2018-11-14 2018-11-14 인터포저와 이를 포함하는 패키지 구조물

Publications (2)

Publication Number Publication Date
JP2020088375A true JP2020088375A (ja) 2020-06-04
JP7302784B2 JP7302784B2 (ja) 2023-07-04

Family

ID=70909181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019100770A Active JP7302784B2 (ja) 2018-11-14 2019-05-29 インターポーザ及びこれを含むパッケージ構造物

Country Status (3)

Country Link
JP (1) JP7302784B2 (ja)
KR (1) KR102580836B1 (ja)
TW (1) TW202019246A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112839437B (zh) * 2020-12-31 2022-04-15 广州金升阳科技有限公司 一种双面塑封电源产品
CN115151016A (zh) * 2021-03-30 2022-10-04 广州金升阳科技有限公司 一种塑封电源产品及其塑封方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017163A (ja) * 2001-06-27 2003-01-17 Gunma Denki Kk サブ基板搭載用多ピンコネクタ及びプリント基板の部品実装方法
JP2004158700A (ja) * 2002-11-07 2004-06-03 Denso Corp 電子制御装置およびその製造方法
JP2004311574A (ja) * 2003-04-03 2004-11-04 Shinko Electric Ind Co Ltd インターポーザー及びその製造方法ならびに電子装置
JP2013251303A (ja) * 2012-05-30 2013-12-12 Canon Inc 半導体パッケージ及び積層型半導体パッケージ
US20140168909A1 (en) * 2012-12-19 2014-06-19 Tieyu Zheng Gapped attachment structures

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101324595B1 (ko) 2013-08-07 2013-11-01 (주)드림텍 조립성 및 유동성이 우수한 휴대 단말기용 메인 보드
JP2016062916A (ja) * 2014-09-12 2016-04-25 イビデン株式会社 電子部品搭載用基板及び電子部品搭載用基板の製造方法
KR102420148B1 (ko) * 2016-03-22 2022-07-13 에스케이하이닉스 주식회사 반도체 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017163A (ja) * 2001-06-27 2003-01-17 Gunma Denki Kk サブ基板搭載用多ピンコネクタ及びプリント基板の部品実装方法
JP2004158700A (ja) * 2002-11-07 2004-06-03 Denso Corp 電子制御装置およびその製造方法
JP2004311574A (ja) * 2003-04-03 2004-11-04 Shinko Electric Ind Co Ltd インターポーザー及びその製造方法ならびに電子装置
JP2013251303A (ja) * 2012-05-30 2013-12-12 Canon Inc 半導体パッケージ及び積層型半導体パッケージ
US20140168909A1 (en) * 2012-12-19 2014-06-19 Tieyu Zheng Gapped attachment structures

Also Published As

Publication number Publication date
JP7302784B2 (ja) 2023-07-04
TW202019246A (zh) 2020-05-16
KR20200055982A (ko) 2020-05-22
KR102580836B1 (ko) 2023-09-20

Similar Documents

Publication Publication Date Title
US10206285B1 (en) Stackable via package and method
KR102491103B1 (ko) 반도체 패키지 및 그 제조방법
US20040155324A1 (en) Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device
US8623753B1 (en) Stackable protruding via package and method
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
US20140124906A1 (en) Semiconductor package and method of manufacturing the same
KR20140075357A (ko) 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
US11069623B2 (en) Semiconductor package
KR20150009728A (ko) 전자 소자 모듈 및 그 실장 구조
US10842021B1 (en) Printed circuit board
US20110174526A1 (en) Circuit module
JP7302784B2 (ja) インターポーザ及びこれを含むパッケージ構造物
KR100510316B1 (ko) 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
KR101555403B1 (ko) 배선기판
KR20120101965A (ko) 반도체 패키지 및 그의 제조 방법
JP5412002B1 (ja) 部品内蔵基板
KR20210037966A (ko) 인쇄회로기판
US20150289392A1 (en) Electronic device module and manufacturing method thereof
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
CN113411963A (zh) 基板结构和包括该基板结构的电子装置
JP2020080370A (ja) 半導体装置及び半導体装置の製造方法
JP2017038085A (ja) 回路モジュール
JP2013080764A (ja) 回路モジュール
JP5699342B2 (ja) 電子モジュール、電子モジュールの製造方法
KR102561946B1 (ko) 패키지 구조물

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230425

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230425

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230613

R150 Certificate of patent or registration of utility model

Ref document number: 7302784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150