TW202019246A - 中介板與具有其的封裝結構 - Google Patents

中介板與具有其的封裝結構 Download PDF

Info

Publication number
TW202019246A
TW202019246A TW108116637A TW108116637A TW202019246A TW 202019246 A TW202019246 A TW 202019246A TW 108116637 A TW108116637 A TW 108116637A TW 108116637 A TW108116637 A TW 108116637A TW 202019246 A TW202019246 A TW 202019246A
Authority
TW
Taiwan
Prior art keywords
substrate
item
patent application
interposer
metal
Prior art date
Application number
TW108116637A
Other languages
English (en)
Inventor
金亨俊
金漢
金哲奎
沈正虎
Original Assignee
南韓商三星電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電機股份有限公司 filed Critical 南韓商三星電機股份有限公司
Publication of TW202019246A publication Critical patent/TW202019246A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

根據本發明態樣的一種中介板包括：主體，由包含陶瓷的材料製成；以及金屬引腳，穿過主體而在主體上方及下方突出。

Description

中介板與具有其的封裝結構
本申請案是有關於一種中介板及一種包括其的封裝結構。
各種電子裝置的使用已劇增，且同時，數位技術及半導體技術的發展已使精密且複雜的電子裝置得到廣泛應用。隨著電子組件密度的增大，連接個別組件（主動組件、被動組件）所需的印刷電路板（printed circuit board，PCB）面積增大，同時電池的大小亦增大。因此，必須在電子裝置的有限空間內高效地布置並安裝印刷電路板。
在註冊號為10-1324595（2013-10-28）的韓國專利中，揭露了具有優良的裝配性及行動性的行動終端的主板。
根據本發明的一方面，提供一種中介板，所述中介板包括：主體，由包含陶瓷的材料製成；以及金屬引腳，穿過所述主體而在所述主體上方及下方突出。
根據本發明的另一方面，提供一種封裝結構，所述封裝結構包括：中介板；第一基板，耦合至所述中介板的上表面；以及第二基板，耦合至所述中介板的下表面，其中所述中介板包括由包含陶瓷的材料製成的主體以及穿過所述主體而在所述主體上方及下方突出的金屬引腳，且其中所述金屬引腳電性連接至所述第一基板及所述第二基板中的每一者。
下文將參考附圖更詳細地闡述本發明的某些實施例，在附圖中，無論圖編號如何，相同或對應的該些組件將以相同的參考編號來表示，且不予贅述。
雖然可使用諸如「第一」及「第二」等用語來闡述各種組件，但該些組件不受以上用語限制。以上用語僅用於將一個組件與另一組件區分開。
當將一個元件闡述為「連接」、「耦合」或「接合」至另一元件時，所述元件應被視為直接連接、耦合或接合至所述另一元件，但亦可能在其之間具有另一元件。
在後文中，將闡述中介板及封裝結構的各種實施例，但此並不排除對任一個實施例的說明可適用於其他實施例。只要關係不相容，對任一個實施例的說明可適用於其他實施例。
安裝於各種電子裝置1（諸如，智慧型電話）上的封裝結構10包括印刷電路板及電子組件。電子裝置所必需的許多電子組件皆安裝於印刷電路板上，且電路被印刷於所述印刷電路板上，以使得所述印刷電路板的電路可電性連接所述電子組件。
參考圖1，電子裝置1包括殼體、封裝結構10、電池20等。當電子裝置1的規格提高（諸如，顯示器更大、照相機的解析度更高等）時，功耗亦會相應地增加且電池20的容量及大小亦必須增大。由於封裝結構10及電池20安置於殼體內，因此當電池20的大小增大時，殼體中封裝結構10的相對面積便會減小。反之，若封裝結構10所佔據的面積減小，則電池20所佔據的面積便會變大，這因此使得可以增大電池20的大小。
根據本發明實施例的封裝結構包括由兩個或更多個基板製成的印刷電路板，其中所述印刷電路板具有多層結構、堆疊結構或夾層結構。當印刷電路板包括兩個或更多個基板時，印刷電路板的可用面積增加，但封裝結構在電子裝置的殼體中所佔據的面積可被最小化，且此外，電池所佔據的面積可增大。
圖2及圖3是說明根據本發明實施例的封裝結構的圖。
參考圖2及圖3，根據本發明實施例的封裝結構可包括中介板300、第一基板100及第二基板200。將詳細地闡述中介板300。
圖4是說明根據本發明實施例的中介板300的圖。
中介板300可包括主體310及金屬引腳320。
主體310是由無機材料形成，具體而言是由包含陶瓷的材料形成。亦即，主體310是由包含氧化鋁（Al2 O3 ）、氮化鋁（AlN）等的材料形成。
如圖4的（a）中所示，主體310中可包括空腔330，其中空腔330可穿過主體310的上表面及下表面。因此，主體310可形成為環形狀，或可形成為諸如多邊形環、圓環等各種形狀。此外，主體310可由兩個或更多個工件形成，且可排列所述兩個或更多個工件以形成一個環形狀。
主體310可具有預定高度，且主體310的高度可根據第一基板100與第二基板200之間的距離來確定。主體310的上表面及下表面可以是平坦表面。
金屬引腳320是由金屬形成的柱狀結構。金屬引腳320可穿過主體310而在主體310上方及下方突出。金屬引腳320形成為較主體310的厚度長，以自主體310的上表面及下表面中的每一者突出。金屬引腳320的突出部分分別電性連接至第一基板100及第二基板200。金屬引腳320在封裝結構的垂直方向上延伸，以在第一基板100與第二基板200之間傳輸訊號。
本發明的金屬引腳320包括位於主體310內的一部分以及自主體310突出的另一部分，其中該些部分為一體成形的。因此，本發明的金屬引腳320與形成於（有機）絕緣層中的一般通路不同。金屬引腳320可總體上具有均勻的厚度。
兩個或更多個金屬引腳320可形成為彼此間隔開，且因此，其在主體310內彼此絕緣。當主體310形成為環形狀且包括空腔330時，可沿著主體310的環形狀按照預定的間隔來安置所述兩個或更多個金屬引腳320。所述兩個或更多個金屬引腳320中的一部分可在第一基板100與第二基板200之間傳輸電力，另一部分可傳輸用於驅動電子組件的有效電性訊號，且另一部分可用作接地。
形成金屬引腳320的金屬可以是但不限於銅（Cu）、鋁（Al）鎳（Ni）等。可藉由熔融金屬材料、將所述金屬材料模塑成均勻的厚度並按照預定的長度切割所得物來形成金屬引腳320。亦可藉由反覆地熔融金屬材料、將所述金屬材料模塑成均勻的厚度並按照預定的長度切割所得物來形成所述兩個或更多個金屬引腳320。所述兩個或更多個金屬引腳320可具有相同的厚度及相同的長度。用於製造中介板300的方法可包括：將金屬引腳320放置於模具中；在所述模具中填充陶瓷材料；及燒結所得物。
金屬引腳320可被劃分成位於主體310內的第一區321及自主體310向上及向下突出的第二區322。然而，第一區321與第二區322為一體成形的。圖4的（b）中詳細地示出第二區322。第二區322的長度不受限制。然而，此實施例的第二區322的長度使其足以插入至第一基板100及第二基板200中。
第一基板100安置於中介板300的上表面上，且第二基板200安置於中介板300的下表面上。在此，用語「上」及「下」可作為相對的概念加以理解。第一基板100及第二基板200中的每一者可形成為嵌板類型（panel type），且可以是由兩個或更多個絕緣材料層以及兩個或更多個電路層組成的多層基板。在此，基於電路層，所述多層基板可以是8層或10層基板。
第一基板100及第二基板200的絕緣材料層由諸如環氧樹脂、聚醯亞胺樹脂、雙馬來亞醯胺三嗪（bismaleimide triazine，BT）樹脂及液晶聚合物（liquid crystal polymer，LCP）等絕緣材料製成。電路層由導電材料（諸如，包括銅（Cu）在內的金屬）製成且被設計成具有特定圖案。電路層C1及電路層C2可形成於絕緣材料層的一個或兩個表面上。形成於不同層上的電路層可經由穿過絕緣材料層的通路導體V1及通路導體V2電性連接。
在第一基板100及第二基板200中，最外電路層可被阻焊劑SR覆蓋。因此，阻焊劑SR可保護第一基板100的最外電路層及第二基板200的最外電路層。阻焊劑SR中形成有開口，且最外電路層的一部分可通過所述開口暴露出。
於第一基板100的一個表面上安裝電子組件（在後文中被稱為「第一組件E1」）。第一基板100的所述一個表面面向第二基板200。第一組件E1可以是主動裝置、被動裝置及積體電路中的至少一者。第一組件E1可由兩個或更多個組件組成，其中所述兩個或更多個組件可各種各樣地選自主動裝置、被動裝置及積體電路。具體而言，第一組件E1包括：兩個或更多個積體電路，諸如應用處理器（application processor，AP）、記憶體、球柵陣列（ball grid array，BGA）、晶片級封裝（chip scale package，CSP）及連接盤柵格陣列（land grid array，LGA）；以及兩個或更多個被動組件，諸如電容器。可藉由焊料部件（未示出）將第一組件E1安裝於第一基板100上。第一組件E1可安裝於第一基板100的電路層C1上。具體而言，第一組件E1可安裝於位於第一基板100的所述一個表面上的最外電路層的通過阻焊劑SR的開口暴露出的一部分上。
當中介板300中包括空腔330時，第一組件E1可安置於中介板300的空腔330內。在此，中介板300可用於保護第一組件E1。當形成兩個或更多個第一組件E1時，第一組件E1中的至少一部分可安置於中介板300的空腔330中。
於第二基板200的一個表面上安裝電子組件（在後文中被稱為「第二組件E2」）。第二基板200的所述一個表面面向第一基板100。第二組件E2可以是主動裝置、被動裝置及積體電路中的至少一者。第二組件E2可被實施為兩個或更多個組件，其中所述兩個或更多個組件可各種各樣地選自主動裝置、被動裝置及積體電路。具體而言，第二組件E2包括：兩個或更多個積體電路，諸如AP、記憶體、球柵陣列（BGA）、晶片級封裝（CSP）及連接盤柵格陣列（LGA）；以及兩個或更多個被動組件，諸如電容器。可藉由焊料部件（未示出）將第二組件E2安裝於第二基板200上。第二組件E2可安裝於第二基板200的電路層C2上。具體而言，第二組件E2可安裝於位於第二基板200的所述一個表面上的最外電路層的通過阻焊劑SR的開口暴露出的一部分上。
當中介板300中包括空腔330時，第二組件E2可安置於中介板300的空腔330內。在此，中介板300可用於保護第二組件E2。當安裝兩個或更多個第二組件E2時，第二組件E2中的至少一部分可安置於中介板300的空腔330中。
第一基板100及第二基板200各自的面積可彼此不同。舉例而言，如圖2中所示，第二基板200的面積可大於第一基板100的面積。在此種情形中，中介板300安置於第一基板100與第二基板200彼此重疊的區中。所述兩個或更多個第二組件E2中的一部分安置於中介板300的空腔330中，且所述兩個或更多個第二組件E2中的另一部分可安置於中介板300之外。與圖2不同，第一基板100的面積可大於第二基板200的面積。在此種情形中，所述兩個或更多個第一組件E1中的一部分安置於中介板300的空腔330中，且所述兩個或更多個第一組件E1中的另一部分可安置於中介板300之外。自第一基板100及第二基板200進行選擇，具有較大面積的基板可以是主板，且具有較小面積的另一基板可以是次基板。
可於第一基板100的另一表面上安裝電子組件（在後文中被稱為「第三組件E3」）。第三組件E3可由兩個或更多個組件組成，其中所述兩個或更多個組件可各種各樣地選自主動裝置、被動裝置及積體電路。第三組件E3可安裝於第一基板100的另一表面上的最外電路層上。第一組件E1與第三組件E3可通過形成於第一基板100中的通路導體V1及形成於第一基板100上的電路層C1電性連接。
可於第二基板200的另一表面上安裝電子組件（在後文中被稱為「第四組件E4」）。第四組件E4可被實施為兩個或更多個組件，其中所述兩個或更多個組件可各種各樣地選自主動裝置、被動裝置及積體電路。第四組件E4可安裝於第二基板200的另一表面上的最外電路層上。第二組件E2與第四組件E4可通過形成於第二基板200中的通路導體V2及形成於第二基板200上的電路層C2電性連接。
圖5是說明使用圖4所示中介板300來實施封裝結構的方法的圖。在後文中，將參考圖1至圖5加以進一步闡釋。
第一基板100及第二基板200中的每一者設置有貫穿孔。第一基板100的貫穿孔被稱為第一貫穿孔H1，且第二基板200的貫穿孔被稱為第二貫穿孔H2。第一貫穿孔H1可穿過第一基板100的整個厚度。在此種情形中，第一貫穿孔H1可穿過第一基板100的整個絕緣層。可在第一貫穿孔H1的內壁上形成金屬層M1，且可藉由鍍覆來形成所述金屬層M1。
第一貫穿孔H1的金屬層M1可電性連接至第一基板100的電路層C1。第一貫穿孔H1的金屬層M1可延伸至第一基板100的上表面及下表面以形成連接盤。第一貫穿孔H1的寬度可大於金屬引腳320的寬度。
第二貫穿孔H2可穿過第二基板200的整個厚度。在此種情形中，第二貫穿孔H2可穿過第二基板200的整個絕緣層。可在第二貫穿孔H2的內壁上形成金屬層M2，且可藉由鍍覆來形成所述金屬層M2。第二貫穿孔H2的金屬層M2可電性連接至第二基板200的電路層C2。第二貫穿孔H2的金屬層M2可延伸至第二基板200的上表面及下表面以形成連接盤。第二貫穿孔H2的寬度可大於金屬引腳320的寬度。
參考圖5的（a），在第一基板100與第二基板200之間設置參考圖4所述的中介板300。中介板300的金屬引腳320（具體而言第二區322）可插入至第一基板100及第二基板200中。更具體而言，金屬引腳320的第二區322可插入至第一基板100的第一貫穿孔H1及第二基板200的第二貫穿孔H2中。中介板300的上表面與第一基板100的一個表面（下表面）接觸，且中介板300的下表面與第二基板200的一個表面（上表面）接觸。中介板300的上表面與形成於第一基板100的一個表面上的阻焊劑SR接觸，且中介板300的下表面與形成於第二基板200的一個表面上的阻焊劑SR接觸。
當貫穿孔H1及貫穿孔H2各自的寬度皆大於金屬引腳320的寬度時，金屬引腳320無法緊配至貫穿孔H1及貫穿孔H2，且無法固定於貫穿孔H1及貫穿孔H2中。
參考圖5的（b），將金屬引腳320的第二區322固定至貫穿孔H1及貫穿孔H2中。具體而言，貫穿孔H1及貫穿孔H2的內部填充有低熔點金屬LM。當貫穿孔H1及貫穿孔H2的寬度大於金屬引腳320的寬度時，使用低熔點金屬LM來填充貫穿孔H1及貫穿孔H2的除被金屬引腳320佔據的空間之外的部分。所述低熔點金屬LM可包括鉛及錫中的至少一者。可將低熔點金屬LM的金屬膏填充至貫穿孔H1及貫穿孔H2，且然後通過回焊製程進行固化。
由於低熔點金屬LM填充第一貫穿孔H1及第二貫穿孔H2，因此金屬引腳320的第二區322電性連接至第一貫穿孔H1的金屬層M1及第二貫穿孔H2的金屬層M2。因此，中介板300能夠電性連接第一基板100與第二基板200。
金屬引腳320的第二區322的長度可較貫穿孔H1及貫穿孔H2的長度長。在此種情形中，當將中介板300插入於第一基板100與第二基板200之間時，金屬引腳320的端部可自第一基板100及/或第二基板200突出。低熔點金屬LM可覆蓋金屬引腳320的突出端部的側表面。
在圖1及圖5中，金屬引腳320完全穿過貫穿孔H1及貫穿孔H2，以使得金屬引腳320的端部自第一基板100及第二基板200突出，且低熔點金屬LM覆蓋金屬引腳320的突出端部的側表面。低熔點金屬LM可更覆蓋形成於第一基板100的及第二基板200的上表面及下表面上的連接盤。
金屬引腳320的第二區322的長度可較第一貫穿孔H1及/或第二貫穿孔H2的長度短。在此種情形中，金屬引腳320的端部可位於第一基板100及/或第二基板200內，且可使用低熔點金屬LM來填充第一貫穿孔H1及第二貫穿孔H2，所述低熔點金屬LM足以覆蓋形成於第一基板100的上表面及下表面以及第二基板200的上表面及下表面上的連接盤。因此，在最外表面處，低熔點金屬LM的寬度可大於第一貫穿孔H1及第二貫穿孔H2的寬度。這在圖3中予以說明。
當中介板300的主體310包含陶瓷時，中介板300由於陶瓷的剛性性質而可具有較含有有機物質的中介板300大的剛性，藉此減小封裝結構的翹曲。
當中介板300的主體310包含陶瓷時，可通過燒結製程使中介板300的主體310硬化，且為安裝低熔點金屬LM以及電子組件E1至電子組件E4而對焊料部件進行的回焊製程不影響中介板300的形狀，此乃因回焊製程是在較中介板300的主體310的燒結溫度低的溫度下執行。因此，可減小封裝結構的翹曲。
當使用中介板300的金屬引腳320來垂直地連接基板時，無論中介板300的主體310的厚度如何皆可容易地將金屬引腳320製造成各種長度。因此，相較於形狀受絕緣層的厚度限制的一般通路，可以更高的自由度來製造金屬引腳，且較堆疊通路更容易對齊地製造。
圖6及圖7是說明根據本發明的另一實施例的封裝結構的圖，圖8是說明根據本發明的另一實施例的中介板300的圖，且圖9是說明使用圖8所示中介板300來實施封裝結構的方法的圖。
參考圖6及圖7，根據本發明的另一實施例的封裝結構可包括中介板300、第一基板100及第二基板200。首先，將參考圖8詳細地闡述中介板300。
中介板300可包括主體310及金屬引腳320。
主體310是由無機材料形成，具體而言由包含陶瓷的材料形成。亦即，主體310由包含氧化鋁（Al2 O3 ）、氮化鋁（AlN）等的材料形成。
如圖8的（a）中所示，主體310中可包括空腔330，其中空腔330可穿過主體310的上表面及下表面。因此，主體310可形成為環形狀，或可形成為諸如多邊形環、圓環等各種形狀。此外，主體310可由兩個或更多個工件形成，且可排列所述兩個或更多個工件以形成一個環形狀。
主體310可具有預定高度，且主體310的高度可根據第一基板100與第二基板200之間的距離來確定。主體310的上表面及下表面可以是平坦表面。
金屬引腳320是由金屬形成的柱狀結構。金屬引腳320可穿過主體310而自主體310的上表面及下表面突出。金屬引腳320形成為較主體310的厚度長，以自主體310的上表面及下表面中的每一者突出。金屬引腳320的突出部分電性連接至第一基板100及第二基板200。金屬引腳320在封裝結構的垂直方向上延伸以在第一基板100與第二基板200之間傳輸訊號。
本發明的金屬引腳320包括位於主體310內的一部分及自主體310突出的另一部分，該些部分為一體成形的。因此，本發明的金屬引腳320與形成於（有機）絕緣層中的一般通路不同。金屬引腳320可總體上具有均勻的厚度。
兩個或更多個金屬引腳320可形成為彼此間隔開，且因此其在主體310內彼此絕緣。當主體310形成為環形狀且包括空腔330時，可沿著主體310的環形狀按照預定間隔安置所述兩個或更多個金屬引腳320。所述兩個或更多個金屬引腳320中的一部分可在第一基板100與第二基板200之間傳輸電力，另一部分可傳輸用於驅動電子組件的有效電性訊號，且另一部分可用作接地。
形成金屬引腳320的金屬可以是但不限於銅（Cu）、鋁（Al）、鎳（Ni）等。可藉由熔融金屬材料、將金屬材料模塑成均勻的厚度並將所得物切割成預定的長度來形成金屬引腳320。亦可藉由反覆地熔融金屬、將金屬模塑成均勻的厚度並將所得物切割成預定的長度來形成所述兩個或更多個金屬引腳320。所述兩個或更多個金屬引腳320可具有相同的厚度及相同的長度。用於製造中介板300的方法可包括：將金屬引腳320放置於模具中、在所述模具中填充陶瓷材料及燒結所得物。
可將金屬引腳320劃分成位於主體310內的第一區321及自主體310向上及向下突出的第二區322。然而，第一區321與第二區322為一體成形的。此實施例的第二區322的長度可較參考圖1至圖5所述的先前實施例的第二區322短，且亦可小於分別形成於第一基板100及第二基板200上的電路層C1及電路層C2的厚度。圖9的（a）中說明此實施例的第二區322。
在此實施例中，中介板300更包括接墊P1及接墊P2。接墊P1及接墊P2分別形成於中介板300的上表面及下表面上，且電性連接至金屬引腳320。亦即，接墊P1及接墊P2分別形成於中介板300的上表面及下表面上以與金屬引腳320接觸。當形成兩個或更多個金屬引腳320時，則形成與所述兩個或更多個金屬引腳320對應的兩個或更多個的接墊P1及接墊P2。所述兩個或更多個的接墊P1及接墊P2可彼此間隔開。
接墊P1及接墊P2可形成為環繞金屬引腳320的自主體310突出的部分的外周表面（或側表面）。亦即，接墊P1及接墊P2可形成為環繞金屬引腳320的第二區322的外周表面（或側表面）。接墊P1及接墊P2可覆蓋金屬引腳320的自主體310突出的金屬引腳320的第二區322的整個表面。在此種情形中，金屬引腳320的第二區322可不暴露於外部。
接墊P1的表面及接墊P2的表面可包括外凸表面。圖8的（b）示出在中心處具有凸形表面的接墊P1及接墊P2。當金屬引腳320的第二區322自主體310突出且接墊P1及接墊P2環繞第二區322時，可保證金屬引腳320與接墊P1及接墊P2之間存在足夠的接觸面積。接墊P1及接墊P2可由諸如銅等金屬形成，且可藉由鍍覆來形成。
在此實施例中，中介板300可更包括阻焊劑SR。
阻焊劑SR分別堆疊於中介板300的主體310的上表面及下表面上，以覆蓋接墊P1及接墊P2且暴露出接墊P1及接墊P2的至少一部分。具體而言，中介板300的上部接墊P1的上表面及下部接墊P2的下表面中的每一者的至少一部分可暴露於阻焊劑SR。阻焊劑SR保護接墊P1及接墊P2。當形成兩個或更多個的接墊P1及接墊P2時，阻焊劑SR防止所述兩個或更多個的接墊P1及接墊P2之間發生不必要的短路。
根據參考圖1至圖5所述的先前實施例的中介板300的金屬引腳320的第二區322筆直向上延伸，以插入至第一基板100及第二基板200中。因此，可不需要將所述兩個或更多個金屬引腳320彼此絕緣的阻焊劑SR。
然而，在此實施例中，接墊P1及接墊P2形成於中介板300的主體310的上表面及下表面上，且接墊P1及接墊P2的外直徑必須大於金屬引腳320的外直徑，以環繞金屬引腳320的第二區322的外周表面。因此，很可能會造成所述兩個或更多個的接墊P1及接墊P2之間發生不必要的短路。因此，當在中介板300的主體310的上表面及下表面上形成阻焊劑SR時，可防止所述兩個或更多個的接墊P1及接墊P2之間發生不必要的短路。
在此實施例中，中介板300可更包括導電部件CM。
導電部件CM接合至中介板300的接墊P1及接墊P2，具體而言接合至通過阻焊劑SR暴露出的接墊P1及接墊P2。當金屬引腳320的第二區322自主體310突出且接墊P1及接墊P2具有凸形表面時，可增大導電部件CM與接墊之間的接合面積。導電部件CM可由諸如錫、鉛等金屬形成，且可以是焊球。
第一基板100安置於中介板300的上表面上，且第二基板200安置於中介板300的下表面上。在此，用語「上」及「下」可作為相對的概念加以理解。第一基板100及第二基板200中的每一者可形成為嵌板類型，且可以是由兩個或更多個絕緣層以及兩個或更多個電路層組成的多層基板。在此，基於電路層，所述多層基板可以是8層或10層基板。
第一基板100及第二基板200的絕緣材料層由諸如環氧樹脂、聚醯亞胺樹脂BT樹脂及液晶聚合物（LCP）等絕緣材料製成。電路層由導電材料（諸如，包括銅（Cu）在內的金屬）製成且被設計成具有特定圖案。電路層C1及電路層C2可形成於絕緣材料層的一個或兩個表面上。形成於不同的層上的電路層可通過穿過絕緣層的通路導體V1及通路導體V2電性連接。
在第一基板100及第二基板200中，最外電路層可被阻焊劑SR覆蓋。因此，阻焊劑SR可保護第一基板100及第二基板200的最外電路層。阻焊劑SR中形成有開口，且最外電路層的一部分可通過所述開口暴露出。在此，最外電路層的通過阻焊劑SR的開口暴露出的一部分可以是用於與中介板300進行耦合的端子（第一端子T1及第二端子T2）。
於第一基板100的一個表面上安裝電子組件（在後文中被稱為「第一組件E1」）。第一基板100的所述一個表面面向第二基板200。第一組件E1可以是主動裝置、被動裝置及積體電路中的至少一者。第一組件E1可由兩個或更多個組件組成，其中所述兩個或更多個組件可各種各樣地選自主動裝置、被動裝置及積體電路。具體而言，第一組件E1包括：兩個或更多個積體電路，諸如AP、記憶體、球柵陣列（BGA）、晶片級封裝（CSP）及連接盤柵格陣列（LGA）；以及兩個或更多個被動組件，諸如電容器。可藉由焊料部件（未示出）將第一組件E1安裝於第一基板100的表面上。第一組件E1可安裝於第一基板100的電路層C1上。具體而言，第一組件E1可安裝於位於第一基板100的所述一個表面上的最外電路層的通過阻焊劑SR的開口暴露出的一部分上。
當中介板300中包括空腔330時，第一組件E1可安置於中介板300的空腔330內。在此，中介板300可用於保護第一組件E1。當安裝兩個或更多個第一組件E1時，第一組件E1中的至少一部分可安置於中介板300的空腔330中。
於第二基板200的一個表面上安裝電子組件（在後文中被稱為「第二組件E2」）。第二基板200的所述一個表面面向第一基板100。第二組件E2可以是主動裝置、被動裝置及積體電路中的至少一者。第二組件E2可被實施為兩個或更多個組件，其中所述兩個或更多個組件可各種各樣地選自主動裝置、被動裝置及積體電路。具體而言，第二組件E2包括：兩個或更多個積體電路，諸如AP、記憶體、球柵陣列（BGA）、晶片級封裝（CSP）及連接盤柵格陣列（LGA）；以及兩個或更多個被動組件，諸如電容器。可藉由焊料部件（未示出）將第二組件E2安裝於第一基板200的表面上。第二組件E2可安裝於第二基板200的電路層C2上。具體而言，第二組件E2可安裝於位於第二基板200的所述一個表面上的最外電路層的通過阻焊劑SR的開口暴露出的一部分上。
當中介板300中包括空腔330時，第二組件E2可安置於中介板300的空腔330中。在此，中介板300可用於保護第二組件E2。當安裝兩個或更多個第二組件E2時，第二組件E2中的至少一部分可安置於中介板300的空腔330中。
第一基板100及第二基板200各自的面積可彼此不同。舉例而言，如圖6及圖7中所示，第二基板200的面積可大於第一基板100的面積。在此種情形中，中介板300安置於第一基板100與第二基板200彼此重疊的區中，且所述兩個或更多個第二組件E2中的一部分安置於中介板300的空腔330中，且所述兩個或更多個第二組件E2中的另一部分可安置於中介板300之外。與圖6及圖7不同，第一基板100的面積可大於第二基板200的面積。在此種情形中，所述兩個或更多個第一組件E1中的一部分安置於中介板300的空腔330中且所述兩個或更多個第一組件E1中的另一部分可安置於中介板300之外。自第一基板100及第二基板200進行選擇，具有較大面積的基板可以是主板，且具有較小面積的另一基板可以是次基板。
可於第一基板100的另一表面上安裝電子組件（在後文中被稱為「第三組件E3」）。第三組件E3可由兩個或更多個組件組成，其中所述兩個或更多個組件可各種各樣地選自主動裝置、被動裝置及積體電路。第三組件E3可安裝於第一基板100的另一表面上的最外電路層上。第一組件E1與第三組件E3可通過形成於第一基板100中的通路導體V1及形成於第一基板100上的電路層C1電性連接。
可於第二基板200的另一表面上安裝電子組件（在後文中被稱為「第四組件E4」）。第四組件E4可被實施為兩個或更多個組件，其中所述兩個或更多個組件可各種各樣地選自主動裝置、被動裝置及積體電路。第四組件E4可安裝於第二基板200的另一表面上的最外電路層上。第二組件E2與第四組件E4可通過形成於第二基板200中的通路導體V2及形成於第二基板200上的電路層C2電性連接。
參考圖9的（a），提供參考圖8所述的中介板300。
參考圖9的（b），中介板300設置於第一基板100與第二基板200之間。中介板300的金屬引腳320（第二區322）分別與第一基板100及第二基板200的端子（第一端子T1及第二端子T2）對應。具體而言，形成為與金屬引腳320接觸的接墊P1及接墊P2分別與第一基板100及第二基板200的端子（第一端子T1及第二端子T2）對應。中介板300的接墊P1及接墊P2與第一基板100及第二基板200的端子（第一端子T1及第二端子T2）藉由導電部件CM電性連接。亦即，中介板300的上部接墊P1耦合至第一基板100的端子（第一端子T1），且中介板300的下部接墊P2耦合至第二基板200的端子（第二端子T2）。
可通過回焊製程使導電部件CM完全硬化，且接墊P1及接墊P2與端子T1及端子T2能夠牢固地耦合。為安裝低熔點金屬LM以及電子組件E1至電子組件E4而對焊料部件進行的回焊製程不影響中介板300的形狀，此乃因回焊製程是在較中介板300的主體310的燒結溫度低的溫度下執行。因此，可減小封裝結構的翹曲。
圖10是說明根據本發明的又一實施例的中介板的圖，且圖11是說明使用圖10所示中介板來實施封裝結構的方法的圖。
根據本發明的另一實施例的封裝結構可包括中介板300、第一基板100及第二基板200。將詳細地闡述中介板300。
中介板300可包括主體310及金屬引腳320。
主體310是由無機材料形成，具體而言由包含陶瓷的材料形成。亦即，主體310由包含氧化鋁（Al2 O3 ）、氮化鋁（AlN）等的材料形成。
主體310中可包括空腔330，其中空腔330可穿過主體310的上表面及下表面。因此，主體310可形成為環形狀，或可形成為諸如多邊形環、圓環等各種形狀。此外，主體310可由兩個或更多個工件形成，且可排列所述兩個或更多個工件以形成一個環形狀。
主體310可具有預定高度，且主體310的高度可根據第一基板100與第二基板200之間的距離來確定。主體310的上表面及下表面可以是平坦表面。
金屬引腳320是由金屬形成的柱狀結構。金屬引腳320可穿過主體310而自主體310的上表面及下表面突出。金屬引腳320形成為較主體310的厚度長，以自主體310的上表面及下表面中的每一者突出。金屬引腳320的突出部分電性連接至第一基板100及第二基板200。金屬引腳320在封裝結構的垂直方向上延伸以在第一基板100與第二基板200之間傳輸訊號。
本發明的金屬引腳320包括位於主體310內的一部分及自主體310突出的另一部分，其中該些部分為一體成形的。因此，本發明的金屬引腳320與形成於絕緣層中的一般通路不同。金屬引腳320可具有均勻的厚度。
兩個或更多個金屬引腳320可形成為彼此間隔開，且因此其在主體310內彼此絕緣。當主體310形成為環形狀且包括空腔330時，可沿著主體310的環形狀按照預定間隔安置所述兩個或更多個金屬引腳320。所述兩個或更多個金屬引腳320中的一部分可在第一基板100與第二基板200之間傳輸電力，另一部分可傳輸用於驅動電子組件的有效電性訊號，且另一部分可用作接地。
形成金屬引腳320的金屬可以是但不限於銅（Cu）、鋁（Al）、鎳（Ni）等。可藉由熔融金屬材料、將所述金屬材料模塑成均勻的厚度並將所得物切割成預定的長度來形成金屬引腳320。亦可藉由反覆地熔融金屬，將所述金屬模塑成均勻的厚度並將所得物切割成預定的長度來形成所述兩個或更多個金屬引腳320。所述兩個或更多個金屬引腳320可具有相同的厚度及相同的長度。用於製造中介板300的方法可包括：將金屬引腳320放置於模具中、在所述模具中填充陶瓷材料及燒結所得物。
金屬引腳320可劃分成位於主體310內的第一區321及自主體310向上及向下突出的第二區322。然而，第一區321與第二區322為一體成形的。第二區322的寬度大於第一區321的寬度。第二區322可與主體310接觸。亦即，第二區322可與主體310的上表面及下表面中的每一者接觸。另外，第二區322可包括內凹表面。圖10的（b）中示出第二區322的內凹表面。此第二區322的作用可類似於參考圖6至圖9所述的先前實施例的中介板300的接墊P1及接墊P2。
在此實施例中，中介板300可更包括阻焊劑SR。
阻焊劑SR分別堆疊於中介板300的主體310的上表面及下表面上，以覆蓋第二區322且暴露出第二區322的至少一部分。阻焊劑SR保護第二區322。當形成兩個或更多個金屬引腳320時，阻焊劑SR防止所述兩個或更多個第二區322之間發生不必要的短路。
在此實施例中，中介板300可更包括導電部件CM。
導電部件CM接合至金屬引腳320的第二區322。當金屬引腳320的第二區322具有凹陷表面時，可增大導電部件CM與第二區322之間的接合面積。導電部件CM可由諸如錫、鉛等金屬形成，且可以是焊球。
第一基板100安置於所述中介板300的上表面上，且第二基板200安置於中介板300的下表面上。在此，用語「上」及「下」可作為相對的概念加以理解。此實施例的第一基板100及第二基板200與參考圖6至圖9所述的第一基板100及第二基板200相同，且因此將不再予以贅述。
參考圖11的（a），提供參考圖10所述的中介板300。
參考圖11的（b），中介板300設置於第一基板100與第二基板200之間。中介板300的金屬引腳320（第二區322）分別與第一基板100及第二基板200的端子（第一端子T1及第二端子T2）對應。金屬引腳320的第二區322與第一基板100及第二基板200的端子（第一端子T1及第二端子T2）彼此藉由導電部件CM接合。亦即，安置於中介板300的上表面上的第二區322耦合至第一基板100的端子（第一端子T1），且安置於中介板300的下表面上的第二區322耦合至第二基板200的端子（第二端子T2）。
可通過回焊製程使導電部件CM完全硬化，且第二區322與端子T1及端子T2能夠牢固地耦合。為安裝低熔點金屬LM以及電子組件E1至電子組件E4而對焊料部件進行的回焊製程不影響中介板300的形狀，此乃因回焊製程是在較中介板300的主體310的燒結溫度低的溫度下執行。因此，可減小封裝結構的翹曲。
上文中已通過舉例闡述了本發明的精神，且熟習本發明相關技術者可在不背離本發明的本質特徵的情況下對本發明做出各種修改、改動及替代。因此，本發明中所揭露的示例性實施例及附圖不是限制而是闡述本發明的精神，且本發明的範疇不受示例性實施例及附圖限制。本發明的範疇應由以下申請專利範圍來解釋，且與以下申請專利範圍等效的所有精神應被解釋為皆在本發明的範疇內。
1:電子裝置 10:封裝結構 20:電池 100:第一基板 200:第二基板 300:中介板 310:主體 320:金屬引腳 321:第一區 322:第二區 330:空腔 A:部分 C1、C2:電路層 CM:導電部件 E1:第一組件/電子組件 E2:第二組件/電子組件 E3:第三組件/電子組件 E4:第四組件/電子組件 H1:第一貫穿孔/貫穿孔 H2:第二貫穿孔/貫穿孔 LM:低熔點金屬 M1、M2:金屬層 P1:接墊/上部接墊 P2:接墊/下部接墊 SR:阻焊劑 T1:第一端子/端子 T2:第二端子/端子 V1、V2:通路導體
圖1是說明安裝有印刷電路板的電子裝置的實例的圖。 圖2及圖3是說明根據本發明實施例的封裝結構的圖。 圖4是說明根據本發明實施例的中介板的圖。 圖5是說明使用圖4所示中介板來實施封裝結構的方法的圖。 圖6及圖7是說明根據本發明的另一實施例的封裝結構的圖。 圖8是說明根據本發明的另一實施例的中介板的圖。 圖9是說明使用圖8所示中介板來實施封裝結構的方法的圖。 圖10是說明根據本發明的又一實施例的中介板的圖。 圖11是說明使用圖10所示中介板來實施封裝結構的方法的圖。
100:第一基板
200:第二基板
300:中介板
310:主體
320:金屬引腳
330:空腔
E1:第一組件/電子組件
E2:第二組件/電子組件
E3:第三組件/電子組件
E4:第四組件/電子組件
H1:第一貫穿孔/貫穿孔
H2:第二貫穿孔/貫穿孔
LM:低熔點金屬

Claims (26)

  1. 一種中介板，包括： 主體，由包含陶瓷的材料製成；以及 金屬引腳，穿過所述主體而在所述主體上方及下方突出。
  2. 如申請專利範圍第1項所述的中介板，其中所述主體包括在所述主體內的空腔，所述空腔穿過所述主體的上表面及下表面。
  3. 如申請專利範圍第1項所述的中介板，其中所述金屬引腳由彼此間隔開的兩個或更多個金屬引腳組成。
  4. 如申請專利範圍第1項所述的中介板，更包括接墊，所述接墊位於所述主體的所述上表面及所述下表面上以與所述金屬引腳接觸。
  5. 如申請專利範圍第4項所述的中介板，其中所述接墊環繞所述金屬引腳的自所述主體突出的部分的外周表面。
  6. 如申請專利範圍第4項所述的中介板，其中所述接墊覆蓋所述金屬引腳的自所述主體突出的整個部分。
  7. 如申請專利範圍第6項所述的中介板，其中所述接墊具有外凸表面。
  8. 如申請專利範圍第4項所述的中介板，更包括阻焊劑，所述阻焊劑層壓於所述主體的所述上表面及所述下表面中的每一者上以暴露出所述接墊。
  9. 如申請專利範圍第1項所述的中介板，其中所述金屬引腳包括位於所述主體內的第一區以及在所述主體上方及下方突出的第二區，其中所述第二區的寬度大於所述第一區的寬度。
  10. 如申請專利範圍第9項所述的中介板，其中所述第二區與所述主體接觸。
  11. 如申請專利範圍第9項所述的中介板，其中所述第二區的表面包括內凹表面。
  12. 一種封裝結構，包括： 中介板； 第一基板，耦合至所述中介板的上表面；以及 第二基板，耦合至所述中介板的下表面， 其中所述中介板包括主體，由包含陶瓷的材料製成；以及金屬引腳，穿過所述主體而在所述主體上方及下方突出，且 其中所述金屬引腳電性連接至所述第一基板及所述第二基板中的每一者。
  13. 如申請專利範圍第12項所述的封裝結構，其中電子組件安裝於所述第一基板及所述第二基板中的至少一者上，且 其中用於接納所述電子組件的空腔形成於所述主體內，以穿過所述主體的所述上表面及所述下表面。
  14. 如申請專利範圍第12項所述的封裝結構，其中所述金屬引腳由彼此間隔開的兩個或更多個金屬引腳組成。
  15. 如申請專利範圍第12項所述的封裝結構，其中貫穿孔形成於所述第一基板及所述第二基板中的至少一者中，且 其中所述金屬引腳的自所述主體突出的部分插入至所述貫穿孔中。
  16. 如申請專利範圍第15項所述的封裝結構，其中所述貫穿孔的寬度大於所述金屬引腳的寬度，且 其中插入有所述金屬引腳的所述貫穿孔的內部填充有低熔點金屬。
  17. 如申請專利範圍第12項所述的封裝結構，其中所述中介板更包括接墊，所述接墊位於所述主體的所述上表面及所述下表面上以與所述金屬引腳接觸。
  18. 如申請專利範圍第17項所述的封裝結構，其中端子形成於所述第一基板及所述第二基板中的每一者上，其中所述端子利用導電部件接合至所述接墊。
  19. 如申請專利範圍第17項所述的封裝結構，其中所述接墊環繞所述金屬引腳的自所述主體突出的部分的外周表面。
  20. 如申請專利範圍第17項所述的封裝結構，其中所述接墊覆蓋所述金屬引腳的自所述主體突出的整個部分。
  21. 如申請專利範圍第20項所述的封裝結構，其中所述接墊具有外凸表面。
  22. 如申請專利範圍第17項所述的封裝結構，其中所述中介板更包括阻焊劑，所述阻焊劑層壓於所述主體的所述上表面及所述下表面上以暴露出所述接墊。
  23. 如申請專利範圍第12項所述的封裝結構，其中所述金屬引腳包括位於所述主體內的第一區以及在所述主體上方及下方突出的第二區，其中所述第二區的寬度大於所述第一區的寬度。
  24. 如申請專利範圍第23項所述的封裝結構，其中所述第二區與所述主體接觸。
  25. 如申請專利範圍第23項所述的封裝結構，其中所述第二區具有內凹表面。
  26. 如申請專利範圍第23項所述的封裝結構，其中端子形成於所述第一基板及所述第二基板中的每一者上，其中所述端子利用導電部件接合至所述接墊。
TW108116637A 2018-11-14 2019-05-15 中介板與具有其的封裝結構 TW202019246A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180139746A KR102580836B1 (ko) 2018-11-14 2018-11-14 인터포저와 이를 포함하는 패키지 구조물
KR10-2018-0139746 2018-11-14

Publications (1)

Publication Number Publication Date
TW202019246A true TW202019246A (zh) 2020-05-16

Family

ID=70909181

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108116637A TW202019246A (zh) 2018-11-14 2019-05-15 中介板與具有其的封裝結構

Country Status (3)

Country Link
JP (1) JP7302784B2 (zh)
KR (1) KR102580836B1 (zh)
TW (1) TW202019246A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112839437A (zh) * 2020-12-31 2021-05-25 广州金升阳科技有限公司 一种双面塑封电源产品
WO2022206469A1 (zh) * 2021-03-30 2022-10-06 广州金升阳科技有限公司 一种塑封电源产品及其塑封方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017163A (ja) * 2001-06-27 2003-01-17 Gunma Denki Kk サブ基板搭載用多ピンコネクタ及びプリント基板の部品実装方法
JP2004158700A (ja) * 2002-11-07 2004-06-03 Denso Corp 電子制御装置およびその製造方法
JP4330367B2 (ja) * 2003-04-03 2009-09-16 新光電気工業株式会社 インターポーザー及びその製造方法ならびに電子装置
JP6128756B2 (ja) * 2012-05-30 2017-05-17 キヤノン株式会社 半導体パッケージ、積層型半導体パッケージ及びプリント回路板
US20140168909A1 (en) * 2012-12-19 2014-06-19 Tieyu Zheng Gapped attachment structures
KR101324595B1 (ko) 2013-08-07 2013-11-01 (주)드림텍 조립성 및 유동성이 우수한 휴대 단말기용 메인 보드
JP2016062916A (ja) * 2014-09-12 2016-04-25 イビデン株式会社 電子部品搭載用基板及び電子部品搭載用基板の製造方法
KR102420148B1 (ko) * 2016-03-22 2022-07-13 에스케이하이닉스 주식회사 반도체 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112839437A (zh) * 2020-12-31 2021-05-25 广州金升阳科技有限公司 一种双面塑封电源产品
WO2022206469A1 (zh) * 2021-03-30 2022-10-06 广州金升阳科技有限公司 一种塑封电源产品及其塑封方法

Also Published As

Publication number Publication date
JP7302784B2 (ja) 2023-07-04
JP2020088375A (ja) 2020-06-04
KR102580836B1 (ko) 2023-09-20
KR20200055982A (ko) 2020-05-22

Similar Documents

Publication Publication Date Title
US10373884B2 (en) Fan-out semiconductor package for packaging semiconductor chip and capacitors
US9076789B2 (en) Semiconductor device having a high frequency external connection electrode positioned within a via hole
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
US7224062B2 (en) Chip package with embedded panel-shaped component
KR100514558B1 (ko) 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
US20160099210A1 (en) Semiconductor package and method of manufacturing the same
US20140124907A1 (en) Semiconductor packages
US8623753B1 (en) Stackable protruding via package and method
TW201727849A (zh) 扇出型半導體封裝以及包含該封裝的電子裝置
US20140124906A1 (en) Semiconductor package and method of manufacturing the same
EP1965615A1 (en) Module having built-in component and method for fabricating such module
US7745911B2 (en) Semiconductor chip package
US11069623B2 (en) Semiconductor package
KR20010034154A (ko) 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법
KR20150053579A (ko) 전자 소자 모듈 및 그 제조 방법
US20110174526A1 (en) Circuit module
CN108962878B (zh) 电子封装件及其制法
TW202019246A (zh) 中介板與具有其的封裝結構
TWI778249B (zh) 半導體封裝系統
US20150187676A1 (en) Electronic component module
KR101548801B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
KR20170092014A (ko) 반도체 장치 및 이의 제조 방법
US11296005B2 (en) Integrated device package including thermally conductive element and method of manufacturing same
JPH09148482A (ja) 半導体装置