CN112996241A - 嵌有电子组件的基板及电子封装件 - Google Patents

嵌有电子组件的基板及电子封装件 Download PDF

Info

Publication number
CN112996241A
CN112996241A CN202010365669.6A CN202010365669A CN112996241A CN 112996241 A CN112996241 A CN 112996241A CN 202010365669 A CN202010365669 A CN 202010365669A CN 112996241 A CN112996241 A CN 112996241A
Authority
CN
China
Prior art keywords
electronic component
wiring layer
insulating material
electronic
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010365669.6A
Other languages
English (en)
Inventor
李承恩
李镇洹
金容勳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN112996241A publication Critical patent/CN112996241A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供了一种嵌有电子组件的基板及电子封装件，所述嵌有电子组件的基板包括：第一布线层；第一电子组件，设置在所述第一布线层上；第一绝缘材料，覆盖所述第一布线层和所述第一电子组件中的每者的至少一部分；第二布线层，设置在所述第一绝缘材料上；第二电子组件，设置在所述第二布线层上，并且以电并联连接的方式连接到所述第一电子组件；第二绝缘材料，设置在所述第一绝缘材料上，并且覆盖所述第二布线层和所述第二电子组件中的每者的至少一部分；以及第一过孔，贯穿所述第一绝缘材料，并且连接所述第一电子组件和所述第二布线层。

Description

嵌有电子组件的基板及电子封装件
本申请要求于2019年12月16日在韩国知识产权局提交的第10-2019-0167953号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容通过引用被包含于此。
技术领域
本公开涉及一种嵌有电子组件的基板及电子封装件。
背景技术
近来，不但要求电子装置的纤薄化和小型化，还要求电子装置具有高性能和高功能性。因此，将要安装在印刷电路板上的电子组件的数量日益增加，而在印刷电路板的表面上可安装的电子组件的数量受限。例如，随着电子装置的尺寸和厚度减小，也要求印刷电路板的尺寸减小。因此，已经开发了用于其中电子组件(诸如，无源元件和有源元件)嵌在印刷电路板中的嵌有电子组件的基板的技术。
发明内容
提供本发明内容是为了按照简化的形式介绍在下面的具体实施方式中进一步描述的所选择的构思。本发明内容既不意在限定所要求保护的主题的关键特征或必要特征，也不意在用作帮助确定所要求保护的主题的范围。
本公开的一方面在于提供一种具有缩短的电连接路径的嵌有电子组件的基板。
本公开的一方面在于提供一种由于电子组件的电容的增加和/或等效串联电感(ESL)的降低而具有改善的电源完整性(PI)特性的嵌有电子组件的基板。
本公开的一方面在于提供一种减小翘曲的嵌有电子组件的基板。
根据本公开的一方面，一种嵌有电子组件的基板包括：第一布线层；第一电子组件，设置在所述第一布线层上；第一绝缘材料，覆盖所述第一布线层和所述第一电子组件中的每者的至少一部分；第二布线层，设置在所述第一绝缘材料上；第二电子组件，设置在所述第二布线层上，并且以电并联连接的方式连接到所述第一电子组件；第二绝缘材料，设置在所述第一绝缘材料上，并且覆盖所述第二布线层和所述第二电子组件中的每者的至少一部分；以及第一过孔，贯穿所述第一绝缘材料，并且连接所述第一电子组件和所述第二布线层。
根据本公开的另一方面，一种电子封装件包括：上述嵌有电子组件的基板；半导体封装件，通过至少一个第一电连接金属件安装在所述嵌有电子组件的基板上；以及主板，所述嵌有电子组件的基板通过至少一个第二电连接金属件安装在所述主板上。
根据本公开的另一方面，一种嵌有电子组件的基板包括：第一绝缘材料，包围一个或更多个第一电子组件；以及第二绝缘材料，设置在所述第一绝缘材料上，并且包围一个或更多个第二电子组件。所述一个或更多个第一电子组件通过布置在所述第一绝缘材料的一侧上的第一布线层彼此连接。所述一个或更多个第二电子组件通过布置在所述第一绝缘材料的另一侧上的第二布线层彼此连接。所述一个或更多个第一电子组件通过过孔连接到所述第二布线层。所述一个或更多个第一电子组件被布置为在所述第一绝缘材料和所述第二绝缘材料的堆叠方向上分别与所述一个或更多个第二电子组件至少部分地叠置。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1示意性地示出了根据一个示例性实施例的电子装置系统的框图的示例；
图2是根据示例性实施例的电子装置的示意性透视图；
图3是根据示例性实施例的嵌有电子组件的基板的示意性截面图；
图4A至图8示意性地示出了根据示例性实施例的制造嵌有电子组件的基板的工艺；
图9是示出其中半导体封装件安装在根据示例性实施例的嵌有电子组件的基板上的电子封装件的示例的示意性截面图；以及
图10是示出根据示例性实施例的包括在嵌有电子组件的基板中的电子组件之间的电路的示意性电路图。
具体实施方式
提供下面的具体实施方式以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而，对本领域普通技术人员而言，在此描述的方法、设备和/或系统的各种改变、变型和等同物将是显而易见的。在此描述的操作的顺序仅仅是示例，并且不限于在此阐述的顺序，而是除了必须以特定顺序进行的操作之外，可做出对本领域普通技术人员而言将是显而易见的改变。此外，为了提高清楚性和简洁性，可省略对本领域普通技术人员而言将是公知的功能和构造的描述。
在此描述的特征可以以不同的形式实施，并且将不被解释为局限于在此描述的示例。更确切地说，已经提供在此描述的示例，使得本公开将是透彻的和完整的，并且将要把本公开的范围充分传达给本领域普通技术人员。
在此，注意的是，关于示例或实施例的术语“可”的使用(例如，关于示例或实施例可包括或实现什么)意味着存在包括或实现这样的特征的至少一个示例或实施例，而全部示例和实施例不限于此。
在整个说明书中，当诸如层、区域或基板的元件被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可直接“在”另一元件“上”、直接“连接到”另一元件或直接“结合到”另一元件，或者可存在介于它们之间的一个或更多个其他元件。相比之下，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于它们之间的其他元件。
如在此使用的，术语“和/或”包括相关所列项中的任意一项以及任意两项或更多项的任意组合。
尽管可在此使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分将不受这些术语限制。更确切地说，这些术语仅用来将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例的教导的情况下，在此描述的示例中所称的第一构件、第一组件、第一区域、第一层或第一部分也可被称作第二构件、第二组件、第二区域、第二层或第二部分。
为了易于描述，在此可使用诸如“上方”、“上面”、“下方”和“下面”的空间相对术语来描述如附图中示出的一个元件与另一元件的关系。这样的空间相对术语意在除了包含附图中描绘的方位之外还包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则描述为相对于另一元件位于“上方”或“上面”的元件随后将相对于另一元件位于“下方”或“下面”。因此，术语“上方”根据装置的空间方位包括“上方”和“下方”两种方位。装置还可以以其他方式被定位(例如，旋转90度或者处于其他方位)，并且将相应地解释在此使用的空间相对术语。
在此使用的术语仅用于描述各种示例且不用于限制本公开。除非上下文另外清楚地指出，否则单数形式也意在包括复数形式。术语“包含”、“包括”和“具有”列举存在所陈述的特征、数量、操作、构件、元件和/或它们的组合，但是不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或它们的组合。
由于制造技术和/或公差，可发生附图中所示的形状的变化。因此，在此描述的示例不限于附图中所示的具体形状，而是包括制造期间发生的形状的改变。
在此描述的示例的特征可按照在理解本申请的公开内容后将是显而易见的各种方式进行组合。此外，尽管在此描述的示例具有各种构造，但是在理解本申请的公开内容后将是显而易见的其他构造是可行的。
附图可不按照比例绘制，并且为了清楚、说明和方便起见，可夸大附图中的元件的相对尺寸、比例和描绘。
随后，参照附图更加详细地描述示例。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到将在下面描述的其他电子组件。
芯片相关组件1020可包括：存储器芯片，诸如，易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如，中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如，模数转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。芯片相关组件1020可具有包括上述芯片或电子组件的封装件的形式。
网络相关组件1030可包括根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、仅数据演进(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、全球移动通信系统(GSM)、增强型数据GSM环境(EDGE)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、无线局域网(LAN)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，并且还可包括用于各种其他目的的无源组件等。此外，其他组件1040也可与芯片相关组件1020和/或网络相关组件1030组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080等，但不限于此。例如，这些其他组件还可包括音频编解码器、视频编解码器、功率放大器、指南针、加速度计、陀螺仪、扬声器、大容量存储单元(例如，硬盘驱动器)、光盘(CD)驱动器、数字通用光盘(DVD)驱动器等。此外，可使用根据电子装置1000的类型等而用于各种用途的其他电子组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。
图2是根据示例的电子装置的示意性透视图。
参照图2，电子组件可以是例如智能电话1100。主板1110可容纳在智能电话1100中，并且各种电子组件1120可物理连接或电连接到主板1110。此外，可物理连接或电连接到主板1110或者可不物理连接或电连接到主板1110的其他电子组件(诸如，相机模块1130和/或扬声器1140)可容纳在智能电话1100中。电子组件1120中的一些可以是芯片相关组件(例如，半导体封装件1121)，但不限于此。半导体封装件1121可以是其中诸如半导体芯片或无源组件的器件安装在具有多层的嵌有电子组件的基板的形式的封装基板上的表面安装类型，但不限于此。另一方面，电子装置不必局限于智能电话1100，并且可以是如上所述的另一电子装置。
嵌有电子组件的基板
图3是根据示例的嵌有电子组件的基板的示意性截面图。
参照图3，根据示例的嵌有电子组件的基板包括：基底基板110；电子组件120，通过连接导体121嵌在基底基板110中；第一积聚结构130，设置在基底基板110的一侧上；第二积聚结构140，设置在基底基板110的另一侧上；第一钝化层150，设置在第一积聚结构130上；以及第二钝化层160，设置在第二积聚结构140上。如果需要，嵌有电子组件的基板还可包括电连接金属件(未示出)，电连接金属件设置在第一钝化层150和第二钝化层160中的每者的开口中。
在本说明书中，“设置在任何组件上”的含义不限于方向，而是指设置在任何组件的上侧或上表面上。在一些情况下，“设置在任何组件上”的含义可以是设置在任何组件的下侧或下表面上的情况。
基底基板110包括其中嵌有电子组件120的区域。基底基板可包括绝缘材料111、布线层112、过孔113和贯通过孔114。具体地，基底基板包括：第一布线层112A；第一绝缘材料111A，覆盖第一布线层112A；第二布线层112B，设置在第一绝缘材料111A上；第一过孔113A，贯穿第一绝缘材料111A，并且连接第二布线层112B和第一电子组件120A；第一贯通过孔114A，贯穿第一绝缘材料111A，并且连接第一布线层112A和第二布线层112B；第二绝缘材料111B，设置在第一绝缘材料111A上，并且覆盖第二布线层112B；第三布线层112C，设置在第二绝缘材料111B上；第二过孔113B，贯穿第二绝缘材料111B，并且连接第三布线层112C和第二电子组件120B；以及第二贯通过孔114B，贯穿第二绝缘材料111B，并且连接第二布线层112B和第三布线层112C。
第一电子组件120A通过第一连接导体121A安装在第一布线层112A上，并且被第一绝缘材料111A覆盖。此外，如上所述，第一电子组件120A可通过贯穿第一绝缘材料111A的第一过孔113A连接到第二布线层112B。在第一绝缘材料111A的与第一绝缘材料111A的其上设置有第二绝缘材料111B的一个表面背对的另一表面上，第一绝缘材料111A和第一布线层112A可共面。因此，第一布线层112A可暴露在第一绝缘材料111A上。
第二电子组件120B通过第二连接导体121B安装在第二布线层112B上，并且被第二绝缘材料111B覆盖。此外，如上所述，第二电子组件120B可通过贯穿第二绝缘材料111B的第二过孔113B连接到第三布线层112C。在第二绝缘材料111B的其上设置有第一绝缘材料111A的表面上，第二绝缘材料111B和第二布线层112B可共面。因此，第二布线层112B可暴露在第二绝缘材料111B上。
第一电子组件120A可通过第一连接导体121A通过表面安装技术(SMT)安装在第一布线层112A上。类似地，第二电子组件120B可通过第二连接导体121B通过表面安装技术(SMT)安装在第二布线层112B上。
第一电子组件120A和第二电子组件120B可通过第一过孔113A和第二布线层112B彼此连接。在这种情况下，如下所述，第一电子组件120A和第二电子组件120B可并联连接。第一过孔113A和第二布线层112B设置在第一电子组件120A与第二电子组件120B之间的高度处，使得第一电子组件120A和第二电子组件120B可直接连接，而不经过另一布线层。
第一电子组件120A和第二电子组件120B沿厚度方向设置。此时，第一电子组件120A和第二电子组件120B可以以这样的方式设置：第一电子组件120A和第二电子组件120B可在厚度方向上彼此叠置。例如，第一电子组件120A和第二电子组件120B在垂直于厚度方向上的平面上的投影可彼此重叠。此外，厚度方向可以为第一绝缘材料111A和第二绝缘材料111B的堆叠方向。
如附图中所示，第一电子组件120A和第二电子组件120B中的每者可以是多个电子组件。在这种情况下，多个第一电子组件120A可彼此间隔开预定距离。此外，多个第一电子组件120A之间的空间可利用第一绝缘材料111A填充，使得多个第一电子组件120A可通过第一绝缘材料111A彼此间隔开。此外，多个第二电子组件120B也可以以与上述多个第一电子组件120A的方式相同或相似的方式设置。此外，多个第一电子组件120A可被布置为在第一绝缘材料111A和第二绝缘材料111B的堆叠方向上分别与多个第二电子组件120B至少部分地叠置。
第一电子组件120A和第二电子组件120B可通过包括在第一积聚结构130中的布线层132A和132B连接到安装在嵌有电子组件的基板上的半导体封装件(未示出)。因此，可缩短第一电子组件120A和/或第二电子组件120B与半导体封装件(未示出)之间的电连接路径。此外，可显著降低电信号损耗等。
另一方面，通常，嵌在基板中的电子组件被嵌入为偏向其中安装有半导体封装件(未示出)的一侧，以面向半导体封装件(未示出)，从而缩短与安装在嵌有电子组件的基板上的半导体封装件(未示出)的信号路径。在这种情况下，基板可能由于具有其中安装电子组件的区域和其中未安装电子组件的区域而具有不对称结构，因此可能发生翘曲等。在根据本公开的示例的嵌有电子组件的基板的情况下，第一电子组件120A和第二电子组件120B不被嵌入为偏向安装半导体封装件(未示出)的一侧，而是在厚度方向上近似对称地嵌在基底基板110中。因此，可减小基板的翘曲。
另一方面，如下所述，第一电子组件120A和第二电子组件120B可以是各自具有电极的无源组件，例如，第一电子组件120A可包括主体120Ab和电极120Ap，第二电子组件120B可包括主体120Bb和电极120Bp。在这种情况下，第一电子组件120A的电极120Ap和第二电子组件120B的电极120Bp可通过基底基板110的第一过孔113A和第二布线层112B彼此连接。此外，第一电子组件120A的电极120Ap和第二电子组件120B的电极120Bp可并联连接。因此，可增加电子组件的电容和/或可减小ESL(等效串联电感)，并且可改善电源完整性(PI)特性。
图10示意性地示出了第一电子组件120A和第二电子组件120B的电路图。这里，第一电子组件120A的电容值和第二电子组件120B的电容值分别由C1和C2表示。如附图中所示，由于第一电子组件120A和第二电子组件120B彼此并联电连接，因此总电容值可增加到C1+C2。此时，如附图中所示，第一电子组件120A和第二电子组件120B中的每者被示出为多个电子组件。
第一积聚结构130可包括绝缘层131、布线层132和过孔133。具体地，第一积聚结构130包括：第一绝缘层131A；第一布线层132A，设置在第一绝缘层131A上；第一过孔133A，贯穿第一绝缘层131A，并且使第一布线层132A和基底基板110的第三布线层112C彼此连接；第二绝缘层131B，设置在第一绝缘层131A上；第二布线层132B，设置在第二绝缘层131B上；以及第二过孔133B，贯穿第二绝缘层131B，并且连接第二布线层132B和第一布线层132A。
第二积聚结构140可包括绝缘层141、布线层142和过孔143。具体地，第二积聚结构140包括：第一绝缘层141A；第一布线层142A，设置在第一绝缘层141A上；第一过孔143A，贯穿第一绝缘层141A，并且使第一布线层142A和基底基板110的第一布线层112A彼此连接；第二绝缘层141B，设置在第一绝缘层141A上；第二布线层142B，设置在第二绝缘层141B上；以及第二过孔143B，贯穿第二绝缘层141B，并且连接第二布线层142B和第一布线层142A。
在下文中，将更加详细地描述根据示例的嵌有电子组件的基板的每个构造。
如上所述，基底基板110包括：第一布线层112A；第一绝缘材料111A，覆盖第一布线层112A；第二布线层112B，设置在第一绝缘材料111A上；第一过孔113A，贯穿第一绝缘材料111A，并且连接第二布线层112B和第一电子组件120A；第一贯通过孔114A，贯穿第一绝缘材料111A，并且连接第一布线层112A和第二布线层112B；第二绝缘材料111B，设置在第一绝缘材料111A上，并且覆盖第二布线层112B；第三布线层112C，设置在第二绝缘材料111B上；第二过孔113B，贯穿第二绝缘材料111B，并且连接第三布线层112C和第二电子组件120B；以及第二贯通过孔114B，贯穿第二绝缘材料111B，并且连接第二布线层112B和第三布线层112C。
然而，基底基板110的结构不限于此，并且本领域技术人员可根据需要而改变基底基板110。例如，包括在基底基板110中的绝缘材料层、布线层和/或过孔的数量可多于或少于附图中所示的数量。
第一绝缘材料111A和第二绝缘材料111B中的每者的形成材料没有特别限制，并且可使用任意材料，只要该材料具有绝缘性质即可。例如，可使用热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺)或其中热固性树脂或热塑性树脂进一步包含增强材料(诸如，无机填料和/或玻璃布(玻璃纤维、玻璃织物))的树脂(例如，半固化片(PPG)、ABF(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)等)。如果需要，可使用感光介电(PID)树脂。
第一绝缘材料111A和第二绝缘材料111B的形成材料可彼此相同或彼此不同。此外，第一绝缘材料111A的厚度和第二绝缘材料111B的厚度可彼此相同或者可彼此不同。
根据第一绝缘材料111A和第二绝缘材料111B的材料、工艺等，可使第一绝缘材料111A与第二绝缘材料111B之间的边界无法辨别。例如，在层叠工艺期间使第一绝缘材料111A和第二绝缘材料111B彼此一体化，或者使边界表面不清晰，因此可能难以在视觉上检查成品的嵌有电子组件的基板结构的第一绝缘材料111A与第二绝缘材料111B之间的边界表面。
用于形成第一布线层112A、第二布线层112B和第三布线层112C的材料的示例包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一布线层112A、第二布线层112B和第三布线层112C中的每个可根据设计执行各种功能。例如，可包括诸如接地(GND)图案、电力(PWR)图案、信号(S)图案等的布线图案。在这种情况下，信号(S)图案包括除了接地(GND)图案和电力(PWR)图案之外的各种信号图案(例如，数据信号图案)。此外，包括过孔焊盘等。
用于形成第一过孔113A和第二过孔113B的材料的示例包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一过孔113A和第二过孔113B中的每个可利用导电材料完全填充，或者使导电材料沿着通路孔的壁形成以形成第一过孔113A和第二过孔113B。在过孔通过使导电材料沿着通路孔的壁形成而形成的情况下，通路孔的内部可利用绝缘材料填充。此外，可使用本领域已知的全部形状(诸如，锥形形状和圆柱形形状)作为第一过孔113A和第二过孔113B中的每个的形状。
第一过孔113A可具有与连接到第一过孔113A的第二布线层112B一体化的结构。第二过孔113B可具有与连接到第二过孔113B的第三布线层112C一体化的结构。
用于形成第一贯通过孔114A和第二贯通过孔114B的材料的示例包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一贯通过孔114A和第二贯通过孔114B中的每个可通过利用导电材料完全填充通路孔而形成，或者可通过使导电材料沿着通路孔的壁形成而形成。当导电材料沿着通路孔的壁形成时，在形成第一贯通过孔114A或第二贯通过孔114B时，如附图中所示，可利用绝缘材料填充通路孔的内部。此外，可应用本领域已知的全部形状(诸如，锥形形状和圆柱形形状)作为第一贯通过孔114A和第二贯通过孔114B中的每个的形状。
第一贯通过孔114A可具有与连接到第一贯通过孔114A的第二布线层112B一体化的结构。第二贯通过孔114B可具有与连接到第二贯通过孔114B的第三布线层112C一体化的结构。
第一电子组件120A和第二电子组件120B中的每个可以是具有电极的片式电容器。例如，第一电子组件120A和第二电子组件120B可以是多层陶瓷电容器(MLCC)，但不限于此。此外，如上所述，第一电子组件120A的电极120Ap和第二电子组件120B的电极120Bp可并联电连接。例如，第一电子组件120A和第二电子组件120B中的每个可包括第一电极和第二电极，并且第一电子组件120A的第一电极和第二电子组件120B的第一电极可彼此连接，第一电子组件120A的第二电极和第二电子组件120B的第二电极可彼此连接。
然而，实施例不限于此，并且第一电子组件120A和第二电子组件120B中的每个可以是诸如电感器的无源组件，并且可以是诸如集成电路(IC)或半导体芯片的有源组件。
第一连接导体121A和第二连接导体121B中的每个可包括焊料或导电膏。然而，本发明不限于此，并且可使用任意材料作为用于形成第一连接导体121A和第二连接导体121B中的每个的材料。
如上所述，第一积聚结构130包括：第一绝缘层131A；第一布线层132A，设置在第一绝缘层131A上；第一过孔133A，贯穿第一绝缘层131A，并且使第一布线层132A和基底基板110的第三布线层112C彼此连接；第二绝缘层131B，设置在第一绝缘层131A上；第二布线层132B，设置在第二绝缘层131B上；以及第二过孔133B，贯穿第二绝缘层131B，并且连接第二布线层132B和第一布线层132A。
然而，第一积聚结构130的结构不限于此，并且本领域技术人员可根据需要而改变。例如，包括在第一积聚结构130中的绝缘层、布线层和/或过孔的数量可多于或少于附图中所示的数量。
第一绝缘层131A和第二绝缘层131B中的每者的形成材料没有特别限制，并且可使用任意材料，只要该材料具有绝缘性质即可。例如，可使用热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺)或其中热固性树脂或热塑性树脂进一步包含增强材料(诸如，无机填料和/或玻璃布(玻璃纤维、玻璃织物))的树脂(例如，半固化片(PPG)、ABF(AjinomotoBuild-up Film)、FR-4、双马来酰亚胺三嗪(BT)等)。如果需要，可使用感光介电(PID)树脂。
根据第一绝缘层131A和第二绝缘层131B中的每者的材料和工艺，可使第一绝缘层131A与第二绝缘层131B之间的边界无法辨别。例如，因为使第一绝缘层131A和第二绝缘层131B彼此一体化或者使它们之间的界面不清晰，所以可能难以在视觉上确定成品的嵌有电子组件的基板结构的第一绝缘层131A与第二绝缘层131B之间的边界表面。
此外，根据第一绝缘层131A和第二绝缘材料111B的材料和工艺，可使第一绝缘层131A与第二绝缘材料111B之间的边界无法辨别。例如，因为使第一绝缘层131A和第二绝缘材料111B彼此一体化或者使界面不清晰，所以可能难以在视觉上检查嵌有电子组件的基板结构的第一绝缘层131A与第二绝缘材料111B之间的边界表面。
第一绝缘层131A的厚度和第二绝缘层131B的厚度可分别小于基底基板110的其中嵌有电子组件120的第一绝缘材料111A和第二绝缘材料111B中的每个的厚度。
可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料作为用于形成第一布线层132A和第二布线层132B中的每者的材料。第一布线层132A和第二布线层132B中的每个可根据设计执行各种功能。例如，第一布线层132A和第二布线层132B可包括诸如接地(GND)图案、电力(PWR)图案、信号(S)图案等的布线图案。在这种情况下，信号(S)图案包括除了接地(GND)图案和电力(PWR)图案之外的各种信号图案(例如，数据信号图案)。此外，第一布线层132A和第二布线层132B包括过孔焊盘等。
用于形成第一过孔133A和第二过孔133B的材料包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一过孔133A和第二过孔133B中的每个可利用导电材料完全填充，或者使导电材料沿着通路孔的壁形成从而形成第一过孔133A和第二过孔133B。当过孔通过使导电材料沿着通路孔的壁形成而形成时，通路孔的内部可利用绝缘材料填充。此外，本领域已知的全部形状(诸如，锥形形状和圆柱形形状)可应用于第一过孔133A和第二过孔133B中的每个的形状。
第一过孔133A可具有与连接到第一过孔133A的第一布线层132A一体化的结构。第二过孔133B可具有与连接到第二过孔133B的第二布线层132B一体化的结构。
如上所述，第二积聚结构140包括：第一绝缘层141A；第一布线层142A，设置在第一绝缘层141A上；第一过孔143A，贯穿第一绝缘层141A，并且使第一布线层142A和基底基板110的第一布线层112A彼此连接；第二绝缘层141B，设置在第一绝缘层141A上；第二布线层142B，设置在第二绝缘层141B上；以及第二过孔143B，贯穿第二绝缘层141B，并且连接第二布线层142B和第一布线层142A。
然而，第二积聚结构140的结构不限于此，并且本领域技术人员可根据需要而改变。例如，包括在第二积聚结构140中的绝缘层、布线层和/或过孔的数量可多于或少于附图中所示的数量。
用于形成第一绝缘层141A和第二绝缘层141B中的每者的材料没有特别限制，并且可使用任意材料，只要该材料具有绝缘性质即可。例如，可使用热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺)或其中热固性树脂或热塑性树脂进一步包含增强材料(诸如，无机填料和/或玻璃布(玻璃纤维、玻璃织物))的树脂(例如，半固化片(PPG)、ABF(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)等)。如果需要，可使用感光介电(PID)树脂。
根据第一绝缘层141A和第二绝缘层141B的材料和工艺，可使第一绝缘层141A与第二绝缘层141B之间的边界无法辨别。例如，因为在层叠工艺期间使第一绝缘层141A和第二绝缘层141B彼此一体化或者使第一绝缘层141A与第二绝缘层141B之间的界面不清晰，所以可能难以在视觉上识别成品的嵌有电子组件的基板结构中的第一绝缘层141A与第二绝缘层141B之间的界面。
此外，根据第一绝缘层141A和第一绝缘材料111A的材料和工艺，也可使第一绝缘层141A与第一绝缘材料111A之间的边界无法辨别。例如，在层叠工艺期间，可使第一绝缘层141A和第一绝缘材料111A彼此一体化或者可使它们之间的界面变得不清晰，因此可能难以在视觉上确定成品的嵌有电子组件的基板结构中的第一绝缘层141A与第一绝缘材料111A之间的界面。
第一绝缘层141A的厚度和第二绝缘层141B的厚度可分别小于基底基板110的其中嵌有电子组件120的第一绝缘材料111A和第二绝缘材料111B中的每个的厚度。
可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料作为用于形成第一布线层142A和第二布线层142B中的每者的材料。第一布线层142A和第二布线层142B中的每个可根据设计执行各种功能。例如，第一布线层142A和第二布线层142B可包括诸如接地(GND)图案、电力(PWR)图案、信号(S)图案等的布线图案。在这种情况下，信号(S)图案包括除了接地(GND)图案和电力(PWR)图案之外的各种信号图案(例如，数据信号图案)。此外，第一布线层142A和第二布线层142B包括过孔焊盘等。
用于形成第一过孔143A和第二过孔143B的材料包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一过孔143A和第二过孔143B中的每个可利用导电材料完全填充，或者第一过孔143A和第二过孔143B可通过使导电材料沿着通路孔的壁形成而形成。在过孔通过使导电材料沿着通路孔的壁形成而形成的情况下，通路孔的内部可利用绝缘材料填充。此外，本领域已知的任意形状可用作第一过孔143A和第二过孔143B中的每个的形状。
第一过孔143A可具有与连接到第一过孔143A的第一布线层142A一体化的结构。第二过孔143B可具有与连接到第二过孔143B的第二布线层142B一体化的结构。
第一钝化层150和第二钝化层160可保护根据示例的嵌有电子组件的基板的内部结构免受外部的物理和化学损坏等。第一钝化层150和第二钝化层160可包括热固性树脂和无机填料。例如，第一钝化层150和第二钝化层160中的每者可以是ABF层，但不限于此。例如，第一钝化层150和第二钝化层160中的每者可以是已知的感光绝缘层(例如，SR(阻焊剂)层)。第一钝化层150和第二钝化层160可包括相同种类的材料并且可具有彼此基本上相同的厚度，但不限于此。例如，第一钝化层150和第二钝化层160可具有不同的厚度。
第一钝化层150可具有使第一积聚结构130的第二布线层132B的至少一部分暴露的一个或更多个开口(未示出)。此外，第二钝化层160可具有使第二积聚结构140的第二布线层142B的至少一部分暴露的一个或更多个开口(未示出)。在这种情况下，可在第二布线层132B和142B中的每者的暴露的部分上形成表面处理层。表面处理层可通过例如镀金、镀锡、镀银、镀镍等形成。如果需要，第一钝化层150和第二钝化层160中的每者的开口可包括多个通路孔。
图4A至图8示意性地示出了根据示例的制造嵌有电子组件的基板的工艺。
参照图4A和图4B，在载体膜210(诸如，可拆卸的载体膜(DCF))上形成镀层112AC，并且进行图案化以在种子层112AS上形成第一布线层112A。接下来，参照图4C和图4D，通过第一连接导体121A(诸如，焊料等)将第一电子组件120A设置在第一布线层112A上，并且利用第一绝缘材料111A密封第一电子组件120A。
第一布线层112A可通过已知的方法形成。例如，可使用溅射、减成、加成、半加成工艺(SAP)、改进的半加成工艺(MSAP)等。
第一绝缘材料111A可通过已知的方法形成。例如，可使用如下方法形成第一绝缘材料111A：使用已知的层叠方法层叠用于形成第一绝缘材料111A的前体然后固化的方法，或通过已知的涂覆方法涂覆前体材料然后固化的方法。
第一连接导体121A可通过已知的方法形成。例如，可通过通过丝网印刷法、分配器(dispenser)法等涂覆焊料等形成第一连接导体121A。
参照图5A至图5C，形成第一过孔113A、第一贯通过孔114A和第二布线层112B。此外，通过第二连接导体121B(诸如，焊料)将第二电子组件120B设置在第二布线层112B上，并且利用第二绝缘材料111B密封第二电子组件120B。这些形成方法如上所述。
参照图6A至图6C，形成第二过孔113B、第二贯通过孔114B和第三布线层112C。此外，剥离载体膜210并且通过诸如蚀刻的方法去除种子层112AS。
参照图7A和图7B，分别形成第一积聚结构130的第一绝缘层131A、第一过孔133A和第一布线层132A以及第二积聚结构140的第一绝缘层141A、第一过孔143A和第一布线层142A。此外，分别形成第一积聚结构130的第二绝缘层131B、第二过孔133B和第二布线层132B以及第二积聚结构140的第二绝缘层141B、第二过孔143B和第二布线层142B。这些形成方法也如上所述。
参照图8，形成第一钝化层150和第二钝化层160。
第一钝化层150和第二钝化层160中的每者也可通过已知的方法形成。例如，可使用层叠第一钝化层150和第二钝化层160中的每者的前体并且后固化的方法或涂覆用于形成钝化层的材料然后固化的方法。
图9是其中半导体封装件安装在根据示例的嵌有电子组件的基板上的电子封装件的示例的示意性截面图。
参照附图，在使用上述根据本公开的嵌有电子组件的基板的情况下，半导体封装件300通过电连接金属件310安装在嵌有电子组件的基板上，其中嵌入的电子组件120可通过相对短的电路径电连接到包括在半导体封装件300中的半导体芯片(未示出)。
此外，半导体封装件300可具有其中半导体芯片(未示出)安装在单独的中介基板上并被封装的形式，但不限于此。
半导体芯片(未示出)可以是专用集成电路(ASIC)和/或高带宽存储器(HBM)，但不限于此。
电连接金属件310可利用低熔点金属(例如，含锡(Sn)的合金或锡(Sn))制成。更具体地，电连接金属件310可利用焊料等形成，但这仅是示例，并且材料不特别限制于此。
此外，如果需要，电连接金属件310可利用底部填充树脂固定。
另一方面，嵌有电子组件的基板可通过单独的电连接金属件410安装在诸如主板的基板400上。
如以上所阐述的，根据实施例，可提供一种具有缩短的电连接路径的嵌有电子组件的基板。
可提供一种由于电子组件的电容的增加和/或等效串联电感(ESL)的降低而具有改善的电源完整性(PI)特性的嵌有电子组件的基板。
可提供一种减小翘曲的嵌有电子组件的基板。
尽管本公开包括具体示例，但是对本领域普通技术人员来说将明显的是，在不脱离权利要求及其等同物的精神和范围的情况下，可在这些示例中做出形式上和细节上的各种改变。在此描述的示例将仅被认为是描述性的意义，而不是出于限制的目的。每个示例中的特征或方面的描述将被认为是可适用于其他示例中的类似的特征或方面。如果以不同的顺序执行描述的技术，和/或如果以不同的方式组合描述的系统、架构、装置或电路中的组件和/或用其他组件或它们的等同物替换或补充描述的系统、架构、装置或电路中的组件，则可获得合适的结果。因此，本公开的范围不由具体实施方式限定，而是由权利要求及其等同物来限定，并且在权利要求及其等同物的范围内的所有变型将被解释为包括在本公开中。

Claims (20)

1.一种嵌有电子组件的基板，包括：
第一布线层；
第一电子组件，设置在所述第一布线层上；
第一绝缘材料，覆盖所述第一布线层和所述第一电子组件中的每者的至少一部分；
第二布线层，设置在所述第一绝缘材料上；
第二电子组件，设置在所述第二布线层上，并且以电并联连接的方式连接到所述第一电子组件；
第二绝缘材料，设置在所述第一绝缘材料上，并且覆盖所述第二布线层和所述第二电子组件中的每者的至少一部分；以及
第一过孔，贯穿所述第一绝缘材料，并且连接所述第一电子组件和所述第二布线层。
2.根据权利要求1所述的嵌有电子组件的基板，其中，所述第一电子组件通过第一连接导体安装在所述第一布线层上，并且
所述第二电子组件通过第二连接导体安装在所述第二布线层上。
3.根据权利要求2所述的嵌有电子组件的基板，其中，所述第一连接导体和所述第二连接导体均包括焊料。
4.根据权利要求1所述的嵌有电子组件的基板，其中，所述第二布线层在所述第一绝缘材料和所述第二绝缘材料的堆叠方向上布置在所述第一电子组件与所述第二电子组件之间。
5.根据权利要求1所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括贯通过孔，所述贯通过孔贯穿所述第一绝缘材料并且连接所述第一布线层和所述第二布线层。
6.根据权利要求1所述的嵌有电子组件的基板，其中，所述第一电子组件和所述第二电子组件中的每者包括具有电极的电容器。
7.根据权利要求6所述的嵌有电子组件的基板，其中，所述第一电子组件和所述第二电子组件中的每者包括第一电极和第二电极，
所述第一电子组件的第一电极连接到所述第二电子组件的第一电极，并且
所述第一电子组件的第二电极连接到所述第二电子组件的第二电极。
8.根据权利要求1所述的嵌有电子组件的基板，其中，所述第一电子组件和所述第二电子组件分别被设置为多个第一电子组件和多个第二电子组件，
其中，所述多个第一电子组件被布置为彼此间隔开预定距离，并且
其中，所述多个第二电子组件被布置为彼此间隔开预定距离。
9.根据权利要求1所述的嵌有电子组件的基板，其中，所述第二电子组件被布置为在所述第一绝缘材料和所述第二绝缘材料的堆叠方向上与所述第一电子组件叠置。
10.根据权利要求1所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括第三布线层，所述第三布线层设置在所述第二绝缘材料上并且连接到所述第二电子组件。
11.根据权利要求10所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括第二过孔，所述第二过孔贯穿所述第二绝缘材料并且连接所述第二电子组件和所述第三布线层。
12.根据权利要求10所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括贯通过孔，所述贯通过孔贯穿所述第二绝缘材料并且连接所述第二布线层和所述第三布线层。
13.根据权利要求10所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括：
第一积聚结构，设置在所述第二绝缘材料上，并且包括第一绝缘层和第四布线层；以及
第二积聚结构，设置在所述第一绝缘材料上，并且包括第二绝缘层和第五布线层，
其中，所述第四布线层连接到所述第三布线层，并且
所述第五布线层连接到所述第一布线层。
14.根据权利要求13所述的嵌有电子组件的基板，其中，所述第四布线层设置在所述第一绝缘层上，并且通过第三过孔连接到所述第三布线层，并且
所述第五布线层设置在所述第二绝缘层上，并且通过第四过孔连接到所述第一布线层。
15.根据权利要求13所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括第一钝化层和第二钝化层，所述第一钝化层和所述第二钝化层分别设置在所述第一积聚结构和所述第二积聚结构上。
16.根据权利要求13所述的嵌有电子组件的基板，其中，所述第一绝缘层的厚度和所述第二绝缘层的厚度分别小于所述第一绝缘材料和所述第二绝缘材料中的每个的厚度。
17.根据权利要求1所述的嵌有电子组件的基板，其中，所述第一绝缘材料和所述第一布线层在所述第一绝缘材料的与所述第一绝缘材料和所述第二绝缘材料之间的界面表面相对的表面上彼此共面。
18.一种电子封装件，包括：
根据权利要求1-17中的任一项所述的嵌有电子组件的基板；
半导体封装件，通过至少一个第一电连接金属件安装在所述嵌有电子组件的基板上；以及
主板，所述嵌有电子组件的基板通过至少一个第二电连接金属件安装在所述主板上。
19.一种嵌有电子组件的基板，包括：
第一绝缘材料，包围一个或更多个第一电子组件；以及
第二绝缘材料，设置在所述第一绝缘材料上，并且包围一个或更多个第二电子组件，
其中，所述一个或更多个第一电子组件连接到布置在所述第一绝缘材料的一侧上的第一布线层，
所述一个或更多个第二电子组件连接到布置在所述第一绝缘材料的另一侧上的第二布线层，
所述一个或更多个第一电子组件通过过孔连接到所述第二布线层，并且
所述一个或更多个第一电子组件被布置为在所述第一绝缘材料和所述第二绝缘材料的堆叠方向上分别与所述一个或更多个第二电子组件至少部分地叠置。
20.根据权利要求19所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括贯通过孔，所述贯通过孔贯穿所述第一绝缘材料并且连接所述第一布线层和所述第二布线层。
CN202010365669.6A 2019-12-16 2020-04-30 嵌有电子组件的基板及电子封装件 Pending CN112996241A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190167953A KR20210076584A (ko) 2019-12-16 2019-12-16 전자부품 내장기판
KR10-2019-0167953 2019-12-16

Publications (1)

Publication Number Publication Date
CN112996241A true CN112996241A (zh) 2021-06-18

Family

ID=76320711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010365669.6A Pending CN112996241A (zh) 2019-12-16 2020-04-30 嵌有电子组件的基板及电子封装件

Country Status (3)

Country Link
US (1) US11284515B2 (zh)
KR (1) KR20210076584A (zh)
CN (1) CN112996241A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751554B (zh) * 2020-05-12 2022-01-01 台灣愛司帝科技股份有限公司 影像顯示器及其拼接式電路承載與控制模組
KR20220005236A (ko) 2020-07-06 2022-01-13 삼성전기주식회사 전자부품 내장기판

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060134907A1 (en) * 2003-07-04 2006-06-22 Haruhiko Ikeda Process for substrate incorporating component
US20070035015A1 (en) * 2005-08-15 2007-02-15 Shih-Ping Hsu Stack structure with semiconductor chip embedded in carrier
US20090115047A1 (en) * 2007-10-10 2009-05-07 Tessera, Inc. Robust multi-layer wiring elements and assemblies with embedded microelectronic elements
KR101155624B1 (ko) * 2010-09-24 2012-06-13 주식회사 심텍 임베디드 인쇄회로기판 및 제조방법
US20160219709A1 (en) * 2015-01-22 2016-07-28 Samsung Electro-Mechanics Co., Ltd. Embedded board and method of manufacturing the same
US20170231094A1 (en) * 2016-02-10 2017-08-10 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
US20180145033A1 (en) * 2016-11-23 2018-05-24 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101084526B1 (ko) 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
JP2008305937A (ja) * 2007-06-07 2008-12-18 Panasonic Corp 電子部品内蔵モジュールおよびその製造方法
JP5287220B2 (ja) 2008-12-24 2013-09-11 株式会社村田製作所 部品内蔵基板の製造方法
JP5229401B2 (ja) * 2009-12-09 2013-07-03 株式会社村田製作所 電子部品内蔵樹脂基板および電子回路モジュール
US8754514B2 (en) * 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
KR101906408B1 (ko) * 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP6373605B2 (ja) * 2014-03-05 2018-08-15 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
JP6423313B2 (ja) * 2015-05-26 2018-11-14 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060134907A1 (en) * 2003-07-04 2006-06-22 Haruhiko Ikeda Process for substrate incorporating component
US20070035015A1 (en) * 2005-08-15 2007-02-15 Shih-Ping Hsu Stack structure with semiconductor chip embedded in carrier
US20090115047A1 (en) * 2007-10-10 2009-05-07 Tessera, Inc. Robust multi-layer wiring elements and assemblies with embedded microelectronic elements
KR101155624B1 (ko) * 2010-09-24 2012-06-13 주식회사 심텍 임베디드 인쇄회로기판 및 제조방법
US20160219709A1 (en) * 2015-01-22 2016-07-28 Samsung Electro-Mechanics Co., Ltd. Embedded board and method of manufacturing the same
US20170231094A1 (en) * 2016-02-10 2017-08-10 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
US20180145033A1 (en) * 2016-11-23 2018-05-24 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Also Published As

Publication number Publication date
US20210185822A1 (en) 2021-06-17
US11284515B2 (en) 2022-03-22
KR20210076584A (ko) 2021-06-24

Similar Documents

Publication Publication Date Title
KR20170112907A (ko) 팬-아웃 반도체 패키지
CN112992883A (zh) 嵌有电子组件的基板
CN113038705A (zh) 嵌有电子组件的基板
CN112996241A (zh) 嵌有电子组件的基板及电子封装件
US10939556B1 (en) Electronic component embedded substrate
CN112420626A (zh) 嵌有电子组件的基板
US11758655B2 (en) Printed circuit board
US11658417B2 (en) Antenna substrate
CN114698226A (zh) 天线板及包括该天线板的天线模块
CN112992844A (zh) 电子组件嵌入式基板
CN112996222A (zh) 嵌有电子组件的基板
CN112153803A (zh) 印刷电路板及包括该印刷电路板的电子装置
US11715680B2 (en) Printed circuit board
US11099606B2 (en) Printed circuit board, display device comprising the same, and manufacturing method for the same
US11856701B2 (en) Printed circuit board
US11903129B2 (en) Printed circuit board
US20220210913A1 (en) Printed circuit board
US20230199955A1 (en) Printed circuit board
CN115942589A (zh) 印刷电路板和包括该印刷电路板的电子组件封装件
CN113365414A (zh) 印刷电路板和模块
CN115707184A (zh) 印刷电路板
CN114727480A (zh) 印刷电路板
CN116266971A (zh) 印刷电路板和用于制造该印刷电路板的方法
CN116207088A (zh) 半导体封装件
CN116072635A (zh) 嵌有电子组件的基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination