CN115942589A - 印刷电路板和包括该印刷电路板的电子组件封装件 - Google Patents

印刷电路板和包括该印刷电路板的电子组件封装件 Download PDF

Info

Publication number
CN115942589A
CN115942589A CN202210271716.XA CN202210271716A CN115942589A CN 115942589 A CN115942589 A CN 115942589A CN 202210271716 A CN202210271716 A CN 202210271716A CN 115942589 A CN115942589 A CN 115942589A
Authority
CN
China
Prior art keywords
layer
circuit board
printed circuit
insulating body
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210271716.XA
Other languages
English (en)
Inventor
郑求雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN115942589A publication Critical patent/CN115942589A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供了一种印刷电路板和包括该印刷电路板的电子组件封装件，所述印刷电路板包括具有彼此相对的一个表面和另一表面的绝缘主体、分别设置在所述绝缘主体的所述一个表面和所述另一表面上的第一布线层和第二布线层、设置在所述绝缘主体的所述一个表面上并覆盖所述第一布线层的至少一部分的种子层以及覆盖所述绝缘主体的侧表面并连接到所述第一布线层和所述第二布线层的屏蔽层。

Description

印刷电路板和包括该印刷电路板的电子组件封装件
本申请要求于2021年10月6日在韩国知识产权局提交的第10-2021-0132144号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
本公开涉及一种印刷电路板和包括该印刷电路板的电子组件封装件。
背景技术
随着信息和通信技术的发展，各种电子装置的性能不断提高，电磁干扰屏蔽技术随着产品变得更小和更轻而正受到更多的关注。对改善诸如毫米波等的高频域中的通信稳定性和效率的屏蔽技术的兴趣正在增加。
对电磁干扰(EMI)的研究正在积极进行，并且最具代表性和最容易的方法是应用金属屏蔽罩。然而，为了应用这样的屏蔽罩，需要印刷电路板中的额外空间，并且从印刷电路板的侧表面和下表面无法实现完美的屏蔽。此外，共形屏蔽(conformal shielding)方法也需要在封装件安装之后的附加工艺，这在实现完美的屏蔽和应用屏蔽工艺中也存在问题。
发明内容
提供本发明内容以按照简化的形式对所选择的发明构思进行介绍，并且在下面的具体实施方式中进一步描述所述发明构思。本发明内容既不意在限定所要求保护的主题的关键特征或必要特征，也不意在用于帮助确定所要求保护的主题的范围。
本公开的一方面在于提供一种具有嵌入式迹线基板(ETS)结构并且有利于电磁波屏蔽的印刷电路板和包括该印刷电路板的电子组件封装件。
本公开的另一方面在于提供一种具有覆盖印刷电路板的侧表面的屏蔽层以有利于电磁波屏蔽的印刷电路板和包括该印刷电路板的电子组件封装件。
根据本公开的一方面，一种印刷电路板包括：绝缘主体，具有彼此相对的一个表面和另一表面；第一布线层和第二布线层，分别设置在所述绝缘主体的所述一个表面和所述另一表面上；种子层，设置在所述绝缘主体的所述一个表面上并覆盖所述第一布线层的至少一部分；以及屏蔽层，覆盖所述绝缘主体的侧表面并连接到所述第一布线层和所述第二布线层。
根据本公开的一方面，一种电子组件封装件包括：印刷电路板，包括具有彼此相对的一个表面和另一表面的绝缘主体、设置在所述绝缘主体的所述一个表面上的第一布线层、设置在所述绝缘主体的所述一个表面上并覆盖所述第一布线层的至少一部分的种子层、以及覆盖所述绝缘主体的侧表面的第一屏蔽层；电子组件，设置在所述绝缘主体的所述一个表面上；以及第二屏蔽层，设置在所述绝缘主体的所述一个表面上，连接到所述第一屏蔽层，并且包围所述电子组件。
根据本公开的一方面，一种印刷电路板包括：绝缘主体；导电层，设置在所述绝缘主体的一个表面上并且包括从所述绝缘主体的边缘朝向所述绝缘主体的内部延伸的图案；过孔，设置在所述绝缘主体中并连接到所述图案；以及屏蔽层，覆盖所述绝缘主体的第一侧表面并连接到所述图案。所述图案包括从所述绝缘主体的边缘朝向所述过孔顺序设置的具有第一厚度的第一部分、具有第二厚度的第二部分和具有第三厚度的第三部分。所述第一厚度和所述第三厚度中的每个小于所述第二厚度。
附图说明
通过以下结合附图的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示意性地示出电子装置系统的示例的框图；
图2是示意性地示出电子装置的示例的立体图；
图3是示意性地示出印刷电路板的示例的截面图；
图4至图18是示意性地示出制造图3的印刷电路板的示例的截面图；
图19是示意性地示出电子组件封装件的示例的截面图；以及
图20是示意性地示出电子组件封装件的另一示例的截面图。
具体实施方式
提供以下具体实施方式以帮助读者获得对这里描述的方法、设备和/或系统的全面理解。然而，这里描述的方法、设备和/或系统的各种改变、修改和等同方案对于本领域普通技术人员将是易于理解的。这里描述的操作顺序仅仅是示例，并且不限于这里阐述的示例，而是除了必须以特定顺序发生的操作之外，可做出对于本领域普通技术人员将易于理解的改变。此外，为了提高清楚性和简洁性，可省略对本领域普通技术人员将是公知的功能和构造的描述。
这里描述的特征可以以不同的形式体现，并且将不被解释为局限于这里描述的示例。更确切的说，已经提供这里描述的示例，使得本公开将是彻底的和完整的，并且将向本领域普通技术人员充分传达本公开的范围。
这里，注意的是，关于实施例或示例的术语“可”的使用(例如，关于实施例或示例可包括或实现什么)意味着存在包括或实现这样的特征的至少一个实施例或示例，并不限于所有示例或实施例包括或实现这样的特征。
在整个说明书中，当诸如层、区域或基板的要素被描述为“在”另一要素“上”、“连接到”另一要素或“结合到”另一要素时，所述要素可直接“在”所述另一要素“上”、“连接到”所述另一要素或“结合到”所述另一要素，或者可存在介于它们之间的一个或更多个其他要素。相比之下，当要素被描述为“直接在”另一要素“上”、“直接连接到”另一要素或“直接结合到”另一要素时，不存在介于它们之间的其他要素。
如这里所使用的，术语“和/或”包括相关所列项中的任意一个或任何两个或更多个的任意组合。
尽管可在这里使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不受这些术语的限制。更确切的说，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例的教导的情况下，这里描述的示例中所称的第一构件、第一组件、第一区域、第一层或第一部分也可被称为第二构件、第二组件、第二区域、第二层或第二部分。
为了便于描述，这里可使用诸如“上方”、“上部”、“下方”和“下部”的空间相对术语来描述如附图中所示的一个要素与另一要素的关系。这样的空间相对术语除了包含附图中所描绘的方位之外还意图包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为相对于另一要素位于“上方”或“上部”的要素于是将相对于另一要素位于“下方”或“下部”。因此，术语“上方”根据装置的空间方位而包含“上方”和“下方”两种方位。装置也可以以其他方式(例如，旋转90度或处于其他方位)定位，并且这里使用的空间相对术语将被相应地解释。
这里使用的术语仅用于描述各种示例，并且将不用于限制本公开。除非上下文另外清楚地指出，否则单数形式也意图包括复数形式。术语“包含”、“包括”和“具有”列举存在所陈述的特征、数量、操作、构件、要素和/或它们的组合，但不排除存在或添加一个或更多个其他特征、数量、操作、构件、要素和/或它们的组合。
由于制造技术和/或公差，可能发生附图中所示的形状的变化。因此，这里描述的示例不限于附图中所示的特定形状，而是包括在制造期间发生的形状变化。
这里描述的示例的特征可以以如在获得对本申请的公开内容的理解之后将是易于理解的各种方式组合。此外，尽管这里描述的示例具有各种构造，但是在理解本申请的公开内容之后将是易于理解的其他构造也是可行的。
附图可能未按比例绘制，并且为了清楚、说明和便利起见，可夸大附图中的要素的相对尺寸、比例和描绘。
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可物理连接或电连接到芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到下面将要描述的其他电子组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模数转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，并且还可包括除了这些芯片之外其他类型的芯片相关组件。另外，芯片相关组件1020可彼此组合。芯片相关组件1020可具有包括上述芯片的封装件形式。
网络相关组件1030可包括与诸如以下协议兼容或者根据诸如以下协议通信的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进仅数据(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议、5G协议以及在上述协议之后指定的任何其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括与各种其他无线标准或协议或者有线标准或协议兼容或者根据各种其他无线标准或协议或者有线标准或协议通信的组件。另外，网络相关组件1030可与芯片相关组件1020组合并且设置为封装件的形式。
其他组件1040可包括高频率电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)组件、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他用途的、呈片组件形式的无源元件等。另外，其他组件1040可与芯片相关组件1020和/或网络相关组件1030组合并且设置为封装件的形式。
根据电子装置1000的类型，电子装置1000可包括可物理连接和/或电连接到主板1010或者可不物理和/或不电连接到主板1010的其他电子组件。其他电子组件的示例包括相机1050、天线1060、显示器1070、电池1080等。然而，这些其他电子组件不限于此，并且可包括音频编解码器、视频编解码器、功率放大器、指南针、加速度计、陀螺仪、扬声器、大容量存储装置(例如，硬盘驱动器)、光盘(CD)、数字通用光盘(DVD)等。除此之外，电子装置1000还可根据电子装置1000的类型而包括用于各种目的的其他电子组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而是可以是处理数据的任何其他电子装置。
图2是示出电子装置的示例的示意性立体图。
参照图2，电子装置可以是例如智能电话1100。主板1110容纳在智能电话1100内部，并且各种电子组件1120物理连接和/或电连接到主板1110。另外，相机模块1130和/或扬声器1140容纳在电子装置的内部。电子组件1120的一部分可以是上述芯片相关组件，例如，印刷电路板1121，但不限于此。印刷电路板1121可具有电子组件嵌在多层印刷电路板中的形式，但是构造不限于此。另一方面，电子装置不必局限于智能电话1100，并且当然也可以是如上所述的其他电子装置。
图3是示意性地示出印刷电路板的示例的截面图。
参照图3，根据示例的印刷电路板100A包括：绝缘主体100，包括多个绝缘层110和120；第一布线层210和第二布线层220，分别设置在绝缘主体100的一个表面和另一表面上；以及屏蔽层400，覆盖绝缘主体100的侧表面并电连接到第一布线层210和第二布线层220。
例如，根据示例的印刷电路板100A可通过如在稍后将描述的工艺中那样的嵌入式迹线基板(ETS)方法制造。绝缘主体100可具有彼此相对的一个表面和另一表面，并且在这种情况下，第一布线层210可设置为嵌在绝缘主体100的一个表面中。例如，第一布线层210可从绝缘主体100的第一绝缘层110的一个表面嵌入。
另一方面，通过稍后将描述的ETS方法，第二布线层220可设置在根据示例的印刷电路板100A的另一表面上。与从绝缘主体100的一个表面嵌入的第一布线层210不同，第二布线层220可设置为从绝缘主体100的与一个表面相对的另一表面突出。
根据示例的印刷电路板100A还可包括设置在绝缘主体100的一个表面上的种子层S。种子层S可设置在第一绝缘层110的一个表面上，可覆盖嵌在第一绝缘层110的一个表面中的第一布线层210的至少一部分，并且可电连接到第一布线层210。
根据示例的印刷电路板100A包括覆盖绝缘主体100的侧表面的屏蔽层400。屏蔽层400覆盖绝缘主体100的第一绝缘层110和第二绝缘层120中的每个的所有侧面，并且可延伸到绝缘主体100的另一表面。此外，屏蔽层400可电连接到第一布线层210和第二布线层220。屏蔽层400可在与种子层S(接触并连接到第一布线层210)接触的情况下与种子层S连接，并且屏蔽层400可与第二布线层220的侧表面接触并连接到第二布线层220的侧表面。由于屏蔽层400分别连接到设置在绝缘主体100的一个表面上的第一布线层210和设置在绝缘主体100的另一表面上的第二布线层220，因此印刷电路板100A可被种子层S、屏蔽层400以及第一布线层210和第二布线层220包围，从而获得电磁干扰(EMI)的完全屏蔽。
根据示例，印刷电路板100A在绝缘主体100的一个表面和另一表面之间的一个区域中的宽度可大于印刷电路板100A在绝缘主体100的一个表面和另一表面中的每个处的宽度。“印刷电路板100A的宽度”指的是在印刷电路板100A投影在平行于堆叠方向的平面上的截面图(即，图3中所示的截面图)中，印刷电路板100A在水平方向上的长度。根据本公开的实施例，如图3中所示，印刷电路板100A在第一布线层210的下表面和绝缘主体100的第一绝缘层110彼此接触的区域中可具有最大的宽度，该最大的宽度大于印刷电路板100A在绝缘主体100的一个表面处的宽度，且大于印刷电路板100A在绝缘主体100的另一表面处的宽度。在这种情况下，绝缘主体100、第一布线层210和屏蔽层400的每个侧表面的至少一部分可不平行于印刷电路板100A的堆叠方向，并且可具有倾斜度。如图3中所示，绝缘主体100的两个侧表面相对于绝缘主体100的一个表面可具有不同的倾斜角度。例如，绝缘主体100的一个侧表面(左侧表面)相对于绝缘主体100的一个表面可具有90度的倾斜角度，并且绝缘主体100的与所述一个侧表面相对的另一侧表面(右侧表面)可包括第一部分和第二部分，第一部分相对于所述一个表面具有与左侧表面的倾斜角度不同的第一倾斜角度，第二部分相对于所述一个表面具有与第一部分的第一倾斜角度不同的第二倾斜角度。
在下文中，将参照附图更详细地描述根据示例的印刷电路板100A的组件。
绝缘主体100可包括多个绝缘层110和120，并且多个绝缘层可包括第一绝缘层110和第二绝缘层120。
绝缘材料可用作绝缘主体100中的多个绝缘层110和120的材料，并且热固性树脂(诸如环氧树脂)或热塑性树脂(诸如聚酰亚胺)可用作绝缘材料。此外，也可使用在热固性树脂或热塑性树脂中包含无机填料(诸如二氧化硅)和增强材料(诸如玻璃纤维)的混合材料。例如，可使用半固化片和味之素堆积膜(ABF)，但是材料不限于此。另一方面，ABF可以以树脂涂覆铜(RCC)的形式提供，但不限于此。如果需要，可使用感光材料(诸如，感光电介质(PIE))。
参照图3，绝缘主体100利用包括第一绝缘层110和第二绝缘层120的两层组成，但是绝缘主体100也可仅利用单个绝缘层形成，并且也可包括更多数量的绝缘层。
多个布线层210、220和230可包括第一布线层210、第二布线层220和第三布线层230，并且第一布线层210、第二布线层220和第三布线层230中的每个可设置在绝缘主体100的内部和外部中的至少一者中。
如上所述，第一布线层210可设置在绝缘主体100的一个表面中，例如，从第一绝缘层110的一个表面嵌入。此外，第一布线层210的至少一部分可从第一绝缘层110的侧表面暴露。另一方面，第二布线层220可设置为从绝缘主体100的另一表面突出，具体地，第二布线层220可设置在第二绝缘层120的一个表面(下表面)上。
金属材料可用作多个布线层210、220和230的材料，并且作为金属材料，可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。多个布线层210、220和230可根据设计执行各种功能，并且例如，可包括接地图案、电力图案、信号图案等。这些图案中的每个可具有线形状、面形状或垫形状。多个布线层210、220和230中的每个可通过镀覆工艺(诸如加成工艺(AP)、半AP(SAP)、改性SAP(MSAP)、封孔(TT)等)形成。第一布线层210可通过在种子层S上执行电解镀覆而形成在种子层S上，且第二布线层220和第三布线层230通过上述镀覆工艺形成，因此第一布线层210、第二布线层220和第三布线层230可均包括作为无电镀层的种子层和基于该种子层形成的电解镀层。例如，当绝缘主体100中的多个绝缘层110和120以RCC的形式设置时，多个布线层210、220和230还可包括诸如铜箔的金属箔，并且如果需要，可在金属箔的表面上设置底漆树脂。
另一方面，在图3的情况下，示出了第一布线层210、第二布线层220和第三布线层230的三层结构，但是通过设计以与绝缘主体100的构造相对应，多个布线层可具有更少或更多的层。
多个过孔层310和320包括穿透第一绝缘层110且电连接第一布线层210和第三布线层230的第一过孔层310以及穿透第二绝缘层120且电连接第二布线层220和第三布线层230的第二过孔层320。各个过孔层310和320包括在多个通路孔中填充有导体的多个过孔。
金属材料可用作多个过孔层310和320的材料，并且作为金属材料，可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。根据设计，多个过孔层310和320可包括信号过孔、接地过孔、电力过孔等。可利用金属材料完全填充通路孔来形成多个过孔层310和320中的每个过孔，或者可沿着通路孔的壁表面形成金属材料来形成多个过孔层310和320中的每个过孔。多个过孔层310和320也可通过镀覆工艺(例如，AP、SAP、MSAP、TT等)形成，并且可包括作为无电镀层的种子层和基于该种子层形成的电解镀层。第一过孔层310和第二过孔层320中的每个的过孔可具有一个表面的宽度小于另一表面的宽度的渐缩形状。
在图3中，多个过孔层被示出为具有第一过孔层310和第二过孔层320两层，但是根据绝缘主体100的构造和布线层的设计，过孔层也可利用单层形成或者可具有更多层。
种子层S可设置在绝缘主体100的一个表面上以覆盖第一布线层210的至少一部分。具体地，参照图3，种子层S可连接到第一布线层210的上表面的至少一部分，并且可设置为从绝缘主体100的侧表面暴露。在这种情况下，种子层S可设置为从第一绝缘层110的侧表面突出，如图3中所示。如此，种子层S的没有设置在第一布线层210上(或不与第一布线层210叠置)的部分的厚度可小于种子层S和第一布线层210在绝缘层110和120的堆叠方向上彼此叠置的组合部分的厚度，并且第一布线层210的在堆叠方向上不与种子层S叠置且第一过孔层310从其延伸的部分的厚度可小于种子层S和第一布线层210的所述组合部分的厚度。尽管未示出，但是种子层S也可设置为不从第一绝缘层110的侧表面突出，例如，种子层S可在种子层S嵌在第一绝缘层110中的状态下从第一绝缘层110的侧表面暴露。种子层S可以是通过如稍后将描述的制造工艺中的无电镀覆形成的无电镀层，并且种子层S的厚度可小于作为电解镀层的第一布线层210的厚度。根据本公开的实施例，种子层S和第一布线层210可整体被视为从绝缘主体100的边缘(即，图3中所示的左侧表面)向绝缘主体100的内部延伸的图案，如图3中所示，该图案可包括具有第一厚度的第一部分(即，在堆叠方向上仅设置种子层S的部分)、具有第二厚度的第二部分(即，在堆叠方向上种子层S和第一布线层210叠置的部分)和具有第三厚度的第三部分(即，在堆叠方向上仅设置第一布线层210的部分)。如图3中所示，第一厚度和第三厚度中的每个小于第二厚度，此外，第一厚度可小于第三厚度。
此外，如图3中所示，第一布线层210的上表面可具有台阶部分。例如，第一布线层210在上述第二部分处的厚度可大于第一布线层210在上述第三部分处的厚度。然而，本发明的实施例不限于此，第一布线层210也可具有平坦的上表面。
由于通过无电镀覆形成的种子层S保留在绝缘主体100的一个表面上，因此不仅印刷电路板100A的侧表面而且印刷电路板100A的一个表面都可以有效地屏蔽EMI。另外，在图3中，种子层S被示出为仅设置在与绝缘主体100的侧表面相邻的区域中；然而，本实施例不限于此，并且种子层S也可在绝缘主体100的一个表面上保留在第一钝化层510的第一开口中，第一布线层210暴露于所述第一开口。例如，种子层S可设置在第一钝化层510的第一开口中，并且种子层S还可具有使第一布线层210暴露的开口。因此，第一布线层210可电连接到稍后将描述的诸如电子组件600的其他组件，并且同时，可有效地屏蔽绝缘主体100的一个表面。
当种子层S覆盖绝缘主体100的一个表面的一部分并且连接到第一布线层210和稍后将描述的屏蔽层400时，种子层S可执行屏蔽电磁干扰(EMI)的功能。
在根据示例的印刷电路板100A的情况下，可通过使用布置第一布线层210所需的种子层S来屏蔽电磁干扰，因此，即使不形成单独的屏蔽层，也可在绝缘主体100的一个表面上执行电磁波屏蔽功能。因此，可降低根据本公开的印刷电路板100A的制造成本，并且可简化其制造工艺。
屏蔽层400可设置在绝缘主体100的侧表面上以覆盖绝缘主体100中的多个绝缘层110和120的侧表面。另外，屏蔽层400可与设置在绝缘主体100的一个表面上的种子层S接触连接，并且还可与暴露于绝缘主体100的侧表面的第一布线层210接触连接。另外，屏蔽层400可电连接到以突出方式设置在绝缘主体100的另一表面上的第二布线层220，并且具体地，屏蔽层400可与第二布线层220的侧表面接触连接。屏蔽层400可连接到种子层S和第一布线层210，并且可连接到印刷电路板100A中的接地图案。
屏蔽层400也可通过无电镀覆工艺形成。屏蔽层400可比包括电解镀层的第一布线层210和第二布线层220薄。由于屏蔽层400通过无电镀覆设置在绝缘主体100的侧表面上，因此与使用溅射方法的侧金属层相比，有效地防止了诸如剥离和分离的缺陷。
屏蔽层400可以以如上所述的方式与种子层S接触。在这种情况下，屏蔽层400可与种子层S的下表面接触。或者，屏蔽层400也可设置为在种子层S的侧表面上延伸以与种子层S的侧表面接触。例如，当种子层S设置为从第一绝缘层110的侧表面突出时，屏蔽层400可与种子层S的下表面接触，并且当种子层S没有从第一绝缘层110的侧表面突出时(例如，当种子层S在嵌在第一绝缘层110中的情况下暴露于第一绝缘层110的侧表面时)，屏蔽层400可设置为在种子层S的侧表面上延伸。
第一钝化层510和第二钝化层520可保护内部组件免受外部物理损坏和化学损坏。第一钝化层510和第二钝化层520可分别具有多个第一开口和第二开口。多个第一开口中的每个可使第一布线层210的至少一部分暴露。多个第二开口中的每个可使第二布线层220的至少一部分暴露。绝缘材料可用作第一钝化层510和第二钝化层520的材料。在这种情况下，作为绝缘材料，可使用热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺)或热固性树脂或热塑性树脂与无机填料的混合物(包括但不限于ABF)。
图4至图18是示意性地示出制造图3的印刷电路板的示例的截面图。
参照图4至图6，首先，制备具有种子层S的第一载体810，种子层S设置在第一载体810的至少一个表面上。此后，通过镀覆和图案化工艺在种子层S上形成第一布线层210。
接下来，参照图7和图8，在第一布线层210上以将第一布线层210嵌在其中的方式形成第一绝缘层110，形成穿透第一绝缘层110的第一通路孔，在第一绝缘层110上设置第三布线层230，填充第一通路孔的内部以形成第一过孔层310，在第一绝缘层110上以将第三布线层230嵌在其中这样的方式形成第二绝缘层120，形成穿透第二绝缘层120的第二通路孔，在第二绝缘层120上设置第二布线层220，并且填充第二通路孔的内部以形成第二过孔层320。因此，形成了印刷电路板的前体。在这种情况下，第一通路孔和第二通路孔可使用已知的通路孔加工方法(诸如激光钻孔方法或机械钻孔方法)形成。
包括第一绝缘层110和第二绝缘层120的绝缘主体100可完全覆盖种子层S的上部部分，或者也可覆盖种子层S的上部部分的至少一部分。
参照图9，通过激光钻孔或机械钻孔在图8的前体中形成凹入部R。第一布线层210的至少一部分可暴露于凹入部R的下部。例如，当使用激光钻孔形成凹入部R时，凹入部R的侧壁不平行于印刷电路板的前体的堆叠方向，而是可具有倾斜的形状。
参照图10，为了设置屏蔽层400，可在除了将要设置屏蔽层400的区域之外的区域中设置掩模M。此后，参照图11，可通过无电镀覆工艺将屏蔽层400设置在图10的印刷电路板的前体的除了设置掩模M的区域之外的区域上(例如，设置在前体的上表面的一部分和侧表面上)。
在图11的情况下，掩模M被示出为覆盖第二布线层220的整个上表面，但作为未示出的示例，如果需要，掩模M可使第二布线层220的上表面的一部分暴露，并且在这种情况下，屏蔽层400可设置为在第二布线层220的上表面和第二布线层220的侧表面上延伸。在这种情况下，在图3的最终印刷电路板100A中，屏蔽层400可设置为在第二布线层220的下表面上延伸(未示出)。
屏蔽层400可包括无电镀层，并且可设置为与第二布线层220、种子层S和通过凹入部R暴露的第一布线层210接触。如图12中所示，在设置屏蔽层400之后，可移除掩模M。
另一方面，在上述工艺中，在绝缘主体100被制造为覆盖种子层S的整个上表面的情况下，屏蔽层400可设置为在种子层S的侧表面上延伸，并且在绝缘主体100被制造为使种子层S的上表面的至少一部分暴露的情况下，屏蔽层400可设置为与种子层S的上表面接触。
当在上述工艺中屏蔽层400设置为与种子层S的上表面接触时，屏蔽层400可接触并连接到图3的最终印刷电路板100A中的种子层S的下表面。
参照图13，设置具有使第二布线层220暴露于外部的多个第二开口的钝化层520。钝化层520是指图3的成品的印刷电路板100A中的第二钝化层520。
参照图14和图15，将图13的印刷电路板的前体和载体上下倒置并设置在第二载体820上，然后剥离第一载体810。
参照图16，可去除种子层S的一部分。可使用诸如蚀刻或喷砂的已知方法来执行种子层S的去除，并且可使用掩模或抗蚀剂来部分去除种子层S。如图16中所示，可仅保留种子层S的连接屏蔽层400和第一布线层210的区域，并且可去除剩余区域。
参照图17，可在绝缘主体100的一个表面上设置钝化层510以覆盖第一布线层210的至少一部分和种子层S且通过多个第一开口使第一布线层210的至少一部分暴露。钝化层510在图3的成品的印刷电路板100A中被称为第一钝化层510。
另一方面，在图17中，第一钝化层510被示出为完全覆盖种子层S，但是第一钝化层510可根据需要和设计使种子层S的至少一部分暴露，例如，第一钝化层510可覆盖种子层S的上表面和侧表面中的每个的至少一部分。
第一钝化层510使种子层S暴露的结构在稍后将描述的图19和图20中示出。
参照图18，通过激光钻孔或机械钻孔使凹入部R穿透图17的前体。例如，当第一布线层210的通过凹入部R暴露的部分被移除时，凹入部R完全穿透绝缘主体100，并且图17的前体可被分成多个印刷电路板100A。其后，分离第二载体820。
在这种情况下，图18的工艺可以是通过切割或分割来分离基板的工艺，并且当使用激光钻孔时，印刷电路板100A的侧壁不平行于印刷电路板100A的堆叠方向并且可具有倾斜的形状。
例如，如图9和图18中所示，在针对绝缘主体100的两个表面的激光钻孔工艺中，如上所述，印刷电路板100A在绝缘主体100的一个表面和另一表面之间的一个区域中的宽度可大于印刷电路板100A在绝缘主体100的一个表面和另一表面中的每个处的宽度。
图19是示意性地示出电子组件封装件的示例的截面图。
参照图19，与根据本公开的示例的印刷电路板100A相比，电子组件封装件100B具有电子组件600安装在印刷电路板100A的一个表面上并且屏蔽层包括第一屏蔽层400和第二屏蔽层420的结构。因此，在描述电子组件封装件100B的结构时，将仅描述与本公开的印刷电路板100A的构造相比添加的构造。对于电子组件封装件100B的剩余组件，可原样应用上述印刷电路板100A中相应组件的描述。
参照图19，电子组件600可安装在印刷电路板100A的绝缘主体100的一个表面上。
电子组件600可以是数百到数百万个器件被集成在单个芯片中的集成电路(IC)芯片。例如，电子组件600可以是处理器芯片(诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、现场可编程门阵列(FPGA)、数字信号处理器、密码处理器、微处理器、微控制器等)，并且具体地，电子组件600可以是应用处理器(AP)，但不限于此。另外，电子组件600还可以是诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等的存储器，或者可以是诸如模数转换器或专用IC(ASIC)的逻辑芯片。如果需要，电子组件600可以是片式无源组件，例如片式电感器或片式电容器。电子组件600可以以电子组件600的设置有连接焊盘(未示出)或凸块600B的表面面向下并且电子组件600的与所述表面相对的表面面向上这样的方式设置。电子组件600的连接焊盘或凸块600B可包括诸如铜(Cu)或铝(Al)的金属材料，并且可电连接到第一电连接金属710。如果需要，电子组件600可通过诸如底部填充层等的粘合膜610附接在印刷电路板100A的一个表面上。
多个第一电连接金属710和多个第二电连接金属720分别设置在第一钝化层510的多个第一开口和第二钝化层520的多个第二开口中。多个第一电连接金属710可将暴露的第一布线层210电连接到如上所述的电子组件600的凸块600B。多个第二电连接金属720可分别电连接到暴露的第二布线层220。多个第二电连接金属720可将印刷电路板100A物理连接和/或电连接到外部源。因此，例如，印刷电路板100A可安装在电子装置的主板或其他BGA(球栅阵列)板上。多个第一电连接金属710可将印刷电路板100A物理连接和/或电连接到表面安装在印刷电路板100A上的电子组件600。多个第一电连接金属710和多个第二电连接金属720中的每个可利用锡(Sn)或包含锡(Sn)的合金(例如，焊料等)形成，但是构造不限于此。多个第一电连接金属710和多个第二电连接金属720可各自是焊盘、焊球、引脚等。
粘合膜610可执行将电子组件600和凸块600B稳定地固定在印刷电路板100A的一个表面上的功能。粘合膜610可设置在印刷电路板100A的一个表面上，以覆盖第一电连接金属710和凸块600B的侧表面。可使用绝缘材料作为粘合膜610的材料。作为绝缘材料，可使用感光介电材料、诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者热固性树脂或热塑性树脂与诸如二氧化硅的无机填料和/或诸如玻璃纤维的增强材料的混合物(例如，半固化片、ABF等)。或者，粘合膜610可利用非导电膏(NCP)或非导电膜(NCF)形成。
另一方面，在图19的电子组件封装件100B的情况下，第一屏蔽层400和第二屏蔽层420可执行屏蔽电磁波干扰的功能。上述印刷电路板100A中的屏蔽层对应于电子组件封装件100B中的第一屏蔽层400，并且印刷电路板100A可由于第一屏蔽层400完全屏蔽电磁波干扰。
在将上述电子组件600安装在印刷电路板100A的一个表面上之后，可将第二屏蔽层420设置在印刷电路板100A的一个表面上，第二屏蔽层420将电子组件600容纳在其中。
第二屏蔽层420可以是屏蔽罩，并且可与种子层S和第一布线层210接触并连接，从而有效地屏蔽安装在印刷电路板100A上的电子组件600。例如，根据本公开的电子组件封装件100B可通过第一屏蔽层400和第二屏蔽层420完全屏蔽电磁干扰。
第二屏蔽层420可包括金属材料以容易地阻挡电磁波。然而，第二屏蔽层420的材料不限于金属。例如，第二屏蔽层420也可利用包括金属粉末的合成树脂材料形成。
如上所述，第一钝化层510可使种子层S和第一布线层210中的每个的至少一部分暴露。第二屏蔽层420与从第一钝化层510暴露的种子层S和第一布线层210接触并连接，从而保护电子组件600和电子组件封装件100B。
对于其他重复的构造，上述根据本公开的实施例的印刷电路板100A的相应构造的描述可等同地适用于此，并且将省略其他重复的构造的详细描述。
图20是示意性地示出电子组件封装件的另一示例的截面图。
参照图20，与根据本公开的示例的电子组件封装件100B相比，根据另一示例的电子组件封装件100C具有模制部620设置为覆盖电子组件600并且第二屏蔽层420覆盖模制部620的结构。因此，在描述根据另一示例的电子组件封装件100C的结构时，将仅描述与根据示例的电子组件封装件100B的构造不同的构造。根据上述示例的电子组件封装件100B的描述可原样应用于电子组件封装件100C的剩余组件。
参照图20，在将电子组件600安装在印刷电路板100A上之后，可将模制部620设置在印刷电路板100A的一个表面上以覆盖电子组件600。模制部620可密封电子组件600以将电子组件600固定在印刷电路板100A上，并且可保护电子组件600免受外部冲击和物理损坏/化学损坏。另一方面，模制部620可不覆盖从第一钝化层510暴露的种子层S和第一布线层210。
模制部620可利用包括诸如环氧树脂的树脂材料的绝缘材料形成，例如，模制部620可利用环氧树脂模塑料(EMC)形成。
在根据另一示例的电子组件封装件100C的情况下，第二屏蔽层420可设置在模制部620的外表面上，并且可在种子层S和第一布线层210上延伸。当第二屏蔽层420与种子层S和第一布线层210接触并连接时，可使设置在模制部620中的电子组件600有效地屏蔽电磁干扰。
对于其他重复构造，可等同地应用上面根据本公开的实施例的印刷电路板100A的相应构造的描述，并且将省略其他重复构造的详细描述。
如上所述，可提供一种具有嵌入式迹线基板(ETS)结构并且有利于电磁波屏蔽的印刷电路板和包括该印刷电路板的电子组件封装件。
另外，可提供一种具有覆盖印刷电路板的侧表面的屏蔽层以有利于电磁波屏蔽的印刷电路板和包括该印刷电路板的电子组件封装件。
虽然本公开包括具体示例，但是对于本领域普通技术人员将易于理解的是，在不脱离权利要求及其等同方案的精神和范围的情况下，可在这些示例中进行形式和细节上的各种改变。这里描述的示例将仅被认为是描述性含义的，而不是出于限制的目的。每个示例中的特征或方面的描述将被认为可适用于其他示例中的类似特征或方面。如果以不同的顺序执行所描述的技术，和/或如果以不同的方式组合所描述的系统、架构、装置或电路中的组件，和/或由其他组件或其等同方案替换或补充所描述的系统、架构、装置或电路中的组件，则可实现合适的结果。因此，本公开的范围不是由具体实施方式限定，而是由权利要求及其等同方案限定，并且在权利要求及其等同方案的范围内的所有变型将被解释为包括在本公开中。

Claims (24)

1.一种印刷电路板，包括：
绝缘主体，具有彼此相对的一个表面和另一表面；
第一布线层和第二布线层，分别设置在所述绝缘主体的所述一个表面和所述另一表面上；
种子层，设置在所述绝缘主体的所述一个表面上并覆盖所述第一布线层的至少一部分；以及
屏蔽层，覆盖所述绝缘主体的侧表面并连接到所述第一布线层和所述第二布线层。
2.根据权利要求1所述的印刷电路板，其中，所述第一布线层从所述绝缘主体的所述一个表面嵌入，并且
所述第二布线层从所述绝缘主体的所述另一表面突出。
3.根据权利要求2所述的印刷电路板，其中，所述种子层从所述绝缘主体的所述一个表面突出，并且
所述种子层的上表面和所述第一布线层的上表面具有台阶差。
4.根据权利要求1所述的印刷电路板，其中，所述屏蔽层的一端与所述种子层接触并连接到所述种子层。
5.根据权利要求1所述的印刷电路板，其中，所述屏蔽层的一端的至少一部分与所述种子层的下表面接触并连接到所述种子层的所述下表面或者所述屏蔽层的一端的至少一部分与所述种子层的侧表面接触并连接到所述种子层的所述侧表面。
6.根据权利要求1所述的印刷电路板，其中，所述屏蔽层的一端的至少一部分延伸到所述第一布线层的侧表面上。
7.根据权利要求1所述的印刷电路板，其中，所述屏蔽层在所述绝缘主体的所述另一表面上延伸，并且所述屏蔽层的一端与所述第二布线层的侧表面接触并连接到所述第二布线层的所述侧表面。
8.根据权利要求1所述的印刷电路板，其中，所述种子层和所述屏蔽层是无电镀层。
9.根据权利要求1所述的印刷电路板，其中，所述种子层的厚度小于所述第一布线层的厚度。
10.根据权利要求1所述的印刷电路板，其中，所述屏蔽层在所述第二布线层的下表面上延伸。
11.根据权利要求1所述的印刷电路板，所述印刷电路板还包括：
第一钝化层，设置在所述绝缘主体的所述一个表面上并且具有使所述第一布线层的至少一部分暴露的第一开口；以及
第二钝化层，设置在所述绝缘主体的所述另一表面上并且具有使所述第二布线层的至少一部分暴露的第二开口，
其中，所述第一钝化层覆盖所述种子层的上表面和侧表面中的每个的至少一部分。
12.根据权利要求1-11中任一项所述的印刷电路板，其中，所述绝缘主体包括多个绝缘层，并且
所述印刷电路板还包括：
布线层，设置在所述绝缘主体的内部，
多个过孔层，分别穿透所述多个绝缘层，且连接到所述第一布线层和所述第二布线层。
13.根据权利要求1-11中任一项所述的印刷电路板，其中，所述印刷电路板在所述绝缘主体的所述一个表面和所述另一表面之间的一个区域中的宽度大于所述印刷电路板在所述绝缘主体的所述一个表面和所述另一表面中的每个处的宽度。
14.一种电子组件封装件，包括：
印刷电路板，包括具有彼此相对的一个表面和另一表面的绝缘主体、设置在所述绝缘主体的所述一个表面上的第一布线层、设置在所述绝缘主体的所述一个表面上并覆盖所述第一布线层的至少一部分的种子层、以及覆盖所述绝缘主体的侧表面的第一屏蔽层；
电子组件，设置在所述绝缘主体的所述一个表面上；以及
第二屏蔽层，设置在所述绝缘主体的所述一个表面上，连接到所述第一屏蔽层，并且包围所述电子组件。
15.根据权利要求14所述的电子组件封装件，所述电子组件封装件还包括设置在所述绝缘主体的所述另一表面上的第二布线层，
其中，所述种子层从所述绝缘主体的所述一个表面突出，
所述第一布线层从所述绝缘主体的所述一个表面嵌入，并且
所述第一屏蔽层与所述种子层和所述第二布线层中的每个接触并连接到所述种子层和所述第二布线层中的每个。
16.根据权利要求14所述的电子组件封装件，所述电子组件封装件还包括覆盖所述电子组件的模制部，
其中，所述第二屏蔽层设置在所述模制部的外表面上并且与所述第一布线层和所述种子层中的每个接触并连接到所述第一布线层和所述种子层中的每个。
17.一种印刷电路板，包括：
绝缘主体；
导电层，设置在所述绝缘主体的一个表面上并且包括从所述绝缘主体的边缘朝向所述绝缘主体的内部延伸的图案；
过孔，设置在所述绝缘主体中并连接到所述图案；以及
屏蔽层，覆盖所述绝缘主体的第一侧表面并连接到所述图案，
其中，所述图案包括具有第一厚度的第一部分、具有第二厚度的第二部分和具有第三厚度的第三部分，所述第一部分、所述第二部分和所述第三部分从所述绝缘主体的所述边缘朝向所述过孔顺序地设置，并且
所述第一厚度和所述第三厚度中的每个小于所述第二厚度。
18.根据权利要求17所述的印刷电路板，其中，所述第一厚度小于所述第三厚度。
19.根据权利要求17所述的印刷电路板，其中，所述屏蔽层还覆盖所述绝缘主体的与所述第一侧表面相对的第二侧表面，并且连接到所述导电层的另一图案。
20.根据权利要求19所述的印刷电路板，其中，所述另一图案的厚度小于所述第二部分的厚度。
21.根据权利要求19所述的印刷电路板，其中，所述第二侧表面包括相对于所述绝缘主体的所述一个表面具有与所述第一侧表面的倾斜角度不同的倾斜角度的部分。
22.根据权利要求21所述的印刷电路板，其中，所述第二侧表面包括另一部分，所述另一部分具有相对于所述绝缘主体的所述一个表面与所述第二侧表面的所述部分的倾斜角度不同的倾斜角度。
23.根据权利要求17所述的印刷电路板，所述印刷电路板还包括设置在所述绝缘主体的另一表面上的另一导电层，
其中，所述屏蔽层在所述绝缘主体的所述另一表面上延伸以连接到所述另一导电层。
24.根据权利要求23所述的印刷电路板，其中，所述第三部分嵌在所述绝缘主体中，并且所述另一导电层从所述绝缘主体的所述另一表面突出。
CN202210271716.XA 2021-10-06 2022-03-18 印刷电路板和包括该印刷电路板的电子组件封装件 Pending CN115942589A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210132144A KR20230049257A (ko) 2021-10-06 2021-10-06 인쇄회로기판 및 이를 포함하는 전자부품 패키지
KR10-2021-0132144 2021-10-06

Publications (1)

Publication Number Publication Date
CN115942589A true CN115942589A (zh) 2023-04-07

Family

ID=85773992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210271716.XA Pending CN115942589A (zh) 2021-10-06 2022-03-18 印刷电路板和包括该印刷电路板的电子组件封装件

Country Status (3)

Country Link
US (1) US20230108464A1 (zh)
KR (1) KR20230049257A (zh)
CN (1) CN115942589A (zh)

Also Published As

Publication number Publication date
US20230108464A1 (en) 2023-04-06
KR20230049257A (ko) 2023-04-13

Similar Documents

Publication Publication Date Title
CN111987054B (zh) 半导体封装件及包括该半导体封装件的天线模块
US11129280B2 (en) Electronic component-embedded substrate
CN110993587B (zh) 半导体封装件
CN112992883A (zh) 嵌有电子组件的基板
US11638346B2 (en) Component package and printed circuit board for the same
US11284515B2 (en) Electronic component embedded substrate
CN112996242A (zh) 嵌有电子组件的基板
US11758655B2 (en) Printed circuit board
US11658417B2 (en) Antenna substrate
US10932368B1 (en) Substrate-embedded electronic component
CN115209608A (zh) 印刷电路板和包括该印刷电路板的电子组件封装件
CN115942589A (zh) 印刷电路板和包括该印刷电路板的电子组件封装件
CN112992844A (zh) 电子组件嵌入式基板
US11576254B2 (en) Cable substrate
US11715680B2 (en) Printed circuit board
US20240057267A1 (en) Printed circuit board and manufacturing method for the same
US11948849B2 (en) Package-embedded board
US20240040698A1 (en) Printed circuit board
CN114679838A (zh) 印刷电路板
CN113891553A (zh) 基板结构
CN115707184A (zh) 印刷电路板
CN114269060A (zh) 电子组件嵌入式基板
CN117425272A (zh) 印刷电路板
CN114615800A (zh) 印刷电路板
CN113993275A (zh) 电子组件嵌入式基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication