CN115209608A - 印刷电路板和包括该印刷电路板的电子组件封装件 - Google Patents

印刷电路板和包括该印刷电路板的电子组件封装件 Download PDF

Info

Publication number
CN115209608A
CN115209608A CN202210329039.2A CN202210329039A CN115209608A CN 115209608 A CN115209608 A CN 115209608A CN 202210329039 A CN202210329039 A CN 202210329039A CN 115209608 A CN115209608 A CN 115209608A
Authority
CN
China
Prior art keywords
printed circuit
circuit board
insulating layer
cavity
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210329039.2A
Other languages
English (en)
Inventor
高永国
金相勳
洪锡昌
黄致元
金圭默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210115617A external-priority patent/KR20220136869A/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN115209608A publication Critical patent/CN115209608A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供一种印刷电路板和电子组件封装件。所述印刷电路板包括：第一绝缘层；第一腔，设置在所述第一绝缘层的一个表面中；多个突起部，在所述第一腔中彼此间隔开；以及第一布线层，嵌在所述第一绝缘层的所述一个表面中。

Description

印刷电路板和包括该印刷电路板的电子组件封装件
本申请要求于2021年4月1日在韩国知识产权局提交的第10-2021-0042771号和于2021年8月31日在韩国知识产权局提交的第10-2021-0115617号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
本公开涉及一种印刷电路板和包括该印刷电路板的电子组件封装件。
背景技术
近来，随着电子装置功能的改善，应用处理器(AP)和存储器的输入端子/输出端子的数量已逐渐增加，并且已不断要求封装件的小型化。AP已经以片上系统(SOC)的形式持续发展，并且近来，随着电子组件的功能已扩展到神经处理单元(NPU)和5G调制解调器功能，电子组件的尺寸和厚度趋于增大。因此，为了使封装件小型化和减薄，需要将诸如AP的电子组件插入基板中的腔方法或槽方法。
随着包括移动电话的信息技术(IT)领域中的电子装置的纤薄化和轻量化，为了满足电子装置的纤薄化和轻量化的技术需求，已经需要使包括诸如AP和集成电路(IC)的电子组件的封装件减薄的技术，并且近来已经开发了与连接到电子组件并具有各种结构的印刷电路板和其上安装有电子组件的封装件相关的技术。
发明内容
本公开的一方面可提供一种印刷电路板和包括该印刷电路板的电子组件封装件，该印刷电路板有利于减小总厚度和使产品小型化。
根据本公开的一方面，一种印刷电路板可包括：第一绝缘层；第一腔，设置在所述第一绝缘层的一个表面中；多个突起部，在所述第一腔中彼此间隔开；以及第一布线层，嵌在所述第一绝缘层的所述一个表面中。
根据本公开的另一方面，一种电子组件封装件可包括：第一印刷电路板，包括绝缘层、设置在所述绝缘层的一个表面中的第一腔以及在所述第一腔中彼此间隔开的多个突起部；第二印刷电路板，设置在所述第一印刷电路板的一侧上并且具有其上安装有所述第一印刷电路板的一个表面；以及电子组件，安装在所述第二印刷电路板的所述一个表面上。所述第一印刷电路板的所述绝缘层的所述一个表面与所述电子组件接触。
附图说明
通过结合附图的以下详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性立体图；
图3是示出印刷电路板的示例的示意性截面图；
图4是示出图3的印刷电路板的一个表面的示意性平面图；
图5是示出印刷电路板的另一示例的示意性截面图；
图6是示出印刷电路板的另一示例的示意性截面图；
图7是示出印刷电路板的另一示例的示意性截面图；
图8是示出印刷电路板的另一示例的示意性截面图；
图9至图14是示出制造图3的印刷电路板的工艺的示例的示意性截面图；
图15是示出电子组件封装件的示例的示意性截面图；
图16是示出电子组件封装件的另一示例的示意性截面图；
图17是示出电子组件封装件的另一示例的示意性截面图；
图18是示出电子组件封装件的另一示例的示意性截面图；以及
图19是示意性地示出电子组件封装件的另一示例的截面图。
具体实施方式
在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为了清楚起见，可夸大或缩小组件的形状、尺寸等。
在此，为了方便起见，诸如侧部和侧表面的表述用于指在附图中的左/右方向或在左/右方向上的表面，为了方便起见，诸如上侧、上部和上表面的表述用于指在附图中的向上方向或在向上方向上的表面，并且为了方便起见，诸如下侧、下部和下表面的表述用于指在附图中的向下方向或在向下方向上的表面。另外，“位于侧部、上侧、上方、下侧或下方”在概念上包括目标组件位于相应方向上但不与参考组件直接接触的情况，以及目标组件在相应方向上与参考组件直接接触的情况。然而，这些方向是为了便于说明而限定的，并且权利要求不受如上所述限定的方向的特别限制，并且上部和下部的概念可随时彼此互换。
在说明书中，组件与另一组件的“连接”的含义在概念上包括两个组件之间通过粘合层的间接连接以及两个组件之间的直接连接。另外，“电连接”在概念上包括物理连接和物理断开。可理解的是，当利用诸如“第一”和“第二”的术语来提及要素时，该要素不由此受限。它们可仅用于将该要素与其他要素相区分的目的，并且可不限制要素的顺序或重要性。在一些情况下，在不脱离这里所阐述的权利要求的范围的情况下，第一要素可被称为第二要素。类似地，第二要素也可被称为第一要素。
在此使用的术语“示例性实施例”不指相同的示例性实施例，而是被提供用于强调与另一示例性实施例的特征或特性不同的特定特征或特性。然而，在此提供的示例性实施例被理解为能够通过彼此全部组合或部分组合来实现。例如，除非在此提供了相反或相矛盾的描述，否则在特定的示例性实施例中描述的一个要素即使其在另一示例性实施例中没有被描述，也可被理解为与另一示例性实施例相关。
在此使用的术语仅用于描述示例性实施例，而非限制本公开。在这种情况下，除非上下文中另外说明，否则单数形式包括复数形式。
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可在其中容纳主板1010。主板1010可物理连接或者电连接到芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他电子组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，这些芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，这些芯片相关组件1020可彼此组合。这些芯片相关组件1020可具有包括上述芯片的封装件形式。
网络相关组件1030可包括与诸如以下的协议兼容或者根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进技术(LTE)、演进仅数据(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括与各种其他无线标准或协议或者有线标准或协议兼容的组件或者根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，这些网络相关组件1030可与芯片相关组件1020组合并且设置为封装件形式。
其他组件1040可包括高频率电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)组件、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，这些其他组件1040不限于此，而是还可包括用于各种其他目的的呈片组件类型的无源组件等。此外，这些其他组件1040可与芯片相关组件1020和/或网络相关组件1030彼此组合并且设置为封装件形式。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或不电连接到主板1010的其他电子组件。这些其他电子组件可包括例如相机1050、天线1060、显示器1070、电池1080等。这些其他电子组件不受限制，并且可以是音频编解码器、视频编解码器、功率放大器、指南针、加速度计、陀螺仪、扬声器、大容量存储单元(例如，硬盘驱动器)、光盘(CD)驱动器、数字通用光盘(DVD)驱动器等。这些其他电子组件还可根据电子装置1000的类型等而包括用于各种目的的其他电子组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性立体图。
参照图2，电子装置可以是例如智能电话1100。主板1110可容纳在智能电话1100中，并且各种电子组件1120可物理连接或电连接到主板1110。另外，相机模块1130和/或扬声器1140可容纳在智能电话1100中。电子组件1120中的一些可以是芯片相关组件，例如印刷电路板1121，但不限于此。印刷电路板1121可具有电子组件嵌在多层印刷电路板中的形式，但不限于此。另外，电子装置不必局限于智能电话1100，而是可以是如上所述的其他电子装置。
图3是示出印刷电路板的示例的示意性截面图。
参照图3，根据示例性实施例的印刷电路板100A可包括：第一绝缘层111，在第一绝缘层111中形成有第一腔C1；多个突起部P，形成在第一腔C1中；第一布线层121，嵌在第一绝缘层111的一个表面中；第二布线层122，设置在第一绝缘层111的另一表面上；第一过孔层131，贯穿第一绝缘层111的至少一部分且将第一布线层121与第二布线层122彼此电连接；第二绝缘层112，设置在第一绝缘层111的另一表面上以覆盖第二布线层122的至少一部分；第三布线层123，设置在第二绝缘层112上；第二过孔层132，贯穿第二绝缘层112的至少一部分并将第二布线层122和第三布线层123彼此电连接；以及第一钝化层141和第二钝化层142，分别设置在第一绝缘层111的一个表面和第二绝缘层112的另一表面上。这里，第一绝缘层111的一个表面可与第一绝缘层111的另一表面相对，第二绝缘层112的另一表面可与第二绝缘层112的一个表面相对。
例如，根据示例性实施例的印刷电路板100A可以是稍后将连接到电子组件的中介基板。根据示例性实施例的印刷电路板100A可被制造为使得第一腔C1形成在第一绝缘层111的一个表面中，并且多个突起部P设置在第一腔C1中。在这种情况下，当印刷电路板100A稍后结合到电子组件时，电子组件可更容易地设置，并且印刷电路板100A可稳定地结合到电子组件而不损坏电子组件。
另外，根据示例性实施例的印刷电路板100A的第一腔C1和多个突起部P可促进电子组件和印刷电路板100A之间的结合(如上所述)，并且可在第一腔C1中填充包封剂以保持稳定的结合结构。在这种情况下，如在制造工艺(稍后将描述)中，第一腔C1和多个突起部P可通过镀覆和去除金属层M的第二区域M2来形成。因此，可不需要单独的工艺，并且可在制造第一布线层121的工艺中形成第一腔C1和多个突起部P，因此，可简化工艺并且可降低制造成本。
另外，如在制造工艺(稍后将描述)中，根据示例性实施例的印刷电路板100A的第一腔C1和多个突起部P可通过镀覆和去除金属层M的第二区域M2来形成。可通过粗糙化在第二区域M2的表面上形成高粗糙度，并且还可在通过去除金属层M的第二区域M2形成的第一腔C1的内壁上形成高粗糙度。
另外，如在制造工艺(稍后将描述)中，根据示例性实施例的印刷电路板100A的第一布线层121可通过镀覆金属层M的第一区域M1来形成。在制造工艺期间，可通过粗糙化在第一区域M1的表面上形成高粗糙度，因此，第一布线层121可包括具有不同粗糙度的表面。具体地，第一布线层121的与第一绝缘层111接触的表面的粗糙度可相对高于第一布线层121的从第一绝缘层111暴露的表面的粗糙度。
在下文中将参照附图更详细地描述根据示例性实施例的印刷电路板100A的组件。
绝缘层110可包括第一绝缘层111和第二绝缘层112。绝缘层110还可根据特定材料提高印刷电路板100A的刚性。第一腔C1可形成在绝缘层110的一个表面中，并且多个突起部P可形成在第一腔C1中。第一腔C1可以是所有四个侧面都被阻挡的空间，但是如果需要，在第一腔C1的部分区域中可存在不连续部分，例如向外敞开的部分。如果需要，可存在多个第一腔C1。形成在第一腔C1中的多个突起部P可设置成彼此间隔开。包封剂400(稍后将描述)可填充在第一腔C1中。也就是说，包封剂400(稍后将描述)可设置在第一腔C1中的多个突起部P之间。
绝缘层110的材料可以是绝缘材料，例如，热固性树脂(诸如环氧树脂)或热塑性树脂(诸如聚酰亚胺)。可选地，绝缘层110的材料可以是在热固性树脂和热塑性树脂中包括无机填料(诸如二氧化硅)和增强材料(诸如玻璃纤维)等的材料。例如，绝缘层110的材料可以是半固化片，但不限于此，并且绝缘层110的材料可以是不包括增强材料(诸如玻璃纤维)的材料，例如，味之素堆积膜(ABF)。如果需要，绝缘层110的材料可以是感光绝缘材料(诸如感光电介质(PID))。参照图3，当前已示出绝缘层110包括第一绝缘层111和第二绝缘层112，但绝缘层110还可包括比图3中所示出的层多的层或少的层。
图4是示出图3的印刷电路板的一个表面的示意性平面图。
多个突起部P可形成为在第一腔C1中彼此间隔开。多个突起部P可形成在第一腔C1的下表面上，并且可从第一腔C1的下表面朝向第一腔C1的内部突出。多个突起部P的高度可与第一腔C1的高度基本相同。因此，多个突起部P的一端和第一绝缘层111的一个表面可彼此共面。多个突起部P可用于支撑稍后将设置在第一腔C1中或设置在第一绝缘层111的一个表面上的组件，诸如电子组件。也就是说，由于多个突起部P被设置为从第一腔C1的下表面突出，因此当电子组件(稍后将描述)被设置在第一绝缘层111的一个表面上时，电子组件可与第一腔C1的下表面间隔开突起部P的高度，并且包封剂400可填充在电子组件与第一腔C1的下表面之间的彼此间隔开的空间中，以确保电子组件的粘附性。由于仅需要将印刷电路板设置在电子组件上直到电子组件与多个突起部P接触，而不需要诸如用于将电子组件和第一腔C1的下表面彼此间隔开的距离测量和设备设置的工艺，因此可进一步简化工艺。这里，第一腔C1的下表面可以指第一腔C1的底表面，第二腔C2(稍后将描述)的下表面可以指第二腔C2的底表面。
第一腔C1和多个突起部P可通过去除金属层M的第二区域M2(稍后将描述)而不是通过激光加工或机械加工来形成，因此，可在制造工艺(稍后将描述)期间通过粗糙化在第一腔C1的内壁和下表面以及多个突起部P的表面上形成高粗糙度。例如，第一腔C1的内壁和下表面以及多个突起部P的表面可具有比第一布线层121的从第一绝缘层111的一个表面暴露的表面高的粗糙度。由于在第一腔C1的内壁和下表面上形成高粗糙度，因此当将包封剂400(稍后将描述)设置在第一腔C1中时，可改善包封剂400和第一腔C1之间的粘附性。
多个布线层120可包括第一布线层121、第二布线层122和第三布线层123，多个布线层120可被构造为传输印刷电路板100A的信号，并且可设置在绝缘层110上或绝缘层110之间。
第一布线层121可嵌在第一绝缘层111的一个表面中，并且第一布线层121的至少一部分可从第一绝缘层111向外暴露。通过在制造工艺(稍后将描述)期间在表面上执行粗糙化，第一布线层121的一些表面可具有略高的粗糙度。例如，第一布线层121的与第一绝缘层111接触的表面的粗糙度可高于第一布线层121的从第一绝缘层111向外暴露的表面的粗糙度。如上所述，第一布线层121的与第一绝缘层111接触的表面可具有高粗糙度，因此可改善第一布线层121与第一绝缘层111之间的粘附性。参照图3，第一布线层121可从第一绝缘层111的一个表面向外暴露，并且由于蚀刻工艺的特性，与第一绝缘层111的一个表面相比，第一布线层121可具有第一布线层121的暴露表面向印刷电路板100A的内部凹入预定距离的结构。尽管未示出，但是可在第一布线层121的从第一绝缘层111的一个表面暴露的表面上设置包括镍(Ni)和金(Au)中的至少一种的表面处理层或通过诸如有机可焊性保护(OSP)的表面处理形成的有机膜，以保护第一布线层121的表面免受氧化。
第二布线层122可设置在第一绝缘层111的另一表面上，并且可具有其中第二布线层122从第二绝缘层112的一个表面嵌在第二绝缘层112中的结构。第三布线层123可设置在第二绝缘层112的另一表面上。
第一布线层121、第二布线层122和第三布线层123中的每个布线层的材料可以是金属材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。第一布线层121、第二布线层122和第三布线层123可根据它们的设计而执行各种功能。例如，第一布线层121、第二布线层122和第三布线层123可包括接地图案、电力图案、信号图案等。这些图案可分别具有线形式、面形式或焊盘形式。第一布线层121可通过诸如加成工艺(AP)、半加成工艺(SAP)、改性的半加成工艺(MSAP)或封孔(TT)的镀覆工艺形成，并且可因此包括作为无电镀层的种子层和基于该种子层形成的电镀层。当绝缘层110以涂树脂铜(RCC)的形式设置时，第一布线层121、第二布线层122和第三布线层123中的每个布线层还可包括金属箔(诸如铜箔)，并且如果需要，底漆树脂可存在于金属箔的表面上。从多个布线层120中的最外层暴露的布线层可用作用于与其他基板或组件连接的连接焊盘。例如，从图3的印刷电路板100A的最外层暴露的第一布线层121和第三布线层123可连接到电连接金属(稍后将描述)以用作连接焊盘。
参照图3，当前仅示出第一布线层121、第二布线层122和第三布线层123，但也可设置比图3中示出的布线层多的布线层或少的布线层。
多个过孔层130可包括第一过孔层131和第二过孔层132。多个过孔层130可包括：第一过孔层131，贯穿第一绝缘层111且将第一布线层121与第二布线层122彼此电连接；以及第二过孔层132，贯穿第二绝缘层112且将第二布线层122与第三布线层123彼此电连接。第一过孔层131和第二过孔层132中的每个过孔层的材料可以是金属材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。根据它们的设计，第一过孔层131和第二过孔层132可包括信号过孔、接地过孔、电力过孔等。第一过孔层131和第二过孔层132的每个过孔可通过用金属材料完全填充每个通路孔而形成，或者通过沿着每个通路孔的壁形成金属材料而形成。第一过孔层131和第二过孔层132中的每个过孔也可通过诸如AP、SAP、MSAP或TT的工艺形成，并且可包括作为无电镀层的种子层和基于该种子层形成的电镀层。第一过孔层131和第二过孔层132的每个过孔可具有其上表面的宽度大于下表面的宽度的渐缩形状。
另外，在图3中仅示出了第一过孔层131和第二过孔层132，但是如果需要，可设置更多或更少的过孔层。
第一钝化层141和第二钝化层142可保护内部组件免受外部物理损坏或化学损坏。第一钝化层141和第二钝化层142可分别具有多个第一开口和多个第二开口。多个第一开口中的每个开口可使第一布线层121的至少一部分和第一绝缘层111的至少一部分暴露。多个第二开口中的每个开口可使第三布线层123的至少一部分暴露。第一钝化层141和第二钝化层142的材料可以是绝缘材料，例如，热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺)或者热固性树脂和热塑性树脂与无机填料的混合物(例如ABF)，但不限于此。
图5是示出印刷电路板的另一示例的示意性截面图。
根据图5中示出的另一示例性实施例的印刷电路板100B与根据上述示例性实施例的印刷电路板100A的不同之处在于：第四布线层124设置在第一绝缘层111和第一布线层121上。在这种情况下，第四布线层124可设置在第一布线层121的暴露表面上，并且第一布线层121可被第一绝缘层111和第四布线层124覆盖。
另外，第四布线层124的至少一部分可通过第一钝化层141的第一开口暴露。通过第一开口暴露的第四布线层124可用作连接焊盘。
第四布线层124可包括用作第一布线层121、第二布线层122和第三布线层123中的每个布线层的材料的金属材料，并且可通过诸如AP、SAP、MSAP或TT的工艺设置。第四布线层124可与第一布线层121接触且第四布线层124的宽度可大于第一布线层121的宽度。也就是说，当从印刷电路板100B的堆叠方向观察时，第四布线层124可设置成使得第四布线层124的截面包括第一布线层121的截面。因此，连接焊盘可具有更大的面积，使得与其他组件的电连接可更容易。
另外，如上所述，可通过粗糙化在第一布线层121的与第一绝缘层111接触的表面上形成高粗糙度，因此，第一布线层121的与第一绝缘层111接触的表面的粗糙度可高于第一布线层121的与第四布线层124接触的表面的粗糙度。
其他构造的描述与上述根据示例性实施例的印刷电路板100A中的其他构造的描述重复，因此省略。
图6是示出印刷电路板的另一示例的示意性截面图。
图7是示出印刷电路板的另一示例的示意性截面图。
根据图6和图7中所示的其他示例性实施例的印刷电路板100C和100D与根据上述示例性实施例和另一示例性实施例的印刷电路板100A和100B的不同之处在于：第二腔C2另外形成在第一绝缘层111的一个表面中。在这种情况下，第一腔C1可形成在第二腔C2的下表面上。
在图6中所示的另一示例性实施例的印刷电路板100C中，第二腔C2可通过稍后将描述的工艺制造，并且具体地，第二腔C2可通过去除金属层M的第二区域M2而不是激光加工或机械加工来形成，因此，形成在第二区域M2的表面上的粗糙度可原样保持在第二腔C2的下表面和内壁上。第二腔C2的下表面和内壁可保持如上所述的高粗糙度，使得可确保稍后与第二腔C2的下表面和内壁接触的组件(诸如包封剂400)的高粘附性。
第一腔C1可形成在第二腔C2的下表面上，并且如上所述，多个突起部P可形成为在第一腔C1中彼此间隔开。与第二腔C2的下表面和内壁类似，第一腔C1的下表面和内壁以及多个突起部P的表面也可保持高粗糙度。
参照图7，公开了根据另一示例性实施例的形成有第二腔C2并且另外设置有上述第四布线层124的印刷电路板100D。
其他构造的描述与上述根据示例性实施例的印刷电路板100A中的其他构造的描述重复，因此省略。
图8是示出印刷电路板的另一示例的示意性截面图。
根据图8中所示的另一示例性实施例的印刷电路板100E与根据上述另一示例性实施例的印刷电路板100D的不同之处在于：槽部R另外形成在第二腔C2的侧表面上。
槽部R可形成在第二腔C2的侧表面上。与上述第一腔C1和第二腔C2类似，槽部R也可通过去除金属层M的第二区域M2来形成，并且因此可在槽部R的下表面和内壁上形成高粗糙度，使得可确保与包封剂400的粘附性。
另外，槽部R可形成在第二腔C2的侧表面上，因此，第二腔C2的侧表面可具有台阶。由于第二腔C2具有如上所述的台阶，因此可增加与稍后设置在第二腔C2中的组件(例如，包封剂400)的结合区域，并且由于台阶结构的锚定效应，可改善第二腔C2与第二腔C2内部的组件之间的粘附性。
图9至图14是示出制造图3的印刷电路板的工艺的示例的示意性截面图。
参照图9，可制备载体700。载体700可包括芯710以及第一铜箔711和第二铜箔712。
参照图10，可在第二铜箔712上设置金属层M，并且可使金属层M图案化并使金属层M分成第一区域M1和第二区域M2。在这种情况下，第一区域M1可具有围绕第二区域M2的布线层的形状。
此后，可通过粗糙化(诸如黑色氧化处理)在图案化的金属层M的表面上形成高粗糙度。在这种情况下，可在第二铜箔712的通过金属层M的图案化暴露的表面以及第一区域M1和第二区域M2的经过粗糙化的表面上形成高粗糙度。
参照图11和图12，可在金属层M上堆叠第一绝缘层111，且可设置第二布线层122和第一过孔层131。此后，可堆叠覆盖第二布线层122的第二绝缘层112，并且可设置第三布线层123和第二过孔层132。
参照图13，可使第一铜箔711和第二铜箔712彼此分离，使得可去除载体700的一部分。
此后，可首先蚀刻和去除暴露的第二铜箔712。蚀刻第二铜箔712，使得可完成第一布线层121。在这种情况下，由于第二铜箔712的蚀刻工艺的影响，第一布线层121的下表面也可被稍微去除，使得第一布线层121可具有第一布线层121的下表面与第一绝缘层111的一个表面相比凹入预定距离的结构。
接下来，如图14中所示，可在第一布线层121上设置掩模(未示出)，然后可另外蚀刻并去除金属层M的第二区域M2。此后，可分离掩模，并且通过去除第二区域M2，可在第一绝缘层111的一个表面中形成第一腔C1，并且可在第一腔C1的下表面上设置从第一腔C1的下表面突出的多个突起部P。从上述工艺可知，多个突起部P可利用第一绝缘层111的一部分形成，从而可不必另外地提供设置多个突起部P的材料和工艺，以降低成本和提高效率。可在第一腔C1的内壁和下表面以及多个突起部P的表面上形成与金属层M的第二区域M2的表面相同的粗糙度。
此后，可通过设置第一钝化层141和第二钝化层142来制造图3的印刷电路板。
图15是示出电子组件封装件的示例的示意性截面图。
根据图15中所示的示例性实施例的电子组件封装件600A可包括根据上述示例性实施例的印刷电路板100A。在以下针对电子组件封装件600A的描述中，第一印刷电路板100A是指根据上述示例性实施例的印刷电路板100A。
对第一印刷电路板100A的描述可与上述在根据示例性实施例的印刷电路板100A中的描述重复。
根据图15中所示的示例性实施例的电子组件封装件600A可包括：第一印刷电路板100A；第二印刷电路板200，连接到第一印刷电路板100A；电子组件300，安装在第二印刷电路板200上；第一电连接金属510，将第二印刷电路板200和电子组件300彼此电连接；第二电连接金属520，将第一印刷电路板100A和第二印刷电路板200彼此电连接；多个突起部P，设置在第一腔C1中；以及包封剂400，设置在第一印刷电路板100A和第二印刷电路板200之间以填充第一腔C1并覆盖电子组件300的至少一部分。
第二印刷电路板200可以是其上安装有电子组件300的印刷电路板，并且可包括堆积绝缘层210、堆积布线层220、堆积过孔层230和第三钝化层240。
堆积布线层220可设置在堆积绝缘层210外部或内部，且堆积过孔层230可贯穿堆积绝缘层210的至少一部分且将设置在不同层上的堆积布线层220彼此电连接。第三钝化层240设置在堆积绝缘层210的外层上且可具有使堆积布线层220的一部分暴露的开口。
堆积绝缘层210的材料可以是绝缘材料，例如，热固性树脂(诸如环氧树脂)或热塑性树脂(诸如聚酰亚胺)。可选地，堆积绝缘层210的材料可以是具有在热固性树脂和热塑性树脂中包含无机填料(诸如二氧化硅)、增强材料(诸如玻璃纤维)等的材料。例如，堆积绝缘层210的材料可以是半固化片，但不限于此，并且堆积绝缘层210的材料可以是不包括增强材料(诸如玻璃纤维)的材料，例如ABF。如果需要，堆积绝缘层210的材料可以是感光绝缘材料(诸如PID)。堆积绝缘层210可包括比图15中所示的层多的层或少的层。
堆积布线层220中的每个布线层的材料可以是金属材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。堆积布线层220可根据它们的设计而执行各种功能。例如，堆积布线层220可包括接地图案、电力图案、信号图案等。这些图案可分别具有线形式、面形式或焊盘形式。堆积布线层220中的每个布线层也可通过诸如AP、SAP、MSAP、TT等的镀覆工艺形成，且可因此包括作为无电镀层的种子层和基于该种子层形成的电镀层。当堆积绝缘层210以RCC的形式提供时，堆积布线层220还可包括金属箔(诸如铜箔)，并且如果需要，底漆树脂可存在于金属箔的表面上。从堆积布线层220中的最外层暴露的布线层可用作用于与其他基板或组件连接的连接焊盘。例如，从图15的第二印刷电路板200的最外层暴露的堆积布线层220可连接到第一电连接金属510和第二电连接金属520(稍后将描述)以用作连接焊盘。
堆积布线层220可包括比图15中所示的层多的层或少的层。
堆积过孔层230中的每个过孔的材料可以是金属材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。根据它们的设计，堆积过孔层230可包括信号过孔、接地过孔、电力过孔等。堆积过孔层230的每个过孔可通过用金属材料完全填充每个通路孔来形成，或者通过沿着每个通路孔的壁形成金属材料来形成。堆积过孔层230中的每个过孔也可通过诸如AP、SAP、MSAP、TT等的工艺形成，并且可包括作为无电镀层的种子层和基于该种子层形成的电镀层。堆积过孔层230的每个过孔也可具有其上表面的宽度大于下表面的宽度的渐缩形状。
如果需要，堆积过孔层230可包括比图15中所示的层多的层或少的层。
电子组件300可以是以数百至数百万或更多的数量的元件集成在单个芯片中来提供的集成电路(IC)裸片。电子组件300可以是例如处理器芯片(诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、现场可编程门阵列(FPGA)、数字信号处理器、加密处理器、微处理器或微控制器)，更具体地，电子组件300可以是应用处理器(AP)，但不限于此。另外，电子组件300可以是存储器芯片(诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM))或闪存，或者可以是逻辑芯片(诸如模数转换器或专用IC(ASIC))。如果需要，电子组件300可以是片式无源组件，例如，诸如多层陶瓷电容器(MLCC)的片式电容器或诸如功率电感器(PI)的片式电感器。电子组件300可设置成使得电子组件300的设置有连接焊盘(未示出)的表面面向下，并且该表面的相对表面面向上。电子组件300的连接焊盘可包括金属材料(诸如铜(Cu)或铝(Al))，并且可连接到第一电连接金属510。电子组件300可在没有单独的粘合剂膜的情况下被包封剂400覆盖，因此，电子组件300的背表面和侧表面可与包封剂400物理接触。
在根据示例性实施例的电子组件封装件600A中，电子组件300可与第一印刷电路板100A的第一绝缘层111的一个表面接触。第一绝缘层111的至少一部分可通过第一开口从第一钝化层141暴露，并且电子组件300可设置成与第一绝缘层111的暴露的一个表面接触。另外，第一腔C1可形成在电子组件300和第一绝缘层111彼此接触的区域中。由于如上所述第一绝缘层111和电子组件300彼此接触，因此当第一印刷电路板100A堆叠在第二印刷电路板200上时，可不需要单独的距离测量或精细控制工艺。
具体地，在现有技术中当将电子组件设置在单独的容纳空间或腔中时，需要在电子组件和容纳空间之间确保预定的间隔距离，以确保在电子组件和容纳空间之间将要设置包封剂的空间，并且需要用于确保这样的间隔距离的精细的基板设置工艺。因此，由于基板距离的调整故障等，可能发生在固定电子组件时的缺陷(对电子组件的损坏)等。
另一方面，在根据示例性实施例的电子组件封装件600A中，可预先在第一绝缘层111的一个表面中形成第一腔C1，可预先形成从第一腔C1的下表面突出的多个突起部P，并且多个突起部P可允许电子组件300与第一腔C1的下表面间隔开预定距离，使得可充分地确保其中可填充包封剂400的空间。因此，即使第一绝缘层111和电子组件300彼此接触，包封剂400也可填充在第一腔C1中。也就是说，包封剂400可填充多个突起部P之间的空间或多个突起部P与第一腔C1的内壁之间的空间。因此，不需要确保电子组件300和第一绝缘层111之间的间隔距离，从而可省略用于测量间隔距离和保持间隔状态的装置和工艺，使得可简化工艺并且可降低制造成本。
另外，当第一印刷电路板100A堆叠在电子组件300上时，多个突起部P可用作电子组件300和第一印刷电路板100A之间的支撑件，并且因此可与电子组件300的上表面接触。
包封剂400可设置在第一绝缘层111的一个表面上，并且可覆盖第一绝缘层111的一个表面的至少一部分、第二印刷电路板200的上表面的至少一部分和电子组件300的外表面的至少一部分。另外，包封剂400可填充第一腔C1的至少一部分，并且因此可覆盖电子组件300的上表面的至少一部分。例如，包封剂400可与电子组件300的上表面、下表面和侧表面中的每个表面的至少一部分物理接触。包封剂400可在B阶段(指的是在固化之前的阶段)具有流动性，因此包封剂400沿着电子组件300的外表面和第一绝缘层111的表面流动。在这种情况下，由于第一腔C1形成在第一绝缘层111中，因此包封剂400可填充第一腔C1的内部，因此可确保电子组件300与第一印刷电路板100A的第一绝缘层111之间的粘附性。包封剂400可填充第一腔C1并且与电子组件300的上表面的至少一部分接触，使得电子组件300可被更稳定地固定。
另外，如上所述，由于通过粗糙化在第一绝缘层111的一个表面、第一腔C1的内壁和下表面以及多个突起部P的表面上形成高粗糙度，因此可确保包封剂400和第一绝缘层111之间的足够的粘附性，并且因此可完成更稳定的封装件结构。第一布线层121的与第一绝缘层111接触的表面的粗糙度可大于第一布线层121的与第二电连接金属520接触的表面的粗糙度，因此在确保第一印刷电路板100A和第二印刷电路板200之间的电连接的同时可改善第一印刷电路板100A和第二印刷电路板200之间的粘附性。
包封剂400的材料可以是绝缘材料，例如，可以是热固性树脂(诸如环氧树脂)或热塑性树脂(诸如聚酰亚胺)。可选地，包封剂400的材料可以是在热固性树脂和热塑性树脂中包含无机填料(诸如二氧化硅)的材料。例如，包封剂400的材料可以是ABF。ABF可以以涂树脂铜(RCC)的形式提供，但不限于此。如果需要，包封剂400的材料可以是感光材料(诸如PID)。包封剂400的材料可以是已知的环氧模塑料(EMC)，但不限于此。
第一电连接金属510和第二电连接金属520可设置在第三钝化层240的至少一些开口中。第一电连接金属510和第二电连接金属520可使第二印刷电路板200物理连接和/或电连接到外部。例如，第一电连接金属510可将暴露的堆积布线层220和电子组件300彼此电连接，并且第二电连接金属520可将暴露的堆积布线层220和第一布线层121彼此电连接。第一电连接金属510和第二电连接金属520中的每个电连接金属可利用锡(Sn)或含锡(Sn)的合金(例如焊料)形成，但不限于此。第一电连接金属510和第二电连接金属520中的每个电连接金属可以是焊盘、焊球、引脚或柱形状的金属柱。
在根据示例性实施例的电子组件封装件600A中，第二电连接金属520的体积可大于第一电连接金属510的体积。另外，由于电子组件300与第一绝缘层111的一个表面接触，因此第二电连接金属520在电子组件封装件600A的堆叠方向上的厚度可与电子组件300和第一电连接金属510在该堆叠方向上的厚度之和基本相同。
这里，短语“基本相同”并不意味着厚度在数值上彼此完全相同，而是全面地包括包含工艺中的误差等的相等厚度的含义。
在对电子组件封装件600A的描述中，对印刷电路板100A的描述与上述根据示例性实施例的第一印刷电路板100A中的描述重复。
图16是示出电子组件封装件的另一示例的示意性截面图。
根据图16中所示的另一示例性实施例的电子组件封装件600B在第一印刷电路板的结构上与根据上述示例性实施例的电子组件封装件600A不同。
参照图16，安装在根据另一示例性实施例的电子组件封装件600B的第二印刷电路板200上的第一印刷电路板可以是根据上述另一示例性实施例的印刷电路板100B。
因此，宽度大于第一布线层121的宽度的第四布线层124可另外设置在第一布线层121上。
由于设置有第四布线层124，因此在根据另一示例性实施例的电子组件封装件600B中，第二电连接金属520的体积可变得相对小。第二电连接金属520可形成为具有较小的尺寸，使得根据另一示例性实施例的电子组件封装件600B可在安装方面以更精细的结构实现。另外，在根据另一示例性实施例的电子组件封装件600B中，第二电连接金属520的体积可变小，这是有利的，因为可防止第二电连接金属520之间的短路或第二电连接金属520与第一电连接金属510之间的短路。
其他组件的描述与上述根据示例性实施例的电子组件封装件600A和根据另一示例性实施例的印刷电路板100B中的其他组件的描述重复，因此省略。
图17是示出电子组件封装件的另一示例的示意性截面图。
根据图17中所示的另一示例性实施例的电子组件封装件600C在第一印刷电路板的结构方面与根据上述示例性实施例的电子组件封装件600A不同。
参照图17，安装在根据另一示例性实施例的电子组件封装件600C的第二印刷电路板200上的第一印刷电路板可以是根据上述另一示例性实施例的印刷电路板100C。
因此，第二腔C2可形成在第一印刷电路板100C的第一绝缘层111的一个表面中，并且第一腔C1可形成在第二腔C2的下表面上。
参照图17，第二腔C2的宽度可大于电子组件300的宽度。因此，当电子组件300和第一印刷电路板100C安装在第二印刷电路板200上时，电子组件300的至少一部分可设置在第二腔C2内。另外，第二腔C2的宽度可大于第一腔C1的宽度。例如，第二腔C2可比第一腔C1宽，使得第一腔C1的内壁和第二腔C2的内壁可具有台阶。设置在第二腔C2中的电子组件300的上表面可与第二腔C2的下表面接触，并且可与设置在第一腔C1中的多个突起部P接触。另外，由于第二腔C2的宽度大于电子组件300的宽度，因此当包封剂400填充第二腔C2的内部时，包封剂400可覆盖电子组件300的上表面的至少一部分和侧表面的至少一部分。由于包封剂400可覆盖电子组件300的上表面和侧表面中的每个表面的至少一部分，因此电子组件300可稳定地结合和固定。另外，由于通过形成在第一腔C1中的多个突起部P来确保将要设置包封剂400的空间，因此可不消耗用于确保第二腔C2的下表面与电子组件300之间的距离的工艺和成本，这是有利的，因为存在提高良率和降低成本的效果。
另外，与上述第一腔C1类似，第二腔C2也可具有通过粗糙化形成在第二腔C2的内壁和下表面上的高粗糙度。因此，可确保包封剂400和第一绝缘层111之间的高粘附性。
其他组件的描述与上述根据示例性实施例的电子组件封装件600A和根据另一示例性实施例的印刷电路板100C中的其他组件的描述重复，因此省略。
图18是示出电子组件封装件的另一示例的示意性截面图。
根据图18中所示的另一示例性实施例的电子组件封装件600D在第一印刷电路板的结构上与根据上述另一示例性实施例的电子组件封装件600C不同。
参照图18，安装在根据另一示例性实施例的电子组件封装件600D的第二印刷电路板200上的第一印刷电路板可以是根据上述另一示例性实施例的印刷电路板100D。
因此，根据图18中所示的另一示例性实施例的电子组件封装件600D的第一印刷电路板100D还可包括设置在第一布线层121上的第四布线层124，并且第二腔C2可形成在第一绝缘层111的一个表面中。
图18中所示的根据另一示例性实施例的电子组件封装件600D的其他组件的描述与上述根据示例性实施例的第一印刷电路板100D和根据另一示例性实施例的电子组件封装件600B和600C中的其他组件的描述重复。
图19是示意性地示出电子组件封装件的另一示例的截面图。
根据图19中所示的另一示例性实施例的电子组件封装件600E在第一印刷电路板的结构上与根据上述另一示例性实施例的电子组件封装件600D不同。
参照图19，安装在根据另一示例性实施例的电子组件封装件600E的第二印刷电路板200上的第一印刷电路板可以是根据上述另一示例性实施例的印刷电路板100E。
因此，槽部R可形成在形成于第一印刷电路板100E的第一绝缘层111中的第二腔C2的侧表面上，因此，第二腔C2的侧表面可具有台阶。
由于第二腔C2的侧表面具有台阶，因此包封剂400也可填充在槽部R中，并且包封剂400与第一绝缘层111之间的粘附性可由于台阶结构的锚定效应等而进一步改善。
另外，与上述第一腔C1和第二腔C2类似，槽部R也可具有通过粗糙化形成在槽部R的内壁和下表面上的高粗糙度。因此，可确保包封剂400和第一绝缘层111之间的高粘附性。
其他组件的描述与上述根据另一示例性实施例的印刷电路板100E和根据另一示例性实施例的电子组件封装件600D中的其他组件的描述重复，因此省略。
如上所述，根据本公开中的示例性实施例，可提供一种有利于减小整体厚度和使产品小型化的印刷电路板以及包括该印刷电路板的电子组件封装件。
尽管上面已经示出和描述了示例性实施例，但是对于本领域技术人员将易于理解的是，可在不脱离本公开的由所附权利要求限定的范围的情况下进行修改和变型。

Claims (20)

1.一种印刷电路板，包括：
第一绝缘层；
第一腔，设置在所述第一绝缘层的一个表面中；
多个突起部，在所述第一腔中彼此间隔开；以及
第一布线层，嵌在所述第一绝缘层的所述一个表面中。
2.如权利要求1所述的印刷电路板，所述印刷电路板还包括设置在所述第一绝缘层的所述一个表面中的第二腔，
其中，所述第一腔设置在所述第二腔的下表面上。
3.如权利要求2所述的印刷电路板，所述印刷电路板还包括设置在所述第二腔的侧表面上的槽部。
4.如权利要求2所述的印刷电路板，其中，所述第二腔比所述第一腔宽，使得所述第一腔的内壁与所述第二腔的内壁具有台阶。
5.如权利要求1所述的印刷电路板，所述印刷电路板还包括：
第二布线层，设置在所述第一绝缘层的另一表面上；
第一过孔层，贯穿所述第一绝缘层的至少一部分并使所述第一布线层和所述第二布线层彼此连接；
第二绝缘层，设置在所述第一绝缘层的所述另一表面上并且具有嵌有所述第二布线层的一个表面；以及
第三布线层，设置在所述第二绝缘层的另一表面上；
第二过孔层，贯穿所述第二绝缘层的至少一部分并使所述第二布线层和所述第三布线层彼此连接。
6.如权利要求1所述的印刷电路板，所述印刷电路板还包括设置在所述第一绝缘层的所述一个表面上的第四布线层，
其中，所述第四布线层覆盖所述第一布线层的至少一部分。
7.如权利要求5所述的印刷电路板，所述印刷电路板还包括设置在所述第一绝缘层的所述一个表面和所述第二绝缘层的所述另一表面上的钝化层。
8.如权利要求1所述的印刷电路板，其中，所述第一布线层从所述第一绝缘层的所述一个表面暴露，并且
所述第一布线层的与所述第一绝缘层接触的表面的粗糙度相对大于所述第一布线层的从所述第一绝缘层暴露的表面的粗糙度。
9.如权利要求1所述的印刷电路板，其中，所述多个突起部利用所述第一绝缘层的一部分形成。
10.一种电子组件封装件，包括：
第一印刷电路板，包括绝缘层、设置在所述绝缘层的一个表面中的第一腔以及在所述第一腔中彼此间隔开的多个突起部；
第二印刷电路板，设置在所述第一印刷电路板的一侧上并且具有一个表面，所述第一印刷电路板安装在所述一个表面上；以及
电子组件，安装在所述第二印刷电路板的所述一个表面上，
其中，所述第一印刷电路板的所述绝缘层的所述一个表面与所述电子组件接触。
11.如权利要求10所述的电子组件封装件，其中，所述多个突起部与所述电子组件的一个表面接触。
12.如权利要求10所述的电子组件封装件，所述电子组件封装件还包括包封剂，所述包封剂设置在所述第一印刷电路板和所述第二印刷电路板之间并且覆盖所述电子组件的至少一部分。
13.如权利要求12所述的电子组件封装件，其中，所述包封剂设置在所述第一腔的至少一部分中。
14.如权利要求13所述的电子组件封装件，所述电子组件封装件还包括设置在所述绝缘层的所述一个表面上的第二腔，
其中，所述第一腔设置在所述第二腔的下表面上，并且
所述包封剂设置在所述第二腔的至少一部分中。
15.如权利要求14所述的电子组件封装件，其中，所述第二腔比所述第一腔宽，使得所述第一腔的内壁和所述第二腔的内壁具有台阶。
16.如权利要求10所述的电子组件封装件，其中，所述第一印刷电路板还包括：
第一布线层，嵌在所述绝缘层的所述一个表面中；以及
第二布线层，设置在所述第一布线层上并且从所述绝缘层的所述一个表面突出。
17.如权利要求16所述的电子组件封装件，所述电子组件封装件还包括：
第一电连接金属，设置在所述第二印刷电路板和所述电子组件之间；以及
第二电连接金属，设置在所述第一印刷电路板和所述第二印刷电路板之间。
18.如权利要求17所述的电子组件封装件，其中，所述第一布线层的与所述绝缘层接触的表面的粗糙度大于所述第一布线层的与所述第二电连接金属接触的表面的粗糙度。
19.如权利要求16所述的电子组件封装件，其中，所述第一布线层的与所述绝缘层接触的表面的粗糙度大于所述第一布线层的与所述第二布线层接触的表面的粗糙度。
20.如权利要求14所述的电子组件封装件，所述电子组件封装件还包括设置在所述第二腔的侧面上的槽部，
其中，所述包封剂还设置在所述槽部中。
CN202210329039.2A 2021-04-01 2022-03-30 印刷电路板和包括该印刷电路板的电子组件封装件 Pending CN115209608A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210042771 2021-04-01
KR10-2021-0042771 2021-04-01
KR1020210115617A KR20220136869A (ko) 2021-04-01 2021-08-31 인쇄회로기판 및 이를 포함하는 전자부품 패키지
KR10-2021-0115617 2021-08-31

Publications (1)

Publication Number Publication Date
CN115209608A true CN115209608A (zh) 2022-10-18

Family

ID=83450105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210329039.2A Pending CN115209608A (zh) 2021-04-01 2022-03-30 印刷电路板和包括该印刷电路板的电子组件封装件

Country Status (2)

Country Link
US (2) US20220320027A1 (zh)
CN (1) CN115209608A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072576B (zh) * 2023-03-24 2023-08-08 广州雅量商业智能技术有限公司 一种集成电路板封装装置及其封装方法

Also Published As

Publication number Publication date
US20220320027A1 (en) 2022-10-06
US20230245989A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
US11658124B2 (en) Connection structure embedded substrate
US11576261B2 (en) Connection structure embedded substrate
US20230245989A1 (en) Printed circuit board and electronic component package including the same
CN114080092A (zh) 组件封装件和用于该组件封装件的印刷电路板
CN113948482A (zh) 其中嵌入有电子组件的基板
CN113905516A (zh) 电子组件嵌入式基板
US20230180388A1 (en) Printed circuit board with embedded bridge
US11818841B2 (en) Printed circuit board
CN114531776A (zh) 印刷电路板以及印刷电路板安装组件
CN114698227A (zh) 连接结构嵌入式基板
CN112992844A (zh) 电子组件嵌入式基板
CN112996222A (zh) 嵌有电子组件的基板
US11715680B2 (en) Printed circuit board
US11948849B2 (en) Package-embedded board
US11910527B2 (en) Substrate with electronic component embedded therein
US11521922B2 (en) Printed circuit board
US11439020B2 (en) Electronic component-embedded substrate
US20230147912A1 (en) Printed circuit board
US20230057689A1 (en) Printed circuit board
KR20220136869A (ko) 인쇄회로기판 및 이를 포함하는 전자부품 패키지
CN117425272A (zh) 印刷电路板
CN114340138A (zh) 印刷电路板和包括该印刷电路板的电子组件封装件
CN116072635A (zh) 嵌有电子组件的基板
CN114615800A (zh) 印刷电路板
CN116193709A (zh) 印刷电路板和制造该印刷电路板的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination