CN116193709A - 印刷电路板和制造该印刷电路板的方法 - Google Patents

印刷电路板和制造该印刷电路板的方法 Download PDF

Info

Publication number
CN116193709A
CN116193709A CN202211368577.9A CN202211368577A CN116193709A CN 116193709 A CN116193709 A CN 116193709A CN 202211368577 A CN202211368577 A CN 202211368577A CN 116193709 A CN116193709 A CN 116193709A
Authority
CN
China
Prior art keywords
pads
layer
printed circuit
circuit board
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211368577.9A
Other languages
English (en)
Inventor
金相勳
高永国
金圭默
金海星
黄致元
洪锡昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN116193709A publication Critical patent/CN116193709A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本公开涉及一种印刷电路板和制造该印刷电路板的方法。所述印刷电路板包括：绝缘层；多个焊盘，设置在所述绝缘层上；以及多个绝缘壁，设置在所述绝缘层上并且分别覆盖所述多个焊盘的侧表面，但不设置在所述多个焊盘的上表面上。所述多个绝缘壁设置为在所述绝缘层上彼此间隔开。

Description

印刷电路板和制造该印刷电路板的方法
本申请要求于2021年11月26日在韩国知识产权局提交的第10-2021-0165240号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种印刷电路板，更具体地，涉及一种其中可安装和/或嵌入电子组件的印刷电路板和制造该印刷电路板的方法。
背景技术
通常，高性能半导体芯片使用倒装芯片安装方式进行高密度安装。在这种情况下，随着半导体的小型化和性能改进，用于倒装芯片安装的连接端子之间的间隔也不断减小。因此，板的阻焊剂的开口尺寸和精度、形成焊料凸块的难度、避免半导体芯片的焊料结合中桥接短路的难度等不断增加。
发明内容
本公开的一方面可提供一种能够易于制造的印刷电路板和制造该印刷电路板的方法。
本公开的一方面还可提供一种能够降低桥接短路风险的印刷电路板和制造该印刷电路板的方法。
本公开的一方面还可提供一种能够提供可靠性的印刷电路板和制造该印刷电路板的方法。
根据本公开的一方面，可提供一种印刷电路板，其中形成了设置用于安装倒装芯片的焊盘的侧表面被绝缘壁围绕的结构，使得在组装倒装芯片时降低桥接短路风险等，并且提高可靠性。
根据本公开的一方面，一种印刷电路板可包括：绝缘层；多个焊盘，设置在所述绝缘层上；以及多个绝缘壁，设置在所述绝缘层上并且分别覆盖所述多个焊盘的侧表面，但不设置在所述多个焊盘的上表面上。所述多个绝缘壁设置为在所述绝缘层上彼此间隔开。
根据本公开的另一方面，一种印刷电路板可包括：多个焊盘；以及绝缘层，覆盖所述多个焊盘中的每个的下表面和侧表面，并且具有设置在所述多个焊盘的至少一部分之间的凹部。所述绝缘层的上表面设置在与所述多个焊盘中的每个的上表面基本相同的水平上，或者设置在所述多个焊盘中的每个的所述上表面上方的水平上。
根据本公开的另一方面，一种制造印刷电路板的方法可包括：在载体基板上形成多个焊盘和导电图案；在所述载体基板上形成绝缘层，所述绝缘层将所述多个焊盘和所述导电图案中的每个的至少一部分嵌入其中；移除所述载体基板；以及通过移除所述导电图案在所述绝缘层中形成凹部。
根据本公开的另一方面，一种印刷电路板可包括：绝缘层，包括彼此间隔开并且从所述绝缘层的表面突出的多个环；以及多个焊盘，分别设置在所述多个环中。
根据本公开的另一方面，一种制造印刷电路板的方法可包括：在载体基板上形成彼此间隔开的焊盘和导电图案；在所述载体基板上形成绝缘层，以填充所述焊盘与所述导电图案之间的空间并且覆盖所述焊盘和所述导电图案；移除所述载体基板；以及移除所述导电图案，以形成由所述绝缘层提供的多个环，所述焊盘分别设置在所述多个环中。
附图说明
通过结合附图以及以下具体实施方式，将更清楚地理解本公开的以上和其他方面、特征和优点，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性立体图；
图3是示出印刷电路板的示例的示意性截面图；
图4是示出图3的印刷电路板的示意性平面图；
图5是示出印刷电路板的另一示例的示意性截面图；
图6是示出印刷电路板的另一示例的示意性截面图；
图7是示出印刷电路板的另一示例的示意性截面图；
图8是示出印刷电路板的另一示例的示意性截面图；
图9A至图9H是示出制造图8的印刷电路板的工艺的示例的示意性截面图；
图10是示出图8的印刷电路板的修改示例的示意性截面图；
图11是示出图8的印刷电路板的另一修改示例的示意性截面图；
图12是示出印刷电路板的另一示例的示意性截面图；
图13A至图13H是示出制造图12的印刷电路板的工艺的示例的示意性截面图；
图14是示出图12的印刷电路板的修改示例的示意性截面图；
图15是示出图12的印刷电路板的另一修改示例的示意性截面图；
图16是示出印刷电路板的另一示例的示意性截面图；
图17A至图17H是示出制造图16的印刷电路板的工艺的示例的示意性截面图；
图18是示出图16的印刷电路板的修改示例的示意性截面图；以及
图19至图22是示出多个焊盘和多个绝缘壁的各种形状的示意性平面图。
具体实施方式
在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为了清楚起见，可能夸大或缩小组件的形状、尺寸等。
在此，为了方便起见，下侧、下部、下表面等用于指相对于附图的截面在向下方向上形成的部分或表面，而上侧、上部、上表面等用于指在与向下方向相反的方向上形成的部分或表面。然而，这些方向是为了便于解释而限定的，并且权利要求不受如上所述限定的方向的特别限制，并且上部和下部的概念可彼此互换。
在说明书中，组件与另一组件的“连接”的含义在概念上包括通过粘合剂层的间接连接以及两个组件之间的直接连接。另外，“电连接”在概念上包括物理连接和物理断开。可理解，当用诸如“第一”和“第二”的术语来指要素时，该要素不受它们的限制。术语“第一”和“第二”可仅用于将要素与其他要素区分开的目的，并且可不限制要素的顺序或重要性。在一些情况下，在不脱离在此阐述的权利要求的范围的情况下，第一要素可被称为第二要素。类似地，第二要素也可被称为第一要素。
在此使用的术语“示例性实施例”不是指相同的示例性实施例，其被提供用于强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而，在此提供的示例性实施例被认为能够通过彼此整体或部分地组合来实现。例如，在特定示例性实施例中描述的一个要素，即使在另一示例性实施例中没有描述，也可被理解为与另一示例性实施例相关的描述，除非其中提供了相反或矛盾的描述。
在此使用的术语仅用于描述示例性实施例而不是限制本公开。在这种情况下，除非在上下文中另有解释，否则单数形式包括复数形式。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。芯片相关组件1020、网络相关组件1030、其他组件1040等可物理连接和/或电连接到主板1010。这些组件可通过各种信号线1090连接到下面将要描述的其他电子组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器或微控制器等；以及逻辑芯片，诸如模数转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。另外，芯片相关组件1020可彼此组合。芯片相关组件1020可具有包括上述芯片或电子组件的封装件形式。
网络相关组件1030可包括与诸如以下协议兼容或者根据诸如以下协议通信的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据速率GSM演进(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议、5G协议以及在上述协议之后指定的任何其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括与各种其他无线标准或无线协议或者有线标准或有线协议兼容或者根据各种其他无线标准或无线协议或者有线标准或有线协议通信的组件。另外，网络相关组件1030可与上述芯片相关组件1020彼此组合在一起。
其他组件1040可包括高频率电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)组件、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的等的呈片组件型的无源元件等。另外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030彼此组合在一起。
根据电子装置1000的类型，电子装置1000可包括物理连接或电连接到主板1010或者不物理连接或不电连接到主板1010的其他电子组件。这些其他电子组件可包括例如相机1050、天线1060、显示器1070、电池1080等。这些其他电子组件不限于此，并且可以是音频编解码器、视频编解码器、功率放大器、指南针、加速度计、陀螺仪、扬声器、大容量存储单元(例如，硬盘驱动器)、光盘(CD)驱动器、数字通用光盘(DVD)驱动器等。电子装置1000还可根据电子装置1000的类型而包括用于各种目的的其他电子组件等。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而是可以是能够处理数据的任何其他电子装置。
图2是示出电子装置的示例的示意性立体图。
参照图2，电子装置可以是例如智能电话1100。主板1110可容纳在智能电话1100中，并且各种组件1120可物理连接或电连接到主板1110。另外，物理连接或电连接到主板1110或者不物理连接或不电连接到主板1110的其他电子组件(诸如相机模块1130和/或扬声器1140)可容纳在智能电话1100中。组件1120中的一些可以是芯片相关组件，例如，组件封装件1121，但不限于此。组件封装件1121可具有包括有源组件和/或无源组件的电子组件表面安装在其上的印刷电路板的形式。可选地，组件封装件1121可具有其中嵌入有有源组件和/或无源组件的印刷电路板的形式。此外，电子装置不必限于智能电话1100，而可以是如上所述的任何其他电子装置。
印刷电路板
图3是示出印刷电路板的示例的示意性截面图。
图4是示出图3的印刷电路板的示意性平面图。
参照图3和图4，根据示例性实施例的印刷电路板100A可包括：绝缘层111；多个焊盘121，设置在绝缘层111上；以及多个绝缘壁131，分别覆盖多个焊盘121的侧表面，但不设置在多个焊盘121的上表面上。作为非限制性示例，根据示例性实施例的印刷电路板100A可用作将在其上安装倒装芯片的封装基板，并且多个焊盘121可设置为用于安装倒装芯片的凸块。
在此，“绝缘壁”可用作与“绝缘层”区分的术语。例如，绝缘层可仅仅指具有绝缘性质的层，而不管其形状如何。另一方面，绝缘壁可指具有用于围绕特定目标组件的侧表面的至少一部分的形状的绝缘层。也就是说，绝缘层可具有比绝缘壁更广泛的含义，并且绝缘壁可具有比绝缘层更下位的含义。也就是说，如果需要，绝缘层可包括绝缘壁。在这方面，在截面图和/或平面图中，绝缘壁可具有比绝缘层小的面积。另外，多个绝缘壁可存在于相同的水平上，并且在这种情况下，相应的绝缘壁可彼此独立地存在于相同的水平上。
在此，截面可指当在第一方向和第二方向上切割目标时目标的截面形状、当在第一方向和第三方向上切割目标时目标的截面形状、或者当从侧部观察目标时目标的截面形状。
在此，平面图可指当在第二方向和第三方向上切割目标时目标的平面形状，或者当从顶部或底部观察目标时目标的平面形状。
在此，第一方向可指堆叠方向或厚度方向，第二方向可指宽度方向，并且第三方向可指长度方向。
此外，如上所述，通常，高性能半导体芯片使用倒装芯片安装方式进行高密度安装。在这种情况下，随着半导体的小型化和性能改进，用于倒装芯片安装的连接端子之间的间隔也不断减小。因此，板的阻焊剂的开口尺寸及其精度、形成焊料凸块的难度、避免半导体芯片的焊料结合中桥接短路的难度等不断增加。
在这方面，为了使板的倒装芯片连接凸块的节距更精细，已经研究了如下结构：其中，通过在板上形成铜柱而使用少量焊料，并且通过确保半导体芯片与板之间的间隔而易于施加底部填料、非导电膜(NCF)、非导电膏(NCP)等。
此外，具有这种铜柱的板可通过如下方式制造：使用化学镀铜、溅射等在板的形成有阻焊剂的表面上形成种子层，使用干膜执行光刻工艺(诸如曝光、显影和剥离)，然后在种子层上执行蚀刻工艺。
然而，在这种情况下，在制造过程中可能难以确保形成在阻焊剂上的种子层的紧密粘合，并且对于实现凸块的精细节距的设计规则可能存在限制，例如，需要露出精细的阻焊剂，由于阻焊剂尺寸和铜柱的曝光匹配容差(exposure matching tolerance)而难以减小铜柱的直径，以及在组装具有精细节距凸块的半导体芯片时的桥接短路风险等。
另一方面，在根据示例性实施例的印刷电路板100A中，可形成如下结构：在该结构中，用于安装倒装芯片而设置的多个焊盘121的侧表面大致被多个绝缘壁131围绕，使得可降低在组装倒装芯片时的桥接短路风险等，并且可提高可靠性。例如，根据示例性实施例的结构可基本上是如下结构：设置为用于安装倒装芯片的凸块的多个焊盘121的侧表面分别被多个绝缘壁131围绕。因此，焊料等不会附着到多个焊盘121的侧表面，并且因此可降低桥接短路风险。
另外，在根据示例性实施例的印刷电路板100A中，与具有铜柱的板不同，种子层不需要形成在阻焊剂上，并且可通过凹部形成工艺改变凸块连接部分的阻焊剂开口，因此，还可解决设计规则中的限制。另外，多个焊盘121可形成在载体基板的金属层上，结果，可实现非常优异的高度均匀性。另外，由于可将粗糙形状在初始制造操作中从进行了粗糙化处理的金属图案转移到进行了蚀刻工艺的绝缘层111的表面，因此当稍后将印刷电路板应用于封装结构时，绝缘层111的表面可与成型件和/或底部填料具有高紧密粘合性，并且可实现高可靠性。另外，还可在多个绝缘壁131上执行粗糙化处理，并且因此可确保稳定的紧密粘合。
此外，在根据示例性实施例的印刷电路板100A中，多个绝缘壁131可分别覆盖多个焊盘121的侧表面，但不设置在多个焊盘121的上表面上。在这方面，多个绝缘壁131中的每个可与多个焊盘121中的每个的侧表面直接接触，但可与多个焊盘121中的每个的上表面间隔开。因此，在安装倒装芯片时，倒装芯片的连接端子可被更稳定地放置在焊盘121上，并且可增加与连接构件(诸如焊料)的结合面积，使得可改善紧密粘合性和可靠性。
在这方面，多个绝缘壁131中的每个可具有腔131r(即，多个绝缘壁131可具有多个腔131r)，多个焊盘121分别设置在多个腔131r中，并且多个腔131r可使多个焊盘121中的每个的上表面完全露出。另外，在截面中，多个腔131r中的每个的宽度可以是基本恒定的。
在此，“基本恒定”可以是包括在制造工艺中发生的工艺误差或位置偏差、执行测量时的误差等的概念。例如，绝缘壁的腔的宽度基本恒定的含义可以是腔的宽度的偏差很小，例如，由于绝缘壁的侧表面在截面中具有大致竖直的形状，因此在同一绝缘壁的最上侧和最下侧处的宽度之间的偏差很小。
此外，在根据示例性实施例的印刷电路板100A中，多个焊盘121中的每个在平面图中可具有大致圆形形状。另外，围绕多个焊盘121的多个绝缘壁131中的每个可具有大致圆环形状。然而，多个焊盘121中的每个和多个绝缘壁131中的每个的形状不限于此。例如，多个焊盘121中的每个可具有诸如四边形形状和椭圆形形状的各种形状，并且多个绝缘壁131中的每个可具有对应的诸如四边形环形形状和椭圆形环形形状的各种形状。
此外，在根据示例性实施例的印刷电路板100A中，多个绝缘壁131可与绝缘层111一体化，且在它们之间没有边界线。例如，多个绝缘壁131可以是与绝缘层111一体化的单个组件。因此，多个绝缘壁131可包括与绝缘层111相同的绝缘材料。因此，多个绝缘壁131不是另外使用单独的材料形成的，而是可通过凹部形成工艺等在绝缘层111中形成，因此可有效地解决设计规则中的限制。
在这方面，绝缘层111可包括多个绝缘壁131，并且包括多个绝缘壁131的绝缘层111可覆盖焊盘121的下表面和侧表面。
此外，在根据示例性实施例的印刷电路板100A中，多个绝缘壁131可设置为在绝缘层111上彼此间隔开，因此，可更有效地降低桥接短路风险。在平面图中，多个绝缘壁131中的每个可连续地围绕多个焊盘121中的一个的侧表面，这在降低桥接短路风险方面可以是优选的，但是本公开不限于此。
此外，在根据示例性实施例的印刷电路板100A中，凹部R可存在于多个绝缘壁131之间和/或多个绝缘壁131周围。凹部R可以是单个连续的凹部R。多个焊盘121可不设置在凹部R中。凹部R可设置在与多个焊盘121基本相同的水平上。可在第一方向上确定凹部R和多个焊盘121是否设置在基本相同的水平上。多个绝缘壁131可具有通过凹部R独立地连续围绕多个焊盘121的环形形状，这在降低桥接短路风险方面可以是优选的。
此外，在根据示例性实施例的印刷电路板100A中，绝缘层111上的多个绝缘壁131中的每个的高度可大于多个焊盘121中的每个的高度。如上所述，当绝缘层111包括多个绝缘壁131(多个绝缘壁131作为与绝缘层111一体化的组件)时，绝缘层111的上表面可设置在多个焊盘121中的每个的上表面上方的水平上。这些上表面之间的高度差(h2-h1)可以是大约2μm至4μm，但不限于此。在这种情况下，在安装倒装芯片时，连接端子可被稳定地放置在多个焊盘121上。另外，当焊料设置在多个焊盘121上时，可预期抑制焊料溢出的效果。
在下文中将参照图3和图4更详细地描述根据示例性实施例的印刷电路板100A的组件。
绝缘层111可包括绝缘材料。绝缘材料可包括诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或与热固性树脂或热塑性树脂一起包含无机填料、有机填料和/或玻璃纤维(例如，玻璃布和/或玻璃织物)的材料。绝缘材料可以是例如味之素堆积膜(Ajinomoto Build-up Film，ABF)、半固化片(PPG)、树脂涂覆铜(RCC)等，但不限于此，并且可以是其他聚合物材料。
焊盘121中的每个可包括金属材料。金属材料可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。焊盘121可根据它们设计而执行各种功能。例如，焊盘121可包括接地焊盘、电力焊盘、信号焊盘等。这里，信号焊盘可包括除了接地焊盘、电力焊盘等之外的用于连接各种信号(诸如数据信号)的焊盘。焊盘121可包括电镀层(或电解镀铜)，但如果需要，可包括无电镀层(化学镀铜)。
绝缘壁131中的每个可包括绝缘材料。绝缘材料可包括诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或与热固性树脂或热塑性树脂一起包含无机填料、有机填料和/或玻璃纤维(例如，玻璃布和/或玻璃织物)的材料。绝缘材料可以是例如ABF、PPG、RCC等，但不限于此，并且还可以是其他聚合物材料。绝缘壁131可包括与绝缘层111相同的绝缘材料，并且绝缘壁131和绝缘层111可以是一体化的单个且相同的组件，且在它们之间没有边界线。
图5是示出印刷电路板的另一示例的示意性截面图。
参照图5，根据另一示例性实施例的印刷电路板100B可包括：绝缘层111；多个焊盘121，设置在绝缘层111上；以及多个绝缘壁131，分别覆盖多个焊盘121的侧表面，但不设置在多个焊盘121的上表面上。作为非限制性示例，根据另一示例性实施例的印刷电路板100B可用作将在其上安装倒装芯片的封装基板，并且多个焊盘121可设置为用于安装倒装芯片的凸块。
此外，在根据另一示例性实施例的印刷电路板100B中，绝缘层111上的多个绝缘壁131中的每个的高度可与多个焊盘121中的每个的高度基本相同。如上所述，当绝缘层111包括多个绝缘壁131(多个绝缘壁131作为与绝缘层111一体化的组件)时，绝缘壁131的上表面可设置在与多个焊盘121中的每个的上表面基本相同的水平上。例如，在这些上表面之间可能存在很小的高度差(h2-h1)。例如，在稍后将描述的制造工艺中，载体基板的金属层可包括铜(Cu)层和阻挡层，阻挡层包括具有与铜层的蚀刻性质不同的蚀刻性质的金属，诸如镍(Ni)或钛(Ti)。在这种情况下，当在分离之后蚀刻金属层时，可在蚀刻铜(Cu)层之后蚀刻阻挡层。结果，当蚀刻铜(Cu)层时，阻挡层可保护多个焊盘121。因此，多个焊盘121的表面可基本上不受蚀刻的影响，因此可基本上不产生台阶部分。因此，如果需要，多个焊盘121的表面可实现为与多个绝缘壁131的表面基本共面。
在本文中，“基本相同的高度”、“设置在基本相同的水平上”和/或“基本共面”可以是包括在制造工艺中发生的工艺误差或位置偏差、在执行测量时的误差等的概念。例如，绝缘层的上表面设置在与焊盘的上表面基本相同的水平上的含义可以是绝缘层的上表面和焊盘的上表面在包括微小误差的范围内在第一方向上设置在大致相同的位置处。
只要不相互矛盾，其他内容(例如，上述印刷电路板100A中描述的内容)可应用于根据另一示例性实施例的印刷电路板100B，并且将省略对重复内容的描述。
图6是示出印刷电路板的另一示例的示意性截面图。
图7是示出印刷电路板的另一示例的示意性截面图。
参照图6和图7，根据其他示例性实施例的印刷电路板100C和100D中的每个可包括：绝缘层111；多个焊盘121，设置在绝缘层111上；多个绝缘壁131，分别覆盖多个焊盘121的侧表面，但不设置在多个焊盘121的上表面上；以及表面处理层190，设置在多个焊盘121中的至少一个的表面上。作为非限制性示例，根据其他示例性实施例的印刷电路板100C和100D中的每个可用作将在其上安装倒装芯片的封装基板，并且多个焊盘121可设置为用于安装倒装芯片的凸块。
此外，根据其他示例性实施例的印刷电路板100C和100D中的每个还可包括表面处理层190，通过表面处理层190可更有效地安装倒装芯片。表面处理层190可通过例如电解镀金、无电镀金、有机可焊性防腐剂(OSP)或无电镀锡、无电镀银、无电镀镍/取代镀金(substituted gold plating)、直接浸金(DIG)镀覆、热风焊料整平(HASL)等形成。在这方面，表面处理层190可包括镍(Ni)层191和金(Au)层192中的至少一者，但不限于此。作为非限制性示例，表面处理层190可包括设置在焊盘121的表面上的镍(Ni)层191和设置在镍(Ni)层191的表面上的金(Au)层192，但不限于此。
此外，在根据另一示例性实施例的印刷电路板100C中，表面处理层190的最上层的上表面可设置在与绝缘壁131的上表面基本相同的水平上，并且在根据另一示例性实施例的印刷电路板100D中，表面处理层190的最上层的上表面可设置在绝缘壁131的上表面上方的水平上，但本公开不限于此。
只要不相互矛盾，其他内容(例如，上述印刷电路板100A和100B中描述的内容)可应用于根据其他示例性实施例的印刷电路板100C和100D，并且将省略对重复内容的描述。
图8是示出印刷电路板的另一示例的示意性截面图。
参照图8，根据另一示例性实施例的印刷电路板100E可包括：第一绝缘层111；第一焊盘121和第二焊盘122，设置在第一绝缘层111的上表面上；第一绝缘壁131，设置在第一绝缘层111的上表面上并且覆盖第一焊盘121的侧表面；以及第二绝缘壁132，设置在第一绝缘层111的上表面上并且覆盖第二焊盘122的侧表面。
根据另一示例性实施例的印刷电路板100E还可包括：第一布线层141，设置在第一绝缘层111的下表面上；第一连接过孔151，贯穿第一绝缘层111并且将第一焊盘121电连接到第一布线层141的至少一部分；和/或第二连接过孔152，贯穿第一绝缘层111并且将第二焊盘122电连接到第一布线层141的至少其它部分(如果需要)。
根据另一示例性实施例的印刷电路板100E还可包括：第二绝缘层112，设置在第一绝缘层111的下表面上并且将第一布线层141的至少一部分嵌入其中；第二布线层142，设置在第二绝缘层112的下表面上；和/或第一过孔层161，贯穿第二绝缘层112并且将第一布线层141和第二布线层142中的每个的至少一部分彼此电连接(如果需要)。
根据另一示例性实施例的印刷电路板100E还可包括：第三绝缘层113，设置在第二绝缘层112的下表面上并且将第二布线层142的至少一部分嵌入其中；第三布线层143，设置在第三绝缘层113的下表面上；和/或第二过孔层162，贯穿第三绝缘层113并且将第二布线层142和第三布线层143中的每个的至少一部分彼此电连接(如果需要)。
根据另一示例性实施例的印刷电路板100E还可包括：第一钝化层171，设置在第二绝缘壁132上并且具有暴露第二焊盘122的表面的至少一部分的第一开口171h；和/或第二钝化层172，设置在第三绝缘层113的下表面上并且具有暴露第三布线层143的表面的至少一部分的第二开口172h(如果需要)。在一个示例中，第一钝化层171可设置在第二焊盘122的上表面的一部分上。
此外，在根据另一示例性实施例的印刷电路板100E中，可形成如下结构：在该结构中，设置用于安装倒装芯片的焊盘121的侧表面大致被第一绝缘壁131围绕，使得可降低在组装倒装芯片时的桥接短路风险等，并且可提高可靠性。例如，根据另一示例性实施例的结构可基本上是如下结构：设置为用于安装倒装芯片的凸块的第一焊盘121的侧表面分别被第一绝缘壁131围绕。因此，焊料等不会附着到第一焊盘121的侧表面，因此可降低桥接短路风险。类似地，可形成其中设置用于组装诸如板上基板的封装件的第二焊盘122的侧表面大致被第二绝缘壁132围绕的结构，使得可提高可靠性等。
此外，在根据另一示例性实施例的印刷电路板100E中，如从上述工艺可看出：与具有铜柱的板不同，种子层不需要形成在阻焊剂上，并且可通过凹部形成工艺改变凸块连接部分的阻焊剂开口，因此，也可解决设计规则中的限制。另外，第一焊盘121和第二焊盘122可形成在载体基板的金属层上，结果，可实现非常优异的高度均匀性。另外，由于粗糙形状可在初始制造操作中从进行了粗糙化处理的金属图案转移到进行了蚀刻工艺的第一绝缘层111的表面，因此当稍后将印刷电路板应用于封装结构时，第一绝缘层111的表面可与成型件和/或底部填料具有高紧密粘合性，并且可实现高可靠性。另外，还可在第一绝缘壁131和第二绝缘壁132上执行粗糙化处理，并且因此可确保稳定的紧密粘合。
此外，在根据另一示例性实施例的印刷电路板100E中，第一绝缘壁131可覆盖第一焊盘121的侧表面，但不设置在第一焊盘121的上表面上。另外，第二绝缘壁132可覆盖第二焊盘122的侧表面，但不设置在第二焊盘122的上表面上。因此，在安装倒装芯片时，倒装芯片的连接端子可被更稳定地放置在第一焊盘121上，并且可增加与连接构件(诸如焊料)的结合面积，使得可提高紧密粘合性和可靠性。
在这方面，第一绝缘壁131和第二绝缘壁132可分别具有第一腔131r和第二腔132r，第一焊盘121设置在第一腔131r中，第二焊盘122设置在第二腔132r中。第一腔131r可使第一焊盘121的上表面完全露出，并且第二腔132r可使第二焊盘122的上表面完全露出。另外，在截面中，这样的第一腔131r的宽度可以是基本恒定的，并且这样的第二腔132r的宽度可以是基本恒定的。
此外，在根据另一示例性实施例的印刷电路板100E中，第一绝缘壁131和第二绝缘壁132可与第一绝缘层111一体化，且在它们之间没有边界线。例如，第一绝缘壁131和第二绝缘壁132可以是与第一绝缘层111一体化的单个组件。因此，第一绝缘壁131和第二绝缘壁132可包括与第一绝缘层111相同的绝缘材料。因此，第一绝缘壁131和第二绝缘壁132不是另外使用单独的材料形成的，而是可通过稍后将描述的凹部形成工艺在第一绝缘层111中形成，因此可有效地解决设计规则中的限制。
此外，在根据另一示例性实施例的印刷电路板100E中，可分别设置多个第一焊盘121和多个第二焊盘122。另外，还可设置围绕多个第一焊盘121的多个第一绝缘壁131和围绕多个第二焊盘122的多个第二绝缘壁132。例如，第一绝缘壁131中的每个可覆盖第一焊盘121中的一个的侧表面，但不设置在第一焊盘121的上表面上。另外，第二绝缘壁132中的每个可覆盖第二焊盘122中的一个的侧表面，但不设置在第二焊盘122的上表面上。第一绝缘壁131可设置为彼此间隔开，并且第二绝缘壁132可设置为彼此间隔开，并且可更有效地降低桥接短路风险。在平面图中，第一绝缘壁131中的每个可连续地围绕第一焊盘121中的一个的侧表面，并且第二绝缘壁132中的每个可连续地围绕第二焊盘122中的一个的侧表面，这在降低桥接短路风险方面可以是优选的，但本公开不必限于此。
此外，在根据另一示例性实施例的印刷电路板100E中，凹部R可存在于第一绝缘壁131之间和/或第一绝缘壁131与第二绝缘壁132之间。第一绝缘壁131之间和/或第一绝缘壁131与第二绝缘壁132之间的凹部R可以是单个连续的凹部R。第一焊盘121和/或第二焊盘122不设置在凹部R中。第一绝缘壁131和第二绝缘壁132可具有通过凹部R独立地连续围绕第一焊盘121和第二焊盘122的环形形状，这在降低桥接短路风险方面可以是更优选的。
此外，在根据另一示例性实施例的印刷电路板100E中，第一焊盘121和围绕第一焊盘121的第一绝缘壁131可设置在第一绝缘层111上的中心区域中，并且第二焊盘122和围绕第二焊盘122的第二绝缘壁132可设置在第一绝缘层111上的侧部区域中。第一焊盘121可用作用于安装倒装芯片的凸块，并且第二焊盘122可用作用于板上基板的连接的凸块。在这方面，第二焊盘122可大于第一焊盘121。例如，在截面中，第二焊盘122的宽度可大于第一焊盘121的宽度。
在此，中心区域可以是其中设置诸如倒装芯片的电子组件的内部区域，并且侧部区域可以是其中设置用于板上基板的连接的连接构件(诸如焊球接头)的外部区域。这里，可在平面图中确定内部区域和侧部区域。
此外，在根据另一示例性实施例的印刷电路板100E中，第一绝缘壁131的高度可大于第一焊盘121的高度。另外，第二绝缘壁132的高度可高于第二焊盘122的高度。在这种情况下，在安装倒装芯片时，连接端子可稳定地放置在第一焊盘121上。另外，当焊料作为连接构件设置在第一焊盘121和/或第二焊盘122上时，可预期抑制焊料溢出的效果。然而，本公开不限于此，并且如上所述，当在工艺中使用蚀刻阻挡层时，可基本上不存在这种高度差，即，台阶部分。
此外，在根据另一示例性实施例的印刷电路板100E中，第一连接过孔151和第二连接过孔152中的每个可具有在截面中上表面的宽度小于下表面的宽度的锥形形状。例如，第一连接过孔151的其连接到第一焊盘121的表面的宽度可小于其连接到第一布线层141的至少一部分的表面的宽度。第二连接过孔152的其连接到第二焊盘122的表面的宽度可小于其连接到第一布线层141的至少其它部分的表面的宽度。因此，可进一步解决设计规则中的限制。例如，可进一步减小连接到第一连接过孔151的第一焊盘121和连接到第二连接过孔152的第二焊盘122的直径(例如，在截面中的宽度)。
此外，在根据另一示例性实施例的印刷电路板100E中，第一绝缘层111和第二绝缘层112可包括不同的绝缘材料。例如，第一绝缘层111可包括可在其上执行半加成工艺(SAP)的材料，诸如不包括玻璃纤维的绝缘材料，以有利于形成精细电路。具体地，第一绝缘层111可包括ABF，但不限于此。另一方面，第二绝缘层112可包括具有高模量的材料，诸如包括玻璃纤维的绝缘材料，以有利于控制翘曲。具体地，第二绝缘层112可包括PPG或RCC的绝缘材料，但不限于此。类似地，作为在相对侧上的最外层的第三绝缘层113可包括与第一绝缘层111相同的绝缘材料，并且当第二绝缘层112的数量为多个时，各个层可包括相同的绝缘材料，但不限于此。
在此，相同的绝缘材料可指相同类型的绝缘材料以及完全相同的绝缘材料。因此，绝缘材料的组分可彼此基本相同，但是这些组分的特定组分比可彼此略微不同。
在下文中将参照图8更详细地描述根据另一示例性实施例的印刷电路板100E的组件。
第一绝缘层111、第二绝缘层112和第三绝缘层113中的每个可包括绝缘材料。绝缘材料可包括诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或与热固性树脂或热塑性树脂一起包含无机填料、有机填料和/或玻璃纤维(例如，玻璃布和/或玻璃织物)的材料。例如，绝缘材料可以是ABF、PPG、RCC等，但不限于此，并且还可以是其他聚合物材料。作为非限制性示例，第一绝缘层111和第三绝缘层113中的每个可包括ABF，并且第二绝缘层112可包括PPG，但本公开不限于此。第一绝缘层111和第三绝缘层113可以是最外绝缘层，并且第二绝缘层112可以是内部堆积层。对应于堆积层的第二绝缘层112可以是单层，如图8所示，但也可以是多层(与图8不同)，并且第二绝缘层112中的具体层数没有特别限制。
第一焊盘121和第二焊盘122中的每个可包括金属材料。金属材料可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。第一焊盘121和第二焊盘122可根据它们的设计来执行各种功能。例如，第一焊盘121和第二焊盘122可包括接地焊盘、电力焊盘、信号焊盘等。这里，信号焊盘可包括除了接地焊盘、电力焊盘等之外的用于连接各种信号(诸如数据信号)的焊盘。第一焊盘121和第二焊盘122中的每者的数量没有特别限制，并且可以是多个。第一焊盘121和第二焊盘122中的每者可包括电镀层(或电解镀铜)，但是如果需要，可包括无电镀层(化学镀铜)。例如，第一焊盘121和第二焊盘122中的每者的金属层的数量可小于第一布线层141、第二布线层142和第三布线层143中的每者的金属层的数量。
第一绝缘壁131和第二绝缘壁132中的每个可包括绝缘材料。绝缘材料可包括诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或与热固性树脂或热塑性树脂一起包含无机填料、有机填料和/或玻璃纤维(例如，玻璃布和/或玻璃织物)的材料。例如，绝缘材料可以是ABF、PPG、RCC等，但不限于此，并且还可以是其他聚合物材料。第一绝缘壁131和第二绝缘壁132中的每者的数量没有特别限制，并且可以是多个。第一绝缘壁131和第二绝缘壁132可包括与第一绝缘层111相同的绝缘材料，并且第一绝缘壁131和第二绝缘壁132以及第一绝缘层111可以是一体化的单个的组件，且在它们之间没有边界线。
第一布线层141、第二布线层142和第三布线层143中的每者可包括金属材料。金属材料可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。第一布线层141、第二布线层142和第三布线层143可根据对应层的设计来执行各种功能。例如，第一布线层141、第二布线层142和第三布线层143可包括接地图案、电力图案、信号图案等。这里，信号图案可包括除了接地图案、电力图案等之外的各种信号图案，诸如数据信号图案。这些图案中的每者可包括线图案、平面图案和/或焊盘图案。形成在作为堆积层的第二绝缘层112上的第二布线层142可以是单层，如图8所示，但也可以是多层(不同于图8)，并且第二布线层142中的具体层数没有特别限制。第一布线层141、第二布线层142和第三布线层143中的每者可包括无电镀层(化学镀铜)和电镀层(或电解镀铜)。
第一连接过孔151和第二连接过孔152中的每个可包括金属材料。金属材料可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。第一连接过孔151和第二连接过孔152可根据其设计来执行各种功能。第一连接过孔151和第二连接过孔152可包括用于信号连接的连接过孔、用于接地连接的连接过孔、用于电力连接的连接过孔等。第一连接过孔151和第二连接过孔152可具有与第一过孔层161和第二过孔层162的连接过孔在相同的方向上渐缩的形状。第一连接过孔151和第二连接过孔152中的每个可通过金属材料完全填充通路孔中的每个形成，或者可通过金属材料沿着通路孔中的每个的壁表面形成。第一连接过孔151和第二连接过孔152中的每者的数量没有特别限制，并且可以是多个。第一连接过孔151和第二连接过孔152可分别与第一过孔层161和第二过孔层162的连接过孔具有堆叠过孔关系或交错过孔关系。第一连接过孔151和第二连接过孔152中的每个可包括无电镀层(化学镀铜)和电镀层(或电解镀铜)。
第一过孔层161和第二过孔层162中的每个可包括金属材料。金属材料可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。第一过孔层161和第二过孔层162可根据对应层的设计来执行各种功能。第一过孔层161和第二过孔层162可包括用于信号连接的连接过孔、用于接地连接的连接过孔、用于电力连接的连接过孔等。第一过孔层161和第二过孔层162可包括具有在相同方向上渐缩的形状的连接过孔。例如，第一过孔层161和第二过孔层162的连接过孔中的每个可具有在截面中上表面的宽度比下表面的宽度窄的锥形形状。第一过孔层161和第二过孔层162的连接过孔中的每个可通过金属材料完全填充通路孔中的每个形成，或者可通过金属材料沿着通路孔中的每个的壁表面形成。第一过孔层161和第二过孔层162的连接过孔可彼此具有堆叠过孔关系或交错过孔关系。形成在作为堆积层的第二绝缘层112中的第二过孔层162可以是单层，如图8所示，但也可以是多层(不同于图8)，并且第二过孔层162中的具体层数没有特别限制。第一过孔层161和第二过孔层162中的每个可包括无电镀层(化学镀铜)和电镀层(或电解镀铜)。第二过孔层162可通过与第三布线层143相同的镀覆工艺形成，以与第三布线层143一体化，且在它们之间没有边界线。第一过孔层161可通过与第二布线层142相同的镀覆工艺形成，以与第二布线层142一体化，且在它们之间没有边界线。
第一钝化层171和第二钝化层172中的每个可包括已知的阻焊层。然而，第一钝化层171和第二钝化层172中的每个不限于此，并且还可包括例如包含热固性树脂和无机填料的ABF。第一钝化层171和第二钝化层172可设置在印刷电路板100E的最外侧上，以保护印刷电路板100E内部的图案等免受外部冲击。第一钝化层171和第二钝化层172可分别具有一个或更多个第一开口171h和第二开口172h。例如，第一钝化层171可具有暴露第二焊盘122的表面的至少一部分的一个或更多个第一开口171h。另外，第二钝化层172可具有暴露第三布线层143的表面的至少一部分的一个或更多个第二开口172h。包括镍(Ni)层和/或金(Au)层的表面处理层可形成在通过第一开口171h和第二开口172h暴露的表面上。
只要不相互矛盾，其他内容(例如，上述印刷电路板100A、100B、100C和100D中描述的内容)可应用于根据另一示例性实施例的印刷电路板100E，并且将省略对重复内容的描述。
图9A至图9H是示出制造图8的印刷电路板的工艺的示例的示意性截面图。
参照图9A，可制备具有形成在其一个表面或两个表面上的金属层510的载体基板500，并且可在载体基板500的金属层510上形成第一焊盘121和第二焊盘122以及导电图案125。载体基板500可以是覆铜层压板(CCL)等，但不限于此。另外，可用作分离载体的各种载体基板可用作载体基板500，而没有特别限制。金属层510可包括铜(Cu)层，诸如铜箔，但不限于此，并且还可包括其他金属层。可在金属层510与载体基板500之间设置易于分离的释放层。可使用金属层510作为种子层通过镀覆工艺(诸如加成工艺(AP)、半AP(SAP)、改性SAP(MSAP)或盖孔法(TT))来形成第一焊盘121和第二焊盘122以及导电图案125。
参照图9B，可在载体基板500的金属层510上形成将第一焊盘121和第二焊盘122以及导电图案125中的每个的至少一部分嵌入其中的第一绝缘层111。可通过层压包括上述绝缘材料的未硬化层，然后使未硬化层硬化来形成第一绝缘层111。可选地，可通过施加上述绝缘材料，然后硬化绝缘材料来形成第一绝缘层111。绝缘材料可填充第一焊盘121、第二焊盘122和导电图案125中的相邻图案之间的间隙，并且覆盖第一焊盘121和第二焊盘122以及导电图案125。此后，可使用激光钻孔等在第一绝缘层111中形成通路孔，并且可在第一绝缘层111上执行诸如AP、SAP、MSAP或TT的镀覆工艺，以形成第一布线层141以及第一连接过孔151和第二连接过孔152。
参照图9C，可在第一绝缘层111上形成将第一布线层141的至少一部分嵌入其中的第二绝缘层112。可通过层叠包括上述绝缘材料的未硬化层，然后使未硬化层硬化来形成第二绝缘层112。可选地，可通过施加上述绝缘材料，然后硬化绝缘材料来形成第二绝缘层112。此后，可使用激光钻孔等在第二绝缘层112中形成通路孔，并且可在第二绝缘层112上执行诸如AP、SAP、MSAP或TT的镀覆工艺以形成第二布线层142和第一过孔层161。此后，可在第二绝缘层112上形成将第二布线层142的至少一部分嵌入其中的第三绝缘层113。可通过层叠包括上述绝缘材料的未硬化层，然后使未硬化层硬化来形成第三绝缘层113。可选地，可通过施加上述绝缘材料，然后硬化绝缘材料来形成第三绝缘层113。此后，可使用激光钻孔等在第三绝缘层113中形成通路孔，并且可在第三绝缘层113上执行诸如AP、SAP、MSAP或TT的镀覆工艺以形成第三布线层143和第二过孔层162。
参照图9D，可移除载体基板500。例如，载体基板500和金属层510可彼此分离。释放层可用于将载体基板500与金属层510分离，但不限于此。
参照图9E，可移除金属层510。可使用例如种子蚀刻工艺来移除金属层510。在这种情况下，第三布线层143的种子层也可与金属层510一起被移除。在移除金属层510的工艺中，第一焊盘121和第二焊盘122的表面也可通过蚀刻被部分地移除，结果，第一焊盘121和第二焊盘122的表面中的每个可相对于第一绝缘层111的上表面具有台阶部分。也就是说，通过对金属层510执行过蚀刻，可使得第一焊盘121和第二焊盘122和导电图案125被蚀刻至具有小于第一绝缘层111的上表面的高度。
然而，如果需要，金属层510可包括铜(Cu)层和阻挡层，阻挡层包括具有与铜层的蚀刻性质不同的蚀刻性质的金属，诸如镍(Ni)或钛(Ti)。在这种情况下，当蚀刻金属层510时，可在蚀刻铜(Cu)层之后蚀刻阻挡层。结果，当蚀刻铜(Cu)层时，阻挡层可保护第一焊盘121和第二焊盘122，因此，第一焊盘121和第二焊盘122的表面可基本上不受蚀刻的影响。因此，可基本上不产生台阶部分。
参照图9F，可形成第一钝化层171和第二钝化层172。可通过对第一钝化层171和第二钝化层172进行图案化来形成第一开口171h和第二开口172h。例如，第一钝化层171和第二钝化层172可通过如下方法来形成：形成阻焊层，然后使用光刻工艺等执行图案化，以分别具有第一开口171h和第二开口172h，但不限于此。
参照图9G，可在第一绝缘层111和第一钝化层171上设置第一干膜521。另外，可在第二钝化层172上设置第二干膜522。此后，可通过诸如曝光和显影的光刻工艺对第一干膜521进行图案化来形成暴露导电图案125的暴露部分521p。
参照图9H，可移除导电图案125。例如，可通过蚀刻工艺移除通过暴露部分521p选择性暴露的导电图案125。当移除导电图案125时，可形成凹部R。覆盖第一焊盘121的侧表面的第一绝缘壁131和覆盖第二焊盘122的侧表面的第二绝缘壁132可通过凹部R形成在第一绝缘层111上。此后，可移除第一干膜521和第二干膜522。在这种情况下，例如，可使用已知的剥离器。
如果需要，可在第一焊盘121和第二焊盘122上进一步形成表面处理层。表面处理层可通过例如电解镀金、无电镀金、OSP或无电镀锡、无电镀银、无电镀镍/取代镀金、DIG镀覆、HASL等形成。表面处理层可包括镍(Ni)层和金(Au)层中的至少一个，但不限于此。
根据上述另一示例性实施例的印刷电路板100E可通过上述一系列工艺来制造，但这仅是一个制造示例，并且根据上述另一示例性实施例的印刷电路板100E也可通过与上述工艺不同的工艺来制造。
只要不相互矛盾，其他内容(例如，上述印刷电路板100A、100B、100C、100D和100E中描述的内容)可应用于制造图8的印刷电路板的工艺，并且将省略对重复内容的描述。
图10是示出图8的印刷电路板的修改示例的示意性截面图。
参照图10，根据修改示例的印刷电路板100F可具有如下封装结构：在封装结构中，电子组件210被表面安装并设置在上述印刷电路板100E上，然后单独的布线板220以板上基板的形式设置在电子组件210上。例如，根据修改示例的印刷电路板100F与上述印刷电路板100E的不同之处可在于：印刷电路板100F还包括：电子组件210，设置在第一绝缘层111上并且包括通过第一连接构件231电连接到第一焊盘121的连接端子212；以及布线板220，设置在电子组件210上方并且包括通过第二连接构件232电连接到第二焊盘122的连接焊盘222。如果需要，根据修改示例的印刷电路板100F还可包括：成型材料240，对第一绝缘层111与布线板220之间的空间进行成型；和/或电连接金属250，连接到第三布线层143。上述印刷电路板100E可用作其上安装倒装芯片等的封装基板。
电子组件210可以是各种类型的有源组件和/或无源组件。例如，电子组件210可包括各种类型的一体化电路(IC)芯片211，诸如倒装芯片。可选地，电子组件210可包括芯片型无源组件，诸如片式电容器(诸如多层陶瓷电容器(MLCC))或片式电感器(诸如功率电感器(PI))。可选地，电子组件210可包括硅电容器。因此，电子组件210的类型没有特别限制。电子组件210可包括连接端子212，连接端子212包括诸如铜(Cu)或铝(Al)的金属材料。电子组件210可通过连接端子212以面朝下的形式进行表面安装。电子组件210可具有其上设置有连接端子212的前表面和其上未设置连接端子212的背表面。
布线板220可以是用于与其他封装件连接的中介基板或其上直接安装其他半导体芯片等的封装基板。布线板220可包括：绝缘层221；连接焊盘222和223，设置在绝缘层221的两侧上；贯通过孔224，贯穿绝缘层221并且将连接焊盘222和223彼此电连接；以及钝化层225和226，设置在绝缘层221的两侧上并且分别覆盖连接焊盘222和223的至少一部分。然而，这仅是示例，并且构成布线板220的绝缘层、布线层和过孔层也可以进一步以各种形式进行设置。
绝缘层221可包括绝缘材料。绝缘材料可包括诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或与热固性树脂或热塑性树脂一起包含无机填料、有机填料和/或玻璃纤维(例如，玻璃布和/或玻璃织物)的材料。例如，绝缘材料可以是ABF、PPG、RCC等，但不限于此，并且还可以是其他聚合物材料。
连接焊盘222和223中的每个可包括金属材料。金属材料可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。连接焊盘222和223可根据它们的设计来执行各种功能。例如，连接焊盘222和223可包括接地焊盘、电力焊盘、信号焊盘等。这里，信号焊盘可包括除了接地焊盘、电力焊盘等之外的用于连接各种信号(诸如数据信号)的焊盘。连接焊盘222和223中的每者的数量没有特别限制，并且可以是多个。
贯通过孔224中的每个可包括金属材料。金属材料可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。贯通过孔224可根据它们的设计来执行各种功能。贯通过孔224可包括用于信号连接的贯通过孔、用于接地连接的贯通过孔、用于电力连接的贯通过孔等。贯通过孔224中的每个可具有各种形状，诸如沙漏形状和圆柱形状。
钝化层225和226中的每个可包括已知的阻焊层。然而，钝化层225和226中的每个不限于此，并且可包括例如包含热固性树脂和无机填料的ABF。钝化层225和226中的每个可具有一个或更多个开口。可在连接焊盘222和223的通过这些开口暴露的表面上形成包括镍(Ni)层和/或金(Au)层的表面处理层。
第一连接构件231和第二连接构件232中的每个可包括具有比铜(Cu)低的熔点的低熔点金属，诸如锡(Sn)或包含锡(Sn)的合金。例如，第一连接构件231和第二连接构件232中的每个可包括焊料。例如，第一连接构件231和第二连接构件232中的每个可具有焊球接头形状。第一连接构件231和第二连接构件232的数量、间隔、设置形式等没有特别限制。
成型材料240可对电子组件210、第一连接构件231和第二连接构件232进行成型等，以保护电子组件210、第一连接构件231和第二连接构件232等。成型材料240可包括环氧树脂等，但不特别限于此，并且可包括其他已知的材料。
电连接金属250可将印刷电路板100F物理连接或电连接到外部。例如，印刷电路板100F可以是球栅阵列(BGA)型封装板。电连接金属250中的每个可包括具有比铜(Cu)低的熔点的低熔点金属，诸如锡(Sn)或包含锡(Sn)的合金。例如，电连接金属250中的每个可包括焊料，但这仅是示例，并且电连接金属250中的每个的材料不特别限于此。电连接金属250中的每个可以是焊盘、球、销等。电连接金属250可形成为多层或单层结构。当电连接金属250形成为多层结构时，电连接金属250可包括铜(Cu)柱和焊料。当电连接金属250形成为单层结构时，电连接金属250可包括锡银焊料或铜(Cu)。然而，这仅是示例，并且电连接金属250不限于此。电连接金属250的数量、间隔、设置形式等没有特别限制，而是可根据设计细节进行充分修改。
只要不相互矛盾，其他内容(例如，上述印刷电路板100A、100B、100C、100D和100E中描述的内容)可应用于根据修改示例的印刷电路板100F，并且将省略对重复内容的描述。
图11是示出图8的印刷电路板的另一修改示例的示意性截面图。
参照图11，根据另一修改示例的印刷电路板100G可具有如下封装结构：在封装结构中，电子组件210被表面安装并且设置在单独的布线板320上，然后上述印刷电路板100E以板上基板的形式设置在电子组件210上。例如，根据另一修改示例的印刷电路板100G与上述印刷电路板100E的不同之处可在于：印刷电路板100G还包括：布线板320，设置在第一绝缘层111上并且包括设置在第一绝缘层111的中心区域的连接焊盘P1和设置在第一绝缘层111的侧部区域中的连接焊盘P2；以及电子组件210，设置在第一绝缘层111与布线板320之间并且具有其上设置连接端子212的前表面和与前表面相对的背表面。布线板320的连接焊盘P1可通过第一连接构件231电连接到电子组件210的连接端子212，布线板320的连接焊盘P2可通过第二连接构件232电连接到第二焊盘122。如果需要，根据另一修改示例的印刷电路板100G还可包括：成型材料240，对第一绝缘层111与布线板320之间的空间进行成型；和/或电连接金属250，连接到布线层325。另外，根据另一修改示例的印刷电路板100G还可包括将第一焊盘121和电子组件210的背表面彼此连接的导电构件260。上述印刷电路板100E可用作具有散热功能的上板。这里，上板可以是用于与另一封装件连接的中介基板或其上直接安装另一半导体芯片等的封装基板。
布线板320可以是其上安装电子组件210的封装板。布线板320可包括：多个绝缘层321和322；多个布线层323、324和325；多个过孔层326和327；以及多个钝化层328和329。构成布线板320的多个绝缘层321和322、多个布线层323、324和325以及多个过孔层326和327可以以各种形式设置。例如，布线板320可具有带芯基板的形式或具有无芯基板的形式。
绝缘层321和322中的每个可包括绝缘材料。绝缘材料可包括诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或与热固性树脂或热塑性树脂一起包含无机填料、有机填料和/或玻璃纤维(例如，玻璃布和/或玻璃织物)的材料。例如，绝缘材料可以是ABF、PPG、RCC等，但不限于此，并且还可以是其他聚合物材料。
布线层323、324和325中的每个可包括金属材料。金属材料可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。布线层323、324和325可根据它们的设计而执行各种功能。例如，布线层323、324和325可包括接地图案、电力图案、信号图案等。这里，信号图案可包括除了接地图案、电力图案等之外的各种信号图案，诸如数据信号图案。这些图案中的每个可包括线图案、平面图案和/或焊盘图案。连接焊盘P1和P2中的每个的数量没有特别限制，并且可以是多个。
过孔层326和327中的每个可包括金属材料。金属材料可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。过孔层326和327可根据对应层的设计而执行各种功能。过孔层326和327可包括用于信号连接的连接过孔、用于接地连接的连接过孔、用于电力连接的连接过孔等。过孔层326和327可包括具有在相同方向上渐缩的形状的连接过孔。过孔层326和327中的连接过孔中的每个可通过金属材料完全填充通路孔中的每个形成，或者可通过金属材料沿着通路孔中每个的壁表面形成。过孔层326和327的连接过孔可彼此具有堆叠过孔关系或交错过孔关系。
钝化层328和329中的每个可包括已知的阻焊层。然而，钝化层328和329中的每个不限于此，并且可包括例如包含热固性树脂和无机填料的ABF。钝化层328和329中的每个可具有一个或更多个开口。包括镍(Ni)层和/或金(Au)层的表面处理层可形成在最外部的布线层323和325的通过这些开口暴露的表面的至少一部分上。
导电构件260可将从电子组件210的背表面产生的热有效地传递到上板。导电构件260可包括各种类型的导热膏和/或导热树脂，并且导电构件260的具体材料没有特别限制。
只要不相互矛盾，其他内容(例如，上述印刷电路板100A、100B、100C、100D、100E和100F中描述的内容)可应用于根据另一修改示例的印刷电路板100G，并且将省略对重复内容的描述。
图12是示出印刷电路板的另一示例的示意性截面图。
参照图12，根据另一示例性实施例的印刷电路板100H可包括：第一绝缘层111；第一焊盘121和第二焊盘122，设置在第一绝缘层111的上表面上；第一绝缘壁131，设置在第一绝缘层111的上表面上并且覆盖第一焊盘121的侧表面；以及第二绝缘壁132，设置在第一绝缘层111的上表面上并且覆盖第二焊盘122的侧表面。
根据另一示例性实施例的印刷电路板100H还可包括：第一布线层141，设置在第一绝缘层111的下表面上；第一连接过孔151，贯穿第一绝缘层111并且将第一焊盘121电连接到第一布线层141的至少一部分；和/或第二连接过孔152，贯穿第一绝缘层111并且将第二焊盘122电连接到第一布线层141的至少其它部分(如果需要)。
根据另一示例性实施例的印刷电路板100H还可包括：第二绝缘层112，设置在第一绝缘层111的下表面上并且将第一布线层141的至少一部分嵌入其中；第二布线层142，设置在第二绝缘层112的下表面上；和/或第一过孔层161，贯穿第二绝缘层112并且将第一布线层141和第二布线层142中的每个的至少一部分彼此电连接(如果需要)。
根据另一示例性实施例的印刷电路板100H还可包括：第三绝缘层113，设置在第二绝缘层112的下表面上并且将第二布线层142的至少一部分嵌入其中；第三布线层143，设置在第三绝缘层113的下表面上；和/或第二过孔层162，贯穿第三绝缘层113并且将第二布线层142和第三布线层143中的每个的至少一部分彼此电连接(如果需要)。
根据另一示例性实施例的印刷电路板100H还可包括：第一钝化层171，设置在第二绝缘壁132上并且具有暴露第二焊盘122的表面的至少一部分的第一开口171h；和/或第二钝化层172，设置在第三绝缘层113的下表面上并且具有暴露第三布线层143的表面的至少一部分的第二开口172h(如果需要)。
此外，在根据另一示例性实施例的印刷电路板100H中，凹部R可存在于第一绝缘壁131之间和/或第一绝缘壁131与第二绝缘壁132之间，并且第一钝化层171的至少一部分可延伸到凹部R的至少一部分。例如，第一钝化层171可覆盖凹部R的壁表面的至少一部分以及凹部R的底表面的至少一部分。例如，第一钝化层171可从第二绝缘壁132的上表面延伸以覆盖第二绝缘壁132的侧表面，以使第一钝化层171可与第一绝缘层111接触。因此，可进一步确保第一钝化层171的紧密粘合，并且可进一步提高可靠性。
只要不相互矛盾，其他内容(例如，上述印刷电路板100A、100B、100C、100D、100E、100F和100G中描述的内容)可应用于根据另一示例性实施例的印刷电路板100H，并且将省略对重复内容的描述。
图13A至图13H是示出制造图12的印刷电路板的工艺的示例的示意性截面图。
参照图13A，可制备具有形成在其一个表面或两个表面上的金属层510的载体基板500，并且可在载体基板500的金属层510上形成第一焊盘121和第二焊盘122以及导电图案125。
参照图13B，可在载体基板500的金属层510上形成将第一焊盘121和第二焊盘122以及导电图案125中的每个的至少一部分嵌入其中的第一绝缘层111。此后，可形成第一布线层141以及第一连接过孔151和第二连接过孔152。
参照图13C，可在第一绝缘层111上形成将第一布线层141的至少一部分嵌入其中的第二绝缘层112。此后，可形成第二布线层142和第一过孔层161。此后，可在第二绝缘层112上形成将第二布线层142的至少一部分嵌入其中的第三绝缘层113。此后，可形成第三布线层143和第二过孔层162。
参照图13D，可移除载体基板500。例如，可将载体基板500和金属层510彼此分离。
参照图13E，可在金属层510上设置第一干膜521。另外，可在第三绝缘层113上设置第二干膜522。此后，可通过诸如曝光和显影的光刻工艺对第一干膜521进行图案化来形成暴露部分521p，暴露部分521p使设置在导电图案125上的金属层510的一部分暴露。
参照图13F，可移除导电图案125。例如，可通过蚀刻工艺移除通过暴露部分521p选择性地暴露的导电图案125和金属层510。当移除导电图案125时，可形成凹部R。覆盖第一焊盘121的侧表面的第一绝缘壁131和覆盖第二焊盘122的侧表面的第二绝缘壁132可通过凹部R形成在第一绝缘层111上。此后，可移除第一干膜521和第二干膜522。
参照图13G，可移除金属层510。可使用例如种子蚀刻工艺来移除金属层510。在这种情况下，第三布线层143的种子层与金属层510也可一起被移除。
参照图13H，可形成第一钝化层171和第二钝化层172。第一钝化层171的至少一部分还可形成在从中移除导电图案125的区域(即，凹部R)的至少一部分中。可通过对第一钝化层171和第二钝化层172进行图案化来形成第一开口171h和第二开口172h。
根据上述另一示例性实施例的印刷电路板100H可通过上述一系列工艺制造，但这仅是一个制造示例，并且根据上述另一示例性实施例的印刷电路板100H也可通过与上述工艺不同的工艺制造。
只要不相互矛盾，其他内容(例如，上述印刷电路板100A、100B、100C、100D、100E、100F、100G和100H中描述的内容以及上述制造印刷电路板的工艺的示例中描述的内容)可应用于图12的制造印刷电路板的工艺，并且将省略对重复内容的描述。
图14是示出图12的印刷电路板的修改示例的示意性截面图。
参照图14，根据修改示例的印刷电路板100I可具有如下封装结构：在封装结构中，电子组件210被表面安装并设置在上述印刷电路板100H上，然后单独的布线板220以板上基板的形式设置在电子组件210上。例如，根据修改示例的印刷电路板100I与上述印刷电路板100H的不同之处可在于：印刷电路板100I还包括：电子组件210，设置在第一绝缘层111上并且包括通过第一连接构件231电连接到第一焊盘121的连接端子212；以及布线板220，设置在电子组件210上方并且包括通过第二连接构件232电连接到第二焊盘122的连接焊盘222。如果需要，根据修改示例的印刷电路板100I还可包括：成型材料240，对第一绝缘层111与布线板220之间的空间进行成型；和/或电连接金属250，连接到第三布线层143。上述印刷电路板100H可用作其上安装倒装芯片等的封装基板。
只要不相互矛盾，其他内容(例如，上述印刷电路板100A、100B、100C、100D、100E、100F、100G和100H中描述的内容)可应用于根据修改示例的印刷电路板100I，并且将省略对重复内容的描述。
图15是示出图12的印刷电路板的另一修改示例的示意性截面图。
参照图15，根据另一修改示例的印刷电路板100J可具有如下封装结构：在封装结构中，电子组件210被表面安装并设置在单独的布线板320上，然后上述印刷电路板100H以板上基板的形式设置在电子组件210上。例如，根据另一修改示例的印刷电路板100J与上述印刷电路板100H的不同之处可在于：印刷电路板100J还包括：布线板320，设置在第一绝缘层111上并且包括设置在第一绝缘层111的中心区域中的连接焊盘P1和设置在第一绝缘层111的侧部区域中的连接焊盘P2；以及电子组件210，设置在第一绝缘层111与布线板320之间并且具有其上设置连接端子212的前表面和与前表面相对的背表面。布线板320的连接焊盘P1可通过第一连接构件231电连接到电子组件210的连接端子212，布线板320的连接焊盘P2可通过第二连接构件232电连接到第二焊盘122。如果需要，根据修改示例的印刷电路板100J还可包括：成型材料240，对第一绝缘层111与布线板320之间的空间进行成型；和/或电连接金属250，连接到布线层325。另外，根据另一修改示例的印刷电路板100J还可包括导电构件260，导电构件260将第一焊盘121和电子组件210的背表面彼此连接。上述印刷电路板100H可用作具有散热功能的上板。这里，上板可以是用于与另一封装件连接的中介基板或其上直接安装另一半导体芯片等的封装基板。
只要不相互矛盾，其他内容(例如，上述印刷电路板100A、100B、100C、100D、100E、100F、100G、100H和100I中描述的内容)可应用于根据另一修改示例的印刷电路板100J，并且将省略对重复内容的描述。
图16是示出印刷电路板的另一示例的示意性截面图。
参照图16，根据另一示例性实施例的印刷电路板100K可包括：第一绝缘层111；第一焊盘121，设置在第一绝缘层111的上表面上；以及第一绝缘壁131，设置在第一绝缘层111的上表面上并且覆盖第一焊盘121的侧表面。
根据另一示例性实施例的印刷电路板100K还可包括：第一布线层141，设置在第一绝缘层111的下表面上；和/或第一连接过孔151，贯穿第一绝缘层111并且将第一焊盘121电连接到第一布线层141的至少一部分(如果需要)。
根据另一示例性实施例的印刷电路板100K还可包括：第二绝缘层112，设置在第一绝缘层111的下表面上并且将第一布线层141的至少一部分嵌入其中；第二布线层142，设置在第二绝缘层112的下表面上；和/或第一过孔层161，贯穿第二绝缘层112并且将第一布线层141和第二布线层142中的每个的至少一部分彼此电连接(如果需要)。
根据另一示例性实施例的印刷电路板100K还可包括：第三绝缘层113，设置在第二绝缘层112的下表面上并且将第二布线层142的至少一部分嵌入其中；第三布线层143，设置在第三绝缘层113的下表面上；和/或第二过孔层162，贯穿第三绝缘层113并且将第二布线层142和第三布线层143中的每个的至少一部分彼此电连接(如果需要)。
根据另一示例性实施例的印刷电路板100K还可包括第二钝化层172，第二钝化层172设置在第三绝缘层113的下表面上，并且具有暴露第三布线层143的表面的至少一部分的第二开口172h(如果需要)。
此外，在根据另一示例性实施例的印刷电路板100K中，可省略第一绝缘层111上的第二焊盘122。另外，也可省略围绕第二焊盘122的第二绝缘壁132。另外，也可省略连接到第二焊盘122的第二连接过孔152。另外，也可省略第一钝化层171。因此，根据另一示例性实施例的印刷电路板100K可仅具有用于安装倒装芯片的中心区域，并且可省略用于板上基板结构的侧部区域的组件。
只要不相互矛盾，其他内容(例如，上述印刷电路板100A、100B、100C、100D、100E、100F、100G、100H、100I和100J中描述的内容)可应用于根据另一示例性实施例的印刷电路板100K，并且将省略对重复内容的描述。
图17A至图17H是示出制造图16的印刷电路板的工艺的示例的示意性截面图。
参照图17A，可制备具有形成在其一个表面或两个表面上的金属层510的载体基板500，并且可在载体基板500的金属层510上形成第一焊盘121和导电图案125。
参照图17B，可在载体基板500的金属层510上形成将第一焊盘121和导电图案125中的每个的至少一部分嵌入其中的第一绝缘层111。此后，可形成第一布线层141和第一连接过孔151。
参照图17C，可在第一绝缘层111上形成将第一布线层141的至少一部分嵌入其中的第二绝缘层112。此后，可形成第二布线层142和第一过孔层161。此后，可在第二绝缘层112上形成将第二布线层142的至少一部分嵌入其中的第三绝缘层113。此后，可形成第三布线层143和第二过孔层162。
参照图17D，可移除载体基板500。例如，可将载体基板500和金属层510彼此分离。
参照图17E，可移除金属层510。可使用例如种子蚀刻工艺来移除金属层510。在这种情况下，第三布线层143的种子层与金属层510也可一起被移除。
参照图17F，可形成第二钝化层172。可通过对第二钝化层172进行图案化来形成第二开口172h。第二钝化层172可通过例如如下方法形成：形成阻焊层然后使用光刻工艺等执行图案化以具有第二开口172h，但不限于此。
参照图17G，可在第一绝缘层111上设置第一干膜521。另外，可在第二钝化层172上设置第二干膜522。此后，可通过诸如曝光和显影的光刻工艺对第一干膜521进行图案化来形成暴露导电图案125的暴露部分521p。
参照图17H，可移除导电图案125。例如，可通过蚀刻工艺移除通过暴露部分521p选择性暴露的导电图案125。当移除导电图案125时，可形成凹部R。可通过凹部R在第一绝缘层111上形成覆盖第一焊盘121的侧表面的第一绝缘壁131。此后，可移除第一干膜521和第二干膜522。
根据上述另一示例性实施例的印刷电路板100K可通过上述一系列工艺制造，但这仅是一个制造示例，并且根据上述另一示例性实施例的印刷电路板100K也可通过与上述工艺不同的工艺制造。
只要不相互矛盾，其他内容(例如，上述印刷电路板100A、100B、100C、100D、100E、100F、100G、100H、100I、100J和100K中描述的内容以及上述制造印刷电路板的工艺的示例中描述的内容)可应用于制造图16的印刷电路板的工艺，并且将省略对重复内容的描述。
图18是示出图16的印刷电路板的修改示例的示意性截面图。
参照图18，根据修改示例的印刷电路板100L可具有如下封装结构：在封装结构中，电子组件210被表面安装并设置在上述印刷电路板100K上。例如，根据修改示例的印刷电路板100L与上述印刷电路板100K的不同之处可在于：印刷电路板100L还包括电子组件210，电子组件210设置在第一绝缘层111上并且包括连接端子212，连接端子212通过第一连接构件231电连接到第一焊盘121。如果需要，根据修改示例的印刷电路板100L还可包括：底部填料280，填充第一绝缘层111与电子组件210之间的空间；和/或电连接金属250，连接到第三布线层143。上述印刷电路板100K可用作其上仅安装倒装芯片等的封装基板，而不考虑板上基板的情况。
底部填料280可将电子组件210固定到第一绝缘层111上。底部填料280可通过将连接端子212、第一连接构件231和第一绝缘壁131嵌入其中来保护连接端子212、第一连接构件231和第一绝缘壁131。底部填料280可包括粘合剂组分，诸如环氧树脂，但不限于此，并且可包括其它已知的材料。
只要不相互矛盾，其他内容(例如，上述印刷电路板100A、100B、100C、100D、100E、100F、100G、100H、100I、100J和100K中描述的内容)可应用于根据修改示例的印刷电路板100L，并且将省略对重复内容的描述。
图19至图22是示出多个焊盘和多个绝缘壁的各种形状的示意性平面图。
参照图19，在平面图中，多个第一焊盘121可设置在中心区域中，并且多个第二焊盘122可设置在围绕中心区域的侧部区域中。多个第一焊盘121可分别被多个第一绝缘壁131围绕。多个第二焊盘122可分别被多个第二绝缘壁132围绕。多个第一绝缘壁131可分别具有其中设置第一焊盘121的第一腔131r。多个第二绝缘壁132可分别具有其中设置第二焊盘122的第二腔132r。在多个第一绝缘壁131与多个第二绝缘壁132之间可存在作为整体连续的单个凹部R。多个第一焊盘121和多个第二焊盘122中的每个可具有圆形形状。多个第一绝缘壁131和多个第二绝缘壁132中的每个可具有圆环形状。多个第二焊盘122中的每个的面积可比多个第一焊盘121中的每个的面积大。例如，多个第二焊盘122中的每个的直径可大于多个第一焊盘121中的每个的直径。
参照图20，在平面图中，多个第一焊盘121中的至少一个可具有其在任一方向上的长度大于其在垂直于该任一方向的另一方向上的长度的形状。围绕这样的第一焊盘121的第一绝缘壁131也可具有其在该任一方向上的长度大于其在垂直于该任一方向的另一方向上的长度的环形形状。因此，可根据半导体芯片的连接方式应用圆形焊盘和细长焊盘彼此混合的设计。也就是说，可应用各种设计。细长的焊盘形状可增加接触面积以提高可靠性。
参照图21，在平面图中，多个第二焊盘122中的至少一个可具有其在任一方向上的长度大于其在垂直于该任一方向的另一方向上的长度的形状。围绕这样的第二焊盘122的第二绝缘壁132也可具有其在该任一方向上的长度大于其在垂直于该任一方向的另一方向上的长度的环形形状。因此，可根据板上基板的连接方式应用圆形焊盘和细长焊盘彼此混合的设计。也就是说，可应用各种设计。细长的焊盘形状可增加接触面积以提高可靠性。
参照图22，在平面图中，多个第一焊盘121中的至少一个可具有其在任一方向上的长度大于其在垂直于该任一方向的另一方向上的长度的形状。围绕这样的第一焊盘121的第一绝缘壁131也可具有其在该任一方向上的长度大于其在垂直于该任一方向的另一方向上的长度的环形形状。多个第二焊盘122中的至少一个可具有其在任一方向上的长度大于其在垂直于该任一方向的另一方向上的长度的形状。围绕这样的第二焊盘122的第二绝缘壁132也可具有其在该任一方向上的长度大于其在垂直于任一方向的另一方向上的长度的环形形状。因此，可应用圆形焊盘和细长焊盘彼此不同地混合的设计。也就是说，可应用各种设计。细长的焊盘形状可增大接触面积以提高可靠性。
如上所述，根据本公开中的示例性实施例，可提供一种能够易于制造的印刷电路板和制造该印刷电路板的方法。
此外，可提供一种能够降低桥接短路风险的印刷电路板和制造该印刷电路板的方法。
另外，可提供一种能够提供可靠性的印刷电路板和制造该印刷电路板的方法。
虽然上面已经示出和描述了示例性实施例，但是对于本领域技术人员将易于理解的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变化。

Claims (45)

1.一种印刷电路板，包括：
第一绝缘层；
多个焊盘，设置在所述第一绝缘层上；以及
多个绝缘壁，设置在所述第一绝缘层上并且分别覆盖所述多个焊盘的侧表面，但不设置在所述多个焊盘的上表面上，
其中，所述多个绝缘壁设置为在所述第一绝缘层上彼此间隔开。
2.根据权利要求1所述的印刷电路板，其中，凹部设置在所述多个绝缘壁之间。
3.根据权利要求2所述的印刷电路板，其中，所述凹部使所述第一绝缘层的上表面的至少一部分露出。
4.根据权利要求1所述的印刷电路板，其中，所述多个绝缘壁与所述第一绝缘层一体化，所述多个绝缘壁与所述第一绝缘层之间没有边界线。
5.根据权利要求4所述的印刷电路板，其中，所述多个绝缘壁包括与所述第一绝缘层相同的绝缘材料。
6.根据权利要求1所述的印刷电路板，其中，所述多个绝缘壁中的每个与所述多个焊盘中的相应一个焊盘的侧表面直接接触，并且
所述多个绝缘壁中的每个与所述多个焊盘中的相应一个焊盘的上表面间隔开。
7.根据权利要求6所述的印刷电路板，其中，所述多个绝缘壁具有多个腔，所述多个焊盘分别设置在所述多个腔中，并且所述多个腔使所述多个焊盘中的每个的上表面完全露出。
8.根据权利要求1所述的印刷电路板，其中，在平面图中，所述多个绝缘壁连续地围绕所述多个焊盘中的每个的侧表面。
9.根据权利要求8所述的印刷电路板，其中，在平面图中，所述多个焊盘中的至少一个在一个方向上的长度大于在垂直于所述一个方向的另一方向上的长度。
10.根据权利要求1所述的印刷电路板，所述印刷电路板还包括：
第一布线层，设置在所述第一绝缘层的与所述第一绝缘层的设置有所述多个焊盘的一个表面相对的另一表面上；以及
多个连接过孔，贯穿所述第一绝缘层并且分别将所述多个焊盘连接到所述第一布线层。
11.根据权利要求10所述的印刷电路板，其中，在截面中，所述多个连接过孔中的每个具有锥形形状，所述锥形形状的与所述多个焊盘中的每个接触的表面的宽度小于所述锥形形状的与所述第一布线层接触的表面的宽度。
12.根据权利要求10所述的印刷电路板，所述印刷电路板还包括：
第二绝缘层，设置在所述第一绝缘层的其上设置所述第一布线层的所述另一表面上，并且将所述第一布线层的至少一部分嵌入其中；
第二布线层，设置在所述第二绝缘层的与所述第二绝缘层的嵌入有所述第一布线层的一个表面相对的另一表面上；以及
过孔层，贯穿所述第二绝缘层并且将所述第一布线层和所述第二布线层中的每个的至少一部分彼此连接。
13.根据权利要求12所述的印刷电路板，其中，所述第一绝缘层和所述第二绝缘层包括不同的绝缘材料。
14.根据权利要求1所述的印刷电路板，所述印刷电路板还包括电子组件，所述电子组件设置在所述第一绝缘层上并且包括至少一个连接端子，所述至少一个连接端子通过至少一个第一连接构件连接到所述多个焊盘中的至少一个。
15.根据权利要求1所述的印刷电路板，其中，所述多个焊盘包括多个第一焊盘和多个第二焊盘，
所述多个第一焊盘设置在所述第一绝缘层上的中心区域中，
所述多个第二焊盘设置在所述第一绝缘层上的侧部区域中。
16.根据权利要求15所述的印刷电路板，其中，在截面中，所述第二焊盘中的每个的宽度大于所述第一焊盘中的每个的宽度。
17.根据权利要求15所述的印刷电路板，所述印刷电路板还包括钝化层，所述钝化层设置在所述多个绝缘壁中的至少一个上并且具有至少一个开口，所述至少一个开口使所述多个第二焊盘中的至少一个的上表面的至少一部分暴露。
18.根据权利要求17所述的印刷电路板，其中，所述钝化层的至少一部分延伸到所述多个绝缘壁之间的区域的至少一部分。
19.根据权利要求15所述的印刷电路板，所述印刷电路板还包括：
电子组件，设置在所述第一绝缘层上并且包括至少一个连接端子，所述至少一个连接端子通过至少一个第一连接构件连接到所述多个第一焊盘中的至少一个；以及
布线板，设置在所述电子组件上并且包括至少一个连接焊盘，所述至少一个连接焊盘通过至少一个第二连接构件连接到所述多个第二焊盘中的至少一个。
20.根据权利要求15所述的印刷电路板，所述印刷电路板还包括：
布线板，设置在所述第一绝缘层上，并且包括设置在中心区域中的至少一个第一连接焊盘和设置在侧部区域中的至少一个第二连接焊盘；以及
电子组件，设置在所述第一绝缘层与所述布线板之间，并且具有设置有至少一个连接端子的第一表面和与所述第一表面相对的第二表面，
其中，所述布线板的所述至少一个第一连接焊盘通过至少一个第一连接构件连接到所述电子组件的所述至少一个连接端子，所述布线板的所述至少一个第二连接焊盘通过至少一个第二连接构件连接到所述多个第二焊盘中的至少一个，并且
所述多个第一焊盘中的至少一个连接到所述电子组件的所述第二表面。
21.一种印刷电路板，包括：
多个焊盘；以及
绝缘层，覆盖所述多个焊盘中的每个的下表面和侧表面，并且具有设置在所述多个焊盘的至少一部分之间的凹部，
其中，所述绝缘层的上表面设置在与所述多个焊盘中的每个的上表面基本相同的水平上，或者设置在所述多个焊盘中的每个的所述上表面上方的水平上。
22.根据权利要求21所述的印刷电路板，所述印刷电路板还包括至少一个表面处理层，所述至少一个表面处理层设置在所述多个焊盘中的至少一个的上表面上，并且包括镍层和金层中的至少一个。
23.根据权利要求22所述的印刷电路板，其中，所述表面处理层完全覆盖所述多个焊盘中的至少一个的所述上表面。
24.一种印刷电路板，包括：
多个焊盘；
绝缘层，覆盖所述多个焊盘中的每个的下表面和侧表面，但不覆盖所述多个焊盘中的每个的上表面；以及
至少一个表面处理层，设置在所述多个焊盘中的至少一个的上表面上，
其中，所述绝缘层的上表面设置在与所述多个焊盘中的每个的所述上表面基本相同的水平上，或者设置在所述多个焊盘中的每个的所述上表面上方的水平上。
25.根据权利要求24所述的印刷电路板，其中，所述表面处理层包括镍层和金层中的至少一个。
26.一种制造印刷电路板的方法，包括：
在载体基板上形成多个焊盘和导电图案；
在所述载体基板上形成绝缘层，所述绝缘层将所述多个焊盘和所述导电图案中的每个的至少一部分嵌入其中；
移除所述载体基板；以及
通过移除所述导电图案在所述绝缘层中形成凹部。
27.根据权利要求26所述的方法，其中，形成所述凹部包括：
在所述绝缘层上设置干膜；
对所述干膜图案化；
通过使用图案化的干膜作为蚀刻掩模层对所述导电图案进行蚀刻来形成所述凹部；以及
移除图案化的干膜。
28.根据权利要求26所述的方法，所述方法还包括：在形成所述凹部之前，
在所述绝缘层上形成钝化层；以及
对所述钝化层进行图案化。
29.根据权利要求26所述的方法，所述方法还包括：在形成所述凹部之后，
在所述绝缘层上形成钝化层；以及
对所述钝化层进行图案化，
其中，所述钝化层的至少一部分延伸到所述凹部的至少一部分。
30.根据权利要求26所述的方法，其中，金属层设置在所述载体基板的至少一个表面上，并且
所述多个焊盘、所述导电图案和所述绝缘层设置在所述金属层上，
所述方法还包括：在移除所述载体基板之后，蚀刻所述金属层。
31.根据权利要求30所述的方法，其中，所述金属层包括铜层和阻挡层，所述阻挡层设置在所述铜层上并且包括具有与铜的蚀刻性质不同的蚀刻性质的金属，并且
蚀刻所述金属层包括：
蚀刻所述铜层；以及
蚀刻所述阻挡层。
32.根据权利要求26所述的方法，所述方法还包括：在形成所述凹部之后，在所述多个焊盘中的至少一个的上表面上形成表面处理层，
其中，所述表面处理层包括镍层和金层中的至少一个。
33.一种印刷电路板，包括：
绝缘层，包括彼此间隔开并且从所述绝缘层的表面突出的多个环；以及
多个焊盘，分别设置在所述多个环中。
34.根据权利要求33所述的印刷电路板，其中，所述多个焊盘中的一个与所述多个环中的相应一个接触。
35.根据权利要求34所述的印刷电路板，其中，所述多个焊盘与所述绝缘层的所述表面接触，所述多个环从所述表面突出。
36.根据权利要求33所述的印刷电路板，其中，相对于所述绝缘层的所述表面，所述多个环中的一个的高度大于所述多个焊盘中的设置在所述多个环中的所述一个中的相应一个焊盘的高度。
37.根据权利要求33所述的印刷电路板，其中，相对于所述绝缘层的所述表面，所述多个环中的一个的高度与所述多个焊盘中的设置在所述多个环中的所述一个中的相应一个焊盘的高度基本相同。
38.根据权利要求33所述的印刷电路板，其中，所述多个环中的一个的形状包括圆形环形状、四边形环形状或椭圆形环形状。
39.根据权利要求33所述的印刷电路板，所述印刷电路板还包括分别设置在所述多个焊盘上的多个表面处理层。
40.根据权利要求33所述的印刷电路板，所述印刷电路板还包括：
布线层，设置在所述绝缘层的与所述绝缘层的所述表面相对的另一表面上；以及
多个连接过孔，贯穿所述绝缘层并且分别将所述多个焊盘连接到所述布线层。
41.根据权利要求40所述的印刷电路板，其中，所述多个连接过孔中的至少一个具有锥形形状，所述锥形形状的与所述多个焊盘中的相应一个接触的表面的宽度小于所述锥形形状的与所述布线层接触的表面的宽度。
42.根据权利要求33所述的印刷电路板，所述印刷电路板还包括电子组件，所述电子组件包括至少一个连接端子，所述至少一个连接端子通过与所述多个环中的相应一个接触的至少一个连接构件连接到所述多个焊盘中的至少一个。
43.一种制造印刷电路板的方法，包括：
在载体基板上形成彼此间隔开的焊盘和导电图案；
在所述载体基板上形成绝缘层，以填充所述焊盘与所述导电图案之间的空间并且覆盖所述焊盘和所述导电图案；
移除所述载体基板；以及
移除所述导电图案，以形成由所述绝缘层提供的多个环，所述焊盘分别设置在所述多个环中。
44.根据权利要求43所述的方法，其中，移除所述载体基板包括对所述载体基板的金属层执行过蚀刻，使得所述焊盘和导电图案被蚀刻至具有小于所述多个环的高度。
45.根据权利要求43所述的方法，所述方法还包括：在形成所述多个环之后，分别在所述焊盘上形成表面处理层。
CN202211368577.9A 2021-11-26 2022-11-03 印刷电路板和制造该印刷电路板的方法 Pending CN116193709A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210165240A KR20230077967A (ko) 2021-11-26 2021-11-26 인쇄회로기판 및 그 제조방법
KR10-2021-0165240 2021-11-26

Publications (1)

Publication Number Publication Date
CN116193709A true CN116193709A (zh) 2023-05-30

Family

ID=86446833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211368577.9A Pending CN116193709A (zh) 2021-11-26 2022-11-03 印刷电路板和制造该印刷电路板的方法

Country Status (4)

Country Link
US (2) US11997788B2 (zh)
JP (1) JP7478782B2 (zh)
KR (1) KR20230077967A (zh)
CN (1) CN116193709A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283853A (ja) * 1992-04-03 1993-10-29 Furukawa Electric Co Ltd:The プリント回路基板
KR100850243B1 (ko) * 2007-07-26 2008-08-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8299467B2 (en) * 2009-12-28 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and fabrication method thereof
KR20140084801A (ko) * 2012-12-27 2014-07-07 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
JP6244906B2 (ja) * 2013-12-27 2017-12-13 日亜化学工業株式会社 半導体発光装置
JP6160499B2 (ja) * 2014-02-06 2017-07-12 ソニー株式会社 表示装置および表示装置の製造方法、並びに電子機器
JP2017017215A (ja) 2015-07-02 2017-01-19 凸版印刷株式会社 配線基板及びその製造方法
JP2017034059A (ja) 2015-07-31 2017-02-09 イビデン株式会社 プリント配線板、半導体パッケージおよびプリント配線板の製造方法
KR102333671B1 (ko) * 2017-05-29 2021-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102662862B1 (ko) 2019-06-18 2024-05-03 삼성전기주식회사 인쇄회로기판

Also Published As

Publication number Publication date
JP2023079160A (ja) 2023-06-07
US20240276643A1 (en) 2024-08-15
KR20230077967A (ko) 2023-06-02
US20230171888A1 (en) 2023-06-01
JP7478782B2 (ja) 2024-05-07
US11997788B2 (en) 2024-05-28

Similar Documents

Publication Publication Date Title
US10903170B2 (en) Substrate having embedded interconnect structure
TWI781334B (zh) 半導體封裝
CN111725148B (zh) 半导体封装件
US20230245989A1 (en) Printed circuit board and electronic component package including the same
TWI685934B (zh) 扇出型半導體封裝
CN114501787A (zh) 连接结构嵌入式基板
US20230199956A1 (en) Printed circuit board and method for manufacturing the same
CN112867240A (zh) 印刷电路板
US11587878B2 (en) Substrate having electronic component embedded therein
US11737211B2 (en) Connection structure embedded substrate and substrate structure including the same
US11552009B2 (en) Printed circuit board
US11895771B2 (en) Printed circuit board
US11997788B2 (en) Printed circuit board and method of manufacturing the same
US20230147912A1 (en) Printed circuit board
US11521922B2 (en) Printed circuit board
US20230199951A1 (en) Printed circuit board
US11729910B2 (en) Printed circuit board and electronic component package
US20240040698A1 (en) Printed circuit board
US20240032208A1 (en) Printed circuit board and method of manufacturing the same
US20230215794A1 (en) Printed circuit board and electronic component package
US20240172368A1 (en) Printed circuit board
CN118250893A (zh) 印刷电路板
CN117596774A (zh) 印刷电路板
CN113993275A (zh) 电子组件嵌入式基板
CN114269060A (zh) 电子组件嵌入式基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination