KR102662862B1 - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR102662862B1
KR102662862B1 KR1020190072318A KR20190072318A KR102662862B1 KR 102662862 B1 KR102662862 B1 KR 102662862B1 KR 1020190072318 A KR1020190072318 A KR 1020190072318A KR 20190072318 A KR20190072318 A KR 20190072318A KR 102662862 B1 KR102662862 B1 KR 102662862B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
printed circuit
circuit board
post
Prior art date
Application number
KR1020190072318A
Other languages
English (en)
Other versions
KR20200144358A (ko
Inventor
고영국
김상훈
김해성
장용순
김규묵
오융
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190072318A priority Critical patent/KR102662862B1/ko
Priority to CN202010001402.9A priority patent/CN112105145A/zh
Priority to US16/734,533 priority patent/US10849225B1/en
Priority to US17/070,289 priority patent/US11297714B2/en
Publication of KR20200144358A publication Critical patent/KR20200144358A/ko
Application granted granted Critical
Publication of KR102662862B1 publication Critical patent/KR102662862B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

인쇄회로기판이 개시된다. 본 발명의 일 실시예에 따른 인쇄회로기판은, 제1 절연층, 제1 절연층의 일면에 매립된 매립패턴, 제1 절연층의 일면 상에 형성된 패드 및 측면의 중심부가 제1 절연층의 일면과 만나는 포스트를 포함한다.

Description

인쇄회로기판{Printed circuit board}
본 발명은 인쇄회로기판에 관한 것이다.
휴대폰을 비롯한 IT 분야의 전자기기들이 작고 고성능화 되면서 이에 대한 기술적 요구에 부응하여 다양한 형태의 미세회로를 가지는 인쇄회로기판 구조가 제시되고 있다. 예를 들면, 범프의 피치를 줄이기 위하여 포스트를 가지는 인쇄회로기판이 제시되었다.
그런데, 포스트를 가지는 인쇄회로기판은, 포스트 사이에 미세회로를 형성하기 어려운 문제점이 있다.
본 발명의 일 측면에 따르면, 제1 절연층, 제1 절연층의 일면에 매립된 매립패턴, 제1 절연층의 일면 상에 형성된 패드 및 측면의 중심부가 제1 절연층의 일면과 만나는 포스트를 포함하는 인쇄회로기판이 제공된다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 3 내지 도 7은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 예시한 도면.
도 8 내지 도 11은 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법을 예시한 도면.
본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은, 제1 절연층(12), 매립패턴(22), 패드(24) 및 포스트(Post, 26)를 포함한다.
제1 절연층(12)은, 인쇄회로기판의 회로패턴(20)을 전기적으로 절연시킨다. 제1 절연층(12)은 수지재일 수 있다. 제1 절연층(12)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드(PI)와 같은 열가소성 수지를 포함할 수 있으며 프리프레그(PPG)나 빌드업 필름(build-up film)으로 형성될 수 있다.
도 1을 참조하면, 본 실시예에서는 제1 절연층(12) 이외에도 다른 절연층(14, 16, 18)이 적층되어 다층 구조를 형성할 수 있다. 또한 다른 절연층(14, 16, 18)에 회로패턴(20)이 형성될 수 있다.
매립패턴(22)은, 제1 절연층(12)에 형성되는 회로패턴(20)의 일부로서, 제1 절연층(12)의 일면에 매립된다.
회로패턴(20)은 전기적 신호가 전달될 수 있는 구리 등의 금속으로 형성된다. 회로패턴(20)은 각 절연층의 일면, 타면 또는 내부에도 형성될 수 있다. 예를 들면, 회로패턴(20)은 제1 절연층(12)을 관통하여 양면을 연결하는 비아와, 제1 절연층(12)의 일면에 형성되고 비아에 연결된 패드(24)를 포함할 수 있다.
본 실시예에서 매립패턴(22)은 제1 절연층(12)에 매립되어 일면만 노출된 구조의 회로패턴(20)으로 형성될 수 있다. 예를 들면, 매립패턴(22)은 미세한 회로가 기판에 매립되는 임베디드 트레이스 기판(embedded trace substrate, ETS)의 회로 구조를 가질 수 있다.
도 1을 참조하면, 본 실시예에서 매립패턴(22)의 상면은 제1 절연층(12)의 일면과 거의 같은 면을 이루게 되고, 제1 절연층(12)의 일면을 통하여 매립패턴(22)의 상면이 노출될 수 있다.
패드(24)는, 제1 절연층(12)에 형성되는 회로패턴(20)의 일부로서, 제1 절연층(12)의 일면 상에 형성된다. 패드(24)는 돌출된 구조로 제1 절연층(12)의 일면에 놓여 배치될 수 있다. 패드(24)에는 전자소자 또는 다른 기판의 패드 등이 연결될 수 있다.
도 1을 참조하면, 본 실시예에서 패드(24)의 하면은 제1 절연층(12)의 일면과 거의 같은 면을 이루게 되고, 제1 절연층(12)을 관통하는 비아와 패드(24)의 하면이 연결될 수 있다.
이 때, 제1 절연층(12) 상에는 관통홀(15)이 형성된 제2 절연층(14)이 형성될 수 있고, 관통홀(15)로 제1 절연층(12)에 형성된 매립패턴(22) 및 패드(24)가 노출될 수 있다.
또한, 패드(24)는 복수 개로 형성되며, 복수의 패드(24) 사이에 매립패턴(22)이 배치될 수 있다. 이에 따라, 돌출된 패드(24)들 사이에 패드(24)보다 높이가 낮게 형성된 매립패턴(22)이 배치될 수 있다.
포스트(26)는, 제1 절연층(12)에 형성되는 회로패턴(20)의 일부로서, 일부는 제1 절연층(12)에 매립되고 다른 일부는 제1 절연층(12)에서 돌출되는 구조를 가진다. 즉, 포스트(26) 측면의 중심부가 제1 절연층(12)의 일면과 만나는 구조를 가질 수 있다.
도 1을 참조하면, 본 실시예의 포스트(26)는, 하부(26a)가 제1 절연층(12)의 일면 아래에 매립되고, 상부(26b)가 제1 절연층(12)의 일면 위로 돌출될 수 있다. 이 때, 돌출된 포스트(26) 상부(26b)의 상면은 패드(24)의 상면과 거의 같은 면을 이룰 수 있다.
또한, 상술한 제2 절연층(14)은 솔더 레지스트층이고, 솔더 레지스트층에 형성된 오프닝(opening)으로 포스트(26)가 노출될 수 있다.
또한, 포스트(26)는 복수 개가 형성되고, 관통홀(15)은 복수 개의 포스트(26) 사이에 배치될 수 있다. 이에 따라, 복수의 포스트(26) 사이에는 패드(24) 및 매립패턴(22)이 배치될 수 있다. 즉, 포스트(26)들 사이에 ETS 형태의 매립패턴(22)과 같은 미세회로가 형성될 수 있다.
도 3 내지 도 7은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 예시한 도면이다.
도 3을 참조하면, 제1 절연층(12)의 일면에 회로패턴(20)을 형성한다. 회로패턴(20)은 제1 절연층(12)의 타면 또는 내부에도 형성될 수 있다. 회로패턴(20)은 매립패턴(22)을 포함하고, 매립패턴(22)은 미세한 회로가 기판에 매립되는 임베디드 트레이스 기판(embedded trace substrate)의 회로 구조를 가질 수 있다.
절연재(2) 및 이형층(4)을 가지는 캐리어 기판(1)의 외층에 동박(3)이 형성되어 있고, 동박(3) 상에 제1 절연층(12) 및 회로패턴(20)을 형성할 수 있다. 예를 들어, 동박(3) 상에 매립패턴(22) 및 포스트(26)의 하부(26a)를 형성할 수 있다.
구체적으로, 동박(3) 위에 도금층을 형성하고 선택적 에칭을 통하여 패터닝 공정을 실시할 수 있다. 또한, 캐리어 기판(1)의 이형층(4) 상에 도전성의 금속 물질을 도포한 후에 패터닝 공정 등을 실시하여 회로패턴(20)을 형성할 수 있다. 패터닝 공정은 텐팅법(Tenting) 또는 MSAP(Modified Semi-Additive Process) 공법 또는 SAP(Semi-Additive Process) 공법 등을 이용할 수 있다.
캐리어 기판(1)에 회로패턴(20)을 형성한 후에는 캐리어 기판(1)에 제1 절연층(12)을 압착하여 적층함으로써, 제1 절연층(12)에 회로패턴(20)을 매립시킬 수 있다. 이 때, 제1 절연층(12)은 반경화 상태의 프리프레그(Prepreg)일 수 있다. 또는 절연성 수지를 캐리어 기판(1)에 도포하여 회로패턴(20)을 매립시키는 제1 절연층(12)을 형성할 수 있다. 한편, 캐리어 기판(1)에 적층된 제1 절연층(12)에 비아와 같은 회로패턴(20)을 추가로 형성할 수 있다. 또한, 제1 절연층(12)에 다른 절연층(16)을 적층하고 여기에 회로패턴(20)을 추가로 형성할 수 있다.
도 4를 참조하면, 캐리어 기판(1)에서 매립패턴(22) 및 포스트(26)의 하부(26a)를 포함하는 회로패턴(20)이 형성된 제1 절연층(12)을 분리한다. 이 때, 이형층(4)에 의해 동박(3)이 캐리어 기판(1)에서 분리되어 제1 절연층(12)의 일면에 결합될 수 있다.
또한, 제1 절연층(12)에는 매립패턴(22), 포스트(26)의 하부(26a)가 매립되고, 제1 절연층(12)의 일면 상에 형성된 동박(3)과 연결될 수 있다.
도 5를 참조하면, 동박(3)으로 회로패턴(20)이 형성될 영역을 선택적으로 노출시키는 에칭 레지스트(30)를 형성할 수 있다. 예를 들어, 동박(3) 상에, 패드(24) 및 포스트(26)의 상부(26b)가 형성될 부분에 에칭 레지스트(30)를 형성할 수 있다.
한편, 제1 절연층(12)의 타면 또는 다른 절연층(16)에 형성된 회로패턴(20)을 보호하기 위하여, 에칭 레지스트(30)는 이미 형성된 회로패턴(20)을 덮을 수 있다.
도 6을 참조하면, 에칭으로 동박(3)을 패터닝하고, 제1 절연층(12)의 일면에 돌출된 회로패턴(20)을 형성할 수 있다. 예를 들어, 동박(3)이 에칭되어 제1 절연층(12) 상에 패드(24) 및 포스트(26)의 상부(26b)가 형성될 수 있다. 이 때, 포스트(26)는 제1 절연층(12)에 매립된 하부(26a)와 제1 절연층(12) 상의 상부(26b)가 결합된 두께로 형성된다. 즉, 포스트(26)는 매립패턴(22)의 두께에 동박(3)의 두께를 더한 두께로 형성될 수 있다.
한편, 동박(3)을 에칭한 후에는 에칭 레지스트(30)는 제거될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타낸 도면이다.
도 2를 참조하면, 본 실시예에 따른 인쇄회로기판은, 제1 절연층(12) 상에 금속층(3a, 도 9 참조)이 형성되고, 금속층(3a)이 포스트(26)의 중간부분 및/또는 패드(24)의 하면에 배치된 점에서 상술한 실시예와 차이가 있다.
포스트(26)는, 상부(26b)와 하부(26a) 사이에 개재된 중간층(27)을 더 포함할 수 있다. 중간층(27)은 인쇄회로기판 제조과정에서 매립패턴(22)을 덮는 형태로 형성된 금속층(3a, 도 9 참조)의 일부가 남아서 형성될 수 있다. 금속층(3a)은 회로패턴(20)과는 다른 이종의 물질로 이루어질 수 있다. 회로패턴(20)과 다른 물질로 이루어진 금속층(3a)은 회로패턴(20)의 패터닝과 관련된 공정에서도 손상되지 않고 매립패턴(22)을 보호할 수 있다. 금속층(3a)은 인쇄회로기판 제조과정에서 대부분이 제거되나, 일부가 포스트(26)의 상부(26b)와 하부(26a) 사이에 개재되는 형태로 남을 수 있다.
예를 들면, 중간층(27)은 니켈 도금과 같은 도금층으로 형성될 수 있다. 니켈 도금층은 구리재질의 회로패턴(20)을 에칭하는 물질에 대하여 내식성이 있으므로, 회로패턴(20) 형성과정에서 니켈 도금층에 덮인 회로패턴(20)이 손상되는 것을 방지할 수 있다. 또한, 레이저 및 물리적 가공에 대하여 잘 견디므로 다양한 기판 가공공정에서 매립패턴(22)이 손상되는 것도 효과적으로 방지할 수 있다. 특히, 임베디드 트레이스 구조의 미세한 회로패턴(20)은 그 두께와 폭이 매우 작으므로, 에칭 또는 가공의 작은 오차로도 크게 손상을 입을 수 있다. 따라서, 니켈 도금층과 같이 내식성과 기계적 내마모성이 우수한 금속층(3a)에 의해 커버되면, 인쇄회로기판 제조의 신뢰성과 효율성이 향상될 수 있다.
도 2를 참조하면, 중간층(27)의 하면은 제1 절연층(12)의 일면과 동일한 면에 배치될 수 있다. 금속층(3a)이 제1 절연층(12)의 일면 상에 적층된 구조로 형성되므로, 금속층(3a)의 일부로 형성된 중간층(27)은 하면이 제1 절연층(12)의 일면과 위치가 일치될 수 있다.
또한, 패드(24)와 제1 절연층(12)의 일면 사이에 개재된 하면층(25)을 더 포함할 수 있다. 상술한 금속층(3a) 중 일부가 제거되지 않고, 패드(24)와 제1 절연층(12)의 일면 사이에 남아서 하면층(25)이 형성될 수 있다.
도 2를 참조하면, 하면층(25)과 중간층(27)은 같은 층으로 형성될 수 있다. 하면층(25) 및 중간층(27)은 모두 금속층(3a)의 일부가 남아서 형성되므로, 분리된 하면층(25)과 중간층(27)은 같은 층에 위치될 수 있다.
도 8 내지 도 11은 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법을 예시한 도면이다.
도 8을 참조하면, 상술한 인쇄회로기판의 제조방법과 달리, 캐리어 기판(1)의 동박(3)에 금속층(3a)이 추가로 형성되어, 금속층(3a)이 최외층이 된다. 이에 따라, 제1 절연층(12)의 일면에 금속층(3a)이 적층된 구조가 형성되고, 매립패턴(22) 및 포스트(26)의 하부(26a)는 금속층(3a)과 결합된다.
도 9를 참조하면, 캐리어 기판(1)에서 회로패턴(20)이 형성된 제1 절연층(12)을 분리하면, 제1 절연층(12)의 일면에는 금속층(3a) 및 동박(3)이 차례로 적층되어 남아 있다.
도 10을 참조하면, 에칭으로 동박(3)을 패터닝하고, 금속층(3a)에서 돌출된 회로패턴(20)을 형성할 수 있다. 예를 들어, 동박(3)이 에칭되어 금속층(3a) 상에 패드(24) 및 포스트(26)의 상부(26b)가 형성될 수 있다. 회로패턴(20)과 다른 물질로 이루어진 금속층(3a)은 동박(3)의 에칭 공정에서도 손상되지 않고 매립패턴(22)을 보호할 수 있다.
도 11을 참조하면, 금속층(3a)을 에칭하여 노출된 금속층(3a)을 제1 절연층(12)의 일면에서 제거할 수 있다. 이 때, 금속층(3a)의 일부는 포스트(26)의 중간부분 및/또는 패드(24)의 하면에 배치될 수 있다. 금속층(3a)을 에칭하는 에칭액으로 구리를 에칭하지 않는 물질을 사용하여, 매립패턴(22) 및 패드(24)의 손상을 방지할 수 있다.
이 때, 포스트(26)는 제1 절연층(12)에 매립된 하부(26a), 중간층(27) 및 제1 절연층(12) 상의 상부(26b)가 결합된 두께로 형성된다. 즉, 포스트(26)는 매립패턴(22)의 두께에, 금속층(3a) 및 동박(3)의 두께를 더한 두께로 형성될 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
1: 캐리어 기판
2: 절연재
3: 동박
3a: 금속층
4: 이형층
12: 제1 절연층
14: 제2 절연층
15: 관통홀
20: 회로패턴
22: 매립패턴
24: 패드
25: 하면층
26: 포스트
26b: 상부
26a: 하부
27: 중간층

Claims (11)

  1. 제1 절연층;
    상기 제1 절연층의 일면에 매립된 매립패턴;
    상기 제1 절연층의 일면 상에 형성되며, 상기 매립패턴과 이격된 패드;
    상기 제1 절연층을 관통하여 상기 패드와 연결된 비아; 및
    측면의 중심부가 상기 제1 절연층의 일면과 만나는 포스트를 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 포스트는,
    하부가 상기 제1 절연층의 일면 아래에 매립되고, 상부가 상기 제1 절연층의 일면 위로 돌출되는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 제1 절연층 상에 형성되고, 관통홀이 형성된 제2 절연층을 더 포함하고,
    상기 관통홀로 상기 매립패턴 및 상기 패드가 노출되는 인쇄회로기판.
  4. 제3항에 있어서,
    상기 패드는 복수 개이며,
    상기 매립패턴은, 복수 개의 상기 패드 사이에 배치된 인쇄회로기판.
  5. 제3항에 있어서,
    상기 제2 절연층은 솔더 레지스트층이고,
    상기 솔더 레지스트층에, 상기 관통홀과 이격되어 상기 포스트를 노출시키는 오프닝이 형성된 인쇄회로기판.
  6. 제3항에 있어서,
    상기 포스트는 복수 개이며,
    상기 관통홀은, 복수 개의 상기 포스트 사이에 배치된 인쇄회로기판.
  7. 제2항에 있어서,
    상기 포스트는, 상기 상부와 상기 하부 사이에 개재된 중간층을 더 포함하는 인쇄회로기판.
  8. 제7항에 있어서,
    상기 중간층의 하면은, 상기 제1 절연층의 일면과 동일한 면에 배치되는 인쇄회로기판.
  9. 제7항에 있어서,
    상기 패드와 상기 제1 절연층의 일면 사이에 개재된 하면층을 더 포함하는 인쇄회로기판.
  10. 제9항에 있어서,
    상기 하면층과 상기 중간층은 같은 층으로 형성된 인쇄회로기판.
  11. 제10항에 있어서,
    상기 포스트의 상부 및 하부와 상기 패드는 각각 구리(Cu)를 포함하며,
    상기 중간층과 상기 하면층은 각각 니켈(Ni)을 포함하는 인쇄회로기판.
KR1020190072318A 2019-06-18 2019-06-18 인쇄회로기판 KR102662862B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190072318A KR102662862B1 (ko) 2019-06-18 2019-06-18 인쇄회로기판
CN202010001402.9A CN112105145A (zh) 2019-06-18 2020-01-02 印刷电路板
US16/734,533 US10849225B1 (en) 2019-06-18 2020-01-06 Printed circuit board
US17/070,289 US11297714B2 (en) 2019-06-18 2020-10-14 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190072318A KR102662862B1 (ko) 2019-06-18 2019-06-18 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20200144358A KR20200144358A (ko) 2020-12-29
KR102662862B1 true KR102662862B1 (ko) 2024-05-03

Family

ID=73462212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190072318A KR102662862B1 (ko) 2019-06-18 2019-06-18 인쇄회로기판

Country Status (3)

Country Link
US (2) US10849225B1 (ko)
KR (1) KR102662862B1 (ko)
CN (1) CN112105145A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230077967A (ko) 2021-11-26 2023-06-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015195308A (ja) * 2014-03-31 2015-11-05 イビデン株式会社 プリント配線板およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7948076B2 (en) * 2008-03-25 2011-05-24 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and vertical signal routing
KR100966336B1 (ko) * 2008-04-07 2010-06-28 삼성전기주식회사 고밀도 회로기판 및 그 형성방법
TWI506738B (zh) 2011-06-09 2015-11-01 Unimicron Technology Corp 封裝結構及其製法
KR20150136914A (ko) 2014-05-28 2015-12-08 삼성전기주식회사 인쇄회로기판의 제조방법
KR102194722B1 (ko) * 2014-09-17 2020-12-23 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR102411996B1 (ko) * 2015-05-29 2022-06-22 삼성전기주식회사 패키지 기판 및 그 제조 방법
KR102333092B1 (ko) * 2015-07-15 2021-12-01 삼성전기주식회사 회로 기판 및 그 제조 방법
KR20170037331A (ko) * 2015-09-25 2017-04-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI644598B (zh) * 2017-04-21 2018-12-11 南亞電路板股份有限公司 電路板結構及其形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015195308A (ja) * 2014-03-31 2015-11-05 イビデン株式会社 プリント配線板およびその製造方法

Also Published As

Publication number Publication date
KR20200144358A (ko) 2020-12-29
CN112105145A (zh) 2020-12-18
US10849225B1 (en) 2020-11-24
US11297714B2 (en) 2022-04-05
US20210029825A1 (en) 2021-01-28

Similar Documents

Publication Publication Date Title
KR101015704B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
US10181431B2 (en) Package substrate and method of manufacturing the same
KR102472945B1 (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR101281410B1 (ko) 다층 배선기판
US9099313B2 (en) Embedded package and method of manufacturing the same
US9295150B2 (en) Method for manufacturing a printed circuit board
KR102333091B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN107393899B (zh) 芯片封装基板
TWI543676B (zh) 印刷電路板及其製造方法
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
KR102582421B1 (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
KR20170067481A (ko) 인쇄회로기판, 전자소자 패키지 및 그 제조방법
KR102662862B1 (ko) 인쇄회로기판
KR102534940B1 (ko) 인쇄회로기판
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
US6913814B2 (en) Lamination process and structure of high layout density substrate
KR102568249B1 (ko) 인쇄회로기판
KR101305570B1 (ko) 인쇄회로기판의 제조 방법
JP7272527B2 (ja) プリント回路基板
KR102571591B1 (ko) 인쇄회로기판
KR20170028710A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR20210000161A (ko) 인쇄회로기판 및 그 제조방법
KR101776298B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR20240095939A (ko) 회로 기판 및 회로 기판의 제조 방법
KR20240072887A (ko) 회로 기판 및 회로 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant