KR20230077967A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20230077967A
KR20230077967A KR1020210165240A KR20210165240A KR20230077967A KR 20230077967 A KR20230077967 A KR 20230077967A KR 1020210165240 A KR1020210165240 A KR 1020210165240A KR 20210165240 A KR20210165240 A KR 20210165240A KR 20230077967 A KR20230077967 A KR 20230077967A
Authority
KR
South Korea
Prior art keywords
layer
pads
printed circuit
circuit board
disposed
Prior art date
Application number
KR1020210165240A
Other languages
English (en)
Inventor
김상훈
고영국
김규묵
김해성
황치원
홍석창
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020210165240A priority Critical patent/KR20230077967A/ko
Priority to JP2022139305A priority patent/JP7478782B2/ja
Priority to US17/901,406 priority patent/US11997788B2/en
Priority to CN202211368577.9A priority patent/CN116193709A/zh
Publication of KR20230077967A publication Critical patent/KR20230077967A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Geometry (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 개시는 절연층, 절연층 상에 배치되는 복수의 패드, 및 절연층 상에 배치되며 복수의 패드 각각을 커버하되 복수의 패드 각각의 상면 상에는 배치되지 않는 복수의 절연벽을 포함하며, 복수의 절연벽이 절연층 상에서 서로 이격되어 배치되는 인쇄회로기판과, 그 제조방법에 관한 것이다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD FOR THE SAME}
본 개시는 인쇄회로기판, 예를 들면, 전자부품의 실장 및/또는 내장이 가능한 인쇄회로기판과, 이의 제조 방법에 관한 것이다.
일반적으로 고성능 반도체 다이는 고밀도 실장을 위해서 플립-칩 실장 방식을 사용하고 있다. 이때, 반도체의 미세화 및 고성능화에 따라 플립-칩 실장을 위한 접속단자도 지속적으로 그 간격이 좁아지고 있다. 따라서, 기판의 솔더 레지스트 오픈 사이즈와 그 정밀도, 솔더 범프의 형성 난이도, 및 다이의 솔더 접합에서의 브리지 쇼트 난이도 등이 지속적으로 높아지고 있다.
본 개시의 여러 목적 중 하나는 제조가 용이한 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 브리지 쇼트 리스크를 감소시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 신뢰성을 향상시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 다이의 실장을 위하여 제공되는 패드의 측면을 절연벽으로 감싼 구조를 만들어 플립-칩 다이의 조립시에 브리지 쇼트 리스크 등을 감소시키고, 또한 신뢰성을 개선하는 것이다.
예를 들면, 일례에 따른 인쇄회로기판은 절연층, 절연층 상에 배치되는 복수의 패드, 및 절연층 상에 배치되며 복수의 패드 각각의 측면을 커버하되 복수의 패드 각각의 상면 상에는 배치되지 않는 복수의 절연벽을 포함하며, 복수의 절연벽은 절연층 상에서 서로 이격되어 배치되는 것일 수 있다.
예를 들면, 일례에 따른 인쇄회로기판은 복수의 패드, 및 복수의 패드 각각의 하면 및 측면을 커버하며 복수의 패드 중 적어도 일부 사이에 배치되는 리세스를 갖는 절연층을 포함하며, 절연층의 상면이 복수의 패드 각각의 상면과 실질적으로 동일한 레벨에 배치되거나, 또는 복수의 패드 각각의 상면보다 상부에 배치되는 것일 수도 있다.
예를 들면, 일례에 따른 인쇄회로기판의 제조방법은 캐리어 기판 상에 복수의 패드 및 도체패턴을 형성하는 단계, 캐리어 기판 상에 복수의 패드 및 도체패턴 각각의 적어도 일부를 매립하는 절연층을 형성하는 단계, 캐리어 기판을 제거하는 단계, 및 도체패턴을 제거하여 절연층에 리세스를 형성하는 단계를 포함하는 것일 수 있다.
본 개시의 여러 효과 중 일 효과로서 제조가 용이한 인쇄회로기판 및 그 제조방법을 제공할 수 있다.
본 개시의 여러 효과 중 다른 일 효과로서 브리지 쇼트 리스크를 감소시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공할 수 있다.
본 개시의 여러 효과 중 다른 일 효과로서 신뢰성을 향상시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 인쇄회로기판의 개략적인 탑-뷰에서의 평면도다.
도 5는 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 6은 인쇄회로기판의 또 다른 일례를 개략적으로 나타낸 단면도다.
도 7은 인쇄회로기판의 또 다른 일례를 개략적으로 나타낸 단면도다.
도 8은 인쇄회로기판의 또 다른 일례를 개략적으로 나타낸 단면도다.
도 9a 내지 도 9h는 도 8의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도들이다.
도 10은 도 8의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 11은 도 8의 인쇄회로기판의 다른 변형 예를 개략적으로 나타낸 단면도다.
도 12는 인쇄회로기판의 또 다른 일례를 개략적으로 나타낸 단면도다.
도 13a 내지 도 13h는 도 12의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도들이다.
도 14는 도 12의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 15는 도 12의 인쇄회로기판의 다른 변형 예를 개략적으로 나타낸 단면도다.
도 16은 인쇄회로기판의 또 다른 일례를 개략적으로 나타낸 단면도다.
도 17a 내지 도 17h는 도 16의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도들이다.
도 18은 도 16의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 19 내지 도 22는 복수의 패드 및 복수의 절연벽의 다양한 형상을 개략적으로 나타낸 탑-뷰에서의 평면도들이다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 칩 관련부품(1020)이 서로 조합될 수 있음은 물론이다. 칩 관련부품(1020)은 상술한 칩이나 전자부품을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련부품(1020) 및/또는 네트워크 관련부품(1030)과 서로 조합될 수도 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 마더보드(1110)가 수용되어 있으며, 이러한 마더보드(1110)에는 다양한 부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140)와 같이 마더보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 내부에 수용되어 있다. 부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 부품 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 부품 패키지(1121)는 능동부품 및/또는 수동부품을 포함하는 전자부품이 표면실장 배치된 인쇄회로기판 형태일 수 있다. 또는, 부품 패키지(1121)는 능동부품 및/또는 수동부품이 내장된 인쇄회로기판 형태일 수도 있다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
인쇄회로기판
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 인쇄회로기판의 개략적인 탑-뷰에서의 평면도다.
도면을 참조하면, 일례에 따른 인쇄회로기판(100A)은 절연층(111), 절연층(111) 상에 배치되는 복수의 패드(121), 및 절연층(111) 상에 배치되며 복수의 패드(121) 각각의 측면을 커버하되 복수의 패드(121) 각각의 상면 상에는 배치되지 않는 복수의 절연벽(131)을 포함한다. 제한되지 않는 일례로, 일례에 따른 인쇄회로기판(100A)은 플립-칩 다이의 실장을 위한 패키지 기판으로 이용될 수 있으며, 복수의 패드(121)는 다이의 실장을 위한 범프로 제공될 수 있다.
본 개시에서, "절연벽"은 "절연층"과 구별되는 용어로 사용될 수 있다. 예를 들면, 절연층은 형태와 무관하게 단순히 절연성을 갖는 층을 의미할 수 있다. 반면, 절연벽은 어느 대상 구성의 측면의 적어도 일부를 둘러싸기 위한 형태를 갖는 절연성의 층을 의미할 수 있다. 즉, 절연층은 절연벽보다 보다 포괄적인 의미를 가질 수 있으며, 절연벽은 절연층보다 하위적인 의미를 가질 수 있다. 즉, 필요에 따라서는 절연층은 절연벽을 포함할 수 있다. 이러한 관점에서, 단면 상에서, 및/또는 평면 상에서, 절연벽은 절연층보다 면적이 더 작을 수 있다. 또한, 절연벽은 동일 레벨에서 복수 개가 존재할 수 있으며, 이 경우 각각의 절연벽은 동일 레벨에서 서로 독립적으로 존재할 수도 있다.
본 개시에서, 단면 상에서의 의미는 제1방향-제2방향으로 대상물을 수직하게 절단하였을 때의 단면 형상, 또는 제1방향-제3방향으로 대상물을 수직하게 절단하였을 때의 단면 형상, 또는 대상물을 사이드-뷰로 바라 보았을 때의 단면 형상을 의미할 수 있다.
본 개시에서, 평면 상에서의 의미는 제2방향-제3방향으로 대상물을 수평하게 절단하였을 때의 평면 형상, 또는 대상물을 탑-뷰 또는 바텀-뷰로 바라 보았을 때의 평면 형상을 의미할 수 있다.
본 개시에서, 제1방향은 적층 방향 또는 두께 방향, 제2방향은 폭 방향, 그리고 제3방향은 길이 방향을 의미할 수 있다.
한편, 상술한 바와 같이 일반적으로 고성능 반도체 다이는 고밀도 실장을 위해서 플립-칩 실장 방식을 사용하고 있다. 이때, 반도체의 미세화 및 고성능화에 따라 플립-칩 실장을 위한 접속단자도 지속적으로 그 간격이 좁아지고 있다. 따라서, 기판의 솔더 레지스트 오픈 사이즈와 그 정밀도, 솔더 범프의 형성 난이도, 및 다이의 솔더 접합에서의 브리지 쇼트 난이도 등이 지속적으로 높아지고 있다.
이와 관련하여, 기판의 플립-칩 접속 범프의 피치를 더욱 미세화하기 위해서, 기판에 구리 포스트를 만들어서 적은 양의 솔더를 사용하고, 다이와 기판의 간격을 확보하여, 언더필(Underfill), NCF(Non-Conductive Film), NCP(Non-Conductive Paste) 등을 적용하기 용이한 구조가 검토되고 있다.
한편, 이러한 구리 포스트를 갖는 기판은, 솔더 레지스트까지 형성된 기판의 표면에 화확동도금이나 스퍼터 등을 이용하여 시드층을 형성하고, 드라이 필름을 이용한 노광, 현상, 박리 등의 포토리소그래피 공정을 진행하고, 이후 시드층의 에칭 공정을 진행하는 방법으로 제조될 수 있다.
다만, 이 경우 제조 공정 상 솔더 레지스트의 상부에 형성되는 시드층의 밀착력을 확보하는 것에 어려움이 있을 수 있으며, 또한 미세 범프 피치의 구현을 위한 디자인 룰에 제약, 예를 들면, 미세한 솔더 레지스트 오픈의 필요성, 솔더 레지스트 사이즈 및 구리 포스트의 노광 정합 공차로 구리 포스트의 직경을 축소하기 어려움, 미세 범프 피치의 다이 조립시 브리지 쇼트 리스크 등이 있을 수 있다.
반면, 일례에 따른 인쇄회로기판(100A)은 다이의 실장을 위하여 제공되는 복수의 패드(121)의 측면을 복수의 절연벽(131)으로 대략 감싼 구조를 만들어, 플립-칩 다이의 조립시에 브리지 쇼트 리스크 등을 감소시키고, 또한 신뢰성을 개선할 수 있다. 예를 들면, 일례에 따른 구조는 기본적으로 다이 실장을 위한 범프로 제공되는 복수의 패드(121)의 측면을 복수의 절연벽(131)으로 각각 감싼 구조일 수 있는바, 솔더 등이 묻지 않기 때문에, 브리지 쇼트 리스크를 낮출 수 있다.
또한, 일례에 따른 인쇄회로기판(100A)은 구리 포스트를 갖는 기판과 다르게 솔더 레지스트 위에 시드층을 형성하지 않아도 되며, 또한 범프 접속부의 레지스트 오픈을 리세스 형성 공정으로 변경이 가능한바 디자인 룰의 제약도 해소할 수 있다. 또한, 캐리어 기판의 금속층 상에서 복수의 패드(121)를 형성할 수 있는바, 결과적으로 매우 우수한 높이 균일도를 구현할 수 있다. 또한, 에칭 공정을 거치는 절연층(111)의 표면은 제조 초기 단계에서 조화 처리된 금속 패턴으로부터 조도 형상이 전사될 수 있는바, 추후 패키지 구조로 적용 시에 몰딩 및/또는 언더필과의 높은 밀착력을 가질 수 있으며, 또한 높은 신뢰성을 구현할 수 있다. 또한, 복수의 절연벽(131)에도 조화처리가 가능한바, 안정적인 밀착력을 확보할 수 있다.
한편, 일례에 따른 인쇄회로기판(100A)은 복수의 절연벽(131)이 복수의 패드(121) 각각의 측면을 커버하되 복수의 패드(121) 각각의 상면 상에는 배치되지 않을 수 있다. 이러한 관점에서, 복수의 절연벽(131) 각각은 복수의 패드(121) 각각의 측면과 직접 접촉할 수 있으며, 다만 복수의 패드(121) 각각의 상면과는 이격될 수 있다. 따라서, 다이 실장 등에 있어서 다이의 접속단자를 보다 안정적으로 얹을 수 있으며, 솔더 등의 접속부재와의 접합 면적이 넓어져 밀착력과 신뢰성을 개선할 수 있다.
이러한 관점에서, 복수의 절연벽(131) 각각은 복수의 패드(121) 각각이 배치되는 복수의 캐비티(131r)를 가질 수 있으며, 복수의 캐비티(131r) 각각은 복수의 패드(121) 각각의 상면을 전체적으로 오픈시킬 수 있다. 또한, 단면 상에서, 이러한 복수의 캐비티(131r) 각각의 폭이 실질적으로 일정할 수 있다.
본 개시에서, 실질적으로 일정하다는 의미는 제조 공정상에서 발생하는 공정오차나 위치편차, 측정 시의 오차 등을 포함하여 판단할 수 있다. 예를 들면, 절연벽의 캐비티의 폭이 실질적으로 일정하다는 것은 단면 상에서 절연벽의 측면이 대략적으로 수직한 형상을 가지는바 캐비티의 폭의 편차, 예컨대 최상측 및 최하측에서의 폭의 편차가 거의 없는 것을 의미할 수 있다.
한편, 일례에 따른 인쇄회로기판(100A)은, 평면 상에서, 복수의 패드(121)의 형상이 각각 대략 원형일 수 있다. 또한, 이를 둘러싸는 복수의 절연벽(131)의 형상이 각각 대략 원형의 링 형상일 수 있다. 다만, 이에 한정되는 것은 아니며, 그 외에도 사각 형상, 타원 형상 등 다양한 형상을 가질 수 있다.
한편, 일례에 따른 인쇄회로기판(100A)은 복수의 절연벽(131)이 절연층(111)과 경계선 없이 일체화될 수 있다. 예를 들면, 복수의 절연벽(131)은 절연층(111)과 일체화된 하나의 구성일 수 있다. 따라서, 복수의 절연벽(131)은 절연층(111)과 동일한 절연재료를 포함할 수 있다. 이와 같이, 복수의 절연벽(131)을 별도의 재료를 이용하여 추가로 형성하는 것이 아니라, 절연층(111)에서 리세스 형성 공정 등으로 형성할 수 있는바, 디자인 룰의 제약을 효과적으로 해소할 수 있다.
이러한 관점에서, 절연층(111)은 복수의 절연벽(131)을 포함할 수 있으며, 복수의 절연벽(131)을 포함하는 절연층(111)은 패드(121)의 하면 및 측면을 커버할 수 있다.
한편, 일례에 따른 인쇄회로기판(100A)은 복수의 절연벽(131)이 절연층(111) 상에서 서로 이격되어 배치될 수 있으며, 따라서 브리지 쇼트 리스크를 보다 효과적으로 개선할 수 있다. 평면 상에서, 복수의 절연벽(131) 각각은 복수의 패드(121) 각각의 측면을 연속적으로 둘러쌀 수 있으며, 이 경우 브리지 쇼트 리스크 개선 관점에서 바람직할 수 있으나, 이에 한정되는 것은 아니다.
한편, 일례에 따른 인쇄회로기판(100A)은 복수의 절연벽(131) 사이, 및/또는 복수의 절연벽(131) 주위에 리세스(R)가 존재할 수 있다. 이러한 리세스(R)는 서로 연결된 하나의 리세스(R)일 수 있다. 리세스(R)에는 복수의 패드(121)가 배치되지 않을 수 있다. 리세스(R)는 복수의 패드(121)와 실질적으로 동일한 레벨에 배치될 수 있다. 실질적으로 동일한 레벨에 배치되지는 제1방향을 기준으로 판단할 수 있다. 리세스(R)를 통하여 복수의 절연벽(131)이 각각 독립적으로 복수의 패드(121)를 연속적으로 둘러싸는 링 형태를 가질 수 있으며, 브리지 쇼트 리스크 개선 등에 바람직할 수 있다.
한편, 일례에 따른 인쇄회로기판(100A)은 절연층(111) 상에서 복수의 절연벽(131) 각각의 높이가 복수의 패드(121) 각각의 높이보다 높을 수 있다. 상술한 바와 같이, 일체화된 구성으로 절연층(111)이 복수의 절연벽(131)을 포함하는 경우에는, 절연층(111)의 상면은 복수의 패드(121) 각각의 상면보다 상부에 배치될 수 있다. 이러한 높이 차이(h2 - h1)는 대략 2㎛ 내지 4㎛ 정도일 수 있으나, 이에 한정되는 것은 아니다. 이 경우, 다이 실장 시에 접속단자를 복수의 패드(121) 위에 안정적으로 얹을 수 있다. 또한, 복수의 패드(121) 상에 솔더가 배치될 때, 솔더의 흘러 넘침을 억제하는 효과를 기대할 수 있다.
이하에서는 도면을 참조하여 일례에 따른 인쇄회로기판(100A)의 구성요소에 대하여 보다 자세히 설명한다.
절연층(111)은 절연재료를 포함할 수 있다. 절연재료는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이러한 수지와 함께 무기필러, 유기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, and/or Glass Fabric)를 포함하는 재료를 포함할 수 있다. 예를 들면, 절연재료로는 ABF(Ajinomoto Build-up Film), PPG(Prepreg), RCC(Resin Coated Copper) 등이 이용될 수 있으나, 이에 한정되는 것은 아니며, 그 외에도 다른 기타 고분자 소재가 이용될 수 있다.
패드(121)는 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 패드(121)는 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패드, 파워 패드, 신호 패드 등을 포함할 수 있다. 여기서, 신호 패드는 그라운드, 파워 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등의 연결을 위한 패드를 포함할 수 있다. 패드(121)는 전해 도금층(또는 전기동)을 포함할 수 있으며, 다만 필요에 따라서는 무전해 도금층(화학동)은 포함하지 않을 수 있다.
절연벽(131)은 절연재료를 포함할 수 있다. 절연재료는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이러한 수지와 함께 무기필러, 유기필러 및/또는 유리섬유를 포함하는 재료를 포함할 수 있다. 예를 들면, 절연재료로는 ABF, PPG, RCC 등이 이용될 수 있으며, 다만 이에 한정되는 것은 아니며, 그 외에도 다른 기타 고분자 소재가 이용될 수도 있다. 절연벽(131)은 절연층(111)과 동일한 절연재료를 포함할 수 있으며, 이들은 경계선이 없는 일체화된 하나의 동일한 구성일 수 있다.
도 5는 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 인쇄회로기판(100B)은 절연층(111), 절연층(111) 상에 배치되는 복수의 패드(121), 및 절연층(111) 상에 배치되며 복수의 패드(121) 각각의 측면을 커버하되 복수의 패드(121) 각각의 상면 상에는 배치되지 않는 복수의 절연벽(131)을 포함한다. 제한되지 않는 일례로, 다른 일례에 따른 인쇄회로기판(100B)은 플립-칩 다이의 실장을 위한 패키지 기판으로 이용될 수 있으며, 복수의 패드(121)는 다이의 실장을 위한 범프로 제공될 수 있다.
한편, 다른 일례에 따른 인쇄회로기판(100B)은, 절연층(111) 상에서 복수의 절연벽(131) 각각의 높이가 복수의 패드(121) 각각의 높이와 실질적으로 동일할 수 있다. 상술한 바와 같이, 일체화된 구성으로 절연층(111)이 복수의 절연벽(131)을 포함하는 경우에는, 절연층(111)의 상면은 복수의 패드(121) 각각의 상면과 실질적으로 동일한 레벨에 배치될 수 있다. 예를 들면, 높이 차이(h2 - h1)가 거의 없을 수 있다. 예를 들면, 후술하는 제조공정 과정에서, 캐리어 기판의 금속층이 구리(Cu)층 및 이와 에칭성이 다른 금속, 예컨대 니켈(Ni), 티타늄(Ti) 등을 포함하는 배리어층을 포함할 수 있으며, 이 경우 디테치 이후에 금속층을 에칭할 때 구리(Cu)층을 에칭한 후 배리어층을 에칭할 수 있으며, 결과적으로 구리(Cu)층을 에칭할 때 배리어층이 복수의 패드(121)를 보호할 수 있는바, 복수의 패드(121)의 표면이 실질적으로 에칭의 영향을 받지 않을 수 있으며, 따라서 실질적으로 단차가 발생하지 않을 수 있다. 이를 통하여, 필요에 따라서는 복수의 패드(121)의 표면을 복수의 절연벽(131)의 표면과 실질적으로 코플래너하게 구현할 수 있다.
본 개시에서, 높이가 실질적으로 동일하다는 것, 실질적으로 동일한 레벨에 배치된다는 것, 및/또는 실질적으로 코플래너하다는 것의 의미는 제조 공정상에서 발생하는 공정오차나 위치편차, 측정 시의 오차 등을 포함하여 판단할 수 있다. 예를 들면, 절연층의 상면이 패드의 상면과 실질적으로 동일한 레벨에 배치된다는 것은 절연층의 상면과 패드의 상면이 제1방향을 기준으로 일부 오차를 포함하는 범위 내에서 대략 동일한 위치에 배치되는 것을 포함하는 의미일 수 있다.
그 외에 다른 내용, 예를 들면, 상술한 인쇄회로기판(100A)에서 설명한 내용은 모순되지 않는 이상 다른 일례에 따른 인쇄회로기판(100B)에도 적용될 수 있으며, 이에 대한 중복되는 내용의 설명은 생략한다.
도 6은 인쇄회로기판의 또 다른 일례를 개략적으로 나타낸 단면도다.
도 7은 인쇄회로기판의 또 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 또 다른 일례에 따른 인쇄회로기판들(100C, 100D)은 절연층(111), 절연층(111) 상에 배치되는 복수의 패드(121), 절연층(111) 상에 배치되며 복수의 패드(121) 각각의 측면을 커버하되 복수의 패드(121) 각각의 상면 상에는 배치되지 않는 복수의 절연벽(131), 및 복수의 패드(121) 중 적어도 하나의 표면 상에 배치되는 표면처리층(190)을 포함한다. 제한되지 않는 일례로, 또 다른 일례에 따른 인쇄회로기판들(100C, 100D)은 플립-칩 다이의 실장을 위한 패키지 기판으로 이용될 수 있으며, 복수의 패드(121)는 다이의 실장을 위한 범프로 제공될 수 있다.
한편, 또 다른 일례에 따른 인쇄회로기판들(100C, 100D)은 표면처리층(190)을 더 포함하며, 이를 통하여 보다 효과적으로 다이를 실장할 수 있다. 표면처리층(190)은, 예를 들어, 전해 금도금, 무전해 금도금, OSP(Organic Solderability Preservative) 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG(Direct Immersion Gold) 도금, HASL(Hot Air Solder Leveling) 등에 의해 형성될 수 있다. 이러한 관점에서, 표면처리층(190)은 니켈(Ni)층 및 금(Au) 층 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다. 제한되지 않는 일례로, 표면처리층(190)은 패드(121)의 표면 상에 배치되는 니켈(Ni)층 및 니켈(Ni)층의 표면 상에 배치되는 금(Au)층을 포함할 수 있으나, 이에 한정되는 것은 아니다.
한편, 또 다른 일례에 따른 인쇄회로기판(100C)은 표면처리층(190)의 최상층의 상면이 절연벽(131)의 상면과 실질적으로 동일한 레벨에 배치될 수 있으며, 또 다른 일례에 따른 인쇄회로기판(100D)은 표면처리층(190)의 최상층의 상면이 절연벽(131)의 상면보다 상부에 배치될 수 있으나, 이에 한정되는 것은 아니다.
그 외에 다른 내용, 예를 들면, 상술한 인쇄회로기판들(100A, 100B)에서 설명한 내용은 모순되지 않는 이상 또 다른 일례에 따른 인쇄회로기판들(100C, 100D)에도 적용될 수 있으며, 이에 대한 중복되는 내용의 설명은 생략한다.
도 8은 인쇄회로기판의 또 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 또 다른 일례에 따른 인쇄회로기판(100E)은 제1절연층(111), 제1절연층(111)의 상면 상에 배치되는 제1패드(121) 및 제2패드(122), 제1절연층(111)의 상면 상에 배치되며 제1패드(121)의 측면을 커버하는 제1절연벽(131), 및 제1절연층(111)의 상면 상에 배치되며 제2패드(122)의 측면을 커버하는 제2절연벽(132)을 포함한다.
필요에 따라서, 또 다른 일례에 따른 인쇄회로기판(100E)은 제1절연층(111)의 하면 상에 배치되는 제1배선층(141), 제1절연층(111)을 관통하며 제1패드(121)를 제1배선층(141)의 적어도 일부와 전기적으로 연결하는 제1접속비아(151), 및/또는 제1절연층(111)을 관통하며 제2패드(122)를 제1배선층(141)의 다른 적어도 일부와 전기적으로 연결하는 제2접속비아(152)를 더 포함할 수 있다.
필요에 따라서, 또 다른 일례에 따른 인쇄회로기판(100E)은 제1절연층(111)의 하면 상에 배치되며 제1배선층(141)의 적어도 일부를 매립하는 제2절연층(112), 제2절연층(112)의 하면 상에 배치되는 제2배선층(142), 및/또는 제2절연층(112)을 관통하며 제1배선층(141) 및 제2배선층(142) 각각의 적어도 일부를 전기적으로 연결하는 제1비아층(161)을 더 포함할 수 있다.
필요에 따라서, 또 다른 일례에 따른 인쇄회로기판(100E)은 제2절연층(112)의 하면 상에 배치되며 제2배선층(142)의 적어도 일부를 매립하는 제3절연층(113), 제3절연층(113)의 하면 상에 배치되는 제3배선층(143), 및/또는 제3절연층(113)을 관통하며 제2배선층(142) 및 제3배선층(143) 각각의 적어도 일부를 전기적으로 연결하는 제2비아층(162)을 더 포함할 수 있다.
필요에 따라서, 또 다른 일례에 따른 인쇄회로기판(100E)은 제2절연벽(132) 상에 배치되며 제2패드(122)의 표면의 적어도 일부를 오픈시키는 제1개구(171h)를 갖는 제1패시베이션층(171), 및/또는 제3절연층(113)의 하면 상에 배치되며 제3배선층(143)의 적어도 일부의 표면의 적어도 일부를 오픈시키는 제2개구(172h)를 갖는 제2패시베이션층(172)을 더 포함할 수 있다.
한편, 또 다른 일례에 따른 인쇄회로기판(100E)은 다이의 실장을 위하여 제공되는 제1패드(121)의 측면을 제1절연벽(131)으로 대략 감싼 구조를 만들어, 플립-칩 다이의 조립시에 브리지 쇼트 리스크 등을 감소시키고, 또한 신뢰성을 개선할 수 있다. 예를 들면, 일례에 따른 구조는 기본적으로 다이 실장을 위한 범프로 제공되는 제1패드(121)의 측면을 제1절연벽(131)으로 감싼 구조일 수 있는바, 솔더 등이 묻지 않기 때문에, 브리지 쇼트 리스크를 낮출 수 있다. 유사하게, 기판-온-기판 등의 패키지 조립을 위하여 제공되는 제2패드(122)의 측면을 제2절연벽(132)으로 대략 감싼 구조를 만들어, 신뢰성 등을 개선할 수 있다.
한편, 또 다른 일례에 따른 인쇄회로기판(100E)은, 후술하는 공정에서 알 수 있듯이, 구리 포스트를 갖는 기판과 다르게 솔더 레지스트 위에 시드층을 형성하지 않아도 되며, 또한 범프 접속부의 레지스트 오픈을 리세스 형성 공정으로 변경하였는바 디자인 룰의 제약도 해소할 수 있다. 또한, 캐리어 기판의 금속층 상에서 제1패드(121) 및 제2패드(122)를 형성할 수 있는바, 결과적으로 매우 우수한 높이 균일도를 구현할 수 있다. 또한, 에칭 공정을 거치는 제1절연층(111)의 표면은 제조 초기 단계에서 조화 처리된 금속 패턴으로부터 조도 형상이 전사될 수 있는바, 추후 패키지 구조로 적용 시에 몰딩 및/또는 언더필과의 높은 밀착력을 가질 수 있으며, 또한 높은 신뢰성을 구현할 수 있다. 또한, 제1절연벽(131) 및 제2절연벽(132)에도 조화처리가 가능한바, 안정적인 밀착력을 확보할 수 있다.
한편, 또 다른 일례에 따른 인쇄회로기판(100E)은 제1절연벽(131)이 제1패드(121)의 측면을 커버하되 제1패드(121)의 상면 상에는 배치되지 않을 수 있다. 또한, 제2절연벽(132)이 제2패드(122)의 측면을 커버하되 제2패드(122)의 상면 상에는 배치되지 않을 수 있다. 따라서, 다이 실장 등에 있어서 다이의 접속단자를 보다 안정적으로 얹을 수 있으며, 또한 솔더 등의 접속부재와의 접합 면적이 넓어져 밀착력과 신뢰성을 보다 개선할 수 있다.
이러한 관점에서, 제1절연벽(131) 및 제2절연벽(132)은 제1패드(121)가 배치되는 제1캐비티(131r) 및 제2패드(122)가 배치되는 제2캐비티(132r)를 가질 수 있다. 제1캐비티(131r)는 제1패드(121)의 상면을 전체적으로 오픈시킬 수 있으며, 제2캐비티(132r)는 제2패드(122)의 상면을 전체적으로 오픈시킬 수 있다. 또한, 단면 상에서, 이러한 제1캐비티(131r)의 폭이 실질적으로 일정할 수 있으며, 이러한 제2캐비티(132r)의 폭이 실질적으로 일정할 수 있다.
한편, 또 다른 일례에 따른 인쇄회로기판(100E)은 제1절연벽(131) 및 제2절연벽(132)이 제1절연층(111)과 경계선 없이 일체화될 수 있다. 예를 들면, 제1절연벽(131) 및 제2절연벽(132)은 제1절연층(111)과 일체화된 하나의 구성일 수 있다. 따라서, 제1절연벽(131) 및 제2절연벽(132)은 제1절연층(111)과 동일한 절연재료를 포함할 수 있다. 이와 같이, 제1절연벽(131) 및 제2절연벽(132)을 별도의 재료를 이용하여 추가로 형성하는 것이 아니라, 제1절연층(111)에서 후술하는 리세스 형성 공정으로 형성할 수 있는바, 디자인 룰의 제약을 효과적으로 해소할 수 있다.
한편, 또 다른 일례에 따른 인쇄회로기판(100E)은 제1패드(121) 및 제2패드(122)가 각각 복수 개로 배치될 수 있다. 또한, 이들을 둘러싸는 제1절연벽(131) 및 제2절연벽(132)도 각각 복수 개로 배치될 수 있다. 예를 들면, 제1절연벽(131) 각각은 제1패드(121) 각각의 측면을 커버하되 그 상면 상에는 배치되지 않을 수 있다. 또한, 제2절연벽(132) 각각은 제2패드(122) 각각의 측면을 커버하되 그 상면 상에는 배치되지 않을 수 있다. 제1절연벽(131) 및 제2절연벽(132) 각각은 서로 이격되어 배치될 수 있으며, 브리지 쇼트 리스크를 보다 효과적으로 개선할 수 있다. 평면 상에서, 제1절연벽(131) 각각은 제1패드(121) 각각의 측면을 연속적으로 둘러쌀 수 있고, 제2절연벽(132) 각각은 제2패드(122) 각각의 측면을 연속적으로 둘러쌀 수 있으며, 이러한 형태로 둘러싸는 것이 브리지 쇼트 리스크 개선 관점에서 바람직할 수 있으나, 반드시 이에 한정되는 것은 아니다.
한편, 또 다른 일례에 따른 인쇄회로기판(100E)은 제1절연벽(131) 사이, 및/또는 제1절연벽(131)과 제2절연벽(132) 사이에 리세스(R)가 존재할 수 있다. 이들 사이에 존재하는 리세스(R)는 서로 연결된 하나의 리세스(R)일 수 있다. 리세스(R)에는 제1패드(121) 및/또는 제2패드(122)가 배치되지 않을 수 있다. 리세스(R)를 통하여 제1절연벽(131) 및 제2절연벽(132)이 각각 독립적으로 제1패드(121) 및 제2패드(122)를 연속적으로 둘러싸는 링 형태를 가질 수 있다. 이 경우, 브리지 쇼트 리스크 개선 등에 보다 바람직할 수 있다.
한편, 또 다른 일례에 따른 인쇄회로기판(100E)은 제1패드(121) 및 이를 둘러싸는 제1절연벽(131)은 제1절연층(111) 상의 센터 영역에 배치될 수 있으며, 제2패드(122) 및 이를 둘러싸는 제2절연벽(132)은 제1절연층(111) 상의 사이드 영역에 배치될 수 있다. 제1패드(121)는 다이 실장을 위한 범프로 이용될 수 있으며, 제2패드(122)는 기판-온-기판의 연결을 위한 범프로 이용될 수 있다. 이러한 관점에서, 제2패드(122)는 제1패드(121)보다 클 수 있다. 예를 들면, 단면 상에서, 제2패드(122)의 폭은 제1패드(121)의 폭보다 클 수 있다.
본 개시에서, 센터 영역은 전자부품, 예를 들면, 플립-칩 다이 등이 배치되는 내측 영역일 수 있으며, 사이드 영역은 기판-온-기판 등의 연결을 위한 솔더 볼 조인트(Solder Ball Joint) 등의 접속부재가 배치되는 외측 영역일 수 있다. 여기서, 내측과 외측은 평면 상에서 판단할 수 있다.
한편, 또 다른 일례에 따른 인쇄회로기판(100E)은 제1패드(121)의 상면을 기준으로, 제1절연벽(131)의 높이가 이보다 더 높을 수 있다. 또한, 제2패드(122)의 상면을 기준으로, 제2절연벽(132)의 높이가 이보다 더 높을 수 있다. 이 경우, 다이 실장 시에 접속단자를 제1패드(121) 위에 안정적으로 얹을 수 있다. 또한, 제1패드(121) 및/또는 제2패드(122) 상에 접속부재로 솔더가 배치될 때, 솔더의 흘러 넘침을 억제하는 효과를 기대할 수 있다. 다만, 이에 한정되는 것은 아니며, 상술한 바와 같이, 공정 과정에서 에칭 배리어층을 이용하는 경우 등에는, 이러한 높이 차이, 즉 단차는 실질적으로 없을 수도 있다.
한편, 또 다른 일례에 따른 인쇄회로기판(100E)은, 단면 상에서, 제1접속비아(151) 및 제2접속비아(152)가 각각 상면의 폭이 하면의 폭보다 좁은 테이퍼 형상을 가질 수 있다. 예컨대, 제1접속비아(151)는 제1패드(121)와 접속하는 면의 폭이 제1배선층(141)의 적어도 일부와 접속하는 면의 폭보다 좁을 수 있다. 제2접속비아(152)는 제2패드(122)와 접속하는 면의 폭이 제1배선층(141)의 다른 적어도 일부와 접속하는 면의 폭보다 좁을 수 있다. 따라서, 제1접속비아(151) 및 제2접속비아(152)와 각각 연결되는 제1패드(121) 및 제2패드(122)의 직경, 예컨대 단면에서의 폭을 보다 축소시킬 수 있는 등, 디자인 룰의 제약을 보다 개선할 수 있다.
한편, 또 다른 일례에 따른 인쇄회로기판(100E)은 제1절연층(111) 및 제2절연층(112)이 서로 다른 절연재료를 포함할 수 있다. 예를 들면, 제1절연층(111)은 미세회로 형성에 유리하도록 SAP(Semi Additive Process)가 가능한 재료, 예컨대 유리섬유가 없는 절연재료를 포함할 수 있다. 구체적으로는, ABF를 포함할 수 있으나, 이에 한정되는 것은 아니다. 반면, 제2절연층(112)은 휨 제어에 유리하도록 모듈러스가 높은 재료, 예컨대 유리섬유를 포함하는 절연재료를 포함할 수 있다. 구체적으로는, PPG나 RCC의 절연재료를 포함할 수 있으나, 이에 한정되는 것은 아니다. 유사한 관점에서, 반대측 최외층인 제3절연층(113)은 제1절연층(111)과 동일한 절연재료를 포함할 수 있고, 제2절연층(112)이 복수 층인 경우, 각각의 층은 서로 동일한 절연재료를 포함할 수 있으나, 이에 한정되는 것은 아니다.
본 개시에서, 동일한 절연재료는 완전하게 동일한 절연재료인 경우뿐만 아니라, 동일한 타입의 절연재료를 포함하는 의미일 수 있다. 따라서, 절연재료의 조성은 실질적으로 동일하되, 이들의 구체적인 조성비는 조금씩 다를 수 있다.
이하에서는 도면을 참조하여 또 다른 일례에 따른 인쇄회로기판(100E)의 구성요소에 대하여 보다 자세히 설명한다.
제1 내지 제3절연층(111, 112, 113)은 각각 절연재료를 포함할 수 있다. 절연재료는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이러한 수지와 함께 무기필러, 유기필러 및/또는 유리섬유를 포함하는 재료를 포함할 수 있다. 예를 들면, 절연재료로는 ABF, PPG, RCC 등이 이용될 수 있으며, 다만 이에 한정되는 것은 아니며, 그 외에도 다른 기타 고분자 소재가 이용될 수도 있다. 제한되지 않는 일례로, 제1절연층(111)과 제3절연층(113)은 ABF를 포함할 수 있으며, 제2절연층(112)은 PPG를 포함할 수 있으나, 이에 한정되는 것은 아니다. 제1절연층(111)과 제3절연층(113)은 최외층의 절연층일 수 있으며, 제2절연층(112)은 내부의 빌드업층일 수 있다. 빌드업층에 해당하는 제2절연층(112)은 도면에 도시한 바와 같이 하나의 층일 수 있으나, 이와 다르게 복수의 층일 수도 있으며, 구체적인 층 수는 특별히 한정되지 않는다.
제1 및 제2패드(121, 122)는 각각 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 제1 및 제2패드(121, 122)는 각각 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패드, 파워 패드, 신호 패드 등을 포함할 수 있다. 여기서, 신호 패드는 그라운드, 파워 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등의 연결을 위한 패드를 포함할 수 있다. 제1 및 제2패드(121, 122)의 수는 특별히 한정되지 않으며, 각각 복수 개일 수 있다. 제1 및 제2패드(121, 122)는 각각 전해 도금층(또는 전기동)을 포함할 수 있으며, 필요에 따라서는 무전해 도금층(화학동)은 포함하지 않을 수 있다. 예를 들면, 제1 및 제2패드(121, 122) 각각의 금속층의 층수는 제1 내지 제3배선층(141, 142, 143) 각각의 금속층의 층수보다 작을 수 있다.
제1 및 제2절연벽(131, 132)은 각각 절연재료를 포함할 수 있다. 절연재료는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이러한 수지와 함께 무기필러, 유기필러 및/또는 유리섬유를 포함하는 재료를 포함할 수 있다. 예를 들면, 절연재료로는 ABF, PPG, RCC 등이 이용될 수 있으며, 다만 이에 한정되는 것은 아니며, 그 외에도 다른 기타 고분자 소재가 이용될 수도 있다. 제1 및 제2절연벽(131, 132)의 수는 특별히 한정되지 않으며, 각각 복수 개일 수 있다. 제1 및 제2절연벽(131, 132)은 제1절연층(111)과 동일한 절연재료를 포함할 수 있으며, 이들은 경계선이 없는 일체화된 하나의 동일한 구성일 수 있다.
제1 내지 제3배선층(141, 142, 143)은 각각 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 제1 내지 제3배선층(141, 142, 143)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함할 수 있다. 이들 패턴은 각각 라인(line) 패턴, 플레인(Plane) 패턴 및/또는 패드(Pad) 패턴을 포함할 수 있다. 빌드업층인 제2절연층(112)에 형성되는 제2배선층(142)은 도면에 도시한 바와 같이 하나의 층일 수 있으나, 이와 다르게 복수의 층일 수도 있으며, 구체적인 층 수는 특별히 한정되지 않는다. 제1 내지 제3배선층(141, 142, 143)은 각각 무전해 도금층(또는 화학동)과 전해 도금층(또는 전기동)을 포함할 수 있다.
제1 및 제2접속비아(151, 152)는 각각 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 제1 및 제2접속비아(151, 152)는 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 신호 연결을 위한 접속비아, 그라운드 연결을 위한 접속비아, 파워 연결을 위한 접속비아 등을 포함할 수 있다. 제1 및 제2접속비아(151, 152)는 제1 및 제2비아층(161, 162)의 접속비아와 동일한 방향의 테이퍼진 형상을 가질 수 있다. 제1 및 제2접속비아(151, 152)는 금속물질로 완전히 충전될 수 있으며, 또는 금속물질이 비아홀의 벽면을 따라 형성된 것일 수도 있다. 제1 및 제2접속비아(151, 152)의 수는 특별히 한정되지 않으며, 각각 복수 개일 수 있다. 제1 및 제2접속비아(151, 152)는 제1 및 제2비아층(161, 162) 각각의 접속비아와 스택 비아 관계일 수도 있고, 스태거리드 비아 관계일 수도 있다. 제1 및 제2접속비아(151, 152)는 각각 무전해 도금층(또는 화학동)과 전해 도금층(또는 전기동)을 포함할 수 있다.
제1 및 제2비아층(161, 162)은 각각 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 제1 및 제2비아층(161, 162)은 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 신호 연결을 위한 접속비아, 그라운드 연결을 위한 접속비아, 파워 연결을 위한 접속비아 등을 포함할 수 있다. 제1 및 제2비아층(161, 162)은 서로 동일한 방향의 테이퍼진 형상을 갖는 접속비아를 포함할 수 있다. 예를 들면, 제1 및 제2비아층(161, 162) 각각의 접속비아는, 단면 상에서, 상면의 폭이 하면의 폭보다 좁은 테이퍼 형상을 가질 수 있다. 제1 및 제2비아층(161, 162) 각각의 접속비아는 금속물질로 완전히 충전될 수 있으며, 또는 금속물질이 비아홀의 벽면을 따라 형성된 것일 수도 있다. 제1 및 제2비아층(161, 162) 각각의 접속비아는 서로 스택 비아 관계일 수도 있고, 스태거리드 비아 관계일 수도 있다. 빌드업층인 제2절연층(112)에 형성되는 제2비아층(162)은 도면에 도시한 바와 같이 하나의 층일 수 있으나, 이와 다르게 복수의 층일 수도 있으며, 구체적인 층 수는 특별히 한정되지 않는다. 제1 및 제2비아층(161, 162)은 각각 무전해 도금층(또는 화학동)과 전해 도금층(또는 전기동)을 포함할 수 있다. 제2비아층(162)은 제3배선층(143)과 동일한 도금 공정으로 형성되어 경계선 없이 서로 일체화될 수 있다. 제1비아층(161)은 제2배선층(142)과 동일한 도금 공정으로 형성되어 경게선 없이 서로 일체화될 수 있다.
제1 및 제2패시베이션층(171, 172)은 공지의 솔더 레지스트층을 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 및 제2패시베이션층(171, 172)은 열경화성 수지 및 무기필러를 포함하는, 예컨대 ABF 등을 포함할 수도 있다. 제1 및 제2패시베이션층(171, 172)은 각각 인쇄회로기판(100E)의 최외측에 배치되어 외부로부터 인쇄회로기판(100E) 내부의 패턴 등을 보호할 수 있다. 제1 및 제2패시베이션층(171, 172)은 각각 하나 이상의 제1 및 제2개구(171h, 172h)를 가질 수 있다. 예를 들면, 제1패시베이션층(171)은 제2패드(122)의 표면의 적어도 일부를 오픈시키는 제1개구(171h)를 하나 이상 가질 수 있다. 또한, 제2패시베이션층(172)은 제3배선층(143)의 적어도 일부의 표면의 적어도 일부를 오픈시키는 제2개구(172h)를 하나 이상 가질 수 있다. 제1 및 제2개구(171h, 172h)로 노출되는 표면에는 니켈(Ni)층 및/또는 금(Au)층을 포함하는 표면처리층이 형성될 수 있다.
그 외에 다른 내용, 예를 들면, 상술한 인쇄회로기판들(100A, 100B, 100C, 100D)에서 설명한 내용은 모순되지 않는 이상 또 다른 일례에 따른 인쇄회로기판(100E)에도 적용될 수 있으며, 이에 대한 중복되는 내용의 설명은 생략한다.
도 9a 내지 도 9h는 도 8의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도들이다.
도 9a를 참조하면, 일면 또는 양면에 금속층(510)이 형성된 캐리어 기판(500)을 준비하고, 캐리어 기판(500)의 금속층(510) 상에 제1 및 제2패드(121, 122)와 도체패턴(125)을 형성한다. 캐리어 기판(500)은 CCL(Copper Clad Laminate) 등일 수 있으나, 이에 한정되는 것은 아니며, 이 외에도 디테치 캐리어로 이용될 수 있는 다양한 캐리어 기판이 특별한 제한 없이 이용될 수 있다. 금속층(510)은 동박 등의 구리(Cu)층을 포함할 수 있으나, 이에 한정되는 것은 아니며, 다른 금속층을 더 포함할 수도 있다. 금속층(510)과 캐리어 기판(500) 사이에는 용이한 디테치를 위한 이형층이 배치될 수도 있다. 제1 및 제2패드(121, 122)와 도체패턴(125)은 금속층(510)을 시드층으로 이용하여 AP(Additive Process), SAP(Semi AP), MSAP(Modified SAP), TT(Tenting) 등의 도금 공정으로 형성할 수 있다.
도 9b를 참조하면, 캐리어 기판(500)의 금속층(510) 상에 제1 및 제2패드(121, 122)와 도체패턴(125) 각각의 적어도 일부를 매립하는 제1절연층(111)을 형성한다. 제1절연층(111)은 상술한 절연재료를 포함하는 미경화 층을 라미네이트한 후 경화하는 방법으로 형성할 수 있다. 또는, 상술한 절연재료를 도포한 후 경화하는 방법으로 형성할 수도 있다. 그 후, 레이저 드릴 등으로 제1절연층(111)에 비아홀을 형성하고, 제1절연층(111) 상에 AP, SAP, MSAP, TT 등의 도금 공정을 진행하여 제1배선층(141)과 제1 및 제2접속비아(151, 152)를 형성한다.
도 9c를 참조하면, 제1절연층(111) 상에 제1배선층(141)의 적어도 일부를 매립하는 제2절연층(112)을 형성한다. 제2절연층(112)은 상술한 절연재료를 포함하는 미경화 층을 라미네이트한 후 경화하는 방법으로 형성할 수 있다. 또는, 상술한 절연재료를 도포한 후 경화하는 방법으로 형성할 수도 있다. 그 후, 레이저 드릴 등으로 제2절연층(112)에 비아홀을 형성하고, 제2절연층(112) 상에 AP, SAP, MSAP, TT 등의 도금 공정을 진행하여 제2배선층(142)과 제1비아층(161)을 형성한다. 그 후, 제2절연층(112) 상에 제2배선층(142)의 적어도 일부를 매립하는 제3절연층(113)을 형성한다. 제3절연층(113)은 상술한 절연재료를 포함하는 미경화 층을 라미네이트한 후 경화하는 방법으로 형성할 수 있다. 또는, 상술한 절연재료를 도포한 후 경화하는 방법으로 형성할 수도 있다. 그 후, 레이저 드릴 등으로 제3절연층(113)에 비아홀을 형성하고, 제3절연층(113) 상에 AP, SAP, MSAP, TT 등의 도금 공정을 진행하여 제3배선층(143)과 제2비아층(162)을 형성한다.
도 9d를 참조하면, 캐리어 기판(500)을 제거한다. 예를 들면, 캐리어 기판(500)과 금속층(510)을 분리할 수 있다. 캐리어 기판(500)과 금속층(510)의 분리에는 이형층이 이용될 수 있으나, 이에 한정되는 것은 아니다.
도 9e를 참조하면, 금속층(510)을 제거한다. 예를 들면, 시드 에칭 공정을 이용하여 금속층(510)을 제거할 수 있다. 이때, 제3배선층(143)의 시드층도 함께 제거될 수 있다. 금속층(510)의 제거 과정에서 제1 및 제2패드(121, 122)의 표면도 일부 에칭에 의하여 제거될 수 있으며, 그 결과 제1 및 제2패드(121, 122)의 표면은 제1절연층(111)의 표면과 단차를 가질 수 있다.
다만, 필요에 따라서는 금속층(510)이 구리(Cu)층 및 이와 에칭성이 다른 금속, 예컨대 니켈(Ni), 티타늄(Ti) 등을 포함하는 배리어층을 포함할 수 있으며, 이 경우 금속층(510)을 에칭할 때 구리(Cu)층을 에칭한 후 배리어층을 에칭할 수 있으며, 결과적으로 구리(Cu)층을 에칭할 때 배리어층이 제1 및 제2패드(121, 122)를 보호할 수 있는바, 제1 및 제2패드(121, 122)의 표면이 실질적으로 에칭의 영향을 받지 않을 수 있다. 따라서, 실질적으로 단차가 발생하지 않을 수도 있다.
도 9f를 참조하면, 제1 및 제2패시베이션층(171, 172)을 형성한다. 제1 및 제2패시베이션층(171, 172)을 패터닝하여 제1 및 제2개구(171h, 172h)를 형성할 수 있다. 제1 및 제2패시베이션층(171, 172)은, 예를 들면, 솔더레지스트층을 형성한 후 각각 제1 및 제2개구(171h, 172h)를 갖도록 포토리소그래피 공정 등을 이용하여 패터닝하는 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
도 9g를 참조하면, 제1절연층(111) 및 제1패시베이션층(171) 상에 제1드라이 필름(521)을 배치한다. 또한, 제2패시베이션층(172) 상에 제2드라이 필름(522)을 배치한다. 그 후, 노광, 현상 등의 포토리소그래피 공정으로 제1드라이 필름(521)을 패터닝하여 도체패턴(125)을 노출시키는 노출부(521p)를 형성한다.
도 9h를 참조하면, 도체패턴(125)을 제거한다. 예를 들면, 노출부(521p)를 통하여 선택적으로 노출된 도체패턴(125)을 에칭 공정으로 제거할 수 있다. 도체패턴(125)이 제거되면 리세스(R)가 형성될 수 있다. 리세스(R)에 의하여 제1절연층(111)에 제1 및 제2패드(121, 122)의 측면을 커버하는 제1 및 제2절연벽(131, 132)이 형성될 수 있다. 그 후, 제1 및 제2드라이 필름(521, 522)을 제거한다. 예를 들면, 공지의 박리액을 이용할 수 있다.
필요에 따라서는, 제1 및 제2패드(121, 122) 상에 표면처리층을 더 형성할 수 있다. 표면처리층은, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있으나, 이에 한정되는 것은 아니다. 표면처리층은 니켈(Ni)층 및 금(Au) 층 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
일련의 과정을 통하여, 상술한 또 다른 일례에 따른 인쇄회로기판(100E)이 제조될 수 있으며, 다만 이는 하나의 제조 일례에 불과하며, 상술한 또 다른 일례에 따른 인쇄회로기판(100E)이 이와 다른 공정으로도 제조될 수 있음은 물론이다.
그 외에 다른 내용, 예를 들면, 상술한 인쇄회로기판들(100A, 100B, 100C, 100D, 100E)에서 설명한 내용은 모순되지 않는 이상 이에도 적용될 수 있으며, 이에 대한 중복되는 내용의 설명은 생략한다.
도 10은 도 8의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도면을 참조하면, 변형 예에 따른 인쇄회로기판(100F)은 상술한 인쇄회로기판(100E) 상에 전자부품(210)이 표면실장 배치된 후 그 위에 별도의 배선기판(220)이 기판-온-기판 형태로 배치된, 패키지 구조를 가질 수 있다. 예를 들면, 변형 예에 따른 인쇄회로기판(100F)은, 상술한 인쇄회로기판(100E)에 있어서, 제1절연층(111) 상에 배치되며 제1접속부재(231)를 통하여 제1패드(121)와 전기적으로 연결되는 접속단자(212)를 포함하는 전자부품(210), 및 전자부품(210) 상에 배치되며 제2접속부재(232)를 통하여 제2패드(122)와 전기적으로 연결되는 접속패드(222)를 포함하는 배선기판(220)을 더 포함할 수 있다. 필요에 따라서는, 제1절연층(111)과 배선기판(220) 사이를 몰딩하는 몰딩재(240), 및/또는 제3배선층(143)과 연결된 전기연결금속(250)을 더 포함할 수 있다. 상술한 인쇄회로기판(100E)은 여기서 플립-칩 다이 등을 실장하기 위한 패키지 기판으로 이용될 수 있다.
전자부품(210)은 다양한 종류의 능동부품 및/또는 수동부품일 수 있다. 예를 들면, 전자부품(210)은 다양한 종류의 집적회로(IC: Integrated Circuit) 다이(211), 예컨대 플립-칩 다이를 포함할 수 있다. 또는, 전자부품(210)은 MLCC(Multi Layer Ceramic Capacitor) 등의 칩 캐패시터, PI(Power Inductor) 등의 칩 인덕터와 같은 칩 형태의 수동부품을 포함할 수도 있다. 또는, 전자부품(210)은 실리콘 캐피시터를 포함할 수도 있다. 이와 같이, 전자부품(210)의 종류는 특별히 한정되지 않는다. 전자부품(210)은 구리(Cu), 알루미늄(Al) 등의 금속물질을 포함하는 접속단자(212)를 포함할 수 있다. 전자부품(210)은 접속단자(212)를 통하여 페이스-다운 형태로 표면실장 될 수 있다. 전자부품(210)은 접속단자(212)가 배치되는 프론트면과 접속단자(212)가 배치되지 않는 백면을 가질 수 있다.
배선기판(220)은 또 다른 패키지와의 접속을 위한 인터포저 기판이거나, 또는 다른 반도체 다이 등이 직접 실장되기 위한 패키지 기판일 수 있다. 배선기판(220)은 절연층(221), 절연층(221)의 양측에 배치된 접속패드(222, 223), 절연층(221)을 관통하며 접속패드(222, 223)를 전기적으로 연결하는 관통비아(224), 및 절연층(221)의 양측에 배치되어 접속패드(222, 223)의 적어도 일부를 덮는 패시베이션층(225, 226)을 포함할 수 있다. 다만, 이는 일례에 불과하며, 배선기판(220)을 구성하는 절연층, 배선층, 비아층이 다양한 형태로 더 배치될 수도 있다.
절연층(221)은 절연재료를 포함할 수 있다. 절연재료는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이러한 수지와 함께 무기필러, 유기필러 및/또는 유리섬유를 포함하는 재료를 포함할 수 있다. 예를 들면, 절연재료로는 ABF, PPG, RCC 등이 이용될 수 있으며, 다만 이에 한정되는 것은 아니며, 그 외에도 다른 기타 고분자 소재가 이용될 수도 있다.
접속패드(222, 223)는 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 접속패드(222, 223)는 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패드, 파워 패드, 신호 패드 등을 포함할 수 있다. 여기서, 신호 패드는 그라운드, 파워 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등의 연결을 위한 패드를 포함할 수 있다. 접속패드(222, 223)의 수는 특별히 한정되지 않으며, 각각 복수 개일 수 있다.
관통비아(224)는 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 관통비아(224)는 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 신호 연결을 위한 관통비아, 그라운드 연결을 위한 관통비아, 파워 연결을 위한 관통비아 등을 포함할 수 있다. 관통비아(224)는 모래시계 형상, 원통 형상 등 다양한 형태를 가질 수 있다.
패시베이션층(225, 226)은 공지의 솔더 레지스트층을 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 열경화성 수지 및 무기필러를 포함하는, 예컨대 ABF 등을 포함할 수도 있다. 패시베이션층(225, 226)은 각각 하나 이상의 개구를 가질 수 있다. 이들 개구로 노출되는 접속패드(222, 223)의 표면에는 니켈(Ni)층 및/또는 금(Au)층을 포함하는 표면처리층이 형성될 수 있다.
제1 및 제2접속부재(231, 232)는 구리(Cu)보다 융점이 낮은 저융점 금속, 예를 들면, 주석(Sn), 또는 주석(Sn)을 포함하는 합금을 포함할 수 있다. 예를 들면, 제1 및 제2접속부재(231, 232)는 솔더를 포함할 수 있다. 예를 들면, 제1 및 제2접속부재(231, 232)는 솔더 볼 조인트 형태일 수 있다. 제1 및 제2접속부재(231, 232)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않는다.
몰딩재(240)는 전자부품(210), 제1 및 제2접속부재(231, 232) 등을 몰딩하여 이들을 보호할 수 있다. 몰딩재(240)는 에폭시 수지 등을 포함할 수 있으나, 특별히 재질이 이에 한정되는 것은 아니며, 공지의 다른 재료를 포함할 수 있다.
전기연결금속(250)은 인쇄회로기판(100F)을 외부와 물리적 및/또는 전기적으로 연결시킬 수 있다. 예를 들면, 인쇄회로기판(100F)은 BGA 타입의 패키지 기판일 수 있다. 전기연결금속(250)은 구리(Cu)보다 융점이 낮은 저융점 금속, 예를 들면, 주석(Sn), 또는 주석(Sn)을 포함하는 합금을 포함할 수 있다. 예를 들면, 전기연결금속(250)은 솔더를 포함할 수 있으나, 이는 일례에 불과하며, 재질이 특별히 이에 한정되는 것은 아니다. 전기연결금속(250)은 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결금속(250)은 다중층 또는 단일층일 수 있다. 다중층으로 형성되는 경우에는 구리 기둥 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 전기연결금속(250)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 설계 사항에 따라 충분히 변형이 가능하다.
그 외에 다른 내용, 예를 들면, 상술한 인쇄회로기판들(100A, 100B, 100C, 100D, 100E)에서 설명한 내용은 모순되지 않는 이상 변형 예에 따른 인쇄회로기판(100F)에도 적용될 수 있으며, 이에 대한 중복되는 내용의 설명은 생략한다.
도 11은 도 8의 인쇄회로기판의 다른 변형 예를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 변형 예에 따른 인쇄회로기판(100G)은 별도의 배선기판(320) 상에 전자부품(210)이 표면실장 배치된 후 그 위에 상술한 인쇄회로기판(100E)이 기판-온-기판 형태로 배치된, 패키지 구조를 가질 수 있다. 예를 들면, 다른 변형 예에 따른 인쇄회로기판(100G)은, 상술한 인쇄회로기판(100E)에 있어서, 제1절연층(111) 상에 배치되며 센터 영역 및 사이드 영역에 배치되는 접속패드(P1, P2)를 포함하는 배선기판(320), 및 제1절연층(111) 및 배선기판(320) 사이에 배치되며 접속단자(212)가 배치되는 프론트면 및 반대측 면인 백면을 가지는 전자부품(210)을 더 포함할 수 있다. 배선기판(320)의 접속패드(P1, P2)는 제1 및 제2접속부재(231, 232)를 통하여 전자부품(210)의 접속단자(212) 및 제2패드(122)와 각각 전기적으로 연결될 수 있다. 필요에 따라서는, 제1절연층(111)과 배선기판(320) 사이를 몰딩하는 몰딩재(240) 및/또는 제3배선층(143)과 연결된 전기연결금속(250)을 더 포함할 수 있다. 또한, 제1패드(121)와 전자부품(210)의 백면을 연결하는 전도성 부재(260)를 더 포함할 수 있다. 상술한 인쇄회로기판(100E)은 여기서 방열 기능을 갖는 상부 기판으로 이용될 수 있다. 여기서, 상부 기판은 다른 패키지와의 접속을 위한 인터포저 기판이거나, 또는 다른 반도체 다이 등이 직접 실장되기 위한 패키지 기판일 수 있다.
배선기판(320)은 전자부품(210)의 실장을 위한 패키지 기판일 수 있다. 배선기판(320)은 복수의 절연층(321, 322), 복수의 배선층(323, 324, 325), 복수의 비아층(326, 327), 및 복수의 패시베이션층(328, 329)을 포함할 수 있다. 배선기판(320)을 구성하는 복수의 절연층(321, 322), 복수의 배선층(323, 324, 325), 복수의 비아층(326, 327)은 다양한 형태로 배치될 수 있다. 예를 들면, 배선기판(320)은 코어를 갖는 기판 형태이거나, 또는 코어리스 기판 형태일 수 있다.
절연층(321, 322)은 절연재료를 포함할 수 있다. 절연재료는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이러한 수지와 함께 무기필러, 유기필러 및/또는 유리섬유를 포함하는 재료를 포함할 수 있다. 예를 들면, 절연재료로는 ABF, PPG, RCC 등이 이용될 수 있으며, 다만 이에 한정되는 것은 아니며, 그 외에도 다른 기타 고분자 소재가 이용될 수도 있다.
배선층(323, 324, 325)은 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 배선층(323, 324, 325)은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함할 수 있다. 이들 패턴은 각각 라인 패턴, 플레인 패턴 및/또는 패드 패턴을 포함할 수 있다. 접속패드(P1, P2)의 수는 특별히 한정되지 않으며, 각각 복수 개일 수 있다.
비아층(326, 327)은 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 비아층(326, 327)은 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 신호 연결을 위한 접속비아, 그라운드 연결을 위한 접속비아, 파워 연결을 위한 접속비아 등을 포함할 수 있다. 비아층(326, 327)은 서로 동일한 방향의 테이퍼진 형상을 갖는 접속비아를 포함할 수 있다. 비아층(326, 327)의 접속비아는 금속물질로 완전히 충전될 수 있으며, 또는 금속물질이 비아홀의 벽면을 따라 형성된 것일 수도 있다. 이들은 서로 스택 비아 관계일 수도 있고, 스태거리드 비아 관계일 수도 있다.
패시베이션층(328, 329)은 공지의 솔더 레지스트층을 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 열경화성 수지 및 무기필러를 포함하는, 예컨대 ABF 등을 포함할 수도 있다. 패시베이션층(328, 329)은 각각 하나 이상의 개구를 가질 수 있다. 이들 개구로 노출되는 최외측 배선층(323, 325)의 적어도 일부의 표면에는 니켈(Ni)층 및/또는 금(Au)층을 포함하는 표면처리층이 형성될 수 있다.
전도성 부재(260)는 전자부품(210)의 백면으로 발생하는 열을 상부 기판으로 효과적으로 전달할 수 있다. 전도성 부재(260)는 다양한 종류의 열전도성 페이스트 및/또는 열전도성 수지를 포함할 수 있으며, 구체적인 재료가 특별히 한정되는 것은 아니다.
그 외에 다른 내용, 예를 들면, 상술한 인쇄회로기판들(100A, 100B, 100C, 100D, 100E, 100F)에서 설명한 내용은 모순되지 않는 이상 다른 변형 예에 따른 인쇄회로기판(100G)에도 적용될 수 있으며, 이에 대한 중복되는 내용의 설명은 생략한다.
도 12는 인쇄회로기판의 또 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 또 다른 일례에 따른 인쇄회로기판(100H)은 제1절연층(111), 제1절연층(111)의 상면 상에 배치되는 제1패드(121) 및 제2패드(122), 제1절연층(111)의 상면 상에 배치되며 제1패드(121)의 측면을 커버하는 제1절연벽(131), 및 제1절연층(111)의 상면 상에 배치되며 제2패드(122)의 측면을 커버하는 제2절연벽(132)을 포함한다.
필요에 따라서, 또 다른 일례에 따른 인쇄회로기판(100H)은 제1절연층(111)의 하면 상에 배치되는 제1배선층(141), 제1절연층(111)을 관통하며 제1패드(121)를 제1배선층(141)의 적어도 일부와 전기적으로 연결하는 제1접속비아(151), 및/또는 제1절연층(111)을 관통하며 제2패드(122)를 제1배선층(141)의 다른 적어도 일부와 전기적으로 연결하는 제2접속비아(152)를 더 포함할 수 있다.
필요에 따라서, 또 다른 일례에 따른 인쇄회로기판(100H)은 제1절연층(111)의 하면 상에 배치되며 제1배선층(141)의 적어도 일부를 매립하는 제2절연층(112), 제2절연층(112)의 하면 상에 배치되는 제2배선층(142), 및/또는 제2절연층(112)을 관통하며 제1배선층(141) 및 제2배선층(142) 각각의 적어도 일부를 전기적으로 연결하는 제1비아층(161)을 더 포함할 수 있다.
필요에 따라서, 또 다른 일례에 따른 인쇄회로기판(100H)은 제2절연층(112)의 하면 상에 배치되며 제2배선층(142)의 적어도 일부를 매립하는 제3절연층(113), 제3절연층(113)의 하면 상에 배치되는 제3배선층(143), 및/또는 제3절연층(113)을 관통하며 제2배선층(142) 및 제3배선층(143) 각각의 적어도 일부를 전기적으로 연결하는 제2비아층(162)을 더 포함할 수 있다.
필요에 따라서, 또 다른 일례에 따른 인쇄회로기판(100H)은 제2절연벽(132) 상에 배치되며 제2패드(122)의 표면의 적어도 일부를 오픈시키는 제1개구(171h)를 갖는 제1패시베이션층(171), 및/또는 제3절연층(113)의 하면 상에 배치되며 제3배선층(143)의 적어도 일부의 표면의 적어도 일부를 오픈시키는 제2개구(172h)를 갖는 제2패시베이션층(172)을 더 포함할 수 있다.
한편, 또 다른 일례에 따른 인쇄회로기판(100H)은 제1절연벽(131) 사이, 및/또는 제1절연벽(131)과 제2절연벽(132) 사이에 리세스(R)가 존재할 수 있으며, 제1패시베이션층(171)의 적어도 일부는 리세스(R)의 적어도 일부에 연장되어 배치될 수 있다. 예를 들면, 제1패시베이션층(171)은 리세스(R)의 벽면의 적어도 일부와 바닥면의 적어도 일부를 커버할 수 있다. 이를 통하여, 제1패시베이션층(171)의 밀착력 등을 보다 확보할 수 있으며, 신뢰성을 보다 개선할 수 있다.
그 외에 다른 내용, 예를 들면, 상술한 인쇄회로기판들(100A, 100B, 100C, 100D, 100E, 100F, 100G)에서 설명한 내용은 모순되지 않는 이상 또 다른 예에 따른 인쇄회로기판(100H)에도 적용될 수 있으며, 이에 대한 중복되는 내용의 설명은 생략한다.
도 13a 내지 도 13h는 도 12의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도들이다.
도 13a를 참조하면, 일면 또는 양면에 금속층(510)이 형성된 캐리어 기판(500)을 준비하고, 캐리어 기판(500)의 금속층(510) 상에 제1 및 제2패드(121, 122)와 도체패턴(125)을 형성한다.
도 13b를 참조하면, 캐리어 기판(500)의 금속층(510) 상에 제1 및 제2패드(121, 122)와 도체패턴(125) 각각의 적어도 일부를 매립하는 제1절연층(111)을 형성한다. 그 후, 제1배선층(141)과 제1 및 제2접속비아(151, 152)를 형성한다.
도 13c를 참조하면, 제1절연층(111) 상에 제1배선층(141)의 적어도 일부를 매립하는 제2절연층(112)을 형성한다. 그 후, 제2배선층(142)과 제1비아층(161)을 형성한다. 그 후, 제2절연층(112) 상에 제2배선층(142)의 적어도 일부를 매립하는 제3절연층(113)을 형성한다. 그 후, 제3배선층(143)과 제2비아층(162)을 형성한다.
도 13d를 참조하면, 캐리어 기판(500)을 제거한다. 예를 들면, 캐리어 기판(500)과 금속층(510)을 분리할 수 있다.
도 13e를 참조하면, 금속층(510) 상에 제1드라이 필름(521)을 배치한다. 또한, 제3절연층(113) 상에 제2드라이 필름(522)을 배치한다. 그 후, 노광, 현상 등의 포토리소그래피 공정으로 제1드라이 필름(521)을 패터닝하여 도체패턴(125) 상에 배치된 금속층(510)을 노출시키는 노출부(521p)를 형성한다.
도 13f를 참조하면, 도체패턴(125)을 제거한다. 예를 들면, 노출부(521p)를 통하여 선택적으로 노출된 도체패턴(125) 및 금속층(510)을 에칭 공정으로 제거할 수 있다. 도체패턴(125)이 제거되면 리세스(R)가 형성될 수 있다. 리세스(R)에 의하여 제1절연층(111)에 제1 및 제2패드(121, 122)의 측면을 커버하는 제1 및 제2절연벽(131, 132)이 형성될 수 있다. 그 후, 제1 및 제2드라이 필름(521, 522)을 제거한다.
도 13g를 참조하면, 금속층(510)을 제거한다. 예를 들면, 시드 에칭 공정을 이용하여 금속층(510)을 제거할 수 있다. 이때, 제3배선층(143)의 시드층도 함께 제거될 수 있다.
도 13h를 참조하면, 제1 및 제2패시베이션층(171, 172)을 형성한다. 제1패시베이션층(171)의 적어도 일부는 도체패턴(25)이 제거된 영역, 즉 리세스(R)의 적어도 일부에도 형성될 수 있다. 제1 및 제2패시베이션층(171, 172)을 패터닝하여 제1 및 제2개구(171h, 172h)를 형성할 수 있다.
일련의 과정을 통하여, 상술한 또 다른 일례에 따른 인쇄회로기판(100H)이 제조될 수 있으며, 다만 이는 하나의 제조 일례에 불과하며, 상술한 또 다른 일례에 따른 인쇄회로기판(100H)이 이와 다른 공정으로도 제조될 수 있음은 물론이다.
그 외에 다른 내용, 예를 들면, 상술한 인쇄회로기판들(100A, 100B, 100C, 100D, 100E, 100F, 100G, 100H)에서 설명한 내용과 상술한 제조 일례에서 설명한 내용과 모순되지 않는 이에도 적용될 수 있으며, 이에 대한 중복되는 내용의 설명은 생략한다.
도 14는 도 12의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도면을 참조하면, 변형 예에 따른 인쇄회로기판(100I)은 상술한 인쇄회로기판(100H) 상에 전자부품(210)이 표면실장 배치된 후 그 위에 별도의 배선기판(220)이 기판-온-기판 형태로 배치된, 패키지 구조를 가질 수 있다. 예를 들면, 변형 예에 따른 인쇄회로기판(100I)은, 상술한 인쇄회로기판(100H)에 있어서, 제1절연층(111) 상에 배치되며 제1접속부재(231)를 통하여 제1패드(121)와 전기적으로 연결되는 접속단자(212)를 포함하는 전자부품(210), 및 전자부품(210) 상에 배치되며 제2접속부재(232)를 통하여 제2패드(122)와 전기적으로 연결되는 접속패드(222)를 포함하는 배선기판(220)을 더 포함할 수 있다. 필요에 따라서는, 제1절연층(111)과 배선기판(220) 사이를 몰딩하는 몰딩재(240), 및/또는 제3배선층(143)과 연결된 전기연결금속(250)을 더 포함할 수 있다. 상술한 인쇄회로기판(100H)은 여기서 플립-칩 다이 등을 실장하기 위한 패키지 기판으로 이용될 수 있다.
그 외에 다른 내용, 예를 들면, 상술한 인쇄회로기판들(100A, 100B, 100C, 100D, 100E, 100F, 100H)에서 설명한 내용은 모순되지 않는 이상 변형 예에 따른 인쇄회로기판(100I)에도 적용될 수 있으며, 이에 대한 중복되는 내용의 설명은 생략한다.
도 15는 도 12의 인쇄회로기판의 다른 변형 예를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 변형 예에 따른 인쇄회로기판(100J)은 별도의 배선기판(320) 상에 전자부품(210)이 표면실장 배치된 후 그 위에 상술한 인쇄회로기판(100H)이 기판-온-기판 형태로 배치된, 패키지 구조를 가질 수 있다. 예를 들면, 다른 변형 예에 따른 인쇄회로기판(100J)은, 상술한 인쇄회로기판(100H)에 있어서, 제1절연층(111) 상에 배치되며 센터 영역 및 사이드 영역에 배치되는 접속패드(P1, P2)를 포함하는 배선기판(320), 및 제1절연층(111) 및 배선기판(320) 사이에 배치되며 접속단자(212)가 배치되는 프론트면 및 반대측 면인 백면을 가지는 전자부품(210)을 더 포함할 수 있다. 배선기판(320)의 접속패드(P1, P2)는 제1 및 제2접속부재(231, 232)를 통하여 전자부품(210)의 접속단자(212) 및 제2패드(122)와 각각 전기적으로 연결될 수 있다. 필요에 따라서는, 제1절연층(111)과 배선기판(320) 사이를 몰딩하는 몰딩재(240), 및/또는 제3배선층(143)과 연결된 전기연결금속(250)을 더 포함할 수 있다. 또한, 제1패드(121)와 전자부품(210)의 백면을 연결하는 전도성 부재(260)를 더 포함할 수 있다. 상술한 인쇄회로기판(100H)은 여기서 방열 기능을 갖는 상부 기판으로 이용될 수 있다. 여기서, 상부 기판은 다른 패키지와의 접속을 위한 인터포저 기판이거나, 또는 다른 반도체 다이 등이 직접 실장되기 위한 패키지 기판일 수 있다.
그 외에 다른 내용, 예를 들면, 상술한 인쇄회로기판들(100A, 100B, 100C, 100D, 100E, 100G, 100H, 100I)에서 설명한 내용은 모순되지 않는 이상 다른 변형 예에 따른 인쇄회로기판(100J)에도 적용될 수 있으며, 이에 대한 중복되는 내용의 설명은 생략한다.
도 16은 인쇄회로기판의 또 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 또 다른 일례에 따른 인쇄회로기판(100K)은 제1절연층(111), 제1절연층(111)의 상면 상에 배치되는 제1패드(121), 및 제1절연층(111)의 상면 상에 배치되며 제1패드(121)의 측면을 커버하는 제1절연벽(131)을 포함한다.
필요에 따라서, 또 다른 일례에 따른 인쇄회로기판(100K)은 제1절연층(111)의 하면 상에 배치되는 제1배선층(141), 및/또는 제1절연층(111)을 관통하며 제1패드(121)를 제1배선층(141)의 적어도 일부와 전기적으로 연결하는 제1접속비아(151)를 더 포함할 수 있다.
필요에 따라서, 또 다른 일례에 따른 인쇄회로기판(100K)은 제1절연층(111)의 하면 상에 배치되며 제1배선층(141)의 적어도 일부를 매립하는 제2절연층(112), 제2절연층(112)의 하면 상에 배치되는 제2배선층(142), 및/또는 제2절연층(112)을 관통하며 제1배선층(141) 및 제2배선층(142) 각각의 적어도 일부를 전기적으로 연결하는 제1비아층(161)을 더 포함할 수 있다.
필요에 따라서, 또 다른 일례에 따른 인쇄회로기판(100K)은 제2절연층(112)의 하면 상에 배치되며 제2배선층(142)의 적어도 일부를 매립하는 제3절연층(113), 제3절연층(113)의 하면 상에 배치되는 제3배선층(143), 및/또는 제3절연층(113)을 관통하며 제2배선층(142) 및 제3배선층(143) 각각의 적어도 일부를 전기적으로 연결하는 제2비아층(162)을 더 포함할 수 있다.
필요에 따라서, 또 다른 일례에 따른 인쇄회로기판(100K)은 제3절연층(113)의 하면 상에 배치되며 제3배선층(143)의 적어도 일부의 표면의 적어도 일부를 오픈시키는 제2개구(172h)를 갖는 제2패시베이션층(172)을 더 포함할 수 있다.
한편, 또 다른 일례에 따른 인쇄회로기판(100K)은 제1절연층(111) 상에 제2패드(122)가 생략될 수 있다. 또한, 제2패드(122)를 둘러싸는 제2절연벽(132)도 생략될 수 있다. 또한, 제2패드(122)와 접속하는 제2접속비아(152)도 생략될 수 있다. 또한, 제1패시베이션층(171)도 생략될 수 있다. 이와 같이, 또 다른 일례에 따른 인쇄회로기판(100K)은 다이 실장을 위한 센터 영역만 가질 수 있으며, 기판-온-기판 구조를 위한 사이드 영역의 구성들은 생략될 수 있다.
그 외에 다른 내용, 예를 들면, 상술한 인쇄회로기판들(100A, 100B, 100C, 100D, 100E, 100F, 100G, 100H, 100I, 100J)에서 설명한 내용은 모순되지 않는 이상 또 다른 예에 따른 인쇄회로기판(100K)에도 적용될 수 있으며, 이에 대한 중복되는 내용의 설명은 생략한다.
도 17a 내지 도 17h는 도 16의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도들이다.
도 17a를 참조하면, 일면 또는 양면에 금속층(510)이 형성된 캐리어 기판(500)을 준비하고, 캐리어 기판(500)의 금속층(510) 상에 제1패드(121)와 도체패턴(125)을 형성한다.
도 17b를 참조하면, 캐리어 기판(500)의 금속층(510) 상에 제1패드(121)와 도체패턴(125) 각각의 적어도 일부를 매립하는 제1절연층(111)을 형성한다. 그 후, 제1배선층(141)과 제1접속비아(151)를 형성한다.
도 17c를 참조하면, 제1절연층(111) 상에 제1배선층(141)의 적어도 일부를 매립하는 제2절연층(112)을 형성한다. 그 후, 제2배선층(142)과 제1비아층(161)을 형성한다. 그 후, 제2절연층(112) 상에 제2배선층(142)의 적어도 일부를 매립하는 제3절연층(113)을 형성한다. 그 후, 제3배선층(143)과 제2비아층(162)을 형성한다.
도 17d를 참조하면, 캐리어 기판(500)을 제거한다. 예를 들면, 캐리어 기판(500)과 금속층(510)을 분리할 수 있다.
도 17e를 참조하면, 금속층(510)을 제거한다. 예를 들면, 시드 에칭 공정을 이용하여 금속층(510)을 제거할 수 있다. 이때, 제3배선층(143)의 시드층도 함께 제거될 수 있다.
도 17f를 참조하면 제2패시베이션층(172)을 형성한다. 제2패시베이션층(172)을 패터닝하여 제2개구(172h)를 형성할 수 있다. 제2패시베이션층(172)은, 예를 들면, 솔더레지스트층을 형성한 후 각각 제2개구(172h)를 갖도록 포토리소그래피 공정 등을 이용하여 패터닝하는 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
도 17g를 참조하면, 제1절연층(111) 상에 제1드라이 필름(521)을 배치한다. 또한, 제2패시베이션층(172) 상에 제2드라이 필름(522)을 배치한다. 그 후, 노광, 현상 등의 포토리소그래피 공정으로 제1드라이 필름(521)을 패터닝하여 도체패턴(125)을 노출시키는 노출부(521p)를 형성한다.
도 17h를 참조하면, 도체패턴(125)을 제거한다. 예를 들면, 노출부(521p)를 통하여 선택적으로 노출된 도체패턴(125)을 에칭 공정으로 제거할 수 있다. 도체패턴(125)이 제거되면 리세스(R)가 형성될 수 있다. 리세스(R)에 의하여 제1절연층(111)에 제1 및 제2패드(121, 122)의 측면을 커버하는 제1 및 제2절연벽(131, 132)이 형성될 수 있다. 그 후, 제1 및 제2드라이 필름(521, 522)을 제거한다.
일련의 과정을 통하여, 상술한 또 다른 일례에 따른 인쇄회로기판(100K)이 제조될 수 있으며, 다만 이는 하나의 제조 일례에 불과하며, 상술한 또 다른 일례에 따른 인쇄회로기판(100K)이 이와 다른 공정으로도 제조될 수 있음은 물론이다.
그 외에 다른 내용, 예를 들면, 상술한 인쇄회로기판들(100A, 100B, 100C, 100D, 100E, 100F, 100G, 100H, 100I, 100J, 100K)에서 설명한 내용과 상술한 제조 일례들에서 설명한 내용과 모순되지 않는 이에도 적용될 수 있으며, 이에 대한 중복되는 내용의 설명은 생략한다.
도 18은 도 16의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도면을 참조하면, 변형 예에 따른 인쇄회로기판(100L)은 상술한 인쇄회로기판(100K) 상에 전자부품(210)이 표면실장 배치된, 패키지 구조를 가질 수 있다. 예를 들면, 변형 예에 따른 인쇄회로기판(100L)은, 상술한 인쇄회로기판(100K)에 있어서, 제1절연층(111) 상에 배치되며 제1접속부재(231)를 통하여 제1패드(121)와 전기적으로 연결되는 접속단자(212)를 포함하는 전자부품(210)을 더 포함할 수 있다. 필요에 따라서는, 제1절연층(111)과 전자부품(210) 사이를 채우는 언더필(280), 및/또는 제3배선층(143)과 연결된 전기연결금속(250)을 더 포함할 수 있다. 상술한 인쇄회로기판(100K)은 여기서 기판-온-기판과는 무관하게 플립-칩 다이 등 만을 실장하기 위한 패키지 기판으로 이용될 수 있다.
언더필(280)은 전자부품(210)을 제1절연층(111) 상에 고정시킬 수 있다. 언더필(280)은 접속단자(212), 제1접속부재(231), 제1절연벽(131) 등을 매립하여 이들을 보호할 수 있다. 언더필(280)은 에폭시 수지 등의 접착 성분을 포함할 수 있으나, 재질이 이에 한정되는 것은 아니며, 공지의 다른 재료를 포함할 수 있다.
그 외에 다른 내용, 예를 들면, 상술한 인쇄회로기판들(100A, 100B, 100C, 100D, 100E, 100F, 100G, 100H, 100I, 100J, 100K)에서 설명한 내용은 모순되지 않는 이상 변형 예에 따른 인쇄회로기판(100L)에도 적용될 수 있으며, 이에 대한 중복되는 내용의 설명은 생략한다.
도 19 내지 도 22는 복수의 패드 및 복수의 절연벽의 다양한 형상을 개략적으로 나타낸 탑-뷰에서의 평면도들이다.
도 19를 참조하면, 평면 상에서, 복수의 제1패드(121)는 센터 영역에 배치될 수 있으며, 복수의 제2패드(122)는 이를 둘러싸는 사이드 영역에 배치될 수 있다. 복수의 제1패드(121)는 복수의 제1절연벽(131)으로 각각 둘러싸일 수 있다. 복수의 제2패드(122)는 복수의 제2절연벽(132)으로 각각 둘러싸일 수 있다. 복수의 제1절연벽(131)은 각각 제1패드(121)가 배치되는 제1캐비티(131r)를 가질 수 있다. 복수의 제2절연벽(132)은 각각 제2패드(122)가 배치되는 제2캐비티(132r)를 가질 수 있다. 복수의 제1절연벽(131) 및 복수의 제2절연벽(132) 사이에는 전체적으로 연결된 하나의 리세스(R)가 존재할 수 있다. 복수의 제1패드(121) 및 복수의 제2패드(122)는 각각 원형의 형상을 가질 수 있다. 복수의 제1절연벽(131) 및 복수의 제2절연벽(132)은 각각 원형의 링 형상을 가질 수 있다. 복수의 제2패드(122) 각각은 복수의 제1패드(121) 각각보다 면적이 더 클 수 있다. 예를 들면, 복수의 제2패드(122) 각각은 복수의 제1패드(121) 각각보다 직경이 더 클 수 있다.
도 20을 참조하면, 평면 상에서, 복수의 제1패드(121) 중 적어도 하나는 어느 한 방향으로의 길이가 이와 수직한 다른 어느 한 방향으로의 길이보다 더 긴 형상을 가질 수 있다. 이를 둘러싸는 제1절연벽(131)도 어느 한 방향으로의 길이가 이와 수직한 다른 어느 한 방향으로의 길이보다 더 긴 링 형태를 가질 수 있다. 이와 같이, 반도체 다이의 연결 방식에 따라서 원형 패드와 길쭉한 패드가 혼재된 디자인을 적용할 수 있다. 즉, 다양한 디자인의 적용이 가능하다. 길쭉한 패드 형상은 접촉면적을 크게 만들어서 신뢰성을 향상시킬 수 있다.
도 21을 참조하면, 평면 상에서, 복수의 제2패드(122) 중 적어도 하나는 어느 한 방향으로의 길이가 이와 수직한 다른 어느 한 방향으로의 길이보다 더 긴 형상을 가질 수 있다. 이를 둘러싸는 제2절연벽(132)도 어느 한 방향으로의 길이가 이와 수직한 다른 어느 한 방향으로의 길이보다 더 긴 링 형태를 가질 수 있다. 이와 같이, 기판-온-기판의 연결 방식에 따라서 원형 패드와 길쭉한 패드가 혼재된 디자인을 적용할 수 있다. 즉, 다양한 디자인의 적용이 가능하다. 길쭉한 패드 형상은 접촉면적을 크게 만들어서 신뢰성을 향상시킬 수 있다.
도 22를 참조하면, 평면 상에서, 복수의 제1패드(121) 중 적어도 하나는 어느 한 방향으로의 길이가 이와 수직한 다른 어느 한 방향으로의 길이보다 더 긴 형상을 가질 수 있다. 이를 둘러싸는 제1절연벽(131)도 어느 한 방향으로의 길이가 이와 수직한 다른 어느 한 방향으로의 길이보다 더 긴 링 형태를 가질 수 있다. 복수의 제2패드(122) 중 적어도 하나는 어느 한 방향으로의 길이가 이와 수직한 다른 어느 한 방향으로의 길이보다 더 긴 형상을 가질 수 있다. 이를 둘러싸는 제2절연벽(132)도 어느 한 방향으로의 길이가 이와 수직한 다른 어느 한 방향으로의 길이보다 더 긴 링 형태를 가질 수 있다. 이와 같이, 원형 패드와 길쭉한 패드가 다양하게 혼재된 디자인을 적용할 수 있다. 즉, 다양한 디자인의 적용이 가능하다. 길쭉한 패드 형상은 접촉면적을 크게 만들어서 신뢰성을 향상시킬 수 있다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 아래쪽 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향을 의미하는 것으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이며, 상/하의 개념은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
100A, 100B, 100C, 100D, 100E, 100F, 100G, 100H, 100I, 100J, 100K, 100L: 인쇄회로기판
111, 112, 113: 절연층
121, 122: 패드
131, 132: 절연벽
131r, 132r: 캐비티
R: 리세스
141, 142, 143: 배선층
151, 152: 접속비아
161, 162: 비아층
171, 172: 패시베이션층
171h, 172h: 개구
210: 전자부품
211: 다이
212: 접속단자
220: 배선기판
221: 절연층
222, 223: 접속패드
224: 관통비아
225, 226: 패시베이션층
231, 232: 접속부재
240: 몰딩재
250: 전기연결금속
260: 전도성 부재
280: 언더필
320: 배선기판
321, 322: 절연층
323, 324, 325: 배선층
P1, P2: 접속패드
326, 327: 비아층
328, 329: 패시베이션층
1000: 전자기기
1010: 마더보드
1020: 칩 관련부품
1030: 네트워크 관련부품
1040: 기타부품
1050: 카메라
1060: 안테나
1070: 디스플레이
1080: 배터리
1090: 신호라인
1100: 스마트폰
1110: 메인보드
1120: 부품
1121: 부품 패키지
1130: 카메라 모듈
1140: 스피커

Claims (32)

  1. 제1절연층;
    상기 제1절연층 상에 배치되는 복수의 패드; 및
    상기 제1절연층 상에 배치되며, 상기 복수의 패드 각각의 측면을 커버하되 상기 복수의 패드 각각의 상면 상에는 배치되지 않는 복수의 절연벽; 을 포함하며,
    상기 복수의 절연벽은 상기 제1절연층 상에서 서로 이격되어 배치되는,
    인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 복수의 절연벽 사이에는 리세스가 존재하는,
    인쇄회로기판.
  3. 제 2 항에 있어서,
    상기 리세스는 상기 제1절연층의 상면의 적어도 일부를 오픈시키는,
    인쇄회로기판.
  4. 제 1 항에 있어서,
    상기 복수의 절연벽은 상기 제1절연층과 경계선 없이 일체화되는,
    인쇄회로기판.
  5. 제 4 항에 있어서,
    상기 복수의 절연벽은 상기 제1절연층과 동일한 절연재료를 포함하는,
    인쇄회로기판.
  6. 제 1 항에 있어서,
    상기 복수의 절연벽 각각은 상기 복수의 패드 각각의 측면과 직접 접촉하며,
    상기 복수의 절연벽 각각은 상기 복수의 패드 각각의 상면과는 이격되는,
    인쇄회로기판.
  7. 제 6 항에 있어서,
    상기 복수의 절연벽 각각은 내부에 상기 복수의 패드 각각이 배치되며 상기 복수의 패드 각각의 상면을 전체적으로 오픈시키는 복수의 캐비티를 가지는,
    인쇄회로기판.
  8. 제 1 항에 있어서,
    평면 상에서, 상기 복수의 절연벽 각각은 상기 복수의 패드 각각의 측면을 연속적으로 둘러싸는,
    인쇄회로기판.
  9. 제 8 항에 있어서,
    평면 상에서, 상기 복수의 패드 중 적어도 하나는 어느 한 방향으로의 길이가 이와 수직한 다른 어느 한 방향으로의 길이보다 더 긴,
    인쇄회로기판.
  10. 제 1 항에 있어서,
    상기 제1절연층의 상기 복수의 패드가 배치되는 면의 반대측 면 상에 배치되는 제1배선층; 및
    상기 제1절연층을 관통하며, 상기 복수의 패드를 상기 제1배선층과 각각 전기적으로 연결하는 복수의 접속비아; 를 더 포함하는,
    인쇄회로기판.
  11. 제 10 항에 있어서,
    단면 상에서, 상기 복수의 접속비아는 각각 상기 복수의 패드와 접속하는 면의 폭이 상기 제1배선층과 접속하는 면의 폭보다 좁은 테이퍼 형상을 갖는,
    인쇄회로기판.
  12. 제 10 항에 있어서,
    상기 제1절연층의 상기 제1배선층이 배치되는 면 상에 배치되며, 상기 제1배선층의 적어도 일부를 매립하는 제2절연층;
    상기 제2절연층의 상기 제1배선층이 매립된 면의 반대측 면 상에 배치되는 제2배선층; 및
    상기 제2절연층을 관통하며, 상기 제1배선층 및 상기 제2배선층 각각의 적어도 일부를 전기적으로 연결하는 비아층; 을 더 포함하는,
    인쇄회로기판.
  13. 제 12 항에 있어서,
    상기 제1절연층 및 상기 제2절연층은 서로 다른 절연재료를 포함하는,
    인쇄회로기판.
  14. 제 1 항에 있어서,
    상기 제1절연층 상에 배치되며, 적어도 하나의 제1접속부재를 통하여 상기 복수의 패드 중 적어도 하나와 전기적으로 연결되는 적어도 하나의 접속단자를 포함하는 전자부품; 을 더 포함하는,
    인쇄회로기판.
  15. 제 1 항에 있어서,
    상기 복수의 패드는 복수의 제1패드 및 복수의 제2패드를 포함하며,
    상기 복수의 제1패드는 상기 제1절연층 상의 센터 영역에 배치되며,
    상기 복수의 제2패드는 상기 제1절연층 상의 사이드 영역에 배치되는,
    인쇄회로기판.
  16. 제 15 항에 있어서,
    단면 상에서, 상기 제2패드 각각의 폭은 상기 제1패드 각각의 폭보다 큰,
    인쇄회로기판.
  17. 제 15 항에 있어서,
    상기 복수의 절연벽 중 적어도 하나 상에 배치되며, 상기 복수의 제2패드 중 적어도 하나의 상면의 적어도 일부를 오픈시키는 적어도 하나의 개구를 갖는 패시베이션층; 을 더 포함하는,
    인쇄회로기판.
  18. 제 17 항에 있어서,
    상기 패시베이션층의 적어도 일부는 상기 복수의 절연벽 사이의 영역 중 적어도 일부로 연장되어 배치되는,
    인쇄회로기판.
  19. 제 15 항에 있어서,
    상기 제1절연층 상에 배치되며, 적어도 하나의 제1접속부재를 통하여 상기 복수의 제1패드 중 적어도 하나와 전기적으로 연결되는 적어도 하나의 접속단자를 포함하는 전자부품; 및
    상기 전자부품 상에 배치되며, 적어도 하나의 제2접속부재를 통하여 상기 복수의 제2패드 중 적어도 하나와 전기적으로 연결되는 적어도 하나의 접속패드를 포함하는 배선기판; 을 더 포함하는,
    인쇄회로기판.
  20. 제 15 항에 있어서,
    상기 제1절연층 상에 배치되며, 센터 영역에 배치되는 적어도 하나의 제1접속패드 및 사이드 영역에 배치되는 적어도 하나의 제2접속패드를 포함하는 배선기판; 및
    상기 제1절연층 및 상기 배선기판 사이에 배치되며, 적어도 하나의 접속단자가 배치되는 제1면 및 상기 제1면과 마주보는 제2면을 가지는 전자부품; 을 더 포함하며,
    상기 배선기판의 적어도 하나의 제1 및 제2접속패드는 적어도 하나의 제1 및 제2접속부재를 통하여 상기 전자부품의 적어도 하나의 접속단자 및 상기 복수의 제2패드 중 적어도 하나와 각각 전기적으로 연결되며,
    상기 복수의 제1패드 중 적어도 하나는 상기 전자부품의 제2면과 연결되는,
    인쇄회로기판.
  21. 복수의 패드; 및
    상기 복수의 패드 각각의 하면 및 측면을 커버하며, 상기 복수의 패드 중 적어도 일부 사이에 배치되는 리세스를 갖는 절연층; 을 포함하며,
    상기 절연층의 상면은 상기 복수의 패드 각각의 상면과 실질적으로 동일한 레벨에 배치되나, 또는 상기 복수의 패드 각각의 상면보다 상부에 배치되는,
    인쇄회로기판.
  22. 제 21 항에 있어서,
    상기 복수의 패드 중 적어도 하나의 상면 상에 배치되며, 니켈(Ni)층 및 금(Au)층 중 적어도 하나를 포함하는 적어도 하나의 표면처리층; 을 더 포함하는,
    인쇄회로기판.
  23. 제 22 항에 있어서,
    상기 표면처리층은 상기 복수의 패드 중 적어도 하나의 상면을 전체적으로 커버하는,
    인쇄회로기판.
  24. 복수의 패드;
    상기 복수의 패드 각각의 하면 및 측면을 커버하되, 상기 복수의 패드 각각의 상면은 커버하지 않는 절연층; 및
    상기 복수의 패드 중 적어도 하나의 상면 상에 배치되는 적어도 하나의 표면처리층; 을 포함하며,
    상기 절연층의 상면은 상기 복수의 패드 각각의 상면과 실질적으로 동일한 레벨에 배치되나, 또는 상기 복수의 패드 각각의 상면보다 상부에 배치되는,
    인쇄회로기판.
  25. 제 24 항에 있어서,
    상기 표면처리층은 니켈(Ni)층 및 금(Au)층 중 적어도 하나를 포함하는,
    인쇄회로기판.
  26. 캐리어 기판 상에 복수의 패드 및 도체패턴을 형성하는 단계;
    상기 캐리어 기판 상에 상기 복수의 패드 및 상기 도체패턴 각각의 적어도 일부를 매립하는 절연층을 형성하는 단계;
    상기 캐리어 기판을 제거하는 단계; 및
    상기 도체패턴을 제거하여 상기 절연층에 리세스를 형성하는 단계; 를 포함하는,
    인쇄회로기판의 제조방법.
  27. 제 26 항에 있어서,
    상기 리세스를 형성하는 단계는,
    상기 절연층 상에 드라이 필름을 배치하는 단계,
    상기 드라이 필름을 패터닝하는 단계,
    상기 패터닝된 드라이 필름을 이용하여 상기 도체패턴을 에칭하여 리세스를 형성하는 단계, 및
    상기 패터닝된 드라이 필름을 제거하는 단계, 를 포함하는,
    인쇄회로기판의 제조방법.
  28. 제 26 항에 있어서,
    상기 리세스를 형성하는 단계 전에,
    상기 절연층 상에 패시베이션층을 형성하는 단계; 및
    상기 패시베이션층을 패터닝하는 단계; 를 더 포함하는,
    인쇄회로기판의 제조방법.
  29. 제 26 항에 있어서,
    상기 리세스를 형성하는 단계 후에,
    상기 절연층 상에 패시베이션층을 형성하는 단계; 및
    상기 패시베이션층을 패터닝하는 단계; 를 더 포함하며,
    상기 패시베이션층의 적어도 일부는 상기 리세스의 적어도 일부에도 형성되는,
    인쇄회로기판의 제조방법.
  30. 제 26 항에 있어서,
    상기 캐리어 기판의 적어도 일면에는 금속층이 배치되며,
    상기 복수의 패드, 상기 도체패턴, 및 상기 절연층은 상기 금속층 상에 배치되며,
    캐리어 기판을 제거하는 단계 후에,
    상기 금속층을 에칭하는 단계; 를 더 포함하는,
    인쇄회로기판의 제조방법.
  31. 제 30 항에 있어서,
    상기 금속층은 구리(Cu)층, 및 상기 구리(Cu)층 상에 배치되며 구리(Cu)와 에칭성이 다른 금속을 포함하는 배리어층을 포함하며,
    상기 금속층을 에칭하는 단계는,
    상기 구리(Cu)층을 에칭하는 단계, 및
    상기 배리어층을 에칭하는 단계, 를 포함하는,
    인쇄회로기판의 제조방법.
  32. 제 26 항에 있어서,
    상기 리세스를 형성하는 단계 후에,
    상기 복수의 패드 중 적어도 하나의 상면에 표면처리층을 형성하는 단계; 를 더 포함하며,
    상기 표면처리층은 니켈(Ni)층 및 금(Au)층 중 적어도 하나를 포함하는,
    인쇄회로기판의 제조방법.
KR1020210165240A 2021-11-26 2021-11-26 인쇄회로기판 및 그 제조방법 KR20230077967A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210165240A KR20230077967A (ko) 2021-11-26 2021-11-26 인쇄회로기판 및 그 제조방법
JP2022139305A JP7478782B2 (ja) 2021-11-26 2022-09-01 プリント回路基板及びその製造方法
US17/901,406 US11997788B2 (en) 2021-11-26 2022-09-01 Printed circuit board and method of manufacturing the same
CN202211368577.9A CN116193709A (zh) 2021-11-26 2022-11-03 印刷电路板和制造该印刷电路板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210165240A KR20230077967A (ko) 2021-11-26 2021-11-26 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20230077967A true KR20230077967A (ko) 2023-06-02

Family

ID=86446833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210165240A KR20230077967A (ko) 2021-11-26 2021-11-26 인쇄회로기판 및 그 제조방법

Country Status (4)

Country Link
US (1) US11997788B2 (ko)
JP (1) JP7478782B2 (ko)
KR (1) KR20230077967A (ko)
CN (1) CN116193709A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283853A (ja) 1992-04-03 1993-10-29 Furukawa Electric Co Ltd:The プリント回路基板
KR100850243B1 (ko) * 2007-07-26 2008-08-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8299467B2 (en) * 2009-12-28 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and fabrication method thereof
KR20140084801A (ko) * 2012-12-27 2014-07-07 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
JP6244906B2 (ja) * 2013-12-27 2017-12-13 日亜化学工業株式会社 半導体発光装置
JP6160499B2 (ja) * 2014-02-06 2017-07-12 ソニー株式会社 表示装置および表示装置の製造方法、並びに電子機器
JP2017017215A (ja) 2015-07-02 2017-01-19 凸版印刷株式会社 配線基板及びその製造方法
JP2017034059A (ja) 2015-07-31 2017-02-09 イビデン株式会社 プリント配線板、半導体パッケージおよびプリント配線板の製造方法
KR102333671B1 (ko) * 2017-05-29 2021-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102662862B1 (ko) 2019-06-18 2024-05-03 삼성전기주식회사 인쇄회로기판

Also Published As

Publication number Publication date
CN116193709A (zh) 2023-05-30
US20230171888A1 (en) 2023-06-01
JP2023079160A (ja) 2023-06-07
US11997788B2 (en) 2024-05-28
JP7478782B2 (ja) 2024-05-07

Similar Documents

Publication Publication Date Title
KR102163059B1 (ko) 연결구조체 내장기판
KR101892869B1 (ko) 팬-아웃 반도체 패키지
TWI758571B (zh) 扇出型半導體封裝
KR102530320B1 (ko) 반도체 패키지
KR102632363B1 (ko) 브리지 내장기판 및 반도체 패키지
KR102586890B1 (ko) 반도체 패키지
KR102015909B1 (ko) 팬-아웃 반도체 패키지
KR20220065550A (ko) 연결구조체 내장기판
KR102509644B1 (ko) 패키지 모듈
KR20220135442A (ko) 연결구조체 내장기판 및 이를 포함하는 기판구조체
KR20230077967A (ko) 인쇄회로기판 및 그 제조방법
KR20220093425A (ko) 연결구조체 내장기판
KR20230068133A (ko) 인쇄회로기판
KR20210072939A (ko) 패키지 기판 및 이를 포함하는 멀티 칩 패키지
KR20230095347A (ko) 인쇄회로기판
US20240196533A1 (en) Printed circuit board
US20230199951A1 (en) Printed circuit board
KR20230003864A (ko) 연결구조체 내장기판
KR20240015379A (ko) 인쇄회로기판
KR20240021483A (ko) 인쇄회로기판
KR20210123817A (ko) 인쇄회로기판
KR20240011466A (ko) 인쇄회로기판 및 그 제조방법
KR20240076060A (ko) 인쇄회로기판
KR20220036507A (ko) 전자부품 내장기판
JP2024021031A (ja) プリント回路基板