JP2017017215A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2017017215A
JP2017017215A JP2015133518A JP2015133518A JP2017017215A JP 2017017215 A JP2017017215 A JP 2017017215A JP 2015133518 A JP2015133518 A JP 2015133518A JP 2015133518 A JP2015133518 A JP 2015133518A JP 2017017215 A JP2017017215 A JP 2017017215A
Authority
JP
Japan
Prior art keywords
wiring board
via hole
insulating resin
wiring
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015133518A
Other languages
English (en)
Inventor
将人 小田
Masahito Oda
将人 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2015133518A priority Critical patent/JP2017017215A/ja
Publication of JP2017017215A publication Critical patent/JP2017017215A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体集積回路チップをフリップチップ実装する配線基板と半導体集積回路チップのバンプの接続性と信頼性を改善する。【解決手段】複数の配線層と前記配線層を絶縁する絶縁樹脂層が交互に積層され、複数の前記配線層間をビアホールで導通した構造を有する配線基板であって、前記ビアホールの端部が前記配線基板の表面から突出し、かつ、前記突出したビアホールの側面を前記配線基板の表面の絶縁樹脂層の材料で被覆してなる柱状の接続端子を備えた配線基板を製造する。【選択図】図1

Description

本発明は、フリップチップ実装方式で半導体集積回路チップを直接搭載する配線基板及びその製造方法に関する。
半導体集積回路チップは、インターポーザ基板(以下、配線基板)に搭載してから、マザーボードに実装している。その配線基板は、ビルドアップ基板、またはFC−BGAとも呼ばれ、ビルドアップ工法で形成される。そして配線基板と半導体集積回路チップの実装方式にはワイヤーボンド実装方式やフリップチップ実装方式があり、半導体集積回路チップとの接続端子を半導体集積回路チップの外側に置くワイヤーボンド方式に比べて、前記接続端子を半導体集積回路チップの内側に配置できるフリップチップ方式は、配線基板を小さくできる利点がある。
また、配線基板にはプリント配線板に実装する面と、半導体集積回路チップを実装する面の2つがあり、その2つの実装面には、はんだペーストの印刷または、はんだボールを搭載することで、はんだバンプを形成している。
このはんだパンプはリフロー炉にて加熱・熔融させることによりプリント配線板のパッド、半導体集積回路チップのバンプにそれぞれ接合する。
配線基板のプリント配線板に実装する面に設けるバンプは、ソルダーレジストパターンにより位置決めされた(SMD、Solder Mask Definedの略)はんだボールを搭載した構造となっている。
一方で、半導体集積回路チップの実装には、C4(Controlled Collapse Chip Connection)工法が広く用いられている。これは、半導体集積回路チップの接続端子にはんだペーストを印刷してバンプ構造を形成し、このバンプを溶融させて配線基板に実装する工法である。
こうしてC4工法で半導体集積回路チップを実装した後には、はんだ接続部周辺に接続部補強用のアンダーフィル樹脂を注入するのが一般的である。
昨今の半導体集積回路チップの配線の微細化に伴い半導体集積回路チップのバンプと接続する配線基板の接続端子のピッチは小さくなっている。そのため、接続端子上に設置するはんだは、隣接部との短絡を防ぐため、はんだの量を少なくする傾向にある。しかし、バンプ形成時のはんだ量が少なくなると、半導体集積回路チップと配線基板の隙間、即ちスタンドオフが狭くなる。
上記したスタンドオフが狭くなると、アンダーフィル樹脂を注入した時に混入する気泡が抜けにくくなる。その後、気泡が残ったままアンダーフィル樹脂を硬化すると、気泡の部分がボイドとなる。こうしてできたボイドは、その後の工程の加熱プロセスで壊れることがあり、そうなると、端子間の絶縁性およびバンプの接続が失われるなどして、半導体製品として機能しない不良品となってしまう。
また、アンダーフィル樹脂は、はんだ接続部の半導体集積回路チップと配線基板の熱膨張率差により生じるせん断応力を緩和するためものであるところ、スタンドオフが小さくなると、アンダーフィル樹脂の注入量が少なくなると応力緩和の機能が低くなるので、半
導体集積回路チップと配線基板の接続信頼性が低下する問題がある。
上記の問題を改善するため、特許文献1では配線基板に柱状のバンプパッドの接続端子を形成することでスタンドオフを大きくする技術が提案されている。
特開2011−035359号公報
しかし、従来の技術では、接続端子の柱状のバンプパッドの側面の導体が露出しているので、バンプパッドの側面部分にできたアンダーフィル樹脂のボイドが、その後の加熱により破壊されると、隣接する柱状のバンプパッド間が短絡するなどして、半導体集積回路が機能しなくなる問題があった。
本発明の課題は、この問題を解決し、スタンドオフが十分大きくとれて、アンダーフィルの注入時にボイドが発生することがなく、さらに、バンプ間の絶縁性が確保される構造を備えた信頼性の高い配線基板を提供することである。
上記課題を解決するため、本発明は、複数の配線層と前記配線層を絶縁する絶縁樹脂層が交互に積層され、複数の前記配線層間をビアホールで導通した構造を有する配線基板であって、前記ビアホールの端部が前記配線基板の表面から突出し、かつ、前記突出したビアホールの側面を前記配線基板の表面の絶縁樹脂層の材料で被覆してなる柱状の接続端子を備えることを特徴とする配線基板である。
本発明は、この構成の柱状の接続端子を配線基板の表面から突出させることにより、その柱状の接続端子に半導体集積回路チップのバンプを接続して半導体集積回路チップと配線基板の間の隙間にアンダーフィル樹脂を注入してフリップチップ実装する際に、アンダーフィル樹脂を注入し易くできる効果がある。
また、本発明は、上記の配線基板であって、前記絶縁樹脂層の表面にアンダーフィル樹脂ダム用凸状隔壁を有し、前記アンダーフィル樹脂ダム用凸状隔壁で囲まれた領域を備えることを特徴とする配線基板である。
また、本発明は、上記の配線基板であって、前記接続端子が突出する配線基板の表面の絶縁樹脂層に配線基板の内層の絶縁樹脂層と同じ材料を用いたことを特徴とする配線基板である。
また、本発明は、少なくとも下記(1)から(11)の工程を有することを特徴とする配線基板の製造方法である。
(1)金属を層状に積み重ね、前記金属を積み重ねた層間で分離可能とした積層金属シートを組込んだ剥離用支持基板を準備する工程、
(2)前記剥離用支持基板の表裏面に接続端子突出用金属層を形成する工程、
(3)前記接続端子突出用金属層に絶縁樹脂層を積層する工程、
(4)前記絶縁樹脂層に、前記剥離用支持基板の面と導通させた第1のビアホールおよび前記絶縁樹脂層上に配線パターンを形成する工程、
(5)前記(4)で形成した基板の表裏面に絶縁樹脂層を積層する工程、
(6)前記絶縁樹脂層に、第2のビアホールおよび配線パターンを形成する工程、
(7)前記(5)と(6)を繰り返し、必要な層数の多層配線構造を形成する工程、
(8)前記剥離用支持基板の表裏の前記多層配線構造面上にパターン状にソルダーレジスト層を形成する工程、
(9)前記剥離用支持基板の層間で分離することで、前記剥離用支持基板の表裏面に形成した前記多層配線構造を分離する工程、
(10)分離した前記多層配線構造から前記積層金属シートの金属を除去して、第1のビアホールの底面を露出させる工程、
(11)前記第1のビアホールの底面よりも広く保護した後、前記接続端子突出用金属層を除去することで、前記絶縁樹脂層の膜厚を均一に減らした構造を形成し、前記第1のビアホールを前記絶縁樹脂層の材料で被覆し、かつ、前記絶縁樹脂層の表面から突出させる工程。
また、本発明は、上記の配線基板の製造方法であって、前記(1)の工程が、前記積層金属シートを前記剥離用支持基板の表裏面に設ける工程を有することを特徴とする配線基板の製造方法である。
また、本発明は、上記の配線基板の製造方法であって、前記(4)と(6)の工程のいずれか一方または両方が、レーザを使った穴明け加工を用いて第1のビアホール又は第2のビアホール用の穴を形成し、前記ビアホール用の穴に金属めっき加工でビアホール及び配線パターンの金属層を形成する工程を有することを特徴とする配線基板の製造方法である。
また、本発明は、上記の配線基板の製造方法であって、前記(11)の工程が、ダイエリアの境界線にアンダーフィル樹脂ダム用凸状隔壁を形成する工程を有することを特徴とする配線基板の製造方法である。
また、本発明は、上記の配線基板の製造方法であって、前記(11)の工程の後に、前記第1のビアホールの底面に接続端子表面処理層を形成する工程を有することを特徴とする配線基板の製造方法である。
本発明によれば、その配線基板にフリップチップ実装する半導体集積回路チップの底面とその配線基板の表面の隙間の高さを十分高くできるので、その隙間にアンダーフィル樹脂を注入した際に混入する気泡を排除できるので、後の工程で問題となるボイドができず、半導体製品の収率が向上する効果が得られる。
また、本発明によれば、接続端子とする突出したビアホールの側面を配線基板の表面と同じ材料で被覆されているので、その接続端子の絶縁性が高くなり、異物の混入による短絡不良を低減する効果が得られる。
また、本発明によれば、絶縁樹脂層の表面に凸状の隔壁で囲まれた領域を備えるので、アンダーフィル樹脂の配線基板表面への濡れ広がりを制限できるので、高価なアンダーフィル樹脂の使用量を減らせるという効果が得られる。
本発明の実施形態の配線基板の構造を説明する(a)上面視の平面図と(b)断面視の側面図である。 (a)〜(c)本発明の実施形態の配線基板の製造工程を説明する概略断面図(その1)である。 (d)〜(f)本発明の実施形態の配線基板の製造工程を説明する概略断面図(その2)である。 (g)〜(i)本発明の実施形態の配線基板の製造工程を説明する概略断面図(その3)である。 (j)〜(k)本発明の実施形態の配線基板の製造工程を説明する概略断面図(その4)である。 (l)〜(m)本発明の実施形態の配線基板の製造工程を説明する概略断面図(その5)である。 (n)〜(q)本発明の実施形態の配線基板の製造工程を説明する概略断面図(その6)である。 (r)本発明の実施形態の配線基板の製造工程を説明する概略断面図(その7)である。(s)〜(t)本発明の実施形態の配線基板への半導体集積回路チップの実装工程を説明する概略断面図である。
<第1の実施形態>
本発明の第1の実施形態の配線基板10の構造を図1(a)の平面図と図1(b)の側断面図に示す。配線基板10の上面の絶縁樹脂層32の上に突出した第1の接続端子1を形成し、配線基板10の下面の絶縁樹脂層37の下面にソルダーレジストパターン3を形成し、そのソルダーレジストパターン3の開口部に第2の接続端子2を露出させる。図1(b)の側断面図は、側断面の概略を示すものであり、図1(b)の記載では接続端子7の位置は図1(a)の記載とは対応させていない。
(第1の接続端子)
配線基板10の上面側には、図1(a)の平面図のように、第1の接続端子1をアレイ状(格子状)に配列する。第1の接続端子1は、図2(b)の側断面図のように、絶縁樹脂層32の表面から突出させて形成する。第1の接続端子1は、例えば、ピッチが150μm程度のアレイ状に配列する。
第1の接続端子1の導体部分は、ビアホール33の導体の下底を成す直径50μm程度の円形の端面を第1の接続端子1から露出させる。第1の接続端子1の側面は、そのビアホール33の導体の側面を絶縁樹脂層32の材料で被覆して直径80μm以上の大きさの円柱状の第1の接続端子1を構成する。即ち、その第1の接続端子1の柱を絶縁樹脂層32を掘り込んだ底の表面から突出させ、その柱の先端部にビアホール33の端面を露出させる。
なお、この第1の接続端子1の柱状の構造は、円柱状に限らず、四角柱状の第1の接続端子1を構成することもできる。その柱状構造の断面の形状は、後に説明する接続端子突出用金属層31のパターンを変えることによって任意の形状に設定できる。
図1(a)では、第1の接続端子1の端子数を36個で記載したが、第1の接続端子1の端子数は、通常は、数百から数千個に及ぶ。
アレイ状の第1の接続端子1には、図8(t)の側断面図のようにはんだバンプ21を搭載して、半導体集積回路チップ40のバンプ41に電気接続する半導体集積回路チップ40のフリップチップ実装工法を用いる。
第1の接続端子1にはんだバンプ21を搭載して、半導体集積回路チップ40のバンプ41とはんだバンプ同士で接続する工法はC4(Controlled Collapse Chip Connection)工法と呼ばれ、あらかじめ形成したはんだバンプを加熱して再熔融してバンプ同士をはんだで接続する。
(第2の接続端子)
また、配線基板10の下面側をソルダーレジストパターン3で被覆し、ソルダーレジストパターン3の円形の開口部9aに第2の接続端子2を露出させる。第2の接続端子2は、はんだボール22搭載用の接続端子として形成する。
(配線基板の断面構造)
図1(b)の断面図の様に、配線基板10の内部は、(樹脂層/配線層)を所定数積層する。そして、配線基板10の最上層の絶縁樹脂層32の上面に、アレイ配置された第1の接続端子1を最上層の絶縁樹脂層32から突出させて形成する。
配線基板10の最下層の絶縁樹脂層37の下面には、ピッチが長くアレイ配置された第2の接続端子2を形成し、その第2の接続端子2の間にソルダーレジストパターン3を形成して第2の接続端子2をソルダーレジストパターン3の間に埋設する。
この配線基板10の上面に形成した、半導体集積回路チップ40と接続するための狭いピッチの第1の接続端子1を、それに内層で接続する配線の引き回しと配線層間のビアホール接続により、プリント基板に対応した広いピッチの第2の接続端子2に接続する。それにより、この配線基板10が端子間のピッチを変換する。
また、本実施形態では、第1の接続端子1に接続する半導体集積回路チップ40を設置しアンダーフィル樹脂Uを設置するダイエリアの内側の絶縁樹脂層32の面の高さを、ダイエリアの外側の絶縁樹脂層32の面の高さより低く形成する。そして、ダイエリアの境界線に、その絶縁樹脂層32の面の高さの差によるアンダーフィル樹脂ダム用凸状隔壁4を形成する。
この、半導体集積回路チップ40を実装するダイエリアの境界線に形成したアンダーフィル樹脂ダム用凸状隔壁4を形成することで、配線基板10に半導体集積回路チップ40をフリップチップ実装する際のアンダーフィル樹脂Uの濡れ広がりをこのアンダーフィル樹脂ダム用凸状隔壁4によって制限できるようになる。
また、第1の接続端子1が突出する面の絶縁樹脂層32を、内層の絶縁樹脂層35と同じ材料を用いて形成する。それにより、この絶縁樹脂層32で絶縁される第1の接続端子1の絶縁信頼性を高くすることができる。
(配線基板の製造方法の概要)
以下、図2から図8の工程図を参照して、本発明の第1の実施形態によるフリップチップ・ボールグリッドアレイ(FCBGA)用の配線基板10の製造方法を説明する。また、その配線基板10上へ半導体集積回路チップ40をフリップチップ実装する製造方法を説明する。
FCBGA用の配線基板10は、多面付けの枚葉方式で、剥離用支持基板110の表裏面に図6(l)のように絶縁樹脂層32、35、37と配線層を交互にビルドアップして多層配線構造30を形成する。
すなわち、コアレスの配線基板10用の多層配線構造30を、剥離用支持基板110の上の層と下の層に形成する。その際に、多層配線構造30の、剥離用支持基板110に接する面に、接続端子突出用金属層31のパターンを形成しておく。
なお、多層配線構造30の、剥離用支持基板110に接する面には、第1の接続端子1
用のビアホール33の導体パターンも形成する。
そして、図6(m)のように剥離用支持基板110から、上の層と下の層の多層配線構造30を分離して配線基板10を製造する。最後に断裁して個片のFCBGAを製造する。
ここで、剥離用支持基板110から分離した多層配線構造30に、剥離用支持基板110に接していた面に、絶縁樹脂層32の面を露出させ、その絶縁樹脂層32の表面から接続端子突出用金属層31と第1の接続端子1用のビアホール33の底面を露出させる。
そして、図7(p)のように、接続端子突出用金属層31をエッチングして除去することでビアホール33とその周囲の絶縁樹脂層32を第1の接続端子1として突出させた配線基板10を製造する。
本実施形態では、配線基板10の絶縁樹脂層32に予め埋め込んでおいた接続端子突出用金属層31を除去することで、第1の接続端子1の周囲の絶縁樹脂層32を掘り込んで第1の接続端子1部分を突出させた構造を形成する。
それにより、配線基板10に半導体集積回路チップ40をフリップチップ実装する場合に、半導体集積回路チップ40の底面と配線基板10の絶縁樹脂層32の面との間のアンダーフィル樹脂Uを注入するための隙間、即ち、スタンドオフの高さを高く形成することができる。
それにより、アンダーフィル樹脂Uの注入時において半導体集積回路チップ40のバンプ41に接続する第1の接続端子1の周辺に気泡が残留する場合が少なくなり、半導体集積回路チップ40の配線基板10へのフリップチップ実装による接続信頼性が高くなる。
また、突出した第1の接続端子1を構成するビアホール33が絶縁樹脂層32で被覆されている。それにより、仮に、突出した第1の接続端子1に隣接する部分にアンダーフィル樹脂Uに混入した気泡によるボイドが発生したとしても、ボイド部分に第1の接続端子1を構成するビアホール33の金属層が露出することが無い。そのため、発生したボイドによる第1の接続端子1の絶縁信頼性への影響が少なくなる。
また、接続端子突出用金属層31は、半導体集積回路チップ40をフリップチップ実装するダイエリア、すなわち、フリップチップ実装のアンダーフィル樹脂Uが濡れ広がるダイエリアの領域に形成することが望ましい。
そのように接続端子突出用金属層31のパターンを形成することで、図7(q)のようにダイエリアに形成した接続端子突出用金属層31をエッチングして除去した後では、ダイエリアとその外側との境界線に、絶縁樹脂層32の段差ができる。この絶縁樹脂層32の段差はアンダーフィル樹脂ダム用凸状隔壁4であり、それが、アンダーフィル樹脂Uの絶縁樹脂層32の表面への濡れ広がりを制限できる。
また、半導体集積回路チップ40の底面と配線基板10の絶縁樹脂層32の面との間に充填したアンダーフィル樹脂Uが硬化し形成する配線基板10側のアンダーフィル樹脂Uの底面の高さが、ダイエリアの外側の配線基板10の表面の高さと異なる。
そのように高さに段差があるため、アンダーフィル樹脂Uの配線基板10からの界面剥離などの異常が発生しにくく、半導体集積回路チップ40の実装信頼性が高くなる。
(配線基板の製造方法)
(工程1:積層金属シートを支持基板へ積層する工程)
図2(a)のように、サイズが例えば610×510mmの支持基板100を中心にし、その支持基板100の外側に、平面視で支持基板100と同じサイズの寸法が610×510mmのプリプレグもしくは樹脂フィルムから成る半硬化絶縁樹脂シート12aを重ねる。
そして、その外側に、半硬化絶縁樹脂シート12aより小さいサイズの寸法が600×500mmの多層構造の積層金属シート13を重ねる。その積層金属シート13の外側に離型フィルムFを重ねて、真空積層プレスにより、支持基板100の外側に半硬化絶縁樹脂シート12aを介して積層金属シート13を積層する。
真空積層プレス装置によって加熱・加圧する積層処理によって、図2(b)のように、支持基板100の外側の半硬化絶縁樹脂シート12aを硬化させて絶縁樹脂材料12にし、外側の面に積層金属シート13が一体となった剥離用支持基板110を製造する。
(支持基板)
この工程で用いる支持基板100としては、厚み0.04mmから0.4mmの基板で、両面に厚み18μmの銅箔11を有する、有機樹脂をガラスやポリイミド、液晶などから成る補強繊維に含浸させた材料から成る銅張積層板(例えば、サイズが610×510mm)を用いる。
(積層金属シート)
この工程で用いる積層金属シート13は、複数の金属層が剥離可能に層状に多層に積み重ねて成る層間で分離可能にした積層金属シート13である。この積層金属シート13には、例えば、厚さ10μm〜35μm(例えば18μm)のキャリア銅箔層13aの金属層に、厚さ1μm〜10μmの、例えば、およそ3μm〜5μm程度の厚さの極薄銅箔層13bの金属層を剥離可能に積層したピーラブル金属箔を用いる。
キャリア銅箔層13aと極薄銅箔層13bの金属層を剥離可能に積層する手段は、剥離可能に接着剤で接着する方法や、その他の剥離可能な積層方法を用いる。
積層金属シート13のサイズを剥離用支持基板110全体のサイズより小さく形成することで、図2(b)のように、例えば、サイズ600×500mmの積層金属シート13の外周部を絶縁樹脂材料12による幅5mmの額縁部14が囲んだ剥離用支持基板110を製造する。これにより、積層金属シート13の内側の面、側壁が一体の絶縁樹脂材料で覆われる。
(工程2:接続端子突出用金属層のめっきレジストの形成)
次に、図2(c)のように、剥離用支持基板110の表裏面に、めっきレジストRのパターンを形成する。次に、このめっきレジストRの開口部分に接続端子突出用金属層31を形成する。このめっきレジストRの厚さは、次にそのパターンの開口部分に形成する接続端子突出用金属層31の厚さよりも厚く形成する。
また、めっきレジストRは、後に接続端子1を形成する部分では、直径80μm以上の円形のパターンに形成する。
そのめっきレジストRの、直径80μm以上の円形のパターンの外側の開口部分に接続端子突出用金属層31を形成する。次に、その接続端子突出用金属層31に囲まれた直径80μm以上の円形のパターン内に絶縁樹脂層32を形成する。次に、その円形のパター
ンの絶縁樹脂層32の中心にレーザ穴あけ加工により、直径50μm程度のビアホール用の穴33aの下底を形成する。
次に、そのビアホール用の穴33aに金属めっきを充填しビアホール33を形成する。次に、そのビアホール33の下底を成す直径50μm程度の円形の端部を露出させて第1の接続端子1にする。その第1の接続端子1の直径50μm程度の下底の端部を形成するビアホール33の側面は、直径80μm以上の円形のパターンに形成した絶縁樹脂層32で被覆される。
めっきレジストRの、後に接続端子1を形成する部分のパターンを直径80μm以上の円形のパターンに形成することで、ビアホール33の下底を成す直径50μm程度の円形の端部に対し、15μm以上のマージンを持って、ビアホール33を絶縁樹脂層32で被覆した接続端子1の構造を形成する。
また、ビアホール33は、下底よりも上底が大きくなる、側面が垂直方向から傾いた円錐台状に形成されるため、そのビアホール33の側面の傾きもマージンとして見込んで、めっきレジストRのパターンを、直径80μm以上の円形のパターンに形成する。
(工程3:接続端子突出用金属層31の形成工程)
次に、図3(d)のように、めっきレジストRのパターンから露出した剥離用支持基板110の積層金属シート13の面に電解銅めっきによって、厚さ10μm〜50μm程度の銅を析出させることで、接続端子突出用金属層31を形成する。この接続端子突出用金属層31は、配線基板10上に半導体集積回路チップ40を設置するアンダーフィル樹脂Uの濡れ広がるダイエリアの領域に形成する
(工程4)
次に、図3(e)のように、めっきレジストRを剥離し除去する。
(工程5:絶縁樹脂層32の形成工程)
次に、図3(f)のように、接続端子突出用金属層31とそれ以外の剥離用支持基板110の積層金属シート13の面に絶縁樹脂層32を、真空ラミネート、ロールラミネートまたは積層プレスで熱圧着させる。例えば厚さ45μmのエポキシ樹脂を真空ラミネートする。ガラスエポキシ樹脂を使う場合は任意の厚さの銅箔を重ね合わせ積層プレスで熱圧着させる。
(工程6:ビアホール穴の形成工程)
次に、図4(g)のように、絶縁樹脂層32に、ビアホール用の穴33aを、穴あけ加工用レーザー光線を用いたレーザ穴あけ加工により形成する。このビアホール用の穴33aは外側の穴径を80μm程度で穴底の穴径を50μm程度に加工し、外側の穴径が穴底の径より大きい、円錐台を逆さにした形状に形成する。
(工程7:めっき工程)
次に、図4(h)のように、ビアホール用の穴33aの壁面および絶縁樹脂層32の表面に無電解めっきを施し、その外側に電解銅めっきの層を形成し、銅めっきで充填したビアホール33を形成する。ビアホール33は、支持基板100側を上側にし基板の外側を下側にすると、円錐台状に形成される。
(工程8:配線パターンの形成工程)
次に、電解銅めっきの層の面に感光性めっきレジストフィルムを形成して露光・現像することで、エッチングレジストのパターンを形成し、そのエッチングレジストで保護して
電解銅めっきのパターンをエッチングする。
次に、エッチングレジストのパターンを剥離することで、図4(i)のように、絶縁樹脂層32上にビアホールと一体構造を成すランド33bと配線パターン34を形成する。
(工程9:絶縁樹脂層35の形成工程)
次に、図4(i)の配線パターン34とランド33bと絶縁樹脂層32の上に、すなわち、基板の表裏の面に、工程2と同様にビルドアップ処理で絶縁樹脂層35を形成する。
(工程10:ビアホール36の形成工程)
次に、工程3から5と同様にして、図5(j)のように、絶縁樹脂層35に、ランド33b又は配線パターン34に達するビアホール穴レーザ穴あけ加工で形成した上で、銅めっき層を形成することでビアホール穴を埋めてビアホール36を形成する。
次に、銅めっきの層をエッチングすることでビアホール36と一体構造を成すランド36bと配線パターン36cを形成する。
(工程11:絶縁樹脂層37の形成工程)
次に、図5(j)のランド36bと配線パターン36cと絶縁樹脂層35の上に、工程2と同様のビルドアップ処理で絶縁樹脂層37を形成する。
(工程12:ビアホール38の形成工程)
次に、工程3から5と同様にして、図5(k)のように、絶縁樹脂層37に、ランド36b又は配線パターン36cに達するビアホール穴をレーザ穴あけ加工で形成した上で、銅めっき層を形成することでビアホール穴を埋めてビアホール38を形成する。
次に、銅めっきの層をエッチングすることでビアホール38と一体構造を成す配線パターン38cを形成する。これにより、ビアホール38の上底面に第2の接続端子2を形成する。
こうして、図5(k)のように、剥離用支持基板110の表裏に、絶縁樹脂層32とビアホール33、絶縁樹脂層35とビアホール36、絶縁樹脂層37とビアホール38との複数層をビルドアップした多層配線構造30を形成する。
(工程13:ソルダーレジスト形成工程)
次に、図6(l)のように、剥離用支持基板110の表裏の多層配線構造30の表面にソルダーレジストパターン3を形成する。ソルダーレジストパターン3には、第2の接続端子2の部分を円形に開口したソルダーレジスト開口部3aを設ける。
(工程14:多層配線構造30分離工程)
次に、剥離用支持基板110の表裏の多層配線構造30の表面に、所望のサイズのエッチングレジストを張り付け、図6(l)の切断線Cで多層配線構造30と剥離用支持基板110を切断することで額縁部14を切り離し、その切断面に積層金属シート13の剥離の境界線を露出させる。
そして、図6(m)のように、露出させた剥離の境界線から積層金属シート13のキャリア銅箔層13aから極薄銅箔層13bを剥離することで、剥離用支持基板110から多層配線構造30を分離する。
(工程15:銅箔層13b除去工程)
次に、そうして分離した多層配線構造30に対し、多層配線構造30の極薄銅箔層13bをクイックエッチングで除去し、図7(n)のように、絶縁樹脂層32に埋め込まれた逆円錐台状のビアホール33の、その上底(図7(n)では上底は下側に位置する)の径80μmよりも径が小さい径が50μmの下底(図7(n)では下底は上側に位置する)を、絶縁樹脂層32の表面の開口部分に露出させる。
その下底部分を第1の接続端子1にする。すなわち、絶縁樹脂層32の表面の開口部分に露出させたビアホール33の上面(下底)の径は50μm程度で小さい。
(工程16:エッチングレジストパターンの形成)
次に、図7(o)のように、多層配線構造30のビアホール33の下底の第1の接続端子1の表面を覆って保護し、一方、接続端子突出用金属層31を露出させるエッチングレジストREのパターンを形成する。また、多層配線構造30の下面側もエッチングレジストREで覆って保護する。
(工程17:接続端子突出用金属層31のエッチング除去)
次に、図7(p)のように、多層配線構造30の接続端子突出用金属層31をエッチング液でエッチングし除去する。
これにより第1の接続端子1を下底の端面で構成するビアホール33が、配線基板10の表面の絶縁樹脂層32の表面から突出する構造が形成される。その突出したビアホール33の側面は絶縁樹脂層32の材料で被覆されている。
このように、ビアホール33が絶縁樹脂層32の表面から突出して接続端子1を構成する。その突出したビアホール33の側面は絶縁樹脂層32の材料で被覆されているので、接続端子1の絶縁信頼性を高くなる。
そのビアホール33の上底で構成した第1の接続端子1に半導体集積回路チップ40のバンプ(接続端子)41を半田付け接続して半導体集積回路チップ40を実装することができる。この第1の接続端子1を使うことにより、半導体集積回路チップ40のピッチが130μm程度の高密度と言われるレベルの部品端子と高い信頼性で電気接続することができる。
ここで、図7(p)のようにダイエリアに形成した接続端子突出用金属層31をエッチングして除去することで、ダイエリアの境界線にアンダーフィル樹脂ダム用凸状隔壁4ができる。そのアンダーフィル樹脂ダム用凸状隔壁4が多層配線構造30の絶縁樹脂層32上へのアンダーフィル樹脂Uの濡れ広がりを制限できる。
そして、ダイエリアに形成した接続端子突出用金属層31がエッチングして除去されることで、その接続端子突出用金属層31の厚さの分だけその配線基板10の表面が低くなるので、その配線基板10にフリップチップ実装する半導体集積回路チップ40の底面との隙間の高さを高くできる。それにより、その隙間にアンダーフィル樹脂Uを注入し易くなり、半導体集積回路チップ40と配線基板10の接続信頼性を高くなる。
また、接続端子突出用金属層31の厚さは厚さの均一性が優れている。そのため、その接続端子突出用金属層31をエッチングして除去することで増す半導体集積回路チップ40の底面との隙間の高さは均一な高さになる。
そのため、その隙間に流入させるアンダーフィル樹脂Uの流れを整えることができて、アンダーフィル樹脂Uの充填構造の均一性が良くなる。すると、アンダーフィル樹脂Uに
故障の原因となるボイドができにくくなるので、半導体集積回路チップ40との実装部分接続信頼性が増す。
(工程18)
次に、図7(q)のように、エッチングレジストREを剥離し除去する。
(工程19:接続端子表面処理層の形成)
次に、図8(r)のように、ビアホール33の上底面の第1の接続端子1の表面、及び、ソルダーレジスト開口部3aから露出した第2の接続端子2の面に、ニッケル−金めっき等の表面金属めっき処理(Au/Ni、Au/Pd/Ni、Snめっき等)を施して接続端子表面処理層39aと39bを形成する。更に、接続端子表面処理層39aと39bは、金属めっき以外に、有機防錆皮膜を形成しても良い。
(工程20:外形加工工程)
次に、多面付けした多層配線構造30の外形をダイサーなどで加工して個片の配線基板10に分離する。
(はんだバンプとはんだボールの形成)
(工程21)
続くはんだバンプ形成工程では、図8(s)のように、接続端子表面処理層39aが表面に形成された第1の接続端子1上に、はんだバンプ21を形成する。
具体的には、配線基板10の第1の接続端子1側の面上に所定パターンのマスクを載置することで、第1の接続端子1上にはんだペーストを印刷する。次に、このはんだペーストをリフローして、はんだバンプ21を形成する。
(工程22)
次に、同様にして、下面側のソルダーレジストパターン3の開口部分に露出していて接続端子表面処理層39bが表面に形成された第2の接続端子2上にはんだボール22を搭載する。
(工程23:半導体集積回路チップのフリップチップ実装工程)
この配線基板10に半導体集積回路チップ40を、以下のようにして搭載する。すなわち、配線基板10側のはんだバンプ21と、半導体集積回路チップ40のバンプ41とを位置合わせしてリフローを行うことで、はんだバンプ21と半導体集積回路チップ40のバンプ41を接合する。これにより、配線基板10と半導体集積回路チップ40側とを電気的に接続する。
(工程24:アンダーフィル樹脂Uの充填)
次に、図8(t)のように、配線基板10の絶縁樹脂層32と半導体集積回路チップ40との隙間にアンダーフィル樹脂Uを充填して硬化処理を行い、前記隙間を樹脂封止する。
ここで、半導体集積回路チップ40を実装するダイエリアの境界線に形成したアンダーフィル樹脂ダム用凸状隔壁4が、アンダーフィル樹脂Uの絶縁樹脂層32への濡れ広がりを制限できる。
1・・・第1の接続端子(半導体集積回路チップ側)
2・・・第2の接続端子(プリント配線板側)
3・・・ソルダーレジストパターン(SR)
3a・・・ソルダーレジスト開口部
4・・・アンダーフィル樹脂ダム用凸状隔壁
10・・・配線基板
11・・・銅箔
12・・・絶縁樹脂材料
12a・・・半硬化絶縁樹脂シート
13・・・積層金属シート
13a・・・キャリア銅箔層
13b・・・極薄銅箔層
14・・・額縁部
21・・・はんだバンプ
22・・・はんだボール
30・・・多層配線構造
31・・・接続端子突出用金属層
32、35、37・・・絶縁樹脂層
33、36、38・・・ビアホール
33a・・・ビアホール用の穴
33b、36b・・・ビアホールのランド
34、36c、38c・・・配線パターン
39a、39b・・・接続端子表面処理層
40・・・半導体集積回路チップ
41・・・バンプ
100・・・支持基板
110・・・剥離用支持基板
C・・・切断線
F・・・離型フィルム
R・・・めっきレジスト
RE・・・エッチングレジスト
U・・・アンダーフィル樹脂

Claims (14)

  1. 複数の配線層と前記配線層を絶縁する絶縁樹脂層が交互に積層され、複数の前記配線層間をビアホールで導通した構造を有する配線基板であって、
    前記ビアホールの端部が前記配線基板の表面から突出し、かつ、前記突出したビアホールの側面を前記配線基板の表面の絶縁樹脂層の材料で被覆してなる柱状の接続端子を備えることを特徴とする配線基板。
  2. 請求項1記載の配線基板であって、前記絶縁樹脂層の表面にアンダーフィル樹脂ダム用凸状隔壁を有し、前記アンダーフィル樹脂ダム用凸状隔壁で囲まれた領域を備えることを特徴とする配線基板。
  3. 請求項1又は2に記載の配線基板であって、前記接続端子が突出する配線基板の表面の絶縁樹脂層に配線基板の内層の絶縁樹脂層と同じ材料を用いたことを特徴とする配線基板。
  4. 少なくとも下記(1)から(11)の工程を有することを特徴とする配線基板の製造方法。
    (1)金属を層状に積み重ね、前記金属を積み重ねた層間で分離可能とした積層金属シートを組込んだ剥離用支持基板を準備する工程、
    (2)前記剥離用支持基板の表裏面に接続端子突出用金属層を形成する工程、
    (3)前記接続端子突出用金属層に絶縁樹脂層を積層する工程、
    (4)前記絶縁樹脂層に、前記剥離用支持基板の面と導通させた第1のビアホールおよび前記絶縁樹脂層上に配線パターンを形成する工程、
    (5)前記(4)で形成した基板の表裏面に絶縁樹脂層を積層する工程、
    (6)前記絶縁樹脂層に、第2のビアホールおよび配線パターンを形成する工程、
    (7)前記(5)と(6)を繰り返し、必要な層数の多層配線構造を形成する工程、
    (8)前記剥離用支持基板の表裏の前記多層配線構造面上にパターン状にソルダーレジスト層を形成する工程、
    (9)前記剥離用支持基板の層間で分離することで、前記剥離用支持基板の表裏面に形成した前記多層配線構造を分離する工程、
    (10)分離した前記多層配線構造から前記積層金属シートの金属を除去して、第1のビアホールの底面を露出させる工程、
    (11)前記第1のビアホールの底面よりも広く保護した後、前記接続端子突出用金属層を除去することで、前記絶縁樹脂層の膜厚を均一に減らした構造を形成し、前記第1のビアホールを前記絶縁樹脂層の材料で被覆し、かつ、前記絶縁樹脂層の表面から突出させる工程。
  5. 請求項4に記載の配線基板の製造方法であって、前記(1)の工程が、前記積層金属シートを前記剥離用支持基板の表裏面に設ける工程を有することを特徴とする配線基板の製造方法。
  6. 請求項4に記載の配線基板の製造方法であって、前記(4)と(6)の工程のいずれか一方または両方が、レーザを使った穴明け加工を用いて第1のビアホール又は第2のビアホール用の穴を形成し、前記ビアホール用の穴に金属めっき加工でビアホール及び配線パターンの金属層を形成する工程を有することを特徴とする配線基板の製造方法。
  7. 請求項4に記載の配線基板の製造方法であって、前記(11)の工程が、ダイエリアの境界線にアンダーフィル樹脂ダム用凸状隔壁を形成する工程を有することを特徴とする配線基板の製造方法。
  8. 請求項4に記載の配線基板の製造方法であって、前記(11)の工程の後に、前記第1のビアホールの底面に接続端子表面処理層を形成する工程を有することを特徴とする配線基板の製造方法。
  9. 請求項6に記載の配線基板の製造方法であって、前記(1)の工程が、前記積層金属シートを前記剥離用支持基板の表裏面に設ける工程を有することを特徴とする配線基板の製造方法。
  10. 請求項7に記載の配線基板の製造方法であって、前記(1)の工程が、前記積層金属シートを前記剥離用支持基板の表裏面に設ける工程を有することを特徴とする配線基板の製造方法。
  11. 請求項7に記載の配線基板の製造方法であって、前記(4)と(6)の工程のいずれか一方または両方が、レーザを使った穴明け加工を用いて第1のビアホール又は第2のビアホール用の穴を形成し、前記ビアホール用の穴に金属めっき加工でビアホール及び配線パターンの金属層を形成する工程を有することを特徴とする配線基板の製造方法。
  12. 請求項8に記載の配線基板の製造方法であって、前記(1)の工程が、前記積層金属シートを前記剥離用支持基板の表裏面に設ける工程を有することを特徴とする配線基板の製造方法。
  13. 請求項8に記載の配線基板の製造方法であって、前記(4)と(6)の工程のいずれか一方または両方が、レーザを使った穴明け加工を用いて第1のビアホール又は第2のビアホール用の穴を形成し、前記ビアホール用の穴に金属めっき加工でビアホール及び配線パターンの金属層を形成する工程を有することを特徴とする配線基板の製造方法。
  14. 請求項8に記載の配線基板の製造方法であって、前記(11)の工程が、ダイエリアの境界線にアンダーフィル樹脂ダム用凸状隔壁を形成する工程を有することを特徴とする配線基板の製造方法。
JP2015133518A 2015-07-02 2015-07-02 配線基板及びその製造方法 Pending JP2017017215A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015133518A JP2017017215A (ja) 2015-07-02 2015-07-02 配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015133518A JP2017017215A (ja) 2015-07-02 2015-07-02 配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2017017215A true JP2017017215A (ja) 2017-01-19

Family

ID=57831073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015133518A Pending JP2017017215A (ja) 2015-07-02 2015-07-02 配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2017017215A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021093435A (ja) * 2019-12-10 2021-06-17 イビデン株式会社 プリント配線板
US11329019B2 (en) 2019-11-27 2022-05-10 Socionext Inc. Semiconductor device
US11942465B2 (en) 2020-08-21 2024-03-26 Zhuhai Access Semiconductor Co., Ltd. Embedded structure, manufacturing method thereof and substrate
JP7478782B2 (ja) 2021-11-26 2024-05-07 サムソン エレクトロ-メカニックス カンパニーリミテッド. プリント回路基板及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11329019B2 (en) 2019-11-27 2022-05-10 Socionext Inc. Semiconductor device
US11694985B2 (en) 2019-11-27 2023-07-04 Socionext Inc. Semiconductor device
JP2021093435A (ja) * 2019-12-10 2021-06-17 イビデン株式会社 プリント配線板
US11942465B2 (en) 2020-08-21 2024-03-26 Zhuhai Access Semiconductor Co., Ltd. Embedded structure, manufacturing method thereof and substrate
JP7478782B2 (ja) 2021-11-26 2024-05-07 サムソン エレクトロ-メカニックス カンパニーリミテッド. プリント回路基板及びその製造方法
US11997788B2 (en) 2021-11-26 2024-05-28 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP5826532B2 (ja) 半導体装置及びその製造方法
KR100595889B1 (ko) 상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
JP2005108962A (ja) 電子部品内蔵基板及びその製造方法
JP6570924B2 (ja) 電子部品装置及びその製造方法
US9711476B2 (en) Wiring board and electronic component device
JP2007227586A (ja) 半導体素子内蔵基板及びその製造方法
US11610827B2 (en) Package and printed circuit board attachment
KR20040100949A (ko) 반도체 패키지의 제조 방법, 및 반도체 장치의 제조 방법
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP2017084997A (ja) プリント配線板及びその製造方法
JP2017017215A (ja) 配線基板及びその製造方法
US10874018B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
US10912194B2 (en) Printed circuit board
WO2007080863A1 (ja) 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造
JP2008177619A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2006237337A (ja) 半導体装置及びその製造方法
JP6107021B2 (ja) 配線基板の製造方法
JP6682963B2 (ja) 多層配線基板の製造方法及び剥離用積層基板
JP2013030808A (ja) 配線基板製造用の仮基板及びその製造方法
JP2016219530A (ja) 配線基板及びその製造方法
JP2016134417A (ja) 半導体パッケージ基板、および半導体パッケージと、その製造方法