KR20230042124A - 칩들을 본딩하기 위한 방법 및 디바이스 - Google Patents

칩들을 본딩하기 위한 방법 및 디바이스 Download PDF

Info

Publication number
KR20230042124A
KR20230042124A KR1020237008314A KR20237008314A KR20230042124A KR 20230042124 A KR20230042124 A KR 20230042124A KR 1020237008314 A KR1020237008314 A KR 1020237008314A KR 20237008314 A KR20237008314 A KR 20237008314A KR 20230042124 A KR20230042124 A KR 20230042124A
Authority
KR
South Korea
Prior art keywords
chip
bond
chips
bonding
substrate
Prior art date
Application number
KR1020237008314A
Other languages
English (en)
Other versions
KR102624841B1 (ko
Inventor
마커스 윔플링거
Original Assignee
에베 그룹 에. 탈너 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에베 그룹 에. 탈너 게엠베하 filed Critical 에베 그룹 에. 탈너 게엠베하
Priority to KR1020247000769A priority Critical patent/KR20240010753A/ko
Publication of KR20230042124A publication Critical patent/KR20230042124A/ko
Application granted granted Critical
Publication of KR102624841B1 publication Critical patent/KR102624841B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80004—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

제안된 것은, 기판(11') 또는 추가적인 칩 상으로 칩(7)을 본딩하기 위한 방법인데, 상기 칩(7)은 직접 본딩에 의해, 기판(11') 또는 추가적인 칩 상으로 본딩된다.

Description

칩들을 본딩하기 위한 방법 및 디바이스{METHOD AND DEVICE FOR BONDING CHIPS}
본 발명은 칩들을 본딩하기 위한 방법 및 디바이스에 관한 것이다.
솔더 볼 또는 솔더 캡을 가진 구리 필러를 통한 칩-투-웨이퍼(C2W) 또는 칩-투-칩(C2C) 프로세스는 종래 기술에 기술되어 있다. 그러나, 솔더 볼 또는 솔더 캡을 가진 구리 필러는 각각 매우 크고, 이러한 방식으로 생산된 칩들의 두께가 증가한다.
따라서, 개선된 본딩 방법 또는 개선된 본딩 장치 또는 개선된 제품을 각각 명시하는 것이 가까이 있는 본 발명의 목적이다.
이러한 목적은 독립항들의 주제에 의해 해결된다. 본 발명의 바람직하고 추가적인 개발예는 종속항에 명시된다. 설명, 청구 범위 및/또는 도면에서 명시된 적어도 2개의 특징의 모든 조합도 본 발명의 범위 내에 있다. 명시된 값 범위의 경우, 언급된 경계 내의 값도 임계값으로 공개되는 것으로 간주되어야하며 어떤 조합으로도 청구될 수 있어야 한다.
본 발명에 따르면, 기판, 특히 반도체 기판 상에, 또는 추가적인 칩 상에 칩을 본딩하기 위한 방법이 제공되는데, 칩은 직접 본딩에 의해 기판 또는 추가적인 칩 상에 본딩된다. 직접 본딩은, 액체상을 형성하지 않고, 두 개의 표면의 상호작용을 통해, 직접 형성되는 본드로 이해된다. 또 다른 용어 정의에 따르면, 직접 본딩은, 추가적인 재료가 사용될 필요가 없는 경우의 본딩으로 이해된다. 직접 본딩은 금속-금속 고체 바디 본드, 특히 확산 본드, 사전본드 또는 사전본드에 기인한 퓨전 본드, 또는 하이브리드 본드, 즉, 퓨전 본드 부분과 금속 본드 부분에 기초한 본드로 이해된다.
본 발명에 따르면, 기판 또는 추가적인 칩 상으로 칩을 본딩하기 위한 디바이스가 더욱 제공되는데, 칩은 직접 본딩에 의해, 기판 또는 추가적인 칩 상으로 본딩될 수 있다.
본 발명에 따르면, 칩들의 칩 스택이 더욱 제공되는데, 칩들은 직접 본딩에 의해, 서로 본딩된다.
본 발명에 따르면, 칩(제품)을 포함하는 기판이 더욱 제공되는데, 칩은 직접 본딩에 의해, 기판 상에 본딩된다.
본 발명에 따르면, C2C 또는 C2W 레벨에 대한 직접 본딩 옵션이 가능하다. 바람직하게는, 솔더 볼 또는 솔더 캡을 가진 구리 필러는 더 이상 요구되지 않는다. 생산된 칩 스택 또는 제품의 두께는 각각 더 작아지고, 쓰루풋은 증가되며, 칩 통신의 효율성은 증가한다. 특히, 직접 본딩은 0.1 J/㎡ 이상, 바람직하게는 0.5 J/㎡ 이상, 좀 더 바람직하게는 1.0 J/㎡ 이상, 가장 바람직하게는 2.0 J/㎡ 이상, 가장 바람직하게는 2.5 J/㎡ 이상의 본드 세기를 가진다. 특히, 직접 본딩은 400℃ 미만, 바람직하게는 300℃ 미만, 좀 더 바람직하게는 2000℃ 미만, 가장 바람직하게는 150℃ 미만, 가장 바람직하게는 100℃ 미만의 온도에서 발생한다. 더구나, 직접 본딩은 액체상의 생성 없이 발생한다.
본 발명은 후속 직접 본딩 단계가 발생할 수 있을 정도로 칩의 표면을 깨끗하게 유지하는 아이디어에 기초한다. 그리고 나서, 오염물 없는 본드 표면을 포함하고, 이러한 방식으로 준비된 칩은 기판(영어로: 칩-투-웨이퍼(chip-to-wafer, C2W) 또는 다른 칩(영어로: 칩-투-칩(chip-to-chip, C2C)) 상에 본딩될 수 있다.
공개물의 추가적인 과정에서, 기판 또는 반도체 기판, 특히, 라운딩되고, 반제품 또는 반도체 산업에서 별도로 이해되지 않는다. 특히 바람직하게, 기판은 웨이퍼이다. 기판은 임의의 형상을 가질 수 있으나, 바람직하게는 원형이다. 기판의 지름은 특히, 산업에서 표준화된다. 웨이퍼에 있어서, 산업-표준 지름은 1 인치, 2 인치, 3 인치, 4 인치, 5 인치, 6 인치, 8 인치, 12 인치, 18 인치이다. 그러나, 원칙상, 본 발명에 따른 실시예는 기판의 지름과 무관하게, 모든 기판을 다룰 수 있다.
공개물의 추가적인 과정에서, 칩은, 반도체 기판(웨이퍼)의 분리에 의해 획득되는, 대부분 직사각형 부분으로 이해될 것이다. 일반적으로, 칩은, 반도체 기판을 처리하는 것에 응답하여 생성되는 집적 회로를 포함한다.
공개물에서, 본드 표면은, 공정의 어느 시점에서 본드 경계 표면의 일부가 될 표면으로 이해된다. 구체적으로, 본드 표면은 칩의 표면으로 이해되고, 이는 본 발명에 따라 처리, 특히 칩이 본딩되기 전에 세정될 필요가 있다. 칩이 기판 상에 본딩되면, 기판 표면도 본드 표면으로 식별될 수 있다.
바람직한 실시예에서, 본드 표면은 하이브리드 본드 표면(hybrid bond surface)이다. 하이브리드 본드 표면은, 금속 영역과 유전체 영역으로 구성되어서 금속 본드 표면 부분과 유전체 본드 표면 부분으로 구성되는 본드 표면으로 이해된다. 공개물에서 언급된 일반적으로 직접 본딩을 참조하는 방법 및/또는 디바이스 모두는, 하이브리드 표면의 본딩에 사용될 수 있다. 바람직하게는, 금속 표면 부분과 유전체 표면 부분은 대부분 하나의 평면에 위치된다. 특히, 금속 표면 부분은, 0.5 ㎛ 미만, 바람직하게는 100 nm 미만, 좀 더 바람직하게는 50 nm 미만, 가장 바람직하게는 10 nm 미만만큼, 유전체 표면 부분에 비해 함몰되거나, 유전체 표면 부분에 비해 돌출된다.
세정 방법
추가적인 공개물에서, 세정은 다음 방법의 하나 및/또는 여러 개에 의해, 본드 표면의 오염물을 제거하는 것으로 이해된다.
습식 화학 세정, 특히
물로, 특히,
CO2-함유-물
알코올로
산으로, 특히,
포름산
시트르산
퍼록소모노서퓨릭산
표준 세정 1(SC1)
표준 세정 2(SC2)
염기로, 특히
NH4OH
플라즈마 세정
플라즈마 소각(plasma incineration)
기계 세정, 특히
브러싱
플라즈마 세정은 일반적으로, 플라즈마의 이온화된 부분으로 표면의 높은 에너지 충격으로 이해된다. 이에 의해, 플라즈마의 이온은 전기장 및/또는 자기장에 의해 가속화되고, 무시할 수 없는 침투 깊이를 가진다. 플라즈마 세정은 표면의 플라즈마 활성화와 관련될 수 있다.
플라즈마 소각은 일반적으로, 표면으로부터의 유기 물질의 저에너지 세정 프로세스로 이해된다. 이에 의해, 세정은, 특히, 유기 종의 산화, 특히, 산소 및/또는 플루오린 또는 다른 적절하고 이온화가능한 산화제에 의해 발생한다. 플라즈마 소각에 의해 산화된 유기 성분은 바람직하게는, 반응 챔버로부터 방출된다. 이는, 플라즈마의 연속적인 흐름에 의해, 또는 플라즈마 챔버의 순차적인 에어레이팅(aerating) 또는 디에어레이팅(deaerating)에 의해, 발생한다. 그러나, 좀 더 바람직한 실시예에서, 소각되고 산화된 유기 성분은 화학 프로세스 및/또는 물리 프로세스에 의해, 플라즈마 챔버 내에서 본딩되어서, 기판 표면으로의 이들의 리턴(return)이 방지된다. 그러므로, 플라즈마의 순환을 요하는 복잡한 디바이스가 요구되지 않는다.
상기 언급한 액체의 하나 또는 여러 개에 의한 습식-화학 세정은 플라즈마 소각 이후에, 선택적으로 수행되어, 특히, 이미 당업자에 의해 알려진, 본딩을 위해 적절한 종으로 표면의 종결에 의해, 표면의 깨끗함 및/또는 세정될 표면의 표면 화학을 더욱 개선한다. 바람직하게는, 본 방법은, 플라즈마 소각에 응답하여 생성되었던, 및/또는 표면에 남아 있던 입자를 제거하는 목적을 수행한다.
그러므로, 본드 표면의 세정은 언급된 여러 개의 방법에 의해 수행될 수 있다. 세정은 칩에 또는 여러 개의 칩들에 동시에 수행될 수 있다. 특히, 개개의 칩은 두 개의 스테이션 사이에서의 이송에 응답하여 세정될 수 있다.
자가 정렬(self alignment)
바람직한 실시예에서, 칩이 위치결정되고, 칩의 자가 정렬이 발생한다. 자가 정렬은, 극소화의 물리 법칙에 의해 작동되는, 가까이 있는 칩의 경우에, 객체의 위치결정 프로세스로 이해된다.
바람직하게는, 칩이, 본드 표면 상에 분리된 액체에 의해 야기된, 극도로 작은 접착제로 본드 표면 상에서 본드 표면의 특징들 간에 중심 위치로 작동되는, 자가 정렬이 발생한다.
가령, 4개의 금속 영역, 특히, 하이브리드 본드 표면의 일부 또는 비아로서 특히, 접촉 패드와 같은 금속 본드 표면이 본드 표면 상에 위치되는 예시를 상정할 것이다. 본드 표면 상에서, 칩은 또한, 4개의 영역을 가진다. 이러한 칩이 액체 상에 놓여지면, 더 많은 친수성 영역이 더 친수성 영역 위에 위치할 것이고, 더 많은 소수성 영역이 더 소수성 영역 위에 위치할 것으로 가정된다. 그러므로, 하이브리드 본드 표면의 금속 영역이 합치되도록 만들어진 정렬이 발생할 것이다.
자가 정렬과 관련된 구조물이 더 대칭적일수록, 이러한 자가 정렬은 더욱 잘 발생할 수 있다는 것은, 기술 분야의 당업자에게 명백한 것이다. 이는, 칩의 기하형상, 하이브리드 본드 표면의 금속 영역들 간의 거리, 금속 영역의 형상 등을 포함한다. 칩은 바람직하게는 정사각형이어야 한다. 더구나, 하이브리드 본드 표면의 금속 영역은 이미지 정사각형의 모서리에 위치되는 것이 바람직하다. 대응되는 하이브리드 본드 영역의 친수성과 소수성 간의 차이가 가능한 크다면, 추가적인 이점이 있을 것이다. 테스트 액체 방울, 특히, 물과 측정될 표면 사이에 형성된 접촉 각도는 각각 친수성 또는 소수성에 대한 하나의 척도이다. 친수성 표면은 액체 방울을 평평하게 하는데, 왜냐하면 액체와 표면 사이의 부착력이 액체의 응집력보다 우세하여, 작은 접촉 각도를 형성하기 때문이다. 소수성 표면은 액체 방울의 구형을 야기하는데, 왜냐하면 액체의 응집력이 액체와 표면 사이의 접착력보다 우세하기 때문이다. 언급된 두 개의 상이한 하이브리드 영역 간의 접촉 각도 차이는 바람직하게는 1°보다 크고, 바람직하게는 5°보다 크고, 좀 더 바람직하게는 25°보다 크고, 가장 바람직하게는 50°보다 크고, 가장 바람직하게는 100°보다 크다.
본드 표면에 도포된 액체 층은 2　mm 미만, 바람직하게는 1.5 mm 미만, 좀 더 바람직하게는 1 mm 미만, 가장 바람직하게는 0.5 mm 미만, 가장 바람직하게는 0.1 mm 미만의 두께를 가진다. 액체는 바람직하게는 물이다. 그러나,
알코올,
에테르,
산,
염기와 같은 임의의 다른 액체의 사용도 가능하다. 특히, 에테르는 매우 높은 증기압을 가져서, 표면으로부터 거의 완전히 증발하여, 자가 정렬을 이룬 후에, 자동적으로 액체의 제거로 이어진다. 바람직하게는, 액체의 제거 이후에, 사전-본드(pre-bond)가 표면들 사이에 자동으로 생성된다.
본 발명에 따른 특정한 실시예에서, 칩의 자가 정렬 이후에, 액체의 제거를 촉진하거나 우선 제공하는 그루브는 기판 및/또는 칩의 본드 표면, 특히 유전체 영역 내에 위치된다. 바람직하게는, 이들 그루브는 칩 표면의 영역에서 칩의 모서리까지 이어져서, 액체가 흐르고 및/또는 증발함에 의해, 바람직하게는 자동으로, 좀 더 바람직하게는 액체가 가압되도록 하는 중력의 지원을 받아서, 액체가 제거될 수 있도록 한다.
본딩 디바이스 및 방법
본 발명에 따라 칩을 본딩하기 위한 복수의 디바이스 및 프로세스가 개시된다. 본 발명에 따른 방법은 개개의 본딩 방법 및 집합적 본딩 방법으로 구분될 수 있다. 그러므로, 해당하는 디바이스는 각각, 개별적인 본딩을 위한, 또는 집합적 본딩을 위한 디바이스이다. 본 발명에 따른 모든 방법과 디바이스는, 본딩 프로세스때까지, 칩의 본드 표면이 오염물이 없을 것을 요한다는 점에서 공통점을 가진다. 이러한 목표를 달성하기 위해, 본 발명에 따른 프로세스 단계와 시스템이 아래에 더 자세히 기술될 것이다.
개개의 본딩 디바이스 및 방법
개개의 본딩 방법은, 종래 기술에서 흔한, 칩을 다른 칩(C2C) 또는 웨이퍼(C2W) 상에 개별적으로, 즉, 연속적으로 놓기 위한 프로세스로 이해된다. 이러한 방법은, 다양한 크기 및/또는 다양한 기능의 칩들이 본딩될 수 있는 이점을 가진다.
테이프 상에서의 분리
본 발명의 제1 예시적인 방법에서, 기판은 캐리어, 특히 테이프 상에 고정되고, 거기서 칩들로 분리된다. 공개물의 추가적인 과정에서, 테이프는 예시적인 예시로서 사용될 것이다. 그러나, 강성 캐리어의 사용도 고려할 수 있다. 그러므로, 기판이 테이프 상에 고정된 이후에, 칩만 생성된다.
본 방법의 제1 프로세스 단계에서, 캐리어, 특히 테이프의 고정부는, 고정부, 특히 다이싱 프레임 상에서 발생한다. 캐리어가 강성 캐리어라면, 이러한 프로세스 단계가 보류될 수 있거나, 강성 캐리어는 각각 기판 홀더/캐리어 홀더에 고정될 수 있다.
제2의 선택적인 프로세스 단계에서, 칩의 후속 본드 표면이 생성되는 기판의 본드 표면이 세정된다. 세정은 이미 언급된 세정 유형 중 하나일 수 있다. 특히, 세정은 플라즈마 및/또는 액체 및/또는 가스에 의해 발생한다. 또한, 바람직하게는, 플라즈마 처리는 본드 표면의 플라즈마 활성화로 이어진다. 그리고 나서, 선행 프로세스에 의해 오염되어서, 오염물이 테이프로 옮겨지거나, 오염물이 존재하여, 직접 본딩의 형성 방지 및/또는 부정적인 영향을 미치면, 본드 표면은 세정될 필요가 있습니다. 그러나, 기판의 본드 표면의 세정은 항상 고정 이전에 발생한다.
본 발명에 따른 제3 프로세스 단계에서, 기판은, 특히 세정되고, 바람직하게는 플라즈마-활성화된 본드 표면을 가진 캐리어에 고정된다. 본 발명에 따르면, 테이프는, 기판이 캐리어로부터 제거된 이후에, 본드 표면의 오염물이 가능한 작도록 설계된다. 캐리어가 강성 캐리어라면, 기판의 고정 이전에, 보호 층을 가진 캐리어 표면을 제공할 필요가 있다. 테이프의 경우, 이러한 보호 층은 이미 대부분의 파트에 존재한다.
본드 표면의 접촉 시점에서 시작하여, 캐리어는 보호부로서의 역할을 하고, 본드 표면의 오염을 방지한다. 적어도 기판의 중앙에서, 캐리어는, 기판과 캐리어의 본드 표면 사이의 낮은 접착이 퍼지면서, 캐리어가 사실상 기판의 주변 영역에 접착 속성을 가질 수 있는 방식으로, 대부분 코팅된다. 높은 접착 세기를 가져서, 더 높은 접착력을 가진 영역은 기판 주변부 상에 오염물을 생성할 것이고, 이는, 본드 표면의 영역이, 추후에 칩이 생성될 것으로부터 영향을 받지 않는 한, 바람직하게는 무시될 수 있다. 바람직하게는, 접착력은 테이프에 에너지(UV, 열) 입력에 의해 감소되어서, 칩이 추후 좀 더 용이하게 제거될 수 있도록, 테이프가 설계된다. 이러한 테이프는 종래 기술에서 알려져 있다.
그러나, 특히 작은 오염물을 가진 테이프는 본 발명에 따른 프로세스에 바람직하게 사용된다.
바람직하게는, 테이프는, 본드 표면 내로, 특히, 이전에 수행되었던 플라즈마 활성화에 의해 생성되었던 저장소 내로 침투할 수 없는 접착제를 가진다. 이는, 접착제가, 나노-다공성 표면 내로의 침투를 방지하는 매우 높은 점도를 가지도록 보장한다. 좀 더 바람직하게는, 접착제의 분자가 너무 커서, 큰 분자 때문에, 구멍 내로의 침투가 불가능하다. 구멍은, 특히 10 nm 보다 작은, 좀 더 바람직하게는 5 nm 보다 작은, 가장 바람직하게는, 1 nm 보다 작은, 심지어 좀 더 바람직하게는 0.5 nm 보다 작은, 가장 바람직하게는 0.2 nm보다 작다. 또한, 구멍 크기는, WO2012100786A1에 개시된다. 접착제는, 폴리머 매트릭스에 본딩되는 고체인 것이 가장 바람직하다. 바람직하게는, 용매로 세정하는 것은, 테이프의 제거 이후에, 접착제의 설계에 의해 보류될 수 있고, 본드 표면의 표면 상의 플라즈마-활성화에 의해 생성되었던 저장소 내의 용매의 저장이 방지된다. 이는, 개선된 본딩 결과를 야기하는데, 왜냐하면, 본딩 이후에, 용매의 아웃가싱하여, 본드 경계 표면 내의 거품의 형성을 방지할 수 있기 때문이다.
이러한 저장소의 생성은 공개물 WO2012100786A1, WO2012136267A1, WO2012136268A1, WO2012136266A1 및 WO2014015899A1에 개시된다.
그러나, 본 발명에 따른 매우 바람직한 실시예에서, 캐리어가 코팅되어서, 전체 표면에 걸쳐 기판을 고정할 수 있고, 기판 상의 오염물을 남기지 않으며, 추후 생성되는 칩이 용이하게 제거될 수 있도록 한다.
본 발명에 따른 제4 프로세스에서, 기판이 분리된다. 분리는, 본드 표면을 오염시키지 않는다면, 임의의 방법에 의해 수행될 수 있다. 공개물의 추가적인 과정에서, 일부의 분리 방법은 좀 더 자세히 논의될 것이고, 이는 본드 표면이 분리 동안에, 본 발명에 따라 깨끗하게 유지되도록 보장한다.
본 발명에 따른 제5 프로세스 단계에서, 분리되 칩들은 기계, 특히, 칩 본더에 의해 캐리어로부터 제거된다. 본 발명에 따라 특히 바람직한 실시예에서, 칩의 본드 표면의 연속적인 세정은, 칩의 제거 및/또는 위치, 특히 본드 위치로 칩의 이송 동안에, 발생한다. 바람직하게는, 이러한 세정은 플라즈마에 의해 발생한다. 이에 의해, 칩은, 이러한 세정이 발생하는 영역을 통과하거나, 이러한 세정 속성이 자동으로 발생하는 방에서, 캐리어로부터의 칩의 제거가 발생한다. 예를 들어, 칩은 칩 본더의 플라즈머 챔버 내에서 캐리어로부터 제거되는 것을 고려할 수 있다. 좀 더 바람직하게는, 칩은, 캐리어로부터의 제거 이후에, 대기 플라즈마 소스를 지난다. 특히, 바람직하게는 잔여물의 소각으로 이어지는, 산소 플라즈마가 사용된다.
본 발명에 따른 제6 프로세스 단계에서, 이송되고, 분리된 칩의 본드 표면은 본드, 특히 직접 본딩 또는 하이브리드 본드에 의해, 각각 제2 본드 표면과 본딩된다. 본딩되는 제2 본드 표면에 대해, 일반적으로 비교적 빠르게 수행되는 칩의 정렬 프로세스는, 본딩 프로세스를 선행한다. 최적의 본딩을 위한 본 발명에 따른 개선책은 공개물의 다른 섹션에서 좀 더 상세히 언급될 것이다. 바람직하게는, 이러한 정렬 프로세스는, 5초 미만, 좀 더 바람직하게는 2초 미만, 가장 바람직하게는 1초 미만이 소요된다.
분리를 위한 방법
본 발명에 따른 실시예의 본질적인 양태는 기판의 또는 이로부터 분리된 칩의 본드 표면을 각각 깨끗하게 유지시키는 것이다. 본드 표면의 깨끗함을 보장하기 위해, 분리 프로세스는 가능한 가장 작은 오염물을 야기할 것도 요한다. 특히, 기판의 분리에 응답하여, 버(burr)가 생성되지 않는다. 본 발명에 따르면, 이는 복수의 다양한 프로세스에 의해 보장될 수 있다.
제1 가능한 프로세스에서, 소위 스텔스 다이싱(stealth dicing), 초점화된 레이저 빔은 재료 속성을 변화시켜서, 칩의 용이한 분리가 발생할 수 있다. 특히, 커팅 휠과 같은 기계적 분리 에이전트가 보류될 수 있는 이점이 있다. 스텔스 다이싱 프로세스의 일반적인 동작 모드가 종래 기술에서 알려져 있다.
제2의 가능한 프로세스에서, 칩들은 플라즈마의 사용에 의해 서로 분리된다.
제3의 가능한 프로세스에서, 칩들은 기계적 분리 에이전트의 사용에 의해, 서로 분리된다. 본 발명에 따른 매우 바람직한 실시예에서, 캐리어 상의 기판의 본드 표면 및 고정부의 선택적인 세정 이전에, 그루브들은 여기 본드 측 상에서 생성된다. 기판의 뒷면으로부터의 분리 프로세스에 응답하여, 기계적 분리 에이전트는 사전제작된 그루브를 때린다. 빈 공간내의 기계적 분리 에이전트를 너무 이르게 도달함에 의해, 그루브는 개개의 칩의 본드 표면의 오염을 방지한다.
바람직하게는, 그루브는 상기 언급된 분리 방법에서 사용될 수 있는데, 왜냐하면, 이들은 에지 및/또는 버 상의 오염을 야기할 수도 있기 때문이다. 특히, 균열이 웨이퍼를 통해 연속적이고 수직으로 이어지지 않을 때, 특히, 스텔스 다이싱 동안에, 칩의 층 구성 때문이다. 그루브는 특히, 적어도 본드 표면 상의 버의 형성을 회피하기 위해 생성된다.
또한, 그루부는 마스킹 프로세스의 결과일 수 있는데, 이는 표면 상의 재료의 증착에 응답하여 사용된다. 이러한 프로세스에 응답하여, 재료는 마스크된 위치에 증착되지 않는다. 그리고 나서, 마스크된 영역은 그루브를 형성한다.
집합적 본딩 디바이스 및 방법
개개의 본딩 방법에 의해, 칩들을 본딩하는 것이 어떤 상황에서는 바람직하지 않을 수 있다. 특히, 칩의 본드 표면이 높은 본드 품질을 얻기 위해 세정될 필요가 있을 때, 우선 모든 칩들을 캐리어 상에 놓고, 나중에 본드 표면이 위를 향하도록 하는 것이 바람직할 수 있다. 이러한 사전-고정부에서, 칩들의 모든 본드 표면이 세정될 수 있고, 특히. 이러한 목적으로 준비된 기계에서 동시에 사전처리될 수 있다. 추가적인 프로세스 단계에서, 모든 칩들은 기판 상에 본딩되고, 이는 자동으로 칩들 상에 자동으로 본딩될 수 있고, 이는 각각 동시에 실제로 본딩된다.
이러한 집합적인 본드의 경우, 모든 칩들의 모든 본드 표면에 의해 형성된 복수의 본드 평면은 본질적으로 충족되어야 하는 품질 특징을 나타낸다. 이상적인 경우에, 모든 칩들의 본드 표면은 서로 일치할 필요가 있다.
임시 캐리어
다음 프로세스는, 집합적 본딩 프로세스를 수행하기 위해, 서로 일치하는 본드 표면을 가진 복수의 칩을 가진 임시 캐리어의 생산을 기술한다.
본 발명의 제1 프로세스 단계에서, 제1 캐리어, 특히 캐리어 기판, 가장 바람직하게는 캐리어 웨이퍼, 좀더 바람직하게는 테이프가 다이싱 프레임 상의 보호 층으로 코팅된다. 특히, 테이프의 사용에 응답하여, 보호 층은 이미 테이프에 도포된 것을 고려할 수 있다. 이를 차치하고도, 캐리어의 코팅은 스핀-코팅, 스프레이-코팅, 라미네이팅 등과 같은 흔하고 알려진 코팅 방법으로 발생할 수 있다.
대안예에서, 보호 층으로 칩의 표면을 제공하는 것도 고려할 수 있다. 이는, 웨이퍼로부터 칩을 커팅하기 전에, 이미 발생할 수 있다.
본 발명에 따른 제2 프로세스 단계에서, 복수의 칩들은 매우 높은 정렬 정확도로 제1 캐리어에 고정된다. 특히, 정렬은 정렬 마크 및 광학 시스템의 도움으로 발생한다. 그러므로, 정렬 정확도는 1 mm 보다 우수하고, 바람직하게는 100 μm 보다 우수하고, 좀 더 바람직하게는 10 μm 보다 우수하고, 가장 바람직하게는 1 μm 보다 우수하고, 가장 바람직하게는 100 nm보다 우수하다.
칩의 추후 본드 표면을 통해 고정이 발생한다. 칩의 본드 표면들은 가능하면 서로 일치한다. 더구나, 보호 층은 가능한 얇아야 하고, 가능한 작은 점도를 가지고, 다양한 깊이로 층 내로 칩이 침투하여 이들의 본드 표면의 일치성을 파괴하는 것을 가능한 방지하기 위해 가능한 높은 탄성도를 가진다. 바람직하게는, 보호 층의 두께는 탄성 행동을 대개 배제하기 위해, 가능한 작아야한다. 그러므로, 제1 캐리어는 무한하게 스티프한(stiff) 레지스턴스로 행동하고, 보호 층은 본드 표면과 제1 캐리어 사이에 분리기로서 작용한다.
이에 의해, 테이프의 이-모듈(e-module)은 1 GPa 내지 1000 GPa에 있고, 바람직하게는 1 GPa 내지 500 GPa에 있고, 좀 더 바람직하게는 1 GPa 내지 100 GPa에 있고, 가장 바람직하게는 1 GPa 내지 50 GPa에 있고, 가장 바람직하게는 1 GPa 내지 20 GPa에 있다. 폴리아미드의 이-모듈은 가령, 3 내지 6 GPa에 있다.
이에 따라, 스티퍼 캐리어의 이-모듈은 1 GPa 내지 1000 GPa에 있고, 바람직하게는 10 GPa 내지 1000 GPa에 있고, 좀 더 바람직하게는 25 GPa 내지 1000 GPa에 있고, 가장 바람직하게는 50 GPa 내지 1000 GPa에 있고, 가장 바람직하게는 100 GPa 내지 1000 GPa에 있다. 어떤 스틸 그레이드의 이-모듈은 가령, 대략 200 GPa에 있다.
본 발명에 따른 제3 프로세스 단계에서, 제2 캐리어, 특히, 캐리어 기판, 가장 바람직하게는 캐리어 웨이퍼는 접착제로 코팅된다. 제2 캐리어는 임시 캐리어이다. 본 발명에 따른 제2 프로세스로부터의 보호 층과 달리, 접착제는, 칩의 본드 표면의 일치성을 잃지 않도록 칩의 가능한 높이 차이에 대해 보상하기 위해, 탄성적 및/또는 플라스틱 적용가능해야 한다. 그러므로, 접착제는 가능한 작은 점도를 가저야 하고, 추후 변형에 대한 선택도 가져야 한다.
상온에서, 접착제의 점도는 10E6 mPa*s 내지 1 mPa*s, 바람직하게는 10E5 mPa*s 내지 1 mPa*s, 좀 더 바람직하게는 10E4 mPa*s 내지 1 mPa*s, 가장 바람직하게는 10E3　mPa*s 내지 1 mPa*s에 있다.
본 발명에 따른 제4 프로세스 단계에서, 칩의 본드 표면의 반대편에 위치된, 칩의 뒷면은 임시 캐리어에 연결된다. 제1 캐리어 측 상의 칩의 본드 표면의 일치성은 이에 따라 유지되는 반면, 임시 캐리어 상의 접착제의 뒷면은, 이에 따라 필요하면, 특히, 낮은 점도 때문에, 변형된다. 본딩 프로세스 이후에, 칩과 임시 캐리어 간의 접착제의 두께는 그러므로, 칩마다 상이할 수 있다. 본 발명에 따른 확장예에서, 칩들 사이의 접착제의 제거가 가능하다. 제1 캐리어와 임시 캐리어 사이의 정렬은, 제1 캐리어와 임시 캐리어 상에 위치된 정렬 마크를 통해 발생한다. 또한, 정렬 마크는 칩의 표면 상에 위치되는 것을 고려할 수 있어서, 칩들이 임시 캐리어 상의 정렬 마크와 정렬된다. 기판을 정렬하기 위한 정렬기는 공개물 US6214692B1, WO2015082020A1, WO2014202106A1에 상세히 기술된다.
본 발명에 따른 제5 프로세스 단계에서, 보호 층을 포함하는 제1 캐리어가 제거된다. 그러므로, 접착제, 임시 캐리어 및 칩 사이의 접착 효과는 특히, 보호 층과 칩의 본드 표면 사이의 부착력보다 높다. 본 발명에 따른 특히 바람직한 실시예에서, 보호 층은, 칩의 본드 표면으로부터 분리가 특히, 완벽하게 오염 없이 발생하도록 설계된다. 제1 캐리어가 테이프라면, 후자는 벗겨질 수 있어서 제거가 용이하다. 화학물 및/또는 전자기선, 특히 UV선, 가시광선 또는 적외선 및/또는 열의 도움으로 보호 층을 화학적으로 또는 기계적 속성을 변화시킬 필요가 있어서, 그 접착 속성을 잃어버리게 하거나 최소한 감소시킨다.
이에 의해, 보호 층과 칩 사이의 본드 세기는 1 J/m2 보다 작고, 바람직하게는 0.1 J/m2 보다 작고, 좀 더 바람직하게는 0.01 J/m2 보다 작고, 가장 바람직하게는 0.001 J/m2 보다 작고, 가장 바람직하게는 0.0001 J/m2 보다 작다.
제6의 선택적인 프로세스 단계에서, 특히, 칩의 노출된 본드 표면의 세정 및/또는 플라즈마 활성화가 동시에 발생한다. 특히, 칩의 본드 표면으로부터 제1 캐리어의 제거가 완벽하게 오염 없는 방식으로 일어나지 않을 때, 이러한 대책은 중요하다. 모든 칩의 세정은 특히, 이 때 동시에 발생하는데, 이는 본 발명에 따른 방법의 쓰루풋을 증가시킨다.
본 발명에 따른 제7 프로세스 단계에서, 임시 캐리어에 고정되는, 모든 칩의 동시의 본딩 프로세스는 기판, 특히 웨이퍼 상에서 발생한다. 또한, 이는, 임시 캐리어 상의 칩을 제품 기판에 이미 위치된 칩 상으로의 본딩하는 옵션을 포함한다. 이는, 제품 기판 상의 칩 스택을 연속적으로 구성하기 위한 옵션을 생성한다. 임시 캐리어와 제품 캐리어 간의 정렬은, 캐리어 및 제품 기판 상에 위치된 정렬 마크를 통해 발생한다. 정렬 마크는 칩의 본드 표면 상에 위치되고, 이들은 제품 기판 상의 정렬 마크에 정렬되는 것도 고려할 수 있다.
본 발명에 따른 제8 프로세스 단계에서, 칩으로부터 임시 캐리어의 제거가 발생한다. 화학물 및/또는 전자기선, 특히 UV선, 가시광선 또는 적외선 및/또는 열의 도움으로 접착제를 화학적으로 또는 기계적 속성을 변화시킬 필요가 있어서, 그 접착 속성을 잃어버리게 하거나 최소한 감소시킨다. 임시 캐리어는 바람직하게는 캐리어이고, 이는 EM 스펙트럼의 특정한 파장 범위로부터의 포톤에 대해 투과성이다. 바람직하게는, 그것은 유리 캐리어다. 본 발명에 따르면, 접착제는, 레이져의 도움으로 뒷면으로부터 파괴될 수 있어서, 임시 캐리어의 뒷면으로부터 임시 캐리어의 분리 옵션도 가능하다.
본 발명에 따른 제9 프로세스 단계에서, 접착제는, 언급된 세정 방법 중 하나에 의해, 칩의 뒷면에서 세정된다. 이러한 프로세스 단계 이후에, 임의의 추가적인 칩은, 이러한 방식으로 제품 기판 상의 칩 스택을 구성하기 위해, 가능한 칩 상에 스택될 수 있다.
제2 프로세스 단계에 따른 제1 캐리어 상의 칩의 위치결정 정확성은 물론, 제7 프로세스 단계에 따른 집합적 본딩 프로세스에 의해, 임시 캐리어 상의 칩의 위치결정은, 칩의 자가 정렬에 의해, 바람직하게는 가능하게 이루어지거나, 적어도 지원된다. 이에 의해, 위치결정 정확성은 1 mm 보다 우수하고, 바람직하게는 100 μm보다 우수하고, 좀 더 바람직하게는 10 μm 보다 우수하고, 가장 바람직하게는 1 μm보다 우수하고, 가장 바람직하게는 100 nm보다 우수하다. 자가 정렬에 의하 지원은 제1 캐리어 및/또는 임시 캐리어에 대한 칩의 측방 시프팅이 가능해질 때에만 발생할 수 있다. 이를 위해, 제1 캐리어 상의 보호 층 및/또는 임시 캐리어 상의 접착제는 대응되게 작은 전단율(shear moduli)을 가질 필요가 있거나, 플라스틱 변형을 제공할 필요가 있어서, 칩이 측방으로 시프팅할 수 있다.
지지부 고정
언급한 임시 캐리얼르 사용하는 대신에, 대응되는 고정 요소를 가지는, 고정 캐리어 상의 칩을 고정하는 것을 고려할 수 있다. 고정 요소는,
진공식 고정부
정전식 고정부
자기식 고정부
겔 팩 고정부일 수 있다.
*칩들은 뒷면을 가진 고정 캐리어에 직접 고정될 수 있다. 언급된 임시 캐리어와 달리, 모든 칩들의 본드 표면의 표준화가 하나의 평면에서 발생할 수 있으므로, 접착제가 존재하지 않는다는 불이익이 있다. 언급된 겔 팩 고정부의 겔 팩의 탄력성은 유사한 효과를 제공한다. 이하에서 기술될 이젝터 디바이스는 특히 고정 캐리어로서 사용될 수 있다.
이젝터 디바이스
공개물의 추가적인 과정에서, 칩의 수용과 고정이 필요한 경우에, 복수의 디바이스와 방법이 기술될 것이다. 그러므로, 공개된 모든 방법과 디바이스는 이미 분리된 칩을 말하고, 본 발명에 따른 취급은, 가능하면, 더 이상 본드 표면이 오염되지 않는 방식으로 항상 일어나야 한다. 이젝터 디바이스로 식별되는 이들 실시예는 주로, 복수의 칩을 고정하는 임무를 가지고, 이는, 칩 상에 세정 프로세스를 수행하기 위해, 그리고 실제 본딩 프로세스를 위해 본드 표면을 준비하기 위해 이미 분리되었다.
함몰부 설계를 포함하는 이젝터 디바이스
칩의 본드 표면 주위에서, 본 발명에 따른 제1 이젝터 디바이스를 처리하기 위해, 그리고, 칩을 본딩 프로세스로 직접 운반하기 위해, 캐리어 내에 칩의 저장소가 있다. 캐리어는 칩이 위치되고, 및/또는 고정될 수 있는 함몰부를 가진다.
바람직한 실시예에서, 함몰부의 윤곽은 칩의 윤곽과 합치한다. 본 발명의 추가적인 대안예에서, 함몰부의 윤곽은 칩의 윤곽가 상이할 수도 있다. 특히, 함몰부는 칩보다 크다. 칩의 측면에 대한 세정 액체 및/또는 플라즈마의 접근이 이에 따라 촉진된다. 칩의 윤곽과 함몰부의 윤곽 간의 거리는 이에 따라 5 mm 보다 작고, 바람직하게는 1 mm 보다 작고, 좀 더 바람직하게는 0.5 mm 보다 작고, 가장 바람직하게는 0.1 mm 보다 작고, 가장 바람직하게는 0.05 mm 보다 작다.
리프팅 디바이스가 칩을 그리퍼(이하, 그리핑 헤드라고도 함)에 접근가능하도록 하기 위해, 상기 칩을 상승시킬 수 있는 통로(이하, 리드-쓰루라고도 함), 특히 구멍은 함몰부의 바닥면에 위치된다. 본 발명에 따른 특히 바람직한 실시예에서, 칩의 높이는 함몰부의 깊이에 정확하게 해당한다. 그러므로, 세정될 본드 표면과 캐리어 표면은 일치한다. 특히, 기계적 세정 프로세서는 이러한 실시예에 의해 촉진된다. 칩이 함몰부로부터 돌출되지 않는다는 사실 때문에, 칩들은 기계적으로 손상될 수 없다. 더구나, 칩들은 함몰부 내에서 사라지지 않아서, 모든 유형의 세정 디바이스에 의해 최적으로 도달될 수 있다. 더구나, 본 발명에 따른 실시예는 칩의 플라즈마 세정에 최적으로 적합한데, 왜냐하면, 본드 표면과 캐리어 표면 사이에 생성된 이음매 없는 평평함에 의해, 사용된 플라즈마의 균일성이 매우 높기 때문이다. 높은 재생가능성 그리고, 특히 평평한 세정, 특히 본드 표면의 평평한 플라즈마 활성화는 높은 균일성 때문에 보장된다.
플라즈마 챔버 내에서 사용되는, 공개물에서 제공된 모든 캐리어는 특별한 속성을 가져야 한다. 특히, 캐리어는 전도성 재료로 구성될 필요가 있다. 그러므로, 캐리어는 바람직하게는,
전기 장치, 특히,
금속, 특히,
합금, 특히,
강
알루미늄
스테인리스 강 합금
티타늄
전도성 세라믹, 특히
도핑된 SiC
도핑된 Si3N4로 구성된다.
바람직하게는, 금속 캐리어가 코팅되어서, 금속에 의한 칩의 오염을 방지한다. 바람직하게는, 유전체, 특히, 산화물, 니트라이드 또는 카바이드가 코팅물로서 가능하다.
바람직하게는, 캐리어는 2개의 조각으로 구현되어서, 칩이 금속 디스크 상에 안착하고, 그리고 나서, 스크린(유전체, 특히 Si, SiC 또는 Si3N4로 구성됨)은 플라즈마 활성화를 위해 부착된다. 이러한 경우에, 스크린은 칩과 유사하거나 동일한 유전체 속성을 가진다. 가능한 균일한 플라즈마가 보장될 수 있다. 특히, 스크린은 칩과 동일한 유전 물질로 구성된다.
칩 높이(h)와 함몰부 깊이(t)의 차이의 절대양은 1 mm 보다 작고, 바람직하게는 0.5 mm 보다 작고, 좀 더 바람직하게는 0.1 mm 보다 작고, 가장 바람직하게는 0.05 mm 보다 작고, 가장 바람직하게는 0.01 mm 보다 작다.
복수의 칩의 본드 표면은 본 발명에 따른 실시예에 의해 동시에 처리될 수 있어서, 이미 분리되었던 칩들의 세정 효율성을 극도로 증가시킨다.
잘-형성된 높이로 칩의 이젝션(ejection)이후에, 그리핑 헤드는 칩을 수용하고 이송하는데 사용된다. 이에 따라, 그리핑 헤드는, 방금 세정되었던 본드 표면 상에 칩을 고정시키지 않고, 본드 표면 반대편에 위치된 고정 표면에 고정시킨다. 특히, 고정 표면은 이들 프로세스 단계에서 오염될 수 있다. 그러나, 추가적인 프로세스 단계에서, 고정 표면, 추가적인 칩이 놓일 수 있어서 이에 따라 세정될 필요가 있는 새로운 본드 표면이 될 수 있다.
기술된 이젝터 디바이스의 경우, 함몰부의 깊이(t)가 명시된다. 약간 상이한 칩 높이(h)를 포함하는 칩이 본 발명에 따라 고정된다면, 세정되어야 하는 이들 본드 표면들은 더 이상 서로 일치하지 않는다. 리프팅 디바이스가 일부 칩, 특히, 함몰부의 깊이(t)보다 작은 칩 높이(h)의 높이 교정을 수행한다.
부착 설계를 포함하는 이젝터 디바이스
본 발명에 따른 추가적인 제2 이젝터 디바이스는 통로, 특히 구멍이 위치된 캐리어로 구성된다. 이전의 제1 이젝터 설계와 달리, 이러한 이젝터 디바이스는 어떠한 함몰부도 갖지 않는다. 세정되어야하는 칩은 캐리어 표면에 직접 고정된다. 밀봉부의 도움으로, 주변 대기는 특히 통로로부터 분리된다. 그러므로, 세정제, 가령, 유체나 이온과 같은 화학물에 의해, 플라즈마로부터의 통로 오염을 수행하지 않으면서, 칩의 세정을 수행할 수 있다. 칩을 고정하는 고정 요소는 밀봉된 공간 내부에 위치될 수 있다.
고정 요소는 적어도 다음 고정부 중 하나이다.
진공식 고정부(선호됨)
정전식 고정부
자기식 고정부
접착식 고정부
기계식 고정부(가장 절 선호됨)
가장 바람직하게는, 진공식 고정부가 사용되는데, 이는 통로는 물론 밀봉부들 사이의 공간을 비울 수 있어서, 밀봉부 상으로 칩의 압력을 보장할 수 있다. 밀봉부는 고체, 특히 폴리머 또는 특히 고점성 및/또는 경화된 폴리머일 수 있다. 그리고 나서, 밀봉부는 바람직하게는 왁스, 접착제, 글루 등이다. 이들 폴리머는 주기적으로 교체될 필요가 있는데, 왜냐하면, 이들은, 시간이 지남에 따라, 특히 수행되는 세정 프로세스에 의해, 제거되기 때문이다.
마스크
본 발명에 따른 확장예에서, 언급된 이젝터 디바이스에 있어서, 오염물로부터 칩의 본드 표면을 보호하기 위해, 어퍼쳐를 포함하는 마스크가 사용된다. 칩은, 칩을 이동시키는데 필요한 기계 구성요소를 통해 항상 잡혀져 있다. 실제의 그리핑 헤드 및 그리핑 헤드가 위치되는 말단부에 대응되는 암, 케이블 및 라인도 이동될 필요가 있다. 이들 기계 요소들 모두는, 이들이 이동될 때, 칩의 본드 표면의 오염에 기여한다.
본 발명에 따른 특히 바람직한 실시예에서, 어퍼쳐를 포함하는 마스크와 칩 사이에 상대적인 이동이 발생한다. 바람직하게는, 칩이 위치된 디바이스가 이동한다. 마스크가 이동하는 것도 고려할 수 있다. 칩을 제거하기 위해, 어퍼쳐는 제거될 칩 위에 위치된다. 리프팅 디바이스는, 본딩될 칩을 마스크 넘어로 리프트한다. 마스크의 상면에, 그리핑 헤드는 본드 표면을 터치하지 않으면서, 그 뒷면을 통해 칩을 제거하고, 추가로 프로세스될 위치로 칩을 이송한다. 특히, 제1 렌즈에 의해, 칩의 정렬 마크를 캡쳐하는 것이 다음 단계로서 발생한다. 그리고 나서, 칩은 본딩될 위치 아래로 이동되고, 그리고 나서, 매우 정확한 방식으로, 특히, 제2 렌즈의 도움으로 본딩될 위치에 대하여 위치되고 본딩된다. 본 발명에 따르면, 칩이 본딩될 위치는 칩 제거 외부에서 멀리 위치된다. 더구나, 실제 본딩 프로세스 까지, 칩은, 특히 정렬 및/또는 측정 및/또는 세정 및/또는 테스트 스텡이션 등과 같은 복수의 스테이션을 통과한다. 본 발명에 따르면, 전체 칩이 이송되는 동안, 칩의 뒷면만 터치되고, 칩의 본드 표면은 터치되지 않는다. 그리고 나서, 그리핑 헤드는 리프팅 디바이스로부터의 제거 시점에서 시작하여 본딩 완료까지 칩을 고정한다.
구체적인 실시예에서, 칩이 본딩될 제품 기판은 본딩될 칩 위에 직접 위치된다. 다른 모든 칩, 그리고 이의 본드 표면은 마스크 표면에 의해 다시 오염으로부터 보호된다. 이젝터는 칩을 이젝터 디바이스로부터 언로드하고, 칩을 직접 제품 기판에 또는 제품 기판의 칩/칩 스택에 각각 본딩한다. 제품 기판 또는 제품 기판의 칩의 본드 표면은 각각 이젝터를 직접 향하여서, 중력 방향으로 향한다. 이젝터 디바이스 상에서, 여전히 이젝트될 필요가 있는 칩의 본드 표면의 오염은 마스크에 의해 방지된다. 본 발명에 따른 이러한 실시예는, 그리핑 헤드가 칩을 또 다른 위치로 이송하고 거기에 칩을 본딩하는 경우에, 상기 언급된 실시예보다 덜 선호되는데, 왜냐하면, 추가적인 프로세스 단계가 본 대안예에서 칩에 수행될 수 없기 때문이다.
모든 실시예에 대하여, 마스크 자체는 오염-없도록 되어야 한다. 특히, 마스크는 어셈블리 프로세스 간에 언급된 세정 방법 중 하나에 의해 세정될 수 있다. 마스크는, 칩이 구비된 기판이 본드 표면과 함께 중력 방향으로 위치되는 본딩 프로세스에 주로 사용된다. 이에 따라, 본 발명에 따른 마스크는 기판의 오염물의 이송이나 기계 구성요소를 기판 아래에 위치된 칩으로 이동시키는 것을 방지한다. 특히, 마스크는 이젝터 디바이스와 함께 사용되는데, 이는 공개물에서 상세히 기술된다. 이들 실시예에서, 특히, 회전 및 따라서 칩의 본드 표면 상의 칩의 접촉부가 보류될 수 있다. 정확한 실시예는 공개물의 다른 섹션은 물론 대응되는 도면 설명에 자세히 기술된다.
더구나, 탑-다운 흐름은 클린룸에 퍼져있다. 그러므로, 공기는 항상 더 높은 위치로부터 더 낮은 위치로 순환하여서, 먼지 입자를 따라 끈다. 또한, 흐름 방향은 본드 표면의 오염에 안 좋은 영향을 가진다. 복수의 칩이 노출된 본드 표면에 고정되고, 특히 언급된 이젝터 디바이스 또는 캐리어를, 먼지 입자를 측방으로 방출하기 위해 측방 흐름을 생성하는 기계에 고정하는 것이 디바이스 부근에서 이루어지는 것은 본 발명에 따라 고려할 수 있다.
본드 헤드
본 발명에 따른 추가적인 실시예에서, 칩을 고정하고 본딩하기 위한 고정 디바이스가 기술된다. 이러한 고정 디바이스는 본드 헤드로도 식별되는데, 본드 표면 상의 개개의 칩의 고정, 이송 및 본딩을 책임지는 기계 구성요소를 기술한다. 칩 상의 깨끗한 본드 표면의 본 발명에 따른 이점을 사용할 수 있기 위해, 가능한 많이 본딩 프로세스를 제어할 수 있는 것이 필요하다. 칩이 우선 모서리에 본딩되지 않지만, 본드 파(bond wave)는 칩의 중앙에서 외부로 퍼져나가는 것이 특히 절대적으로 필요하다. 본드 파의 개념은 웨이퍼-투-웨이퍼(Engl.: W2W)로부터 기술 분야의 당업자에게 이미 알려져 있다. 몇 개만 언급하면, WO2014191033A1, PCT/EP2016053268, PCT/EP2016056249 및 PCT/EP2016069307이 본원에서 참조된다.
언급된 W2W 방법과 달리, C2W 방법은 그러나 극도로 높은 쓰루풋을 가진다. 고정 디바이스는 칩의 픽-업 위치에서 본드 위치로 다시 매우 빠른 속도로 이동한다. 빠르게 도달할 필요가 있는 빠른 속도 때문에, 가속도가 비교적 크다. 특히, z 방향, 즉, 본드 표면에 수직으로의 가속도는 매우 크다. 칩의 본드 표면의 중앙이 우선 제2 본드 표면에 접촉하도록 보장하기 위하여, 질량 관성 때문에 간단히 칩을 볼록하게 형성할 수 있는 것으로, 이렇게 원하는 물리적 사실은 완전히 새로운 유형의 고정 디바이스를 구성하는데 사용될 수 있다.
본 발명에 따른 아이디어는, 고정 디바이스가 주변부 상에 스프링 요소를 가지고, 이의 스프링 상수는 중심에 위치된 스프링 요소의 스프링 상수보다 작다. 본 발명에 따른 매우 특별한 실시예에서, 고정 표면은 주변부로 전혀 지지되지 않는데, 즉, 스프링 요소가 주변적으로 보류된다.
중심에 위치된 스프링 요소의 스프링 상수에 대한 주변부 스프링 요소의 스프링 상수의 비율은 이에 따라, 1보다 작고, 바람직하게는 0.1 보다 작고, 좀 더 바람직하게는 0.01 보다 작고, 가장 바람직하게는 0.0001 보다 작고, 가장 바람직하게는 0.00001 보다 작다.
본 발명의 추가적인 이점, 특징 및 세부사항은 바람직하고 예시적인 실시예의 아래 설명뿐만 아니라 도면으로부터 이해될 것이다.
도 1a는 본 발명에 따른 제1 프로세스의 본 발명에 따른 제1 프로세스 단계를 나타낸다.
도 1b는 본 발명에 따른 제1 프로세스의 본 발명에 따른 제2 프로세스 단계를 나타낸다.
도 1c는 본 발명에 따른 제1 프로세스의 본 발명에 따른 제3 프로세스 단계를 나타낸다.
도 1d는 본 발명에 따른 제1 프로세스의 본 발명에 따른 제4 프로세스 단계를 나타낸다.
도 1e는 본 발명에 따른 제1 프로세스의 본 발명에 따른 제5 프로세스 단계를 나타낸다.
도 1f는 본 발명에 따른 제1 프로세스의 본 발명에 따른 제6 프로세스 단계를 나타낸다.
도 1g는 본 발명에 따른 제1 프로세스의 본 발명에 따른 제7 프로세스 단계를 나타낸다.
도 2a는 본 발명에 따른 제2 프로세스의 본 발명에 따른 제1 프로세스 단계를 나타낸다.
도 2b는 본 발명에 따른 제2 프로세스의 본 발명에 따른 제2 프로세스 단계를 나타낸다.
도 2c는 본 발명에 따른 제2 프로세스의 본 발명에 따른 제3 프로세스 단계를 나타낸다.
도 2d는 본 발명에 따른 제2 프로세스의 본 발명에 따른 제4 프로세스 단계를 나타낸다.
도 2e는 본 발명에 따른 제2 프로세스의 본 발명에 따른 제5 프로세스 단계를 나타낸다.
도 2f는 본 발명에 따른 제2 프로세스의 본 발명에 따른 제6 프로세스 단계를 나타낸다.
도 2g는 본 발명에 따른 제2 프로세스의 본 발명에 따른 제7 프로세스 단계를 나타낸다.
도 2h는 본 발명에 따른 제2 프로세스의 본 발명에 따른 제8 프로세스 단계를 나타낸다.
도 2i는 본 발명에 따른 제2 프로세스의 본 발명에 따른 제9 프로세스 단계를 나타낸다.
도 3은 본 발명에 따른 제1 이젝터 디바이스를 나타낸다.
도 4는 본 발명에 따른 제2 이젝터 디바이스를 나타낸다.
도 5는 본 발명에 따른 제1 실시예에서 어퍼쳐가 있는 본 발명에 따른 마스크를 나타낸다.
도 6은 본 발명에 따른 제2 실시예에서 어퍼쳐가 있는 본 발명에 따른 마스크를 나타낸다.
도 7a는 자가 정렬의 본 발명에 따른 제1 프로세스를 나타낸다.
도 7b는 자가 정렬의 본 발명에 따른 제2 프로세스를 나타낸다.
도 8a는 본 발명에 따른 본드 헤드를 사용하는 본딩 프로세스의 본 발명에 따른 제1 프로세스 단계를 나타낸다.
도 8b는 본 발명에 따른 본드 헤드를 사용하는 본딩 프로세스의 본 발명에 따른 제2 프로세스 단계를 나타낸다.
동일한 기능을 가진 동일한 구성요소 또는 구성요소들은 도면에서 동일한 참조 번호로 식별된다.
도 1a는 본 발명에 따른 제1 프로세스에 따라 완제품(19)을 생성하기 위해, 본 발명에 따른 제1 프로세스의 본 발명에 따른 제1 프로세스 단계를 나타낸다. 복수의 칩의 생산을 위한 모든 준비는 기판(11) 상에서 수행된다. 준비는 칩, 특히 접촉부(13)의 모든 기능 속성의 생산을 포함한다. 더구나, 그루브(12)는 추후 분리 프로세스를 촉진시키기 위해, 사전커팅될 수 있다. 모든 준비 단계를 수행함에 의해, 본드 표면(7b)은 이미 오염될 수 있다.
도 1b는 본 발명에 따른 제1 프로세스의 제2 프로세스 단계인 본드 표면(7b)의 세정 단계를 나타낸다. 본드 표면(7b)은 특히 플라즈마 및/또는 습식-화학 방법에 의해, 세정 및/또는 활성화된다.
도 1c는 캐리어, 특히 테이프(15) 상에 기판(11)의 고정이 발생하는 본 발명에 따른 제1 프로세스의 제3 프로세스 단계를 나타낸다. 테이프 표면(15o)은 특히, 기판(11)의 고정이 본드 표면(7b)에 걸쳐 발생하지만, 테이프(15)의 추후 제거는 본드 표면(7b) 상에 어떠한 잔여물도 남기지 않는 방식으로 설계되는 것이 바람직하다.
도 1d는 개개의 칩(7) 내로 기판(11)의 분리가 발생하는, 본 발명에 따른 제1 프로세스의 제4 프로세스 단계를 나타낸다. 본 발명에 따르면, 칩(7)의 본드 표면(7b)이 이에 따라 오염되지 않아야 한다. 특히, 분리 디바이스(16)에 의한 기계적 분리에 응답하여, 본드 표면(7b) 위에 분리 프로세스를 이미 종결할 수 있도록, 그루브(12)는 기판(11)에 제공된다. 레이져, 특히, 알려진 스텔스 기술에 의해, 화학물에 의해, 특히 에칭에 의해, 바람직하게는 건식 에칭에 의해, 플라즈마 등에 의한 분리도 고려가능하다.
도 1e는, 고정부(6)가 위치된 본드 헤드(9)에 의해, 테이프(15)로부터 칩이 제거되는, 본 발명에 따른 제1 프로세스의 제5 프로세스 단계를 나타낸다. 이에 의해, 본드 헤드(9)는 칩(7)을 그 뒷면(7r)에 고정하여서, 오염이 본드 표면(7b) 상에서 발생하지 않도록 할 수 있다.
도 1f는, 칩(7)의 정렬이 추가적인 기판(11')에 대해 발생된 이후에, 본드 헤드(9)가 추가적인 기판(11')에 본딩되는, 본 발명에 따른 제1 프로세스의 제6 프로세스 단계를 나타낸다. 본드 표면(7b)은 유전체 표면 영역(20)과, 접촉부(13)라고 나타내어지는 전기적 표면 영역으로 구성된 하이브리드 표면이다. 이러한 하이브리드 본드 표면의 경우에, 소위 사전본드가 칩(7)의 본드 표면(7b)의 유전체 표면 영역(20)과 기판(11')의 유전체 표면 영역(20') 사이에서 발생한다.
도 1g는, 기판(11')과 복수의 칩(7)으로 구성되는, 본 발명에 따는 제1 프로세스의 본 발명에 따른 완제품(19)을 나타낸다. 칩(7)의 제1 층의 상단에 칩(7)의 추가적인 층을 스택하기 위해, 언급된 프로세스 단계의 반복을 고려할 수 있다.
도 2a는, 이미 분리되었던 복수의 칩(7)이 캐리어, 특히 테이프(15) 상의 본드 표면(7b)과 고정되는, 본 발명에 따른 제2 프로세스의 본 발명에 따른 제1 프로세스 단계를 나타낸다. 칩(7)의 본드 표면(7b)은 이전 프로세스에서 이미 세정 및/또는 활성화되었다. 바람직하게는, 칩(7)은 칩 본더의 본드 헤드(9)에 의해, 정렬되고 위치결정된다. 확대도는 칩(7)의 본드 표면(7b)과 테이프(15)의 테이프 표면(15o) 사이의 경계 표면을 나타낸다. 접착 속성도 가진 보호 층(17)은 테이프 표면(15o) 상에 위치될 수 있다. 특히 바람직하게는, 보호 층(17)과 테이프 표면(15o) 사이의 접착 속성은 그러나, 보호 층(17)과 본드 표면(7b) 사이의 접착 속성보다 더 커서, 가능한 오염-없는 본드 표면(7b)은 추후 프로세스 단계에서 테이프(15)의 제거에 응답하여 유지된다.
도 2b는 기판(11")이 임시 캐리어로서 준비되는, 본 발명에 따른 제2 프로세스의 본 발명에 따른 제2 프로세스 단계를 나타낸다. 접착제(18)는 알려진 방법, 특히 스핀-코팅 프로세스에 의해 기판(11")에 도포된다.
도 2c는 칩(7)의 뒷면(7r)이 본딩 접착제에 의해 접촉되는, 본 발명에 따른 제2 프로세스의 본 발명에 따른 제3 프로세스 단계를 나타낸다. 특히, 기판(11')에 대하여, 서로에 대해 고정된 모든 칩들(7)의 정렬이 접촉에 선행된다. 이 프로세스 단계에서, 평면(E)에서 모든 칩(7)의 본드 표면(7b)의 일치가 테이프 뒷면(15r)으로부터 발생하는 것을 보장하는 기계적 압력 인가도 고려될 수 있다. 따라서, 평면(E)은 칩(7)의 모든 본드 표면(7b)이 위치하는 평면이다. 평면(E)은 특히 칩(7)의 방향으로 위치된 보호 층(17)의 표면과 동일해야한다. 이는, 캐리어(15)가 테이프일 때 특히 관련이 있다. 예를 들어, 롤러가 테이프 뒷면(15r)을 가로지르는 것을 고려할 수 있다. 그러나, 균일한 압력 분포를 초래하는 전체 표면을 가로지르는 인가가 바람직하다.
도 2d는 테이프(15)가 칩(7)의 본드 표면(7b)으로부터 제거된, 본 발명에 따른 제2 프로세스의 본 발명에 따른 제4 프로세스 단계를 나타낸다. 테이프(15)는 바람직하게는 벗겨진다. 확대도(Z1)로부터 보호 층(17)의 잔여부가 테이프(15)의 제거 후에 본드 표면(7b)상에 남을 수 있음을 알 수 있다. 덜 바람직한 경우에, 칩은 추가적인 프로세스 단계에서 다시 세정될 필요가 있다. 테이프(15)의 제거 후에, 본드 표면(7b)은 오염이 없는 것이 바람직하다. 확대도(Z2)는 서로 인접하여 두께(d1 및 d2)가 상이한 2개의 칩의 과장된 설명을 도시한다. 그러나, 접착제(18)의 탄성은 본드 표면(7b)이 본 발명에 따른 프로세스의 중요한 양상을 나타내는 동일한 평면(E)에 위치하는 것을 보장한다.
도 2e는 칩(7)의 본드 표면(7b)이 세정 프로세스에 의해 세정되는, 본 발명에 따른 제2 프로세스의 본 발명에 따른, 선택적이고 덜 바람직한 제5 프로세스 단계를 나타낸다. 확대도(Z1)는 더 이상 보호 층(17)을 나타내지 않는다.
도 2f는 칩(7)이 구비된 임시 캐리어(11 ")가 추가적인 기판(11 ')에 대해 정렬되어 본딩되는, 본 발명에 따른 제2 프로세스의 본 발명에 따른 제6 프로세스 단계를 나타낸다. 본 발명에 따르면, 모든 칩(7)의 결합이 동시에 일어난다.
도 2g는 접착제(18)가 처리되는, 본 발명에 따른 제2 프로세스의 본 발명에 따른 제7 프로세스 단계를 나타낸다. 처리는 화학적으로 및/또는 열적으로 및/또는 EM 파에 의해, 특히 UV선 또는 적외선에 의해 일어날 수 있다. 본 발명에 따른 특히 바람직한 실시예에서, 처리는 임시 캐리어(11 ")에 의해 발생한다. 처리는 바람직하게는 접착제(18)의 접착 속성이 감소되거나 완전히 제거되어서, 임시 캐리어(11 ")가 칩(7)으로부터 해제될 수 있는 결과를 갖는다.
도 2h는 캐리어 기판(11 ")이 제거되는, 본 발명에 따른 제2 프로세스의 본 발명에 따른 제8 프로세스 단계를 나타낸다.
도 2i는 칩(7)의 뒷면(7r)이 세정되는, 본 발명에 따른 제2 프로세스의 본 발명에 따른 제9 프로세스 단계를 나타낸다. 다시 말하지만, 결과는 완제품(19)이다.
도 3은, 대량 세정 및/또는 플라즈마 활성화 및/또는 칩(7)의 본딩을 위한, 본 발명에 따른 제1 실시예를 나타낸다. 칩(7)은, 함몰부(2)를 갖는 이젝터 디바이스(1) 내에 위치한다. 리프팅 디바이스(4)가 칩(7)을 상승 및 하강시킬 수 있는 리드-쓰루, 특히 구멍이 함몰부(2)의 바닥에 부착된다. 칩(7)의 로딩 및/또는 언로딩은 칩(7)을 고정부(6)의 도움으로, 칩을 운송하기 위해, 그 뒷면(7r)에만 고정할 수 있는 그리핑 헤드(5)를 통해 일어날 수 있다. 모든 칩(7)의 모든 본드 표면(7b)은 평면(E) 내부의 대량 세정 및/또는 플라즈마 활성화 동안에 일치하는 것이 바람직하다. 모든 본드 표면(7b)의 일치는 균일한 처리의 이점을 갖는다. 따라서, 특히 플라즈마 처리의 경우에, 플라즈마 밀도가 전체 표면에 걸쳐 균일하다는 것이 보증된다. 칩(7)의 두께가 약간 다를 경우, 리프팅 디바이스는 본드 표면(7b)의 일치를 다시 보장하기 위해 약간의 교정을 수행할 수 있다.
도 4는 칩(7)의 대량 세정 및/또는 플라즈마 활성화 및/또는 본딩을 위한, 본 발명에 따른 제2 실시예를 나타낸다.
칩(7)은 밀봉부(8)를 가진 이젝터 디바이스(1') 내에 위치된다. 칩(7)은 리드 쓰루(3)를 통해 병진으로 이동할 수 있는 리프팅 디바이스(4)에 의해 로딩 및/또는 언로딩될 수 있다. 고정은, 밀봉부(8)와 칩(7)의 접촉에 응답하여, 바람직하게는 고정부(6)에 의해, 특히 진공 채널에 의해 발생한다. 명확한 설명을 위해, 그리핑 헤드(5)는이 도면에 도시되지 않았다.
따라서, 이젝터 디바이스(1, 1')는 분리된 칩(7)의 일반적인 대량 세척 및/또는 플라즈마 활성화 및/또는 본딩을 위해 작용한다. 더구나, 이젝터 디바이스(1, 1') 자체가 매우 작아서, 본 발명에 따른 제 2 프로세스와 관련하여 캐리어 웨이퍼(11")로서 사용될 수 있다. 이 경우에, 칩(7)의 본드 표면(7b)은 적어도 기판(11)에 본딩 프로세스 이전에, 이젝터 표면(1o, 1o ')을 약간 넘어서 돌출할 필요가 있으며, 이는 이젝터 (1')의 이젝터 표면(1o')에 대한 구조적인 측면에서 자동적으로 충족된다. 특히, 이젝터 디바이스(1')는 일종의 고정 캐리어로서 적합하다. 고정부(6)는 또한 정전기, 자성 또는 겔 팩 고정부일 수 있다.
도 5는 그리핑 헤드(5)가 마스크(23)의 어퍼쳐(24)를 통해 칩(7)을 수용하도록 하는 예시적인 방식으로, 이젝터 디바이스(1)가 사용될 수 있는, 본 발명에 따른 실시예의 본딩의 제1 확장예를 도시한다. 수용된 칩(7)은, 특히 복수의 스테이션에 걸쳐 이송된다. 이에 따라 렌즈(25)는 칩(7) 및/또는 기판 (11')의 본드 표면(7b) 및/또는 뒷면(7r)을 측정할 수 있다. 특히, 이송된 칩(7)을 정확하게 위치시키기 위해, 칩(7) 및/또는 기판(11') 상의 정렬 마크(도시되지 않음)에 대한 탐색이 수행될 수 있다. 그러므로, 이 확장예에서, 칩 위에 직접 위치하지 않는다.
도 6은 칩(7)을 마스크(23)의 어퍼쳐(24)를 통해 칩(7)을 기판(11')의 칩에 본딩하기 위해, 이젝터 디바이스(1')가 예시적인 방식으로 사용될수 있는, 본 발명에 따른 실시예의 제2 확장예를 나타낸다. 본 발명에 따른 아이디어는 바람직하게는, 표면 오염-없는 것이 바람직한 고순도 물질로 구성된 마스크(23)가 이젝터 디바이스(1')상의 칩(7)을 오염으로부터 보호한다는 점에 있고, 이는 예시적인 방식으로 사용된다. 따라서, 본 발명에 따르면, 칩(7)의 본드 표면(7b)이 어떻게 오염으로부터 보호될 수 있는지 다시 도시된다. 또한, 예시적인 방식으로 사용되는 이젝터 디바이스(1') 대신에, 칩(7)을 어퍼쳐(24)를 통해 안내하고, 그것을 또 다른 칩(7) 또는 기판(11')의 마스크(23)의 다른면에 위치된 표면에 부착하기 위해, 임의의 다른 유형의 디바이스가 사용될 수 있다.
도 7a는 기판(1') 상의 칩(7)의 본 발명에 따른 자가 정렬의 본 발명에 따른 프로세스 단계를 도시한다. 칩(7)은 본드 헤드(9)에 의해 액체 필름(21) 상으로 위치된다. 특정 실시예에서, 액체 필름(21)은 전체 기판(1')을 가로질러 연속적으로 분배되지 않지만, 칩(7)의 자가 정렬이 일어나는 이들 위치에서만 드롭 또는 퍼들로서 존재한다.
칩(7)의 접촉부(13)와 기판(1')의 접촉부(13)의 비-최적 정렬이 나타날 수 있다.
도 7b는 본 발명에 따른 기판(1')상의 칩(7)의 자가 정렬의 본 발명에 따른 제2 프로세스 단계를 나타낸다. 본드 헤드(9)는 칩(7)에 고정을 해제한다. 액체 필름(21)의 존재로 인한 그것의 횡방향 이동성 때문에, 상기 본드 헤드는 이제 칩(7)의 접촉부(13)가 가능한 기판(1')의 접촉부(13)와 합치하는 방식으로 정렬된다. 그 이유는, 유전체 영역과 전기 영역의 상이한 본딩 속성에 있다. 친수성인 상기 영역은 친수성 영역을 바람직하게 끌어 당긴다. 이러한 상호 작용은 바람직하게는 적어도 부분적으로 극성인 특성을 갖는 매체를 통해 확장될 수 있다. 물은 쌍극자이고, 본 발명에 따르면, 따라서 이 목적에 특히 적합하다.
도 8a는 고정부(6)를 포함하는 고정 표면(22)으로 구성된, 본 발명에 따른 본드 헤드(9)를 도시한다. 상이한 스프링 상수를 갖는 스프링 요소(10, 10 ')가 고정 표면(22) 뒤에 배치된다. 중앙에 설치된 스프링 요소(10)의 스프링 상수는 주변에 설치된 스프링 요소(10')의 스프링 상수보다 큰 것이 바람직하다. 본드 헤드(9)의 측 방향의 가속은 고정 표면(22)의 형상에 영향을 미치지 않는다.
도 8b는 본딩되는 표면의 수직 방향으로의 가속에 응답하는, 본 발명에 따른 본드 헤드(9)를 도시한다. 중간 스프링 요소(10)의 스프링 상수가 더 높기 때문에, 관성은 고정 표면(22)의 중간 부분에서 덜 강하게 작용하는데, 다시 말하면, 고정 표면(22)의 중간 부분은 주변 부분 보다 더욱 빠르게 따르고, 반응한다. 곡률은 유리하게도 접촉부와 존재하는 공기 쿠션의 빠른 접근에 의해 달성된다. 병진 이동에 의해 생성된, 고정 표면(22)상의 동적인 압력은, 동일한 스프링 요소의 경우에, 고정 표면을 대칭적으로 후방으로 밀 것이다. 그러나, 주변 스프링 요소(10')는 중간 스프링 요소(10)보다 작은 스프링 상수를 가지므로, 보다 탄성이 있기 때문에 보다 쉽게 항복한다. 관성 이외에도, 생성되는 동적 압력은 곡률에 영향을 미친다. 이러한 기계적 비대칭으로 인해, 고정 표면(22) 및 거기에 고정된 칩(7)은 볼록하게 만곡되고, 직접 본딩을 위한 최적의 접촉점(23)을 생성할 수 있다. 따라서, 칩(7)이 처음에 횡 방향으로 또는 수평하게 접촉됨이 배제된다.
1, 1' 이젝터 디바이스
1o, 1o' 이젝터 표면
2 함몰부
3 리드-쓰루
4 리프팅 디바이스
5 그리핑 헤드
6 고정부
7 칩
7b 본드 표면
7r 뒷면
8 밀봉부
9 본드 헤드
10, 10' 스프링 요소
11, 11', 11" 기판
12 그루브
13 접촉부
14 프레임
15 테이프
15o 테이프 표면
15r 테이프 뒷면
16 분리 디바이스
17 보호 층
18 접착제
19 완제품
20 유전체 표면
21 액체
22 고정 표면
23 마스크
24 어퍼쳐
25 렌즈
d1, d2 두께
E 일치 평면
t 깊이
Z1, Z2 확대도

Claims (14)

  1. 반도체 기판(11') 또는 추가적인 칩 상으로 칩(7)을 본딩하기 위한 방법에 있어서,
    상기 칩(7)은 직접 본딩에 의해, 반도체 기판(11') 또는 추가적인 칩 상으로 본딩 - 칩(7)은 먼저 중앙이 본딩되고 그 후 외측으로 본딩되는 방식으로 본드 헤드(bond head)(9)에 의해 칩(7)이 반도체 기판(11') 또는 추가적인 칩에 본딩됨 - 되며,
    상기 직접 본딩은 칩(7)의 본드 표면(7b)에서 발생하되, 상기 본드 표면(7b)은 하이브리드 본드 표면이고,
    상기 칩(7)은 본딩 전에 플라즈마 처리되는, 칩을 본딩하기 위한 방법.
  2. 제 1 항에 있어서, 칩(7)을 생산하기 위해, 기판(11)은 캐리어(15) 상에 고정되고, 기판(11)은 칩들(7)로 분리되는, 칩을 본딩하기 위한 방법.
  3. 제 2 항에 있어서, 캐리어(15) 상에 기판(11)이 고정되기 전에, 기판(11)의 본드 표면(7b)이 세정되는, 칩을 본딩하기 위한 방법.
  4. 제 2 항에 있어서, 캐리어(15)로부터 제거되는 동안 및 추가적인 위치로 이송되는 동안 중 적어도 하나 동안에, 칩(7)의 본드 표면(7b)이 세정되는, 칩을 본딩하기 위한 방법.
  5. 제 2 항에 있어서, 칩들(7)은 기계적 분리 수단에 의해 분리되고, 그루브(12)는 사전에 기판(11)의 본드 표면(7b) 내로 도입되었던, 칩을 본딩하기 위한 방법.
  6. 반도체 기판(11') 또는 추가적인 칩 상으로 칩(7)을 본딩하기 위한 디바이스에 있어서,
    상기 칩(7)은 직접 본딩에 의해, 반도체 기판(11') 또는 추가적인 칩 상으로 본딩 - 칩(7)은 먼저 중앙이 본딩되고 그 후 외측으로 본딩되는 방식으로 본드 헤드(9)에 의해 칩(7)이 반도체 기판(11') 또는 추가적인 칩에 본딩됨 - 되며,
    상기 직접 본딩은 칩(7)의 본드 표면(7b)에서 발생하되, 상기 본드 표면(7b)은 하이브리드 본드 표면이고,
    상기 칩(7)은 본딩 전에 플라즈마 처리되는, 칩을 본딩하기 위한 디바이스.
  7. 제 6 항에 있어서, 칩(7)의 위치결정 및 고정 중 적어도 하나를 위한 함몰부(2)를 가진 이젝터 디바이스(1)를 포함하는, 칩을 본딩하기 위한 디바이스.
  8. 제 6 항 또는 제 7 항에 있어서, 리드-쓰루(3)는 함몰부(2)의 바닥 표면 상에 위치되고, 리프팅 디바이스(4)는 리드-쓰루(3)를 통해 칩(7)을 리프팅하여, 칩(7)이 그리퍼(5)에 접근가능하도록 하는, 칩을 본딩하기 위한 디바이스.
  9. 제 8 항 또는 제 9 항에 있어서, 함몰부(2)의 깊이(t)는 칩(7)의 높이에 해당하는, 칩을 본딩하기 위한 디바이스.
  10. 제 6 항 또는 제 7 항에 있어서, 그리퍼(5)는, 본드 표면(7b)의 반대편에 위치된 고정 표면 상에, 칩(7)을 고정시키는, 칩을 본딩하기 위한 디바이스.
  11. 제 6 항 또는 제 7 항에 있어서, 어퍼쳐(24)를 가진 마스크(23)를 포함하되, 상기 마스크(23)는, 다음에 본딩될 칩(7) 위에 어퍼쳐(24)가 위치될 때까지, 칩(7)이 위치된 이젝터 디바이스(1, 1')를 지나서 이동될 수 있는, 칩을 본딩하기 위한 디바이스.
  12. 제 6 항 또는 제 7 항에 있어서, 칩(7)을 고정, 이송 및 본딩하기 위한 본드 헤드(9)를 가진, 칩을 본딩하기 위한 디바이스.
  13. 청구항 제1항에 따르는 칩을 본딩하기 위한 방법에 의해 칩들이 서로 본딩되는, 칩들의 칩 스택.
  14. 칩을 포함하는 반도체 기판(11')으로서, 상기 칩은 청구항 제1항에 따르는 칩을 본딩하기 위한 방법에 의해 반도체 기판(11') 상에 본딩되는 , 반도체 기판(11').
KR1020237008314A 2017-03-02 2017-03-02 칩들을 본딩하기 위한 방법 및 디바이스 KR102624841B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020247000769A KR20240010753A (ko) 2017-03-02 2017-03-02 칩들을 본딩하기 위한 방법 및 디바이스

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020197020905A KR20190119031A (ko) 2017-03-02 2017-03-02 칩들을 본딩하기 위한 방법 및 디바이스
PCT/EP2017/054971 WO2018157937A1 (de) 2017-03-02 2017-03-02 Verfahren und vorrichtung zum bonden von chips

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197020905A Division KR20190119031A (ko) 2017-03-02 2017-03-02 칩들을 본딩하기 위한 방법 및 디바이스

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020247000769A Division KR20240010753A (ko) 2017-03-02 2017-03-02 칩들을 본딩하기 위한 방법 및 디바이스

Publications (2)

Publication Number Publication Date
KR20230042124A true KR20230042124A (ko) 2023-03-27
KR102624841B1 KR102624841B1 (ko) 2024-01-15

Family

ID=58266571

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020237008314A KR102624841B1 (ko) 2017-03-02 2017-03-02 칩들을 본딩하기 위한 방법 및 디바이스
KR1020247000769A KR20240010753A (ko) 2017-03-02 2017-03-02 칩들을 본딩하기 위한 방법 및 디바이스
KR1020197020905A KR20190119031A (ko) 2017-03-02 2017-03-02 칩들을 본딩하기 위한 방법 및 디바이스

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020247000769A KR20240010753A (ko) 2017-03-02 2017-03-02 칩들을 본딩하기 위한 방법 및 디바이스
KR1020197020905A KR20190119031A (ko) 2017-03-02 2017-03-02 칩들을 본딩하기 위한 방법 및 디바이스

Country Status (8)

Country Link
US (3) US11764198B2 (ko)
EP (1) EP3590130A1 (ko)
JP (3) JP7137571B2 (ko)
KR (3) KR102624841B1 (ko)
CN (1) CN110214369A (ko)
SG (1) SG11201906510PA (ko)
TW (3) TWI713159B (ko)
WO (1) WO2018157937A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201906510PA (en) * 2017-03-02 2019-08-27 Ev Group E Thallner Gmbh Method and device for bonding chips
JP7235566B2 (ja) * 2019-04-01 2023-03-08 株式会社ディスコ 積層デバイスチップの製造方法
TW202135276A (zh) 2019-10-29 2021-09-16 日商東京威力科創股份有限公司 附有晶片之基板的製造方法及基板處理裝置
FR3105569B1 (fr) * 2019-12-19 2021-12-17 Commissariat Energie Atomique Procédé de collage de puces à un substrat par collage direct
US11817326B2 (en) * 2020-03-10 2023-11-14 Pyxis Cf Pte. Ltd. Precision reconstruction for panel-level packaging
KR20220065292A (ko) 2020-11-13 2022-05-20 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
TWI765762B (zh) * 2020-12-25 2022-05-21 梭特科技股份有限公司 角落或側邊接觸的無衝擊力固晶方法
WO2023066463A1 (de) * 2021-10-19 2023-04-27 Ev Group E. Thallner Gmbh Verfahren und vorrichtung zum erzeugen und zum bereitstellen von elektronischen bauteilen
US20230260955A1 (en) * 2022-02-11 2023-08-17 Applied Materials, Inc. A procedure to enable die rework for hybrid bonding

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04220169A (ja) * 1990-12-21 1992-08-11 Hitachi Ltd 高純度雰囲気接合方法及び装置
JP2013251405A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法
KR20150006845A (ko) * 2012-04-24 2015-01-19 본드테크 가부시키가이샤 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체
JP2015018897A (ja) * 2013-07-10 2015-01-29 マイクロン テクノロジー， インク． 半導体装置の製造方法
WO2016060274A1 (ja) * 2014-10-17 2016-04-21 ボンドテック株式会社 基板どうしの接合方法、基板接合装置

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3904587A1 (de) * 1989-02-16 1990-08-23 Arnold & Richter Kg Montagekopf fuer handhabungsgeraete
US5799858A (en) * 1995-09-16 1998-09-01 Samsung Aerospace Industries, Ltd. Die bonding device
JP3206486B2 (ja) * 1997-04-08 2001-09-10 松下電器産業株式会社 チップのボンディング装置におけるボンディングヘッド
AT405775B (de) 1998-01-13 1999-11-25 Thallner Erich Verfahren und vorrichtung zum ausgerichteten zusammenführen von scheibenförmigen halbleitersubstraten
TW451372B (en) * 1999-06-17 2001-08-21 Shinkawa Kk Die-holding mechanism, die-packing device and die-bonding device
TWI283906B (en) * 2001-12-21 2007-07-11 Esec Trading Sa Pick-up tool for mounting semiconductor chips
JP4064808B2 (ja) 2001-12-25 2008-03-19 東芝松下ディスプレイテクノロジー株式会社 熱圧着装置及び熱圧着方法
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US7182118B2 (en) * 2003-06-02 2007-02-27 Asm Assembly Automation Ltd. Pick and place assembly for transporting a film of material
US7650688B2 (en) * 2003-12-31 2010-01-26 Chippac, Inc. Bonding tool for mounting semiconductor chips
JP4870557B2 (ja) * 2004-04-08 2012-02-08 パナソニック株式会社 接合方法
US7257887B2 (en) * 2004-06-14 2007-08-21 David Lee Die holding apparatus for bonding systems
EP1815500A2 (en) 2004-10-09 2007-08-08 Applied Microengineering Limited Equipment for wafer bonding
JP4616793B2 (ja) 2006-05-17 2011-01-19 株式会社新川 多段加圧コレット
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
US7790507B2 (en) * 2007-03-24 2010-09-07 Texas Instruments Incorporated Semiconductor die collet and method
JP4341693B2 (ja) 2007-05-16 2009-10-07 ウシオ電機株式会社 Ｌｅｄ素子およびその製造方法
KR101335275B1 (ko) 2007-07-20 2013-11-29 삼성전자주식회사 반도체 칩 본딩 장치
FR2935537B1 (fr) * 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
US20100248424A1 (en) * 2009-03-27 2010-09-30 Intellectual Business Machines Corporation Self-Aligned Chip Stacking
EP2299486B1 (de) * 2009-09-18 2015-02-18 EV Group E. Thallner GmbH Verfahren zum Bonden von Chips auf Wafer
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
US8330245B2 (en) 2010-02-25 2012-12-11 Memc Electronic Materials, Inc. Semiconductor wafers with reduced roll-off and bonded and unbonded SOI structures produced from same
WO2011106624A1 (en) 2010-02-26 2011-09-01 Alliance For Sustainable Energy, Llc Hot wire chemical vapor deposition (hwcvd) with carbide filaments
JP2011192663A (ja) * 2010-03-11 2011-09-29 Tokyo Electron Ltd 実装方法及び実装装置
SG177817A1 (en) 2010-07-19 2012-02-28 Soitec Silicon On Insulator Temporary semiconductor structure bonding methods and related bonded semiconductor structures
US8461017B2 (en) * 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
FR2965398B1 (fr) 2010-09-23 2012-10-12 Soitec Silicon On Insulator Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay
CN108766873B (zh) 2011-01-25 2023-04-07 Ev 集团 E·索尔纳有限责任公司 用于永久接合晶片的方法
CN103460343B (zh) 2011-04-08 2016-04-13 Ev集团E·索尔纳有限责任公司 晶片的永久粘合方法
EP2695183A1 (de) 2011-04-08 2014-02-12 Ev Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
KR101680932B1 (ko) 2011-04-08 2016-11-29 에베 그룹 에. 탈너 게엠베하 웨이퍼를 영구 접합하기 위한 방법
JP5813432B2 (ja) * 2011-09-19 2015-11-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
US8673733B2 (en) * 2011-09-27 2014-03-18 Soitec Methods of transferring layers of material in 3D integration processes and related structures and devices
CN102629604B (zh) * 2012-04-06 2014-09-03 天水华天科技股份有限公司 一种bt基板的悬梁式ic芯片堆叠封装件及其生产方法
US8969200B2 (en) * 2012-04-12 2015-03-03 The Research Foundation Of State University Of New York Apparatus and method for integration of through substrate vias
JP2013243333A (ja) * 2012-04-24 2013-12-05 Tadatomo Suga チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体
US9082808B2 (en) 2012-06-05 2015-07-14 Oracle International Corporation Batch process for three-dimensional integration
CN104488065B (zh) 2012-07-24 2017-09-05 Ev 集团 E·索尔纳有限责任公司 永久结合晶圆的方法及装置
WO2014046052A1 (ja) * 2012-09-23 2014-03-27 国立大学法人東北大学 チップ支持基板、チップ支持方法、三次元集積回路、アセンブリ装置及び三次元集積回路の製造方法
JP6096547B2 (ja) * 2013-03-21 2017-03-15 東京エレクトロン株式会社 プラズマ処理装置及びシャワープレート
US10279575B2 (en) 2013-05-29 2019-05-07 Ev Group E. Thallner Gmbh Device and method for bonding substrates
JP6258479B2 (ja) 2013-06-17 2018-01-10 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 複数の基板を位置合わせする装置及び方法
US9040385B2 (en) 2013-07-24 2015-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for cleaning substrate surface for hybrid bonding
KR101741384B1 (ko) 2013-12-06 2017-05-29 에베 그룹 에. 탈너 게엠베하 기질들을 정렬하기 위한 장치 및 방법
EP2889900B1 (en) * 2013-12-19 2019-11-06 IMEC vzw Method for aligning micro-electronic components using an alignment liquid and electrostatic alignment as well as corresponding assembly of aligned micro-electronic components
FR3016474A1 (fr) 2014-01-14 2015-07-17 Commissariat Energie Atomique Procede de placement et de collage de puces sur un substrat recepteur
US9751257B2 (en) * 2014-06-17 2017-09-05 GM Global Technology Operations LLC Ultrasonic welder clamp
US9842823B2 (en) * 2014-12-29 2017-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Chip-stacking apparatus having a transport device configured to transport a chip onto a substrate
US10163709B2 (en) * 2015-02-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR101559699B1 (ko) * 2015-05-08 2015-10-13 빌트조명(주) 플라즈마 표면처리를 이용한 led 패키지의 제조방법
CN105016632B (zh) * 2015-06-12 2018-10-26 哈尔滨工业大学深圳研究生院 一种低温表面活化直接键合制备石英玻璃毛细管的方法
FR3039700B1 (fr) 2015-07-31 2017-08-11 Commissariat Energie Atomique Procede de collage direct avec auto-alignement par ultrasons
CN105236350B (zh) 2015-10-21 2017-06-20 中国电子科技集团公司第四十九研究所 一种蓝宝石压力敏感芯片的圆片级直接键合方法
WO2017129171A1 (de) * 2016-01-29 2017-08-03 Jenoptik Optical Systems Gmbh Verfahren und vorrichtung zum herauslösen eines mikro-chips aus einem wafer und aufbringen des mikro-chips auf ein substrat
SG11201805655VA (en) 2016-02-16 2018-07-30 Ev Group E Thallner Gmbh Method and device for bonding substrates
KR20230167447A (ko) 2016-03-22 2023-12-08 에베 그룹 에. 탈너 게엠베하 기판을 결합하기 위한 방법 및 장치
US10991609B2 (en) 2016-08-12 2021-04-27 Ev Group E. Thallner Gmbh Method and substrate holder for the controlled bonding of substrates
SG11201906510PA (en) * 2017-03-02 2019-08-27 Ev Group E Thallner Gmbh Method and device for bonding chips
KR102214176B1 (ko) * 2017-03-21 2021-02-09 후지필름 가부시키가이샤 적층 디바이스, 적층체 및 적층 디바이스의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04220169A (ja) * 1990-12-21 1992-08-11 Hitachi Ltd 高純度雰囲気接合方法及び装置
KR20150006845A (ko) * 2012-04-24 2015-01-19 본드테크 가부시키가이샤 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체
JP2013251405A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法
JP2015018897A (ja) * 2013-07-10 2015-01-29 マイクロン テクノロジー， インク． 半導体装置の製造方法
WO2016060274A1 (ja) * 2014-10-17 2016-04-21 ボンドテック株式会社 基板どうしの接合方法、基板接合装置

Also Published As

Publication number Publication date
US20240170474A1 (en) 2024-05-23
TW201842630A (zh) 2018-12-01
KR20190119031A (ko) 2019-10-21
US11990463B2 (en) 2024-05-21
TWI713159B (zh) 2020-12-11
JP7453299B2 (ja) 2024-03-19
TW202121610A (zh) 2021-06-01
TWI797492B (zh) 2023-04-01
TW202324548A (zh) 2023-06-16
JP2022169798A (ja) 2022-11-09
CN110214369A (zh) 2019-09-06
US11764198B2 (en) 2023-09-19
JP7137571B2 (ja) 2022-09-14
EP3590130A1 (de) 2020-01-08
KR20240010753A (ko) 2024-01-24
US20200176437A1 (en) 2020-06-04
WO2018157937A1 (de) 2018-09-07
KR102624841B1 (ko) 2024-01-15
US20210134782A1 (en) 2021-05-06
TW202401595A (zh) 2024-01-01
JP2020509578A (ja) 2020-03-26
SG11201906510PA (en) 2019-08-27
JP2024060010A (ja) 2024-05-01

Similar Documents

Publication Publication Date Title
KR102624841B1 (ko) 칩들을 본딩하기 위한 방법 및 디바이스
US9355881B2 (en) Semiconductor device including a dielectric material
EP3159919B1 (en) A procedure of processing a workpiece and an apparatus designed for the procedure
KR100843217B1 (ko) 웨이퍼 후면 액상접착제 도포를 이용한 반도체 패키지 제조용 인라인 시스템
US6777310B2 (en) Method of fabricating semiconductor devices on a semiconductor wafer using a carrier plate during grinding and dicing steps
WO2018003602A1 (ja) 整列治具、整列方法及び転着方法
JP2015073028A (ja) ウエーハの加工方法
TWI354325B (ko)
US20090251879A1 (en) Die thinning processes and structures
KR20180002513A (ko) 지지체 분리 방법, 및 기판 처리 방법
US20230005792A1 (en) Method of manufacturing chips
WO2021084902A1 (ja) チップ付き基板の製造方法、及び基板処理装置
US11177153B2 (en) Method of debonding work-carrier pair with thin devices
Zoschke et al. Temporary Handling Technology by Polyimide based Adhesive bonding and Laser assisted de-bonding
JP6670190B2 (ja) 支持体分離装置、および支持体分離方法
US7241642B2 (en) Mounting and dicing process for wafers
US10170443B1 (en) Debonding chips from wafer
CN217239420U (zh) 芯片搬运装置及系统
JP2019169686A (ja) 素子チップの製造方法
TWI703626B (zh) 支持體分離裝置及支持體分離方法
JP2023184466A (ja) 基板処理方法および基板処理装置
CN112151446A (zh) 晶圆切割固定方法及其装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant