CN102629604B - 一种bt基板的悬梁式ic芯片堆叠封装件及其生产方法 - Google Patents

一种bt基板的悬梁式ic芯片堆叠封装件及其生产方法 Download PDF

Info

Publication number
CN102629604B
CN102629604B CN201210098857.2A CN201210098857A CN102629604B CN 102629604 B CN102629604 B CN 102629604B CN 201210098857 A CN201210098857 A CN 201210098857A CN 102629604 B CN102629604 B CN 102629604B
Authority
CN
China
Prior art keywords
chip
substrate
bonding
ball
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210098857.2A
Other languages
English (en)
Other versions
CN102629604A (zh
Inventor
朱文辉
慕蔚
郭小伟
李习周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Huatian Technology Xian Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd, Huatian Technology Xian Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN201210098857.2A priority Critical patent/CN102629604B/zh
Publication of CN102629604A publication Critical patent/CN102629604A/zh
Application granted granted Critical
Publication of CN102629604B publication Critical patent/CN102629604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开了一种BT基板的悬梁式IC芯片堆叠封装件及其生产方法，封装件包括粘贴有BT基板的基板载体，基板上堆叠粘贴有至少三层外形尺寸相同的IC芯片，基板载体背面设有基板背面焊盘，基板背面焊盘与基板正面焊盘相连，基板背面焊盘表面依次设有凸点、焊料和锡球，相邻两层IC芯片沿水平方向错位设置，且错位距离相同，并通过键合线相连接，基板上的一层IC芯片通过键合线与基板正面焊盘相连。该堆叠封装件通过晶圆减薄、划片、上芯烘烤、等离子清洗、压焊、塑封及后固化和植球及回流焊等工序制成。本封装件最大限度降低了各层键合线的高度，避免了不同环形层键合线之间的线短路，解决了尺寸相同芯片的堆叠封装及单边焊线问题。

Description

一种BT基板的悬梁式IC芯片堆叠封装件及其生产方法
技术领域
本发明属于电子信息自动化元器件制造技术领域，涉及一种IC芯片堆叠封装件，尤其涉及一种BT基板的悬梁式IC芯片堆叠封装件；本发明还涉及该堆叠封装件的生产方法。
背景技术
随着微型化以及性能提升趋势的不断发展，设计人员不断寻求在尽可能小的空间内获得尽可能高的电气功能和性能。在这一过程中存在的两个关键限制因素通常是集成度和I/O引脚限制。芯片空间和连接限制可从两个不同的层次来解决：第一种方法是通过片芯（或称裸片）层次的工艺尺度缩小来实现更高的集成度；第二种方法是通过堆叠多个片芯，即堆叠式封装或堆叠式电路板来实现更高的集成度。在现有芯片制造技术的基础上，芯片堆叠方式是利用现有技术获得下一代存储器密度的首选方法，并且可以实现不同类型（如数字、模拟、逻辑等）芯片间堆叠封装，实现系统性功能。
随着芯片、晶圆和封装水平的提高，在叠层封装中，低外形丝焊技术（或悬梁式丝焊技术）高度限制及叠层技术构形增加的复杂性对在叠层芯片应用中的丝悍技术提出了一些特殊的挑战。当芯片厚度减小时，不同线环形层之间的间隙相应减少。需要降低较低层的引线键合环形高度，以避免不同环形层之间的线短路。环形顶层也需要保持低位，以消除在模塑化合物外部暴露出焊线的现象。器件最大的环形高度，不应高于保持环形层之间最佳缝隙的芯片厚度。另外，模塑技术叠层芯片封装中线密度和线长度的增加，使模塑叠层封装比传统的单芯片封装更加困难。不同层的引线键合的环形，受到变化的各种牵引力的影响，可形成焊线偏差的各种改变，从而增加了焊线短路的可能性。
发明内容
为了克服上述现有技术中存在的问题，本发明的目的是提供一种BT基板的悬梁式IC芯片堆叠封装件，无翘曲无交丝短路现象，用以解决尺寸大小相同芯片的堆叠封装及单边焊线问题。
本发明的另一目的是提供一种上述堆叠封装件的生产方法。
为实现上述目的，本发明所采用的技术方案是：一种BT基板的悬梁式IC芯片堆叠封装件，包括基板载体，基板载体上粘贴有基板，基板上堆叠粘贴有IC芯片，基板载体背面设有基板背面焊盘，基板背面焊盘与位于基板载体正面的基板正面焊盘相连接，基板背面焊盘表面依次设有凸点和锡球，其特征在于，基板为BT基板， IC芯片至少为三层，相邻的两层IC芯片沿水平方向错位设置，且错位距离相同，所有IC芯片的外形尺寸相同，相邻两层IC芯片通过键合线相连接，粘贴于基板上的一层IC芯片通过第三键合线与基板正面焊盘相连接。
所述相邻两层IC芯片之间的错位距离为0.35mm～2.5mm。
本发明所采用的另一技术方案是：一种BT基板的悬梁式IC芯片堆叠封装件的生产方法，具体按以下步骤进行：
步骤1：晶圆减薄
采用具备精磨、抛光功能的8吋及其以上的超薄芯片减薄机进行晶圆减薄，得到最终厚度为90μm～110μm的用于3层堆叠封装的晶圆和最终厚度为50μm～75μm的用于4层、5层堆叠封装的晶圆；采用具有腐蚀抛光功能的减薄机减薄晶圆，得到背面为镜面抛光效果的最终厚度为35μm～50μm的用于5层以上封装的晶圆； 
步骤2：划片
对步骤1减薄的晶圆进行划片，得到IC芯片；划片过程中采用防碎片软件控制进刀速度≤5～8mm/min；
步骤3：上芯            
在基板上通过绝缘胶粘贴第一个IC芯片，然后根据需要堆叠的层数，在该IC芯片上采用绝缘胶或胶膜片依次堆叠粘贴相应数量的IC芯片，所有IC芯片的外形尺寸相同，在第一个IC芯片上堆叠的所有IC芯片均向同一方向错位设置，相邻两个IC芯片之间的错位距离相同，该错位距离为 0.35 mm～2.5mm；上芯后进行烘烤，烘烤设备和工艺同普通BGA上芯后烘烤； 
步骤4：采用BT基板单芯片封装清洗设备及工艺进行等离子清洗；
步骤5：压焊
用具备100μm以下的低弧度键合机，用金丝或铜丝，从最高层IC芯片开始打线，先压最上层IC芯片焊盘到次上层IC芯片焊盘间焊线，接着在次上层IC芯片的焊点上叠球拱丝拉弧在该芯片相邻的下层芯片焊盘上打线，依次类推，最后从最下层IC芯片焊线上叠球拱丝拉弧到基板焊盘上的焊线，焊线采用BGA弧，形成多层键合线；
或者，用具备100μm以下的低弧度键合机，用金丝或铜丝，从最下层IC芯片开始打线，先压最低层IC芯片焊盘到BT基板焊盘上的焊线，接着在最下层IC芯片焊点上叠球，拱丝拉弧在与最下层IC芯片相邻的第二层IC芯片焊盘上打一球，然后在其上叠球拱丝拉弧下压在与第二层IC芯片相邻的第三层IC芯片焊盘上打一球，依次类推，最后的焊点落在最上层IC芯片的焊盘上；焊线采用BGA弧，形成多层键合线；
步骤6：塑封及后固化
使用全自动包封系统，采用膨胀系数a1＜1、吸水率＜0.25%的环保型材料，应用多段注塑模型软件，调整优化工艺进行塑封及后固化；塑封需满足冲线率＜5%、无离层、翘曲度＜0.1的要求，后固化设备和工艺普通BT基板单芯片封装；
步骤7：植球及回流焊
在基板载体背面的基板背面焊盘上植球，整条基板背面焊盘上植完锡球后，自动检测记录，并送到收料夹；采用同样方法植完本批全部锡球后，送至回流焊的上料机，该上料机依次将植完球的半成品基板放置于回流焊的传递带，送入回流焊炉，按设定的温度曲线预先调好温度，设定进行时间，持续通入一定流量和压力的氮气，进行回流焊；,
植球完成后进行清洗； 
步骤8：使用与普通基板单芯片封装产品打印相同设备和工艺进行打印；
步骤9：切割分离
步骤10：同普通BGA测试、检验、包装、入库，制得BT基板的悬梁式IC芯片堆叠封装件。
本发明封装件中的IC芯片错位堆叠，形成悬梁结构，且只有粘贴于基板上的IC芯片通过键合线与基板焊盘相连，使得各层键合线的高度最大限度降低，避免了不同环形层键合线之间的线短路。同时使得顶层键合线也保持低位，消除了模塑化合物外部暴露出焊线的现象。另外，还避免了不同层的引线键合的环形受变化的各种牵引力的影响，减少了焊线短路的可能性，解决了尺寸相同芯片的堆叠封装及单边焊线问题。
附图说明
图1是本发明堆叠封装件中3层IC芯片堆叠封装的结构示意图。
图2是本发明堆叠封装件中4层IC芯片堆叠封装的结构示意图。
图3是本发明堆叠封装件中5层IC芯片堆叠封装的结构示意图。
图4是本发明堆叠封装件中6层IC芯片堆叠封装的结构示意图。
图中，1.基板载体，2.第一粘片，3.第一IC芯片，4.第二粘片，5.基板，6.第二IC芯片，7.第三粘片，8.第三IC芯片，9.第一键合线，10.第二键合线，11.第三键合线，12.塑封体，13.基板正面焊盘，14.基板背面焊盘，15.凸点，16.锡球，17.焊料，18.第四IC芯片，19.第四粘片，20.第四键合线，21.第五粘片，22.第五IC芯片，23.第五键合线，24.第六键合线，25.第六IC芯片，26.第六粘片。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
本发明悬梁式IC芯片堆叠封装件有3层悬梁式IC芯片堆叠、4层悬梁式IC芯片堆叠、5层悬梁式IC芯片堆叠、5层以上悬梁式IC芯片堆叠等几种封装形式。
如图1所示，本发明堆叠封装件中3层IC芯片堆叠封装的结构，包括基板载体1，基板载体1上粘贴有基板5，基板5采用BT基板；基板5上粘贴有第一IC芯片3，第一IC芯片3通过第一粘片2与基板1粘接，第一IC芯片3上粘贴有第二IC芯片6，第二IC芯片6通过第二粘片4与第一IC芯片3粘接，第二IC芯片6上粘贴有第三IC芯片8，第三IC芯片8通过第三粘片7与第二IC芯片6粘接；第一IC芯片3的外形尺寸、第二IC芯片6的外形尺寸和第三IC芯片8的外形尺寸相同；第一IC芯片3、第二IC芯片6和第三IC芯片8沿水平方向错位设置，形成台阶，该台阶的水平距离a为0.35mm～2.5mm；使得堆叠IC芯片的一侧为台阶结构，另一侧为悬梁结构；基板5上设有基板正面焊盘13，第一IC芯片3通过第三键合线11与基板正面焊盘13相连接，第二IC芯片6通过第二键合线10与第一IC芯片3相连接，第三IC芯片8通过第一键合线9与第二IC芯片6相连接，所有键合线位于IC芯片形成的台阶结构的一侧；基板载体1背面设有基板背面焊盘14，基板背面焊盘14与基板正面焊盘13相连接，基板背面焊盘14的表面设有凸点（UBM）15，凸点15通过焊料17焊接有锡球16；基板1的上面封装有塑封体12；基板1的上面、所有的键合线、所有的IC芯片、所有的粘片胶和基板正面焊盘13均封装于塑封体12内。
3层IC芯片堆叠封装件中的第一粘片2、第一IC芯片3、第二IC芯片6、第二粘片4、第二键合线10、第三粘片7、第三IC芯片8、第一键合线9、第三键合线11、基板背面焊盘14、凸点15、锡球16、焊料17和基板5构成了电路整体。塑封体12对第一IC芯片3、基板正面焊盘13、第二IC芯片6、第三IC芯片8、第一键合线9、第二键合线10和第三键合线11起到保护和支撑作用。
由基板载体1、基板正面焊盘13、第一IC芯片3、第二IC芯片6、第三IC芯片8、第一键合线9、第二键合线10、第三键合线11、基板背面焊盘14、凸点15、锡球16和焊料17构成了3层IC芯片堆叠封装件电路和电源的信号通道。
本发明堆叠封装件中的4层IC芯片堆叠封装件，如图2所示，其结构与图1所示的3层IC芯片堆叠封装的结构基本相同，两者的区别在于：第三IC芯片8上粘贴有第四IC芯片18，第四IC芯片18通过第四粘片19与第三IC芯片8粘接，第四IC芯片18通过第四键合线20与第三IC芯片8相连接；第四IC芯片18与第三IC芯片8错位设置，且错位方向和错位距离均与其它IC芯片的错位方向和错位距离相同；第四IC芯片18的外形尺寸与其它IC芯片的外形尺寸相同。
4层IC芯片堆叠封装件中的第一粘片2、基板正面焊盘13、第一IC芯片3、第二粘片4、第二IC芯片6、第一键合线9、第二键合线10、第三粘片7、第三IC芯片8、第三键合线11、第四粘片19、第四IC芯片18、第四键合线20、基板背面焊盘14、凸点15、锡球16、焊料17和基板5构成了电路整体。
4层IC芯片堆叠封装件中的塑封体12对第一IC芯片3、第二IC芯片6、第三IC芯片8、第四IC芯片18、第一键合线9、基板正面焊盘14、第二键合线10、第三键合线11和第四键合线20起到了保护和支撑作用。
由基板载体1、基板正面焊盘13、第一IC芯片3、第二IC芯片6、第三IC芯片8、第四IC芯片18、第一键合线9、第二键合线10、第三键合线11、第四键合线20基板背面焊盘14、凸点15、锡球16和焊料17构成了4层IC芯片堆叠封装件电路和电源的信号通道。
本发明堆叠封装件中的5层IC芯片堆叠封装件，如图3所示，其结构与图2所示的4层IC芯片堆叠封装的结构基本相同，两者的区别在于：第四IC芯片18上粘贴有第五IC芯片22，第五IC芯片22通过第五粘片21与第四IC芯片18粘接，第五IC芯片22通过第五键合线23与第四IC芯片18相连接；第五IC芯片22与第四IC芯片18错位设置，且错位方向和错位距离均与其它IC芯片的错位方向和错位距离相同；第五IC芯片22的外形尺寸与其它IC芯片的外形尺寸相同。
5层IC芯片堆叠封装件中的第一粘片2、第一IC芯片3、基板正面焊盘13、第二粘片4、第二IC芯片6、第二键合线10、第三粘片7、第三IC芯片8、第三键合线11、第四粘片19、第四IC芯片18、第四键合线20、第五粘片21、第五IC芯片22、第五键合线23、第一键合线9、基板背面焊盘14、凸点15、锡球16、焊料17和基板5构成了电路整体。
5层IC芯片堆叠封装件中的塑封体12对第一IC芯片3、第二IC芯片6、第三IC芯片8、第四IC芯片18、第五IC芯片22、第一键合线9、第二键合线10、第三键合线11、第四键合线20、第五键合线23和基板正面焊盘13，起到了保护和支撑作用。
由基板载体1、基板正面焊盘13、第一IC芯片3、第二IC芯片6、第三IC芯片8、第四IC芯片18、第五IC芯片22、第一键合线9、第二键合线10、第三键合线11、第四键合线20、第五键合线23、基板背面焊盘14、凸点15、焊料17和锡球16构成了5层IC芯片堆叠封装件电路和电源的信号通道。
如图4所示，本发明堆叠封装件中的6层IC芯片堆叠封装件，其结构与图3所示的5层IC芯片堆叠封装的结构基本相同，两者的区别在于：第五IC芯片22上粘贴有第六IC芯片25，第六IC芯片25通过第六粘片26与第五IC芯片22相粘接，第六IC芯片25通过第六键合线24与第五IC芯片22相连接，第六IC芯片25与第五IC芯片22错位设置，且错位方向和错位距离均与其它IC芯片的错位方向和错位距离相同；第六IC芯片25的外形尺寸与其它IC芯片的外形尺寸相同。
6层IC芯片堆叠封装件中的第一粘片2、第一IC芯片3、基板正面焊盘13、第二粘片4、第二IC芯片6、第二键合线10、第三粘片7、第三IC芯片8、第三键合线11、第四粘片19、第四IC芯片18、第四键合线20、第五粘片21、第五IC芯片22、第五键合线23、第六粘片26、第六IC芯片25、第六键合线24、第一键合线9、基板背面焊盘14、凸点15、焊料17、锡球16和基板5构成了电路整体。
6层IC芯片堆叠封装件中的塑封体12对第一IC芯片3、第二IC芯片6、第三IC芯片8、第四IC芯片18、第五IC芯片22、第六IC芯片25、第一键合线9、第二键合线10、第三键合线11、第四键合线20、第五键合线23、第六键合线25、基板正面焊盘13等起到了保护和支撑作用。
由基板载体1、基板正面焊盘13、第一IC芯片3、第二IC芯片6、第三IC芯片8、第四IC芯片18、第五IC芯片22、第六IC芯片25、第一键合线9、第二键合线10、第三键合线11、第四键合线20、第五键合线23、第六键合线25、基板背面焊盘14、凸点15、焊料17和锡球16构成了6层IC芯片堆叠封装电路和电源的信号通道。
第一粘片2采用绝缘胶。第二粘片4、第三粘片7、第四粘片19、第五粘片21和第六粘片26采用绝缘胶或胶膜片。使用时，第二粘片4、第三粘片7、第四粘片19、第五粘片21和第六粘片26同时采用绝缘胶；或者第二粘片4、第三粘片7、第四粘片19、第五粘片21和第六粘片26同时采用胶膜片。
本发明悬梁式IC芯片堆叠封装件的工艺流程如下：
1）3层悬梁式IC芯片堆叠封装
减薄—划片—第一次上芯—第二次上芯—第三次上芯及烘烤—等离子清洗—压焊—塑封及后固化—植球及回流焊—清洗—打印—切割分离—测试—检验—包装—入库。
2）4层悬梁式IC芯片堆叠封装
减薄—划片—第一次上芯—第二次上芯—第三次上芯—第四次上芯及烘烤—等离子清洗—压焊—塑封及后固化—植球及回流焊—清洗—打印—切割分离—测试—检验—包装—入库。
3）5层悬梁式IC芯片堆叠封装
减薄—划片—第一次上芯—第二次上芯—第三次上芯—四次上芯—第五次上芯及烘烤—等离子清洗—压焊—塑封及后固化—植球及回流焊—清洗—打印—切割分离—测试—检验—包装—入库。
4）6层悬梁式IC芯片堆叠封装
减薄—划片—第一次上芯—第二次上芯—第三次上芯—第四次上芯—第五次上芯—第六次上芯及烘烤—等离子清洗—压焊—塑封及后固化—植球及回流焊—清洗—打印—切割分离—测试—检验—包装—入库。
六层以上悬梁式IC芯片堆叠封装时，每增加一层IC芯片就增加一次上芯工序，并在最后一次上芯后进行烘烤，其余工序按6层悬梁式IC芯片堆叠封装流程进行。
本发明还提供了一种上述悬梁式IC芯片堆叠封装件的生产方法，具体按以下步骤进行：
步骤1：晶圆减薄
采用具备精磨、抛光功能的8吋及其以上的超薄芯片减薄机进行晶圆减薄，得到最终厚度为90～110μm的用于3层堆叠封装的晶圆和最终厚度为50～75μm的用于4层、5层堆叠封装的晶圆；采用具有腐蚀抛光功能的减薄机减薄晶圆，得到背面为镜面抛光效果的最终厚度为35～50μm的用于5层以上封装的晶圆；晶圆减薄过程中，晶圆的粗磨范围从原始晶圆厚度+胶膜厚度到晶圆最终厚度+65μm+胶膜厚度，粗磨速度：3层堆叠封装为50～120μm/min，3层以上堆叠封装为40～100μm/min；细磨范围从晶圆最终厚度+65μm+胶膜厚度到晶圆最终厚度+胶膜厚度+5μm，细磨速度为11～14μm/min；抛光范围从晶圆最终厚度+胶膜厚度+5μm到晶圆最终厚度+胶膜厚度，抛光速度为0.025～0.035μm/s。
晶圆减薄技术在叠层式芯片封装技术方面至关重要，因为它降低了封装贴装高度，芯片叠加而不增加叠层式芯片系统的总高度。由于本封装件是多层悬梁式芯片堆叠封装，芯片厚度要求在35μm～110μm，属于超薄芯片减薄，而且晶圆尺寸为8英寸及其以上，以12英寸为主。因此，减薄工艺的挑战性很强，工艺难度较大，特别是12英寸晶圆，75μm薄如纸，对设备和工艺要求较高。一般选择具备精磨、抛光功能的8吋及其以上的超薄芯片减薄机如PRG300R，全自动贴膜揭膜机如DR3000Ⅲ等，细磨、抛光厚度比平常增加了15μm，目的是为了减少研磨损伤层；
步骤2：划片
对步骤1减薄的晶圆进行划片，得到IC芯片；划片过程中采用防碎片软件控制进刀速度≤5～8mm/min；
超薄型晶圆划片主要是要能够预防裂纹和碎片，采用A-WD-300TXB或DAD3350划片机。
步骤3：上芯            
在基板5上通过绝缘胶粘贴一个IC芯片，然后根据需要堆叠的层数，在该IC芯片上采用绝缘胶或胶膜片依次堆叠粘贴相应数量的IC芯片，所有IC芯片的外形尺寸相同，在第一个IC芯片上堆叠的所有IC芯片均向同一方向错位设置，相邻两个IC芯片之间的错位距离相同，该错位距离为 0.35～2.5mm；全部上芯后烘烤3小时，其烘烤设备和工艺同普通BGA上芯后烘烤，但工艺根据粘片材料和堆叠层数进行调整，即采用绝缘胶作为粘贴材料时，烘烤温度是175℃；采用胶膜片作为粘贴材料时，烤温度是150℃；
由于是堆叠封装，采用绝缘胶和胶膜片两种材料，因此需要粘片胶和胶膜片两种材料的粘片机。悬梁式芯片堆叠封装上芯的特点是多层芯片分别上芯，一次烘烤，并且下层芯片表面留出0.35mm～2.5mm（即a尺寸）,上层芯片右端悬空0.35mm～2.5mm（即a尺寸）。一般第一层使用绝缘胶粘片，第二层及其以上使用绝缘胶或胶膜片粘片，采用绝缘件粘贴时，相邻两层IC芯片之间所用绝缘胶的量保证覆盖两层IC芯片之间接触的部位胶层厚度均匀，不向外溢出（一旦溢出既影响焊线，又造成芯片背面和基板污染，致使塑封料与粘片胶结合不好容易产生离层）。烘烤时所用的烘烤设备和工艺同普通BGA上芯后烘烤，但工艺根据粘片材料和堆叠层数进行调整。
步骤4：等离子清洗
采用BT基板单芯片封装清洗设备及工艺进行等离子清洗；
步骤5：压焊
用具备100μm以下的低弧度键合机，用金丝或铜丝，从最高层IC芯片开始打线，先压最上层IC芯片焊盘到次上层IC芯片焊盘间焊线，接着在次上层IC芯片的焊点上叠球拱丝拉弧在该芯片相邻的下层芯片焊盘上打线，依次类推，最后从最下层IC芯片焊线上叠球拱丝拉弧到基板焊盘上的焊线，焊线基本上采用BGA弧（高低弧）；形成多层键合线，最上层键合线的弧高为80μm～100μm，其余每层键合线的弧高为70μm～90μm，避免线与线之间交线短路或焊点脱落；
或者，用具备100μm以下的低弧度键合机，用金丝或铜丝，从最下层IC芯片开始打线，先压最低层IC芯片焊盘到BT基板焊盘上的焊线，接着在最下层IC芯片焊点上叠球，拱丝拉弧在与最下层IC芯片相邻的第二层IC芯片焊盘上打一球，然后在其上叠球拱丝拉弧下压在与第二层IC芯片相邻的第三层IC芯片焊盘上打一球，依次类推，最后的焊点落在最上层IC芯片的焊盘上；焊线基本上采用BGA弧（高低弧）；形成多层键合线，最上层键合线的弧高为80μm～100μm，其余每层键合线的弧高为70μm～90μm，避免线与线之间交线短路或焊点脱落；
步骤6：塑封及后固化
使用全自动包封系统，采用低应力（膨胀系数a1＜1）、低吸水率（吸水率＜0.25%）的环保型材料，应用本申请人开发的多段注塑模型软件（软件登记号：0276826）控制，调整优化工艺进行塑封及后固化；塑封工艺参数：模温165℃～185℃，合模压力85kgf/cm2～125kgf/cm2，注塑压力38kgf/cm2～46kgf/cm2，塑封需满足冲线率＜5%、无离层、翘曲度＜0.1的要求，后固化设备和工艺普通BT基板单芯片封装；
步骤7：植球及回流焊
在基板载体1的背面植球，植球流程为：回流焊炉炉温检测—植球—植球及检查—回流焊—水清洗—锡球推力检测—离子及深度测试—转序。具体是：采用Au800植球机、WF-6400助焊剂和直径Φ35mm的M705锡球，先在基板背面焊盘14上印刷助焊剂，在基板背面焊盘14上形成焊料17，将M705锡球对准放置在焊料17上，成为锡球16；在整条基板背面焊盘14上植完锡球16后，先自动检测记录，然后送到收料夹；采用上述同样方法，植完本批全部锡球16后，送至回流焊的上料机，该上料机依次将植完球的半成品基板放置于回流焊的传递带，送入PrRMAX100N回流焊炉，按设定的温度曲线预先调好温度（8温区，120℃～255℃，每20℃一个温区，4、5区为180℃），设定进行时间（回流焊炉长4.5～4.6m， 传送带速度0.71～0.84 m/min），持续通入一定流量和压力的氮气（氮气压力0.14Mpa～0.16 Mpa，氮气流量：260～280L/min。）进行回流焊，利用锡球16在高温下的自动复位效应，使锡球16、焊料17和基板背面焊盘14紧密结合在一起，满足锡球的剪切力要求；持续通入氮气保护防止氧化，保证良好的可靠性。
植球及回流焊是基板封装区别于框架（LF）封装的主要特征及其主要工序。其质量的好坏不仅决定了产品的最终成品率，而且对产品的可靠性和整机装配的可靠性起到主要作用。因而在植球时需进行：来料检验及控制，植球夹具清洗检查，回流焊炉温度曲线固定及检测，锡球推力检测，水清洗温度、电阻率检测，离子污染度检测等。
植球工艺参数如下：
捡助焊剂动作
Z轴下降速度：        140～160mm/s；
Z轴下降后与助焊剂保持接触时间：70～90ms；
助焊剂放置动作 
 Z轴下降后与基板保持接触时间： 140～160ms；
启程            0.37～0.49mm；
Z轴与基板分离时间：    370～430ms
植球    
Z轴下降速度：         140～160mm/s
捡球动作
Z轴下降时间：80～120ms；      Z轴下降后捡球时间： 270～330ms；    
真空开启延时时间：45～55ms；  真空持续时间：      370～430ms；
真空破坏延时开启时间： 80～120ms；
真空破坏持续时间：     170～230ms；
铺球振荡开启延时：   80～120ms；铺球振荡持续时间：170～230ms；
锡球放置动作
Z轴下降时间： 80～120ms；  Z轴与基板接触时间：470～530ms；
Z轴放置锡球振荡开启延时时间：0～120ms； 
Z轴放置锡球振荡持续时间：    0～120ms；
真空破坏延时开启时间80～120ms；真空破坏持续时间：80～120ms；
Z轴与基板分离距离(mm)：  0.0； Z轴与基板分离所用时间：  0 ms； 
振荡延时开启时间：   135～165ms；振荡延时持续时间：80～120ms；
植球完成后使用BL-370水清洗机进行清洗，清洗时：传送带速度为0.45±0.05m/min，三槽清洗液温度为45±5℃，清洗水压为3.1kg～3.5kg，风干温度为60℃；
步骤8：打印
采用基板专用的打印夹具，使锡球不受擦伤，其使用的设备和工艺同普通基板单芯片封装产品打印；
    步骤9：切割分离
采用专用基板切割夹具和DAD3350切割系统，控制切割槽宽、槽深、进刀尺寸，防止裂片；
步骤10：测试、检测、包装、入库
同普通BGA测试、检验、包装、入库，制得BT基板的悬梁式IC芯片堆叠封装件。
本封装件是芯片多层堆叠封装，是在BT基板上实现多层悬梁式IC芯片堆叠封装。其特点是所有IC芯片的大小相同，并且上层芯片向右移动，使下层芯片表面留出0.35～2.5mm的距离，使得上层芯片右端悬空0.35～2.5mm，堆叠的IC芯片呈悬梁式结构。
通过胶量控制术控制点胶量不影响下层打线和防止胶溢出，并且采用多次上芯、一次烘烤和一次焊线。上层芯片采用绝缘胶和胶膜片两种方式粘片，打线方式是下层芯片焊线堆叠在上层焊点上面或上层焊点堆叠在下层焊点上，只有第一层芯片的焊盘直接和基板上的焊线相连，采用悬梁式丝焊技术。塑封采用QFN防翘曲模型软件和多段注塑模型软件控制塑封工艺过程，调整优化塑封工艺参数，实现多层悬梁式IC芯片堆叠无翘曲无交丝短路封装。
实施例1
采用具备精磨、抛光功能的8吋及其以上的超薄芯片减薄机进行晶圆减薄，得到最终厚度为90μm的晶圆，减薄过程中，晶圆的粗磨范围从原始晶圆厚度+胶膜厚度到155μm+胶膜厚度，粗磨速度为50μm/min；细磨范围从155μm+胶膜厚度到95μm +胶膜厚度，细磨速度为11μm/min；抛光范围从95μm +胶膜厚度到90μm +胶膜厚度，抛光速度为0.025μm/s。
采用A-WD-300TXB划片机对减薄的晶圆进行划片，得到IC芯片；划片过程中采用防碎片软件控制进刀速度≤5mm/min；在基板上通过绝缘胶粘贴一个IC芯片，然后采用绝缘胶在该IC芯片上堆叠两层IC芯片，相邻两IC芯片之间所用的绝缘胶的量保证覆盖两层IC芯片之间接触的部位胶层厚度均匀，不向外溢出，在第一个IC芯片上堆叠的两层IC芯片均向同一方向错位设置，包括第一个IC芯片在内的相邻两个IC芯片之间的错位距离均为 0.35mm；上芯后，在175℃的温度下烘烤3小时，所用烘烤设备和其它烘烤工艺同普通BGA上芯后的烘烤；采用BT基板单芯片封装清洗设备及工艺进行等离子清洗；用具备100μm以下的低弧度键合机，用金丝从最高层IC芯片开始打线，先压最上层IC芯片焊盘到次上层IC芯片焊盘间焊线，接着在次上层IC芯片的焊点上叠球拱丝拉弧在该芯片相邻的下层芯片焊盘上打线，依次类推，最后从最下层IC芯片焊线上叠球拱丝拉弧到基板焊盘上的焊线，焊线采用BGA弧；形成多层键合线，最上层键合线的弧高为80μm，其余每层键合线的弧高为70μm，避免线与线之间交线短路或焊点脱落；使用全自动包封系统，采用膨胀系数a1＜1、吸水率＜0.25%的环保型材料，应用多段注塑模型软件控制调整优化工艺进行塑封及后固化；塑封时的模温165℃、合模压力85kgf/cm2、注塑压力38kgf/cm2，塑封需满足冲线率＜5%、无离层、翘曲度＜0.1的要求，后固化设备和工艺普通BT基板单芯片封装；采用Au800植球机，在基板背面焊盘上印刷助焊剂WF-6400，形成焊料，将直径Φ35mm的M705锡球对准放置在焊料上，在整条基板背面焊盘上植完锡球后，自动检测记录，然后送到收料夹；采用上述同样方法，植完本批全部锡球后，送至回流焊的上料机，该上料机依次将植完球的半成品基板放置于回流焊的传递带，送入回流焊炉，按设定的温度曲线预先调好温度，设定进行时间，氮气流量/压力，利用锡球在高温下的自动复位效应，使锡球、焊料和焊盘紧密结合在一起，满足锡球剪切力要求，持续的N2保护防止氧化，保证良好的可靠性。
植球工艺参数如下：
点助焊剂；
捡助焊剂动作   
Z轴下降速度          140mm/s；
Z轴下降后与助焊剂保持接触时间：70ms；
助焊剂放置动作                 
Z轴下降速度：         160ms；
启程：                 0.37mm；
Z轴与基板分离时间：   370ms
植球     
Z轴下降速度：    140mm/s
捡球动作
Z轴下降时间：   80ms；  Z轴下降后捡球时间： 270ms；    
真空开启延时时间：45ms；真空持续时间：370ms；
真空破坏延时开启时间：80ms；真空破坏持续时间： 170ms；
铺球振荡开启延时：80ms；铺球振荡持续时间：170ms；
锡球放置动作 
Z轴下降时间： 80ms；    Z轴与基板接触时间：470ms；
Z轴放置锡球振荡开启延时时间： 80ms；
Z轴放置锡球振荡持续时间：     80ms；
真空破坏延时开启时间：80ms；真空破坏持续时间：70ms；
Z轴与基板分离距离(mm) ：0；    Z轴与基板分离所用时间(ms)：0； 
振荡延时开启时间：43ms；振荡延时持续时间：135 ms；
植球完成后使用BL-370水清洗机进行清洗，清洗时：传送带速度为0.45m/min，三槽清洗液温度为45℃，清洗水压为3.1kg，风干温度为60℃；使用同普通基板单芯片封装产品打印的设备和工艺进行打印，打印过程中防止锡球不受擦伤；采用专用基板切割夹具和DAD3350切割系统，进行切割分离；然后测试、检验、包装、入库，制得BT基板的悬梁式3层IC芯片堆叠封装件。
实施例2
采用具备精磨、抛光功能的8吋及其以上的超薄芯片减薄机进行晶圆减薄，得到最终厚度为110μm的晶圆，减薄过程中，晶圆的粗磨范围从原始晶圆厚度+胶膜厚度到175μm+胶膜厚度，粗磨速度为85μm/min，细磨范围从175μm+胶膜厚度到115μm +胶膜厚度，细磨速度为12μm/min；抛光范围从115μm +胶膜厚度到110μm +胶膜厚度，抛光速度为0.035μm/s。
采用DAD3350划片机对减薄的晶圆进行划片，得到IC芯片；划片时采用防碎片软件控制进刀速度≤6.5mm/min；在基板上通过绝缘胶粘贴一个IC芯片，然后采用胶膜片在该IC芯片上堆叠粘贴两层IC芯片，该两层IC芯片均向同一方向错位设置，包括第一个IC芯片在内的相邻两个IC芯片之间的错位距离均为2.5mm；上芯后在150℃的温度下烘烤3小时，所用烘烤设备和其它烘烤工艺同普通BGA上芯后烘烤，采用BT基板单芯片封装清洗设备及工艺进行等离子清洗；用具备100μm以下的低弧度键合机，用金丝从最高层IC芯片开始打线，先压最上层IC芯片焊盘到次上层IC芯片焊盘间焊线，接着在次上层IC芯片的焊点上叠球拱丝拉弧在该芯片相邻的下层芯片焊盘上打线，依次类推，最后从最下层IC芯片焊线上叠球拱丝拉弧到基板焊盘上的焊线，焊线采用BGA弧；形成多层键合线，最上层键合线的弧高为90μm，其余每层键合线的弧高为90μm，避免线与线之间交线短路或焊点脱落；使用全自动包封系统，膨胀系数a1＜1、吸水率＜0.25%的环保型材料，应用多段注塑模型软件控制调整优化工艺进行塑封及后固化；塑封时的模温175℃、合模压力125kgf/cm2、注塑压力42kgf/cm2，塑封需满足冲线率＜5%、无离层、翘曲度＜0.1的要求，后固化设备和工艺普通BT基板单芯片封装。采用Au800植球机将WF-6400助焊剂印刷在基板背面焊盘上，将直径Φ35mm的M705锡球对准放置在焊料上，在整条基板背面焊盘上植完锡球后，自动检测记录，送到收料夹；采用上述同样方法，植完本批全部锡球后，送至回流焊的上料机，该上料机依次将植完球的半成品基板放置于回流焊的传递带，送入PrRMAX100N回流焊炉，按设定的温度曲线预先调好温度（8温区，120℃～255℃，每20℃一个温区，4、5区为180℃），设定进行时间（回流焊炉长4.6m，传送带速度0.71 m/min），持续通入一定流量和压力的氮气（氮气压力0.14Mpa，氮气流量260L/min），利用锡球在高温下的自动复位效应，使锡球、焊料和焊盘紧密结合在一起，满足锡球剪切力要求，持续的N2保护防止氧化，保证良好的可靠性。植球完成后使用BL-370水清洗机进行清洗，清洗时：传送带速度为0.50m/min，三槽清洗液温度为40℃，清洗水压为3.3kg，风干温度为60℃；使用普通基板单芯片封装产品打印的设备和工艺进行打印，使锡球不受擦伤；采用专用基板切割夹具和DAD3350切割系统进行切割分离，之后测试、检测、包装、入库，制得BT基板的悬梁式3层IC芯片堆叠封装件。
实施例3
采用具备精磨、抛光功能的8吋及其以上的超薄芯片减薄机进行晶圆减薄，得到最终厚度为100μm的晶圆：减薄时，晶圆的粗磨范围从原始晶圆厚度+胶膜厚度到165μm+胶膜厚度，粗磨速度为120μm/min，细磨范围从165μm+胶膜厚度到105μm +胶膜厚度，细磨速度为13μm/min；抛光范围从105μm+胶膜厚度到100μm +胶膜厚度，细磨速度为0.025μm/s；
采用A-WD-300TXB划片机对减薄的晶圆进行划片，得到IC芯片；划片过程中采用防碎片软件控制进刀速度≤8mm/min；在基板上通过绝缘胶粘贴一个IC芯片，然后采用绝缘胶在该IC芯片上堆叠粘贴两层IC芯片，堆叠的该两层IC芯片均向同一方向错位设置，包括第一个IC芯片在内的相邻两个IC芯片之间的错位距离均为 1.43mm；上芯后在175℃的温度下烘烤3小时，所用烘烤设备和其它工艺同普通BGA上芯后烘烤，采用BT基板单芯片封装清洗设备及工艺进行等离子清洗；用具备100μm以下的低弧度键合机，用金丝从最下层IC芯片开始打线，先压最低层IC芯片焊盘到BT基板焊盘上的焊线，接着在最下层IC芯片焊点上叠球，拱丝拉弧在与最下层IC芯片相邻的第二层IC芯片焊盘上打一球，然后在其上叠球拱丝拉弧下压在与第二层IC芯片相邻的第三层IC芯片焊盘上打一球，依次类推，最后的焊点落在最上层IC芯片的焊盘上；焊线采用BGA弧；形成多层键合线，最上层键合线的弧高为100μm，其余每层键合线的弧高为80μm，避免线与线之间交线短路或焊点脱落；使用全自动包封系统，采用膨胀系数a1＜1、吸水率＜0.25%的环保型材料，应用多段注塑模型软件控制调整优化工艺进行塑封及后固化；塑封时的模温185℃，合模压力105kgf/cm2，注塑压力46kgf/cm2，塑封需满足冲线率＜5%、无离层、翘曲度＜0.1的要求，后固化设备和工艺普通BT基板单芯片封装；采用Au800植球机在基板背面焊盘上印刷WF-6400助焊剂，将直径Φ35mm的M705锡球对准放置在焊料上；在整条基板背面焊盘上植完锡球后，自动检测记录，送到收料夹；采用上述同样方法，植完本批全部锡球后，送至回流焊的上料机，该上料机依次将植完球的半成品基板放置于回流焊的传递带，送入回流焊炉，按设定的温度曲线预先调好温度（8温区，120℃～255℃，每20℃一个温区，4、5区为180℃），设定进行时间(炉长4.6m, 传送带速度：0.78 m/min)，持续通入一定流量和压力的氮气（氮气压力0.15 Mpa，氮气流量70L/min），利用锡球在高温下的自动复位效应，使锡球、焊料和焊盘紧密结合在一起，满足锡球剪切力要求，持续的N2保护防止氧化，保证良好的可靠性。植球完成后使用BL-370水清洗机进行清洗，清洗时：传送带速度为0.40m/min，三槽清洗液温度为50℃，清洗水压为3.5kg，风干温度为60℃；采用普通基板单芯片封装产品打印设备和工艺进行打印，使锡球不受擦伤；采用专用基板切割夹具和DAD3350切割系统，进行切割分离，之后进行测试、检测、包装、入库，制得BT基板的悬梁式3层IC芯片堆叠封装件。
实施例4
采用具备精磨、抛光功能的8吋及其以上的超薄芯片减薄机进行晶圆减薄，得到最终厚度为50μm的晶圆：减薄过程中，晶圆的粗磨范围从原始晶圆厚度+胶膜厚度到115μm+胶膜厚度，粗磨速度为40μm/min，细磨范围从115μm+胶膜厚度到55μm +胶膜厚度；细磨速度为14μm/min；抛光范围从55μm +胶膜厚度到50μm +胶膜厚度，抛光速度为0.025μm/s；
采用DAD3350划片机对减薄的晶圆进行划片，得到IC芯片；划片过程中采用防碎片软件控制进刀速度≤6mm/min；在基板上通过绝缘胶粘贴一个IC芯片，然后采用胶膜片在该IC芯片上堆叠粘贴3层IC芯片，在第一个IC芯片上堆叠的3层IC芯片均向同一方向错位设置，包括第一个IC芯片在内的相邻两个IC芯片之间的错位距离均为 2mm；上芯后在150℃的温度下烘烤3小时，所用烘烤设备和其它烘烤工艺同普通BGA上芯后烘烤；采用BT基板单芯片封装清洗设备及工艺进行等离子清洗；用具备100μm以下的低弧度键合机，用铜丝从最下层IC芯片开始打线，先压最低层IC芯片焊盘到BT基板焊盘上的焊线，接着在最下层IC芯片焊点上叠球，拱丝拉弧在与最下层IC芯片相邻的第二层IC芯片焊盘上打一球，然后在其上叠球拱丝拉弧下压在与第二层IC芯片相邻的第三层IC芯片焊盘上打一球，依次类推，最后的焊点落在最上层IC芯片的焊盘上；焊线采用BGA弧；形成多层键合线，最上层键合线的弧高为85μm，其余每层键合线的弧高为75μm，避免线与线之间交线短路或焊点脱落；采用与实施例1相同的方法制得BT基板的悬梁式4层IC芯片堆叠封装件。
实施例5
采用具备精磨、抛光功能的8吋及其以上的超薄芯片减薄机进行晶圆减薄，得到最终厚度为75μm的晶圆，减薄过程中，晶圆的粗磨范围从原始晶圆厚度+胶膜厚度到140μm+胶膜厚度，粗磨速度为100μm/min；细磨范围从140μm+胶膜厚度到80μm +胶膜厚度，细磨速度为11μm/min；抛光范围从80μm +胶膜厚度到75μm +胶膜厚度，抛光速度为0.035μm/s；
采用A-WD-300TXB划片机对减薄的晶圆进行划片，得到IC芯片；划片过程中采用防碎片软件控制进刀速度≤7mm/min；在基板上通过绝缘胶粘贴一个IC芯片，然后采用绝缘胶在该IC芯片上堆叠粘贴4层IC芯片，在第一个IC芯片上堆叠的4层IC芯片均向同一方向错位设置，包括第一个IC芯片在内的相邻两个IC芯片之间的错位距离均为 0.5mm；上芯后在175℃的温度下烘烤3小时，采用BT基板单芯片封装清洗设备及工艺进行等离子清洗；用具备100μm以下的低弧度键合机，用金丝或铜丝，从最下层IC芯片开始打线，先压最低层IC芯片焊盘到BT基板焊盘上的焊线，接着在最下层IC芯片焊点上叠球，拱丝拉弧在与最下层IC芯片相邻的第二层IC芯片焊盘上打一球，然后在其上叠球拱丝拉弧下压在与第二层IC芯片相邻的第三层IC芯片焊盘上打一球，依次类推，最后的焊点落在最上层IC芯片的焊盘上；焊线基本上采用BGA弧（高低弧）；形成多层键合线，最上层键合线的弧高为95μm，其余每层键合线的弧高为85μm，避免线与线之间交线短路或焊点脱落；然后采用实施例2的方法制得BT基板的悬梁式5层IC芯片堆叠封装件。
实施例6
采用具备精磨、抛光功能的8吋及其以上的超薄芯片减薄机进行晶圆减薄，得到最终厚度为63μm的晶圆，晶圆的粗磨范围从原始晶圆+胶膜厚度到128μm+胶膜厚度，粗磨速度为70μm/min；细磨范围从128μm+胶膜厚度到68μm +胶膜厚度，细磨速度为14μm/min；抛光范围从68μm+胶膜厚度到63μm +胶膜厚度，抛光速度为0.025μm/s；
对减薄的晶圆进行划片，得到IC芯片；划片过程中采用防碎片软件控制进刀速度≤7.5mm/min；在基板上通过绝缘胶粘贴一个IC芯片，然后采用胶膜片在该IC芯片上堆叠粘贴3层IC芯片，在第一个IC芯片上堆叠3层IC芯片均向同一方向错位设置，包括第一个IC芯片在内的相邻两个IC芯片之间的错位距离均为1mm；上芯后在150℃的温度下烘烤3小时；之后采用实施例3的方法制得BT基板的悬梁式4层IC芯片堆叠封装件。
实施例7
采用具备精磨、抛光功能的8吋及其以上的超薄芯片减薄机进行晶圆减薄，得到最终厚度为35μm的晶圆：减薄过程中，晶圆的粗磨范围从原始晶圆厚度+胶膜厚度到100μm+胶膜厚度，粗磨速度为50μm/min；细磨范围从100μm+胶膜厚度到40μm +胶膜厚度，细磨速度为12μm/min；抛光范围从40μm +胶膜厚度到35μm +胶膜厚度，抛光速度为0.035μm/s；
对薄的晶圆进行划片，得到IC芯片；划片过程中采用防碎片软件控制进刀速度≤8mm/min；在基板上通过绝缘胶粘贴一个IC芯片，然后采用绝缘胶在该IC芯片上堆叠粘贴5层IC芯片，在第一个IC芯片上堆叠的5层IC芯片均向同一方向错位设置，包括第一个IC芯片在内的相邻两个IC芯片之间的错位距离均为2.2mm；上芯后在175℃的温度下烘烤3小时；之后采用实施例3的方法制得BT基板的悬梁式6层IC芯片堆叠封装件。
实施例8
采用具备精磨、抛光功能的8吋及其以上的超薄芯片减薄机进行晶圆减薄，得到最终厚度为50μm的晶圆；减薄过程中，晶圆的粗磨范围从原始晶圆厚度+胶膜厚度到115μm+胶膜厚度，粗磨速度为90μm/min；细磨范围从115μm+胶膜厚度到55μm +胶膜厚度，细磨速度为13μm/min；抛光范围从55μm+胶膜厚度到50μm +胶膜厚度，抛光速度为0.03μm/s;
对减薄的晶圆进行划片，得到IC芯片；划片过程中采用防碎片软件控制进刀速度≤5mm/min；在基板上通过绝缘胶粘贴一个IC芯片，然后采用胶膜片在该IC芯片上堆叠粘贴6层IC芯片，在第一个IC芯片上堆叠的所有IC芯片均向同一方向错位设置，包括第一个IC芯片在内的相邻两个IC芯片之间的错位距离均为 0.55mm；上芯后在150℃的温度下烘烤3小时；之后按实施例1的方法制得BT基板的悬梁式7层IC芯片堆叠封装件。
实施例9
采用具备精磨、抛光功能的8吋及其以上的超薄芯片减薄机进行晶圆减薄，得到最终厚度为43μm的晶圆；减薄过程中，晶圆的粗磨范围从原始晶圆厚度+胶膜厚度到108μm+胶膜厚度，粗磨速度为80μm/min；细磨范围从108μm+胶膜厚度到48μm +胶膜厚度，细磨速度为14μm/min；抛光范围从48μm+胶膜厚度到43μm +胶膜厚度，抛光速度为0.025μm/s；
对减薄的晶圆进行划片，得到IC芯片；划片过程中采用防碎片软件控制进刀速度≤5.5mm/min；在基板上通过绝缘胶粘贴一个IC芯片，然后采用绝缘胶在该IC芯片上堆叠粘贴9层IC芯片，在第一个IC芯片上堆叠的所有IC芯片均向同一方向错位设置，包括第一个IC芯片在内的相邻两个IC芯片之间的错位距离均为 1.5mm；上芯后在175℃的温度下烘烤3小时，其烘烤设备和工艺同普通BGA上芯后烘烤；之后按实施例1的方法制得BT基板的悬梁式10层IC芯片堆叠封装件。

Claims (1)

1.一种BT基板的悬梁式IC芯片堆叠封装件的生产方法，其特征在于，该生产方法具体按以下步骤进行：
步骤1：晶圆减薄
采用具备精磨、抛光功能的8吋及其以上的超薄芯片减薄机进行晶圆减薄，得到最终厚度为90μm～110μm的用于3层堆叠封装的晶圆和最终厚度为50μm～75μm的用于4层、5层堆叠封装的晶圆；采用具有腐蚀抛光功能的减薄机减薄晶圆，得到背面为镜面抛光效果的最终厚度为35μm～50μm的用于5层以上封装的晶圆； 
步骤2：划片
对步骤1减薄的晶圆进行划片，得到IC芯片；划片过程中采用防碎片软件控制进刀速度≤5～8mm/min；
步骤3：上芯            
在基板上通过绝缘胶粘贴第一个IC芯片，然后根据需要堆叠的层数，在该IC芯片上采用绝缘胶或胶膜片依次堆叠粘贴相应数量的IC芯片，所有IC芯片的外形尺寸相同，在第一个IC芯片上堆叠的所有IC芯片均向同一方向错位设置，相邻两个IC芯片之间的错位距离相同，该错位距离为 0.35 mm～2.5mm；上芯后进行烘烤，烘烤设备和工艺同普通BGA上芯后烘烤； 
步骤4：采用BT基板单芯片封装清洗设备及工艺进行等离子清洗；
步骤5：压焊
用具备100μm以下的低弧度键合机，用金丝或铜丝，从最高层IC芯片开始打线，先压最上层IC芯片焊盘到次上层IC芯片焊盘间焊线，接着在次上层IC芯片的焊点上叠球拱丝拉弧在该芯片相邻的下层芯片焊盘上打线，依次类推，最后从最下层IC芯片焊线上叠球拱丝拉弧到基板焊盘上的焊线，焊线采用BGA弧，形成多层键合线；
或者，用具备100μm以下的低弧度键合机，用金丝或铜丝，从最下层IC芯片开始打线，先压最低层IC芯片焊盘到BT基板焊盘上的焊线，接着在最下层IC芯片焊点上叠球，拱丝拉弧在与最下层IC芯片相邻的第二层IC芯片焊盘上打一球，然后在其上叠球拱丝拉弧下压在与第二层IC芯片相邻的第三层IC芯片焊盘上打一球，依次类推，最后的焊点落在最上层IC芯片的焊盘上；焊线采用BGA弧，形成多层键合线；
步骤6：塑封及后固化
使用全自动包封系统，采用膨胀系数a1＜1、吸水率＜0.25%的环保型材料，应用多段注塑模型软件，调整优化工艺进行塑封及后固化；塑封需满足冲线率＜5%、无离层、翘曲度＜0.1的要求，后固化设备和工艺普通BT基板单芯片封装；
步骤7：植球及回流焊
在基板载体背面的基板背面焊盘上植球，整条基板背面焊盘上植完锡球后，自动检测记录，并送到收料夹；采用同样方法植完本批全部锡球后，送至回流焊的上料机，该上料机依次将植完球的半成品基板放置于回流焊的传递带，送入回流焊炉，按设定的温度曲线预先调好温度，设定进行时间，持续通入压力0.14～0.16MPa、流量260～280L/min的氮气，进行回流焊；
植球完成后进行清洗； 
步骤8：使用与普通基板单芯片封装产品打印相同设备和工艺进行打印；
    步骤9：切割分离
步骤10： 同普通BGA测试、检验、包装、入库，制得BT基板的悬梁式IC芯片堆叠封装件。
2. 如权利要求1所述BT基板的悬梁式IC芯片堆叠封装件的生产方法，其特征在于，所述步骤1的晶圆减薄过程中，晶圆的粗磨范围从原始晶圆厚度+胶膜厚度到晶圆最终厚度+65μm+胶膜厚度，粗磨速度：3层堆叠封装为50μm/min～120μm/min，3层以上堆叠封装为40μm/min～100μm/min；细磨范围从晶圆最终厚度+65μm+胶膜厚度到晶圆最终厚度+5μm +胶膜厚度，细磨速度为11μm/min～14μm/min；抛光范围从晶圆最终厚度+5μm+胶膜厚度到晶圆最终厚度+胶膜厚度，抛光速度为0.025μm/min～0.035μm/min。
3. 如权利要求1所述BT基板的悬梁式IC芯片堆叠封装件的生产方法，其特征在于，所述步骤3中上芯后进行烘烤时：若绝缘胶作为粘贴材料，则在175℃的温度下烘烤3小时；若采用胶膜片作为粘贴材料，则在150℃的温度下烘烤3小时。
4. 如权利要求1所述BT基板的悬梁式IC芯片堆叠封装件的生产方法，其特征在于，所述步骤5压焊后形成的键合线中最上层键合线的弧高为80μm～100μm，其余每层键合线的弧高为70μm～90μm。
5. 如权利要求1所述BT基板的悬梁式IC芯片堆叠封装件的生产方法，其特征在于，所述步骤6塑封过程中的工艺参数为：模温165℃～185℃、合模压力85kgf/cm2～125kgf/cm2、注塑压力38kgf/cm2～46kgf/cm2。
6. 如权利要求1所述BT基板的悬梁式IC芯片堆叠封装件的生产方法，其特征在于，所述步骤7中植球时：采用Au800植球机、WF-6400助焊剂和直径Φ35mm的M705锡球。
7. 如权利要求1所述BT基板的悬梁式IC芯片堆叠封装件的生产方法，其特征在于，所述步骤7中清洗时：传送带速度为0.45±0.05m/min，三槽清洗液温度为45±5℃，清洗水压为3.1kg～3.5kg，风干温度为60℃。
8. 如权利要求1所述BT基板的悬梁式IC芯片堆叠封装件的生产方法，其特征在于，所述步骤9中采用专用基板切割夹具和DAD3350切割系统进行切割分离。
CN201210098857.2A 2012-04-06 2012-04-06 一种bt基板的悬梁式ic芯片堆叠封装件及其生产方法 Active CN102629604B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210098857.2A CN102629604B (zh) 2012-04-06 2012-04-06 一种bt基板的悬梁式ic芯片堆叠封装件及其生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210098857.2A CN102629604B (zh) 2012-04-06 2012-04-06 一种bt基板的悬梁式ic芯片堆叠封装件及其生产方法

Publications (2)

Publication Number Publication Date
CN102629604A CN102629604A (zh) 2012-08-08
CN102629604B true CN102629604B (zh) 2014-09-03

Family

ID=46587827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210098857.2A Active CN102629604B (zh) 2012-04-06 2012-04-06 一种bt基板的悬梁式ic芯片堆叠封装件及其生产方法

Country Status (1)

Country Link
CN (1) CN102629604B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091791A (zh) * 2012-08-31 2014-10-08 天水华天科技股份有限公司 一种引线框架的宝塔式ic芯片堆叠封装件及其生产方法
CN107579061B (zh) * 2016-07-04 2020-01-07 晟碟信息科技（上海）有限公司 包含互连的叠加封装体的半导体装置
CN106419838A (zh) * 2016-08-30 2017-02-22 福州瑞芯微电子股份有限公司 肠道检测一体化芯片及其实现方法
KR102499954B1 (ko) 2016-10-24 2023-02-15 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
CN108022845B (zh) * 2016-11-02 2020-06-26 中芯国际集成电路制造(上海)有限公司 芯片封装方法及封装结构
EP3590130A1 (de) * 2017-03-02 2020-01-08 EV Group E. Thallner GmbH Verfahren und vorrichtung zum bonden von chips
KR20180130043A (ko) * 2017-05-25 2018-12-06 에스케이하이닉스 주식회사 칩 스택들을 가지는 반도체 패키지
CN107845600B (zh) * 2017-10-12 2019-01-29 太极半导体（苏州）有限公司 一种键合式晶圆级封装结构及其工艺流程
CN109755182A (zh) * 2017-11-07 2019-05-14 中芯国际集成电路制造(上海)有限公司 芯片堆叠封装结构及其形成方法
CN110444528B (zh) 2018-05-04 2021-04-20 晟碟信息科技（上海）有限公司 包含虚设下拉式引线键合体的半导体装置
CN109616404A (zh) * 2018-12-26 2019-04-12 中芯集成电路（宁波）有限公司 用于器件晶圆进行注塑工艺的表面处理方法
CN111554673A (zh) * 2020-05-14 2020-08-18 甬矽电子(宁波)股份有限公司 一种多层芯片堆叠封装结构和多层芯片堆叠封装方法
CN111745531B (zh) * 2020-07-01 2021-08-27 长江存储科技有限责任公司 一种曲面研磨装置及芯片提取方法
CN112786457A (zh) * 2020-12-31 2021-05-11 江苏和睿半导体科技有限公司 一种高效率的集成电路封装工艺
CN116647206B (zh) * 2023-07-27 2023-09-26 北京炬玄智能科技有限公司 一种晶振与芯片叠封的小型化基板封装结构和加工工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918581A (zh) * 2004-02-20 2007-02-21 株式会社瑞萨科技 Ic卡及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070108576A1 (en) * 2005-11-14 2007-05-17 Chin-Chun Liu Packaging structure of RSMMC memory card
TWI302375B (en) * 2005-11-22 2008-10-21 Siliconware Precision Industries Co Ltd Multichip stacking structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918581A (zh) * 2004-02-20 2007-02-21 株式会社瑞萨科技 Ic卡及其制造方法

Also Published As

Publication number Publication date
CN102629604A (zh) 2012-08-08

Similar Documents

Publication Publication Date Title
CN102629604B (zh) 一种bt基板的悬梁式ic芯片堆叠封装件及其生产方法
CN101694837B (zh) 一种双排引脚的四面扁平无引脚封装件及其生产方法
CN101697348B (zh) 一种小载体四面扁平无引脚封装件及其制备方法
CN102437147B (zh) 密节距小焊盘铜线键合双ic芯片堆叠封装件及其制备方法
CN103022021A (zh) 半导体装置及其制造方法
WO2012068763A1 (zh) 一种无载体栅格阵列ic芯片封装件及其制备方法
US10026679B2 (en) Process for manufacturing a package for a surface-mount semiconductor device and semiconductor device
CN102522383B (zh) 一种中心布线双圈排列ic芯片堆叠封装件及其生产方法
CN102569272B (zh) 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法
CN102044517B (zh) 一种超大功率ic芯片封装件的生产方法
CN103594447B (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN202549832U (zh) 一种bt基板的悬梁式ic芯片堆叠封装件
CN104091791A (zh) 一种引线框架的宝塔式ic芯片堆叠封装件及其生产方法
CN102522391B (zh) 一种具有接地环的e/LQFP堆叠封装件及其生产方法
CN104900624A (zh) 一种系统级mems双载体芯片封装件及其生产方法
US11145617B2 (en) Semiconductor structure
CN102231376B (zh) 多圈排列无载体双ic芯片封装件及其生产方法
CN104409370A (zh) 一种钉头凸点芯片的倒装装片方法及施加装片压力的方法
JP3833136B2 (ja) 半導体構造およびボンディング方法
CN208796987U (zh) 一种引线框架及其超薄型小外形倒装封装件
CN103730443B (zh) 带焊球面阵列四边无引脚ic芯片堆叠封装件及生产方法
CN202394964U (zh) 一种基板的多层隔片式ic芯片堆叠封装件
CN202736909U (zh) 一种引线框架的宝塔式ic芯片堆叠封装件
CN204696104U (zh) 一种系统级mems双载体芯片封装件
CN203674204U (zh) 带焊球面阵列四边无引脚ic芯片堆叠封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant