CN108022845B - 芯片封装方法及封装结构 - Google Patents

芯片封装方法及封装结构 Download PDF

Info

Publication number
CN108022845B
CN108022845B CN201610944773.4A CN201610944773A CN108022845B CN 108022845 B CN108022845 B CN 108022845B CN 201610944773 A CN201610944773 A CN 201610944773A CN 108022845 B CN108022845 B CN 108022845B
Authority
CN
China
Prior art keywords
chip
adhesive layer
trench
groove
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610944773.4A
Other languages
English (en)
Other versions
CN108022845A (zh
Inventor
陈彧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610944773.4A priority Critical patent/CN108022845B/zh
Publication of CN108022845A publication Critical patent/CN108022845A/zh
Application granted granted Critical
Publication of CN108022845B publication Critical patent/CN108022845B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32147—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

本发明揭示了一种芯片封装方法及封装结构。本发明提供的芯片封装方法，包括：形成第一芯片；形成第二芯片，在所述第二芯片的背面形成第一沟槽；通过粘接层使得所述第二芯片结合在第一芯片上，所述粘接层充满所述第一沟槽；形成连接所述第一芯片与第二芯片的焊线。由此获得的封装结构，能够使得芯片厚度变大，而粘接层厚度变小，在确保整体封装结构厚度不变的情况下，避免了芯片过薄导致的破碎、翘曲等异常；并且通过粘接层充满在沟槽中，能够使得芯片之间的结合更加牢固。

Description

芯片封装方法及封装结构
技术领域
本发明涉及半导体技术领域，特别是涉及一种芯片封装方法及封装结构。
背景技术
由于各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度中的持续改进，半导体产业已经经历了快速发展。大多数情况下，集成密度中的这种改进来自于最小部件尺寸的重复减小(例如，朝着亚20nm节点缩小半导体工艺节点)，其允许更多的组件集成至给定面积内。随着最近对小型化、更高的速度和更大的带宽、以及更低的功率消耗和延迟的需求已经增长，增加了对半导体管芯的更小和更有创造性的封装技术的需要。
随着半导体技术进一步发展，堆叠的半导体器件例如叠层芯片封装已经作为有效替代出现，以进一步降低半导体器件的物理尺寸。在堆叠的半导体器件中，在不同的半导体晶圆上制造诸如逻辑、存储器、处理器电路等的有源电路。例如叠层芯片封装是两个或更多个芯片可以安装在彼此的顶部以进一步降低半导体器件的波形因数。
但是随着芯片变小变薄，如何提高封装质量，防止破碎或者翘曲，成为确保封装结构性能的一个重要方面。
发明内容
本发明的目的在于提供一种芯片封装方法及封装结构，提高叠层芯片封装的性能。
为解决上述技术问题，本发明提供一种芯片封装方法，包括：
形成第一芯片；
形成第二芯片，在所述第二芯片的背面形成第一沟槽；
通过粘接层使得所述第二芯片结合在第一芯片上，所述粘接层充满所述第一沟槽；
形成连接所述第一芯片与第二芯片的焊线。
可选的，对于所述的芯片封装方法，通过所述粘接层使得多个所述第二芯片结合在第一芯片上，多个所述第二芯片层叠设置，相邻的两个所述第二芯片通过所述粘接层结合。
可选的，对于所述的芯片封装方法，还包括在所述第二芯片的背面形成第二沟槽，所述第二沟槽位于所述第二芯片边缘，所述粘接层填充所述第二沟槽的一部分。
可选的，对于所述的芯片封装方法，所述形成第二芯片的操作包括：
提供晶圆，在所述晶圆正面利用封装带固定；
利用第一刀片将所述晶圆切割成初始芯片；
利用所述第一刀片在所述初始芯片的背面切割形成所述第一沟槽；
利用第二刀片在所述初始芯片的背面边缘切割形成所述第二沟槽；
去除所述封装带，获得第二芯片。
可选的，对于所述的芯片封装方法，所述第二沟槽呈矩形，宽度为250μm-350μm，深度为50μm-70μm。
可选的，对于所述的芯片封装方法，所述焊线穿过所述第二沟槽。
可选的，对于所述的芯片封装方法，所述第一沟槽呈矩形，宽度为15μm-25μm，深度为15μm-25μm。
可选的，对于所述的芯片封装方法，所述形成第一芯片的操作包括：
提供晶圆；
进行背面减薄；
进行切割获得第一芯片。
可选的，对于所述的芯片封装方法，所述第一芯片比第二芯片薄。
可选的，对于所述的芯片封装方法，所述第一芯片的厚度为50μm-70μm。
可选的，对于所述的芯片封装方法，所述第二芯片的厚度为130μm-150μm。
可选的，对于所述的芯片封装方法，所述粘接层的最小厚度范围是10μm-15μm。
本发明还提供一种封装结构，包括：
第一芯片；
第二芯片，所述第二芯片的背面具有第一沟槽；
粘接层，所述粘接层使得所述第二芯片结合在第一芯片上，所述粘接层充满所述第一沟槽；
焊线，所述与第一芯片和第二芯片相连接。
可选的，对于所述的封装结构，多个所述第二芯片结合在第一芯片上，多个所述第二芯片层叠设置，相邻的两个所述第二芯片通过所述粘接层结合。
可选的，对于所述的封装结构，所述第二芯片的背面还具有第二沟槽，所述第二沟槽位于所述第二芯片边缘，所述粘接层填充所述第二沟槽的一部分。
可选的，对于所述的封装结构，所述焊线穿过所述第二沟槽。
可选的，对于所述的封装结构，所述第二沟槽呈矩形，宽度为250μm-350μm，深度为50μm-70μm。
可选的，对于所述的封装结构，所述第一沟槽呈矩形，宽度为15μm-25μm，深度为15μm-25μm。
可选的，对于所述的封装结构，所述第一芯片比第二芯片薄。
可选的，对于所述的封装结构，所述第一芯片的厚度为50μm-70μm。
可选的，对于所述的封装结构，所述第二芯片的厚度为130μm-150μm。
可选的，对于所述的封装结构，所述粘接层的最小厚度范围是10μm-15μm。
本发明提供的芯片封装方法，包括：形成第一芯片；形成第二芯片，在所述第二芯片的背面形成第一沟槽；通过粘接层使得所述第二芯片结合在第一芯片上，所述粘接层充满所述第一沟槽；形成连接所述第一芯片与第二芯片的焊线。由此获得的封装结构，能够使得芯片厚度变大，而粘接层厚度变小，在确保整体封装结构厚度不变的情况下，避免了芯片过薄导致的破碎、翘曲等异常；并且通过粘接层充满在沟槽中，能够使得芯片之间的结合更加牢固。
附图说明
图1为一种封装结构的示意图；
图2为本发明中芯片封装方法的流程图；
图3为本发明一实施例中形成的第一芯片的结构示意图；
图4-图6为本发明一实施例中形成第二芯片的过程示意图；
图7为本发明一实施例中形成的第二芯片的结构示意图；
图8为本发明一实施例中第二芯片结合在第一芯片上的结构示意图；
图9位本发明一实施例中获得的封装结构的示意图。
具体实施方式
下面将结合示意图对本发明的芯片封装方法及封装结构进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1是一种封装结构，包括：多个芯片(die)1，依次层叠设置，相邻芯片1之间由粘接层(Film Over Wire，FOW)2粘结在一起，例如所述粘接层2可以是干膜芯片粘接材料，可以将焊线4的一端嵌入在这一粘接层2中，焊线4的另一端则连接在引线框架(Lead frame)3上，模具材料层(Mold material)5将多个芯片1和焊线4包绕。其中，芯片1和粘结层2的厚度基本一致，大都在60μm-70μm之间。但是，发明人在长期生产实践中发现，这种结构有着如下缺陷：
1)在整体叠层芯片高度一定的情况下，为了给焊线4留出足够的空间来焊接，且本身粘结层2较厚，因此导致了每个芯片1都比较薄(即与粘结层2厚度基本一致)，通常对于先进制程的叠层封装来说，这样的厚度极易造成芯片的破碎或者翘曲。
2)由于粘结层2本身的热膨胀系数(CTE)和芯片1相差较大，在受热之后，粘结层2容易软化，导致整体封装的变形。
于是，发明人设想可以通过对芯片进行特殊处理，使得芯片厚度变厚，粘结层厚度变薄，以解决上述问题。
请参考图2，本发明的芯片封装方法，包括：
步骤S11，形成第一芯片；
步骤S12，形成第二芯片，在所述第二芯片的背面形成第一沟槽；
步骤S13，通过粘接层使得所述第二芯片结合在第一芯片上，所述粘接层充满所述第一沟槽；
步骤S14，形成连接第一芯片与第二芯片的的焊线。
下面结合图2及图3-图9对本发明的芯片封装方法及封装结构进行详细说明。
具体的，对于步骤S11，请参考图3，形成第一芯片20；所述第一芯片20可以是现有技术中的厚度，例如为50μm-70μm。所述第一芯片20可以由如下过程形成：
提供晶圆；
进行背面减薄(例如采用化学机械研磨工艺)；
进行切割获得第一芯片20。
上述过程为本领域技术人员所熟悉，故此处并不进行详细描述。
经过减薄获得的第一芯片20，能够使得整个封装结构厚度降低，以适应小型化需求。
具体的，对于步骤S12，形成第二芯片11，在所述第二芯片11的背面形成第一沟槽14；进一步的，本步骤S12还包括在所述第二芯片11的背面形成第二沟槽16，所述第二沟槽16位于所述第二芯片11边缘；请参考图4-图6，本步骤S12包括：
首先，提供晶圆10，在所述晶圆10正面(可以理解的是，每个晶圆都具有相对的两个面，形成有器件结构的通常认为是正面，而硅片所在面则认为是背面)利用封装带12固定。
接着，请继续参考图4，利用第一刀片13将所述晶圆10切割成初始芯片110，即按照切割道将每个初始芯片110从整个晶圆10分离开来；所述第一刀片13较薄，例如可以是10μm-20μm的厚度。
然后，请参考图5，在所述初始芯片110的背面切割形成所述第一沟槽14；所述第一沟槽14位于所述初始芯片110的中间区域，其截面形状例如呈矩形，考虑到本发明中第一沟槽14的宽度可以为15μm-25μm，因此可以利用所述第一刀片13来完成这一操作，当然，采用厚度小于等于第一沟槽14的宽度的其他刀片来完成也是可以的。进一步的，所述第一沟槽14的深度为15μm-25μm。采用矩形的第一沟槽14便于制作。当然，所述第一沟槽14也可以是有着梯形等其他形状的截面，本发明对此并不做具体限定。
之后，对于形成第二沟槽16的情况，请参考图6，利用第二刀片15在所述初始芯片110的背面边缘切割形成所述第二沟槽16；所述第二沟槽16的截面形状例如呈矩形，其宽度大于第一沟槽14的宽度，例如在本发明中，所述第二沟槽16的宽度为250μm-350μm，因此，所述第二刀片15的厚度可以是大于第一刀片13的厚度，例如是50μm-80μm，也可以是更大的厚度，例如大于100μm等，并且由于多个初始芯片排布在一起，在切割时可以使得相邻初始芯片的第二沟槽16同时形成，以提高切割效率。考虑到第二沟槽16处将在后续布置焊线23(如图9所示)，因此其深度可以比所述第一沟槽14深，例如为50μm-70μm。
最后，去除所述封装带12，即可获得所需的第二芯片11。
进一步的，请参考图7，图7中示出了第二芯片11翻转后的示意图(即背面朝下，正面朝上)，在第二芯片11的背面分布有多个第一沟槽14和第二沟槽16，其中第一沟槽14分布在中间区域，而第二沟槽16则分布在边缘区域。在本发明中，所述第二芯片11的厚度H1为130μm-150μm，可知，相比现有技术中的厚度，厚了约1倍，因此会使得第二芯片11更加坚固，不易破碎和发生形变。这样，所述第一芯片11比第二芯片20薄，即可以确保最终获得的封装结构的厚度不变，又能够提高坚固程度。所述第一沟槽14的宽度L3为15μm-25μm，例如20μm等，深度H3为15μm-25μm，例如20μm等；所述第二沟槽16的宽度L2为250μm-350μm，例如300μm等，深度H2为50μm-70μm，例如60μm等。那么，通过第一沟槽14和第二沟槽16的存在，可以使得粘接层充满在沟槽(即第二沟槽14和第二沟槽16)中，即相当于部分镶嵌在第二芯片11中，这样可以使得不具有沟槽处的粘接层变薄，从而既可以确保整体厚度基本不变，又可以使得芯片之间的结合更加牢固。需要说明的是，图中所示的第一沟槽14的数量并不作为限定，可以依据实际需要而灵活设定。
具体的，对于步骤S13，请参考图8，通过粘接层21使得所述第二芯片11结合在第一芯片20上，所述粘接层21充满所述第一沟槽14；对于具有第二沟槽16的情况，所述粘接层21还填充部分第二沟槽16；所述粘接层21可以选择现有技术中的材质，例如为干膜芯片粘接材料。较佳的，所述粘接层21的最小厚度(即不具有沟槽处的粘接层的厚度)范围是10μm-15μm。可见，比现有技术中的粘接层要薄了许多，从而可以有效避免粘接层21过厚而导致的受热时产生形变等不良影响。
进一步的，通过所述粘接层21使得多个所述第二芯片11结合在第一芯片20上，多个所述第二芯片11层叠设置，相邻的两个所述第二芯片11通过所述粘接层21结合。也就是说，所述第二芯片11可以包括多个，可以在如图8所示的第二芯片11上方，再次形成粘接层，并将另一个第二芯片提供这一粘接层与如图8所示的这一第二芯片11结合，如此重叠至达到所需要的第二芯片的数量。也就是说，每个第二芯片11层叠设置，相邻第二芯片11通过粘接层21结合。
请结合图9，待第二芯片11粘接完成后，形成连接第一芯片20和第二芯片11的焊线23。对于具有第二沟槽16的情况，所述焊线23穿过所述第二沟槽16，连接到第二芯片11上。
进一步的，可以继续完成焊线23与引线框架(Lead frame)22的焊接，以及完成模具材料层(Mold material)24将第一芯片20、第二芯片11和焊线23包绕的过程，这里可以依据现有技术完成。
下面请继续参考图9，并结合图7，其中图9仅示出了封装结构的一部分，作为示意。可知本发明获得的封装结构，包括：
第一芯片20；
第二芯片11，所述第二芯片11的背面具有第一沟槽14和第二沟槽16，所述第二沟槽16位于所述第二芯片11边缘，所述第一芯片20比第二芯片11薄；具体的，所述第一芯片20的厚度可以是50μm-70μm，所述第二芯片11的厚度可以是130μm-150μm；所述第一沟槽14的宽度L3为15μm-25μm，例如20μm等，深度H3为15μm-25μm，例如20μm等；所述第二沟槽16的宽度L2为250μm-350μm，例如300μm等，深度H2为50μm-70μm，例如60μm等；
粘接层21，所述粘接层21使得所述第二芯片11结合在第一芯片20上，进一步的，可以是多个所述第二芯片11结合在第一芯片20上，多个所述第二芯片11层叠设置，相邻的两个所述第二芯片11通过所述粘接层21结合；所述粘接层21充满所述第一沟槽14和部分第二沟槽16；所述粘接层21的最小厚度(即不具有沟槽处的粘接层的厚度)范围是10μm-15μm；
焊线23，所述焊线23穿过所述第二沟槽16与第一芯片20和第二芯片11相连接。
综上所述，本发明提供的芯片封装方法，包括：形成第一芯片；形成第二芯片，在所述第二芯片的背面形成第一沟槽；通过粘接层使得所述第二芯片结合在第一芯片上，所述粘接层充满所述第一沟槽；形成连接所述第一芯片与第二芯片的焊线。由此获得的封装结构，能够使得芯片厚度变大，而粘接层厚度变小，在确保整体封装结构厚度不变的情况下，避免了芯片过薄导致的破碎、翘曲等异常；并且通过粘接层充满在沟槽中，能够使得芯片之间的结合更加牢固。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (18)

1.一种芯片封装方法，包括：
形成第一芯片；
形成第二芯片，在所述第二芯片的背面形成第一沟槽和第二沟槽，所述第二沟槽位于所述第二芯片边缘且深度大于所述第一沟槽，所述第一芯片比第二芯片薄；
通过粘接层使得所述第二芯片结合在第一芯片上，所述粘接层填充所述第一沟槽和部分所述第二沟槽；
形成连接所述第一芯片与第二芯片的焊线。
2.如权利要求1所述的芯片封装方法，其特征在于，通过所述粘接层使得多个所述第二芯片结合在第一芯片上，多个所述第二芯片层叠设置，相邻的两个所述第二芯片通过所述粘接层结合。
3.如权利要求2所述的芯片封装方法，其特征在于，所述形成第二芯片的操作包括：
提供晶圆，在所述晶圆正面利用封装带固定；
利用第一刀片将所述晶圆切割成初始芯片；
利用所述第一刀片在所述初始芯片的背面切割形成所述第一沟槽；
利用第二刀片在所述初始芯片的背面边缘切割形成所述第二沟槽；
去除所述封装带，获得第二芯片。
4.如权利要求1所述的芯片封装方法，其特征在于，所述第二沟槽呈矩形，宽度为250μm-350μm，深度为50μm-70μm。
5.如权利要求1所述的芯片封装方法，其特征在于，所述焊线穿过所述第二沟槽。
6.如权利要求1所述的芯片封装方法，其特征在于，所述第一沟槽呈矩形，宽度为15μm-25μm，深度为15μm-25μm。
7.如权利要求1所述的芯片封装方法，其特征在于，所述形成第一芯片的操作包括：
提供晶圆；
进行背面减薄；
进行切割获得第一芯片。
8.如权利要求1所述的芯片封装方法，其特征在于，所述第一芯片的厚度为50μm-70μm。
9.如权利要求1所述的芯片封装方法，其特征在于，所述第二芯片的厚度为130μm-150μm。
10.如权利要求1所述的芯片封装方法，其特征在于，所述粘接层的最小厚度范围是10μm-15μm。
11.一种封装结构，包括：
第一芯片；
第二芯片，所述第二芯片的背面具有第一沟槽和第二沟槽，所述第二沟槽位于所述第二芯片边缘且深度大于所述第一沟槽，所述第一芯片比第二芯片薄；
粘接层，所述粘接层使得所述第二芯片结合在第一芯片上，所述粘接层填充所述第一沟槽和部分所述第二沟槽；
焊线，与所述第一芯片和第二芯片相连接。
12.如权利要求11所述的封装结构，其特征在于，多个所述第二芯片结合在第一芯片上，多个所述第二芯片层叠设置，相邻的两个所述第二芯片通过所述粘接层结合。
13.如权利要求11所述的封装结构，其特征在于，所述焊线穿过所述第二沟槽。
14.如权利要求11所述的封装结构，其特征在于，所述第二沟槽呈矩形，宽度为250μm-350μm，深度为50μm-70μm。
15.如权利要求11所述的封装结构，其特征在于，所述第一沟槽呈矩形，宽度为15μm-25μm，深度为15μm-25μm。
16.如权利要求11所述的封装结构，其特征在于，所述第一芯片的厚度为50μm-70μm。
17.如权利要求11所述的封装结构，其特征在于，所述第二芯片的厚度为130μm-150μm。
18.如权利要求12所述的封装结构，其特征在于，所述粘接层的最小厚度范围是10μm-15μm。
CN201610944773.4A 2016-11-02 2016-11-02 芯片封装方法及封装结构 Active CN108022845B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610944773.4A CN108022845B (zh) 2016-11-02 2016-11-02 芯片封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610944773.4A CN108022845B (zh) 2016-11-02 2016-11-02 芯片封装方法及封装结构

Publications (2)

Publication Number Publication Date
CN108022845A CN108022845A (zh) 2018-05-11
CN108022845B true CN108022845B (zh) 2020-06-26

Family

ID=62070781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610944773.4A Active CN108022845B (zh) 2016-11-02 2016-11-02 芯片封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN108022845B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049279A (ja) * 1998-07-30 2000-02-18 Sanyo Electric Co Ltd 半導体装置
US6406636B1 (en) * 1999-06-02 2002-06-18 Megasense, Inc. Methods for wafer to wafer bonding using microstructures
CN102431950A (zh) * 2011-12-31 2012-05-02 天水华天科技股份有限公司 一种双层mems器件堆叠封装件及其生产方法
CN102629604A (zh) * 2012-04-06 2012-08-08 天水华天科技股份有限公司 一种bt基板的悬梁式ic芯片堆叠封装件及其生产方法
CN103119702A (zh) * 2010-09-09 2013-05-22 超威半导体公司 具有聚合物填料沟槽的半导体芯片装置
CN103545280A (zh) * 2012-07-11 2014-01-29 爱思开海力士有限公司 多芯片封装体
KR20140141246A (ko) * 2013-05-31 2014-12-10 에스티에스반도체통신 주식회사 적층형 반도체 패키지 및 반도체다이

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332819B2 (en) * 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
US6753613B2 (en) * 2002-03-13 2004-06-22 Intel Corporation Stacked dice standoffs
JP2005353740A (ja) * 2004-06-09 2005-12-22 Toshiba Corp 半導体素子及び半導体装置
US8815645B2 (en) * 2010-09-23 2014-08-26 Walton Advanced Engineering, Inc. Multi-chip stacking method to reduce voids between stacked chips
KR101935860B1 (ko) * 2012-07-16 2019-01-07 에스케이하이닉스 주식회사 향상된 강도를 갖는 반도체 칩, 이를 이용한 반도체 패키지, 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049279A (ja) * 1998-07-30 2000-02-18 Sanyo Electric Co Ltd 半導体装置
US6406636B1 (en) * 1999-06-02 2002-06-18 Megasense, Inc. Methods for wafer to wafer bonding using microstructures
CN103119702A (zh) * 2010-09-09 2013-05-22 超威半导体公司 具有聚合物填料沟槽的半导体芯片装置
CN102431950A (zh) * 2011-12-31 2012-05-02 天水华天科技股份有限公司 一种双层mems器件堆叠封装件及其生产方法
CN102629604A (zh) * 2012-04-06 2012-08-08 天水华天科技股份有限公司 一种bt基板的悬梁式ic芯片堆叠封装件及其生产方法
CN103545280A (zh) * 2012-07-11 2014-01-29 爱思开海力士有限公司 多芯片封装体
KR20140141246A (ko) * 2013-05-31 2014-12-10 에스티에스반도체통신 주식회사 적층형 반도체 패키지 및 반도체다이

Also Published As

Publication number Publication date
CN108022845A (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
TWI464859B (zh) 封裝結構與其製法
US8258007B2 (en) Package process
TWI502724B (zh) 形成積體電路結構的方法與積體電路結構
CN103346097B (zh) 基于tsv的三维封装方法和封装结构
TWI668827B (zh) 半導體裝置、半導體裝置之製造方法及半導體封裝之製造方法
TW201724297A (zh) 包封晶粒、含有包封晶粒之微電子封裝體以及用於製造該微電子封裝體之方法（二）
US20160351462A1 (en) Fan-out wafer level package and fabrication method thereof
KR20150095586A (ko) 반도체 장치 및 그 제조 방법
CN102810520A (zh) 热改善的集成电路封装件
CN105118788A (zh) 三维集成电路的制造方法
US7608481B2 (en) Method for producing semiconductor package
KR101590453B1 (ko) 휨 개선을 위한 반도체 칩 다이 구조 및 방법
JP2010232471A (ja) 半導体装置の製造方法および半導体装置
US20130056865A1 (en) Method of Three Dimensional Integrated Circuit Assembly
JP2004055852A (ja) 半導体装置及びその製造方法
USRE43818E1 (en) Fabrication of an integrated circuit package
US20140175638A1 (en) Semiconductor packages including semiconductor chips having protrusions and methods of fabricating the same
TWI377629B (en) Package method for flip chip
US7687919B2 (en) Integrated circuit package system with arched pedestal
TW201432858A (zh) 集成器件及其製造方法
CN108022845B (zh) 芯片封装方法及封装结构
KR101598688B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP5080551B2 (ja) 半導体装置の製造方法
JP3425378B2 (ja) 半導体装置の製造方法
TWI638410B (zh) 降低封裝基板翹曲的方法及半成品結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant