TWI668827B - 半導體裝置、半導體裝置之製造方法及半導體封裝之製造方法 - Google Patents

半導體裝置、半導體裝置之製造方法及半導體封裝之製造方法 Download PDF

Info

Publication number
TWI668827B
TWI668827B TW107119256A TW107119256A TWI668827B TW I668827 B TWI668827 B TW I668827B TW 107119256 A TW107119256 A TW 107119256A TW 107119256 A TW107119256 A TW 107119256A TW I668827 B TWI668827 B TW I668827B
Authority
TW
Taiwan
Prior art keywords
semiconductor
wafer
semiconductor wafer
region
semiconductor device
Prior art date
Application number
TW107119256A
Other languages
English (en)
Other versions
TW201913933A (zh
Inventor
Akira Tojo
東條啟
Tatsuya Kobayashi
小林竜也
Masayuki Uchida
內田雅之
Takashi Ito
伊藤宜司
Kazuo Shimokawa
下川一生
Original Assignee
Kabushiki Kaisha Toshiba
日商東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kabushiki Kaisha Toshiba, 日商東芝股份有限公司 filed Critical Kabushiki Kaisha Toshiba
Publication of TW201913933A publication Critical patent/TW201913933A/zh
Application granted granted Critical
Publication of TWI668827B publication Critical patent/TWI668827B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

半導體裝置包含基座、第1半導體晶片、及第2半導體晶片。基座具有配線。第1半導體晶片具有第1半導體元件部。第2半導體晶片具有第2半導體元件部，且經由上述配線之至少一者而與上述第1半導體晶片電性連接。第2半導體晶片包含：含有上述第2半導體元件部之第1區域，與上述第1區域相連之第1部分，及與上述第1區域相連且於與自上述基座朝向上述第1區域之第1方向交叉之第2方向上與上述第1部分分開之第2部分。上述第1半導體晶片之至少一部分、上述第1部分、及上述第2部分各者位於上述基座與上述第1區域之間。

Description

半導體裝置、半導體裝置之製造方法及半導體封裝之製造方法
本發明之實施形態係關於一種半導體裝置、半導體裝置之製造方法及半導體封裝之製造方法。
已知有於封裝內例如積層且收容有複數個半導體晶片之半導體裝置。於此種半導體裝置中，期待封裝之薄型化。
根據實施形態，半導體裝置包含基座、第1半導體晶片、及第2半導體晶片。基座具有配線。第1半導體晶片具有第1半導體元件部。第2半導體晶片具有第2半導體元件部，且經由上述配線之至少一者而與上述第1半導體晶片電性連接。第2半導體晶片包含：具有上述第2半導體元件部之第1區域，與上述第1區域相連之第1部分，及與上述第1區域相連且於與自上述基座朝向上述第1區域之第1方向交叉之第2方向上與上述第1部分分 開之第2部分。上述第1半導體晶片之至少一部分、上述第1部分、及上述第2部分各者位於上述基座與上述第1區域之間。
1‧‧‧基座
8‧‧‧絕緣密封構件
9‧‧‧外部端子
11‧‧‧配線群
21‧‧‧第1半導體晶片
21A‧‧‧接著部
21P‧‧‧第1焊墊電極
22‧‧‧第2半導體晶片
22P‧‧‧第2焊墊電極
22r‧‧‧第2半導體晶片
23‧‧‧第3半導體晶片
23A‧‧‧接著部
23P‧‧‧第3焊墊電極
24‧‧‧第4半導體晶片
24A‧‧‧接著部
24P‧‧‧第4焊墊電極
25‧‧‧第5半導體晶片
25A‧‧‧接著部
25P‧‧‧第5焊墊電極
26‧‧‧第6半導體晶片
26A‧‧‧接著部
26P‧‧‧第6焊墊電極
27‧‧‧第7半導體晶片
27A‧‧‧接著部
27P‧‧‧第7焊墊電極
30‧‧‧第1區域
31‧‧‧第1部分
32‧‧‧第2部分
33‧‧‧第3部分
34‧‧‧第4部分
35‧‧‧第5部分
36‧‧‧第6部分
37‧‧‧第7部分
38‧‧‧第8部分
41‧‧‧第1端面
42‧‧‧第2端面
43‧‧‧第3端面
44‧‧‧第4端面
51‧‧‧第1角部
52‧‧‧第2角部
53‧‧‧第3角部
54‧‧‧第4角部
61‧‧‧第1配線構件
62‧‧‧第2配線構件
63‧‧‧第3配線構件
64‧‧‧第4配線構件
65‧‧‧第5配線構件
66‧‧‧第6配線構件
67‧‧‧第7配線構件
71‧‧‧第1端子電極
72‧‧‧第2端子電極
73‧‧‧第3端子電極
75‧‧‧間隙
100a‧‧‧半導體裝置
100aa‧‧‧半導體裝置
100ab‧‧‧半導體裝置
100ac‧‧‧半導體裝置
100b‧‧‧半導體裝置
100c‧‧‧半導體裝置
100f‧‧‧半導體裝置
100g‧‧‧半導體裝置
100r‧‧‧半導體裝置
110‧‧‧表面保護膠帶
120‧‧‧研磨磨石
130‧‧‧切割環
140a‧‧‧DAF
140b‧‧‧接著樹脂
140c‧‧‧基材
150‧‧‧刀片
151‧‧‧雷射
160‧‧‧切割線
160a‧‧‧半切槽
170‧‧‧第1切割帶
171‧‧‧第2切割帶
180‧‧‧槽
181‧‧‧槽
182‧‧‧凹部
200X‧‧‧凹口
200Y‧‧‧凹口
210‧‧‧箭頭
300‧‧‧低彈性樹脂材料
D1‧‧‧第1半導體元件部
D2‧‧‧第2半導體元件部
D3‧‧‧第3半導體元件部
D4‧‧‧第4半導體元件部
D5‧‧‧第5半導體元件部
D6‧‧‧第6半導體元件部
D7‧‧‧第7半導體元件部
H1‧‧‧厚度
H2‧‧‧厚度
LY21‧‧‧長度
LY22‧‧‧長度
t22r‧‧‧厚度
t23‧‧‧厚度
t24‧‧‧厚度
t25‧‧‧厚度
t26‧‧‧厚度
t27‧‧‧厚度
t30‧‧‧厚度
W‧‧‧晶圓
X‧‧‧軸
Y‧‧‧軸
Z‧‧‧軸
圖1(a)及圖1(b)係例示第1實施形態之半導體裝置之模式剖視圖。
圖2(a)係例示第1實施形態之半導體裝置之模式剖視圖。圖2(b)係例示第1實施形態之半導體裝置之模式俯視圖。
圖3(a)及圖3(b)係例示第1實施形態之半導體裝置之模式俯視圖。
圖4(a)係例示參考例之半導體裝置之模式剖視圖。圖4(b)係例示第1實施形態之半導體裝置之模式剖視圖。
圖5(a)係例示第1實施形態之第1變化例之半導體裝置之模式俯視圖。圖5(b)係例示第1實施形態之第2變化例之半導體裝置之模式俯視圖。
圖6(a)係例示第1實施形態之第3變化例之半導體裝置之模式俯視圖。圖6(b)係例示第1實施形態之第4變化例之半導體裝置之模式俯視圖。
圖7(a)係例示第2實施形態之半導體裝置之模式剖視圖。圖7(b)係例示第2實施形態之半導體裝置之模式俯視圖。
圖8(a)係例示第3實施形態之半導體裝置之模式剖視圖。圖8(b)係例示第3實施形態之半導體裝置之模式俯視圖。
圖9(a)~圖9(g)係例示第4實施形態之半導體裝置之製造方法之步驟順序模式立體圖。
圖10(a)~圖10(h)係例示第4實施形態之半導體裝置之製造方法之步驟順序模式剖視圖。
圖11(a)~圖11(g)係例示第5實施形態之半導體裝置之製造方法之步驟順序模式立體圖。
圖12(a)~圖12(h)係例示第5實施形態之半導體裝置之製造方法之步驟順序模式剖視圖。
圖13(a)~圖13(c)係例示第5實施形態之第1變化例之半導體裝置之製造方法的步驟順序模式剖視圖。
圖14(a)~圖14(g)係例示第6實施形態之半導體裝置之製造方法之步驟順序模式立體圖。
圖15(a)~圖15(h)係例示第6實施形態之半導體裝置之製造方法之步驟順序模式剖視圖。
圖16係例示第7實施形態之半導體裝置之模式剖視圖。
圖17(a)係例示第8實施形態之半導體裝置之模式剖視圖。圖17(b)係例示第8實施形態之半導體裝置之模式俯視圖。
圖18(a)~圖18(c)係例示製造第8實施形態之半導體裝置之製造方法之1種的步驟順序模式剖視圖。
圖19(a)及圖19(b)係例示第9實施形態之半導體封裝之製造方法之步驟順序模式剖視圖。
圖20(a)及圖20(b)係例示第9實施形態之半導體封裝之製造方法之步驟順序模式剖視圖。
圖21(a)及圖21(b)係例示第9實施形態之半導體封裝之製造方法之步驟順序模式剖視圖。
以下，一面參照圖式，一面對本發明之實施形態進行說明。
圖式係模式性或概念性者，各部分之厚度與寬度之關係、部分間之大小之比率等未必必須與現實相同。即便在表示相同部分之情形時，亦存在根據圖式以彼此之尺寸與比率不同之方式進行表示之情形。
於本申請說明書及各圖中，對於與在已出現之圖中進行敍述者相同之元件標註相同符號，且適當省略詳細之說明。
(第1實施形態)
圖1(a)及圖1(b)係例示第1實施形態之半導體裝置之模式剖視圖。
於圖1(a)及圖1(b)中，示出第1方向、第2方向、及第3方向。於本說明書中，將第1方向設為Z軸方向。將與Z軸方向交叉、例如正交之1個方向設為第2方向。第2方向係X軸方向。將與X軸方向、及Z軸方向分別交叉、例如正交之1個方向設為第3方向。第3方向係Y軸方向。
如圖1(a)所示，第1實施形態之半導體裝置100a包含基座1、及第1~第7半導體晶片21~27。基座1包含具有複數個配線之配線群11。基座1例如包含絕緣性樹脂，配線群11設置於絕緣性樹脂之內部。
如圖1(b)所示，於基座1之上設置有絕緣密封構件8。絕緣密封構件8包圍第1~第7半導體晶片21~27。第1~第7半導體晶片21~27藉由絕緣密封構件8而絕緣密封。圖1(b)所示之狀態係半導體封裝。第1~第7半導體晶片21~27分別具有第1~第7半導體元件部D1~D7。於第1~第7半導 體元件部D1~D7分別設置有未圖示之半導體元件。於第1實施形態中，第1半導體晶片21例如為控制器晶片。第2~第7半導體晶片22~27之各者例如為半導體記憶體晶片。第1半導體晶片21與第2~第7半導體晶片22~27電性連接，而控制第2~第7半導體晶片22~27。於基座1設置有複數個外部端子9。複數個外部端子9之各者電性連接於配線群11中所包含之配線之至少一者，而且，例如電性連接於第1半導體晶片21等。
圖2(a)係例示第1實施形態之半導體裝置之模式剖視圖。圖2(b)係例示第1實施形態之半導體裝置之模式俯視圖。於圖2(a)及圖2(b)中，示出基座1、第1、第2半導體晶片21及22。又，於圖2(b)中，將第2半導體晶片22之一部分表示為剖面。圖2(b)所示之剖面係沿著圖2(a)中之B-B線。圖2(a)所示之剖面係沿著圖2(b)中之A-A線。
如圖2(a)及圖2(b)所示，第2半導體晶片22包含具有第2半導體元件部D2之第1區域30、與第1區域30相連之第1部分31、及與第1區域30相連之第2部分32。於本說明書中，所謂“相連”例如包括第1區域30、第1部分31及第2部分32之各者例如由1個半導體基板構成之情況。於第1實施形態中，第1、第2部分31及32並非與第1區域30接合者而是“一體構造”。第2半導體晶片22例如包含槽180。槽180以由第1區域30、第1部分31及第2部分32包圍之方式設置於第2半導體晶片22。於第1實施形態中，槽180為線型圖案，例如於Y軸方向上延伸。
第1區域30包含平面。平面於X軸方向及Y軸方向上擴展。如圖2(b) 所示，第1區域30包含第1~第4端面41~44。第1、第2端面41及42分別於X軸方向上延伸，第2端面42與第1端面41分開。第3、第4端面43及44分別於Y軸方向上延伸，第4端面44與第3端面43分開。第1實施形態中，第1部分31沿著第4端面44自第1端面41延伸至第2端面42。第2部分32沿著第3端面43自第1端面41延伸至第2端面42。槽180自第1端面41設置至第2端面42。槽180於第1、第2端面41及42之各者，朝向第2半導體晶片22之外開放。第1、第2部分31及32分別位於基座1與第1區域30之間。第2部分32於X軸方向上與第1部分31分開。
再者，第1、第2部分31及32亦可不與第1~第4端面41~44相接。
第1半導體晶片21位於基座1與第1區域30之間。第1半導體晶片21與第1部分31及第2部分32各者例如分開。第1半導體晶片21設置於基座1之上，例如藉由接著部21A而與基座1接著。
如圖1(a)及圖1(b)所示，第1區域30位於第1半導體晶片21與第3半導體晶片23之間。第3、第6及第4半導體晶片23、26、24向負X軸方向依序分別懸突。第7及第5半導體晶片27、25向正X軸方向依序分別懸突。至少1個第6半導體晶片26位於第4半導體晶片24與第3半導體晶片23之間。亦可使至少1個第7半導體晶片27位於第5半導體晶片25與第4半導體晶片24之間。半導體晶片之積層數為任意數量。於第1實施形態中，例如第2、第3、第6、第4、第7及第5半導體晶片22、23、26、24、27及25依序積層於Z軸方向上。該等半導體晶片之間亦可分別依序藉由接著部23A、26A、 24A、27A及25A而接著。
圖3(a)及圖3(b)係例示第1實施形態之半導體裝置之模式俯視圖。於圖3(a)及圖3(b)中，示出絕緣密封前之狀態。圖3(a)表示積層第3~第7半導體晶片23~27之後之平面，圖3(b)表示積層第3~第7半導體晶片23~27之前之平面。
如圖3(a)及圖3(b)所示，於基座1分別設置有複數個第1~第3端子電極71~73(第1端子電極71未表示於圖3(a)，第1端子電極71亦參照圖1、圖2)。第1~第3端子電極71~73與配線群11中所包含之配線之至少一者電性連接(配線群11參照圖2(a))。第1~第3端子電極71~73與配線群11中所包含之配線之電性連接狀態根據半導體裝置而任意地設定。於第1~第7半導體晶片21~27分別設置有複數個第1~第7焊墊電極21P~27P(第1焊墊電極21P亦參照圖2(b))。第1~第7焊墊電極21P~27P分別與第1~第7半導體元件部D1~D7電性連接(第1~第7半導體元件部D1~D7參照圖1(a)等)。於第1實施形態中，第2焊墊電極22P例如設置於第1部分31之上(參照圖3(b))。第1~第3端子電極71~73分別經由第1、第2、第4配線構件61、62、64而與第1、第2及第4焊墊電極21P、22P及24P電性連接。
第2焊墊電極22P經由第3配線構件63而與第3焊墊電極23P電性連接。第3焊墊電極23P經由第5配線構件65而與第6焊墊電極26P電性連接。第4焊墊電極24P經由第6配線構件66而與第7焊墊電極27P電性連接。第7焊墊電極27P經由第7配線構件67而與第5焊墊電極25P電性連接。藉此， 例如第1半導體晶片21與第2~第7半導體晶片22~27電性連接。第1~第7配線構件61~67分別為例如接合線。再者，第1~第7配線構件61~67並不限於接合線，亦可採用其他電性連接方式。例如，亦可對第1~第7配線構件61~67之各者、或至少一者使用覆晶式半導體裝置之凸塊電極。亦可併用接合線與凸塊電極。例如，對第1配線構件61使用凸塊電極，對第2~第7配線構件62~67使用接合線等。
第2半導體晶片22係使槽180朝向基座1而設置於基座1之上。根據第1實施形態，於第1區域30與基座1之間例如獲得線型圖案狀之槽180。第1半導體晶片21於基座1之上位於槽180。第1實施形態之槽180例如具有2個開放端部。於此種槽180，例如可如圖1(b)所示般填充絕緣密封構件8。例如，可將絕緣密封構件8進一步設置於至少第1部分31與第2部分32之間。進而，絕緣密封構件8例如於槽180內包圍第1半導體晶片21。
圖4(a)係例示參考例之半導體裝置之模式剖視圖。圖4(b)係例示第1實施形態之半導體裝置之模式剖視圖。
如圖4(a)所示，參考例之半導體裝置100r係將低彈性樹脂材料300設置於第1半導體晶片21及第1配線構件61之上且將第2半導體晶片22r安裝於低彈性樹脂材料300之上之例。半導體裝置100r具有第1配線構件61由低彈性樹脂材料300嵌埋之構造。對於低彈性樹脂材料300，為了例如保持第1配線構件61之環形狀，而使用例如黏度較低且容易藉由熱而軟化之絕緣性之樹脂材料。低彈性樹脂材料300之彈性模數例如低於第1~第7配 線構件61~67之導線配線材料。因此，低彈性樹脂材料300相較於導線配線材料容易變形。而且，低彈性樹脂材料300之Z軸方向之厚度較第1配線構件61之高度充分厚。或者，於覆晶連接有第1半導體晶片21之情形時，該低彈性樹脂材料300之Z軸方向之厚度較第1半導體晶片21之高度充分厚。上述情況係為了例如抑制第1配線構件61之變形、切斷。於半導體裝置100r中，若使第2半導體晶片22r之Z軸方向之厚度t22r變薄，則例如會產生如下情況：(1)存在於打線接合第2配線構件62時第2半導體晶片22r撓曲而伴隨於此產生振動之可能性；(2)存在第2半導體晶片22r例如因熱步驟中之熱而翹曲之可能性。
因此，厚度t22r必須設定為較厚。於半導體裝置100r中，例如基座1上之Z軸方向之厚度H1容易變厚。因此，於半導體裝置100r中，封裝之薄型化變得困難。
相對於此，於第1實施形態之半導體裝置100a中，例如代替低彈性樹脂材料300，而於第2半導體晶片22設置第1部分31及第2部分32。例如，假定將低彈性樹脂材料300之Z軸方向之厚度與第1部分31及第2部分32之Z軸方向之厚度設定為大致相等(例如包括接著部21A之Z軸方向之厚度)。
第1部分31及第2部分32為半導體基板、例如矽基板。因此，相較於低彈性樹脂材料300不易變形。於第1實施形態之第2半導體晶片22中，與參考例之第2半導體晶片22r對應之區域係第1區域30。第1區域30之Z軸方向之厚度t30可抑制“撓曲”及“翹曲”並且較厚度t22r薄。因此，根據 第1實施形態之半導體裝置100a，例如可使基座1上之Z軸方向之厚度H2較厚度H1薄。
如此一來，根據第1實施形態，可提供一種封裝可薄型化之半導體裝置。進而，亦可一面抑制封裝之厚度之增加一面使半導體晶片之積層數增加。
低彈性樹脂材料300例如價格較厚度為5~10μm左右之DAF(die attach film，晶片黏結膜)材料高。半導體裝置100r之製造成本容易上升。然而，第1實施形態之半導體裝置100a例如可不使用低彈性樹脂材料300。對於半導體裝置100a之接著部21A例如可使用DAF材料。因此，根據第1實施形態之半導體裝置100a，亦可相較於參考例之半導體裝置100r，抑制製造成本之上升。
進而，亦可獲得第2配線構件62或第4配線構件64例如於打線接合步驟、或封裝時之樹脂密封步驟中不易割斷之優點。
圖4(a)所示之接合於第2半導體晶片22r之第2配線構件62、及接合於應用了低彈性樹脂材料300之情形時的圖1(a)之第4半導體晶片24之第4配線構件64由於圖4(a)所示之低彈性樹脂材料300之剛性較低，故而於接合時容易產生撓曲或振動。因此，成為自接合裝置施加之接合能量(負載或超音波)容易不穩定、或不足之狀態。因此，於半導體裝置100r中，對於第2配線構件62與第2焊墊電極22P之接合強度、及第4配線構件64與第4焊 墊電極24P之接合強度之各者而言，難以獲得充分之接合強度。
相對於此，於圖4(b)所示之接合於第2半導體晶片22之第2配線構件62、及圖1(a)之接合於第4半導體晶片24之第4配線構件64之情形時，第1部分31及第2部分32各者為高剛性，不易產生撓曲。因此，半導體裝置100a相較於半導體裝置100r，可充分獲得自接合裝置施加之接合能量，而可使第2配線構件62與第2焊墊電極22P之接合強度、及第4配線構件64與第4焊墊電極24P之接合強度各自提高。
低彈性樹脂材料300之熱膨脹率(Coefficient of Thernal Expansion：CTE)例如大於矽。因此，有可能例如於加熱步驟中低彈性樹脂材料300隆起，而對第2半導體晶片22r等誘發龜裂。
相對於此，於第1實施形態中，例如於使接著部21A等熱硬化之步驟中，無須填充絕緣密封構件。因此，可抑制對第2半導體晶片22等產生龜裂。
進而，第2半導體晶片22除包含第1區域30以外，並包含第1部分31及第2部分32。第2半導體晶片22之Z軸方向之厚度H2可較參考例之第2半導體晶片22r之Z軸方向之厚度t22r更厚。因此，半導體裝置100a相較於參考例之半導體裝置100r，例如可提高剛性，亦可變得不易翹曲。
進而，如圖3(b)所示，於第1實施形態中，例如於第1部分31之上設 置有第2焊墊電極22P。第1、第2部分31及32係半導體基板、例如矽基板本身。第1、第2部分31及32之Z軸方向之厚度較設置有槽180之部分之Z軸方向之厚度更厚。而且，第1、第2部分31及32不經由槽180而配置於基座1之上。因此，第1、第2部分31及32之部分相較於設置有槽180之部分，Z軸方向之厚度較厚而剛性較高。第1、第2部分31及32之部分係第2半導體晶片22中相較於設置有槽180之部分不易變形之部分。
如此般，第2焊墊電極22P例如配置於第1、第2部分31及32之至少一者之上。藉此，例如於打線接合步驟中，可抑制第2半導體晶片22之變形或撓曲、及伴隨著該等之振動之產生，而可滿足接合強度所需之條件。因此，於具有槽180之第2半導體晶片22中，進而可獲得可抑制第2焊墊電極22P與第2配線構件62之接合強度之降低之優點。
又，藉由例如於第2半導體晶片22中在槽180之上之部分不配置第2焊墊電極22P，可更佳地獲得上述優點。
再者，於下述變化例及其他實施形態中，對於自實施形態獲得之其他技術效果適當地進行說明。
(第1實施形態：第1變化例)
圖5(a)係例示第1實施形態之第1變化例之半導體裝置之模式俯視圖。於圖5(a)中，將第2半導體晶片22之一部分表示為剖面。
如圖5(a)所示，自沿著Z軸方向之方向觀察，第1端子電極71無須由第2半導體晶片22覆蓋其全部。第1變化例之半導體裝置100aa之第2半導體晶片22例如具有沿著Y軸方向自第1端面41到達至第2端面42之槽180。於此種半導體裝置100aa之情形時，亦可將一部分之第1端子電極71以位於第1、第2端面41及42之至少一者之外側之方式配置於基座1之上。於圖5(a)中，示出將一部分之第1端子電極71以位於第1、第2端面41及42之各者之外側的方式配置於基座1之上之例。
根據第1實施形態，第2半導體晶片22例如具備自第1端面41到達至第2端面42之槽180。因此，如本第1變化例所示，例如亦可進一步獲得可提高第1端子電極71於基座1上之配置之自由度之優點。
(第1實施形態：第2變化例)
圖5(b)係例示第1實施形態之第2變化例之半導體裝置之模式俯視圖。於圖5(b)中，將第2半導體晶片22之一部分表示為剖面。
如圖5(b)所示，自沿著Z軸方向之方向觀察，第1半導體晶片21無須由第2半導體晶片22覆蓋其全部。例如，亦可將第1半導體晶片21之沿著X軸方向之2個端面之至少一者以位於第1、第2端面41及42之至少一者之外側之方式配置於基座1之上。
於第2變化例之半導體裝置100ab中，第1半導體晶片21之Y軸方向之長度LY21較第2半導體晶片22之Y軸方向之長度LY22長。根據第1實施形 態，第2半導體晶片22例如具備自第1端面41到達至第2端面43之槽180。因此，即便是長度LY21較長度LY22長之第1半導體晶片21，亦可配置於基座1之上。即便是雖為與該關係相同之關係但長度LY22較長度LY21短之第2半導體晶片22，亦可配置於基座1之上。
根據第1實施形態，如本第2變化例所示，亦可緩和可配置之晶片之制約。因此，例如亦可獲得亦容易應對第1、第2半導體晶片21及22之晶片尺寸之變更之優點。
(第1實施形態：第3變化例)
圖6(a)係例示第1實施形態之第3變化例之半導體裝置之模式俯視圖。於圖6(a)中，將第2半導體晶片22之一部分表示為剖面。
如圖6(a)所示，自沿著Z軸方向之方向觀察，第2半導體晶片22之形狀係具有長軸及短軸之長方形。於此種情形時，第1、第2部分31及32亦可沿著長軸而設置。第3變化例之半導體裝置100ac之半導體晶片22係沿著X軸方向為長軸，沿著Y軸方向為短軸。第1、第2部分31及32分別沿著X軸方向。
根據第1實施形態，可緩和第2半導體晶片22之剛性之降低。若如第3變化例般，將第1、第2部分31及32分別沿著第2半導體晶片22之長軸方向設置，則可更良好地獲得可緩和剛性之降低之效果。
於第3變化例中，第2焊墊電極22P亦可例如配置於第1、第2部分31及32之至少一者之上。藉此，即便第2半導體晶片22包含Z軸方向之厚度較薄之第1區域30，亦可抑制第2焊墊電極22P與第2配線構件62之接合強度之降低。於第3變化例中，亦可於維持此種效果之狀態下，使第2焊墊電極22P之數量相較於第1、第2部分31及32沿著短軸方向之情形增加。
(第1實施形態：第4變化例)
圖6(b)係例示第1實施形態之第4變化例之半導體裝置之模式俯視圖。於圖6(b)中，將第2半導體晶片22之一部分表示為剖面。
如圖6(b)所示，第1端子電極71亦可不配置於第1部分31與第1半導體晶片21之間之區域、及第2部分32與第1半導體晶片21之間之區域之任一者或之兩者。於圖6(b)中，示出第1端子電極71不配置於第1部分31與第1半導體晶片21之間之區域、及第2部分32與第1半導體晶片21之間之區域兩者之例。
自沿著Z軸方向之方向觀察，第1半導體晶片21係具有4條邊之四邊形。例如，於第4變化例中，第1焊墊電極21P對應於第1半導體晶片21之1~3條邊而配置於第1半導體晶片21。於圖6(b)中，示出將第1焊墊電極21P對應於沿著X軸方向之一對邊而配置於第1半導體晶片21之例。第1焊墊電極21P未配置於第1半導體晶片21之與沿著Y軸方向之一對邊鄰接之區域。沿著Y軸方向之一對邊分別與第1、第2部分31及32鄰接。
例如，第1端子電極71對應於第1半導體晶片21之配置有第1焊墊電極21P之上述1~3條邊而配置於基座1。於圖6(b)中，示出將第1端子電極71對應於第1半導體晶片21之沿著X軸方向之一對邊而配置於基座1之例。第1端子電極71未分別配置於第1半導體晶片21之沿著Y軸方向之一對邊與第1、第2部分31及32之間。
例如，第1配線構件61跨及配置有第1焊墊電極21P之上述1~3條邊，而將第1焊墊電極21P與第1端子電極71電性連接。於圖6(b)中，示出使第1配線構件61跨及第1半導體晶片21之沿著X軸方向之一對邊而將第1焊墊電極21P與第1端子電極71電性連接之例。不存在跨及第1半導體晶片21之沿著Y軸方向之一對邊之第1配線構件61。
於第4變化例中，在第1半導體晶片21之沿著Y軸方向之一對邊與第1、第2部分31及32之至少一者之間，沿著Y軸方向存在間隙75。間隙75例如不包含第1端子電極71及第1配線構件61而例如供圖1(b)所示之絕緣密封構件8設置。間隙75亦可不由絕緣密封構件8嵌埋而例如成為氣隙。然而，為了避免因加熱引起之空氣之膨脹導致不良，藉由底部填充膠、絕緣樹脂材料等材料嵌埋更佳。
於第4變化例中，藉由縮短間隙75之例如沿著X軸方向之長度，可使第2半導體晶片22之X軸方向之長度變短。因此，可獲得可縮小第2半導體晶片22之尺寸之優點。於可縮小第2半導體晶片22之尺寸之第4變化例中，例如亦可縮小基座1之尺寸。此種第4變化例對於例如半導體封裝之小 型化有利。
若縮短間隙75之例如沿著X軸方向之長度，則即便不變更第2半導體晶片22之X軸方向之長度亦可使第1、第2部分31及32之至少一者之X軸方向之長度變長。因此，於第4變化例中，亦可使第2半導體晶片22之剛性進一步提高。
亦可不存在間隙75。於第4變化例中，例如亦可使第1、第2部分31及32之至少一者與第1半導體晶片21接觸。
(第2實施形態)
圖7(a)係例示第2實施形態之半導體裝置之模式剖視圖。圖7(b)係例示第2實施形態之半導體裝置之模式俯視圖。於圖7(a)及圖7(b)中，示出基座1、第1、第2半導體晶片21及22。又，於圖7(b)中，將第2半導體晶片22之一部分表示為剖面。圖7(b)所示之剖面係沿著圖7(a)中之B-B線。圖7(a)所示之剖面係沿著圖7(b)中之A-A線。
如圖7(a)及圖7(b)所示，第2實施形態之半導體裝置100b之第2半導體晶片22相對於第1實施形態之第2半導體晶片22，進而包含第3部分33及第4部分34。
第3部分33與第1區域30相連。第3部分33於Y軸方向上與第1部分31及第2部分32各者分開。第4部分34與第1區域30相連。第4部分34於X軸 方向上與第3部分分開，於Y軸方向上與第1部分31及第2部分32各者分開。第1半導體晶片21與第3部分33及第4部分34各者例如分開。
第2半導體晶片22包含第1~第4角部51~54。第1端面41及第4端面44於第1角部51相交。第1端面41及第3端面43於第2角部52相交。第2端面42及第4端面44於第3角部53相交。第2端面42及第3端面43於第4角部54相交。例如，第1~第4部分31~34分別位於包含第1~第4角部51~54之區域。
再者，第1~第4部分31~34亦可不與第1~第4角部51~54相接。
第2實施形態之第2半導體晶片22所包含之槽181係十字圖案，於X軸方向及Y軸方向之各方向上延伸。槽181包含4個端部。4個端部分別於第1~第4端面41~44之各者朝向第2半導體晶片22之外開放。根據第2實施形態，於第1區域30與基座1之間例如獲得十字圖案狀之槽181。第1半導體晶片21於基座1之上，位於槽181。
第2半導體晶片22例如亦可包含第1~第4部分31~34。根據第2實施形態，於第1區域30與基座1之間獲得具有4個開放端部之槽181。根據具有此種槽181之第2實施形態，例如相較於第1實施形態，樹脂之填充路徑變多，故而可獲得更容易將絕緣密封構件8填充至槽181內之優點。
再者，於第2實施形態中，亦可進行與第1實施形態之第1~第4變化 例同樣之變化。
(第3實施形態)
圖8(a)係例示第3實施形態之半導體裝置之模式剖視圖。圖8(b)係例示第3實施形態之半導體裝置之模式俯視圖。於圖8(a)及圖8(b)中，示出基座1、第1、第2半導體晶片21及22。又，於圖8(b)中，將第2半導體晶片22之一部分表示為剖面。圖8(b)所示之剖面係沿著圖8(a)中之B-B線。圖8(a)所示之剖面係沿著圖7(b)中之A-A線。
如圖8(a)及圖8(b)所示，第3實施形態之半導體裝置100c之第2半導體晶片22相對於第1實施形態之第2半導體晶片22，進而包含第5部分35及第6部分36。
第5部分35與第1區域30、第1部分31及第2部分32相連。第6部分36於Y軸方向上與第5部分35分開，且與第1區域30、第1部分31及第2部分32相連。第5部分35沿著第1端面41自第1部分31延伸至第2部分32。第6部分36沿著第2端面42自第1部分31延伸至第2部分32。
第3實施形態之第2半導體晶片22包含將第1、第2、第5及第6部分31、32、35及36分別作為壁且將第1區域30作為底之凹部182。第1半導體晶片21係使凹部182朝向基座1而設置於基座1之上。根據第3實施形態，於第1區域30與基座1之間例如獲得空腔。第1半導體晶片21於基座1之上，位於空腔內。
第2半導體晶片22例如亦可包含具有第1、第2、第5及第6部分31、32、35及36之環狀部。環狀部例如沿著第1~第4端面41~44。根據第3實施形態，由於具有環狀部，故而可獲得第2半導體晶片22之剛性例如相較於第1、第2實施形態進一步提高之優點。
再者，第1、第2、第5及第6部分31、32、35及36亦可不與第1~第4端面41~44相接。又，第3實施形態中之空腔內例如既可填充亦可不填充絕緣密封構件8。於不藉由絕緣密封構件8將空腔內填充之情形時，空腔內例如成為氣隙。進而，於第3實施形態中，可進行與第1實施形態之第3、第4變化例同樣之變化。例如，於第3實施形態中，在設置有間隙75之情形時，間隙75例如亦可不由絕緣密封構件8嵌埋而例如成為氣隙。然而，為了防止因加熱引起之空氣之膨脹導致不良，亦較理想為藉由底部填充膠、絕緣樹脂材料等進行密封。再者，若於真空中進行密封則亦可消除該情況。
(第4實施形態)
圖9(a)~圖9(g)係例示第4實施形態之半導體裝置之製造方法之步驟順序模式立體圖。圖10(a)~圖10(h)係例示第4實施形態之半導體裝置之製造方法之步驟順序模式剖視圖。於第4實施形態中，例如例示第2半導體晶片22之製造方法。
如圖9(a)及圖10(a)所示，準備形成有複數個第2半導體元件部D2之 矽晶圓W(以下稱為晶圓)。晶圓W包含具備第2半導體元件部D2之第1面、及於Z軸方向上與第1面分開之第2面。繼而，將表面保護膠帶110接著於晶圓W之第1面之上。
繼而，如圖9(b)及圖10(b)所示，使晶圓W反轉，並使用研磨磨石120研磨晶圓W之第2面而使之後退。該步驟係所謂BSG(Back Side grinding，背面研磨)步驟。
繼而，如圖9(c)及圖10(c)所示，使晶圓W反轉，並將晶圓W之第2面接著於貼合於切割環130之上之接著樹脂。接著樹脂之一例係DAF(Die Attach Film，晶片黏結膜)140a。DAF140a例如藉由接著樹脂140b而接著於基材140c。基材140c例如為PET(PolyEthylene Terephthalate，聚對苯二甲酸乙二酯)等樹脂材料。
繼而，如圖9(d)及圖10(d)所示，將表面保護膠帶110自晶圓W之第1面剝離。
繼而，如圖9(e)及圖10(e)所示，使用刀片150切割晶圓W。於晶圓W形成切割線160。切割線160係沿著X軸方向及Y軸方向之各者而形成。晶圓W被分離成複數個第2半導體晶片22。
繼而，如圖9(f)及圖10(f)所示，例如照射紫外線，而使接著樹脂140b之黏著力降低。繼而，使晶圓W反轉，並將晶圓W之第1面接著於設 置於切割環130之上之第1切割帶170。繼而，例如將接著樹脂140b及基材140c自DAF140a剝離。
繼而，如圖9(g)及圖10(g)所示，於已分離成複數個第2半導體晶片22之晶圓W形成凹部。於本實施形態中，在晶圓W形成槽180。於形成槽180時，亦能夠以槽180成為特定寬度之方式，例如使刀片150沿著Y軸方向進入至晶圓W數次。
繼而，如圖10(h)所示，使第2半導體晶片22分別反轉，而將DAF140a接著於第2切割帶171。其後，對第2切割帶171照射紫外線等，使黏著力降低，而自第2切割帶171拾取第2半導體晶片22，並將第2半導體晶片22接著於基座1之上。
例如，第1實施形態之第2半導體晶片22例如可藉由使用刀片150形成槽180而製造。
又，於製造第2實施形態之第2半導體晶片22之情形時，例如只要在圖9(g)及圖10(g)所示之步驟中，於X軸方向及Y軸方向之各者形成槽，而將十字圖案之槽181形成於晶圓W即可。
進而，於製造第3實施形態之第2半導體晶片22之情形時，例如只要在DAF140a形成與凹部182對應之開口，且僅對除開口以外之部分照射紫外線而將DAF140a選擇性地剝離後，將DAF140a使用為蝕刻之遮罩，藉 由RIE(Reactive Ion Etching，反應離子蝕刻)法、噴砂法、或濕式蝕刻法等，於晶圓W形成凹部182即可。
該等第2、第3實施形態之第2半導體晶片22之製造方法亦可於以下所說明之第5、第6實施形態中同樣地應用。
(第5實施形態)
圖11(a)~圖11(g)係例示第5實施形態之半導體裝置之製造方法之步驟順序模式立體圖。圖12(a)~圖12(h)係例示第5實施形態之半導體裝置之製造方法之步驟順序模式剖視圖。於第5實施形態中，例如例示第1半導體晶片21之另一製造方法。
如圖11(d)及圖12(d)所示，例如於第4實施形態中，依照參照圖9(a)~圖10(d)進行說明之方法，研磨晶圓W之第2面，將晶圓W之第2面接著於DAF140a，將表面保護膠帶110自晶圓W之第1面剝離。
繼而，如圖11(e)及圖12(e)所示，例如照射紫外線，使接著樹脂140b之黏著力降低。繼而，使晶圓W反轉，將晶圓W之第1面接著於設置於切割環130之上之第1切割帶170。繼而，例如將接著樹脂140b及基材140c自DAF140a剝離。
繼而，如圖11(f)及圖12(f)所示，使用刀片150，於晶圓W形成槽180。
繼而，如圖12(g)所示，使晶圓W反轉，並將DAF140a接著於第2切割帶171。
繼而，如圖11(g)及圖12(h)所示，使用刀片150切割晶圓W。於晶圓W形成切割線160。藉此，例如於第2切割帶171之上獲得第2半導體晶片22。其後，自第2切割帶171拾取第2半導體晶片22，並將第2半導體晶片22接著於基座1之上。
如此般，例如，槽180亦可先於切割線160而形成。根據第5實施形態之製造方法，於將晶圓W分離成第2半導體晶片22之前形成槽180，故而例如可獲得於形成槽180時位置偏移較少之優點。
(第5實施形態：第1變化例)
圖13(a)~圖13(c)係例示第5實施形態之第1變化例之半導體裝置之製造方法的步驟順序模式剖視圖。
如圖13(a)所示，例如於第5實施形態中，依照參照圖11(a)~圖12(f)進行說明之方法，使用刀片，於第1切割帶170上之晶圓W形成槽180。
繼而，如圖13(b)所示，使用刀片，於第1切割帶170上之晶圓W形成切割線160。藉此，例如於第1切割帶170之上獲得第2半導體晶片22。
繼而，如圖13(c)所示，使晶圓W反轉，並將接著部140b接著於第2切割帶171。繼而，將第1切割帶170自元件形成面剝離。其後，自第2切割帶171拾取第2半導體晶片22，並將第2半導體晶片22接著於基座1之上。
如此般，亦可不使晶圓W反轉而形成切割線160。
又，於使用刀片形成槽180之情形時，亦可藉由與切割線160相同之步驟形成槽180。即，同時進行圖13(a)所示之槽180之形成步驟、及圖13(b)所示之切割步驟。若改變進入至晶圓W之刀片之深度，則可分開製作槽180及切割線160之各者。例如，於形成槽180時，以不將晶圓W分斷之方式，使刀片150較淺地進入至晶圓W，於形成切割線160時，以將晶圓W分斷之方式，使刀片150較深地進入至晶圓W。藉此，可藉由同一步驟而形成槽180、及切割線160。
再者，槽181亦可藉由切割步驟而形成。進而，凹部182亦只要例如變更刀片等工具，便可藉由切割步驟而與切割線160一併形成。
如此一來，於複數個半導體晶片之各者形成槽181、182或凹部182之步驟可於下述(a)~(c)之任一者進行：(a)將晶圓W分離成複數個半導體晶片之步驟之前、(b)將晶圓W分離成複數個半導體晶片之步驟之後、(c)將晶圓W分離成複數個半導體晶片之步驟時。
(第6實施形態)
圖14(a)~圖14(g)係例示第6實施形態之半導體裝置之製造方法之步驟順序模式立體圖。圖15(a)~圖15(h)係例示第6實施形態之半導體裝置之製造方法之步驟順序模式剖視圖。於第6實施形態中，例如例示第2半導體晶片22之製造方法。
如圖14(a)及圖15(a)所示，使用刀片150，於形成有複數個第2半導體元件部D2之矽晶圓W之第1面形成半切槽160a。半切槽160a係沿著X軸方向及Y軸方向之各者而形成。半切槽160a之Z軸方向之深度例如設為第2半導體晶片22之Z軸方向之厚度(最終之厚度=完工厚度)以上之深度。
繼而，如圖14(b)及圖15(b)所示，將表面保護膠帶110接著於形成有半切槽160a之晶圓W之第1面之上。
繼而，如圖14(c)及圖15(c)所示，使晶圓W反轉，並使用研磨磨石120研磨晶圓W之第2面而使之後退。晶圓W被分離成複數個第2半導體晶片22。即，第6實施形態係使用先於BSG步驟而進行切割步驟之所謂DBG方法(Dicing Before Grinding，先切割後研磨)之例。
繼而，如圖14(d)及圖15(d)所示，使晶圓W反轉，並將晶圓W之第2面接著於貼合於切割環130之上之例如DAF140a。
繼而，如圖14(e)及圖15(e)所示，將表面保護膠帶110自晶圓W之第1面剝離。
繼而，如圖14(f)及圖15(f)所示，於使接著樹脂140b之黏著力降低後，使晶圓W反轉，並將晶圓W之第1面接著於第1切割帶170。繼而，將接著樹脂140b及基材140c自DAF140a剝離。
繼而，如圖14(g)及圖15(g)所示，於已分離成複數個第2半導體晶片22之晶圓W形成凹部。於本實施形態中，例如使用刀片150而於晶圓W形成槽180。繼而，將DAF140a切斷，並將DAF140a按複數個第2半導體晶片22之每一者分離。對於DAF140a之切斷，只要例如使用雷射151即可。再者，藉由該雷射151進行之DAF140a之切斷亦可於圖15(e)所示之步驟中實施。
繼而，如圖15(h)所示，使第2半導體晶片22分別反轉，而將DAF140a接著於第2切割帶171。其後，自第2切割帶171拾取第2半導體晶片22，並將第2半導體晶片22接著於基座1之上。
亦可如第6實施形態般，對於晶圓W之切割使用DBG方法。
(第7實施形態)
圖16係例示第7實施形態之半導體裝置之模式剖視圖。
如圖16所示，第6實施形態之半導體裝置100f係使第3~第7半導體晶 片23~27之各者之Z軸方向之厚度t23~t27彼此相等之例。
實施形態之半導體裝置係將複數個半導體晶片例如一面於X軸方向上錯開一面堆積，並於中途將堆疊之方向設為相反方向而進一步堆疊。例如，於第7實施形態之半導體裝置100f中，在第4半導體晶片24，堆疊之方向成為相反方向。第4半導體晶片24相對於在Z軸方向上堆疊之第2、第3、第5~第7半導體晶片22、23、25~27例如成為如“懸臂樑”之形狀。第4半導體晶片24具備與第1、第2部分31及32之至少一者重疊之第7部分37、以及自第2半導體晶片22懸突之第8部分38。
例如，於如參照圖4(a)進行說明之參考例之半導體裝置100r般使用絕緣性樹脂材料300之情形時，由於絕緣性樹脂材料300為低彈性模數，故而例如容易因打線接合時之衝擊，而產生微小之撓曲、或伴隨於此之“振動”。尤其是，於成為如“懸臂樑”之形狀之第4半導體晶片24中，在打線接合時，於第4半導體晶片24之第8部分38與基座1之間空間擴大。而且，第4焊墊電極24P(參照圖3(a))配置於第8部分38。因此，第4半導體晶片24因打線接合時之衝擊尤其容易產生“撓曲”或“振動”。於第4半導體晶片24中，第8部分38尤其容易撓曲、振動。
第4半導體晶片24之“撓曲”或“振動”存在使打線接合之精度或接合強度降低之可能性。例如，若第4半導體晶片24撓曲或振動，則於打線接合時，對第4配線構件64及第4焊墊電極24P之接合能量之施加容易變得不充分。因此，存在於第4配線構件64與第4焊墊電極24P之間難以獲得充 分之接合強度之情況。為了抑制此種打線接合之精度之降低，於成為如“懸臂樑”之形狀之半導體晶片、例如第4半導體晶片24中，使Z軸方向之厚度t24較其他半導體晶片之Z軸方向之厚度厚。
於第7實施形態之半導體裝置100f中，所積層之最下層之半導體晶片為第2半導體晶片22。第2半導體晶片22例如剛性高於絕緣性樹脂材料300(參照圖3)。而且，第4半導體晶片24之第7部分37於Z軸方向上例如位於第2部分32之上。因此，第4半導體晶片24例如相較於參考例之半導體裝置100r(參照圖3)不易產生撓曲、或伴隨於此之振動。因此，亦可使厚度t24變薄。當然，厚度t24亦可例如較厚度t23、t25~27厚。
例如，於第7實施形態中，厚度t24例如設定為與第3、第5~第7半導體晶片23、25~27之各者之Z軸方向之厚度t23、t25~t27相同。再者，厚度t23~t27分別設為相同厚度，但嚴格而言無須為相同厚度。例如，於厚度t23~t27分別包含容許誤差之範圍內之誤差。
根據第7實施形態，例如可一面抑制於打線接合時可能發生之半導體晶片之振動一面使第3~第7半導體晶片23~27之各者之Z軸方向之厚度t23~t27彼此相等。藉此，可謀求封裝之進一步之薄型化。
(第8實施形態)
圖17(a)係例示第8實施形態之半導體裝置之模式剖視圖。圖17(b)係例示第8實施形態之半導體裝置之模式俯視圖。於圖17(a)中，示出基座 1、第1、第2半導體晶片21及22。於圖17(b)中，示出第2半導體晶片22，將其一部分設為剖面。圖17(b)所示之剖面係沿著圖17(a)中之B-B線。再者，圖17(b)係沿著Z軸方向自基座1側朝向第1區域30觀察第2半導體晶片22所得之圖，將第1~第4部分31~34之各者表示為剖面，將第1區域30之背面表示為平面。圖17(a)所示之剖面係沿著圖17(b)中之A-A線。
如圖17(a)及圖17(b)所示，第8實施形態之半導體裝置100g係例如於第2實施形態之第2半導體晶片22之槽181設置有凹口200X及200Y之例。再者，於第1實施形態之第2半導體晶片22中，在槽180例如設置凹口200Y。凹口200X及200Y例如設置於第1區域30之底面。底面係相對於形成有第2半導體元件部D2之面位於相反側之面。凹口200X於X軸方向上延伸。凹口200Y於Y軸方向上延伸。
已於第4~第6實施形態中進行了說明，槽180係藉由使刀片150沿著Y軸方向進入至晶圓W數次而形成。又，槽181係藉由使刀片150進而沿著X軸方向進入至晶圓W複數次而形成。
圖18(a)~圖18(c)係例示製造第8實施形態之半導體裝置之製造方法之1種的步驟順序模式剖視圖。
如圖18(a)~圖18(c)依序所示，槽180或181例如係使刀尖為橢圓形狀或錐形狀之刀片150進入至晶圓W複數次而形成。若為此種槽180或181之形成方法，則每當刀片150進入至晶圓W，便於第2半導體晶片22或晶圓W 形成凹口200X或200Y。
以此方式，使用刀尖為橢圓形狀或錐形狀之刀片150，使刀片150進入至晶圓W複數次，而形成槽180或槽181。藉此，凹口200X或200Y可不於形成槽180或槽181之後追加步驟而形成。
又，刀片150容易因加工時之磨耗等而前端變細。因此，槽180或槽181亦存在朝向底部變尖而成為錐形狀之情況。
根據第8實施形態之半導體裝置100g，於第2半導體晶片22之槽181設置沿著X軸方向之凹口200X、及沿著Y軸方向之凹口200Y。例如，可使凹口200X及200Y作為將成為絕緣密封構件8之絕緣性樹脂導引至凹部之“導件”發揮功能。圖17(b)之箭頭210表示絕緣性樹脂之流動。
根據半導體裝置100g，例如可獲得如下優點：於藉由絕緣密封構件8將第1~第7半導體晶片21~27絕緣密封時，容易將絕緣密封構件8填充至在第1區域30與基座1之間獲得之凹部。
進而，硬化後之絕緣密封構件8相較於不存在凹口200X或200Y之情形，於凹部內，更牢固地密接於第2半導體晶片22(錨定效果)。因此，亦可獲得絕緣密封構件8與第2半導體晶片22之密接性提高而可抑制絕緣密封構件8之剝離之優點。
(第9實施形態)
圖19(a)~圖21(b)係例示第9實施形態之半導體封裝之製造方法之步驟順序模式剖視圖。
如圖19(a)所示，將第1半導體晶片21接著於基座1之上。基座1具有包含複數個配線之配線群11。第1半導體晶片21包含第1半導體元件部D1及電性連接於第1半導體元件部D1之第1焊墊電極21P(關於第1焊墊電極21P，參照圖2(b))。
繼而，如圖19(b)所示，將配線群11中所包含之配線與第1焊墊電極21P電性連接。配線與第1端子電極71電性連接。例如，藉由第1配線構件61將第1端子電極71與第1焊墊電極21P電性連接。連接方式亦可如圖示般為使用接合線之打線接合方式，還可為使用凸塊電極之覆晶方式。
繼而，如圖20(a)所示，將包含第2焊墊電極22P(參照圖3(a)及圖3(b))之第2半導體晶片22接著於基座1之上。第2半導體晶片22係以將第1半導體晶片21內包於基座1、第1區域30、第1部分31及第2部分32之方式接著於基座1之上。
繼而，如圖20(b)所示，將包含焊墊電極之複數個半導體晶片、例如包含第3~第7焊墊電極23P~27P(參照圖3(a))之第3~第7半導體晶片23~27接著於第2半導體晶片22之上。於該接著時，第2~第7焊墊電極22P~27P分別一面露出一面接著。
如圖21(a)所示，將配線群11中所包含之配線與第2~第7焊墊電極22P~27P電性連接。配線與第2、第3端子電極72、73電性連接。例如，藉由第2~第7配線構件62~67將第2端子電極72、第3端子電極73、第2~第7焊墊電極22P~27P電性連接。於該連接時，亦不限於圖示之打線接合方式，而亦可為覆晶方式。
再者，為了防止接合裝置之接合工具與半導體晶片之干涉，只要例如以如下方式進行圖20(b)所示之步驟(晶粒安裝)及圖21(a)所示之步驟(打線接合)即可。
(1)第2、第3、第6半導體晶片22、23及26之晶粒安裝
(2)第2、第3、第5配線構件62、63及65之打線接合
(3)第4、第7、第5半導體晶片24、27及25之晶粒安裝
(4)第4、第6、第7配線構件64、66及67之打線接合
藉由以上述(1)~(4)之順序進行晶粒安裝及打線接合，可防止接合工具與半導體晶片之干涉。
繼而，如圖21(b)所示，於至少基座1之上，藉由絕緣密封構件8至少將第2~第7半導體晶片22~27密封。於本例中，示出第1半導體晶片21亦進而藉由絕緣密封構件8密封之例。於藉由絕緣密封構件8進行密封之後，在絕緣密封構件8之表面打印形式序號等設計(未圖示)。
繼而，如圖1(b)所示，於基座1形成外部端子9。外部端子9例如為凸塊電極。例如經由如該等之步驟，而製造實施形態之半導體裝置經密封之 半導體封裝。
如上所述，根據實施形態，可提供一種封裝可薄型化之半導體裝置、半導體裝置之製造方法及半導體封裝之製造方法。
以上，一面參照具體例，一面對本發明之實施形態進行了說明。然而，本發明並不限定於該等具體例。例如，關於實施形態之半導體裝置所包含之基座1、第1半導體晶片21及第2半導體晶片22等各元件之具體之構成，只要業者可藉由自公知之範圍內適當選擇而同樣地實施本發明並獲得同樣之效果，則包含於本發明之範圍內。例如，於實施形態中，將第2半導體晶片22設為半導體記憶體晶片，將第1半導體晶片21設為控制器晶片，但並不限於此。
將各具體例之任意2個以上之元件於技術上可能之範圍內組合所得者亦只要包含本發明之主旨則包含於本發明之範圍內。
此外，業者可基於作為本發明之實施形態於上文所敍述之半導體裝置適當地進行設計變更而實施之所有半導體裝置亦只要包含本發明之主旨則屬於本發明之範圍。
此外，業者於本發明之思想之範疇中可設想各種變更例、及修正例，並且理解該等變更例、及修正例亦屬於本發明之範圍。
對本發明之實施形態進行了說明，但實施形態係作為示例而提出者，並非意欲限定發明之範圍。新穎之實施形態可藉由其他各種形態實 施，可於不脫離發明之主旨之範圍內，進行各種省略、替換、變更。該等實施形態或其變化包含於發明之範圍或主旨中，並且包含於申請專利範圍所記載之發明及其等同之範圍內。
[相關申請]
本申請案係基於且主張2017年8月28日申請之先前的日本專利申請案第2017-163602號之優先權之權益，該申請案之全文以引用之方式併入本文。

Claims (10)

  1. 一種半導體裝置，其具備：基座，其具有配線；第1半導體晶片，其具有第1半導體元件部；及第2半導體晶片，其具有第2半導體元件部，且經由上述配線之至少一者而與上述第1半導體晶片電性連接，且上述第2半導體晶片包含：含有上述第2半導體元件部之第1區域，與上述第1區域相連之第1部分，及與上述第1區域相連且於與自上述基座朝向上述第1區域之第1方向交叉之第2方向上與上述第1部分分開之第2部分；且上述第1半導體晶片之至少一部分、上述第1部分、及上述第2部分各者位於上述基座與上述第1區域之間；上述第1區域包含平面；上述平面於上述第2方向、以及與上述第1方向及上述第2方向各者交叉之第3方向上擴展；上述第2半導體晶片進而包含：第3部分，其與上述第1區域相連，且於上述第3方向上與上述第1部分及上述第2部分分開；及第4部分，其與上述第1區域相連，於上述第2方向上與上述第3部分分開，且於上述第3方向上與上述第1部分及上述第2部分分開；且上述第3部分及上述第4部分各者位於上述基座與上述第1區域之間。
  2. 如請求項1之半導體裝置，其中上述第1區域包含平面，上述平面於上述第2方向、以及與上述第1方向及上述第2方向各者交叉之第3方向上擴展，且於上述第2方向上，上述第1半導體晶片之至少一部分位於上述第1部分與上述第2部分之間。
  3. 如請求項1之半導體裝置，其中上述第2半導體晶片進而包含與上述第2半導體元件部電性連接之焊墊電極，且上述焊墊電極於上述第1方向上位於上述第1部分之上。
  4. 一種半導體裝置，其具備：基座，其具有配線；第1半導體晶片，其具有第1半導體元件部；及第2半導體晶片，其具有第2半導體元件部，且經由上述配線之至少一者而與上述第1半導體晶片電性連接，且上述第2半導體晶片包含：含有上述第2半導體元件部之第1區域，與上述第1區域相連之第1部分，及與上述第1區域相連且於與自上述基座朝向上述第1區域之第1方向交叉之第2方向上與上述第1部分分開之第2部分；且上述第1半導體晶片之至少一部分、上述第1部分、及上述第2部分各者位於上述基座與上述第1區域之間；上述第1區域包含平面；上述平面於上述第2方向、以及與上述第1方向及上述第2方向各者交叉之第3方向上擴展；上述第2半導體晶片進而包含：第5部分，其與上述第1區域、上述第1部分及上述第2部分相連；以及第6部分，其與上述第1區域、上述第1部分及上述第2部分相連，且於上述第3方向上與上述第5部分分開；且上述第5部分及上述第6部分各者位於上述基座與上述第1區域之間。
  5. 如請求項1至4中任一項之半導體裝置，其進而具備設置於上述基座之上且包圍上述第2半導體晶片之絕緣密封構件，上述絕緣密封構件進而設置於至少上述第1部分與上述第2部分之間，且上述絕緣密封構件進而包圍上述第1半導體晶片。
  6. 如請求項1至4中任一項之半導體裝置，其進而具備與上述第1半導體晶片電性連接之第3半導體晶片，且上述第1區域位於上述第1半導體晶片與上述第3半導體晶片之間。
  7. 一種半導體裝置，其具備：基座，其具有配線；第1半導體晶片，其具有第1半導體元件部；第2半導體晶片，其具有第2半導體元件部，且經由上述配線之至少一者而與上述第1半導體晶片電性連接，且上述第2半導體晶片包含：含有上述第2半導體元件部之第1區域，與上述第1區域相連之第1部分，及與上述第1區域相連且於與自上述基座朝向上述第1區域之第1方向交叉之第2方向上與上述第1部分分開之第2部分；及複數個半導體晶片，其於上述第2半導體晶片之上，並於上述第1方向積層；且上述第1半導體晶片之至少一部分、上述第1部分、及上述第2部分各者位於上述基座與上述第1區域之間；上述複數個半導體晶片之至少一者包含在上述第1方向上與上述第1部分及上述第2部分之至少一者重疊之第7部分、自上述第2半導體晶片懸突之第8部分、半導體元件部、以及與上述半導體元件部電性連接之焊墊電極，且上述焊墊電極配置於上述第8部分。
  8. 一種半導體裝置之製造方法，其具備如下步驟：使包含具備半導體元件部之第1面、及於第1方向上與上述第1面分開之第2面之晶圓的上述第2面後退；將接著樹脂接著於上述晶圓之第2面；沿著與上述第1方向交叉之第2方向、以及與上述第1方向、及上述第2方向交叉之第3方向切割上述晶圓，而將上述晶圓分離成複數個半導體晶片；及將上述晶圓之上述第2面連同上述接著樹脂一起進行加工，而於上述複數個半導體晶片各者形成槽或凹部；且於上述複數個半導體晶片各者形成槽或凹部之步驟係於下述(a)~(c)之任一者進行：(a)將上述晶圓分離成複數個半導體晶片之步驟之前；(b)將上述晶圓分離成複數個半導體晶片之步驟之後；(c)將上述晶圓分離成複數個半導體晶片之步驟之時。
  9. 一種半導體裝置之製造方法，其係將包含具備半導體元件部之第1面、及於第1方向上與上述第1面分開之第2面的晶圓，沿著與上述第1方向交叉之第2方向、以及與上述第1方向及上述第2方向交叉之第3方向，自上述晶圓之上述第1面切割至上述第1方向之中途，使上述晶圓之上述第2面後退，而將上述晶圓分離成複數個半導體晶片，將接著樹脂接著於經分離成上述複數個半導體晶片之上述晶圓之第2面，且將經分離成上述複數個半導體晶片之上述晶圓之上述第2面連同上述接著樹脂一起加工，而於上述複數個半導體晶片各者形成槽或凹部。
  10. 一種半導體封裝之製造方法，其係將第1半導體晶片接著於具有包含複數個配線之配線群之基座之上，該第1半導體晶片具有第1半導體元件部及電性連接於上述第1半導體元件部之第1焊墊電極；將上述配線與上述第1焊墊電極電性連接；以將上述第1半導體晶片內包於上述基座、第1區域、第1部分及第2部分之方式，將第2半導體晶片接著於上述基座之上，該第2半導體晶片具有第2半導體元件部及電性連接於上述第2半導體元件部之第2焊墊電極，且包含：具有上述第2半導體元件部之上述第1區域，與上述第1區域相連之上述第1部分，及與上述第1區域相連且於與上述第1區域交叉之方向上與上述第1部分分開之上述第2部分；將具有第3焊墊電極之至少1個第3半導體晶片，以使上述第2及第3焊墊電極露出地接著於上述第2半導體晶片之上；將上述配線與上述第2及第3焊墊電極電性連接；於至少上述基座之上，藉由絕緣密封構件密封至少上述第2、第3半導體晶片；於上述基座形成外部端子。
TW107119256A 2017-08-28 2018-06-05 半導體裝置、半導體裝置之製造方法及半導體封裝之製造方法 TWI668827B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017163602A JP6755842B2 (ja) 2017-08-28 2017-08-28 半導体装置、半導体装置の製造方法及び半導体パッケージの製造方法
JP2017-163602 2017-08-28

Publications (2)

Publication Number Publication Date
TW201913933A TW201913933A (zh) 2019-04-01
TWI668827B true TWI668827B (zh) 2019-08-11

Family

ID=65437586

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107119256A TWI668827B (zh) 2017-08-28 2018-06-05 半導體裝置、半導體裝置之製造方法及半導體封裝之製造方法

Country Status (5)

Country Link
US (1) US10510726B2 (zh)
JP (1) JP6755842B2 (zh)
KR (1) KR102122271B1 (zh)
CN (1) CN109427761B (zh)
TW (1) TWI668827B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161007A (ja) 2018-03-13 2019-09-19 株式会社東芝 半導体装置及びその製造方法
FR3089056B1 (fr) * 2018-11-28 2022-01-21 St Microelectronics Grenoble 2 Dispositif électronique comprenant un substrat de support et des puces électroniques, empilés
CN111477621B (zh) * 2020-06-28 2020-09-15 甬矽电子(宁波)股份有限公司 芯片封装结构、其制作方法和电子设备
JP2022039620A (ja) * 2020-08-28 2022-03-10 キオクシア株式会社 半導体装置
KR20220085137A (ko) * 2020-12-15 2022-06-22 삼성전자주식회사 복수개의 반도체 칩을 포함하는 반도체 패키지 및 이의 제조 방법
TWI778560B (zh) * 2021-03-30 2022-09-21 力成科技股份有限公司 封裝結構及其製造方法
JP2023121355A (ja) * 2022-02-21 2023-08-31 キオクシア株式会社 半導体装置および半導体装置の製造方法
JP2023129959A (ja) * 2022-03-07 2023-09-20 キオクシア株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080054451A1 (en) * 2006-09-06 2008-03-06 Michael Bauer Multi-chip assembly
TW200908275A (en) * 2007-05-17 2009-02-16 Micron Technology Inc Semiconductor packages and method for fabricating semiconductor packages with discrete components
TWM406260U (en) * 2011-01-14 2011-06-21 Walton Advanced Eng Inc Semiconductor package having arch supporting at sides of interposer

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS507059A (zh) 1973-05-21 1975-01-24
JP3780222B2 (ja) 2001-08-31 2006-05-31 三菱電機株式会社 中空封着パッケージおよびその製造方法
JP3507059B2 (ja) 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
JP3885670B2 (ja) 2002-06-19 2007-02-21 松下電器産業株式会社 半導体装置
JP4052078B2 (ja) 2002-10-04 2008-02-27 富士通株式会社 半導体装置
JP3842751B2 (ja) 2003-03-26 2006-11-08 京セラ株式会社 電子部品封止用基板およびそれを用いた電子装置の製造方法
TWI278947B (en) * 2004-01-13 2007-04-11 Samsung Electronics Co Ltd A multi-chip package, a semiconductor device used therein and manufacturing method thereof
JP2006210402A (ja) * 2005-01-25 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置
JP4716836B2 (ja) 2005-10-05 2011-07-06 パナソニック株式会社 半導体装置
JP2009016717A (ja) 2007-07-09 2009-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2009026843A (ja) 2007-07-18 2009-02-05 Toshiba Corp 半導体装置
JP2010206044A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体装置の製造方法
KR20110083969A (ko) * 2010-01-15 2011-07-21 삼성전자주식회사 반도체 패키지 및 그 제조 방법
WO2011114628A1 (ja) 2010-03-18 2011-09-22 パナソニック株式会社 Ｍｅｍｓ素子、およびｍｅｍｓ素子の製造方法
KR101774938B1 (ko) 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법
JP5840479B2 (ja) 2011-12-20 2016-01-06 株式会社東芝 半導体装置およびその製造方法
KR20170014746A (ko) * 2015-07-31 2017-02-08 에스케이하이닉스 주식회사 스택 패키지 및 그 제조방법
US9893058B2 (en) * 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080054451A1 (en) * 2006-09-06 2008-03-06 Michael Bauer Multi-chip assembly
TW200908275A (en) * 2007-05-17 2009-02-16 Micron Technology Inc Semiconductor packages and method for fabricating semiconductor packages with discrete components
TWM406260U (en) * 2011-01-14 2011-06-21 Walton Advanced Eng Inc Semiconductor package having arch supporting at sides of interposer

Also Published As

Publication number Publication date
JP2019041053A (ja) 2019-03-14
JP6755842B2 (ja) 2020-09-16
TW201913933A (zh) 2019-04-01
CN109427761A (zh) 2019-03-05
KR102122271B1 (ko) 2020-06-15
US10510726B2 (en) 2019-12-17
US20190067250A1 (en) 2019-02-28
CN109427761B (zh) 2022-10-21
KR20190024634A (ko) 2019-03-08

Similar Documents

Publication Publication Date Title
TWI668827B (zh) 半導體裝置、半導體裝置之製造方法及半導體封裝之製造方法
US9397072B2 (en) Method of manufacturing semiconductor device
KR102649471B1 (ko) 반도체 패키지 및 그의 제조 방법
US20160329304A1 (en) Semiconductor device and method of manufacturing semiconductor device
US8860215B2 (en) Semiconductor device and method of manufacturing the same
TWI236747B (en) Manufacturing process and structure for a flip-chip package
CN103021960A (zh) 三维集成电路的制造方法
KR20150060758A (ko) 반도체 장치 및 그 제조방법
JP6495692B2 (ja) 半導体装置及びその製造方法
US10811391B2 (en) Semiconductor device and method for manufacturing semiconductor device
TW202209585A (zh) 半導體裝置及半導體裝置之製造方法
JP5547703B2 (ja) 半導体装置の製造方法
TWI720394B (zh) 半導體裝置及其製造方法
TWI685943B (zh) 半導體裝置
JP2014203868A (ja) 半導体装置及び半導体装置の製造方法
TW201628150A (zh) 半導體裝置
TW202125766A (zh) 半導體裝置
TWI784847B (zh) 封裝結構及其製造方法
JP2022036756A (ja) 半導体装置
TW202312422A (zh) 半導體裝置及半導體裝置之製造方法
JP2022027447A (ja) 半導体パッケージ方法及び半導体パッケージ構造
TW202125721A (zh) 扇出型半導體封裝結構及其封裝方法
WO2017199278A1 (ja) 半導体装置
KR20110000139A (ko) 반도체 패키지