JP2023121355A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2023121355A
JP2023121355A JP2022024647A JP2022024647A JP2023121355A JP 2023121355 A JP2023121355 A JP 2023121355A JP 2022024647 A JP2022024647 A JP 2022024647A JP 2022024647 A JP2022024647 A JP 2022024647A JP 2023121355 A JP2023121355 A JP 2023121355A
Authority
JP
Japan
Prior art keywords
resin film
semiconductor chip
semiconductor
semiconductor device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022024647A
Other languages
English (en)
Inventor
悟 板倉
Satoru Itakura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2022024647A priority Critical patent/JP2023121355A/ja
Priority to TW111128961A priority patent/TWI818655B/zh
Priority to CN202210937852.8A priority patent/CN116666368A/zh
Priority to US17/939,325 priority patent/US20230268310A1/en
Publication of JP2023121355A publication Critical patent/JP2023121355A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32054—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Bipolar Transistors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Noodles (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体装置の歩留まりを向上させること。【解決手段】実施形態の半導体装置は、配線基板と、配線基板の面上に実装された第１の半導体チップと、第１の半導体チップを覆う樹脂フィルムと、第１の半導体チップよりもチップ面積が大きく、樹脂フィルムの上面に貼り付けられて配線基板に実装された第２の半導体チップと、を備え、樹脂フィルムは、第１及び第２の半導体チップの積層方向から見て、第２の半導体チップの底面の内側領域に全体が収まっている。【選択図】図１

Description

本発明の実施形態は、半導体装置および半導体装置の製造方法に関する。
複数の半導体チップがプリント配線基板等の配線基板上に実装された半導体装置において、複数の半導体チップのうち、サイズの小さい半導体チップを直接的に配線基板上に実装し、その半導体チップの上から、サイズの大きい半導体チップを接着性のある樹脂フィルムで貼り付けて配線基板に実装する場合がある。
このとき、サイズの大きい半導体チップの端部から樹脂フィルムがはみ出す場合がある。これにより、はみ出した樹脂フィルムによって、半導体フィルム上の半導体チップと配線基板との電気的な接続が阻害され、半導体装置の歩留まりが低下してしまうことがある。
米国特許出願公開第２０２０／００５８５１０号明細書 米国特許出願公開第２０１９／０１６４７８４号明細書 米国特許出願公開第２００６／０１９７２６０号明細書
１つの実施形態は、半導体装置の歩留まりを向上させることが可能な半導体装置および半導体装置の製造方法を提供することを目的とする。
実施形態の半導体装置は、配線基板と、前記配線基板の面上に実装された第１の半導体チップと、前記第１の半導体チップを覆う樹脂フィルムと、前記第１の半導体チップよりもチップ面積が大きく、前記樹脂フィルムの上面に貼り付けられて前記配線基板に実装された第２の半導体チップと、を備え、前記樹脂フィルムは、前記第１及び第２の半導体チップの積層方向から見て、前記第２の半導体チップの底面の内側領域に全体が収まっている。
実施形態１にかかる半導体装置の構成の一例を示す図。 実施形態１にかかる半導体装置の製造方法の手順の一部を順に例示するＸ方向またはＹ方向に沿う断面図。 実施形態１にかかる半導体装置の製造方法の手順の一部を順に例示するＸ方向またはＹ方向に沿う断面図。 比較例にかかる半導体装置の製造方法例および構成例を示す図。 実施形態１の変形例１にかかる半導体装置の構成の一例を示す図。 実施形態１の変形例２にかかる半導体装置の製造方法の手順の一部を順に例示するＸＹ断面図。 実施形態１の変形例３にかかる半導体装置の構成の一例を示すＸＺ断面図。 実施形態２にかかる半導体装置の構成の一例を示すＸＺ断面図。 実施形態２にかかる半導体装置の製造方法の手順の一部を順に例示するＸ方向またはＹ方向に沿う断面図。
以下に、本発明につき図面を参照しつつ詳細に説明する。なお、下記の実施形態により、本発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が容易に想定できるものあるいは実質的に同一のものが含まれる。
［実施形態１］
以下、図面を参照して実施形態１について詳細に説明する。
（半導体装置の構成例）
図１は、実施形態１にかかる半導体装置１の構成の一例を示す図である。図１（ａ）は半導体装置１のＸＺ断面図であり、図１（ｂ）は半導体装置１が備える半導体チップ２１の図１（ａ）に示すＡ－Ａ線におけるＸＹ断面図である。図１において、Ｘ方向、Ｙ方向、及びＺ方向は互いに直交する方向である。
なお、半導体装置１が備える半導体チップ２１，２２は、半導体チップ２１，２２の積層方向に沿うＺ方向から見て例えば略正方形の形状を有することにより、半導体装置１のＹＺ断面が、図１（ａ）のＸＺ断面と同様の形状となっていてよい。
図１に示すように、半導体装置１は、例えば１つ以上の半導体チップが封止された半導体パッケージとして構成され、プリント配線基板１０、半導体チップ２１，２２、樹脂フィルム３０、及びボンディングワイヤ４０を備える。
プリント配線基板（ＰＣＢ：Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）１０は、例えば図示しない絶縁層と導電層とが交互に複数回積層された多層基板として構成されている。プリント配線基板１０の両面には図示しない電極等が配置されている。
絶縁層は、例えばエポキシ樹脂等の熱硬化性樹脂を硬化前に含侵させた炭素繊維、グラスファイバ、またはアラミド繊維等で構成されている。導電層および電極は、例えば銅等の金属から構成されている。プリント配線基板１０の一方の面の電極は半導体チップ２１，２２と電気的に接続される。プリント配線基板１０のもう一方の面の電極は、マザーボード等を介してホストコンピュータ等と電気的に接続される。
半導体チップ２１，２２は、シリコン基板等が個片化された小片であり、表面に半導体素子を有する。半導体チップ２２には、例えば半導体素子としてＮＡＮＤフラッシュメモリ等の不揮発性メモリ２２ｎが搭載されている。半導体チップ２１は、例えば半導体チップ２２よりも小さいサイズに個片化されており、半導体素子としてメモリコントローラ等の制御回路２１ｃが搭載されている。制御回路は、不揮発性メモリの電気的な動作を制御する。
このように、半導体装置１は、不揮発性メモリ２２ｎと制御回路２１ｃとを含むＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）等のメモリシステムとして構成されていてもよい。
第１の半導体チップとしての半導体チップ２１は、例えば制御回路２１ｃが設けられた面をプリント配線基板１０側に向けて、プリント配線基板１０の一方の面上に直接的に配置されている。制御回路２１ｃとプリント配線基板１０の表面上の電極とは、例えば図示しないボールグリッドアレイ（ＢＧＡ：Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等を介して電気的に接続されている。半導体チップ２１のこのような実装方式をフリップチップ方式とも呼ぶ。
ただし、半導体チップ２１の実装方式はワイヤボンディング方式等の他の方式であってもよい。半導体チップ２１をワイヤボンディング方式でプリント配線基板１０に実装する場合には、半導体チップ２１は、制御回路２１ｃ側の面を上方に向けてプリント配線基板１０に配置され、制御回路２１ｃとプリント配線基板１０の電極とは、ボンディングワイヤ等で電気的に接続される。この場合、ボンディングワイヤは、以下に記載する樹脂フィルム３０内に全体が封止されていることが好ましい。
樹脂フィルム３０は、例えばダイアタッチフィルム（ＤＡＦ：Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）またはダイボンディングフィルム（ＤＢＦ：Ｄｉｅ Ｂｏｎｄｉｎｇ Ｆｉｌｍ）等とも呼ばれ、フィルム状に成形された熱硬化性の接着剤等から構成される。樹脂フィルム３０は、半導体チップ２１の全体を覆っている。
第２の半導体チップとしての半導体チップ２２は、不揮発性メモリ２２ｎが設けられた面をプリント配線基板１０とは反対側、つまり、上方に向けて樹脂フィルム３０上に貼り付けられている。
半導体チップ２２は、例えばワイヤボンディング方式でプリント配線基板１０に実装されており、半導体チップ２２の不揮発性メモリ２２ｎは、ボンディングワイヤ４０によってプリント配線基板１０上面の電極と電気的に接続されている。
このように、複数の半導体チップ２１，２２を含む半導体装置１において、一方の半導体チップ２２を樹脂フィルム３０によりプリント配線基板１０上に貼り付けて、他方の半導体チップ２１を樹脂フィルム３０内に埋め込む実装方式を、ＦＯＤ（Ｆｉｌｍ Ｏｖｅｒ Ｄｉｅ）実装とも呼ぶ。
半導体チップ２２は、半導体チップ２１より大きなチップ面積を有し、半導体チップ２１，２２の積層方向から見て、半導体チップ２１及び半導体チップ２１を覆う樹脂フィルム３０は、半導体チップ２２の底面からはみ出すことなく、半導体チップ２２底面の内側領域に全体が収まっている。
より詳細には、半導体装置１の断面で見たときに、樹脂フィルム３０の厚さ方向の側面は、例えば半導体チップ２２底面下方の内側領域に向かって窪んだ凹部３１を有する。このとき、凹部３１の窪み量は、例えば矩形状の半導体チップ２２の４つの縁部のそれぞれの中央付近で最大となる。
なお、図１（ｂ）のＸＹ断面図は、図１（ａ）のＡ－Ａ線における断面を、プリント配線基板１０から離れる方向に向かって見たときの断面を示している。また、図１（ｂ）には、半導体チップ２２の４つの縁部にそれぞれ沿う樹脂フィルム３０側面において、最も窪み量の大きい部分の凹部３１を破線で示している。換言すれば、図１（ｂ）において破線で示す輪郭は、図１（ａ）においてＢ－Ｂ線で切断した樹脂フィルム３０の外形に対応している。
図１（ａ）のＢ－Ｂ線断面における樹脂フィルム３０が凹部３１を有するのに対し、図１（ｂ）に示すように、樹脂フィルム３０の半導体チップ２２底面との接着面は、半導体チップ２２の底面全体に広がっている。つまり、樹脂フィルム３０は、半導体チップ２２からはみ出すことなく、半導体チップ２２の底面全体を覆っている。
ただし、樹脂フィルム３０の半導体チップ２２底面との接着面は、半導体チップ２２からはみ出さない範囲内で、樹脂フィルム３０側面の凹部３１を有する部分のＸＹ断面形状を拡大した相似形であってもよい。あるいは、樹脂フィルム３０が半導体チップ２２の底面から一部はみ出し、半導体チップ２２の側面に一部這い上がっていてもよい。
以上のような形状を有することにより、樹脂フィルム３０の体積は、例えば以下の式で表すことができる。
Ｖｄ１＜Ｔｄ×Ａｎ・・・（１）
Ｖｄ１：樹脂フィルム３０の体積
Ｔｄ；樹脂フィルム３０の厚さ
Ａｎ：半導体チップ２２の底面の面積
換言すれば、樹脂フィルム３０の体積は、樹脂フィルム３０が有する凹部３１の窪み量の分だけ、例えば樹脂フィルム３０の厚さと半導体チップ２２の底面の面積とを掛け合わせた値より小さいということができる。
また、半導体チップ２２の上方から見た時、樹脂フィルム３０の配線基板１０との接着面は、すべてが半導体チップ２２の内側にあってもよい。樹脂フィルム３０のプリント配線基板１０との接着面は、樹脂フィルム３０側面の凹部３１を有する部分のＸＹ断面形状を拡大した相似形であってもよい。半導体チップ２２の上方から見た時、樹脂フィルム３０の配線基板１０との接着面は、半導体チップ２２から一部はみだしていてもよい。
（半導体装置の製造方法）
次に、図２及び図３を用いて、実施形態１の半導体装置１の製造方法について説明する。図２及び図３は、実施形態１にかかる半導体装置１の製造方法の手順の一部を順に例示するＸ方向またはＹ方向に沿う断面図である。
図２（ａ）に示すように、不揮発性メモリ２２ｎが形成され、個片化された複数の半導体チップ２２を、Ｘ方向およびＹ方向に並べてダイシングテープＤＴ１に貼り付ける。
このとき、不揮発性メモリ２２ｎが設けられた面をダイシングテープＤＴ１側に向けて、半導体チップ２２を貼り付ける。また、複数の半導体チップ２２の互いの境界部分２２ｇにおいて、隣接する半導体チップ２２は、Ｘ方向またはＹ方向に所定間隔を空けて配列されている。
図２（ｂ）に示すように、複数の半導体チップ２２の上面、つまり、不揮発性メモリ２２ｎとは反対側の面上に樹脂フィルム３０を貼り付ける。樹脂フィルム３０は、互いの境界部分２２ｇも含めて複数の半導体チップ２２に跨って、これらの全体を覆うように貼り付けられる。このとき、樹脂フィルム３０は、硬化前の接着性を有する状態となっており、複数の半導体チップ２２に仮止めされた状態である。
図２（ｃ）に示すように、複数の半導体チップ２２間の間隔よりも幅広のダイシングソーＤＳを、ダイシングテープＤＴ１とは反対の側から、半導体チップ２２の境界部分２２ｇに位置する樹脂フィルム３０に押し当てて、半導体チップ２２の境界部分２２ｇと重なる位置の樹脂フィルム３０を、それぞれダイシングソーＤＳによりＸ方向およびＹ方向に所定深さでカットする。
これにより、樹脂フィルム３０には、半導体チップ２２の境界部分２２ｇと重なる位置に、Ｘ方向およびＹ方向に沿って延びる複数の切れ込み３２が形成される。
複数の第１の切れ込みとしての切れ込み３２は、それぞれが複数の半導体チップ２２間の間隔よりも広い幅かつ所定の深さを有し、樹脂フィルム３０を厚さ方向に貫通してはいない。このため、切れ込み３２の底部には、樹脂フィルム３０の薄膜が残った状態である。
なお、樹脂フィルム３０の複数の切れ込み３２は、ダイシングソーＤＳに替えて、例えばレーザ光等を照射することにより形成してもよい。この場合にも、例えばレーザ光の焦点深度を調整して、樹脂フィルム３０が完全に切り離されてしまわないようにする。
図２（ｄ）に示すように、複数の切れ込み３２の底部に残った樹脂フィルム３０の薄膜を、例えばレーザ光ＬＳ等によってそれぞれ切断する。このとき、レーザ光ＬＳの照射幅を例えば、複数の半導体チップ２２間の間隔と略等しい幅とする。また、樹脂フィルム３０を切断する際に、ダイシングテープＤＴ１までもが切り離されてしまわないよう、例えばレーザ光ＬＳの焦点深度を調整する。
これにより、樹脂フィルム３０には、切れ込み３２の底部であって、半導体チップ２２の境界部分２２ｇと重なる位置に、Ｘ方向およびＹ方向に沿って延びる複数の切れ込み３３が形成される。
複数の第２の切れ込みとしての切れ込み３３は、それぞれが複数の半導体チップ２２間の間隔と略等しい幅を有し、樹脂フィルム３０を貫通している。これにより、樹脂フィルム３０が複数の半導体チップ２２ごとに切断される。
図３（ａ）に示すように、上記のように加工された樹脂フィルム３０及び半導体チップ２２を、別のダイシングテープＤＴ２に載せ替える。
すなわち、ダイシングテープＤＴ１に貼り付けられている樹脂フィルム３０及び半導体チップ２２を、樹脂フィルム３０側をダイシングテープＤＴ２に向けた状態で、ダイシングテープＤＴ２に対向させる。
図３（ｂ）に示すように、樹脂フィルム３０とダイシングテープＤＴ２とを貼り合わせ、ダイシングテープＤＴ１に貼り付けられたままの樹脂フィルム３０及び半導体チップ２２をダイシングテープＤＴ２に貼り付けられる。このときも、樹脂フィルム３０とダイシングテープＤＴ２との接着は仮止めの状態である。
図３（ｃ）に示すように、半導体チップ２２に貼り付けられていたダイシングテープＤＴ１を剥がし、ダイシングテープＤＴ２上に載せ替えられた複数の半導体チップ２２をピッカー等でピックアップしてプリント配線基板１０に実装する。
プリント配線基板１０には、予め、制御回路２１ｃが形成され、個片化された半導体チップ２１を、フリップチップ方式等によって実装しておく。そのうえで、半導体チップ２１、２２の積層方向から見て、プリント配線基板１０の半導体チップ２１と重なる位置に、半導体チップ２１に樹脂フィルム３０側を向けて半導体チップ２２を配置する。このときも、樹脂フィルム３０は半導体チップ２１に仮止めされた状態である。
その後、プリント配線基板１０の半導体チップ２１上に、樹脂フィルム３０を下にして半導体チップ２１が配置された状態で、樹脂フィルム３０を加熱する。上述の通り、樹脂フィルム３０には例えば熱硬化性の接着剤が用いられている。このため、樹脂フィルム３０は、一旦、熱により軟化して強固に半導体チップ２１，２２に貼り付き、強固な接着状態を維持したまま硬化する。
また、樹脂フィルム３０が、一旦、熱により軟化することで、半導体チップ２１の上面のみならず側面にも密着し、半導体チップ２１全体が樹脂フィルム３０で覆われた状態となる。このとき、樹脂フィルム３０側面の切れ込み３２も、直線的であった断面形状が軟化によって形状を変え、樹脂フィルム３０は、例えば上述の図１に示す、側面に凹部３１を有するような形状となる。
このような凹部３１が側面に形成されるのは、例えば軟化した樹脂フィルム３０の表面張力等による。また、上述の図１（ｂ）に示したとおり、樹脂フィルム３０側面の凹部３１が、例えば半導体チップ２２の４つの縁部のそれぞれの中央付近で最大の窪み量となるのも、軟化した樹脂フィルム３０の表面張力等によるものである。
このように、樹脂フィルム３０の表面張力等により、凹部３１は、樹脂フィルム３０の厚さ方向中央部、及び半導体チップ２２の縁部に沿う幅方向中央部分で、最も大きな窪み量を有しうる。一方、半導体チップ２２の底面との接着面においては、切れ込み３２の底部に残った樹脂フィルム３０の薄膜がそのまま残って、例えば半導体チップ２２の底面全体を覆った状態が維持される。
ただし、例えば切れ込み３２の底部に残った樹脂フィルム３０の薄膜部分も、樹脂フィルム３０側面に凹部３１が形成されるのに伴って、半導体チップ２２の内側領域へと後退していく場合もある。
この場合、上述した通り、半導体チップ２２の底面において、樹脂フィルム３０の接着面の形状が、樹脂フィルム３０側面の凹部３１の形状の相似形となっていてもよい。この場合であっても、熱硬化前に半導体チップ２２の底面全体を覆っていた樹脂フィルム３０の成分等、何らかの痕跡が半導体チップ２２底面に残っていてもよい。
この後、半導体チップ２２とプリント配線基板１０の電極とをボンディングワイヤ４０で接続し、半導体チップ２２をプリント配線基板１０に実装する。
以上により、実施形態１の半導体装置１が製造される。
（比較例）
次に、図４を用いて、比較例の半導体装置について説明する。図４は、比較例にかかる半導体装置の製造方法例および構成例を示す図である。
図４（ａ）に示すように、比較例の半導体装置の製造工程においては、例えばダイシングテープＤＴｘに樹脂フィルム９３０を貼り付け、樹脂フィルム９３０の上面に、個片化前のシリコン基板等の基板９２２ｗを貼り付ける。
基板９２２ｗの表面には、例えば不揮発性メモリ９２２ｎが形成済みである。基板９２２ｗは、不揮発性メモリ９２２ｎが設けられた側の面を上方に向けて樹脂フィルム９３０に貼り付けられる。
また、ダイシングテープＤＴｘに貼り付けられた樹脂フィルム９３０及び基板９２２を所定幅のダイシングソーＤＳｘで切断して個片化する。
図４（ｂ）に示すように、ダイシングソーＤＳｘによる個片化後、ダイシングテープＤＴｘ上には、複数の半導体チップ９２２と、それらの半導体チップ９２２ごとに切断された樹脂フィルム９３０が配置された状態となる。
このとき、半導体チップ９２２と樹脂フィルム９３０との積層方向から見て、個々の樹脂フィルム９３０は、対応する半導体チップ９２２のチップ面積と略等しい面積を有する。また、樹脂フィルム９３０は、半導体チップ９２２と樹脂フィルム９３０との積層方向から見て半導体チップ９２２の縁部と略一致する位置に、略直線的な断面形状を有する側面を有する。
その後、上記のように加工された樹脂フィルム９３０及び半導体チップ９２２を、制御回路９２１ｃを有し、プリント配線基板９１０に実装済みの半導体チップ９２１上に配置して、半導体チップ９２２をプリント配線基板９１０に実装する。
図４（ｃ）に示すように、上記製造工程を経た半導体装置は、半導体チップ９２２の底面からはみ出した樹脂フィルム９３０を有する場合がある。樹脂フィルム９３０は、半導体チップ９２２の外側へと膨らんだ凸部９３５を有する。樹脂フィルム９３０の側面にこのような凸部９３５が形成されるのは、例えば樹脂フィルム９３０を熱硬化させる際、軟化した樹脂フィルム３０が、半導体チップ９２１の体積分、外側へと押し出されるとともに、樹脂フィルム９３０に表面張力が働くためである。
このような場合、半導体チップ９２２からはみ出した樹脂フィルム９３０によって、ボンディングワイヤ９４０と、半導体チップ９２２及びプリント配線基板９１０との接合が阻害されて、比較例の半導体装置の歩留まりが低下してしまうことがある。
また、上記のような場合、半導体チップ９２２とプリント配線基板９１０とを接続するボンディングワイヤ９４０は、凸部９３５を有する樹脂フィルム９３０を避けて、半導体チップ９２２からより離れた位置で、プリント配線基板９１０に接続される。
これにより、プリント配線基板９１０における半導体チップ９２１，９２２の実装領域が、全体として広がってしまう場合がある。つまり、ボンディングワイヤ９４０を含めた実質的な実装面積を、プリント配線基板９１０上でより広く確保しなければならない。また、半導体チップ９２２からより離れて接続されることで、ボンディングワイヤ９４０の全長が延び、不揮発性メモリ９２２ｎの動作速度が低下する等、比較例の半導体装置の特性が悪化してしまう場合がある。
実施形態１の半導体装置１によれば、樹脂フィルム３０は、半導体チップ２１，２２の積層方向から見て、半導体チップ２２の底面の内側領域に全体が収まっている。このような半導体装置１は、例えば複数の半導体チップ２２のそれぞれの境界部分２２ｇに位置する樹脂フィルム３０に、複数の半導体チップ２２間の所定間隔よりも広い幅かつ所定の深さを有する切れ込み３２を形成しておくことで得られる。
これにより、ボンディングワイヤ４０と、半導体チップ２２及びプリント配線基板１０との接合不良を抑制することができ、半導体装置１の歩留まりを向上させることができる。
また、ボンディングワイヤ４０をプリント配線基板１０に接続する際、半導体チップ２２のより近傍に接続することができ、プリント配線基板１０における半導体チップ２１，２２の実質的な実装面積を縮小することができる。よって、プリント配線基板１０における半導体チップ２１，２２等の集積度を高めることができる。また、ボンディングワイヤ４０の全長が短縮されて、不揮発性メモリ２２の動作速度を高め、半導体装置１の特性を向上させることができる。
実施形態１の半導体装置１の製造方法によれば、樹脂フィルム３０に、複数の半導体チップ２２間の所定間隔よりも広い幅かつ所定の深さを有する切れ込み３２を形成し、切れ込み３２の底部に残った樹脂フィルム３０に、複数の半導体チップ２２間の所定間隔と実質的に等しい幅の切れ込み３３を形成して樹脂フィルム３０を厚さ方向に切断する。
このように、切れ込み３２の形成時に一挙に樹脂フィルム３０を切断するのではなく、樹脂フィルム３０を２段階で切断するので、切れ込み３２を形成する際に、半導体チップ２２の損傷を抑制することができる。
実施形態１の半導体装置１の製造方法によれば、切れ込み３２を形成するときはダイシングソーＤＳを用いる。これにより、複数の半導体チップ２２に跨る複数の長い切れ込み３２を迅速に形成することができる。
実施形態１の半導体装置１の製造方法によれば、切れ込み３３を形成するときはレーザ光ＬＳを用いる。これにより、例えばダイシングソーＤＳ等よりも高い精度で樹脂フィルム３０を加工することができ、個々の半導体チップ２２からはみ出すことなく、半導体チップ２２の底面と略等しいサイズに樹脂フィルム３０を切断することができる。また、樹脂フィルム３０を切断する際に、半導体チップ２２の損傷を抑制することができる。
実施形態１の半導体装置１の製造方法によれば、ダイシングテープＤＴ１とは異なる他のダイシングテープＤＴ２に、切れ込み３２，３３を有する樹脂フィルム３０を貼り付けて、半導体チップ２２をダイシングテープＤＴ１から他のダイシングテープＤＴ２に載せ替える。これにより、半導体チップ２２をプリント配線基板１０に実装する際、ピッカー等を用いることが可能となって、半導体チップ２２の取り扱いが容易となり、また、効率的にプリント配線基板１０への実装を行うことができる。
（変形例１）
次に、図５を用いて、実施形態１の変形例１の半導体装置１ａについて説明する。変形例１の半導体装置１ａは、半導体チップ１２１，１２２の積層方向に沿うＺ方向から見て、半導体チップ１２１，１２２が長方形の形状を有する点が上述の実施形態１とは異なる。
図５は、実施形態１の変形例１にかかる半導体装置１ａの構成の一例を示す図である。図５（ａ）は半導体装置１ａのＹＺ断面図であり、図５（ｂ）は半導体装置１ａのＸＺ断面図であり、図５（ｃ）は半導体装置１ａの図５（ａ）に示すＡ－Ａ線におけるＸＹ断面図である。なお、図５（ｃ）においては、上述の実施形態１の図１に倣い、図５（ａ）のＢ－Ｂ線断面における樹脂フィルム１３０の外径を破線で示す。
また、上述の実施形態１と同様の構成には同様の符号を付し、その説明を省略する場合がある。
図５に示すように、変形例１の半導体装置１ａは、実施形態１の半導体チップ２１，２２に替えて、半導体チップ１２１，１２２を備える。実施形態１の半導体チップ２１，２２が、Ｚ方向から見て略正方形の形状を有していたのに対し、変形例１の半導体チップ１２１，１２２は、Ｚ方向から見て例えば長方形の形状を有する。
第２の半導体チップとしての半導体チップ１２２は、例えば不揮発性メモリ１２２ｎを一方の面に有し、Ｙ方向に沿う第１の縁部としての縁部１２２ｙと、Ｘ方向に沿い、Ｙ方向に沿う縁部１２２ｙよりも長い第２の縁部としての縁部１２２ｘとを有する。つまり、縁部１２２ｙは長方形の半導体チップ１２２の短辺にあたり、縁部１２２ｘは長辺にあたる。
第２の半導体チップとしての半導体チップ１２１は、例えば制御回路１２１ｃを一方の面に有し、Ｙ方向に沿う縁部１２１ｙと、Ｘ方向に沿い、Ｙ方向に沿う縁部１２１ｙよりも長い縁部１２１ｘとを有する。つまり、縁部１２１ｙは長方形の半導体チップ１２１の短辺にあたり、縁部１２１ｘは長辺にあたる。
このように、実装される半導体チップ１２１，１２２が長方形を有していると、半導体チップ１２１を覆い、半導体チップ１２２が上面に貼り付けられた樹脂フィルム１３０の形状が、上述の実施形態１の樹脂フィルム３０とは異なる場合がある。
具体的には、例えば半導体チップ１２２の長辺である縁部１２２ｘに沿う樹脂フィルム１３０側面の第２の凹部としての凹部１３１ｘが、半導体チップ１２２の短辺である縁部１２２ｙに沿う樹脂フィルム１３０側面の第１の凹部としての凹部１３１ｙよりも大きな窪み量を有する場合がある。
これは、半導体チップ１２２の長辺に沿い、より大きな表面積を有する樹脂フィルム１３０の側面において、半導体チップ１２２の短辺に沿い、比較的小さな表面積を有する樹脂フィルム１３０側面よりも表面張力による影響が大きく表れるからである。
（変形例２）
次に、図６を用いて、実施形態１の変形例２の半導体装置について説明する。変形例２の半導体装置では、その製造工程において、樹脂フィルム２３０への切れ込み量をＸ方向とＹ方向とで変更する点が上述の変形例１とは異なる。
図６は、実施形態１の変形例２にかかる半導体装置の製造方法の手順の一部を順に例示するＸＹ断面図である。なお、図６において、上述の変形例１と同様の構成には同様の符号を付し、その説明を省略する場合がある。
図６（ａ）は、上述の図２に相当する製造工程を経た後の半導体チップ１２１の下面に近い位置での半導体チップ２１，２２間のＸＹ断面図である。
図６（ａ）に示すように、樹脂フィルム２３０には、半導体チップ１２２の長辺に沿って延びる切れ込み２３３ｘと、半導体チップ１２２の短辺に沿って延びる切れ込み２３３ｙとが形成されている。これらの切れ込み２３３ｘ，２３３ｙはそれぞれ異なる幅を有する。
切れ込み２３３ｘのＹ方向に沿う方向の幅は、切れ込み２３３ｙのＸ方向に沿う方向の幅よりも広い。このような切れ込み２３３ｘ，２３３ｙは、例えば切れ込み２３３ｘを形成する際には厚いダイシングソーを用い、切れ込み２３３ｙを形成する際には薄いダイシングソーを用いることで形成される。
つまり、ダイシングテープ上に貼り付けられた複数の半導体チップ１２２の短辺の縁部１２２ｙ側で互いに隣接する境界部分に位置する樹脂フィルム２３０に、複数の半導体チップ１２２間の間隔よりも広い幅を有する切れ込みを形成する。この切れ込みは、樹脂フィルム２３０が個々の半導体チップ１２２ごとに切断された後に、切れ込み２３３ｙとなる部分である。
また、ダイシングテープ上に貼り付けられた複数の半導体チップ１２２の長辺の縁部１２２ｘ側で互いに隣接する境界部分に位置する樹脂フィルム２３０に、半導体チップ１２２の短辺側の上記切れ込みの幅よりも広い幅を有する切れ込みを形成する。この切れ込みは、樹脂フィルム２３０が個々の半導体チップ１２２ごとに切断された後に、切れ込み２３３ｘとなる部分である。
なお、それぞれ幅の異なる２種類の切れ込みにおいて、樹脂フィルム２３０の厚さ方向における深さは略等しくてよい。
図６（ｂ）は、上記のように加工された樹脂フィルム２３０及び半導体チップ１２２をプリント配線基板に配置し、樹脂フィルム２３０を熱硬化させた後のＸＹ断面図である。図６（ｂ）に実線で示す断面は、上述の変形例１の図５（ｃ）に実線で示す断面に相当し、図６（ｂ）に破線で示す断面は、上述の変形例１の図５（ｃ）に破線で示す断面に相当する。
図６（ｂ）に示すように、熱硬化によって、樹脂フィルム２３０は側面に凹部２３１ｘ，２３１ｙを有する形状となっている。凹部２３１ｘは、半導体チップ１２２の長辺に沿う方向に延びる樹脂フィルム２３０の側面に形成される。凹部２３１ｙは、半導体チップ１２２の短辺に沿う方向に延びる樹脂フィルム２３０の側面に形成される。
また、凹部２３１ｘ，２３１ｙは、半導体チップ１２２の長辺および短辺にあたるそれぞれの縁部の中央付近で最大の窪み量を有する。このとき、最大の窪み量は、凹部２３１ｘと凹部２３１ｙとで略等しい。つまり、凹部２３１ｘのＹ方向における窪み量と、凹部２３１ｙのＸ方向における窪み量とが略等しくなる。これは、樹脂フィルム２３０にそれぞれ異なる幅の切れ込み２３３ｘ，２３３ｙを形成したことによる。
樹脂フィルム２３０を熱硬化させる際、軟化した樹脂フィルム２３０において、半導体チップ１２２の短辺に沿い、表面積の小さい樹脂フィルム２３０の側面には小さな表面張力しか働かない。
しかし、切れ込み２３３ｙの幅を小さくしたことで、半導体チップ１２２の短辺に沿う樹脂フィルム２３０の側面から、樹脂フィルム２３０に埋め込まれた半導体チップ１２１の縁部までの距離が長くなる。これにより、半導体チップ１２１によって樹脂フィルム２３０の一部がＸ方向外側に押し出されることの影響が緩和される。
したがって、結果的に凹部２３１ｙの窪み量が、例えば上述の変形例１の凹部１３１ｙの窪み量よりも大きくなる。
樹脂フィルム２３０を熱硬化させる際、軟化した樹脂フィルム２３０において、半導体チップ１２２の長辺に沿い、表面積の大きい樹脂フィルム２３０の側面には大きな表面張力が働く。
しかし、切れ込み２３３ｘの幅を大きくしたことで、半導体チップ１２２の長辺に沿う樹脂フィルム２３０の側面から、樹脂フィルム２３０に埋め込まれた半導体チップ１２１の縁部までの距離が短くなる。これにより、半導体チップ１２１によって樹脂フィルム２３０の一部がＹ方向外側に押し出されることの影響が増大する。
したがって、結果的に凹部２３１ｘの窪み量が、例えば上述の変形例１の凹部１３１ｘの窪み量よりも小さくなる。
変形例２の半導体装置の製造方法によれば、樹脂フィルム２３０に、複数の半導体チップ１２２間の所定間隔よりも広い幅を有し、後に切れ込み２３３ｙとなる切れ込みを形成し、上記切れ込みの幅よりも広い幅を有し、後に切れ込み２３３ｘとなる切れ込みを形成する。
これにより、熱硬化後の樹脂フィルム２３０が有する凹部２３１ｘ，２３１ｙの最大窪み量の差を低減することができる。よって、半導体チップ１２２からの樹脂フィルム２３０のはみ出しをより確実に抑制することができる。
変形例２の半導体装置の製造方法によれば、その他、上述の実施形態１の半導体装置１及びその製造方法と同様の効果を奏する。
なお、上述の変形例２では、半導体チップ１２１，１２２のいずれもが長方形の形状を有することとした。しかし、変形例２の構成は、半導体チップの上記以外の組み合わせにも適用可能である。すなわち、樹脂フィルム上の半導体チップ、及び樹脂フィルムに埋め込まれた半導体チップの少なくともいずれかが長方形の形状を有する場合において、Ｘ方向とＹ方向とで樹脂フィルムの切れ込み量を適宜変更することができる。
（変形例３）
上述の実施形態１の半導体装置１と略同様の構成材が用いられ、上述の実施形態１の半導体装置１と略同様の製造方法によって製造された場合でも、半導体装置の有する樹脂フィルムの形状は種々に異なり得る。
樹脂フィルムの形状は、それぞれの半導体チップのサイズ、プリント配線基板の表面性状、樹脂フィルムの使用量、加熱温度、及び加熱時間、並びに製造時の温湿度等の様々な要因で変化する場合がある。図７に、上述の実施形態１とは異なる形状の樹脂フィルム３３０の一例を示す。
図７は、実施形態１の変形例３にかかる半導体装置１ｂの構成の一例を示すＸＺ断面図である。図７において、上述の実施形態１と同様の構成には同様の符号を付し、その説明を省略する場合がある。
なお、半導体チップ２１，２２が、Ｚ方向に沿うＺ方向から見て例えば略正方形の形状を有することにより、半導体装置１ｂのＹＺ断面が図７に示すＸＺ断面と同様の形状となっていてよい。
図７に示すように、半導体装置１ｂが備える樹脂フィルム３３０は、それぞれの側面に凹部３３１と凸部３３５とを有する。
樹脂フィルム３３０の凹部３３１は、例えば半導体チップ２２の底面直下に位置し、半導体装置１ｂの断面で見たときに、半導体チップ２２底面下方の内側領域に向かって窪んだ形状を有する。
樹脂フィルム３３０の凸部３３５は、凹部３３０下方の半導体チップ２１が配置される高さに位置する。凸部３３５は、半導体装置１ｂの断面で見たときに、半導体チップ２２からはみ出さない範囲内で、半導体チップ２２の外側領域に向かって迫り出した形状を有する。
上記のような樹脂フィルム３３０の形状は、例えば半導体チップ２１による樹脂フィルム３３０の排斥量が多かった場合、半導体チップ２１による樹脂フィルム３３０の排斥力が強かった場合等に生じうる。
［実施形態２］
以下、図面を参照して実施形態２について詳細に説明する。実施形態２の半導体装置においては、樹脂フィルムの半導体チップが埋め込まれる位置に凹部を設ける点が上述の実施形態１とは異なる。なお、以下において、上述の実施形態１と同様の構成には同様の符号を付し、その説明を省略する場合がある。
（半導体装置の構成例）
図８は、実施形態２にかかる半導体装置２の構成の一例を示すＸＺ断面図である。なお、半導体チップ２１，２２が、Ｚ方向に沿うＺ方向から見て例えば略正方形の形状を有することにより、半導体装置２のＹＺ断面が図８に示すＸＺ断面と同様の形状となっていてよい。
図８に示すように、半導体装置２の備える樹脂フィルム４３０は、それぞれの側面に凹部４３１と凸部４３５とを有する。
樹脂フィルム４３０の凹部４３１は、例えば半導体チップ２２の底面直下に位置し、半導体装置２の断面で見たときに、半導体チップ２２底面下方の内側領域に向かって窪んだ形状を有する。
樹脂フィルム４３０の凸部４３５は、凹部４３０下方の半導体チップ２１が配置される高さに位置する。凸部４３５は、半導体装置２の断面で見たときに、半導体チップ２２からはみ出さない範囲内で、半導体チップ２２の外側領域に向かって迫り出した形状を有する。
ただし、凸部４３５の迫り出し量は、上述の実施形態１の変形例３の樹脂フィルム３３０において凸部３３５が有する迫り出し量よりも小さい。
あるいは、図８の例によらず、半導体装置２の樹脂フィルム４３０が側面に凸部４３５を有さずに、例えば上述の実施形態１の図１に示すような形状を有していてもよい。
実施形態２の半導体装置２においては、上述の変形例３のように、半導体チップ２１による樹脂フィルム３３０の排斥力がより強く働いたような場合であっても、後述する製造方法を用いることで樹脂フィルム４３０の凸部４３５の迫り出し量が低減されている。
なお、半導体装置２が備える樹脂フィルム４３０の体積は、例えば以下の式で表すことができる。
Ｖｄ２＝Ｔｄ×Ａｎ－Ｖｃ±α・・・（２）
Ｖｄ２：樹脂フィルム４３０の体積
Ｔｄ；樹脂フィルム４３０の厚さ
Ａｎ：半導体チップ２２の底面の面積
Ｖｃ：半導体チップ２１の体積
±α：半導体チップ２１の体積に対する誤差範囲
このように、樹脂フィルム４３０は、例えば誤差範囲±α内で、式［Ｔｄ×Ａｎ－Ｖｃ］で求められる体積と等しい体積を有する。
（半導体装置の製造方法）
次に、図９を用いて、実施形態２の半導体装置２の製造方法について説明する。図９は、実施形態２にかかる半導体装置２の製造方法の手順の一部を順に例示するＸ方向またはＹ方向に沿う断面図である。
実施形態２の半導体装置２の製造方法においても、例えば上述の実施形態１と同様、図２に示す処理を実施する。図９（ａ）は、上述の図２の処理を経た後の様子を示す。
図９（ａ）に示すように、樹脂フィルム４３０にはＸ方向およびＹ方向に延びる複数の切れ込み２３２，２３３が形成され、樹脂フィルム４３０は、複数の半導体チップ２２ごとに切断されている。
このように加工された個々の樹脂フィルム４３０において、Ｚ方向から見て半導体チップ２２と重なる位置であって、後に半導体チップ２１が埋め込まれることとなる位置に、例えばレーザ光ＬＳ２を照射して凹部４３６を形成する。
凹部４３６は、例えば半導体チップ２１のチップ面積よりも若干大きな面積を有し、半導体チップ２１の厚さよりも若干浅い深さを有し、全体として半導体チップ２１の体積と略等しい容量を有していることが好ましい。
凹部４３６を所望の深さに形成するためには、例えばレーザ光ＬＳ２の焦点深度を調整することができる。また、レーザ光ＬＳ２としては、例えば比較的大口径のレーザ光を用いることが好ましい。これにより、凹部４３６の加工を迅速に行うことができる。
なお、凹部４３６と切れ込み３２，３３とは、上述とは異なる順序で形成されてもよい。例えば、切れ込み３２を形成する前に凹部４３６を形成してもよい。また例えば、切れ込み３２を形成した後であって、切れ込み３３を形成する前に凹部４３６を形成してもよい。
図９（ｂ）に示すように、半導体チップ２２及び樹脂フィルム４３０を他のダイシングテープＤＴ２に載せ替える。
図９（ｃ）に示すように、ダイシングテープＤＴ２上に載せ替えられた複数の半導体チップ２２をピッカー等でピックアップし、プリント配線基板１０に実装された半導体チップ２１上に配置する。このとき、半導体チップ２２に貼り付けられている樹脂フィルム４３０の凹部４３６が、プリント配線基板１０上の半導体チップ２１とＺ方向で重なるよう、半導体チップ２２及び樹脂フィルム４３０を配置する。
その後、プリント配線基板１０の半導体チップ２１に樹脂フィルム４３０の凹部４３６が被さった状態で、樹脂フィルム４３０を熱硬化させる。樹脂フィルム４３０は、一旦、熱により軟化して強固に半導体チップ２１，２２に貼り付き、強固な接着状態を維持したまま硬化する。
このとき、軟化した樹脂フィルム４３０に表面張力が働くほか、半導体チップ２１の排斥力によって、樹脂フィルム４３０の一部が外側に向かって押し出される。しかし、樹脂フィルム４３０は、例えば半導体チップ２１の体積と略等しい容量の凹部４３６を有する。このため、このときの樹脂フィルム４３０の排斥量は、例えば上述の実施形態１の変形例３の場合よりも少なくなる。
また、半導体チップ２１の体積と略等しい容量の凹部４３６を形成する際、上述のように、例えば凹部４３６の面積を半導体チップ２１のチップ面積よりも大きくしている。これにより、半導体チップ２１の周囲を取り囲む樹脂フィルム４３０の量を更に減らして、半導体チップ２１による樹脂フィルム４３０の排斥量をいっそう少なくすることができる。
なお、凹部４３６の面積を大きくしたことによる超過分の容積については、上述のように凹部４３６の深さを半導体チップ２１の厚さより小さくすることで補正している。
ここで、ＤＡＦまたはＤＢＦ等の樹脂フィルムには、ガラスビーズ等のフィラーが添加されていることがある。このような場合、例えば上述の実施形態１の変形例３の樹脂フィルム３３０と、実施形態２の樹脂フィルム４３０とにおいて、これらの樹脂フィルム３３０，４３０に含まれるフィラーの分布が異なる可能性がある。凹部４３６を設けた場合と設けない場合とで、半導体チップ２１によって押し出される際の樹脂フィルム３３０，４３０の流動状態に差があると考えられるためである。
上記のように、樹脂フィルム４３０に凹部４３６を設けることで、熱硬化後の樹脂フィルム４３０において、凸部４３５の迫り出し量が、例えば上述の実施形態１の変形例３の凸部３３５よりも少なくなる。また、熱硬化後の樹脂フィルム４３０が、上述の式（２）で表される体積を有することとなる。
なお、上述の式（２）において、誤差範囲±αは、凹部４３６の加工公差、樹脂フィルム４３０の熱硬化による収縮量または膨張量等を含んでいてよい。
以上により、実施形態２の半導体装置２が製造される。
（概括）
実施形態２の半導体装置２の製造方法によれば、半導体チップ２２に貼り付けられた樹脂フィルム４３０に、所定の深さを有する凹部４３６を形成し、半導体チップ２１，２２の積層方向から見て、プリント配線基板１０の面上の半導体チップ２１と樹脂フィルム４３０の凹部４３６とが重なるように、プリント配線基板１０の半導体チップ２１に樹脂フィルム４３０を貼り付ける。
これにより、例えば上述の実施形態１の変形例３の凸部３３５よりも、樹脂フィルム４３０の凸部４３５の突出量を低減することができる。よって、樹脂フィルム４３０が半導体チップ２２からはみ出すことをより確実に抑制することができる。
実施形態２の半導体装置２の製造方法によれば、凹部４３６は、半導体チップ２１，２２の積層方向から見て、半導体チップ２１のチップ面積よりも大きい面積を有する。これにより、半導体チップ２１の周囲を取り囲む樹脂フィルム４３０の量を減らして、半導体チップ２１による樹脂フィルム４３０の排斥量を低減することができる。
実施形態２の半導体装置２の製造方法によれば、凹部４３６は、半導体チップ２１の厚さより短い深さを有する。これにより、凹部４３６の面積を半導体チップ２１のチップ面積よりも大きくしたことによる、凹部４３６の超過分の容積を補正することができ、凹部４３６の容積を半導体チップ２１の体積と略等しくすることができる。
実施形態２の半導体装置２の製造方法によれば、凹部４３６は、半導体チップ２１の体積と所定の誤差範囲内で等しい容積を有する。これにより、半導体チップ２１による樹脂フィルム４３０の排斥量を略ゼロに抑えるとともに、樹脂フィルム４３０の量を充分に確保して、半導体チップ２１をより確実に覆うことができる。
実施形態２の半導体装置２の製造方法によれば、その他、上述の実施形態１の半導体装置１及びその製造方法と同様の効果を奏する。
なお、上述の実施形態１，２及び変形例１～３において、半導体装置は不揮発性メモリと制御回路とがそれぞれ搭載された複数の半導体チップを備えることとした。しかし、半導体装置が備える半導体チップの組み合わせはこれに限られない。
例えば、半導体装置が、ロジック回路およびロジック回路に付随する半導体回路等がそれぞれ搭載され、チップ面積がそれぞれ異なる複数の半導体チップを備えていてもよい。このような半導体装置についても、上述の実施形態１，２及び変形例１～３の構成を適用することができる。
また、半導体装置がメモリ系またはロジック系を問わず、樹脂フィルム上に貼り付けられる半導体チップと、樹脂フィルム内に埋め込まれる半導体チップの個数の組み合わせは、１対１または１対多など任意である。
また、上述の実施形態１，２及び変形例１～３において、半導体装置はプリント配線基板１０を備えることとした。しかし、半導体チップが実装される配線基板は、プリント配線基板に限られない。半導体装置の配線基板が、例えば配線が形成されたシリコン基板もしくはガラス基板、または再配線層を有する種々の基板等であってもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１，１ａ，１ｂ，２…半導体装置、１０…プリント配線基板、２１，２２，１２１，１２２…半導体チップ、２１ｃ，１２１ｃ…制御回路、２２ｎ，１２２ｎ…不揮発性メモリ、３０，１３０，２３０，３３０，４３０…樹脂フィルム、３１，１３１ｘ，１３１ｙ，２３１ｘ，２３１ｙ，３３１，４３１…凹部、３２，３３，２３２ｘ，２３２ｙ…切れ込み、４３６…凹部、ＤＴ１，ＤＴ２…ダイシングテープ、ＤＳ…ダイシングソー、ＬＳ，ＬＳ２…レーザ光。

Claims (10)

  1. 配線基板と、
    前記配線基板の面上に実装された第１の半導体チップと、
    前記第１の半導体チップを覆う樹脂フィルムと、
    前記第１の半導体チップよりもチップ面積が大きく、前記樹脂フィルムの上面に貼り付けられて前記配線基板に実装された第２の半導体チップと、を備え、
    前記樹脂フィルムは、
    前記第１及び第２の半導体チップの積層方向から見て、前記第２の半導体チップの底面の内側領域に全体が収まっている、
    半導体装置。
  2. 前記樹脂フィルムは、
    前記積層方向と交差する第１の方向から見て、前記内側領域に向かって窪んだ凹部を前記樹脂フィルムの側面に有する、
    請求項１に記載の半導体装置。
  3. 前記凹部の窪み量は、
    前記第２の半導体チップの縁部の中央付近で最も大きい、
    請求項２に記載の半導体装置。
  4. 前記第２の半導体チップは、
    前記第１の方向に沿う第１の縁部と、
    前記積層方向と前記第１の方向とに交差する第２の方向に沿い、前記第１の縁部よりも長い第２の縁部と、を有し、
    前記樹脂フィルムは、
    前記第１の縁部に沿う側面に第１の凹部を有し、
    前記第１の縁部に沿う側面に、前記内側領域に向かって前記第１の凹部よりも大きく窪んだ第２の凹部を有する、
    請求項２または請求項３に記載の半導体装置。
  5. 前記樹脂フィルムの体積は、
    前記樹脂フィルムの厚さをＴｄとし、前記第２の半導体チップの前記底面の面積をＡｎとした場合に、式［Ｔｄ×Ａｎ］で求められる体積よりも小さい、
    請求項１乃至請求項４のいずれか１項に記載の半導体装置。
  6. 前記樹脂フィルムの体積は、
    さらに前記第１の半導体チップの体積をＶｃとした場合に、式［Ｔｄ×Ａｎ－Ｖｃ］で求められる体積を含む所定の範囲内である、
    請求項５に記載の半導体装置。
  7. 配線基板の面上に第１の半導体チップを実装し、
    半導体素子を有し、前記第１の半導体チップよりもチップ面積が大きくなるよう個片化された複数の第２の半導体チップを、前記半導体素子を有する面を下にして所定間隔でダイシングテープに貼り付け、
    前記ダイシングテープに貼り付けられた、前記複数の第２の半導体チップの前記面とは反対側の面上に接着性を有する樹脂フィルムを貼り付け、
    前記複数の第２の半導体チップのそれぞれの境界部分に位置する前記樹脂フィルムに、前記所定間隔よりも広い第１の幅かつ第１の深さを有する第１の切れ込みを形成し、
    前記第１の切れ込みの底部に残った前記樹脂フィルムに、前記所定間隔と実質的に等しい幅の第２の切れ込みを、前記第２の半導体チップ及び前記樹脂フィルムの積層方向から見て前記複数の第２の半導体チップの前記境界部分と重なる位置に形成して前記樹脂フィルムを厚さ方向に切断し、
    前記第１及び第２の切れ込みを有する前記樹脂フィルムを前記配線基板の前記第１の半導体チップに貼り付けて、前記第１及び第２の半導体チップの積層方向から見て前記配線基板の前記第１の半導体チップと重なる位置に、前記第２の半導体チップを実装する、
    半導体装置の製造方法。
  8. 前記第２の半導体チップ及び前記樹脂フィルムの積層方向から見て、前記第２の半導体チップに貼り付けられた前記樹脂フィルムの前記第２の半導体チップと重なる位置に、第２の深さを有する凹部を形成することを更に含み、
    前記第２の半導体チップを前記配線基板に実装するときは、
    前記第１及び第２の半導体チップの積層方向から見て、前記配線基板の前記面上の前記第１の半導体チップと前記樹脂フィルムの前記凹部とが重なるように、前記配線基板の前記第１の半導体チップに前記樹脂フィルムを貼り付ける、
    請求項７に記載の半導体装置の製造方法。
  9. 前記第２の半導体チップは、
    前記積層方向と交差する第１の方向に沿う第１の縁部と、
    前記積層方向と前記第１の方向とに交差する第２の方向に沿い、前記第１の縁部よりも長い第２の縁部と、を有し、
    前記第１の切れ込みを形成するときは、
    前記複数の第２の半導体チップが前記第１の縁部側で互いに隣接する境界部分に位置する前記樹脂フィルムに、前記所定間隔よりも広い第２の幅かつ前記第１の深さを有する第３の切れ込みを形成し、
    前記複数の第２の半導体チップが前記第２の縁部側で互いに隣接する境界部分に位置する前記樹脂フィルムに、前記第２の幅よりも広い第３の幅かつ前記第１の深さを有する第４の切れ込みを形成する、
    請求項７または請求項８に記載の半導体装置の製造方法。
  10. 前記第２の半導体チップを前記配線基板に実装するときは、
    前記樹脂フィルムを熱硬化させて、前記樹脂フィルムで前記第１の半導体チップを覆う、
    請求項７乃至請求項９のいずれか１項に記載の半導体装置の製造方法。
JP2022024647A 2022-02-21 2022-02-21 半導体装置および半導体装置の製造方法 Pending JP2023121355A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022024647A JP2023121355A (ja) 2022-02-21 2022-02-21 半導体装置および半導体装置の製造方法
TW111128961A TWI818655B (zh) 2022-02-21 2022-08-02 半導體裝置及半導體裝置之製造方法
CN202210937852.8A CN116666368A (zh) 2022-02-21 2022-08-05 半导体装置及半导体装置的制造方法
US17/939,325 US20230268310A1 (en) 2022-02-21 2022-09-07 Semiconductor device and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022024647A JP2023121355A (ja) 2022-02-21 2022-02-21 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023121355A true JP2023121355A (ja) 2023-08-31

Family

ID=87574562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022024647A Pending JP2023121355A (ja) 2022-02-21 2022-02-21 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20230268310A1 (ja)
JP (1) JP2023121355A (ja)
CN (1) CN116666368A (ja)
TW (1) TWI818655B (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102077455B1 (ko) * 2017-07-04 2020-02-14 삼성전자주식회사 반도체 장치
JP6755842B2 (ja) * 2017-08-28 2020-09-16 株式会社東芝 半導体装置、半導体装置の製造方法及び半導体パッケージの製造方法
JP2020021908A (ja) * 2018-08-03 2020-02-06 キオクシア株式会社 半導体装置およびその製造方法
JP2020025019A (ja) * 2018-08-07 2020-02-13 キオクシア株式会社 半導体装置
JP7298404B2 (ja) * 2019-09-06 2023-06-27 株式会社レゾナック 半導体装置の製造方法

Also Published As

Publication number Publication date
US20230268310A1 (en) 2023-08-24
TW202335211A (zh) 2023-09-01
CN116666368A (zh) 2023-08-29
TWI818655B (zh) 2023-10-11

Similar Documents

Publication Publication Date Title
US9570405B2 (en) Semiconductor device and method for manufacturing same
US8253258B2 (en) Semiconductor device with hollow and throughhole and method of manufacturing same
US20160329304A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP5543086B2 (ja) 半導体装置及びその製造方法
US10537018B2 (en) Semiconductor device
US9443823B2 (en) Semiconductor device including filling material provided in space defined by three semiconductor chips
KR20190024634A (ko) 반도체 장치, 반도체 장치의 제조 방법 및 반도체 패키지의 제조 방법
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
KR20150042043A (ko) 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법
JP2010103348A (ja) 半導体装置及びその製造方法
CN112242358B (zh) 半导体装置及其制造方法
TW201344994A (zh) 鑄於基材上具有密封凹槽的半導體雷射晶片封裝及其形成方法
TWI750439B (zh) 半導體裝置及其製造方法
CN110797334B (zh) 半导体装置及其制造方法
JP2022014121A (ja) 半導体装置およびその製造方法
JP2023121355A (ja) 半導体装置および半導体装置の製造方法
JP2011023709A (ja) 半導体装置及びその製造方法
JP2021044435A (ja) 半導体装置
TWI843813B (zh) 半導體裝置
US20220238489A1 (en) Semiconductor device and method of manufacturing semiconductor device
WO2014103855A1 (ja) 半導体装置およびその製造方法
JP2004320059A (ja) 半導体装置の製造方法
JP2024039842A (ja) 半導体装置、及び半導体装置の製造方法
US20070194435A1 (en) Semiconductor device and method of manufacturing the same
US8749031B2 (en) Semiconductor device, method for manufacturing same, and semiconductor apparatus